JP5830433B2 - 液晶表示装置 - Google Patents

Description

本発明の実施形態は、液晶表示装置に関する。

液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。

一般に、Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードやＩｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードの液晶表示パネルは、画素電極及び共通電極を備えたアレイ基板と、対向基板との間に液晶層を保持した構成である。特に、ＦＦＳモードにおいては、液晶分子が画素電極と共通電極との間のフリンジ電界によって基板主面と平行な面内で回転することにより、液晶層のリタデーション（Δｎ・ｄ；Δｎは液晶層の屈折率異方性であり、ｄは液晶層を保持するセルギャップである）を変化させている。

液晶層として、誘電率異方性が正の液晶材料（ポジ型液晶材料）を適用した場合、液晶分子は、その長軸がフリンジ電界に沿うように配向する。このため、画素電極から共通電極に向かうフリンジ電界が形成された際に、画素電極上あるいはスリット上では、縦方向（セル厚方向）の電界に沿って液晶分子が立ち上がってしまい、十分に高いリタデーションを得ることができない。これにより、一画素あたりの変調率が低く、高い透過率を得ることができない。

一方で、液晶層として、誘電率異方性が負の液晶材料（ネガ型液晶材料）を適用した場合、液晶分子は、その長軸がフリンジ電界に直交するように配向する。このため、縦方向の電界に対しても液晶分子の立ち上がりが少なく、比較的高いリタデーションを維持することができるため、ポジ型液晶材料を適用した場合と比較して、画素電極上で高い透過率を得ることが可能である。しかしながら、画素電極の外周、特に、隣接する画素間を遮光するブラックマトリクスの近傍において、急激に透過率が低下する傾向がある。これは、ネガ型液晶材料の誘電率異方性がポジ型液晶材料の誘電率異方性よりも小さく、画素電極の外周における微弱な電界ではネガ型液晶材料の液晶分子の配向状態が変化しないためである。

特開２００８−０５２１６１号公報 特開２００９−０３６７９５号公報

本実施形態の目的は、表示品位を改善することが可能な液晶表示装置を提供することにある。

本実施形態によれば、
各画素に配置されたスイッチング素子と、複数の画素に亘って形成された共通電極と、前記共通電極の上に配置された絶縁膜と、前記スイッチング素子と電気的に接続され前記絶縁膜の上において各画素に形成された画素電極であって前記共通電極と向かい合う複数のスリットを有する画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、前記第１配向膜と対向する第２配向膜を備えた第２基板と、前記第１基板の前記第１配向膜と前記第２基板の前記第２配向膜との間に保持されるとともに、負の誘電率異方性を有する液晶材料によって形成された液晶層と、を備え、前記画素電極において、前記複数のスリットは、第１方向に並び且つそれぞれが第１方向に交差する第２方向に沿って延出し、前記画素電極の中央部に形成され第１方向に沿って第１幅を有する少なくとも１つの第１スリットと、前記画素電極の周辺部に形成され第１方向に沿って第１幅より小さい第２幅を有する第２スリットと、を備えたことを特徴とする液晶表示装置が提供される。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルの構成及び等価回路を概略的に示す図である。 図２は、図１に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。 図３は、図１に示した液晶表示パネルの一画素におけるスイッチング素子及び画素電極のスリットを含む断面構造を概略的に示す図である。 図４は、ポジ型液晶材料を適用した構成例１及びネガ型液晶材料を適用した構成例２のそれぞれにおける電圧−変調率特性のシミュレーション結果を示す図である。 図５は、構成例１及び構成例２のそれぞれにおける透過率の面内分布を示す図である。 図６は、比較例及び本実施形態のそれぞれの画素電極の構成例を模式的に示す断面図である。 図７は、比較例及び本実施形態のそれぞれにおける透過率の面内分布を示す図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。

すなわち、液晶表示装置は、アクティブマトリクスタイプの透過型の液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿ってそれぞれ延出した複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）及び容量線Ｃ（Ｃ１〜Ｃｎ）、第１方向Ｘに直交する第２方向Ｙに沿ってそれぞれ延出した複数のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに電気的に接続された画素電極ＰＥ、画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。

共通電極ＣＥは、複数の画素ＰＸに亘って共通に形成されている。画素電極ＰＥは、各画素ＰＸにおいて島状に形成されている。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。各容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、補助容量電圧が供給される電圧印加部ＶＣＳと電気的に接続されている。共通電極ＣＥは、コモン電圧が供給される給電部ＶＳと電気的に接続されている。ゲートドライバＧＤ及びソースドライバＳＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。図示した例では、液晶表示パネルＬＰＮを駆動するのに必要な信号源としての駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。

また、図示した例の液晶表示パネルＬＰＮは、ＦＦＳモードあるいはＩＰＳモードに適用可能な構成であり、アレイ基板ＡＲに画素電極ＰＥ及び共通電極ＣＥを備えている。このような構成の液晶表示パネルＬＰＮでは、画素電極ＰＥ及び共通電極ＣＥの間に形成される横電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。

図２は、図１に示したアレイ基板ＡＲにおける画素ＰＸの構造を対向基板ＣＴの側から見た概略平面図である。なお、ここでは、説明に必要な主要部のみを図示している。

第１方向Ｘに沿ってそれぞれ延出したゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って第１ピッチで配置されている。第２方向Ｙに沿ってそれぞれ延出したソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って第１ピッチよりも小さい第２ピッチで配置されている。ゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ１及びソース配線Ｓ２とで規定された画素ＰＸは、例えば、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い縦長の長方形状である。

図中の左側の画素ＰＸにおいて、スイッチング素子ＳＷは、ゲート配線Ｇ２及びソース配線Ｓ１と電気的に接続され、ソース配線Ｓ１とソース配線Ｓ２との間に位置する画素電極ＰＥに接続されている。同様に、図中の右側の画素ＰＸにおいて、スイッチング素子ＳＷは、ゲート配線Ｇ２及びソース配線Ｓ２と電気的に接続されている。

共通電極ＣＥは、第１方向Ｘに沿って延在している。すなわち、共通電極ＣＥは、各画素ＰＸに配置されるとともに各ソース配線Ｓの上方を跨いで、第１方向Ｘに隣接する複数の画素ＰＸに亘って共通に形成されている。

各画素ＰＸの画素電極ＰＥは、共通電極ＣＥの上方に配置されている。各画素電極ＰＥは、長方形状の画素形状に対応した島状に形成されている。図示した例では、画素電極ＰＥは、第１方向Ｘに沿った短辺と、第２方向Ｙに沿った長辺と、を有する概略長方形状に形成されている。このような各画素電極ＰＥには、共通電極ＣＥと向かい合う複数のスリットＳＬが形成されている。図示した例では、画素電極ＰＥは、第１方向Ｘに並び第２方向Ｙに沿ってそれぞれ延出した５本の電極部ＰＡ１乃至ＰＡ５を有しており、また、第１方向Ｘに並び第２方向Ｙに沿ってそれぞれ延出した４本のスリットＳＬ１乃至ＳＬ４を有している。つまり、スリットＳＬ１乃至ＳＬ４のそれぞれは、第２方向Ｙと平行な長軸を有している。以下に、画素電極ＰＥのより詳細な形状について説明する。

まず、スリットＳＬ１乃至ＳＬ４に着目する。スリットＳＬ１乃至ＳＬ４は、第１方向Ｘに沿ってこの順に並んでいる。スリットＳＬ２及びスリットＳＬ３は、画素電極ＰＥの中央部に形成されたスリットに相当する。これらのスリットＳＬ２及びスリットＳＬ３は、第１方向Ｘに沿って略同一の幅Ｗ１を有するように形成されている。スリットＳＬ１及びスリットＳＬ４は、画素電極ＰＥの周辺部に形成されたスリットに相当する。これらのスリットＳＬ１及びスリットＳＬ４は、第１方向Ｘに沿って略同一の幅Ｗ２を有するように形成されている。この幅Ｗ２は、幅Ｗ１よりも小さい。つまり、画素電極ＰＥの第１方向Ｘに沿った両端側に位置するスリットＳＬ１及びスリットＳＬ４の幅Ｗ２は、これらのスリットの間に位置するスリットＳＬ２及びスリットＳＬ３の幅Ｗ１よりも小さい。なお、画素電極ＰＥの中央部に位置するスリットの数は、図示した例では２本であるが、少なくとも１本である。

続いて、電極部ＰＡ１乃至ＰＡ５に着目する。電極部ＰＡ１乃至ＰＡ５は、第１方向Ｘに沿ってこの順に並んでいる。電極部ＰＡ２乃至ＰＡ４は、画素電極ＰＥの中央電極部に相当する。電極部ＰＡ２と電極部ＰＡ３との間には、スリットＳＬ２が形成される。電極部ＰＡ３と電極部ＰＡ４との間には、スリットＳＬ３が形成される。電極部ＰＡ１及び電極部ＰＡ５は、画素電極ＰＥの最外周電極部に相当する。電極部ＰＡ１と電極部ＰＡ２との間には、スリットＳＬ１が形成される。電極部ＰＡ４と電極部ＰＡ５との間には、スリットＳＬ４が形成される。これらの電極部ＰＡ１乃至ＰＡ５は、いずれも第１方向Ｘに沿って略同一の電極幅Ｗ３を有している。

ＦＦＳモードの場合、各電極部の中央部よりもエッジ（つまりスリットとの境界）付近で高い透過率が得られるため、高精細化及び透過率向上の観点から、各電極部の電極幅Ｗ３はできるだけ小さくすることが望ましい。このため、電極幅Ｗ３は、例えば、製造プロセス上の限界値（あるいは画素電極のパターニングに使用するマスクの解像度限界）に近い値に設定される。換言すると、画素電極ＰＥに形成するスリットの幅は、製造プロセス上の限界値以上の値に設定される。つまり、スリットＳＬ１及びスリットＳＬ４の幅Ｗ２は、電極幅Ｗ３と同等以上となる。

図３は、図１に示した液晶表示パネルＬＰＮの一画素におけるスイッチング素子ＳＷ及び画素電極ＰＥのスリットＳＬ４を含む断面構造を概略的に示す図である。

すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、スイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第１配向膜ＡＬ１などを備えている。

ここに示したスイッチング素子ＳＷは、例えばトップゲート型の薄膜トランジスタ（ＴＦＴ）である。なお、スイッチング素子ＳＷは、ボトムゲート型であっても良い。スイッチング素子ＳＷは、例えばポリシリコンによって形成された半導体層ＳＣを備えている。この半導体層ＳＣは、第１絶縁基板１０の上に配置されている。なお、第１絶縁基板１０と半導体層ＳＣとの間に絶縁膜であるアンダーコート層が介在していても良い。この半導体層ＳＣは、第１絶縁膜１１によって覆われている。また、この第１絶縁膜１１は、第１絶縁基板１０の上にも配置されている。

スイッチング素子ＳＷのゲート電極ＷＧは、第１絶縁膜１１の上に形成され、半導体層ＳＣの直上に位置している。このゲート電極ＷＧは、図示しないゲート配線に電気的に接続され、第２絶縁膜１２によって覆われている。また、この第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。

スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第２絶縁膜１２の上に形成されている。また、ソース配線Ｓ１及びソース配線Ｓ２も同様に第２絶縁膜１２の上に形成されている。図示したソース電極ＷＳは、ソース配線Ｓ１に電気的に接続されている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを通して半導体層ＳＣにコンタクトしている。このような構成のスイッチング素子ＳＷは、ソース配線Ｓ１及びソース配線Ｓ２とともに第３絶縁膜１３によって覆われている。この第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。この第３絶縁膜１３には、ドレイン電極ＷＤまで貫通した第１コンタクトホールＣＨ１が形成されている。このような第３絶縁膜１３は、例えば、透明な樹脂材料によって形成されている。

共通電極ＣＥは、第３絶縁膜１３の上に形成されている。なお、この共通電極ＣＥは、第３絶縁膜１３に形成された第１コンタクトホールＣＨ１には延出していない。このような共通電極ＣＥは、透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。この共通電極ＣＥの上には、第４絶縁膜１４が配置されている。また、この第４絶縁膜１４は、図示していないが第３絶縁膜１３の上にも配置されている。この第４絶縁膜１４の第１コンタクトホールＣＨ１を覆っている部分においては、ドレイン電極ＷＤまで貫通した第２コンタクトホールＣＨ２が形成されている。このような第４絶縁膜１４は、共通電極ＣＥと後述する画素電極ＰＥとの間に位置する層間絶縁膜として機能し、第３絶縁膜１３と比較して薄い膜厚に形成され、例えば、シリコン窒化物（ＳｉＮｘ）によって形成されている。

画素電極ＰＥは、第４絶縁膜１４の上に形成され、共通電極ＣＥと向かい合っている。より具体的には、画素電極ＰＥは、第３絶縁膜１３を貫通する第１コンタクトホールＣＨ１及び第４絶縁膜１４を貫通する第２コンタクトホールＣＨ２を介してスイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。このような画素電極ＰＥは、透明な導電材料、例えば、ＩＴＯやＩＺＯなどによって形成されている。

このような画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。すなわち、この第１配向膜ＡＬ１は、電極部ＰＡを覆うとともに、スリットＳＬに延在し、第４絶縁膜１４を覆っている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。

一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲに対向する側に、ブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３、第２配向膜ＡＬ２などを備えている。

ブラックマトリクス３１は、各画素ＰＸを区画し、開口部ＡＰを形成するものであって、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部に対向している。カラーフィルタ３２は、開口部ＡＰに形成され、ブラックマトリクス３１の上にも延在している。このカラーフィルタ３２は、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。異なる色のカラーフィルタ３２間の境界は、ソース配線Ｓ１及びソース配線Ｓ２のそれぞれの上方のブラックマトリクス３１と重なる位置にある。

オーバーコート層３３は、カラーフィルタ３２を覆っている。このオーバーコート層３３は、ブラックマトリクス３１やカラーフィルタ３２の表面の凹凸を平坦化する。つまり、オーバーコート層３３のアレイ基板ＡＲと対向する側の表面は略平坦である。このようなオーバーコート層３３は、透明な樹脂材料によって形成されている。

このオーバーコート層３３の表面は、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、これらのアレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたセルギャップに封入された液晶分子ＬＭを含む液晶組成物によって構成されている。このような液晶層ＬＱは、例えば、誘電率異方性が負（ネガ型）の液晶材料によって構成されている。

このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

アレイ基板ＡＲの外面すなわち第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、対向基板ＣＴの外面すなわち第２絶縁基板３０の外面３０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１の第１偏光軸と第２偏光板ＰＬ２の第２偏光軸とは、例えば、クロスニコルの位置関係にある。

第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、図２に示したように、基板主面（あるいは、Ｘ−Ｙ平面）と平行な面内において、互いに平行な方位に配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１は、スリットＳＬが並んだ第１方向Ｘに対して４５°以下の鋭角に交差する方向に沿って配向処理されている。第１配向膜ＡＬ１の配向処理方向Ｒ１は、例えば、第１方向Ｘに対して５°〜１５°の角度をもって交差する方向である。また、第２配向膜ＡＬ２は、第１配向膜ＡＬ１の配向処理方向Ｒ１と平行な方向に沿って配向処理されている。第１配向膜ＡＬ１の配向処理方向Ｒ１と第２配向膜ＡＬ２の配向処理方向Ｒ２とは互いに逆向きである。

なお、第１偏光板ＰＬ１の第１偏光軸は、例えば、第１配向膜ＡＬ１の配向処理方向Ｒ１と平行な方位に設定され、第２偏光板ＰＬ２の第２偏光軸は、第１配向膜ＡＬ１の配向処理方向Ｒ１と直交する方位に設定されている。

以下に、上記構成の液晶表示装置における動作について説明する。

画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されていないＯＦＦ時においては、液晶層ＬＱに電圧が印加されていない状態であり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない。このため、液晶層ＬＱに含まれる液晶分子ＬＭは、図２に実線で示したように、Ｘ−Ｙ平面内において、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向処理方向に初期配向する（液晶分子ＬＭが初期配向する方向を初期配向方向と称する）。

ＯＦＦ時には、バックライトＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１偏光軸と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の液晶表示パネルＬＰＮを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。

一方、画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されたＯＮ時においては、液晶層ＬＱに電圧が印加された状態であり、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成される。このため、液晶分子ＬＭは、図２に破線で示したように、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。ネガ型の液晶材料においては、液晶分子ＬＭは、その長軸が電界と略直交する方向に配向する。

このようなＯＮ時には、第１偏光板ＰＬ１の第１偏光軸と直交する直線偏光は、液晶表示パネルＬＰＮに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態（あるいは、液晶層のリタデーション）に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

このように、ネガ型の液晶材料を適用した本実施形態によれば、ＯＮ時に形成されるフリンジ電界のうち、Ｘ−Ｙ平面内と平行な水平電界やＸ−Ｙ平面と直交する垂直電界が形成された領域において、液晶分子ＬＭは、その長軸がこれらの電界に直交するようにＸ−Ｙ平面内において略水平に回転し、所望のリタデーションを得ることができる。一方、ポジ型の液晶材料を適用した比較例では、フリンジ電界のうち、Ｘ−Ｙ平面と交差するような縦電界が形成された領域では、液晶分子ＬＭはその長軸がＸ−Ｙ平面に対して立ち上がるように配向するため、所望のリタデーションを得ることが困難となる。このため、本実施形態によれば、比較例よりも、変調率あるいは透過率を向上することが可能となる。

ここで、ポジ型液晶材料を適用した構成例１と、ネガ型液晶材料を適用した構成例２との特性の差異について説明する。

図４は、構成例１及び構成例２のそれぞれにおける電圧−変調率特性のシミュレーション結果を示す図である。

図中の横軸は液晶層ＬＱに印加される印加電圧であり、図中の縦軸は透過率（あるいは変調率）である。

このシミュレーション結果によれば、構成例１でのピーク透過率が約７９．２％であるのに対して、構成例２でのピーク透過率は約９０．５％であった。液晶材料として、ポジ型を適用した構成例１よりも、ネガ型を適用した構成例２の方が高い透過率あるいは変調率を得られることが確認された。

図５は、構成例１及び構成例２のそれぞれにおける透過率の面内分布を示す図である。

図中の横軸は１つの画素電極ＰＥ上における第１方向Ｘに沿った位置（μｍ）であり、図中の縦軸は透過率である。なお、ここに示した例は、図４に示したピーク透過率が得られる印加電圧を液晶層の印加した状態での透過率の面内分布を示している。

構成例１では、画素電極ＰＥの電極部ＰＡの上及びスリットＳＬに対応する位置で透過率が著しく低下している。これは、上記した通り、フリンジ電界の垂直電界の影響を受けて液晶分子ＬＭが立ち上がっていることに起因している。

構成例２では、電極部ＰＡの上及びスリットＳＬに対応する位置で、極端に透過率が低下する傾向はみられない。これは、上記した通り、フリンジ電界の垂直電界の影響を受けにくく、液晶分子ＬＭが立ち上がりにくいためである。このため、構成例２では、構成例１よりも一画素あたりの透過率を向上することができる。

しかしながら、図示した透過率の面内分布を着目すると、構成例２においては、画素電極ＰＥの外周、特に、隣接する画素間を遮光するブラックマトリクスＢＭの近傍において、急激に透過率が低下する傾向が確認された。これは、ネガ型として適用した液晶材料の誘電率異方性がポジ型として適用した液晶材料の誘電率異方性よりも小さく、画素電極ＰＥの外周における微弱な電界ではネガ型の液晶材料の液晶分子の配向状態が変化しないためである。

そこで、本実施形態では、画素電極ＰＥのブラックマトリクスＢＭに近い位置での透過率を向上することで、一画素あたりの透過率をさらに向上することが可能となる。より具体的には、画素電極ＰＥの第１方向Ｘに沿った幅を拡張し、ブラックマトリクスＢＭの近傍に電極部を配置している。つまり、単に、スリットの幅あるいは電極部の幅を拡張するだけでは、上記の面内分布から明らかなように、各スリットの中央部あるいは各電極部の中央部でフリンジ電界が効果的に作用せず透過率が低下してしまい、結果として、一画素あたりの透過率の低下を招いてしまう。これに対して、本実施形態では、画素電極を拡張し、フリンジ電界が作用するスリットあるいは電極部を追加することで、電極部上あるいはスリットに対応する位置での透過率の低下を招くことなく、画素電極ＰＥとブラックマトリクスＢＭとの間の領域での透過率を向上させ、一画素あたりの透過率を向上させている。

つまり、図６に示すように、本実施形態では、画素電極ＰＥは、中央電極部に相当する電極部ＰＡ２乃至ＰＡ４に加えて、最外周電極部に相当する電極部ＰＡ１及びＰＡ５を備えている。このような電極部ＰＡ１と隣接する電極部ＰＡ２との間には、電極部ＰＡ２と電極部ＰＡ３との間のスリットＳＬ２の幅Ｗ１より小さい幅Ｗ２のスリットＳＬ１が形成される。また、電極部ＰＡ５と隣接する電極部ＰＡ４との間には、電極部ＰＡ３と電極部ＰＡ４との間のスリットＳＬ３の幅Ｗ１より小さい幅Ｗ２のスリットＳＬ４が形成される。これらの電極部ＰＡ１乃至ＰＡ５の上及びスリットＳＬ１乃至ＳＬ４に対応した位置では、フリンジ電界によって液晶分子ＬＭの配向状態が変化し、所望のリタデーションを得ることができる。特に、スリットＳＬ２及びＳＬ３の幅Ｗ１、スリットＳＬ１及びＳＬ４の幅Ｗ１、及び、各電極部ＰＡ１乃至ＰＡ５の電極幅Ｗ３は、それらの直上の領域で透過率分布の谷間（局所的に透過率が落ち込む領域）ができないように小さく設定されている。このため、画素電極ＰＥの直上の領域で、高い透過率を得ることが可能となる。

また、第１方向Ｘに並んだ隣接画素のそれぞれの画素電位が逆極性の電位であるような駆動方法（カラム反転駆動法など）を適用した場合には、各画素に形成されるフリンジ電界に加えて、隣接する画素電極間に水平電界が形成される。図６に示した例では、図中の中央部の画素電極ＰＥの画素電位が正極性であるのに対して、図中の右側及び左側の画素電極ＰＥのそれぞれの画素電位が負極性である。本実施形態では、画素電極ＰＥの第１方向Ｘに沿った幅が拡張されているため、第１方向Ｘに隣接する画素電極ＰＥが近接している。つまり、隣接する画素電極のそれぞれの最外周電極部が対向し、これらの間に形成される間隔は、比較例の画素電極間の間隔よりも小さい。このため、本実施形態によれば、隣接する画素電極間に形成される水平電界を増強することができる。したがって、画素電極ＰＥとブラックマトリクスＢＭとの間の領域の液晶分子ＬＭには、フリンジ電界のみならず、画素電極間の水平電界も作用するため、液晶分子ＬＭの配向状態が容易に変化し、所望のリタデーションを得ることが可能となる。これにより、一画素あたりの透過率を向上することが可能となる。

図７は、比較例及び本実施形態のそれぞれにおける透過率の面内分布を示す図である。

図中の横軸は１つの画素電極ＰＥ上における第１方向Ｘに沿った位置（μｍ）であり、図中の縦軸は透過率である。なお、ここに示した例は、ピーク透過率が得られる電圧を液晶層の印加した状態での透過率を示している。

本実施形態は、上記の通り、２本の最外周電極部を含む５本の電極部ＰＡ１乃至ＰＡ５を有する画素電極ＰＥを適用した場合に相当する。比較例は、本実施形態の最外周電極部を含まず、３本の電極部を有する画素電極ＰＥを適用した場合に相当する。

本実施形態における画素電極ＰＥの寸法の一例として、スリットＳＬ２及びＳＬ３の幅Ｗ１は約４μｍであり、スリットＳＬ１及びＳＬ４の幅Ｗ２は約２μｍであり、電極部ＰＡ１乃至ＰＡ５のそれぞれの電極幅Ｗ３は約２μｍであり、ブラックマトリクスＢＭの幅が５．５μｍであり、隣接する画素電極間の間隔が９〜１１μｍである。

このように、本実施形態によれば、比較例と比較して、画素電極ＰＥの中央部ではほとんど透過率の差が無いものの、画素電極ＰＥの周辺部で高い透過率が得られる。つまり、本実施形態によれば、比較例よりも幅広い範囲に亘って高い透過率を得ることができ、一画素あたりの透過率を向上することができている。

なお、上記した例では、第１方向Ｘに並んだ隣接画素のそれぞれの画素電位が逆極性の電位であるような駆動方法について説明したが、これに限らない。例えば、第１方向Ｘに並んだ隣接画素のそれぞれの画素電位が同一極性の電位であるような駆動方法（ライン反転駆動法など）を適用した場合には、必ずしも隣接する画素電極間の水平電界を増強できるとは限らないが、各画素電極ＰＥの最外周電極部と共通電極ＣＥとのフリンジ電界を利用することにより、画素電極ＰＥとブラックマトリクスＢＭとの間の領域において、液晶分子ＬＭの配向状態を変化させることができ、所望のリタデーションを得ることが可能となるため、透過率の向上が可能となる。

以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、上記の実施形態においては、画素電極ＰＥのスリットＳＬは第２方向Ｙに平行な長軸を有するように形成したが、第１方向Ｘに平行な長軸を有するように形成しても良いし、第１方向Ｘ及び第２方向Ｙに交差する方向に平行な長軸を有するように形成しても良いし、くの字形に屈曲した形状に形成しても良い。

ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板
ＰＥ…画素電極 ＰＡ…電極部 ＰＳＬ…スリット
ＣＥ…共通電極
ＬＱ…液晶層 ＬＭ…液晶分子
１４…第４絶縁膜 Ｔ１…第１上面 Ｔ２…第２上面
ＡＬ１…第１配向膜 ＡＬ２…第２配向膜

Claims (5)

1. 各画素に配置されたスイッチング素子と、複数の画素に亘って形成された共通電極と、前記共通電極の上に配置された絶縁膜と、前記スイッチング素子と電気的に接続され前記絶縁膜の上において各画素に形成された画素電極であって前記共通電極と向かい合う複数のスリットを有する画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、
   前記第１配向膜と対向する第２配向膜を備えた第２基板と、
   前記第１基板の前記第１配向膜と前記第２基板の前記第２配向膜との間に保持されるとともに、負の誘電率異方性を有する液晶材料によって形成された液晶層と、を備え、
   前記画素電極において、前記複数のスリットは、第１方向に並び且つそれぞれが第１方向に交差する第２方向に沿って延出し、前記画素電極の中央部に形成され第１方向に沿って第１幅を有する少なくとも１つの第１スリットと、前記画素電極の周辺部に形成され第１方向に沿って第１幅より小さい第２幅を有する第２スリットと、を備えたことを特徴とする液晶表示装置。
2. 前記画素電極は、前記第１スリットを形成する複数の中央電極部と、前記中央電極部との間で前記第２スリットを形成する少なくとも１つの最外周電極部と、を備えたことを特徴とする請求項１に記載の液晶表示装置。
3. 前記中央電極部及び前記最外周電極部は、第１方向に沿って略同一の電極幅を有することを特徴とする請求項２に記載の液晶表示装置。
4. 前記第２スリットの第２幅は、前記電極幅と同等以上であることを特徴とする請求項３に記載の液晶表示装置。
5. 第１方向に並んだ隣接画素のそれぞれの画素電位は逆極性の電位であることを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。

Images