JP5803352B2 - 制御装置、表示装置、電子機器および制御方法 - Google Patents

Description

本発明は、ａ階調のデータを用いてｂ階調の画像を表示する表示装置を制御する技術に関する。

電気泳動素子等の表示素子を用いた表示装置が知られている。ある種の表示素子においては、ある階調（例えば白）から別の階調（例えば黒）に書き換えたときに、書き換えた画素の隣において階調のしみ出しが発生することが知られている。特許文献１は、画像切り替え時に発生する消去時残像を軽減するために、部分書き換えを行うことを開示している。

特開２００７−２０６２６７号公報

しかし、部分書き換えを行った場合でも、書き換えた画素の隣の画素において階調のしみ出しが発生する場合がある。このような階調のしみ出しは、ディザマトリクスを用いた減色処理により中間階調を表現する場合に、実際に表示装置に表示される階調に影響を与える。
本発明は、ディザマトリクスを用いた減色処理により中間階調を表現する場合において、書き換えた画素の隣の画素における階調のしみ出しの影響を低減する技術を提供する。

本発明は、ａ階調のデータをｂ階調（ａ＞ｂ）に変換する減色処理に用いられるディザ値が２次元配置されたディザマトリクスを記憶した第１記憶手段と、２次元配置された複数の画素の各々に対してａ階調で表現された階調値を示すａ階調データを記憶する第２記憶手段と、前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記対象画素から隣の画素への階調のしみ出し分を補正するための第１の補正値を算出する第1補正処理を行う第１補正手段と、隣の画素から前記対象画素への階調のしみ込み分を補正するための第２の補正値を算出する第２補正処理を行う第２補正手段と、前記第１記憶手段に記憶されている前記ディザ値と、前記第２記憶手段に記憶されている前記階調値と、前記第１の補正値及び前記第２の補正値の少なくとも一方と、を加算した値を用いて、前記ｂ階調表現された前記対象画素の階調値を決定する階調値決定手段と、前記階調値決定手段により決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力する出力手段とを有する制御装置を提供する。
この制御装置によれば、書き換えた画素の隣の画素における階調のしみ出しの影響を低減することができる。

好ましい態様において、前記第１補正手段は、前記対象画素について、前記第２記憶手段に記憶されている前記階調値と前記第１記憶手段に記憶されている前記ディザ値とを加算した加算値により、前記ｂ階調表現された前記対象画素の階調値が変更されることが示される場合に、前記第１補正処理を行ってもよい。
この制御装置によれば、対象画素の階調値が変更されるか判断された後で補正処理が行われる場合に、書き換えた画素の隣の画素における階調のしみ出しの影響を低減することができる。

好ましい態様において、この制御装置は、前記複数の画素の各々について隣の画素へのしみ出し分の補正値を記憶する第３記憶手段と、前記階調値決定手段により決定された階調値により、ｂ階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の補正値を前記第３記憶手段に書き込む書き込み手段と、前記第１補正処理および前記第２補正処理のいずれも行われていない前記加算値により、前記ｂ階調表現された前記対象画素の階調値が変更されないことが示される場合、前記第３記憶手段に記憶されている補正値のうち前記対象画素から隣の画素への階調のしみ出しを示す補正値を前記加算値に加算する第３補正処理を行う第３補正手段とを有してもよい。
この制御装置によれば、以前の書き換え時に蓄積された階調のしみ出しの影響を低減することができる。

別の好ましい態様において、前記第２補正手段は、前記第３記憶手段に記憶されている補正値を用いて、前記第２補正処理を行ってもよい。
この制御装置によれば、第２補正処理のための補正値と第３補正処理のための補正値とをそれぞれ別の記憶手段に記憶させる場合と比較して、記憶手段の容量を低減させることができる。

さらに別の好ましい態様において、前記第１補正手段は、前記対象画素の隣の画素のうち、所定のしみ出し条件を満たす画素について、前記第１補正処理を行ってもよい。
この制御装置によれば、しみ出し条件を満たす画素に対して、第１補正処理を行うことができる。

さらに別の好ましい態様において、前記しみ出し条件は、ｂ階調表現された隣の画素の階調値と、ｂ階調表現された前記対照画素の階調値とが異なるという条件を含んでもよい。
この制御装置によれば、隣の画素と、ｂ階調表現された階調値が異なる画素に対して、第１補正処理を行うことができる。

さらに別の好ましい態様において、前記第２補正手段は、前記対象画素の隣の画素のうち、所定のしみ込み条件を満たす画素について、前記第２補正処理を行ってもよい。
この制御装置によれば、しみ込み条件を満たす画素に対して、第１補正処理を行うことができる。

さらに別の好ましい態様において、前記しみ込み条件は、ｂ階調表現された隣の画素の階調値と、ｂ階調表現された前記対照画素の階調値とが異なるという条件を含んでもよい。
この制御装置によれば、隣の画素と、ｂ階調表現された階調値が異なる画素に対して、第２補正処理を行うことができる。

さらに別の好ましい態様において、前記複数の画素の各々について隣の画素へのしみ出し分の補正値を記憶する第３記憶手段と、前記階調値決定手段により決定された階調値により、ｂ階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の補正値を前記第３記憶手段に書き込む書き込み手段と、前記第１補正手段は、前記対象画素よりも前に処理された隣の画素の階調と、処理前の前記対象画素の階調とが同一である場合に前記第１補正処理を行い、前記第２補正手段は、前記隣の画素の階調と、処理前の前記対象画素の階調とが異なり、かつ前記第３記憶手段に記憶された、前記隣の画素から前記対象画素への階調のしみ出し分の補正値が０でない場合に前記第２補正処理を行ってもよい。
この制御装置によれば、対象画素の階調値が変更されるか判断された後で補正処理が行われる場合に、書き換えた画素の隣の画素における階調のしみ出しの影響を低減することができる。

さらに別の好ましい態様において、前記第１補正手段は、前記対象画素の隣の画素のうち、前記所定の順番において前記対象画素よりも前に処理される画素について、前記第１補正処理を行ってもよい。
この制御装置によれば、所定の順番において対象画素よりも前に処理される画素にに対して、第１補正処理を行うことができる。

さらに別の好ましい態様において、前記第２補正手段は、前記対象画素の隣の画素のうち、前記所定の順番において前記対象画素よりも前に処理される画素について、前記第２補正処理を行ってもよい。
この制御装置によれば、所定の順番において対象画素よりも前に処理される画素にに対して、第２補正処理を行うことができる。

また、本発明は、ａ階調のデータをｂ階調（ａ＞ｂ）に変換する減色処理に用いられるディザ値が２次元配置されたディザマトリクスを記憶した第１記憶手段と、２次元配置された複数の画素の各々に対してａ階調で表現された階調値を示すａ階調データを記憶する第２記憶手段と、前記複数の画素の各々について隣の画素へのしみ出し分の補正値を記憶する第３記憶手段と、前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記対象画素から隣の画素への階調のしみ出し分を補正するための第１の補正値を算出する第1補正処理を行う第１補正手段と、隣の画素から前記対象画素への階調のしみ込み分を補正するための第２の補正値を算出する第２補正処理を行う第２補正手段と、前記第３記憶手段に記憶されている補正値のうち前記対象画素から隣の画素への階調のしみ出しを示す第３の補正値を算出する第３補正処理を行う第３補正手段と、前記第１記憶手段に記憶されている前記ディザ値と、前記第２記憶手段に記憶されている前記階調値と、前記第１ないし第３の補正値の少なくとも一つと、を加算した値を用いて、前記ｂ階調表現された前記対象画素の階調値を決定する階調値決定手段と、前記階調値決定手段により決定された階調値により、ｂ階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の補正値を前記第３記憶手段に書き込む書き込み手段と、前記階調値決定手段により決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力する出力手段とを有する制御装置を提供する。
この制御装置によれば、補正処理が行われた後で対象画素の階調値が変更されるか判断される場合に、書き換えた画素の隣の画素における階調のしみ出しの影響を低減することができる。

好ましい態様において、この制御装置は、前記対象画素について、前記第１補正手段による第１補正処理、前記第２補正手段による第２補正処理、前記第３補正手段による第３補正処理、のいずれか一つを実行してもよい。
この制御装置によれば、第１ないし第３処理のすべてが実行される場合と比較して処理を簡略化することができる。

別の好ましい態様において、前記第１補正手段は、前記対象画素よりも前に処理された隣の画素の階調と、処理前の前記対象画素の階調とが同一である場合に前記第１補正処理を行い、前記第２補正手段は、前記隣の画素の階調と、処理前の前記対象画素の階調とが異なり、かつ前記第３記憶手段に記憶された、前記隣の画素から前記対象画素への階調のしみ出し分の補正値が０でない場合に前記第２補正処理を行い、前記第３補正手段は、前記隣の画素の階調と、処理前の前記対象画素の階調とが異なり、前記第２補正処理が行われず、前記第３記憶手段に記憶された、前記対象画素から前記隣の画素への階調のしみ出し分の補正値が０でない場合に前記第３補正処理を行ってもよい。
この制御装置によれば、対象画素よりも前に処理された隣の画素との関係に応じて、階調のしみ出しの影響を低減することができる。

また、本発明は、上記の制御装置と、前記表示手段とを有する表示装置を提供する。
この表示装置によれば、以前の書き換え時に蓄積された階調のしみ出しの影響を低減することができる。

さらに、本発明は、上記の表示装置を有する電子機器を提供する。
この電子機器によれば、以前の書き換え時に蓄積された階調のしみ出しの影響を低減することができる。

さらに、本発明は、ａ階調のデータをｂ階調（ａ＞ｂ）に変換する減色処理に用いられるディザ値が２次元配置されたディザマトリクスを記憶した第１記憶手段と、２次元配置された複数の画素の各々に対してａ階調で表現された階調値を示すａ階調データを記憶する第２記憶手段とを有する表示装置の制御方法であって、前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記対象画素から隣の画素への階調のしみ出し分を補正するための第１の補正値を算出する第１補正処理を行うステップと、隣の画素から前記対象画素への階調のしみ込み分を補正するための第２の補正値を算出する第２補正処理を行うステップと、前記第１記憶手段に記憶されている前記ディザ値と、前記第２記憶手段に記憶されている前記階調値と、前記第１の補正値及び前記第２の補正値の少なくとも一方と、を加算した値を用いて、前記ｂ階調表現された前記対象画素の階調値を決定するステップと、前記決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力するステップとを有する制御方法を提供する。
この制御方法によれば、書き換えた画素の隣の画素における階調のしみ出しの影響を低減することができる。

さらに、本発明は、ａ階調のデータをｂ階調（ａ＞ｂ）に変換する減色処理に用いられるディザ値が２次元配置されたディザマトリクスを記憶した第１記憶手段と、２次元配置された複数の画素の各々に対してａ階調で表現された階調値を示すａ階調データを記憶する第２記憶手段と、前記複数の画素の各々について隣の画素へのしみ出し分の補正値を記憶する第３記憶手段とを有する表示装置の制御方法であって、前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記対象画素から隣の画素への階調のしみ出し分を補正するための第１の補正値を算出する第１補正処理を行うステップと、隣の画素から前記対象画素への階調のしみ込み分を補正するための第２の補正値を算出する第２補正処理を行うステップと、前記第３記憶手段に記憶されている補正値のうち前記対象画素から隣の画素への階調のしみ出しを示す第３の補正値を算出する第３補正処理を行うステップと、前記第１記憶手段に記憶されている前記ディザ値と、前記第２記憶手段に記憶されている前記階調値と、前記第１ないし第３の補正値の少なくとも一つと、を加算した値を用いて、前記ｂ階調表現された前記対象画素の階調値を決定するステップと、決定された前記階調値により、ｂ階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の補正値を前記第３記憶手段に書き込むステップと、前記決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力するステップとを有する制御方法を提供する。
この制御方法によれば、書き換えた画素の隣の画素における階調のしみ出しの影響を低減することができる。

電子機器１のハードウェア構成を示すブロック図。 表示部１０の断面構造を示す模式図。 表示部１０の回路の構成を示す図。 画素１４の等価回路を示す図。 コントローラー２０の機能構成を示す図。 ディザマトリクスを用いた減色処理を説明する図。 にじみによる不具合を説明する図。 電子機器１の動作を示すフローチャート。 減色処理の詳細を示すフローチャート。 具体例１において画素（１，１）が対象画素である場合の処理を示す。 具体例１において画素（２，１）が対象画素である場合の処理を示す。 具体例１において画素（３，１）が対象画素である場合の処理を示す。 具体例１において画素（４，１）が対象画素である場合の処理を示す。 具体例１において画素（１，２）が対象画素である場合の処理を示す。 具体例１において画素（２，２）が対象画素である場合の処理を示す。 具体例１において画素（３，２）が対象画素である場合の処理を示す。 具体例１において画素（４，２）が対象画素である場合の処理を示す。 具体例１において画素（１，３）が対象画素である場合の処理を示す。 具体例１において画素（２，３）が対象画素である場合の処理を示す。 具体例１において画素（３，３）が対象画素である場合の処理を示す。 具体例１において画素（４，３）が対象画素である場合の処理を示す。 具体例１において画素（１，４）が対象画素である場合の処理を示す。 具体例１において画素（２，４）が対象画素である場合の処理を示す。 具体例１において画素（３，４）が対象画素である場合の処理を示す。 具体例１において画素（４，４）が対象画素である場合の処理を示す。 補正処理を用いた場合と用いない場合を対比する図。 具体例２において画素（１，１）が対象画素である場合の処理を示す。 具体例２において画素（２，１）が対象画素である場合の処理を示す。 具体例２において画素（３，１）が対象画素である場合の処理を示す。 具体例２において画素（４，１）が対象画素である場合の処理を示す。 具体例２において画素（１，２）が対象画素である場合の処理を示す。 具体例２において画素（２，２）が対象画素である場合の処理を示す。 具体例２において画素（３，２）が対象画素である場合の処理を示す。 具体例２において画素（４，２）が対象画素である場合の処理を示す。 具体例２において画素（１，３）が対象画素である場合の処理を示す。 具体例２において画素（２，３）が対象画素である場合の処理を示す。 具体例２において画素（３，３）が対象画素である場合の処理を示す。 具体例２において画素（４，３）が対象画素である場合の処理を示す。 具体例２において画素（１，４）が対象画素である場合の処理を示す。 具体例２において画素（２，４）が対象画素である場合の処理を示す。 具体例２において画素（３，４）が対象画素である場合の処理を示す。 具体例２において画素（４，４）が対象画素である場合の処理を示す。 補正処理を用いた場合と用いない場合を対比する図。 具体例３の条件を示す図である。 具体例３において画素（１，１）が対象画素である場合の処理を示す。 具体例３において画素（２，１）が対象画素である場合の処理を示す。 具体例３において画素（３，１）が対象画素である場合の処理を示す。 具体例３において画素（４，１）が対象画素である場合の処理を示す。 具体例３において画素（１，２）が対象画素である場合の処理を示す。 具体例３において画素（２，２）が対象画素である場合の処理を示す。 具体例３において画素（３，２）が対象画素である場合の処理を示す。 具体例３において画素（４，２）が対象画素である場合の処理を示す。 具体例３において画素（１，３）が対象画素である場合の処理を示す。 具体例３において画素（２，３）が対象画素である場合の処理を示す。 具体例３において画素（３，３）が対象画素である場合の処理を示す。 具体例３において画素（４，３）が対象画素である場合の処理を示す。 具体例３において画素（１，４）が対象画素である場合の処理を示す。 具体例３において画素（２，４）が対象画素である場合の処理を示す。 具体例３において画素（３，４）が対象画素である場合の処理を示す。 具体例３において画素（４，４）が対象画素である場合の処理を示す。 補正処理を用いた場合と用いない場合を対比する図。 別の減色処理の詳細を示すフローチャート。 具体例４の条件を示す図。 具体例４において画素（１，２）の処理が終了した状態を示す。 具体例４において画素（３，２）の処理が終了した状態を示す。 具体例４において画素（４，２）の処理が終了した状態を示す。 補正処理の効果を説明する図。 補正処理の概要を説明する図。

１．構成
図１は、電子機器１のハードウェア構成を示すブロック図である。電子機器１は、画像を表示する表示装置である。この例で、電子機器１は、電子書籍（文書の一例）を閲覧するための装置、いわゆる電子ブックリーダーである。電子機器１は、表示部１０と、コントローラー２０と、ＣＰＵ３０と、ＶＲＡＭ４０と、ＲＡＭ５０と、記憶部６０と、入力部７０とを有する。表示部１０は、画像を表示する表示素子を含むディスプレイパネルを有する。この例で、表示素子は、電圧の印加等によりエネルギーを与えなくても表示を保持するメモリー性の表示素子として、電気泳動粒子を用いた表示素子を有する。この表示素子により、表示部１０は、モノクロ複数階調（この例では白黒２階調）の像を表示する。コントローラー２０は、表示部１０を制御する制御装置である。ＣＰＵ３０は、電子機器１の各部を制御する装置である。ＣＰＵ３０は、ＲＡＭ５０をワークエリアとして、ＲＯＭ（図示略）または記憶部６０に記憶されているプログラムを実行する。ＶＲＡＭ４０は、表示部１０に表示させる画像を示す画像データを記憶するメモリーである。ＲＡＭ５０は、データを記憶する揮発性のメモリーである。記憶部６０は、電子書籍のデータ（書籍データ）に加え、各種のデータおよびアプリケーションプログラムを記憶する記憶装置であり、ＨＤＤまたはフラッシュメモリーなど不揮発性のメモリーを有する。記憶部６０は、複数の電子書籍のデータを記憶することができる。入力部７０は、ユーザーの指示を入力するための入力装置であり、例えば、タッチスクリーン、キーパッド、またはボタンを含む。以上の要素は、バスにより接続されている。

図２は、表示部１０の断面構造を示す模式図である。表示部１０は、第１基板１１と、電気泳動層１２と、第２基板１３とを有する。第１基板１１および第２基板１３は、電気泳動層１２を挟持するための基板である。

第１基板１１は、基板１１１と、接着層１１２と、回路層１１３とを有する。基板１１１は、絶縁性及び可撓性を有する材料、例えばポリカーボネートで形成されている。基板１１１は、軽量性、可撓性、弾性及び絶縁性を有するものであれば、ポリカーボネート以外の樹脂材料により形成されてもよい。別の例で、基板１１１は、可撓性を有しないガラスにより形成されていてもよい。接着層１１２は、基板１１１と回路層１１３とを接着する層である。回路層１１３は、電気泳動層１２を駆動するための回路を有する層である。回路層１１３は、画素電極１１４を有する。

電気泳動層１２は、マイクロカプセル１２１と、バインダー１２２とを有する。マイクロカプセル１２１は、バインダー１２２によって固定されている。バインダー１２２としては、マイクロカプセル１２１との親和性が良好で電極との密着性が優れ、かつ絶縁性を有する材料が用いられる。マイクロカプセル１２１は、内部に分散媒および電気泳動粒子が格納されたカプセルである。マイクロカプセル１２１は、柔軟性を有する材料、例えばアラビアゴム・ゼラチン系の化合物またはウレタン系の化合物等が用いられる。なお、マイクロカプセル１２１と画素電極１１４との間には、接着剤により形成された接着層が設けられてもよい。

分散媒は、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、またはカルボン酸塩である。別の例で、分散媒は、その他の油類であってもよい。また、分散媒は、これらの物質が混合されたものでもよい。さらに別の例で、分散媒には、界面活性剤などが配合されてもよい。

電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子（高分子またはコロイド）である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル１２１内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料を含む粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料を含む粒子であり、本実施形態では負に帯電されている。

第２基板１３は、共通電極１３１と、フィルム１３２とを有する。フィルム１３２は、電気泳動層１２の封止および保護をするものである。フィルム１３２は、透明で絶縁性を有する材料、例えばポリエチレンテレフタレートにより形成される。共通電極１３１は、透明で導電性を有する材料、例えば酸化インジウムスズ（Indium Tin Oxide、ＩＴＯ）により形成される。

図３は、表示部１０の回路の構成を示す図である。表示部１０は、ｍ本の走査線１１５と、ｎ本のデータ線１１６と、ｍ×ｎ個の画素１４と、走査線駆動回路１６と、データ線駆動回路１７とを有する。走査線駆動回路１６およびデータ線駆動回路１７は、コントローラー２０により制御される。走査線１１５は、行方向（ｘ方向）に沿って配置されており、走査信号を伝達する。走査信号は、ｍ本の走査線１１５の中から一の走査線１１５を順次排他的に選択する信号である。データ線１１６は、列方向（ｙ方向）に沿って配置されており、データ信号を伝達する。データ信号は、各画素の階調を示す信号である。走査線１１５とデータ線１１６とは絶縁されている。画素１４は、走査線１１５およびデータ線１１６の交差に対応して設けられており、データ信号に応じた階調を示す。なお、複数の走査線１１５のうち一の走査線１１５を他と区別する必要があるときは、第１行、第２行、・・・、第ｍ行の走査線１１５という。データ線１１６についても同様である。ｍ×ｎ個の画素１４により、表示領域１５が形成される。表示領域１５のうち、第ｉ行第ｊ列の画素１４を区別するときは、画素（ｊ，ｉ）という。階調値等、画素１４と一対一に対応するパラメーターについても同様である。

走査線駆動回路１６は、ｍ本の走査線１１５の中から、一の走査線１１５を順次排他的に選択するための走査信号Ｙを出力する。走査信号Ｙは、順次排他的にＨ（High）レベルとなる信号である。データ線駆動回路１７は、データ信号Ｘを出力する。データ信号Ｘは、画素の階調値に応じたデータ電圧を示す信号である。データ線駆動回路１７は、走査信号により選択されている行の画素に対応するデータ電圧を示すデータ信号を出力する。走査線駆動回路１６およびデータ線駆動回路１７は、コントローラー２０により制御される。

図４は、画素１４の等価回路を示す図である。画素１４は、トランジスター１４１と、容量１４２と、画素電極１１４と、電気泳動層１２と、共通電極１３１とを有する。トランジスター１４１は、画素電極１１４へのデータの書き込みを制御するスイッチング素子、例えばｎチャネルのＴＦＴ（Thin Film Transistor）である。トランジスター１４１のゲート、ソース、およびドレインはそれぞれ、走査線１１５、データ線１１６、および画素電極１１４に接続されている。Ｌ（Low）レベルの走査信号（非選択信号）がゲートに入力されているとき、トランジスター１４１のソースとドレインは絶縁する。Ｈレベルの走査信号（選択信号）がゲートに入力されると、トランジスター１４１のソースとドレインは導通し、画素電極１１４にデータ電圧が書き込まれる。また、トランジスター１４１のドレインには容量１４２も接続されている。容量１４２は、データ電圧に応じた電荷を保持する。画素電極１１４は、画素１４に一つずつ設けられており、共通電極１３１と対向している。共通電極１３１は、すべての画素１４に共通であり、電位ＥＰｃｏｍが与えられる。画素電極１１４と共通電極１３１との間には電気泳動層１２が挟まれている。画素電極１１４、電気泳動層１２、および共通電極１３１により、電気泳動素子１４３が形成される。電気泳動層１２には、画素電極１１４と共通電極１３１との電位差に相当する電圧が印加される。マイクロカプセル１２１において、電気泳動層１２に印加されている電圧に応じて電気泳動粒子が移動し、階調表現をする。共通電極１３１の電位ＥＰｃｏｍに対して画素電極１１４の電位が正（例えば＋１５Ｖ）である場合、負に帯電している白の電気泳動粒子が画素電極１１４側に移動し、正に帯電している黒の電気泳動粒子が共通電極１３１側に移動する。このとき第２基板１３側から表示部１０を見ると、画素が黒に見える。共通電極１３１の電位ＥＰｃｏｍに対して画素電極１１４の電位が負（例えば−１５Ｖ）である場合、正に帯電している黒の電気泳動粒子が画素電極１１４側に移動し、負に帯電している白の電気泳動粒子が共通電極１３１側に移動する。このとき、画素が白に見える。

なお、以下の説明においては、走査線駆動回路１６が第１行の走査線を選択してから第ｍ行の走査線の選択が終了するまでの期間を「フレーム期間」または単に「フレーム」という。各走査線１１５は、１フレームに一回づつ選択され、各画素１４には１フレームに一回づつデータ信号が供給される。

図５は、コントローラー２０の機能構成を示す図である。コントローラー２０は、補正手段２１と、補正手段２２と、補正手段２３と、階調値決定手段２４と、書き込み手段２５と、出力手段２６と、記憶手段２７と、判断手段２８とを有する。記憶手段２７は、メモリー２７１と、メモリー２７２と、メモリー２７３と、メモリー２７４と、メモリー２７５と、メモリー２７６とを有する。メモリー２７１（第１記憶手段の一例）は、ディザ値が２次元配置されたディザマトリクスを記憶している。ディザマトリクスは、ａ階調のデータをｂ階調（ａおよびｂは、ａ＞ｂ≧２を満たす自然数）に変換する減色処理に用いられる。メモリー２７２は、各画素について、上へのしみ出しの補正値Ｕを記憶するメモリーである。メモリー２７２（第３記憶手段の一例）は、ｍ行ｎ列の画素の各々に対応する記憶領域を有している。画素（ｊ，ｉ）に対応する記憶領域には、補正値Ｕ（ｊ，ｉ）が記憶されている。補正値Ｕ（ｊ，ｉ）は、画素（ｊ，ｉ）から画素（ｊ，（ｉ−１））へのしみ出しの補正値を示す。メモリー２７３（第３記憶手段の一例）は、各画素について、下へのしみ出しの補正値Ｄを記憶するメモリーである。メモリー２７３は、ｍ行ｎ列の画素の各々に対応する記憶領域を有している。画素（ｊ，ｉ）に対応する記憶領域には、補正値Ｄ（ｊ，ｉ）が記憶されている。補正値Ｄ（ｊ，ｉ）は、画素（ｊ，ｉ）から画素（ｊ，（ｉ＋１））へのしみ出しの補正値を示す。メモリー２７４（第３記憶手段の一例）は、各画素について、左へのしみ出しの補正値Ｌを記憶するメモリーである。メモリー２７４は、ｍ行ｎ列の画素の各々に対応する記憶領域を有している。画素（ｊ，ｉ）に対応する記憶領域には、補正値Ｌ（ｊ，ｉ）が記憶されている。補正値Ｌ（ｊ，ｉ）は、画素（ｊ，ｉ）から画素（（ｊ−１），ｉ）へのしみ出しの補正値を示す。メモリー２７５（第３記憶手段の一例）は、各画素について、左へのしみ出しの補正値Ｒを記憶するメモリーである。メモリー２７５は、ｍ行ｎ列の画素の各々に対応する記憶領域を有している。画素（ｊ，ｉ）に対応する記憶領域には、補正値Ｒ（ｊ，ｉ）が記憶されている。補正値Ｒ（ｊ，ｉ）は、画素（ｊ，ｉ）から画素（（ｊ＋１），ｉ）へのしみ出しの補正値を示す。メモリー２７６（第２記憶手段の一例）は、各画素について、描画される階調値（減色処理後の階調値）を記憶するメモリーである。判断手段２８は、２次元配置された複数の画素のうち所定の順番で特定された一の画素である対象画素について、ｂ階調表現された階調値が変更されるか判断する。この判断は、メモリー２７６に記憶されている階調値とメモリー２７１に記憶されているディザ値とを加算した加算値を用いて行われる。補正手段２１は、判断手段２８によりｂ階調表現された階調値が変更されると判断された場合、対象画素から隣の画素への階調のしみ出し分を補正するための補正値を加算値に加算する第１補正処理を行う。補正手段２２は、隣の画素から対象画素への階調のしみ込み分を補正するための補正値を加算値に加算する第２補正処理を行う。この例で、補正手段２２は、メモリー２７２〜２７５に記憶されている補正値を用いて、第２補正処理を行う。補正手段２３は、第１補正処理および第２補正処理のいずれも行われていない加算値により、ｂ階調表現された対象画素の階調値が変更されないことが示される場合（すなわち、判断手段２８によりｂ階調表現された階調値が変更されないと判断された場合）、メモリー２７２〜２７５に記憶されている補正値のうち対象画素から隣の画素への階調のしみ出しを示す補正値を加算値に加算する第３補正処理を行う。階調値決定手段２４は、第１補正処理、第２補正処理、または第３補正処理により補正された加算値を用いて、ｂ階調表現された対象画素の階調値を決定する。なお、第１〜第３補正処理のいずれも行われなかった場合、階調値決定手段２４は、補正処理が行われていない加算値を用いて、ｂ階調表現された対象画素の階調値を決定する。書き込み手段２５は、階調値決定手段２４により決定された階調値により、ｂ階調表現された対象画素の階調値が変更されることが示される場合、対象画素から隣の画素への階調のしみ出し分の補正値をメモリー２７２〜２７５に書き込む。また、書き込み手段２５は、階調値決定手段２４により決定された階調値を、メモリー２７６に書き込む。出力手段２６は、メモリー２７６に記憶されている階調値に基づいて、複数の画素に対応する表示素子（例えば電気泳動素子１４３）を有する表示手段（例えば表示部１０）において表示素子の階調値を制御するための信号を出力する。

２．減色処理とにじみの概要
図６は、ディザマトリクスを用いた減色処理を説明する図である。減色処理とは、ａ階調のデータを、ｂ階調のデータ（ａおよびｂは、ａ＞ｂを満たす２以上の自然数）に変換する処理をいう。以下、本稿では、１６階調で表現された元画像のデータを、減色処理により２階調のデータに変換する例を説明する。図６（ａ）は、元データである画像データを例示する図である。この画像は、４行4列の画素を有する。各画素の階調は１６階調（０〜１５）で表現される。ここでは、すべての画素の階調値が「８」である画像が示されている。図６（ｂ）は、ディザマトリクスを例示する図である。図６（ｂ）は、いわゆるベイヤー（Bayer）型のディザマトリクスを示している。ディザマトリクスにおいて、基本的には、階調値に相当する数値（０〜１５の１６個の数値。以下「ディザ値」という）が、ある規則に従って配置されている。なお、図６（ｂ）の例では、ディザ値「０」は使用されておらず、１〜１５の１５個の数値が用いられている。このため、中間階調に相当するディザ値「８」がディザマトリクスにおいて２回登場している。

ディザマトリクスを用いた２値化処理は以下のように行われる。まず、元データの階調値と、ディザマトリクスのディザ値とが加算される。加算は、対応する画素およびセルについて行われる。例えば、元データにおける第ｉ行第ｊ列の画素の階調値と、ディザマトリクスにおける第ｉ行第ｊ列のセルのディザ値とが加算される。図６（ｃ）は、両者が加算された状態を示している。次に、この加算値に対し、しきい値を基準として２値化が行われる。しきい値としては、階調数に応じた数値、この例では「１６」が用いられる。すなわち、加算値が１６未満である画素の階調値は「０」に変換され、加算値が１６以上である画素の階調値は「１」に変換される。図６（ｄ）は、２値化後の状態を示している。図６（ｄ）において、白塗りの画素（白画素）は階調値「１」に相当し、黒塗りの画素（黒画素）は階調値「０」に相当する。なお、ディザマトリクスにおいてディザ値「０」が用いられていない理由は、階調値「１５」の画素については、加算値が必ずしきい値以上となるようにするためである。仮に、階調値「１５」の画素にディザ値「０」が加算された場合を考えると、加算値は「１５」でありしきい値以上とならず、最大階調値を有する画素の階調が「０」に変換される可能性が生じてしまう。このような事態を避けるため、ディザ値「０」は用いられていない。

図７は、にじみによる不具合を説明する図である。図７（ａ）は、書き換え前の画像を示している。この例で、書き換え前の画像は、全白の画像（すべての画素の階調値が「１５」である画像）である。図７（ｂ）は、これから書こうとする画像、すなわち書き換え後の画像を示している。この例で、書き換え後の画像は、すべての画素の階調値が「８」である画像である。図７（ｃ）は、理想的な表示画像を示している。２値化処理には、図６（ｂ）のディザマトリクスが用いられる。理想的な表示画像においては、各画素の階調は白または黒のいずれかであり、面積階調により全体として階調が表現される。図７（ｄ）は、にじみが発生した場合の表示画像を示している。にじみが発生すると、理想的には白であるべき画素の端部が、隣の黒画素から色がにじんでいる状態になる。つまり、白であるべき画素の階調が完全な白ではなくなってしまう。その結果、４行４列の画像全体としては、理想的な表示画像と比較すると、より黒っぽい階調になってしまう。逆に、書き換え前の画像が全黒の画像（すべての画素の階調値が「０」である画像）であった場合、黒であるべき画素の端部が、隣の白画素から色がにじんでいる状態になる。つまり、黒であるべき画素の階調が完全な黒ではなくなってしまう。その結果、４行４列の画像全体としては、理想的な表示画像と比較すると、より白っぽい階調になってしまう。すなわち、ある中間階調の画像を表示しようとするとき、実際に表示部１０に表示される画像は、その画像の前に表示されていた画像の階調によって異なってしまう場合がある。本稿では、ある画素に着目したとき、その画素の階調が隣の画素の階調に影響を与えることを、階調の「しみ出し」という。また、ある画素に着目したとき、その画素の階調が隣の画素の階調によって影響を受けることを、階調の「しみ込み」という。しみ出しおよびしみ込みをまとめて「にじみ」という。電子機器１は、書き換え後に表示される画像の、書き換え前に表示されていた画像に依存した差を低減する。

３．動作
３−１．動作の概要
図８は、電子機器１の動作を示すフローチャートである。ステップＳ１０において、ＣＰＵ３０は、画面の書き換え指示があったか判断する。ユーザーは、入力部７０を介して書き換え指示を入力する。例えば入力部７０がページ送りのボタンを有しており、ユーザーがこのボタンを押した場合、入力部７０は、ページ送りが指示された旨を示す信号をＣＰＵ３０に出力する。この信号を受けると、ＣＰＵ３０は、画面の書き換え指示があったと判断する。ステップＳ１１において、ＣＰＵ３０は、これから書き換えようとする画像のデータを記憶部６０から取得し、取得したデータをＶＲＡＭ４０に書き込む。この例で、ＶＲＡＭ４０に書き込まれるデータは１６階調のデータである。ステップＳ１２において、コントローラー２０は、ＶＲＡＭ４０に記憶されているデータについて、減色処理を行う。コントローラー２０は、減色処理により、１６階調のデータを２階調のデータに変換する。ステップＳ１３において、表示部１０は、２階調のデータに基づいて、画像を表示する。

図９は、ステップＳ１２における減色処理の詳細を示すフローチャートである。ステップＳ１００において、コントローラー２０は、対象画素である画素（ｊ，ｉ）について、データにより示される階調値Ｐ（ｊ，ｉ）とディザマトリクスのディザ値Ｍ（ｊ，ｉ）とを加算し、加算値Ａ（ｊ，ｉ）を得る。対象画素とは、ｍ行ｎ列の画素のうち、処理対象となる一の画素をいう。この例では、上から順番に対象となる行が特定され、対象となる行について、左から順番に対象となる画素が特定される。

ステップＳ１０１において、コントローラー２０は、加算値を用いて（以下の補正をせずに）２値化処理をした場合、対象画素が書き換えられるか判断する。加算値がしきい値以上であった場合、対象画素は白画素に変換される。この場合において、対象画素が書き換え前に白画素であったときは、対象画素は書き換えられない。対象画素が書き換え前に黒画素であったときは、対象画素は黒画素から白画素に書き換えられる。また、加算値がしきい値未満であった場合、対象画素は黒画素に変換される。この場合において、対象画素が書き換え前に白画素であったときは、対象画素は白画素から黒画素に書き換えられる。対象画素が書き換え前に黒画素であったときは、対象画素は書き換えられない。対象画素が書き換えられると判断された場合（Ｓ１０１：ＹＥＳ）、コントローラー２０は、処理をステップＳ１０２に移行する。対象画素が書き換えられないと判断された場合（Ｓ１０１：ＮＯ）、コントローラー２０は、処理をステップＳ１０４に移行する。

ステップＳ１０２において、コントローラー２０は、対象画素が、しみ出し条件を満たすか判断する。しみ出し条件は、例えば以下のとおりである。
・対象画素と隣の画素との減色処理後の階調値が異なる。
この例で、対象画素の隣の画素として、対象画素の上および左の２つの画素について、この条件が満たされているか判断される。対象画素は、上から下へ、かつ、左から右への順番で走査されている。したがって、書き換え後かつ減色処理後の階調値は、対象画素の上の画素および左の画素については、対象画素の処理を行っている時点で確定している。対象画素自身について、書き換え後かつ減色処理後の階調値は、ステップＳ１０２の時点では確定していない。したがって、対象画素については、ステップＳ１０２時点での加算値Ａ（ｉ，ｊ）を用いて減色処理を行ったと仮定して、上記のしみ出し条件が満たされているかが判断される。しみ出し条件が満たされたと判断された場合（Ｓ１０２：ＹＥＳ）、コントローラー２０は、処理をステップＳ１０３に移行する。しみ出し条件が満たされていないと判断された場合（Ｓ１０２：ＮＯ）、コントローラー２０は、処理をステップＳ１０５に移行する。

ステップ１０３（第１補正処理の一例）において、コントローラー２０は、対象画素について、隣の画素へのしみ出し分を補正する。この際の補正値は、第１の補正値に対応する。対象画素の上および左の画素へのしみ出し分は、対象画素の加算値にしみ出し分の補正値を加算することにより補正される。この例で、補正値はあらかじめ決められており、コントローラー２０の内蔵メモリーに記憶されている。ステップＳ１０２およびＳ１０３の処理は、対象画素の上および左の２つの画素について、それぞれ行われる（合計２回）。しかし、図面が煩雑になるのを避けるため、図８においてはこの繰り返し処理は示してない。ステップＳ１０３の処理が終了すると、コントローラー２０は、処理をステップＳ１０５に移行する。なお、ステップＳ１０２とステップＳ１０３とをあわせると、第１補正処理は、対象画素の隣の画素のうち、所定の順番（走査される順番）において対象画素よりも前に処理される画素について行われている。

ステップＳ１０４（第３補正処理の一例）において、コントローラー２０は、対象画素について、左の画素および上の画素へのしみ出し分を補正する。この際の補正値は、第３の補正値に対応する。左の画素および上の画素へのしみ出し分の補正は、対象画素の加算値にしみ出し分の補正値を加算することにより行われる。ここで用いられる補正値は、メモリー２７２およびメモリー２７４に記憶されている補正値である。

ステップＳ１０５において、コントローラー２０は、対象画素が、しみ込み条件を満たすか判断する。しみ込み条件は、例えば以下のとおりである。
・書き換え後において対象画素と隣の画素との減色処理後の階調値が異なる。
この例では、しみ込み条件は、既に説明したしみ出し条件と同じである。したがって、具体的な判断は、しみ出し条件の判断と同様に行われる。しみ込み条件が満たされたと判断された場合（Ｓ１０５：ＹＥＳ）、コントローラー２０は、処理をステップＳ１０６に移行する。しみ込み条件が満たされていないと判断された場合（Ｓ１０５：ＮＯ）、コントローラー２０は、処理をステップＳ１０７に移行する。

ステップＳ１０６（第２補正処理の一例）において、コントローラー２０は、対象画素について、左の画素および上の画素からのしみ込み分を補正する。この際の補正値は、第２の補正値に対応する。左の画素および上の画素からのしみ出し分の補正は、対象画素の加算値にしみ込み分の補正値を加算することにより行われる。左の画素からのしみ込み分の補正値は、メモリー２７５に記憶されている。メモリー２７５に記憶されている補正値Ｒ（（ｊ−１），ｉ）は、画素（（ｊ−１），ｉ）から画素（ｊ，ｉ）へのしみ出しの補正値であるが、画素（ｊ，ｉ）を基準として考えると、補正値Ｒ（（ｊ−１），ｉ）は、画素（（ｊ−１），ｉ）から画素（ｊ，ｉ）へのしみ込みの補正値であるといえる。同様に、上の画素からのしみ込み分の補正値は、メモリー２７３に記憶されている。コントローラー２０は、これらの補正値をメモリーから読み出し、読み出した補正値を、対象画素の加算値に加算する。なお、ステップＳ１０５とステップＳ１０６とをあわせると、第２補正処理は、対象画素の隣の画素のうち、所定の順番（走査される順番）において対象画素よりも前に処理される画素について行われている。

ステップＳ１０７において、コントローラー２０は、補正後の加算値を用いて、対象画素の減色後の階調値を決定する。補正後の加算値がしきい値以上であった場合、対象画素は白画素に決定され、補正後の加算値がしきい値未満であった場合、対象画素は黒画素に決定される。

ステップＳ１０８において、コントローラー２０は、決定された階調値を用いて、対象画素が書き換えられるか判断する。コントローラー２０は、対象画素について、書き換え前の階調値と書き換え後の階調値とを比較することにより、対象画素が書き換えられるか判断する。対象画素が書き換えられると判断された場合（Ｓ１０８：ＹＥＳ）、コントローラー２０は、処理をステップＳ１０９に移行する。対象画素が書き換えられないと判断された場合（Ｓ１０８：ＮＯ）、コントローラー２０は、処理をステップＳ１１０に移行する。また、ステップＳ１０８において、コントローラー２０は、対象画素の減色後の階調値を、メモリー２７６に書き込む。

ステップＳ１０９において、コントローラー２０は、メモリー２７２〜２７５に記憶されているデータを書き換える。対象画素が白画素から黒画素に書き換えられる場合、黒画素からのしみ出しの補正値Ｃｂが用いられる。コントローラー２０は、メモリー２７２〜２７５に記憶されている値を読み出し、読み出した値に補正値Ｃｂを加算して、加算値をメモリー２７２〜２７５に書き込む。対象画素が黒画素から白画素に書き換えられる場合、白画素からのしみ出しの補正値Ｃｗが用いられる。コントローラー２０は、メモリー２７２〜２７５に記憶されている値を読み出し、読み出した値に補正値Ｃｗを加算して、加算値をメモリー２７２〜２７５に書き込む。

ステップＳ１１０において、コントローラー２０は、対象画素を更新する。具体的には、コントローラー２０は、対象画素を特定するパラメーターｊを、ｊ＝ｊ＋１として更新する。ｊ＞ｎとなった場合、コントローラー２０は、パラメーターｊの値をｊ＝１とした後で、パラメーターｉを、ｉ＝ｉ＋１として更新する。

ステップＳ１１１において、コントローラー２０は、すべての画素について処理が終了したか判断する。具体的には、コントローラー２０は、ｉ≦ｍであるか判断する。ｉ≦ｍである場合、コントローラー２０は、まだ処理が終了していない画素があると判断する。ｉ＞ｍである場合、コントローラー２０は、すべての画素について処理が終了したと判断する。すべての画素について処理が終了したと判断された場合（Ｓ１１１：ＹＥＳ）、コントローラー２０は、図９のフローを終了する。処理が終了していない画素があると判断された場合（Ｓ１１１：ＮＯ）、コントローラー２０は、処理をステップＳ１００に移行する。

再び図８を参照する。ステップＳ１３において、コントローラー２０は、減色処理により生成されたデータに基づいて、表示部１０を駆動する。

３−２．処理の具体例１
図９の動作を、具体例を用いて説明する。ここではまず、全白の画像（図７（ａ））を、すべての画素が中間階調である画像（図７（ｂ））に書き換える例を説明する。以下の例において、黒画素から白画素へのしみ出し分の補正値Ｃｂは、Ｃｂ＝＋２である。黒画素から階調のしみ出しを受けた白画素は、黒っぽくなってしまうので、白画素に変換される確率を上げるため、階調値が大きくなるように補正する趣旨である。また、この例では、処理が開始された時点において、メモリー２７２〜２７５には、すべての画素について、補正値としてゼロが記憶されている。メモリー２７２〜２７５において、すべての画素について補正値としてゼロが記憶されているということは、それ以前におけるしみ出し分の蓄積がゼロということである。つまりこの例では、ステップＳ１０４の補正を行っても、加算値は変化しない。したがってこの例では、ステップＳ１０４の処理の説明は省略する。

図１０は、画素（１，１）が対象画素である場合の処理を示している。以下の図において、対象画素は太い枠線で示されている。画素（１，１）について、階調値とディザ値が加算される。加算値Ａは、
Ａ（１，１）＝Ｐ（１，１）＋Ｍ（１，１）＝８＋１＝９
である。しきい値Ｔｈは、Ｔｈ＝１６である。いま、Ａ（１，１）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。しみ出し条件を満たしているか判断されるが、画素（１，１）は左上端の画素であり、これより上および左の画素は存在しない。したがって、上および左の画素については、しみ出し条件が満たされていない（Ｓ１０２：ＮＯ）。同様の理由で、しみ込み条件も満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（１，１）＜Ｔｈである。したがって、画素（１，１）は黒画素に変換される（Ｓ１０７）。対象画素は書き換えられるので（Ｓ１０８：ＹＥＳ）、メモリー２７２〜２７５が書き換えられる。対象画素の上および左の画素は存在しないので、メモリー２７２および３３は書き換えられない。メモリー２７３および３４において、以下のとおり対象画素の補正値として補正値Ｃｂが書き込まれる。
Ｄ（１，１）＝Ｃｂ＝２＝２
Ｒ（１，１）＝Ｃｂ＝２＝２
メモリー２７２〜２７５の書き換えを説明するため、図においては、対象画素の右および下の画素に、しみ出しの補正値が記載されている。

図１１は、画素（２，１）が対象画素である場合の処理を示している。
Ａ（２，１）＝Ｐ（２，１）＋Ｍ（２，１）＝８＋８＝１６
である。Ａ（２，１）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。左の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。左の画素から対象画素へのしみ込みは、左の画素から対象画素へのしみ出しに等しい。したがって、画素（ｊ，ｉ）への左の画素からのしみ込みの補正値は、画素（（ｊ−１），ｉ）から画素（ｊ，ｉ）へのしみ出し、すなわち、Ｒ（（ｊ−１），ｉ）である。同様に、画素（ｊ，ｉ）への上の画素からのしみ込みの補正値は、Ｄ（ｊ，（ｉ−１））である。したがって、ステップＳ１０６の補正は、
Ａ（２，１）＝Ａ（２，１）＋Ｄ（２，０）＋Ｒ（１，１）＝１６＋０＋２＝１８
である。なお、Ｄ（２，０）は存在しない画素の補正値を示しているが、ここではゼロとして計算した。この時点で、Ａ（２，１）≧Ｔｈである。したがって、画素（２，１）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない（図においては、対象画素の下、左、および右の画素に、補正値ゼロが記載されている）。

図１２は、画素（３，１）が対象画素である場合の処理を示している。
Ａ（３，１）＝Ｐ（３，１）＋Ｍ（３，１）＝８＋３＝１１
である。Ａ（３，１）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。左の画素について、しみ出し条件が満たされている。ステップＳ１０３の補正は、
Ａ（３，１）＝Ａ（３，１）＋Ｃｂ＝１１＋２＝１３
である。ここで、左の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。上の画素は存在しないので、しみ込み条件は満たされない。したがって、ステップＳ１０６の補正は、
Ａ（３，１）＝Ａ（３，１）＋Ｄ（３，０）＋Ｒ（２，１）＝１３＋０＋０＝１３
である。この時点で、Ａ（３，１）＜Ｔｈである。したがって、画素（３，１）は黒画素に変換される。対象画素は書き換えられるので（Ｓ１０８：ＹＥＳ）、メモリー２７２〜２７５の書き換えが行われれる。
Ｄ（３，１）＝Ｃｂ＝２
Ｌ（３，１）＝Ｃｂ＝２
Ｒ（３，１）＝Ｃｂ＝２

図１３は、画素（４，１）が対象画素である場合の処理を示している。
Ａ（４，１）＝Ｐ（４，１）＋Ｍ（４，１）＝８＋１０＝１８
である。Ａ（４，１）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。左の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（４，１）＝Ａ（４，１）＋Ｄ（４，０）＋Ｒ（３，１）＝１８＋０＋２＝２０
である。この時点で、Ａ（４，１）≧Ｔｈである。したがって、画素（４，１）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図１４は、画素（１，２）が対象画素である場合の処理を示している。
Ａ（１，２）＝Ｐ（１，２）＋Ｍ（１，２）＝８＋１４＝２２
である。Ａ（１，２）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。上の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（１，２）＝Ａ（１，２）＋Ｄ（１，１）＋Ｒ（０，２）＝２２＋２＋０＝２４
である。この時点で、Ａ（１，２）≧Ｔｈである。したがって、画素（１，２）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図１５は、画素（２，２）が対象画素である場合の処理を示している。
Ａ（２，２）＝Ｐ（２，２）＋Ｍ（２，２）＝８＋５＝１３
である。Ａ（２，２）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。上および左の画素については、しみ出し条件が満たされている。ステップＳ１０３の補正は、
Ａ（２，２）＝Ａ（２，２）＋Ｃｂ＋Ｃｂ＝１３＋２＋２＝１７
である。上および左の画素について、しみ込み条件は満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（２，２）≧Ｔｈである。したがって、画素（２，２）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図１６は、画素（３，２）が対象画素である場合の処理を示している。
Ａ（３，２）＝Ｐ（３，２）＋Ｍ（３，２）＝８＋１２＝２０
である。Ａ（３，２）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。上の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（３，２）＝Ａ（３，２）＋Ｄ（３，１）＋Ｒ（２，２）＝２２＋２＋０＝２４
である。この時点で、Ａ（３，２）≧Ｔｈである。したがって、画素（３，２）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図１７は、画素（４，２）が対象画素である場合の処理を示している。
Ａ（４，２）＝Ｐ（４，２）＋Ｍ（４，２）＝８＋７＝１５
である。Ａ（４，２）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。上および左の画素について、しみ出し条件が満たされている。ステップＳ１０３の補正は、
Ａ（４，２）＝Ａ（４，２）＋Ｃｂ＋Ｃｂ＝１５＋２＋２＝１９
である。上および左の画素について、しみ込み条件は満たされていない。この時点で、Ａ（４，２）≧Ｔｈである。したがって、画素（４，２）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図１８は、画素（１，３）が対象画素である場合の処理を示している。
Ａ（１，３）＝Ｐ（１，３）＋Ｍ（１，３）＝８＋４＝１２
である。Ａ（１，３）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。上の画素について、しみ出し条件が満たされていると判断される。ステップＳ１０３の補正は、
Ａ（１，３）＝Ａ（１，３）＋Ｃｂ＝１２＋２＝１４
である。ここで、上の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（１，３）＝Ａ（１，３）＋Ｄ（１，２）＋Ｒ（０，３）＝１４＋０＋０＝１４
である。この時点で、Ａ（１，３）＜Ｔｈである。したがって、画素（１，３）は黒画素に変換される。対象画素は書き換えられるので（Ｓ１０８：ＹＥＳ）、メモリー２７２〜２７５の書き換えが行われれる。
Ｕ（１，３）＝Ｃｂ＝２
Ｄ（１，３）＝Ｃｂ＝２
Ｒ（１，３）＝Ｃｂ＝２

図１９は、画素（２，３）が対象画素である場合の処理を示している。
Ａ（２，３）＝Ｐ（２，３）＋Ｍ（２，３）＝８＋１１＝１９
である。Ａ（２，３）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。左の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（２，３）＝Ａ（２，３）＋Ｄ（２，２）＋Ｒ（１，３）＝１９＋０＋２＝２１
である。この時点で、Ａ（２，３）≧Ｔｈである。したがって、画素（２，３）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図２０は、画素（３，３）が対象画素である場合の処理を示している。
Ａ（３，３）＝Ｐ（３，３）＋Ｍ（３，３）＝８＋２＝１０
である。Ａ（３，３）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。上および左の画素について、しみ出し条件が満たされている（Ｓ１０２：ＹＥＳ）。ステップＳ１０３の補正は、
Ａ（３，３）＝Ａ（３，３）＋Ｃｂ＋Ｃｂ＝１０＋２＋２＝１４
である。ここで、上および左の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（３，３）＝Ａ（３，３）＋Ｄ（３，２）＋Ｒ（２，３）＝１４＋０＋０＝１４
である。この時点で、Ａ（３，３）＜Ｔｈである。したがって、画素（３，３）は黒画素に変換される。対象画素は書き換えられるので（Ｓ１０８：ＹＥＳ）、メモリー２７２〜２７５の書き換えが行われれる。
Ｕ（３，３）＝Ｃｂ＝２
Ｄ（３，３）＝Ｃｂ＝２
Ｌ（３，３）＝Ｃｂ＝２
Ｒ（３，３）＝Ｃｂ＝２

図２１は、画素（４，３）が対象画素である場合の処理を示している。
Ａ（４，３）＝Ｐ（４，３）＋Ｍ（４，３）＝８＋９＝１７
である。Ａ（４，３）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。左の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（４，３）＝Ａ（４，３）＋Ｄ（４，２）＋Ｒ（３，３）＝１７＋０＋２＝１９
である。この時点で、Ａ（４，３）≧Ｔｈである。したがって、画素（４，３）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図２２は、画素（１，４）が対象画素である場合の処理を示している。
Ａ（１，４）＝Ｐ（１，４）＋Ｍ（１，４）＝８＋１３＝２１
である。Ａ（１，４）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。上の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（１，４）＝Ａ（１，４）＋Ｄ（１，３）＋Ｒ（０，４）＝２１＋２＋０＝２３
である。この時点で、Ａ（１，４）≧Ｔｈである。したがって、画素（１，４）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図２３は、画素（２，４）が対象画素である場合の処理を示している。
Ａ（２，４）＝Ｐ（２，４）＋Ｍ（２，４）＝８＋８＝１６
である。Ａ（２，４）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。上および左の画素について、しみ込み条件が満たされていない（ステップＳ１０５：ＮＯ）。この時点で、Ａ（２，４）≧Ｔｈである。したがって、画素（２，４）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図２４は、画素（３，４）が対象画素である場合の処理を示している。
Ａ（３，４）＝Ｐ（３，４）＋Ｍ（３，４）＝８＋１５＝２３
である。Ａ（３，４）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。上の画素について、しみ込み条件が満たされている（ステップＳ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（３，４）＝Ａ（３，４）＋Ｄ（３，３）＋Ｒ（２，４）＝２３＋２＋０＝２５
である。この時点で、Ａ（３，４）≧Ｔｈである。したがって、画素（３，４）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図２５は、画素（４，４）が対象画素である場合の処理を示している。
Ａ（４，４）＝Ｐ（４，４）＋Ｍ（４，４）＝８＋６＝１４
である。Ａ（４，４）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。上および左の画素について、しみ出し条件が満たされている（Ｓ１０２：ＹＥＳ）。ステップＳ１０３の補正は、
Ａ（４，４）＝Ａ（４，４）＋Ｃ＋Ｃ＝１４＋２＋２＝１８
である。ここで、上および左の画素について、しみ込み条件は満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（４，４）≧Ｔｈである。したがって、画素（４，４）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図２６は、本実施形態に係る補正処理を用いた場合と用いない場合を対比する図である。図２６（ａ）は理想的な表示画像を、図２６（ｂ）は本実施形態に係る補正処理を用いなかった場合の表示画像を、図２６（ｃ）は本実施形態に係る補正処理を用いた場合の表示画像を、それぞれ示している。本実施形態によれば、にじみの影響を考慮した減色処理を行うことができる。

３−３．処理の具体例２
次に、全黒の画像を、すべての画素が中間階調である画像（図７（ｂ））に書き換える例を説明する。以下の例において、白画素から黒画素へのしみ出し分の補正値Ｃｗは、Ｃｗ＝−２である。白画素から階調のしみ出しを受けた黒画素は、白っぽくなってしまうので、黒画素に変換される確率を上げるため、階調値が小さくなるように補正する趣旨である。また、この例では、処理が開始された時点において、メモリー２７２〜２７５には、すべての画素について、補正値としてゼロが記憶されている。メモリー２７２〜２７５において、すべての画素について補正値としてゼロが記憶されているということは、それ以前におけるしみ出し分の蓄積がゼロということである。つまりこの例では、ステップＳ１０４の補正を行っても、加算値は変化しない。したがってこの例では、ステップＳ１０４の処理の説明は省略する。

図２７は、画素（１，１）が対象画素である場合の処理を示している。
Ａ（１，１）＝Ｐ（１，１）＋Ｍ（１，１）＝８＋１＝９
である。Ａ（１，１）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。上および左の画素は存在しないので、しみ込み条件は満たされない。（Ｓ１０５：ＮＯ）。この時点で、Ａ（１，１）≧Ｔｈである。したがって、画素（２，１）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図２８は、画素（２，１）が対象画素である場合の処理を示している。
Ａ（２，１）＝Ｐ（２，１）＋Ｍ（２，１）＝８＋８＝１６
である。Ａ（２，１）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。上の画素は存在しないのでしみ出し条件が満たされていないと判断される。左の画素については、しみ出し条件が満たされていると判断される（Ｓ１０２：ＹＥＳ）。したがって、加算値Ａ（２，１）に対して、左の画素へのしみ出し分が補正される（ステップＳ１０３）。加算値は、
Ａ（２，１）＝Ａ（２，１）＋Ｃｗ＝１６−２＝１４
である。ここで、左および上の画素について、しみ込み条件は満たされない（Ｓ１０５：ＮＯ）。この時点で、Ａ（２，１）＜Ｔｈである。したがって、画素（２，１）は黒画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図２９は、画素（３，１）が対象画素である場合の処理を示している。
Ａ（３，１）＝Ｐ（３，１）＋Ｍ（３，１）＝８＋３＝１１
である。Ａ（３，１）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ここで、左および上の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（３，１）＜Ｔｈである。したがって、画素（３，１）は黒画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図３０は、画素（４，１）が対象画素である場合の処理を示している。
Ａ（４，１）＝Ｐ（４，１）＋Ｍ（４，１）＝８＋１０＝１８
である。Ａ（４，１）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。上の画素は存在しないのでしみ出し条件が満たされていないと判断される。左の画素については、しみ出し条件が満たされていると判断される（Ｓ１０２：ＹＥＳ）。したがって、加算値Ａ（４，１）に対して、左の画素へのしみ出し分が補正される（ステップＳ１０３）。加算値は、
Ａ（４，１）＝Ａ（４，１）＋Ｃｗ＝１８＋（−２）＝１６
である。ここで、左の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。上の画素は存在しないので、しみ込み条件は満たされない。ステップＳ１０６の補正は、
Ａ（４，１）＝Ａ（４，１）＋Ｄ（４，０）＋Ｒ（３，１）＝１６＋０＋０＝１６
である。この時点で、Ａ（４，１）≧Ｔｈである。したがって、画素（４，１）は白画素に変換される。対象画素は書き換えられるので（Ｓ１０８：ＹＥＳ）、メモリー２７２〜２７５の書き換えが行われれる。
Ｌ（４，１）＝Ｃｗ＝−２
Ｄ（４，１）＝Ｃｗ＝−２

図３１は、画素（１，２）が対象画素である場合の処理を示している。
Ａ（１，２）＝Ｐ（１，２）＋Ｍ（１，２）＝８＋１４＝２２
である。Ａ（１，２）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。左の画素は存在しないのでしみ出し条件が満たされていないと判断される。上の画素については、しみ出し条件が満たされていると判断される（Ｓ１０２：ＹＥＳ）。したがって、加算値Ａ（１，２）に対して、上の画素へのしみ出し分が補正される（ステップＳ１０３）。加算値は、
Ａ（１，２）＝Ａ（１，２）＋Ｃｗ＝２２−２＝２０
である。ここで、上の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。左の画素は存在しないので、しみ込み条件は満たされない。ステップＳ１０６の補正は、
Ａ（１，２）＝Ａ（１，２）＋Ｄ（１，１）＋Ｒ（０，２）＝２０＋０＋０＝２０
である。この時点で、Ａ（１，２）≧Ｔｈである。したがって、画素（１，２）は白画素に変換される。対象画素は書き換えられるので（Ｓ１０８：ＹＥＳ）、メモリー２７２〜２７５の書き換えが行われれる。
Ｕ（１，２）＝Ｃｗ＝−２
Ｄ（１，２）＝Ｃｗ＝−２
Ｌ（１，２）＝Ｃｗ＝−２

図３２は、画素（２，２）が対象画素である場合の処理を示している。
Ａ（２，２）＝Ｐ（２，２）＋Ｍ（２，２）＝８＋５＝１３
である。Ａ（２，２）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ここで、左の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（２，２）＝Ａ（２，２）＋Ｄ（２，１）＋Ｒ（１，２）＝１３＋０−２＝１１
である。この時点で、Ａ（２，２）＜Ｔｈである。したがって、画素（２，２）は黒画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図３３は、画素（３，２）が対象画素である場合の処理を示している。
Ａ（３，２）＝Ｐ（３，２）＋Ｍ（３，２）＝８＋１２＝２０
である。Ａ（３，２）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。上および左の画素について、しみ出し条件が満たされていると判断される（Ｓ１０２：ＹＥＳ）。したがって、加算値Ａ（３，２）に対して、上の画素へのしみ出し分が補正される（ステップＳ１０３）。加算値は、
Ａ（３，２）＝Ａ（３，２）＋Ｃｗ＋Ｃｗ＝２０−２―２＝１６
である。ここで、上および左の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（３，２）＝Ａ（３，２）＋Ｄ（３，１）＋Ｒ（２，２）＝１６＋０＋０＝１６
である。この時点で、Ａ（３，２）≧Ｔｈである。したがって、画素（３，２）は白画素に変換される。対象画素は書き換えられるので（Ｓ１０８：ＹＥＳ）、メモリー２７２〜２７５の書き換えが行われれる。
Ｕ（３，２）＝Ｃｗ＝−２
Ｄ（３，２）＝Ｃｗ＝−２
Ｌ（３，２）＝Ｃｗ＝−２
Ｒ（３，２）＝Ｃｗ＝−２

図３４は、画素（４，２）が対象画素である場合の処理を示している。
Ａ（４，２）＝Ｐ（４，２）＋Ｍ（４，２）＝８＋７＝１５
である。Ａ（４，２）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ここで、上および左の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（４，２）＝Ａ（４，２）＋Ｄ（４，１）＋Ｒ（３，２）＝１５−２−２＝１１
である。この時点で、Ａ（４，２）＜Ｔｈである。したがって、画素（４，２）は黒画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図３５は、画素（１，３）が対象画素である場合の処理を示している。
Ａ（１，３）＝Ｐ（１，３）＋Ｍ（１，３）＝８＋４＝１２
である。Ａ（１，３）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ここで、上の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（１，３）＝Ａ（１，３）＋Ｄ（１，２）＋Ｒ（０，３）＝１２−２＋０＝１０
である。この時点で、Ａ（１，３）＜Ｔｈである。したがって、画素（１，３）は黒画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図３６は、画素（２，３）が対象画素である場合の処理を示している。
Ａ（２，３）＝Ｐ（２，３）＋Ｍ（２，３）＝８＋１１＝１９
である。Ａ（２，３）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。上および左の画素について、しみ出し条件が満たされていると判断される（Ｓ１０２：ＹＥＳ）。したがって、加算値Ａ（２，３）に対して、上および左の画素へのしみ出し分が補正される（ステップＳ１０３）。加算値は、
Ａ（２，３）＝Ａ（２，３）＋Ｃｗ＋Ｃｗ＝１９−２―２＝１５
である。ここで、上および左の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（２，３）＜Ｔｈである。したがって、画素（２，３）は黒画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図３７は、画素（３，３）が対象画素である場合の処理を示している。
Ａ（３，３）＝Ｐ（３，３）＋Ｍ（３，３）＝８＋２＝１０
である。Ａ（３，３）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ここで、上の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（３，３）＝Ａ（３，３）＋Ｄ（３，２）＋Ｒ（２，３）＝１０−２＋０＝８
である。この時点で、Ａ（３，３）＜Ｔｈである。したがって、画素（３，３）は黒画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図３８は、画素（４，３）が対象画素である場合の処理を示している。
Ａ（４，３）＝Ｐ（４，３）＋Ｍ（４，３）＝８＋９＝１７
である。Ａ（４，３）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。上および左の画素について、しみ出し条件が満たされている（Ｓ１０２：ＹＥＳ）。したがって、加算値Ａ（４，３）に対して、上および左の画素へのしみ出し分が補正される（ステップＳ１０３）。加算値は、
Ａ（４，３）＝Ａ（４，３）＋Ｃｗ＋Ｃｗ＝１７−２―２＝１３
である。ここで、上および左の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（４，３）＜Ｔｈである。したがって、画素（４，３）は黒画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図３９は、画素（１，４）が対象画素である場合の処理を示している。
Ａ（１，４）＝Ｐ（１，４）＋Ｍ（１，４）＝８＋１３＝２１
である。Ａ（１，４）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。上の画素について、しみ出し条件が満たされている（Ｓ１０２：ＹＥＳ）。ステップＳ１０３の補正は、
Ａ（１，４）＝Ａ（１，４）＋Ｃｗ＝２１−２＝１９
である。ここで、上の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（１，４）＝Ａ（１，４）＋Ｄ（１，３）＋Ｒ（０，４）＝１９＋０＋０＝１９
である。この時点で、Ａ（１，４）≧Ｔｈである。したがって、画素（１，４）は白画素に変換される。対象画素は書き換えられるので（Ｓ１０８：ＹＥＳ）、メモリー２７２〜２７５の書き換えが行われれる。
Ｕ（１，４）＝Ｃｗ＝−２
Ｒ（１，４）＝Ｃｗ＝−２

図４０は、画素（２，４）が対象画素である場合の処理を示している。
Ａ（２，４）＝Ｐ（２，４）＋Ｍ（２，４）＝８＋８＝１６
である。Ａ（２，４）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。上の画素について、しみ出し条件が満たされている（Ｓ１０２：ＹＥＳ）。ステップＳ１０３の補正は、
Ａ（１，４）＝Ａ（１，４）＋Ｃｗ＝１６−２＝１４
である。ここで、左の画素について、しみ込み条件が満たされている（ステップＳ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（２，４）＝Ａ（２，４）＋Ｄ（２，３）＋Ｒ（１，４）＝１４＋０−２＝１２
である。
この時点で、Ａ（２，４）＜Ｔｈである。したがって、画素（２，４）は黒画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図４１は、画素（３，４）が対象画素である場合の処理を示している。
Ａ（３，４）＝Ｐ（３，４）＋Ｍ（３，４）＝８＋１５＝２３
である。Ａ（３，４）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。上および左の画素について、しみ出し条件が満たされている（Ｓ１０２：ＹＥＳ）。ステップＳ１０３の補正は、
Ａ（３，４）＝Ａ（３，４）＋Ｃｗ＋Ｃｗ＝２３−２−２＝１９
である。ここで、上および左の画素について、しみ込み条件が満たされている（ステップＳ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（３，４）＝Ａ（３，４）＋Ｄ（３，３）＋Ｒ（２，４）＝１９＋０＋０＝１９
である。この時点で、Ａ（３，４）≧Ｔｈである。したがって、画素（３，４）は白画素に変換される。対象画素は書き換えられるので（Ｓ１０８：ＹＥＳ）、メモリー２７２〜２７５の書き換えが行われれる。
Ｕ（３，４）＝Ｃｗ＝−２
Ｌ（３，４）＝Ｃｗ＝−２
Ｒ（３，４）＝Ｃｗ＝−２

図４２は、画素（４，４）が対象画素である場合の処理を示している。
Ａ（４，４）＝Ｐ（４，４）＋Ｍ（４，４）＝８＋６＝１４
である。Ａ（４，４）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ここで、左の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（４，４）＝Ａ（４，４）＋Ｄ（４，３）＋Ｒ（３，４）＝１４＋０−２＝１２
である。この時点で、Ａ（４，４）＜Ｔｈである。したがって、画素（４，４）は黒画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図４３は、本実施形態に係る補正処理を用いた場合と用いない場合を対比する図である。図４３（ａ）は理想的な表示画像を、図４３（ｂ）は本実施形態に係る補正処理を用いなかった場合の表示画像を、図４３（ｃ）は本実施形態に係る補正処理を用いた場合の表示画像を、それぞれ示している。本実施形態によれば、にじみの影響を考慮した減色処理を行うことができる。

３−４．処理の具体例３
これまで説明した２つの具体例は、いずれも、処理が開始された時点において、メモリー２７２〜２７５に記憶されている補正値がゼロの例、すなわち、それ以前のしみ出しの蓄積が無く、ステップＳ１０４の補正が実質的に行われない例であった。ここでは、処理が開始された時点において、メモリー２７２〜２７５にゼロでない補正値が記憶されている画素がある例、すなわち、ステップＳ１０４の補正が実質的に行われる例を説明する。

図４４は、具体例３の条件を示す図である。具体例３は、具体例１の処理が完了した時点から、別の画像を描画する例である。図４４（ａ）は、具体例３の処理開始前の表示部１０の状態を示している（にじみは省略している）。これは、図２６（ｃ）と同じ状態である。図４４（ｃ）〜（ｆ）は、処理開始前に、メモリー２７２〜２７５に記憶されているデータを示している。図４４（ｂ）は、具体例３においてこれから描画しようとする画像を示すデータである。この例では、すべての画素について階調値が「１３」であるデータが処理される。

図４５は、画素（１，１）が対象画素である場合の処理を示している。
Ａ（１，１）＝Ｐ（１，１）＋Ｍ（１，１）＝１３＋１＝１４
である。Ａ（１，１）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ステップＳ１０４の補正は、
Ａ（１，１）＝Ａ（１，１）＋Ｕ（１，１）＋Ｌ（１，１）＝１４＋０＋０＝１４
である。上および左の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（１，１）＜Ｔｈである。したがって、画素（１，１）は黒画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。なお、具体例３においては、メモリー２７２〜２７５の書き換えを示す図（「隣へのしみ出し」の図）は、補正値の変化分を示している。例えば図４５では、Ｄ（１，１）およびＲ（１，１）の変化分がゼロであることが示されている。この処理が行われる前は、図４４（ｄ）および（ｆ）に示されるように、Ｄ（１，１）およびＲ（１，１）の値はいずれも「２」であった。すなわち、図４５の処理が完了した時点で、Ｄ（１，１）およびＲ（１，１）の値は、従前と変わらず「２」である。これは、今回新たに発生したしみ出しはないが、従前のしみ出しが依然として蓄積されていることを示している。

図４６は、画素（２，１）が対象画素である場合の処理を示している。
Ａ（２，１）＝Ｐ（２，１）＋Ｍ（２，１）＝１３＋８＝２１
である。Ａ（１，１）＜Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ステップＳ１０４の補正は、
Ａ（２，１）＝Ａ（２，１）＋Ｕ（２，１）＋Ｌ（２，１）＝２１＋０＋０＝２１
である。左の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（２，１）＝Ａ（２，１）＋Ｄ（２，０）＋Ｒ（１，１）＝２１＋０＋２＝２３
である。この時点で、Ａ（２，１）≧Ｔｈである。したがって、画素（２，１）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図４７は、画素（３，１）が対象画素である場合の処理を示している。
Ａ（３，１）＝Ｐ（３，１）＋Ｍ（３，１）＝１３＋３＝１６
である。Ａ（３，１）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。左の画素について、しみ出し条件が満たされている（Ｓ１０２：ＹＥＳ）。ステップＳ１０３の補正は、
Ａ（３，１）＝Ａ（３，１）＋Ｃｂ＝１６＋２＝１８
である。上および左の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（３，１）≧Ｔｈである。したがって、画素（３，１）は白画素に変換される。対象画素は書き換えられるので（Ｓ１０８：ＹＥＳ）、メモリー２７２〜２７５の書き換えが行われる。対象画素は白画素であり、隣の画素もすべて白画素である。したがって、しみ出しは生じないので、メモリー２７２〜２７５は以下のとおり書き換えられる。
Ｄ（３，１）＝０
Ｌ（３，１）＝０
Ｒ（３，１）＝０

図４８は、画素（４，１）が対象画素である場合の処理を示している。
Ａ（４，１）＝Ｐ（４，１）＋Ｍ（４，１）＝１３＋１０＝２３
である。Ａ（４，１）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ステップＳ１０４の補正は、
Ａ（４，１）＝Ａ（４，１）＋Ｕ（４，１）＋Ｌ（４，１）＝２３＋０＋０＝２３
である。上および左の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（４，１）≧Ｔｈである。したがって、画素（４，１）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図４９は、画素（１，２）が対象画素である場合の処理を示している。
Ａ（１，２）＝Ｐ（１，２）＋Ｍ（１，２）＝１３＋１４＝２７
である。Ａ（１，２）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ステップＳ１０４の補正は、
Ａ（１，２）＝Ａ（１，２）＋Ｕ（１，２）＋Ｌ（１，２）＝２７＋０＋０＝２７
である。上の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（１，２）＝Ａ（１，２）＋Ｄ（１，１）＋Ｒ（０，２）＝２７＋２＋０＝２９
である。この時点で、Ａ（１，２）≧Ｔｈである。したがって、画素（１，２）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図５０は、画素（２，２）が対象画素である場合の処理を示している。
Ａ（２，２）＝Ｐ（２，２）＋Ｍ（２，２）＝１３＋５＝１８
である。Ａ（２，２）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ステップＳ１０４の補正は、
Ａ（２，２）＝Ａ（２，２）＋Ｕ（２，２）＋Ｌ（２，２）＝１８＋０＋０＝１８
である。上および左の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（２，２）≧Ｔｈである。したがって、画素（２，２）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図５１は、画素（３，２）が対象画素である場合の処理を示している。
Ａ（３，２）＝Ｐ（３，２）＋Ｍ（３，２）＝１３＋１２＝２５
である。Ａ（３，２）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ステップＳ１０４の補正は、
Ａ（３，２）＝Ａ（３，２）＋Ｕ（３，２）＋Ｌ（３，２）＝２５＋０＋０＝２５
である。上の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（３，２）＝Ａ（３，２）＋Ｄ（３，１）＋Ｒ（２，２）＝２５＋２＋０＝２７
である。この時点で、Ａ（３，２）≧Ｔｈである。したがって、画素（３，２）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図５２は、画素（４，２）が対象画素である場合の処理を示している。
Ａ（４，２）＝Ｐ（４，２）＋Ｍ（４，２）＝１３＋７＝２０
である。Ａ（４，２）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ステップＳ１０４の補正は、
Ａ（４，２）＝Ａ（４，２）＋Ｕ（４，２）＋Ｌ（４，２）＝２０＋０＋０＝２５
である。上および左の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（４，２）≧Ｔｈである。したがって、画素（４，２）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図５３は、画素（１，３）が対象画素である場合の処理を示している。
Ａ（１，３）＝Ｐ（１，３）＋Ｍ（１，３）＝１３＋４＝１７
である。Ａ（１，３）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられる（Ｓ１０１：ＹＥＳ）。上および左の画素について、しみ出し条件が満たされていない（Ｓ１０２：ＮＯ）。上および左の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（１，３）≧Ｔｈである。したがって、画素（１，３）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図５４は、画素（２，３）が対象画素である場合の処理を示している。
Ａ（２，３）＝Ｐ（２，３）＋Ｍ（２，３）＝１３＋１１＝２４
である。Ａ（２，３）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ステップＳ１０４の補正は、
Ａ（２，３）＝Ａ（２，３）＋Ｕ（２，３）＋Ｌ（２，３）＝２４＋０＋０＝２４
である。上および左の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（２，３）≧Ｔｈである。したがって、画素（２，３）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図５５は、画素（３，３）が対象画素である場合の処理を示している。
Ａ（３，３）＝Ｐ（３，３）＋Ｍ（３，３）＝１３＋２＝１５
である。Ａ（３，３）＜Ｔｈであるから、対象画素は、補正処理がなければ黒画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ステップＳ１０４の補正は、
Ａ（３，３）＝Ａ（３，３）＋Ｕ（３，３）＋Ｌ（３，３）＝１５＋２＋２＝１９
である。上および左の画素について、しみ込み条件が満たされている（Ｓ１０５：ＹＥＳ）。ステップＳ１０６の補正は、
Ａ（３，３）＝Ａ（３，３）＋Ｄ（３，２）＋Ｒ（２，３）＝１９＋０＋０＝１９
である。この時点で、Ａ（３，３）≧Ｔｈである。したがって、画素（２，３）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図５６は、画素（４，３）が対象画素である場合の処理を示している。
Ａ（４，３）＝Ｐ（４，３）＋Ｍ（４，３）＝１３＋９＝２２
である。Ａ（４，３）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ステップＳ１０４の補正は、
Ａ（４，３）＝Ａ（４，３）＋Ｕ（４，３）＋Ｌ（４，３）＝２２＋０＋０＝２２
である。上および左の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（４，３）≧Ｔｈである。したがって、画素（４，３）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図５７は、画素（１，４）が対象画素である場合の処理を示している。
Ａ（１，４）＝Ｐ（１，４）＋Ｍ（１，４）＝１３＋１３＝２６
である。Ａ（１，４）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ステップＳ１０４の補正は、
Ａ（１，４）＝Ａ（１，４）＋Ｕ（１，４）＋Ｌ（１，４）＝２６＋０＋０＝２６
である。上および左の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（１，４）≧Ｔｈである。したがって、画素（１，４）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図５８は、画素（２，４）が対象画素である場合の処理を示している。
Ａ（２，４）＝Ｐ（２，４）＋Ｍ（２，４）＝１３＋８＝２１
である。Ａ（２，４）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ステップＳ１０４の補正は、
Ａ（２，４）＝Ａ（２，４）＋Ｕ（２，４）＋Ｌ（２，４）＝２１＋０＋０＝２１
である。上および左の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（２，４）≧Ｔｈである。したがって、画素（２，４）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図５９は、画素（３，４）が対象画素である場合の処理を示している。
Ａ（３，４）＝Ｐ（３，４）＋Ｍ（３，４）＝１３＋１５＝２８
である。Ａ（３，４）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ステップＳ１０４の補正は、
Ａ（３，４）＝Ａ（３，４）＋Ｕ（３，４）＋Ｌ（３，４）＝２８＋０＋０＝２８
である。上および左の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（３，４）≧Ｔｈである。したがって、画素（３，４）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図６０は、画素（４，４）が対象画素である場合の処理を示している。
Ａ（４，４）＝Ｐ（４，４）＋Ｍ（４，４）＝１３＋６＝１９
である。Ａ（４，４）≧Ｔｈであるから、対象画素は、補正処理がなければ白画素に変換される。すなわち、対象画素は書き換えられない（Ｓ１０１：ＮＯ）。ステップＳ１０４の補正は、
Ａ（４，４）＝Ａ（４，４）＋Ｕ（４，４）＋Ｌ（４，４）＝１９＋０＋０＝１９
である。上および左の画素について、しみ込み条件が満たされていない（Ｓ１０５：ＮＯ）。この時点で、Ａ（４，４）≧Ｔｈである。したがって、画素（４，４）は白画素に変換される。対象画素は書き換えられないので（Ｓ１０８：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

図６１は、本実施形態に係る補正処理を用いた場合と用いない場合を対比する図である。図６１（ａ）は理想的な表示画像を、図６１（ｂ）は本実施形態に係る補正処理を用いなかった場合の表示画像を、図６１（ｃ）は本実施形態に係る補正処理を用いた場合の表示画像を、それぞれ示している。本実施形態によれば、にじみの影響を考慮した減色処理を行うことができる。

３−５．他の動作と具体例４
これまで説明した動作（図９）及びその３つの具体例はいずれも、対象画素について、メモリー２７６に記憶されている階調値とメモリー２７１に記憶されているディザ値とを加算した加算値を用いてｂ階調表現された階調値が変更されるか否かの判断を行い、その判断結果に応じて第１ないし第３補正処理のうち所定の処理を行うものであった。すなわち、対象画素が書き換えられるかの判断が行われた後で、第１ないし第３補正処理が行われた。しかし、減色処理は、図９以外のフローチャートに基づいて実施されることもできる。本項では、他のフローチャートに基づく動作とその処理の具体例４について説明する。

図６２は、別の減色処理の詳細を示すフローチャートである。図９に示したフローチャートとの主な違いは、第１ないし第３補正処理が行われた後で、対象画素が書き換えられるかの判断が行われる点である。より具体的には、まず左の画素との関係で第１ないし第３補正処理のいずれかを適用し（ステップＳ２００〜Ｓ２０５）、次に上の画素との関係で第１ないし第３補正処理のいずれかを適用し（ステップＳ２０６〜Ｓ２１１）、最後に階調値Ｐ（ｊ，ｉ）、ディザ値Ｍ（ｊ，ｉ）、及びステップＳ２００〜Ｓ２１１で得られた補正値を加算して対象画素の書き換え有無が判断される。以下、図６２について、主に図９と異なる部分について説明し、図９と共通する特徴については説明を省略する。

ステップ２００において、コントローラー２０は、対象画素と上の画素とが同一色か否かを判断する。すなわち、対象画素よりも前に処理された上の画素の階調（処理後の書き換え予定の階調）と、処理前の対象画素の階調（現在の階調）とが同一であるか否かを判断する。同一色と判断された場合（Ｓ２００：ＹＥＳ）、コントローラー２０は、処理をステップＳ２０１に移行する。同一色でないと判断された場合（Ｓ２００：ＮＯ）、コントローラー２０は、処理をステップＳ２０２に移行する。

ステップＳ２０１（第１補正処理の一例）において、コントローラー２０は、対象画素について、上の画素へのしみ出し分を補正値（第１の補正値）として算出する。上述のように、ステップＳ２０１は、処理時において対象画素が上の画素と同一色である場合に実施されるため、対象画素の色が変わる場合には上の画素へのしみ出しが生じる。そこで、対象画素の色が変わるとの想定で、上の画素へのしみ出し分を補正値として算出する。これにより、後にステップＳ２１２において階調値、ディザ値、補正値を加算する際、しみ出し分の影響を考慮して対象画素の書き換えが行われ難くなる方向で可算値が補正され、より適正な中間調表示が可能となる。ステップＳ２０１の処理が終了すると、コントローラー２０は、処理をステップＳ２０６に移行する。すなわち、ステップＳ２０１を実施した場合は、ステップＳ２０２〜ステップＳ２０５をスキップする。

ステップ２０２において、コントローラー２０は、上の画素から対象画素へのしみ込みの有無を判断する。例えば、上の画素からの下へのしみ込みＤ（ｊ，ｉ−１）が０でない場合はしみ込み有り、０の場合はしみ込み無しと判断する。しみ込み有りと判断された場合（Ｓ２０２：ＹＥＳ）、コントローラー２０は、処理をステップＳ２０３に移行する。しみ込み無しと判断された場合（Ｓ２０２：ＮＯ）、コントローラー２０は、処理をステップＳ２０４に移行する。

ステップＳ２０３（第２補正処理の一例）において、コントローラー２０は、対象画素について、上の画素からのしみ込み分を補正値（第２の補正値）として算出する。上述のように、ステップＳ２０３は、処理時において対象画素の色が上の画素と異なる場合に実施されるため、対象画素の色が変わらない場合には上の画素からのしみ込みの影響を受ける。そこで、対象画素の色が変わらないとの想定で、上の画素からのしみ込み分を補正値として算出する。これにより、後にステップＳ２１２において階調値、ディザ値、補正値を加算する際、しみ込み分の影響を考慮して対象画素の書き換えが行われやすくなる方向で可算値が補正され、より適正な中間調表示が可能となる。ステップＳ２０３の処理が終了すると、コントローラー２０は、処理をステップＳ２０６に移行する。すなわち、ステップＳ２０３を実施した場合は、ステップＳ２０４、ステップＳ２０５をスキップする。

ステップ２０４において、コントローラー２０は、対象画素からの上の画素へのしみ出しの有無を判断する。例えば、対象画素からの上へのしみ込みＵ（ｊ，ｉ）が０でない場合はしみ出し有り、０の場合はしみ出し無しと判断する。しみ出し有りと判断された場合（Ｓ２０４：ＹＥＳ）、コントローラー２０は、処理をステップＳ２０５に移行する。しみ出し無しと判断された場合（Ｓ２０４：ＮＯ）、コントローラー２０は、処理をステップＳ２０６に移行する。

ステップＳ２０５（第３補正処理の一例）において、コントローラー２０は、対象画素について、上の画素へのしみ出し分を補正値（第３の補正値）として算出する。上述のように、ステップＳ２０５は、処理時において対象画素の色が上の画素と異なり、かつ上からのしみ込みがない場合に実施されるため、対象画素の色が変わらない場合には上の画素へしみ出しの影響を与える。そこで、対象画素の色が変わらないとの想定で、上の画素へのしみ出し分を補正値として算出する。これにより、後にステップＳ２１２において階調値、ディザ値、補正値を加算する際、しみ出し分の影響を考慮して対象画素の書き換えが行われやすくなる方向で可算値が補正され、より適正な中間調表示が可能となる。ステップＳ２０５の処理が終了すると、コントローラー２０は、処理をステップＳ２０６に移行する。

ステップＳ２０６〜Ｓ２１１は、それぞれステップＳ２００〜Ｓ２０５と同様の処理を、左の画素との関係で判断、処理するステップである。ステップＳ２０６〜Ｓ２１１の処理は、しみ込み、又はしみ出しの有無を左の画素との関係で判断することを除いてステップＳ２００〜Ｓ２０５と同一であるので、詳細な説明は省略する。ステップＳ２０７、ステップＳ２０８、又はステップＳ２１０のいずれかが完了した場合、又はステップＳ２１０において左の画素へのしみ出しが無いと判断された場合（ステップＳ２１０：ＮＯ）、コントローラー２０は、処理をステップＳ２１２に移行する。

ステップＳ２１２において、コントローラー２０は、対象画素である画素（ｊ，ｉ）について、データにより示される階調値Ｐ（ｊ，ｉ）とディザマトリクスのディザ値Ｍ（ｊ，ｉ）とを加算し、得られた値に対し、ステップＳ２００からステップＳ２１１で得られた補正値をさらに加算して加算値を得る。コントローラー２０は、この可算値としきい値とを比較して、減色後の階調値を決定する。加算値がしきい値以上であった場合、対象画素は白画素に決定され、補正後の加算値がしきい値未満であった場合、対象画素は黒画素に決定される。以下、ステップＳ２１３〜Ｓ２１６の処理は、それぞれ図９のステップＳ１０８〜Ｓ１１１と同一であるので説明は省略する。

このように、図６２のフローチャートでは、処理開始時において対象画素が隣の画素と同一色か否か、また同一色でない場合には対象画素へのしみ込み、又は対象画素へのしみ出しが有るか否かに基づいて補正値を加算し、その後、階調値、ディザ値、補正値を加算して減色後の階調値を決定する。このような動作によれば、階調値とディザ値との加算処理が１回で済み、また第１ないし第３補正処理のいずれか１つのみを実施すれば足りるためコントローラーの処理量を低減させることができる。以下、図６２の動作を、具体例を用いて説明する。

図６３は、具体例４の条件を示す図である。図６３（ａ）は、書き換え前の状態を示す。具体例４は、図６３（ａ）の状態から、すべての画素が中間階調である画像（図６３（ｂ））に書き換える例である。図６３（ｃ）はディザマトリクスを示す。図６４（ｄ）は、処理後の２値データを示すが、現在は処理前のため（初期値として）現在の階調の色が記載されている。図６３（ｅ）〜（ｈ）は、処理開始前に、メモリー２７２〜２７５に記憶されているデータを示している。

図６４は、図６２のフローチャートに基づいて、画素（１，１）、画素（２，１）、画素（３，１）、画素（４，１）、および画素（１，２）の処理を行った後の状態を示す。処理後の２値データ及び階調は図６４（ｄ）のように決定されている。画素（１，１）は白から黒へ書き換えられ、画素（２，１）は白のまま維持され、画素（３，１）は白から黒へ書き換えられ、画素（４，１）は黒から白へ書き換えられ、画素（１，２）は黒から白へ書き換えられている。この結果、メモリー２７２〜２７５に記憶されているデータは、図６４（ｅ）〜（ｈ）のように書き換えられている。

この状態において行われる、画素（２，２）の処理について、図６２のフローチャートに基づいて説明する。まず、上の画素（２，１）との関係が判断される。現在、対象画素（２，２）は黒であり、上の画素（２，１）の白とは色が異なる（Ｓ２００：ＮＯ）。ここで、上の画素（２，１）は現フレームにおける処理で書き換えられておらず、累積の下へのしみ出しもない（Ｄ（２，１）＝０）。よって、対象画素（２，２）は上からのしみ込みは無い（Ｓ２０２：ＮＯ）。一方、対象画素（２，２）は、累積の上へのしみ出し（Ｕ（２，２）＝２）を有している（Ｓ２０４：ＹＥＳ）。よって、ステップＳ２０５において、上へのしみ出し分である「＋２」が補正値として算出される。

続いて、左の画素（１，２）との関係が判断される。現在、対象画素（２，２）は黒であり、左の画素（１，２）の白とは色が異なる（Ｓ２０６：ＮＯ）。ここで、左の画素（１，２）は現フレームにおける処理で黒から白へ書き換えられているため右へのしみ出しを有している（Ｒ（１，２）＝−２）。すなわち、対象画素（２，２）は左からのしみ込みがある（Ｓ２０８：ＹＥＳ）。よって、ステップＳ２０９において、左からのしみ込み分である「−２」が補正値として算出される。

ステップＳ２１２に進み、階調値、ディザ、補正値が加算されると、
Ｐ（２，２）＋Ｍ（２，２）＋２−２＝８＋５＋２−２＝１３
となり、しきい値Ｔｈ＝１６を下回っているため黒のまま維持される。対象画素は書き換えられないので（Ｓ２１３：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。

同様に、画素（３，２）の処理が行われると、階調値、ディザ、補正値の加算値は２２となり、当該画素（３，２）は白のまま維持され、メモリー２７２〜２７５の書き換えは行われない。図６５（ａ）〜（ｈ）は、画素（３，２）の処理完了時における各種メモリー等の状態を示している。

この状態において行われる、画素（４，２）の処理について、図６２のフローチャートに基づいて説明する。まず、上の画素（４，１）との関係が判断される。現在、画素（４，２）は白であり、上の画素（４，１）の白と同一色である（Ｓ２００：ＹＥＳ）。よって、ステップＳ２０１において、対象画素が黒に書き換わった場合における上へのしみ出し分である「＋２」が補正値として算出される。

続いて、左の画素（３，２）との関係を判断する。現在、画素（４，２）は白であり、左の画素（３，２）の白と同一色である（Ｓ２０６：ＹＥＳ）。よって、ステップＳ２０７において、対象画素が黒に書き換わった場合における左へのしみ出し分である「＋２」が補正値として算出される。

ステップＳ２１２に進み、階調値、ディザ、補正値を加算すると、
Ｐ（４，２）＋Ｍ（４，２）＋２＋２＝８＋７＋２＋２＝１９
となり、しきい値Ｔｈ＝１６以上であるため白のまま維持される。対象画素は書き換えられないので（Ｓ２１３：ＮＯ）、メモリー２７２〜２７５の書き換えは行われない。図６６（ａ）〜（ｈ）は、画素（４，２）の処理完了時における各種メモリー等の状態を示している。以下、画素（１，３）以降も同様に処理が行われるが、説明は省略する。

なお、メモリー２７２〜２７５において、すべての画素について補正値としてゼロが記憶されている場合には、図６２におけるステップＳ２０４、Ｓ２０５、Ｓ２１０、Ｓ２１１（第３補正処理に関するステップ）を省略することができる。このような場合となる例としては、全画素について白、又は黒の表示を行うことにより表示をリセットした場合等が挙げられる。

３−６．動作のまとめ
図６７は、電子機器１における補正処理の効果を説明する図である。図６７（ａ）は、補正処理を行わなかった場合の特性を示している。図の縦軸は階調を、横軸は時間を示している。この図には、ある所望の中間階調について、黒画像から書き換えた場合、および白画像から書き換えた場合の特性がそれぞれ描かれている。既に説明したように、本実施形態に係る補正処理を用いない場合において、ある階調に書き換えようとするときは、書き換え前の画像の階調に応じて、表示部１０に実際に表示される階調が異なってしまう。具体的には、黒画像から中間階調に書き換えたときは理想的な状態より白っぽく、白画像から中間階調に書き換えたときは理想的な状態より黒っぽくなり、黒画像から書き換えた場合と白画像から書き換えた場合とで、階調差が生じてしまう。すなわち、同一の階調のデータを用いたとしても、書き換え前に表示されている階調に応じて、階調差が生じてしまう。これに対し、補正処理を行った場合、隣の画素へのしみ出しおよび隣の画素からのしみ込みを考慮して減色処理が行われるので、書き換え前の階調に依存した階調差を低減することができる。すなわち、書き換えた画素の隣の画素における階調のしみ出しの影響を低減することができる。

図６８は、本実施形態に係る補正処理の概要を説明する図である。本実施形態に係る補正処理は、第１補正処理、第２補正処理、および第３補正処理の３つに大別される。このうち、第１補正処理（図６８（ａ））および第２補正処理（図６８（ｂ））は、ｂ階調に減色する前の段階の処理である。第１補正処理は対象画素から隣の画素へのしみ出し分の補正処理であり、第２補正処理は隣の画素から対象画素へのしみ込み分の補正処理である。対象画素と隣り合う画素は４つ存在するが、このうち、走査順が先の画素（走査方向の上流側に位置する画素）との関係におけるしみ出しおよびしみ込みが補正され、走査順が後の画素（走査方向の下流側に位置する画素）との関係におけるしみ出しおよびしみ込みは補正されない。例えば、左から右、かつ、上から下に画素が走査される場合、対象画素からのしみ出しは、上および左の画素については補正されるが、下および右の画素については補正されない。同様に、対象画素へのしみ込みは、上および左の画素については補正されるが、下および右の画素については補正されない。一方で、第３補正処理（図６８（ｃ））は、ｂ階調に減色した階調値が決定された後の処理である。この場合、すべての方向における隣の画素との関係において、しみ出しの補正値がメモリー２７２〜２７５に書き込まれる。
４．他の実施形態
本発明は上述の実施形態に限定されるものではなく、種々の形態で実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち、２つ以上のものが組み合わせて用いられてもよい。

４−１．変形例１
ステップＳ１０４の補正処理（第３補正処理）は省略されてもよい。第３補正処理は、対象画素が書き換えられたときに生じ、現時点まで蓄積されているしみ出し分を補正するものである。しかし、蓄積されているしみ出しは考慮されなくてもよい。この場合、コントローラー２０は、メモリー２７２〜２７５、および対応する機能構成を有していなくてもよい。また、この場合、ステップＳ１０１でＮＯと判断された場合、処理はステップＳ１０５に移行する。第３補正処理を行わなくても。第１補正処理および第２補正処理により、新たに発生するにじみは補正されるので、まったく補正を行わない場合と比較すると、にじみによる階調への影響を低減することができる。

４−２．変形例２
実施形態においては、メモリー２７３およびメモリー２７５に記憶されているデータを用いてステップＳ１０６の補正処理（第２補正処理）が行われた。しかし、しみ込みの補正は、メモリー２７３およびメモリー２７５に記憶されているデータを用いずに行われてもよい。この場合において、第２補正処理は、減色処理による階調値が決定された後で、行われてもよい。例えば、ステップＳ１０３の補正処理（第１補正処理）が行われた後で、減色後の階調値が決定される（ステップＳ１０７）。減色後の階調値に基づいて、対象画素が書き換えられるか判断される（Ｓ１０８）。対象画素が書き換えられると判断された場合（Ｓ１０８：ＹＥＳ）、コントローラー２０は、右および下の画素についてしみ出し条件が満たされているか判断する。しみ出し条件が満たされていると判断された場合、コントローラー２０は、ＶＲＡＭ４０に記憶されている右および下の画素の階調値に、補正値を加算する。例えば、図１０の例で、２値データが決定された後で、下および右の画素にしみ出しが発生するときは、メモリー２７３およびメモリー２７５に補正値を書き込む代わりに、ＶＲＡＭ４０において、画素（２，１）および画素（１，２）のデータに補正値（Ｃｂ＝＋２）を加算してもよい（加算後のデータは、８＋２＝１０）。

４−３．変形例３
実施形態で説明したしみ出し条件およびしみ込み条件は、あくまで例示である。しみ出し条件およびしみ込み条件は実施形態で説明したものに限定されない。例えば、しみ出し条件として、
・対象画素と隣の画素との減色後の階調値が異なっており、かつ
・隣の画素が書き換えられていない
という条件が用いられてもよい。

４−４．変形例５
データにより示される階調値P（ｊ，ｉ）が０又は１５の場合（すなわち、黒又は白を表示する指示が来ている場合）は、第１ないし第３補正処理を行わないようにしてもよい。このようにすれば、例えば全画素が黒であるデータに基づいて表示書き換えを行った場合に、補正により一部の画素が白を表示してしまう不具合を抑制することができる。また、全画素が白であるデータに基づいて表示書き換えを行う場合に、補正により一部の画素が黒を表示してしまう不具合を抑制することができる。

４−５．他の変形例
電子機器１は、電子ブックリーダーに限定されない。電子機器１は、パーソナルコンピューター、ＰＤＡ（Personal Digital Assistant）、携帯電話、スマートフォン、タブレット端末、または携帯ゲーム機であってもよい。

画素１４の等価回路は、実施形態で説明されたものに限定されない。画素電極１１４と共通電極１３１との間に制御された電圧を印加できる構成であれば、スイッチング素子および容量素子はどのように組み合わせられてもよい。また、この画素を駆動する方法は、単一のフレームにおいて、印加電圧の極性が異なる電気泳動素子１４３が存在する両極駆動、または、単一のフレームにおいてはすべての電気泳動素子１４３において同一の極性の電圧が印加される片極駆動のいずれであってもよい。

画素１４の構造は、実施形態で説明したものに限定されない。例えば、荷電粒子の極性は実施形態で説明したものに限定されない。黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電していてもよい。この場合は、画素に印加する電圧の極性は実施形態で説明したものと逆になる。また、表示素子は、マイクロカプセルを用いた電気泳動方式の表示素子に限定されない。液晶素子または有機ＥＬ（Electro Luminescence）素子など、他の表示素子が用いられてもよい。実施形態において、表示部１はモノクロ２階調表示の機能を有していたが、モノクロ３階調以上またはカラー表示の機能を有していてもよい。

コントローラー２０の構成は、図５で説明したものに限定されない。図５で説明した機能の一部が省略されてもよい。また、記憶手段２７等、一部の構成は、コントローラー２０の外部装置であってもよい。

１…電子機器、１０…表示部、１１…第１基板、１２…電気泳動層、１３…第２基板、１４…画素、１５…表示領域、１６…走査線駆動回路、１７…データ線駆動回路、２０…コントローラー、２１…補正手段、２２…補正手段、２３…補正手段、２４…階調値決定手段、２５…書き込み手段、２６…出力手段、２７…記憶手段、２８…判断手段、３０…ＣＰＵ、４０…ＶＲＡＭ、５０…ＲＡＭ、６０…記憶部、７０…入力部、１１１…基板、１１２…接着層、１１３…回路層、１１４…画素電極、１１５…走査線、１１６…データ線、１２１…マイクロカプセル、１２２…バインダー、１３１…共通電極、１３２…フィルム、１４１…トランジスター、１４２…容量、１４３…電気泳動素子、２７１…メモリー、２７２…メモリー、２７３…メモリー、２７４…メモリー、２７５…メモリー、２７６…メモリー

Claims (18)

1. ａ階調のデータをｂ階調（ａ＞ｂ）に変換する減色処理に用いられるディザ値が２次元配置されたディザマトリクスを記憶した第１記憶手段と、
   表示装置において２次元配置された複数の画素の各々に対してａ階調で表現された階調値を示すａ階調データを記憶する第２記憶手段と、
   前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記表示装置における当該対象画素に対し前記ｂ階調表現された階調値に従った階調制御を行ったときに、当該表示装置における隣の画素の階調が当該隣の画素に対する階調制御とは別に変化してしまう現象である階調のしみ出しによる階調変化分を補正するための、前記ａ階調表現された第１の補正値を用いる第１補正処理を行う第１補正手段と、
   前記隣の画素に対し前記ｂ階調表現された階調値に従った階調制御を行ったときに、前記対象画素の階調が当該対象画素に対する階調制御とは別に変化してしまう現象である階調のしみ込みによる階調変化分を補正するための、前記ａ階調表現された第２の補正値を用いる第２補正処理を行う第２補正手段と、
   前記第１記憶手段に記憶されている前記ディザ値と、前記第２記憶手段に記憶されている前記階調値と、前記第１の補正値及び前記第２の補正値の少なくとも一方と、を加算した値を用いて、前記ｂ階調表現された前記対象画素の階調値を決定する階調値決定手段と、
   前記階調値決定手段により決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力する出力手段と
   を有する制御装置。
2. 前記第１補正手段は、前記対象画素について、前記第２記憶手段に記憶されている前記階調値と前記第１記憶手段に記憶されている前記ディザ値とを加算した加算値により、前記ｂ階調表現された前記対象画素の階調値が変更されることが示される場合に、前記第１補正処理を行う
   ことを特徴とする請求項１に記載の制御装置。
3. 前記複数の画素の各々について隣の画素への前記しみ出しによる階調変化分の前記ａ階調表現された第３の補正値を記憶する第３記憶手段と、
   前記階調値決定手段により決定された階調値により、ｂ階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の前記第１の補正値を前記対象画素の新たな前記第３の補正値として前記第３記憶手段に書き込む書き込み手段と、
   前記第１補正処理および前記第２補正処理のいずれも行われていない前記加算値により、前記ｂ階調表現された前記対象画素の階調値が変更されないことが示される場合、前記第３記憶手段に記憶されている前記第３の補正値のうち前記対象画素から隣の画素への階調のしみ出しを示す前記第３の補正値を前記加算値に加算する第３補正処理を行う第３補正手段と
   を有する請求項２に記載の制御装置。
4. 前記第２補正手段は、前記第３記憶手段に記憶されている前記第３の補正値のうち前記隣の画素から前記対象画素へのしみ出しを示す補正値を前記第２の補正値として用いて、前記第２補正処理を行う
   ことを特徴とする請求項３に記載の制御装置。
5. 前記第１補正手段は、前記対象画素の隣の画素のうち、所定のしみ出し条件を満たす画素について、前記第１補正処理を行う
   ことを特徴とする請求項１ないし４のいずれか一項に記載の制御装置。
6. 前記しみ出し条件は、ｂ階調表現された隣の画素の階調値と、ｂ階調表現された前記対象画素の階調値とが異なるという条件を含む
   ことを特徴とする請求項５に記載の制御装置。
7. 前記第２補正手段は、前記対象画素の隣の画素のうち、所定のしみ込み条件を満たす画素について、前記第２補正処理を行う
   ことを特徴とする請求項１ないし６のいずれか一項に記載の制御装置。
8. 前記しみ込み条件は、ｂ階調表現された隣の画素の階調値と、ｂ階調表現された前記対象画素の階調値とが異なるという条件を含む
   ことを特徴とする請求項７に記載の制御装置。
9. 前記複数の画素の各々について隣の画素への前記階調のしみ出しによる階調変化分の前記第３の補正値を記憶する第３記憶手段と、
   前記階調値決定手段により決定された階調値により、ｂ階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の前記第１の補正値を前記対象画素の新たな前記第３の補正値として前記第３記憶手段に書き込む書き込み手段と、
   前記第１補正手段は、前記対象画素よりも前に処理され、前記ａ階調表現された隣の画素の階調と、処理前の前記対象画素の、前記ａ階調表現された階調とが同一である場合に前記第１補正処理を行い、
   前記第２補正手段は、前記ａ階調表現された隣の画素の階調と、前記ａ階調表現された、処理前の前記対象画素の階調とが異なり、かつ前記第３記憶手段に記憶された、前記隣の画素から前記対象画素への前記階調のしみ出し分の前記第３の補正値が０でない場合に前記第２補正処理を行う
   ことを特徴とする請求項２に記載の制御装置。
10. 前記第１補正手段は、前記対象画素の隣の画素のうち、前記所定の順番において前記対象画素よりも前に処理される画素を前記隣の画素として、前記第１補正処理を行う
    ことを特徴とする請求項１ないし９のいずれか一項に記載の制御装置。
11. 前記第２補正手段は、前記対象画素の隣の画素のうち、前記所定の順番において前記対象画素よりも前に処理される画素を前記隣の画素として、前記第２補正処理を行う
    ことを特徴とする請求項１ないし１０のいずれか一項に記載の制御装置。
12. ａ階調のデータをｂ階調（ａ＞ｂ）に変換する減色処理に用いられるディザ値が２次元配置されたディザマトリクスを記憶した第１記憶手段と、
    表示装置において２次元配置された複数の画素の各々に対してａ階調で表現された階調値を示すａ階調データを記憶する第２記憶手段と、
    前記複数の画素の各々について、前記表示装置における当該画素に対し前記ｂ階調表現された階調値に従った階調制御を行ったときに、当該画素の隣の画素の階調が当該対象画素に対する階調制御とは別に変化してしまう現象である当該表示装置におけるしみ出しによる階調変化分を補正するための、前記ａ階調表現された第３の補正値を記憶する第３記憶手段と、
    前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記対象画素から隣の画素への前記階調のしみ出し分を補正するための、前記ａ階調表現された前記第１の補正値を用いる第１補正処理を行う第１補正手段と、
    隣の画素から前記対象画素への階調のしみ込み分を補正するための、前記ａ階調表現された第２の補正値を用いる第２補正処理を行う第２補正手段と、
    前記第３記憶手段に記憶されている前記第３の補正値のうち前記対象画素から隣の画素への前記階調のしみ出しを示す前記第３の補正値を用いる第３補正処理を行う第３補正手段と、
    前記第１記憶手段に記憶されている前記ディザ値と、前記第２記憶手段に記憶されている前記階調値と、前記第１ないし第３の補正値の少なくとも一つと、を加算した値を用いて、前記ｂ階調表現された前記対象画素の階調値を決定する階調値決定手段と、
    前記階調値決定手段により決定された階調値により、ｂ階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への前記階調のしみ出し分の、前記ａ階調表現された前記第１の補正値を前記対象画素の新たな前記第３の補正値として前記第３記憶手段に書き込む書き込み手段と、
    前記階調値決定手段により決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力する出力手段と
    を有する制御装置。
13. 前記対象画素について、前記第１補正手段による第１補正処理、前記第２補正手段による第２補正処理、前記第３補正手段による第３補正処理、のいずれか一つを実行する、請求項１２に記載の制御装置。
14. 前記第１補正手段は、前記対象画素よりも前に処理された隣の画素の前記ａ階調表現された階調と、処理前の前記対象画素の前記ａ階調表現された階調とが同一である場合に前記第１補正処理を行い、
    前記第２補正手段は、前記隣の画素の前記ａ階調表現された階調と、処理前の前記対象画素の前記ａ階調表現された階調とが異なり、かつ前記第３記憶手段に記憶された、前記隣の画素から前記対象画素への階調のしみ出し分の前記第３の補正値が０でない場合に前記第２補正処理を行い、
    前記第３補正手段は、前記隣の画素の前記ａ階調表現された階調と、処理前の前記対象画素の前記ａ階調表現された階調とが異なり、前記第２補正処理が行われず、前記第３記憶手段に記憶された、前記対象画素から前記隣の画素への階調のしみ出し分の前記第３の補正値が０でない場合に前記第３補正処理を行う
    ことを特徴とする請求項１２に記載の制御装置。
15. 請求項１ないし１４のいずれか一項に記載の制御装置と、
    前記表示手段と
    を有する表示装置。
16. 請求項１５に記載の表示装置を有する電子機器。
17. ａ階調のデータをｂ階調（ａ＞ｂ）に変換する減色処理に用いられるディザ値が２次元配置されたディザマトリクスを記憶した第１記憶手段と、表示装置において２次元配置された複数の画素の各々に対してａ階調で表現された階調値を示すａ階調データを記憶する第２記憶手段とを有する表示装置の制御方法であって、
    前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記表示装置における当該対象画素に対し前記ｂ階調表現された階調値に従った階調制御を行ったときに、当該表示装置における隣の画素の階調が当該隣の画素に対する階調制御とは別に変化してしまう現象である階調のしみ出しによる階調変化分を補正するための、前記ａ階調表現された第１の補正値を用いる第１補正処理を行うステップと、
    前記隣の画素に対し前記ｂ階調表現された階調値に従った階調制御を行ったときに、前記対象画素の階調が当該対象画素に対する階調制御とは別に変化してしまう現象である階調のしみ込みによる階調変化分を補正するための、前記ａ階調表現された第２の補正値を用いる第２補正処理を行うステップと、
    前記第１記憶手段に記憶されている前記ディザ値と、前記第２記憶手段に記憶されている前記階調値と、前記第１の補正値及び前記第２の補正値の少なくとも一方と、を加算した値を用いて、前記ｂ階調表現された前記対象画素の階調値を決定するステップと、
    前記決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力するステップと
    を有する制御方法。
18. ａ階調のデータをｂ階調（ａ＞ｂ）に変換する減色処理に用いられるディザ値が２次元配置されたディザマトリクスを記憶した第１記憶手段と、表示装置において２次元配置された複数の画素の各々に対してａ階調で表現された階調値を示すａ階調データを記憶する第２記憶手段と、前記複数の画素の各々について隣の画素へのしみ出し分の前記ａ階調表現された第３の補正値を記憶する第３記憶手段とを有する表示装置の制御方法であって、
    前記複数の画素のうち所定の順番で特定された一の画素である対象画素について、前記表示装置における当該対象画素に対し前記ｂ階調表現された階調値に従った階調制御を行ったときに、当該表示装置における隣の画素の階調が当該隣の画素に対する階調制御とは別に変化してしまう現象である階調のしみ出しによる階調変化分を補正するための、前記ａ階調表現された第１の補正値を用いる第１補正処理を行うステップと、
    前記隣の画素から前記対象画素への前記階調のしみ込み分を補正するための、前記ａ階調表現された第２の補正値を用いる第２補正処理を行うステップと、
    前記第３記憶手段に記憶されている前記第３の補正値のうち前記対象画素から隣の画素への前記階調のしみ出しを示す第３の補正値を用いる第３補正処理を行うステップと、
    前記第１記憶手段に記憶されている前記ディザ値と、前記第２記憶手段に記憶されている前記階調値と、前記第１ないし第３の補正値の少なくとも一つと、を加算した値を用いて、前記ｂ階調表現された前記対象画素の階調値を決定するステップと、
    決定された前記階調値により、ｂ階調表現された前記対象画素の階調値が変更されることが示される場合、前記対象画素から隣の画素への階調のしみ出し分の前記第１の補正値を前記対象画素の新たな前記第３の補正値として前記第３記憶手段に書き込むステップと、
    前記決定された階調値に基づいて、前記複数の画素に対応する表示素子を有する表示手段において前記表示素子の階調値を制御するための信号を出力するステップと
    を有する制御方法。

Images