[go: up one dir, main page]

JP5802231B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5802231B2
JP5802231B2 JP2013061146A JP2013061146A JP5802231B2 JP 5802231 B2 JP5802231 B2 JP 5802231B2 JP 2013061146 A JP2013061146 A JP 2013061146A JP 2013061146 A JP2013061146 A JP 2013061146A JP 5802231 B2 JP5802231 B2 JP 5802231B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
conductivity type
region
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013061146A
Other languages
English (en)
Other versions
JP2014187206A (ja
Inventor
水上　誠
誠 水上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=51552226&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5802231(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013061146A priority Critical patent/JP5802231B2/ja
Priority to US14/023,287 priority patent/US9142612B2/en
Priority to CN201310408423.2A priority patent/CN104064597A/zh
Publication of JP2014187206A publication Critical patent/JP2014187206A/ja
Application granted granted Critical
Publication of JP5802231B2 publication Critical patent/JP5802231B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

実施形態は、半導体装置及びその製造方法に関する。
従来より、電力用のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化物半導体電界効果トランジスタ）として、縦型ＭＯＳＦＥＴが使用されている。しかしながら、近年、縦型ＭＯＳＦＥＴが微細化されるにつれて、ゲート長のばらつきが相対的に大きくなり、特性が安定しにくくなるという問題がある。
特開２００９−２７７８３９号公報
実施形態の目的は、ゲート長のばらつきが小さい半導体装置及びその製造方法を提供することである。
実施形態に係る半導体装置は、第１電極と、前記第１電極に接続された第１導電形の第１半導体層と、前記第１半導体層に接した第２導電形の第２半導体層と、前記第２半導体層に接し、第１導電形であり、前記第２半導体層によって前記第１半導体層から区画された第３半導体層と、前記第２半導体層、並びに、その両側に配置された前記第１半導体層及び前記第３半導体層を覆うゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記第３半導体層に接続された第２電極と、を備える。前記第３半導体層の不純物濃度は、前記第２半導体層の不純物濃度よりも低い。
実施形態に係る半導体装置の製造方法は、第１導電形層内に第２導電形の第１領域を形成する工程と、前記第１導電形層における前記第１領域の直上域の周辺部に不純物を注入することにより、下端が前記第１領域に達し、上端が前記第１導電形層の上面に達し、前記第１導電形層における前記第１領域の直上域の中央部に位置しその形状が上方から見て帯状である第１部分を囲む第２導電形の第２領域を形成する工程と、前記第１部分の長手方向両側に位置し、前記第１部分及び前記第２領域に接し、前記第１導電形層の前記第１部分を除く第２部分に接しない領域に、その実効的な不純物濃度が前記第１導電形層の実効的な不純物濃度よりも高い第１導電形のコンタクト層を形成する工程と、前記第２領域、並びに、その両側に配置された前記第１部分及び前記第２部分を覆うようにゲート絶縁膜を形成する工程と、前記第２部分に接続される第１電極を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成すると共に、前記第１部分及び前記コンタクト層に接続される第２電極を形成する工程と、を備える。
（ａ）は、実施形態に係る半導体装置を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）〜（ｃ）は、実施形態に係る半導体装置の製造方法を例示する工程断面図である。 実施形態に係る半導体装置の動作を例示する断面図である。 （ａ）は、比較例に係る半導体装置を例示する断面図であり、（ｂ）は（ａ）に示す領域Ｂを示す一部拡大断面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
図１（ａ）は、本実施形態に係る半導体装置を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。
なお、図を見やすくするために、図１（ａ）においては、ゲート絶縁膜２１及びゲート電極２２の図示を省略している。
図１（ａ）及び（ｂ）に示すように、本実施形態に係る半導体装置１においては、導電形がｎ＋形のドレイン層１１が設けられており、その上に、導電形がｎ−形のドリフト層１２が設けられている。なお、「ｎ＋形」とは、ｎ形であって実効的な不純物濃度が「ｎ−形」よりも高いことを示す。「ｐ＋形」及び「ｐ−形」についても同様である。「実効的な不純物濃度」とは、半導体材料の導電性に寄与する不純物の濃度をいい、ドナーとなる不純物とアクセプタとなる不純物の双方が含まれている場合は、その相殺分を除いた濃度をいう。
ドリフト層１２の上層部分には、導電形がｐ−形のウェル１３が設けられている。ウェル１３は、ドリフト層１２内に埋め込まれた埋込領域３１と、埋込領域３１の直上域の一部に枠状に設けられた枠状領域３２とにより構成されていて、その形状は、上方が開口した箱形である。また、ウェル１３によって３次元的に囲まれる領域には、導電形がｎ−形のソース層１４が設けられている。上方から見て、ソース層１４の形状は、一方向に延びる帯状である。ソース層１４はウェル１３によってドリフト層１２から区画されている。後述するように、半導体装置１の製造プロセスの途中までは、ソース層１４はドリフト層１２と同一の半導体層を構成しており、例えば、ソース層１４の不純物濃度はドリフト層１２の不純物濃度と同じである。また、ソース層１４の不純物濃度は、ウェル１３の不純物濃度よりも低い。これにより、ソース層１４からウェル１３への不純物の拡散が抑えられる。この結果、ソース層１４の配列周期を短くし、ユニットセルの微細化を図ることができる。なお、ここでいう「不純物濃度」とは、上述の「実効的な不純物濃度」ではなく、相殺分を除かず、含有している不純物の濃度（原子％）を単純に合計した値である。
ウェル１３上であって、ソース層１４が設けられていない領域の一部には、導電形がｎ＋形のｎ＋形コンタクト層１５が設けられている。ｎ＋形コンタクト層１５はソース層１４の長手方向両側に配置されており、ソース層１４及びウェル１３に接し、ドリフト層１２には接していない。また、ウェル１３上であって、ソース層１４の幅方向においてｎ＋形コンタクト層１５を挟む位置には、導電形がｐ＋形のｐ＋形コンタクト層１６が設けられている。ｐ＋形コンタクト層１６はウェル１３及びｎ＋形コンタクト層１５に接し、ドリフト層１２に接していない。
ドレイン層１１、ドリフト層１２、ウェル１３、ソース層１４、ｎ＋形コンタクト層１５及びｐ＋形コンタクト層１６により、半導体基板１０が構成されている。半導体基板１０は、例えば、単結晶の炭化珪素（ＳｉＣ）により形成されている。
半導体基板１０上には、ゲート絶縁膜２１が設けられている。ゲート絶縁膜２１は、半導体基板１０の上面におけるウェル１３の一部、並びに、その両側に配置されたドリフト層１２の一部及びソース層１４を覆っている。ゲート絶縁膜２１上にはゲート電極２２が設けられている。ゲート電極２２は、例えば不純物が導入されたポリシリコンによって形成されている。
また、半導体基板１０上におけるゲート絶縁膜２１が設けられていない領域の一部には、ソース電極２３が設けられている。ソース電極２３は、例えば金属からなり、ｎ＋形コンタクト層１５及びｐ＋形コンタクト層１６に接している。ソース電極２３は、ｎ＋形コンタクト層１５を介してソース層１４に接続されると共に、ｐ＋形コンタクト層１６を介してウェル１３に接続されている。更に、半導体基板１０の下面上には、ドレイン電極２４が設けられている。ドレイン電極２４は例えば金属からなり、ドレイン層１１に接している。ドレイン電極２４はドレイン層１１を介してドリフト層１２に接続されている。
このようにして、本実施形態に係る半導体装置１には、縦型ＭＯＳＦＥＴが形成されている。半導体装置１においては、ソース層１４の幅方向に沿って、複数の縦型ＭＯＳＦＥＴが配列されていてもよい。
次に、本実施形態に係る半導体装置の製造方法について説明する。
図２（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を例示する工程断面図である。
先ず、図２（ａ）に示すように、ｎ＋形のドレイン層１１（図１（ｂ）参照）上にｎ−形のドリフト層１２が設けられた半導体基板１０を準備する。半導体基板１０は、例えばＳｉＣにより形成する。なお、図２（ａ）〜（ｃ）においては、ドレイン層１１は図示を省略する。次に、ドリフト層１２上にレジストマスク４１を形成する。
次に、図２（ｂ）に示すように、レジストマスク４１をマスクとして、ドリフト層１２に対してアクセプタとなる不純物、例えばアルミニウム（Ａｌ）をイオン注入する。これにより、ドリフト層１２の内部に導電形がｐ−形の埋込領域３１が形成される。埋込領域３１は、ドリフト層１２の表面には露出しない。その後、レジストマスク４１を除去する。
次に、図２（ｃ）に示すように、ドリフト層１２上にレジストマスク４２を形成する。そして、レジストマスク４２をマスクとして、ドリフト層１２に対してアクセプタとなる不純物をイオン注入する。例えば、図２（ｂ）に示すイオン注入と同じ種類の不純物を注入する。但し、このイオン注入における加速電圧は、図２（ｂ）に示すイオン注入の加速電圧よりも低くする。これにより、ドリフト層１２における埋込領域３１の直上域の周辺部に不純物を注入する。
この結果、ドリフト層１２内に導電形がｐ−形の枠状領域３２が形成される。枠状領域３２の下端は埋込領域３１に達し、上端はドリフト層１２の上面に達する。そして、枠状領域３２は、ドリフト層１２における埋込領域３１の直上域の中央部を囲む。この枠状領域３２によって囲まれる領域、すなわち、ドリフト層１２における埋込領域３１の直上域の中央部をソース層１４とする。ソース層１４の下面は埋込領域３１によって覆われ、ソース層１４の周囲は枠状領域３２によって囲まれ、ソース層１４の上面はドリフト層１２の上面において露出する。上方から見て、ソース層１４の形状は一方向に延びる帯状である。
埋込領域３１及び枠状領域３２により、導電形がｐ−形のウェル１３が形成される。これにより、ソース層１４は、ウェル１３によって、ドリフト層１２におけるソース層１４にならなかった残部から区画される。以後、この残部のみをドリフト層１２という。換言すれば、ソース層１４とドリフト層１２との間には、必ずウェル１３が介在する。その後、レジストマスク４２を除去する。このように、本実施形態においては、ソース層１４には積極的にアルミニウムを注入しないため、ウェル１３を形成する前のドリフト層１２の不純物濃度が均一であった場合、ソース層１４の合計の不純物濃度はウェル１３の合計の不純物濃度よりも低くなる。
次に、図１（ａ）及び（ｂ）に示すように、半導体基板１０の上面のうち、ソース層１４の長手方向両側であって、ウェル１３及びソース層１４に接しドリフト層１２には接しない領域に、ドナーとなる不純物をイオン注入する。これにより、この領域にｎ＋形コンタクト層１５を形成する。また、ソース層１４の幅方向においてｎ＋形コンタクト層１５を挟む領域であって、ウェル１３及びｎ＋形コンタクト層１５に接しドリフト層１２には接しない領域に、アクセプタとなる不純物をイオン注入する。これにより、この領域にｐ＋形コンタクト層１６を形成する。
次に、半導体基板１０上に、枠状領域３２の一部、例えば、最も細い部分と、その両側に配置されたドリフト層１２及びソース層１４を覆うように、ゲート絶縁膜２１を形成し、その上にゲート電極２２を形成する。また、半導体基板１０上に、ｎ＋形コンタクト層１５及びｐ＋形コンタクト層１６に接し、ドリフト層１２に接しないように、ソース電極２３を形成する。更に、半導体基板１０の下に、ドレイン層１１に接するように、ドレイン電極２４を形成する。これにより、半導体装置１が製造される。
次に、本実施形態に係る半導体装置の動作について説明する。
図３は、本実施形態に係る半導体装置の動作を例示する断面図である。
図１（ａ）及び（ｂ）に示すように、ゲート電極２２とソース電極２３に同電位、例えば、接地電位が印加されているときは、ドレイン電極２４に正電位が印加されても、ｎ−形のドリフト層１２とｐ−形のウェル１３との界面を起点として空乏層（図示せず）が拡がり、ソース・ドレイン間に電流が流れない。
これに対して、図３に示すように、ゲート電極２２に正電位が印加されると、半導体基板１０におけるゲート絶縁膜２１の近傍に電子が集まる。これにより、ｐ−形のウェル１３におけるゲート絶縁膜２１に接する部分に擬似的にｎ形の反転層３６が形成される。この結果、ソース層１４とドリフト層１２とが、反転層３６を介して導通する。また、ドリフト層１２及びソース層１４におけるゲート絶縁膜２１に接する部分には、それぞれ擬似的にｎ＋形の蓄積層３７及び３８が形成される。これにより、ソース・ドレイン間のオン抵抗が低減される。このようにして、ソース・ドレイン間に電流が流れる。このとき、ウェル１３の枠状領域３２におけるソース層１４とドリフト層１２によって挟まれた部分の幅が、ゲート長Ｌとなる。
次に、本実施形態の効果について説明する。
上述の如く、本実施形態においては、枠状領域３２の幅が縦型ＭＯＳＦＥＴのゲート長Ｌとなる。そして、枠状領域３２の幅は、図２（ｃ）に示す１回のイオン注入により、決定することができる。このため、ゲート長Ｌの長さを精度よく制御することができる。この結果、本実施形態に係る半導体装置は、微細化してもゲート長の相対的な変動量が小さく、特性が安定する。例えば、ゲート長が短くなることによりリーク電流が増加したり、ゲート長が長くなることによりオン抵抗が増加したりすることを抑制できる。
また、本実施形態においては、ドリフト層１２、ウェル１３、ソース層１４が配列されたユニットセルには、ｎ＋形コンタクト層１５及びｐ＋形コンタクト層１６が配置されていない。これにより、ユニットセルの微細化を図ることができ、チャネル密度を増加させることができる。
なお、本実施形態においては、半導体基板１０を炭化珪素（ＳｉＣ）により形成する例を示したが、これには限定されず、例えば、シリコン（Ｓｉ）又はシリコンゲルマニウム（ＳｉＧｅ）により形成してもよい。
次に、比較例について説明する。
図４（ａ）は、比較例に係る半導体装置を例示する断面図であり、（ｂ）は（ａ）に示す領域Ｂを示す一部拡大断面図である。
図４（ａ）及び（ｂ）に示すように、本比較例に係る半導体装置１０１においては、ｎ−形のドリフト層１１２の上層部の一部にアクセプタとなる不純物を注入することにより、ｐ−形のウェル１１３を形成し、ウェル１１３の上層部の一部にドナーとなる不純物を注入することにより、ｎ＋形のソース層１１４を形成している。この場合、ウェル１１３を形成する工程において、ソース層１１４となる予定の領域内にもアクセプタとなる不純物を注入しているため、半導体装置１０１の完成後において、ソース層１１４の合計の不純物濃度は、ウェル１１３の合計の不純物濃度よりも高くなる。
また、ウェル１１３の上層部におけるソース層１１４に接する領域に、ｐ形コンタクト層１１６を形成している。そして、ウェル１１３におけるドリフト層１１２とソース層１１４とに挟まれた部分、並びにその両側に配置されたドリフト層１１２の一部及びソース層１１４の一部を覆うように、ゲート絶縁膜１２１を形成し、その上にゲート電極１２２を形成している。また、ソース層１１４及びｐ形コンタクト層１１６に接するようにソース電極１２３を形成し、ドレイン層（図示せず）に接するようにドレイン電極（図示せず）を形成している。
本比較例においては、ウェル１１３におけるドリフト層１１２とソース層１１４とに挟まれた部分がチャネル領域となり、この部分の幅がゲート長Ｌ２となる。ゲート長Ｌ２は、ｐ−形のウェル１１３を形成するためのイオン注入と、ｎ＋形のソース層１１４を形成するためのイオン注入によって決定される。すなわち、ゲート長Ｌ２を決定するためには、２回のイオン注入が必要となる。このため、２回のイオン注入間の合わせずれに起因して、ゲート長Ｌ２が変動しやすい。従って、半導体装置１０１を微細化すると、ゲート長の変動量が相対的に大きくなり、半導体装置１０１の特性がばらつきやすくなる。
以上説明した実施形態によれば、ゲート長のばらつきが小さい半導体装置及びその製造方法を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
１：半導体装置、１０：半導体基板、１１：ドレイン層、１２：ドリフト層、１３：ウェル、１４：ソース層、１５：ｎ＋形コンタクト層、１６：ｐ＋形コンタクト層、２１：ゲート絶縁膜、２２：ゲート電極、２３：ソース電極、２４：ドレイン電極、３１：埋込領域、３２：枠状領域、３６：反転層、３７、３８：蓄積層、４１、４２：レジストマスク、１０１：半導体装置、１１２：ドリフト層、１１３：ウェル、１１４：ソース層、１１６：ｐ形コンタクト層、１２１：ゲート絶縁膜、１２２：ゲート電極、１２３：ソース電極、Ｌ、Ｌ２：ゲート長

Claims (6)

  1. 第１導電形層内に第２導電形の第１領域を形成する工程と、
    前記第１導電形層における前記第１領域の直上域の周辺部に不純物を注入することにより、下端が前記第１領域に達し、上端が前記第１導電形層の上面に達し、前記第１導電形層における前記第１領域の直上域の中央部に位置しその形状が上方から見て帯状である第１部分を囲む第２導電形の第２領域を形成する工程と、
    前記第１部分の長手方向両側に位置し、前記第１部分及び前記第２領域に接し、前記第１導電形層の前記第１部分を除く第２部分に接しない領域に、その実効的な不純物濃度が前記第１導電形層の実効的な不純物濃度よりも高い第１導電形のコンタクト層を形成する工程と、
    前記第２領域上、並びに、その両側に配置された前記第１部分上及び前記第２部分上にゲート絶縁膜を形成する工程と、
    前記第２部分に接続される第１電極を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成すると共に、前記第１部分及び前記コンタクト層に接続される第２電極を形成する工程と、
    を備えた半導体装置の製造方法。
  2. 第１電極と、
    前記第１電極に接続された第１導電形の第１半導体層と、
    前記第１半導体層に接した第２導電形の第２半導体層と、
    前記第２半導体層に接し、第１導電形であり、その不純物濃度が前記第２半導体層の不純物濃度よりも低く、前記第２半導体層によって前記第１半導体層から区画された第３半導体層と、
    前記第２半導体層、並びに、その両側に配置された前記第１半導体層及び前記第３半導体層を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    前記第３半導体層に接続された第２電極と、
    を備えた半導体装置。
  3. 第１電極と、
    前記第１電極に接続された第１導電形の第１半導体層と、
    前記第１半導体層に接した第２導電形の第２半導体層と、
    前記第２半導体層に接し、第１導電形であり、その不純物濃度が前記第１半導体層の不純物濃度と等しく、前記第２半導体層によって前記第１半導体層から区画された第３半導体層と、
    前記第２半導体層上、並びに、その両側に配置された前記第１半導体層上及び前記第３半導体層上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    前記第３半導体層に接続された第２電極と、
    を備えた半導体装置。
  4. 前記第２半導体層は、
    前記第３半導体層の直下域に配置された第１領域と、
    前記第３半導体層を囲む第２領域と、
    を有した請求項２または３に記載の半導体装置。
  5. 第１導電形であり、その実効的な不純物濃度が前記第３半導体層の実効的な不純物濃度よりも高く、前記第３半導体層、前記第２半導体層及び前記第２電極に接し、前記第１半導体層に接していないコンタクト層をさらに備え、
    上方から見て、前記第３半導体層の形状は帯状であり、
    前記コンタクト層は、前記第３半導体層の長手方向両側に配置されている請求項４記載の半導体装置。
  6. 前記第１半導体層、前記第２半導体層及び前記第３半導体層は、炭化珪素により形成されている請求項２〜５のいずれか１つに記載の半導体装置。」
JP2013061146A 2013-03-22 2013-03-22 半導体装置及びその製造方法 Active JP5802231B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013061146A JP5802231B2 (ja) 2013-03-22 2013-03-22 半導体装置及びその製造方法
US14/023,287 US9142612B2 (en) 2013-03-22 2013-09-10 Semiconductor device and method of fabricating the same
CN201310408423.2A CN104064597A (zh) 2013-03-22 2013-09-10 半导体器件和制造该器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013061146A JP5802231B2 (ja) 2013-03-22 2013-03-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014187206A JP2014187206A (ja) 2014-10-02
JP5802231B2 true JP5802231B2 (ja) 2015-10-28

Family

ID=51552226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013061146A Active JP5802231B2 (ja) 2013-03-22 2013-03-22 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US9142612B2 (ja)
JP (1) JP5802231B2 (ja)
CN (1) CN104064597A (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
JP2004319964A (ja) 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US7473929B2 (en) 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP5087834B2 (ja) * 2005-11-15 2012-12-05 日産自動車株式会社 半導体装置の製造方法
JP4786621B2 (ja) 2007-09-20 2011-10-05 株式会社東芝 半導体装置およびその製造方法
JP5213520B2 (ja) 2008-05-14 2013-06-19 三菱電機株式会社 半導体装置の製造方法
US8815721B2 (en) 2010-12-17 2014-08-26 General Electric Company Semiconductor device and method of manufacturing the same
JP5454518B2 (ja) * 2011-06-23 2014-03-26 株式会社デンソー 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
CN104064597A (zh) 2014-09-24
US20140284618A1 (en) 2014-09-25
US9142612B2 (en) 2015-09-22
JP2014187206A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
CN106887452B (zh) 在半导体装置中的自调式隔离偏置
CN107996003B (zh) 绝缘栅开关器件及其制造方法
US8847309B2 (en) Semiconductor device
US20170012122A1 (en) Semiconductor device and method of manufacturing semiconductor device
US9184287B2 (en) Native PMOS device with low threshold voltage and high drive current and method of fabricating the same
JP2015133380A (ja) 半導体装置
US20130248987A1 (en) Semiconductor device and method for manufacturing the same
US20130082326A1 (en) Superjunction ldmos and manufacturing method of the same
JP2009088199A (ja) 半導体装置
US9853100B1 (en) High voltage device and manufacturing method thereof
JP6237064B2 (ja) 半導体装置
JP6298307B2 (ja) 半導体メモリ装置およびその製造方法
US8482028B2 (en) Semiconductor device
JP2008300420A (ja) 半導体装置及び半導体装置の製造方法
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
US20160071940A1 (en) Semiconductor device
JP7148440B2 (ja) 半導体装置
JP2020064910A (ja) スイッチング素子
JP2020047716A (ja) 半導体装置
JP2014192361A (ja) 半導体装置およびその製造方法
JP5802231B2 (ja) 半導体装置及びその製造方法
KR20100072405A (ko) 반도체 소자, 이의 제조방법 및 플래시 메모리 소자
US10032907B2 (en) TrenchMOS
CN110945633B (zh) 半导体装置
CN107093625B (zh) 双扩散漏nmos器件及制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150828

R151 Written notification of patent or utility model registration

Ref document number: 5802231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157