JP5794835B2 - 発光素子駆動回路 - Google Patents

Description

本発明は、発光素子駆動回路に関する。

ＬＥＤ（Light Emitting Diode：発光素子）を用いた照明機器には、力率を改善しつつＬＥＤを駆動するＬＥＤ駆動回路が用いられることがある（例えば、特許文献１参照）。

図１１は、ＬＥＤ駆動回路の一般的な構成を示す図である。全波整流回路３００に商用電源の交流電圧Ｖａｃが供給されると、全波整流回路３００は、交流電圧Ｖａｃを全波整流して出力する。抵抗３１０，３２０は、全波整流回路３００で全波整流された整流電圧Ｖｒｅｃを分圧し、基準電圧Ｖｒｅｆとして出力する。スイッチング回路３３０は、所定周期毎にＮＭＯＳトランジスタ３４０をオンし、ＬＥＤ３５０に流れる電流に応じた電圧Ｖｓが基準電圧Ｖｒｅｆとなると、ＮＭＯＳトランジスタ３４０をオフする。ＬＥＤ駆動回路２００では、基準電圧Ｖｒｅｆと整流電圧Ｖｒｅｃとが相似であるため、ＬＥＤ３５０に流れる電流の波形も整流電圧Ｖｒｅｃの波形と相似形になる。したがって、ＬＥＤ駆動回路２００は、力率を改善しつつＬＥＤ３５０を駆動することができる。

特開２０１０−５０３３６号公報

ところで、商用電源の交流電圧Ｖａｃの振幅は、例えば９０Ｖ〜１４０Ｖの範囲で大きく変化することがある。このような場合、基準電圧Ｖｒｅｆのレベルも大きく変化するため、結果的にＬＥＤ３５０に流れる電流も大きく変化し、ＬＥＤ３５０の明るさが所望の明るさから大きくずれてしまうことがあった。

本発明は上記課題を鑑みてなされたものであり、交流電圧の振幅が変化した場合であっても、発光素子に流れる電流の変化を抑制することができる発光素子駆動回路を提供することを目的とする。

上記目的を達成するため、本発明の一つの側面に係る発光素子駆動回路は、交流電圧を全波整流した整流電圧を出力する整流回路と、前記整流電圧を分圧した分圧電圧を基準電圧として出力する分圧回路と、オンされると発光素子の駆動電流を前記整流電圧に応じて増加させ、オフされると前記発光素子の前記駆動電流を減少させるトランジスタと、所定期間毎に前記トランジスタをオンまたはオフの何れか一方の状態とし、前記トランジスタに流れる電流に応じた電圧が上昇して前記基準電圧となると前記トランジスタを他方の状態とする制御回路と、前記整流電圧の振幅が所定の振幅より大きい場合、前記基準電圧が低下するよう前記分圧回路の分圧比を第１の分圧比とし、前記整流電圧の振幅が前記所定の振幅より小さい場合、前記基準電圧が上昇するよう前記分圧比を第２の分圧比とする分圧比調整回路と、を備える。

交流電圧の振幅が変化した場合であっても、発光素子に流れる電流の変化を抑制することができる発光素子駆動回路を提供することができる。

本発明の一実施形態であるＬＥＤ駆動回路１０の構成を示す図である。 基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２の波形の一例を示す図である。 発振回路９０の構成を示す図である。 交流電圧Ｖａｃの振幅が大きい場合のＬＥＤ駆動回路１０の動作を説明するための図である。 交流電圧Ｖａｃの振幅が小さい場合のＬＥＤ駆動回路１０の動作を説明するための図である。 制御ＩＣ５１の構成の一例を示す図である。 発振回路１２０の構成を示す図である。 発振回路１４０の構成を示す図である。 発振回路１５０の構成を示す図である。 発振回路１５０の動作を説明するための図である。 一般的なＬＥＤ駆動回路２００の構成を示す図である。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

図１は、本発明の一実施形態であるＬＥＤ駆動回路１０の構成を示す図である。ＬＥＤ駆動回路１０は、例えば、振幅が９０〜１４０Ｖの範囲で変動する商用電源の交流電圧Ｖａｃに基づいて、ＬＥＤ３０〜３９を駆動する回路である。ＬＥＤ駆動回路１０は、全波整流回路２０、平滑化回路２１、基準電圧生成回路２２、ＬＥＤ３０〜３９、ＮＭＯＳトランジスタ４０、インダクタ４１、ダイオード４２、抵抗４３、及び制御ＩＣ（Integrated Circuit）５０を含んで構成される。

全波整流回路２０は、入力される交流電圧Ｖａｃを全波整流し、整流電圧Ｖｒｅｃを出力する。

平滑化回路２１は、整流電圧Ｖｒｅｃの振幅に応じた直流電圧を生成するための回路であり、抵抗６０，６１、及びコンデンサ６２を含んで構成される。抵抗６０，６１は、整流電圧Ｖｒｅｃを分圧し、コンデンサ６２は、抵抗６１に発生する電圧を平滑化する。このため、コンデンサ６２には、整流電圧Ｖｒｅｃ（交流電圧Ｖａｃ）の振幅に応じたレベルの直流の電圧Ｖｃ１が生成される。

基準電圧生成回路２２は、整流電圧Ｖｒｅｃに相似となる基準電圧Ｖｒｅｆを生成する回路であり、分圧回路６５、ＮＭＯＳトランジスタ６６、及びコンデンサ６７を含んで構成される。分圧回路６５は、直列に接続された抵抗７０〜７２を含んで構成される。抵抗７０（第１抵抗）には、整流電圧Ｖｒｅｃが印加され、抵抗７１（第２抵抗）は、抵抗７０，７２の間に設けられ、抵抗７２（第３抵抗）は、接地されている。ＮＭＯＳトランジスタ６６（スイッチ）のソース電極は、抵抗７１の一端に接続され、ドレイン電極は、抵抗７１の他端に接続され、ゲート電極にはコンデンサ６７が接続されている。

このため、抵抗７１及び抵抗７２が接続されたノードに発生する基準電圧Ｖｒｅｆは、式（１）で表される電圧となる。
Ｖｒｅｆ＝（Ｒ３／（Ｒ１＋（Ｒ２／／Ｒｍ）＋Ｒ３））×Ｖｒｅｃ・・・（１）
ここで、抵抗７０〜７２の抵抗値をそれぞれＲ１〜Ｒ３とし、ＮＭＯＳトランジスタ６６のドレイン−ソース間の抵抗をＲｍとしている。

そして、ＮＭＯＳトランジスタ６６がオフの場合の基準電圧Ｖｒｅｆ１は、
Ｖｒｅｆ１＝（Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３））×Ｖｒｅｃ・・・（２）
となる。なお、ＮＭＯＳトランジスタ６６がオフの際の抵抗値Ｒｍは、抵抗値Ｒ２より十分大きくなるよう設計されている。

一方、ＮＭＯＳトランジスタ６６がオンの場合の基準電圧Ｖｒｅｆ２は、
Ｖｒｅｆ２＝（Ｒ３／（Ｒ１＋Ｒ３））×Ｖｒｅｃ・・・（３）
となる。なお、ＮＭＯＳトランジスタ６６がオンの際の抵抗値Ｒｍは、抵抗値Ｒ２より十分小さくなるよう設計されている。また、ここでは、ＮＭＯＳトランジスタ６６がオフの場合の分圧回路６５の分圧比（Ｒ３：（Ｒ１＋Ｒ２＋Ｒ３））を分圧比Ａ（第１の分圧比）とし、ＮＭＯＳトランジスタ６６がオンの場合の分圧回路６５の分圧比（Ｒ３：（Ｒ１＋Ｒ３））を分圧比Ｂ（第２の分圧比）とする。また、式（２）の係数（Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３））を、分圧比Ａの値とし、式（３）の係数（Ｒ３／（Ｒ１＋Ｒ３））を、分圧比Ｂの値とする。したがって、分圧比Ａの値は、分圧比Ｂの値より小さくなる。

このように、基準電圧生成回路２２からは、ＮＭＯＳトランジスタ６６の状態に応じてレベルが変化するとともに整流電圧Ｖｒｅｃに相似となる基準電圧Ｖｒｅｆが出力される。

ＬＥＤ３０〜３９は、直列に接続された１０個の白色ＬＥＤであり、ＬＥＤ３０のアノードには整流電圧Ｖｒｅｃが印加され、ＬＥＤ３９のカソードはインダクタ４１の一端に接続されている。なお、ＬＥＤ３０〜３９の夫々の順方向電圧は、例えば３Ｖであることとする。

ＮＭＯＳトランジスタ４０は、インダクタ４１及びダイオード４２とともに、ＬＥＤ３０〜３９を駆動するための駆動電流Ｉｓの増減を制御する。具体的には、整流電圧ＶｒｅｃのレベルがＬＥＤ３０〜３９の全ての順方向電圧の和（３０Ｖ）よりも高い状態でＮＭＯＳトランジスタ４０がオンすると、駆動電流Ｉｓは整流電圧Ｖｒｅｃに応じて増加する。そして、インダクタ４１には、駆動電流Ｉｓの電流値に応じたエネルギーが蓄えられる。一方、ＮＭＯＳトランジスタ４０がオフすると、インダクタ４１に蓄えられたエネルギーは、ＬＥＤ３０〜３９、インダクタ４１、ダイオード４２のループを介して放出され、駆動電流Ｉｓは減少する。なお、整流電圧Ｖｒｅｃのレベルが３０Ｖより低い場合、ＮＭＯＳトランジスタ４０がオンした場合であっても、ＬＥＤ３０〜３９の全てはオフしているため駆動電流Ｉｓは流れない。つまり、ＬＥＤ３０〜３９は、整流電圧Ｖｒｅｃのレベルが３０Ｖより高い場合にのみ発光する。

抵抗４３は、ＮＭＯＳトランジスタ４０がオンされた際の駆動電流Ｉｓの電流値を検出するための抵抗であり、ＮＭＯＳトランジスタ４０のソースとグランドＧＮＤとの間に設けられている。なお、抵抗４３の一端に発生し、駆動電流Ｉｓの電流値に応じた電圧を検出電圧Ｖｓとする。

制御ＩＣ５０は、基準電圧生成回路２２に対し整流電圧Ｖｒｅｃの振幅に応じたレベルの基準電圧Ｖｒｅｆを生成させるとともに、基準電圧Ｖｒｅｆ及び検出電圧Ｖｓに基づいて、ＮＭＯＳトランジスタ４０のスイッチングを制御する。制御ＩＣ５０は、電源回路８０、基準電圧回路８１、コンパレータ８２、及びスイッチング制御回路８３を含んで構成される。

電源回路８０は、例えば、図示しない端子を介して整流電圧Ｖｒｅｃが入力されると、制御ＩＣ５０内の各ブロックを動作させるための電源を生成する。

基準電圧回路８１及びコンパレータ８２は、端子ＤＣに印加される電圧Ｖｃ１のレベル、つまり、整流電圧Ｖｒｅｃの振幅に応じて、コンデンサ６７を充放電する充放電回路である。

基準電圧回路８１（電圧生成回路）は、所定レベルＶＡの電圧Ｖ１を生成する。なお、所定レベルＡ（第１のレベル）は、所定の振幅Ｖｐの整流電圧Ｖｒｅｃが平滑化回路２１に入力された際に、平滑化回路２１で得られる電圧Ｖｃ１のレベルと等しいレベルである。

コンパレータ８２の反転入力端子には、端子ＤＣを介して電圧Ｖｃ１が印加され、非反転入力端子には、所定レベルＶＡの電圧Ｖ１が印加されている。このため、電圧Ｖｃ１のレベルが所定レベルＶＡより低い場合、コンパレータ８２は端子ＳＷを介してコンデンサ６７を充電し、電圧Ｖｃ１のレベルが所定レベルＶＡより高い場合、コンパレータ８２はコンデンサ６７を放電する。

ところで、例えば、平滑化回路２１において所定の振幅Ｖｐより小さい整流電圧Ｖｒｅｃが平滑化され続けた場合、電圧Ｖｃ１のレベルは所定レベルＶＡを超えることは無い。このような場合、コンデンサ６７は充電され続けるため、コンデンサ６７の充電電圧Ｖｃ２のレベルは、ＮＭＯＳトランジスタ６６がオンとなる所定レベルＶＢ（第２のレベル）より高くなる。この結果、基準電圧Ｖｒｅｆとしては、例えば図２の実線で示すように、整流電圧Ｖｒｅｃが値の大きい分圧比Ｂで分圧された基準電圧Ｖｒｅｆ２が出力される。

一方、例えば、平滑化回路２１において所定の振幅Ｖｐより大きい整流電圧Ｖｒｅｃが平滑化され続けた場合、電圧Ｖｃ１のレベルは所定レベルＶＡより高くなる。このような場合、コンデンサ６７は放電されるため、ＮＭＯＳトランジスタ６６はオフとなる。この結果、基準電圧Ｖｒｅｆとしては、例えば図２の一点鎖線で示すように、整流電圧Ｖｒｅｃが値の小さい分圧比Ａで分圧された基準電圧Ｖｒｅｆ１が出力される。

このように、制御ＩＣ５０は、振幅の大きい交流電圧Ｖａｃが入力され続けると、基準電圧Ｖｒｅｆが低下するよう分圧回路６５の分圧比を調整し、振幅の小さい交流電圧Ｖａｃが入力され続けると、基準電圧Ｖｒｅｆが上昇するよう分圧回路６５の分圧比を調整している。したがって、ＬＥＤ駆動回路１０では、交流電圧Ｖａｃの振幅が大きく変動した場合であっても、基準電圧Ｖｒｅｆのレベルが大きく変化することが抑制される。

なお、基準電圧回路８１、コンパレータ８２、ＮＭＯＳトランジスタ６６、及びコンデンサ６７は、分圧回路６５の分圧比を調整する分圧調整回路に相当する。

スイッチング制御回路８３（制御回路）は、駆動電流Ｉｓの波形が基準電圧Ｖｒｅｆの波形と相似形になるよう、ＮＭＯＳトランジスタ４０のスイッチングを制御する回路であり、発振回路９０、コンパレータ９１、ＳＲフリップフロップ９２、及び駆動回路９３を含んで構成される。

発振回路（ＯＳＣ）９０は、所定周期の発振信号Ｖｏｓｃを出力し、コンパレータ９１は、端子ＲＩＮを介して入力される基準電圧Ｖｒｅｆと、端子ＣＳを介して入力される検出電圧Ｖｓとを比較する。なお、発振信号Ｖｏｓｃの周期は、例えば１００ｋＨｚ程度であり、交流電圧Ｖａｃの周期（例えば、５０Ｈｚ）より十分短いこととする。

また、発振回路９０は、例えば図３に示すように、抵抗１００〜１０２、ＮＭＯＳトランジスタ１０３〜１０５、ＰＭＯＳトランジスタ１０６、バイアス電流源１０７，１０８、コンデンサ１０９、コンパレータ１１０、及びインバータ１１１を含んで構成される。

ＮＭＯＳトランジスタ１０３，１０４のそれぞれはオンされると、電圧ＶＨ，ＶＬ（＜ＶＨ）をコンパレータ１１０の反転入力端子に印加する。ＮＭＯＳトランジスタ１０５、ＰＭＯＳトランジスタ１０６、及びバイアス電流源１０７，１０８は、コンパレータ１１０の出力に基づいてコンデンサ１０９を充放電する。

まず、コンパレータ１１０の出力である発振信号Ｖｏｓｃがハイレベル（以下、Ｈレベル）となると、ＮＭＯＳトランジスタ１０４はオンし、ＮＭＯＳトランジスタ１０３はオフする。このため、電圧ＶＬがコンパレータ１１０の反転入力端子に印加される。また、ＮＭＯＳトランジスタ１０５がオンするため、コンデンサ１０９は、バイアス電流源１０８が生成する電流により放電される。そして、コンデンサ１０９の充電電圧（コンパレータ１１０の非反転入力端子の電圧）が、電圧ＶＬより低くなると、コンパレータ１１０は、発振信号Ｖｏｓｃをローレベル（以下、Ｌレベル）に変化させる。

つぎに、発振信号ＶｏｓｃがＬレベルとなると、ＮＭＯＳトランジスタ１０４がオフし、ＮＭＯＳトランジスタ１０３がオンするため、電圧ＶＨがコンパレータ１１０の反転入力端子に印加される。また、ＰＭＯＳトランジスタ１０６がオンするため、コンデンサ１０９は、バイアス電流源１０７が生成する電流により充電される。そして、コンデンサ１０９の充電電圧（コンパレータ１１０の非反転入力端子の電圧）が、電圧ＶＨより高くなると、コンパレータ１１０は、発振信号ＶｏｓｃをＨレベルに変化させる。このような動作が繰り返されることにより、発振回路９０は、所定周期の発振信号Ｖｏｓｃ（クロック信号）を出力する。

ＳＲフリップフロップ９２のＳ入力には、発振信号Ｖｏｓｃが入力され、Ｒ入力には、コンパレータ９１の比較結果が入力される。このため、ＳＲフリップフロップ９２のＱ出力は、発振信号ＶｏｓｃがＨレベルとなる所定周期毎にＨレベルとなり、検出電圧Ｖｓが上昇して基準電圧Ｖｒｅｆとなると、Ｌレベルとなる。

駆動回路９３は、ＳＲフリップフロップ９２のＱ出力がＨレベルとなると、端子ＯＵＴを介してＮＭＯＳトランジスタ４０をオンし、ＳＲフリップフロップ９２のＱ出力がＬレベルとなると、ＮＭＯＳトランジスタ４０をオフする。したがって、駆動回路９３は、所定周期毎にＮＭＯＳトランジスタ４０をオンし、駆動電流Ｉｓのピーク電流に応じた検出電圧Ｖｓが基準電圧Ｖｒｅｆとなると、ＮＭＯＳトランジスタ４０をオフする。この結果、駆動電流Ｉｓの波形は基準電圧Ｖｒｅｆの波形と相似形になる。

＜＜ＬＥＤ駆動回路１０の動作（整流電圧Ｖｒｅｃの振幅＞所定の振幅Ｖｐ）＞＞
ここで、図４を参照しつつ、振幅の大きい交流電圧Ｖａｃが入力された場合、つまり、所定の振幅Ｖｐよりも大きい振幅の整流電圧Ｖｒｅｃが生成される場合におけるＬＥＤ駆動回路１０の起動時の動作について説明する。なお、ＬＥＤ駆動回路１０が起動される前においては、コンデンサ６２，６７は放電され、電圧Ｖｃ１、充電電圧Ｖｃ２のそれぞれは０Ｖであることとする。また、ここでは、平滑化回路２１に所定の振幅Ｖｐの整流電圧Ｖｒｅｆが印加されてから、放電されたコンデンサ６２の電圧Ｖｃ１のレベルが所定レベルＶＡとなるまでの期間を期間ＴＡとし、放電されたコンデンサ６７の充電電圧Ｖｃ２のレベルが所定レベルＶＢとなるまでの期間を期間ＴＢとする。そして、本実施形態では、期間ＴＢ（第２の期間）が期間ＴＡ（第１の期間）より長くなるように、例えば、コンパレータ８２のソース電流の電流値が設計されていることとする。なお、図４においては、便宜上、所定の振幅Ｖｐの整流電圧Ｖｒｅｃの波形と、所定の振幅Ｖｐの整流電圧Ｖｒｅｃが印加された際の電圧Ｖｃ１の立ち上り波形とが描かれている。

まず、時刻ｔ０に交流電圧Ｖａｃが入力されると、交流電圧Ｖａｃに応じた整流電圧Ｖｒｅｃが生成されるため、電圧Ｖｃ１は０Ｖから上昇する。ここでは、電圧Ｖｃ１のレベルは電圧Ｖ１の所定レベルＶＡより低いため、コンデンサ６７はコンパレータ８２により充電され、充電電圧Ｖｃ２も０Ｖから上昇する。なお、この間において、充電電圧Ｖｃ２のレベルは所定レベルＶＢより低いため、ＮＭＯＳトランジスタ６６はオフしている。したがって、基準電圧Ｖｒｅｆとしては基準電圧Ｖｒｅｆ１が出力されることになる。

ところで、時刻ｔ０においては、平滑化回路２１に所定の振幅Ｖｐより大きな振幅の整流電圧Ｖｒｅｃが印加される。このため、電圧Ｖｃ１は、平滑化回路２１に所定の振幅Ｖｐの整流電圧Ｖｒｅｆが印加された場合（図４の一点鎖線で示す波形）よりも若干速く上昇する。したがって、時刻ｔ０から期間ＴＡだけ経過した時刻ｔ２よりも早い時刻ｔ１において、電圧Ｖｃ１のレベルは所定レベルＶＡとなる。

そして、時刻ｔ１となるとコンデンサ６７は放電されるため、時刻ｔ１以降、充電電圧Ｖｃ２は低下する。このように、振幅の大きい交流電圧Ｖａｃが入力された場合には、充電電圧Ｖｃ２のレベルは所定レベルＶＢより高くなることは無い。このため、基準電圧Ｖｒｅｆとしては、基準電圧Ｖｒｅｆ１が常に出力されることになる。

＜＜ＬＥＤ駆動回路１０の動作（整流電圧Ｖｒｅｃの振幅＜所定の振幅Ｖｐ）＞＞
図５を参照しつつ、振幅の小さい交流電圧Ｖａｃが入力された場合、つまり、所定の振幅Ｖｐよりも小さい振幅の整流電圧Ｖｒｅｃが生成される場合におけるＬＥＤ駆動回路１０の起動時の動作について説明する。なお、図５においても、図４と同様に、便宜上、所定の振幅Ｖｐの整流電圧Ｖｒｅｃの波形と、所定の振幅Ｖｐの整流電圧Ｖｒｅｃが印加された際の電圧Ｖｃ１の立ち上り波形とが描かれている。

まず、時刻ｔ１０に交流電圧Ｖａｃが入力されると、交流電圧Ｖａｃに応じた整流電圧Ｖｒｅｃが生成されるため、電圧Ｖｃ１は０Ｖから上昇する。また、電圧Ｖｃ１のレベルは電圧Ｖ１の所定レベルＶＡより低いため、充電電圧Ｖｃ２も０Ｖから上昇する。なお、この間において、充電電圧Ｖｃ２のレベルは所定レベルＶＢより低いため、基準電圧Ｖｒｅｆとしては、基準電圧Ｖｒｅｆ１が出力される。

つぎに時刻ｔ１１において、電圧Ｖｃ１のレベルが、入力される整流電圧Ｖｒｅｃが平滑化された際に得られるレベルＶＣとなると、電圧Ｖｃ１の上昇は停止する。時刻ｔ１１以降、電圧Ｖｃ１のレベルは電圧ＶＡのレベルより低いため、コンデンサ６７は充電され続ける。したがって、電圧Ｖｃ２のレベルは徐々に高くなる。

そして、時刻ｔ１０から期間ＴＢだけ経過した時刻ｔ１２になると、電圧Ｖｃ２のレベルは所定レベルＶＢとなる。この結果、ＮＭＯＳトランジスタ６６はオンされることになるため、基準電圧Ｖｒｅｆとして基準電圧Ｖｒｅｆ２が出力される。なお、図５における時刻ｔ１３は、時刻ｔ１０から期間ＴＡだけ経過した時刻である。このため、図５における時刻１０，ｔ１３は、図４における時刻ｔ０，ｔ２のそれぞれに対応する。

このように、振幅の小さい交流電圧Ｖａｃが入力された場合、結果的に基準電圧Ｖｒｅｆが高くなるよう、分圧回路６５の分圧比が調整される。一方、図４で説明したように、振幅の大きい交流電圧Ｖａｃが入力された場合、基準電圧Ｖｒｅｆの上昇が抑制されるよう、分圧回路６５の分圧比が調整される。したがって、ＬＥＤ駆動回路１０では、交流電圧Ｖａｃの振幅が大きく変動した場合であっても、基準電圧Ｖｒｅｆのレベルが大きく変化することが抑制される。この結果、ＬＥＤ駆動回路１０は、交流電圧Ｖａｃの振幅によらず、ＬＥＤ３０〜３９の駆動電流Ｉｓの電流値をほぼ一定に保つことが可能となる。つまり、ＬＥＤ駆動回路１０は、ＬＥＤ３０〜３９を所望の明るさで発光させることができる。

＝＝制御ＩＣの他の実施形態＝＝
図６は、制御ＩＣの他の実施形態を示す図である。制御ＩＣ５１を、図１に示した制御ＩＣ５０と比較すると、基準電圧回路８１及びコンパレータ８２の代わりにインバータ１５０が設けられた点以外は同様である。なお、図１及び図６では、同じブロックには同じ符号が付されている。

インバータ１９０（充放電回路）は、端子ＤＣに印加される電圧Ｖｃ１のレベルが、所定レベルＶＡより高い場合、Ｌレベルの信号を端子ＳＷに出力し、電圧Ｖｃ１のレベルが、所定レベルＶＡより低い場合、Ｈレベルの信号を端子ＳＷに出力する。このように、所定レベルＶＡをしきい値とするインバータ１９０を用いても、前述のコンパレータ８２と同様にコンデンサ６７を充放電することができる。したがって、例えば、ＬＥＤ駆動回路１０に対し、制御ＩＣ５０の代わりに制御ＩＣ５１を用いる場合であっても、制御ＩＣ５０を用いる場合と同様に、例えば駆動電流Ｉｓの変化を抑制することができる。

＝＝発振回路の他の実施形態＝＝
ここで、発振回路の他の実施形態について図７〜図９を参照しつつ説明する。なお、図７〜図９において、図１と同じ符号の付されたブロックは同じである。また、図７〜図９では、基準電圧生成回路２２やコンパレータ８２等の各ブロックは適宜省略されている。

＜＜発振回路１２０＞＞
図７は、ＮＭＯＳトランジスタ４０のオフ時間を一定に制御するための発振回路１２０の一例を示す図である。発振回路１２０は、制御ＩＣ５５に設けられており、ＰＭＯＳトランジスタ１３０、コンデンサ１３１、バイアス電流源１３２、コンパレータ１３３、インバータ１３４、及びＳＲフリップフロップ９２を含んで構成される。

例えば、コンパレータ１３３の発振信号ＶｏｓｃがＨレベルとなると、ＳＲフリップフロップ９２のＱ出力もＨレベルになり、ＮＭＯＳトランジスタ４０はオンされる。この際、ＰＭＯＳトランジスタ１３０はオンとなるため、コンデンサ１３１の充電電圧のレベルは、バイアス電圧Ｖｂｉ１のレベルとなる。そして、電流Ｉｓが増加して、電圧Ｖｓが電圧Ｖｒｅｆとなると、ＳＲフリップフロップ９２はリセットされ、Ｑ出力はＬレベルとなる。この際に、ＰＭＯＳトランジスタ１３０はオフされるため、コンデンサ１３１は、バイアス電流源１３２の電流（定電流）により放電される。そして、コンデンサ１３１の充電電圧がバイアス電圧Ｖｂｉ２より低くなると、コンパレータ１３３は、発振信号Ｖｏｓｃを再びＨレベルに変化させる。なお、コンデンサ１３１の放電が開始されてから、充電電圧のレベルが電圧Ｖｂｉ２のレベルとなるまでの時間、すなわち、ＮＭＯＳトランジスタ４０がオフされてから、ＮＭＯＳトランジスタ４０がオンされるまでの時間は一定である。したがって、ＮＭＯＳトランジスタ４０のオフ時間は、一定となるよう制御される。一方、ＮＭＯＳトランジスタ４０がオンされる時間は、例えば基準電圧Ｖｒｅｆのレベルに応じて変化する。しかしながら、ＮＭＯＳトランジスタ４０がオンされる時間は、基準電圧Ｖｒｅｆのレベルに応じて予め定まっている。このため、駆動回路９３は、Ｖｒｅｆのレベルに応じて予め定まる期間毎に、つまり、所定期間毎にＮＭＯＳトランジスタ４０をスイッチングする。

＜＜発振回路１４０＞＞
図８は、ＮＭＯＳトランジスタ４０のオン時間を一定に制御するための発振回路１４０の一例を示す図である。発振回路１４０は、制御ＩＣ５６に設けられており、ＰＭＯＳトランジスタ１３０、コンデンサ１３１、バイアス電流源１３２、コンパレータ１３３、及びＳＲフリップフロップ９２を含んで構成される。また、ここでは、電圧Ｖｓがコンパレータ９１の反転入力端子に印加され、基準電圧Ｖｒｅｆがコンパレータ９１の非反転入力端子に印加されている。

発振回路１４０においては、コンパレータ１３３からの発振信号ＶｏｓｃがＳＲフリップフロップ９２のＲ入力（リセット）に入力され、コンパレータ９１の出力がＳＲフリップフロップ９２のＳ入力に入力される。そして、ＳＲフリップフロップ９２のＱ出力がＰＭＯＳトランジスタ１３０のゲートに印加されている。

まず、ＮＭＯＳトランジスタ４０がオフされると、電流Ｉｓが減少する。そして、電圧Ｖｓが低下して電圧Ｖｒｅｆとなると、ＳＲフリップフロップ９２のＱ出力はＨレベルとなりＮＭＯＳトランジスタ４０はオンされる。また、ＳＲフリップフロップ９２のＱ出力がＨレベルとなると、ＰＭＯＳトランジスタ１３０はオフするため、コンデンサ１３１の放電が開始される。そして、コンデンサ１３１の充電電圧のレベルが、バイアス電圧Ｖｂｉ２のレベルとなると、ＳＲフリップフロップ９２はリセットされるためＮＭＯＳトランジスタ４０はオフされる。

なお、コンデンサ１３１の放電が開始されてから、充電電圧のレベルが電圧Ｖｂｉ２のレベルとなるまでの時間、すなわち、ＮＭＯＳトランジスタ４０がオンされてから、ＮＭＯＳトランジスタ４０がオフされるまでの時間は一定である。したがって、ＮＭＯＳトランジスタ４０のオン時間は、一定となるよう制御される。一方、ＮＭＯＳトランジスタ４０がオフされる時間は、例えば基準電圧Ｖｒｅｆのレベルに応じて変化する。しかしながら、ＮＭＯＳトランジスタ４０がオフされる時間は、基準電圧Ｖｒｅｆのレベルに応じて予め定まっている。このため、駆動回路９３は、Ｖｒｅｆのレベルに応じて予め定まる期間毎に、つまり、所定期間毎にＮＭＯＳトランジスタ４０をスイッチングする。

＜＜発振回路１５０＞＞
図９は、いわゆる擬似共振型の発振回路１５０の一例を示す図である。発振回路１５０は、制御ＩＣ５７に設けられており、抵抗１６０，１６１、コンパレータ１６２、ＡＮＤ回路１６３、インバータ１６４、及びダイオード１６５を含んで構成される。また、制御ＩＣ５７の外部には、トランス１７０が設けられている。そして、トランス１７０は、インダクタ４１一次コイルＬ１と、二次コイルＬ２とを備えており、一次コイルＬ１及び二次コイルＬ２の間は絶縁されている。一次コイルＬ１は、図１におけるインダクタ４１の代わりに設けられており、１次コイルＬ１と２次コイルＬ２とは、逆極性で電磁結合されている。

ここで、図９の発振回路１５０の動作を図１０のタイミングチャートを参照しつつ説明する。まず、時刻ｔ５０において、駆動回路９３から出力される駆動信号ＶｄｒがＨレベルとなると、ＮＭＯＳトランジスタ４０はオンする。その後、時刻ｔ５１に、電流Ｉｓの増加に応じて電圧Ｖｓが上昇して基準電圧Ｖｒｅｆより高くなると、ＳＲフリップフロップ９２はリセットされる。この結果、ＮＭＯＳトランジスタ４０はオフとなる。また、１次コイルＬ１と２次コイルＬ２とは、逆極性で電磁結合電磁結合されているため、ＮＭＯＳトランジスタ４０がオフとなると、２次コイルＬ２が接続される端子ＴＲの電圧Ｖｔｒは上昇し、電圧Ｖｂｉ３より高くなる。そして、時刻ｔ５２に２次コイルＬ２に蓄えられたエネルギーが放出され、電圧Ｖｔｒが電圧Ｖｂｉ３より低くなると、コンパレータ１６２の出力、及びＡＮＤ回路１６３の出力である発振信号ＶｏｓｃはＨレベルとなる。このため、時刻ｔ５２においては、再びＮＭＯＳトランジスタ４０がオンされる。このように、発振回路１５０は、時刻と５０〜ｔ５２までで定まる所定期間毎にＮＭＯＳトランジスタ４０をオンする。

以上、本実施形態のＬＥＤ駆動回路１０について説明した。ＬＥＤ駆動回路１０では、整流電圧Ｖｒｅｃの振幅が所定の振幅Ｖｐより小さい場合、整流電圧Ｖｒｅｃを値の大きい分圧比Ｂで分圧した電圧が基準電圧Ｖｒｅｆとなる。また、整流電圧Ｖｒｅｃの振幅が所定の振幅Ｖｐより大きい場合、整流電圧Ｖｒｅｃを値の小さい分圧比Ａで分圧した電圧が基準電圧Ｖｒｅｆとなる。したがって、交流電圧Ｖａｃの振幅が大きく変動した場合であっても、基準電圧Ｖｒｅｆのレベルが大きく変化しないため、ＬＥＤ３０〜３９の駆動電流Ｉｓの電流値の変化を抑制できる。

また、ＬＥＤ駆動回路１０では、起動時から、期間ＴＡより長い期間ＴＢだけ経過するまではＮＭＯＳトランジスタ６６がオンすることは無い。つまり、起動時には、交流電圧Ｖａｃの振幅に関わらず、整流電圧Ｖｒｅｃが分圧比Ａで分圧された基準電圧Ｖｒｅｆ１が常に出力される。したがって、ＬＥＤ３０〜３９に大きな電流が流れることはなく、ＬＥＤ駆動回路１０には、いわゆるソフトスタート機能が実現されることになる。

また、コンパレータ８２を用いることにより、電圧Ｖｃ１のレベルが所定レベルＶＡとなると、確実にコンデンサ６７を放電することができる。

また、インバータ１９０を用いてコンデンサ６７を充放電させる構成とし場合には、例えば、素子数を減らすことが可能となる。

また、整流電圧Ｖｒｅｃが印加された分圧回路６５の分圧比を調整することにより、単純な構成で、整流電圧Ｖｒｅｃに相似形の基準電圧Ｖｒｅｆのレベルを変化させることができる。

なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

ＬＥＤ駆動回路１０では、ＬＥＤ３０〜３９がインダクタ４１に接続されており、非絶縁型の回路構成となっているがこれに限られるものではない。例えば、ＮＭＯＳトランジスタ４０がスイッチングされた際のエネルギーが、トランス（不図示）を介してＬＥＤに供給されるような回路（絶縁型の回路）であっても、本実施形態と同様の効果を得ることができる。

また、例えば、ＮＭＯＳトランジスタ６６の代わりにトランスミッションゲート等を用いても良い。

また、交流電圧Ｖａｃの振幅が例えば９０〜１４０Ｖの範囲で変動する際に、所定レベルＶＡを、整流電圧Ｖｒｅｃの振幅が１４０Ｖとなる際の電圧Ｖｃ１のレベルより高いレベルとしても良い。このような場合、図５に示す場合と同様に、確実にソフトスタートが実現される。

また、スイッチング制御回路８３は、例えば、発振回路９０等の発振信号Ｖｏｓｃに基づいて、ＮＭＯＳトランジスタ４０をスイッチングする。

１０ ＬＥＤ駆動回路
２０ 全波整流回路
２１ 平滑化回路
２２ 基準電圧生成回路
３０〜３９ 発光素子（ＬＥＤ）
４０，１０３〜１０５ ＮＭＯＳトランジスタ
４１ インダクタ
４２，１６５ ダイオード
４３，６０，６１，７０〜７２，１００〜１０２，１６０〜１６１ 抵抗
５０，５１，５５〜５７ 制御ＩＣ
６２，６７，１０９，１３１ コンデンサ
６５ 分圧回路
８０ 電源回路
８１ 基準電圧回路
８２，９１，１１０，１３３，１６２ コンパレータ
８３ スイッチング制御回路
９０，１２０，１４０，１５０ 発振回路（ＯＳＣ）
９２ ＳＲフリップフロップ
９３ 駆動回路
１０７，１０８，１３２ バイアス電流源
１１１，１３４，１６４，１９０ インバータ
１０６，１３０ ＰＭＯＳトランジスタ
１６３ ＡＮＤ回路
ＤＣ，ＳＷ，ＲＩＮ，ＣＳ，ＯＵＴ，ＴＲ 端子

Claims (5)

1. 交流電圧を全波整流した整流電圧を出力する整流回路と、
   前記整流電圧を分圧した分圧電圧を基準電圧として出力する分圧回路と、
   オンされると発光素子の駆動電流を前記整流電圧に応じて増加させ、オフされると前記発光素子の前記駆動電流を減少させるトランジスタと、
   所定期間毎に前記トランジスタをオンまたはオフの何れか一方の状態とし、前記トランジスタに流れる電流に応じた電圧が上昇して前記基準電圧となると前記トランジスタを他方の状態とする制御回路と、
   前記整流電圧の振幅が所定の振幅より大きい場合、前記基準電圧が低下するよう前記分圧回路の分圧比を第１の分圧比とし、前記整流電圧の振幅が前記所定の振幅より小さい場合、前記基準電圧が上昇するよう前記分圧比を第２の分圧比とする分圧比調整回路と、
   を備えることを特徴とする発光素子駆動回路。
2. 請求項１に記載の発光素子駆動回路であって、
   前記分圧比調整回路は、
   前記整流電圧に応じた電圧を平滑化した直流電圧を出力する平滑化回路と、
   前記直流電圧のレベルが、前記所定の振幅の前記整流電圧に応じた電圧が前記平滑化回路で平滑化された際に得られる電圧のレベルを示す第１のレベルより低いとコンデンサを充電し、前記直流電圧のレベルが前記第１のレベルより高いと前記コンデンサを放電する充放電回路と、
   前記コンデンサの充電電圧のレベルが第２のレベルより高いと、前記分圧比を前記第２の分圧比とし、前記充電電圧のレベルが前記第２のレベルより低いと、前記分圧比を前記第１の分圧比とするスイッチと、
   を備え、
   前記充放電回路は、
   前記所定の振幅の前記整流電圧が前記平滑化回路で平滑化されてから、前記直流電圧のレベルが前記第１のレベルとなるとなるまでの第１の期間より長い第２の期間で、前記充電電圧のレベルが前記第２のレベルとなるように前記コンデンサを充電すること、
   を特徴とする発光素子駆動回路。
3. 請求項２に記載の発光素子駆動回路であって、
   前記充放電回路は、
   前記第１のレベルの電圧を生成する電圧生成回路と、
   反転入力端子に印加される前記直流電圧と、非反転入力端子に印加される前記電圧生成回路で生成された前記第１のレベルの電圧と、に基づいて前記コンデンサを充放電する比較回路と、
   を含むことを特徴とする発光素子駆動回路。
4. 請求項２に記載の発光素子駆動回路であって、
   前記充放電回路は、
   前記直流電圧のレベルが前記第１のレベルより低いと前記コンデンサを充電し、前記直流電圧のレベルが前記第１のレベルより高いと前記コンデンサを放電するインバータ回路であること、
   を特徴とする発光素子駆動回路。
5. 請求項２〜４に記載の発光素子駆動回路であって、
   前記分圧回路は、
   前記整流電圧が印加される第１抵抗と、前記第１抵抗に直列接続される第２抵抗と、前記第２抵抗に直列接続され、接地電圧が印加される第３抵抗と、を含み、
   前記基準電圧は、
   前記第２及び第３抵抗が接続されたノードの電圧であり、
   前記スイッチは、
   前記第２抵抗に並列に接続されてなること、
   を特徴とする発光素子駆動回路。

Images