JP5784846B2 - Amplifier with reduced source degeneration inductance - Google Patents
Amplifier with reduced source degeneration inductance Download PDFInfo
- Publication number
- JP5784846B2 JP5784846B2 JP2014556820A JP2014556820A JP5784846B2 JP 5784846 B2 JP5784846 B2 JP 5784846B2 JP 2014556820 A JP2014556820 A JP 2014556820A JP 2014556820 A JP2014556820 A JP 2014556820A JP 5784846 B2 JP5784846 B2 JP 5784846B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- amplifier
- circuit
- inductance
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
[0001]本開示は、一般に電子機器に関し、より詳細には、改善された性能を有する増幅器に関する。 [0001] The present disclosure relates generally to electronic equipment, and more particularly to amplifiers with improved performance.
[0002]ワイヤレス通信システムにおけるワイヤレスデバイス（たとえば、セルラーフォンまたはスマートフォン）は、双方向通信のためのデータを送信および受信し得る。ワイヤレスデバイスは、データ送信のための送信機と、データ受信のための受信機とを含み得る。データ送信では、送信機は、無線周波（ＲＦ）キャリア信号をデータで変調して変調されたＲＦ信号を取得し、変調されたＲＦ信号を増幅して、適切な出力電力レベルを有する出力ＲＦ信号を取得し、アンテナを介して出力ＲＦ信号を基地局に送信し得る。データ受信では、受信機は、アンテナを介して受信ＲＦ信号を取得し得、受信ＲＦ信号を調整し処理して、基地局によって送られたデータを復元し得る。 [0002] A wireless device (eg, a cellular phone or a smartphone) in a wireless communication system may transmit and receive data for two-way communication. A wireless device may include a transmitter for data transmission and a receiver for data reception. For data transmission, the transmitter modulates a radio frequency (RF) carrier signal with data to obtain a modulated RF signal, amplifies the modulated RF signal, and an output RF signal having an appropriate output power level And an output RF signal may be transmitted to the base station via the antenna. For data reception, the receiver may obtain the received RF signal via the antenna and may condition and process the received RF signal to recover the data sent by the base station.
[0003]送信機は、電力増幅器などの様々な回路を含み得る。電力増幅器の性能は、電力増幅器の回路設計、電力増幅器を実装するために使用されるトランジスタなど、様々なファクタの影響を受けることがある。電力増幅器の性能は、性能に大きい影響を及ぼし得る、寄生（parasitic）などの他のファクタの影響を受けることもある。 [0003] The transmitter may include various circuits such as a power amplifier. The performance of a power amplifier may be affected by various factors, such as the circuit design of the power amplifier and the transistors used to implement the power amplifier. The performance of a power amplifier may be affected by other factors, such as parasitic, which can have a significant impact on performance.
[0014]以下に示す発明を実施するための形態は、本開示の例示的な設計を説明するものであり、本開示が実施され得る唯一の設計を表すものではない。「例示的」という用語は、本明細書では、「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる設計も、必ずしも他の設計よりも好ましいまたは有利であると解釈されるべきではない。詳細な説明は、本開示の例示的な設計の完全な理解を与えるための具体的な詳細を含む。本明細書で説明する例示的な設計はこれらの具体的な詳細なしに実施され得ることが当業者には明らかであろう。いくつかの事例では、本明細書で提示する例示的な設計の新規性を不明瞭にしないように、よく知られている構造およびデバイスをブロック図の形式で示す。 [0014] The following detailed description describes exemplary designs of the present disclosure and is not intended to represent the only designs in which the present disclosure can be implemented. The term “exemplary” is used herein to mean “serving as an example, instance, or illustration”. Any design described herein as "exemplary" is not necessarily to be construed as preferred or advantageous over other designs. The detailed description includes specific details for the purpose of providing a thorough understanding of the example designs of the present disclosure. It will be apparent to those skilled in the art that the exemplary designs described herein can be practiced without these specific details. In some instances, well-known structures and devices are shown in block diagram form in order to avoid obscuring the novelty of the exemplary designs presented herein.
[0015]本明細書では、増幅器および他の能動回路（active circuits）の不要なソースディジェネレーションインダクタンス（undesired source degeneration inductance）を低減するための技法について説明する。ソースディジェネレーションインダクタンスは、トランジスタのソース／エミッタと回路接地（circuit ground）との間のインダクタンスである。ソースディジェネレーションインダクタンスは、線形性を改善し、雑音を低減し、および／または他の利益を得るために、いくつかの増幅器（たとえば、低雑音増幅器）において望まれることがある。そのような増幅器では、ソースディジェネレーションインダクタンスを得るために、好適な値のインダクタがトランジスタのソース／エミッタと回路接地との間に意図的に結合され得る。しかしながら、ソースディジェネレーションインダクタンスは、増幅器利得を低減し、および／または性能を劣化させることがあるので、いくつかの増幅器（たとえば、電力増幅器）において不要であることがある。不要なソースディジェネレーションインダクタンスは、寄生および／または他の現象から生じ得、以下で説明するように緩和され得る。 [0015] This document describes techniques for reducing unwanted source degeneration inductance in amplifiers and other active circuits. Source degeneration inductance is the inductance between the source / emitter of a transistor and circuit ground. Source degeneration inductance may be desired in some amplifiers (eg, low noise amplifiers) to improve linearity, reduce noise, and / or obtain other benefits. In such an amplifier, a suitable value inductor can be intentionally coupled between the source / emitter of the transistor and circuit ground to obtain the source degeneration inductance. However, source degeneration inductance may be unnecessary in some amplifiers (eg, power amplifiers) as it may reduce amplifier gain and / or degrade performance. Unwanted source degeneration inductance can result from parasitics and / or other phenomena and can be mitigated as described below.
[0016]本明細書で説明する不要なソースディジェネレーションインダクタンスを低減するための技法は、電力増幅器、駆動増幅器、可変利得増幅器など、様々なタイプの増幅器のために使用され得る。本技法はまた、ミキサ、発振器など、他の能動回路のためにも使用され得る。明快のために、本技法について、電力増幅器に関して以下で説明する。本技法はまた、セルラーフォン、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ワイヤレスモデム、ラップトップコンピュータ、スマートブック、ネットブック、コードレスフォン、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、コンシューマー電子デバイスなど、様々なタイプのワイヤレスデバイスのためにも使用され得る。 [0016] The techniques for reducing unwanted source degeneration inductance described herein may be used for various types of amplifiers, such as power amplifiers, drive amplifiers, variable gain amplifiers. The technique may also be used for other active circuits such as mixers, oscillators, etc. For clarity, the technique is described below with respect to a power amplifier. The technique also includes cellular phones, smartphones, tablets, personal digital assistants (PDAs), handheld devices, wireless modems, laptop computers, smart books, netbooks, cordless phones, wireless local loop (WLL) stations, Bluetooth®. It can also be used for various types of wireless devices such as devices, consumer electronic devices, etc.
[0017]図１に、ワイヤレスデバイス１００の例示的な設計のブロック図を示す。この例示的な設計では、ワイヤレスデバイス１００は、データプロセッサ／コントローラ１１０と、トランシーバ１２０と、アンテナ１５４とを含む。トランシーバ１２０は、双方向ワイヤレス通信をサポートする送信機１３０と受信機１６０とを含む。ワイヤレスデバイス１００は、ロングタームエボリューション（ＬＴＥ：Long Term Evolution）、符号分割多元接続（ＣＤＭＡ）１Ｘまたはｃｄｍａ２０００、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、モバイル通信用グローバルシステム（ＧＳＭ（登録商標）：Global System for Mobile Communications）、ＩＥＥＥ８０２．１１などをサポートし得る。
FIG. 1 shows a block diagram of an exemplary design of
[0018]送信経路では、データプロセッサ１１０は、送信されるべきデータを処理（たとえば、符号化および変調）し、送信機１３０にアナログ出力信号を与える。送信機１３０内で、送信回路１３２は、アナログ出力信号を増幅し、フィルタ処理し、ベースバンドからＲＦにアップコンバートし、変調されたＲＦ信号を与える。送信回路１３２は、増幅器、フィルタ、ミキサ、発振器、局部発振器（ＬＯ）生成器（a local oscillator (LO) generator）、位相ロックループ（ＰＬＬ：phase locked loop）などを含み得る。電力増幅器（ＰＡ）１４０は、変調されたＲＦ信号を受信し、増幅し、適切な出力電力レベルを有する増幅されたＲＦ信号を与える。インピーダンス整合回路１５０は、電力増幅器１４０のための出力インピーダンス整合を実行する。整合回路１５０は、電力増幅器１４０から増幅されたＲＦ信号を受信し、出力ＲＦ信号を与え、その出力ＲＦ信号は、スイッチ／デュプレクサ１５２を介してルーティングされ、アンテナ１５４を介して送信される。
[0018] In the transmit path, the
[0019]受信経路では、アンテナ１５４は、基地局および／または他の送信機局から信号を受信し、受信ＲＦ信号を与え、その受信ＲＦ信号は、スイッチ／デュプレクサ１５２を介してルーティングされ、受信機１６０に与えられる。受信機１６０内で、インピーダンス整合回路１６２は、低雑音増幅器（ＬＮＡ）１６４のための入力インピーダンス整合を実行する。ＬＮＡ１６４は、整合回路１６２からの受信ＲＦ信号を増幅し、増幅された信号を与える。受信回路１６６は、増幅された信号を増幅し、フィルタ処理し、ＲＦからベースバンドにダウンコンバートし、データプロセッサ１１０にアナログ入力信号を与える。受信回路１６６は、増幅器、フィルタ、ミキサ、発振器、ＬＯ生成器、ＰＬＬなどを含み得る。
[0019] In the receive path,
[0020]図１は、送信機１３０および受信機１６０の例示的な設計を示す。送信機１３０および／または受信機１６０は、図１に示されていない、異なるおよび／または追加の回路を含み得る。たとえば、送信機１３０は、電力増幅器１４０より前に駆動増幅器を含み得る。トランシーバ１２０の全部または一部分は、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣなどの上に実装され得る。たとえば、送信回路１３２、電力増幅器１４０、ＬＮＡ１６４、受信回路１６６、ならびに整合回路１５０および１６２は、ＲＦＩＣ上に実装され得る。電力増幅器１４０および場合によっては他の回路は、別々のＩＣまたは回路モジュール上にも実装され得る。整合回路１５０および／または１６２ならびに場合によっては他の回路は、別々のＩＣまたは回路モジュール上にも実装され得る。
[0020] FIG. 1 shows an exemplary design of
[0021]データプロセッサ／コントローラ１１０は、ワイヤレスデバイス１００のための様々な機能を実行し得る。たとえば、データプロセッサ１１０は、送信機１３０を介して送信され、受信機１６０を介して受信されるデータの処理を実行し得る。コントローラ１１０は、送信回路１３２、受信回路１６６、電力増幅器１４０、整合回路１５０および／または１６２、スイッチ／デュプレクサ１５２などの動作を制御し得る。メモリ１１２は、データプロセッサ／コントローラ１１０のためのプログラムコードおよびデータを記憶し得る。データプロセッサ／コントローラ１１０は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上に実装され得る。
[0021] The data processor /
[0022]ワイヤレスデバイス１００内の電力増幅器１４０は、シングルエンド設計または差動設計（a single-ended design or a differential design）を用いて実装され得る。シングルエンド電力増幅器（single-ended power amplifier）がシングルエンド入力信号を受信し、シングルエンド出力信号を与える。差動電力増幅器（differential power amplifier）が差動入力信号（a differential input）を受信し、差動出力信号を与える。シングルエンド電力増幅器は、（ｉ）アンテナを介した送信より前に出力信号を差動からシングルエンドに変換するために、トランスフォーマ（a transformer）が必要とされず、（ｉｉ）電力結合器（a power combiner）が必要とされないので、実装がより簡単であり得る。
[0022] The
[0023]図２に、図１のシングルエンド電力増幅器１４０の例示的な設計の概略図を示す。電力増幅器１４０は、スタック中で（in a stack）結合されたＫ個のＮチャネル金属酸化膜半導体（ＮＭＯＳ：N-channel metal oxide semiconductor）トランジスタ２１０ａ〜２１０ｋを含み、Ｋは任意の整数値であり得る。最下部のＮＭＯＳトランジスタ（bottommost NMOS transistor）２１０ａは、電力増幅器１４０のための利得トランジスタであり、（ｉ）それのソースは接続２１６を介して回路接地に結合され、（ｉｉ）それのゲートは交流（ＡＣ）結合キャパシタ（an alternating current (AC) coupling capacitor）２２２を介して入力ＲＦ信号（ＲＦｉｎ）を受信する。スタック中のより上の各ＮＭＯＳトランジスタ２１０は、それのソースがスタック中の下の別のＮＭＯＳトランジスタのドレインに結合される。最上部のＮＭＯＳトランジスタ（topmost NMOS transistor）２１０ｋは、それのドレインが増幅されたＲＦ信号（ＲＦａｍｐ）を与える。負荷インダクタ２１４は、電源（Ｖｄｄ）と最上部のＮＭＯＳトランジスタ２１０ｋのドレインとの間に結合され、電力増幅器１４０のための直流（ＤＣ）バイアス電流を与える。ＮＭＯＳトランジスタ２１０ａ〜２１０ｋのゲートは、それぞれＫ個の抵抗器２２０ａ〜２２０ｋを介して、Ｋ個のバイアス電圧Ｖｂｉａｓ１〜ＶｂｉａｓＫを受信する。バイアス電圧は、電力増幅器１４０が有効にされた（enabled）ときにそれをオンにし（turn on）、電力増幅器１４０が無効にされた（disabled）ときにそれをオフにする（turn off）ために生成され得る。
[0023] FIG. 2 shows a schematic diagram of an exemplary design of single-ended
[0024]増幅されたＲＦ信号は、各ＮＭＯＳトランジスタ２１０の破壊電圧を超え得る大きい電圧スイング（voltage swing）を有し得る。増幅されたＲＦ信号の大きい電圧スイングは、Ｋ個のＮＭＯＳトランジスタ２１０ａ〜２１０ｋにわたって、ほぼ等しく分割または分散され得る。次いで、各ＮＭＯＳトランジスタ２１０は、高い信頼性を実現するために、各ＮＭＯＳトランジスタの破壊電圧よりも小さくなり得る、増幅されたＲＦ信号のわずかな電圧スイング（a fraction of the voltage swing of the amplified RF signal）のみを観測し得る。Ｋ個のバイアス電圧Ｖｂｉａｓ１〜ＶｂｉａｓＫは、たとえば、各ＮＭＯＳトランジスタが電圧スイングの約１／Ｋを観測するように、増幅されたＲＦ信号の所望の電圧分割を行う（provide the desired voltage splitting）ように選択され得る。
[0024] The amplified RF signal may have a large voltage swing that may exceed the breakdown voltage of each NMOS transistor 210. The large voltage swing of the amplified RF signal can be divided or distributed approximately equally across the
[0025]図２は、シングルエンド電力増幅器の例示的な設計を示すが、シングルエンド電力増幅器は他の方法でも実装され得る。たとえば、シングルエンド電力増幅器は、他のタイプのトランジスタ、または他の回路トポロジーなどを用いて実装され得る。 [0025] Although FIG. 2 shows an exemplary design of a single-ended power amplifier, the single-ended power amplifier may be implemented in other ways. For example, a single-ended power amplifier can be implemented using other types of transistors, other circuit topologies, or the like.
[0026]図３に、図１のインピーダンス整合回路１５０の例示的な設計であるインピーダンス整合回路１５０ａの概略図を示す。この例示的な設計では、整合回路１５０ａは直列インダクタ（a series inductor）２５２とシャントキャパシタ（a shunt capacitor）２５４とを含む。インダクタ２５２は、整合回路１５０ａの入力と出力との間に結合される。キャパシタ２５４は、整合回路１５０ａの出力と接続２５６を介した回路接地との間に結合される。
[0026] FIG. 3 shows a schematic diagram of an
[0027]電力増幅器１４０は、接続２１６を介して回路接地に結合される。電力増幅器１４０はまた、接続２１２を介してＶｄｄ電源に結合される。バイパスキャパシタ２１８は、Ｖｄｄ電源と回路接地との間に結合され、Ｖｄｄ電源上で高周波雑音のフィルタ処理を行う。
[0027]
[0028]再び図２を参照すると、電力増幅器１４０は利得トランジスタ２１０ａを含み、利得トランジスタ２１０ａのソースは、接続２１６を介して回路接地に接続される。接続２１６は、接続２１６を実装するために使用されるルーティングトレース（routing traces）、スルービア（thru-via）、および／またはボンドワイヤ（bond wires）から生じ得る寄生インダクタンス（parasitic inductance）を本質的に含む。寄生インダクタンスは、電力増幅器１４０の利得を低減することができるソースディジェネレーションインダクタンスとして働く。
[0028] Referring again to FIG. 2,
[0029]概して、増幅器（たとえば、図２の電力増幅器１４０）は、利得トランジスタ（たとえば、図２のＮＭＯＳトランジスタ２１０ａ）のソースにおいて何らかのソースディジェネレーションインダクタンスを本質的に有する。利得トランジスタのソースとそれの回路接地との間の０オーム接続を実現することが物理的に不可能であるので、ソースディジェネレーションインダクタンスが生じる。ソースディジェネレーションインダクタンスの量は、利得トランジスタのソースと回路接地との間の相互接続（interconnection）に依存する。この相互接続は、ルーティングトレース、スルービア、ボンドワイヤなどから構成され得る。
[0029] In general, an amplifier (eg,
[0030]図４に、低減されたソースディジェネレーションインダクタンスをもつ電力増幅器１４０の例示的な設計の概略図を示す。図４に示す例示的な設計では、接地接続（a ground connection）２１６ａは、電力増幅器１４０のための接地接続２１６の例示的な一実装形態であり、接地接続２５６ａは、図３の整合回路１５０ａ内のキャパシタ２５４のための接地接続２５６の例示的な一実装形態である。接地接続２１６ａは、電力増幅器１４０のソースディジェネレーションインダクタンスとして働く寄生インダクタンス４１６を含む。接地接続２５６ａは、寄生インダクタンス４１６に磁気的に結合された寄生インダクタンス４５６を含む。
[0030] FIG. 4 shows a schematic diagram of an exemplary design of
[0031]図４に示すように、低減されたソースディジェネレーションインダクタンスを有する電力増幅器１４０は、電力増幅器１４０の接地接続２１６ａの不要なソースディジェネレーションインダクタンス４１６をインピーダンス整合回路１５０ａの接地接続２５６ａの寄生インダクタンス４５６に磁気的に結合することによって得られ得る。電力増幅器１４０は整合回路１５０ａに増幅されたＲＦ信号を与え得、増幅されたＲＦ信号の大部分は、整合回路１５０ａの接地接続２５６ａの寄生インダクタンス４５６を流れ得る。電力増幅器１４０の不要なソースディジェネレーションインダクタンス４１６を整合回路１５０ａの寄生インダクタンス４５６に磁気的に結合することによって、電力増幅器１４０の不要なソースディジェネレーションインダクタンス４１６は効果的に低減され得、電力増幅器１４０の利得は改善され得る。
[0031] As shown in FIG. 4, a
[0032]例示的な設計では、キャパシタ２５４の接地接続２５６は、電力増幅器１４０の接地接続２１６の所定の距離内に位置し得る。所定の距離は回路適用例に依存し得る。電力増幅器１４０がソースディジェネレーションによってかなり制限される回路適用例では、キャパシタ２５４の接地接続２５６は、電力増幅器１４０の接地接続２１６のできるだけ近くに位置し得る。電力増幅器１４０がソースディジェネレーションにあまり敏感でない回路適用例では、接地接続２１６と２５６との間の距離はより大きくなり得る。磁気結合（magnetic coupling）の後に残されたソースディジェネレーションの量は、
Ｌdegen_with_coupling = (1-ｋfactor)* Ｌdegen_without_coupling , 式（１）
のように近似され得る。上式で、Ｌdegen_without_couplingは、結合のないディジェネレーションインダクタンスであり、Ｌdegen_with_couplingは、結合のあるディジェネレーションインダクタンスであり、ｋfactorは、接地接続２５６と接地接続２１６との間の結合係数（coupling factor）である。
[0032] In an exemplary design, the ground connection 256 of the
L degen_with_coupling = (1- k factor) * L degen_without_coupling, equation (1)
Can be approximated as follows. In the above equation, L Degen_without_coupling is degeneration inductance without binding, L Degen_with_coupling is degeneration inductance with coupling, k factor, the coupling coefficient between the ground connection 256 and the ground connection 216 (coupling factor ).
[0033]式（１）はいくつかの仮定に基づく。特に、式（１）では、接地接続２１６および２５６を流れる電流は大きさが同じであり、寄生インダクタンス４１６と寄生インダクタンス４５６とは同じであると仮定する。式（１）は、より一般的な場合、たとえば、上記の仮定のうちのいずれか１つが成り立たない場合に変更され得る。
[0033] Equation (1) is based on several assumptions. In particular, Equation (1) assumes that the currents flowing through the
[0034]図５に、図１の電力増幅器１４０およびインピーダンス整合回路１５０の例示的な設計を示す。この例示的な設計では、電力増幅器１４０および整合回路１５０はＩＣチップ５１０上に実装される。ＩＣチップ５１０は、フリップチップ技術（flip-chip technology）を使用してＩＣパッケージ５２０上に実装される（mounted）。ＩＣパッケージ５２０は回路基板（a circuit board）５３０上に実装される。
FIG. 5 shows an exemplary design of
[0035]メイン／基準接地平面（main/reference ground plane）５６０は回路基板５３０上に形成される。電力増幅器１４０は、ＩＣパッケージ５２０を通る電気的接続５４２と回路基板５３０上の電気的接続５４４とを介してメイン／基準接地平面５６０に接続される。電力増幅器１４０のための接地接続２１６ｂは、電気的接続５４２および５４４と、場合によっては他の電気的接続とを含む。接地接続２１６ｂは、図２および図３の接地接続２１６の別の例示的な実装形態である。インピーダンス整合回路１５０は、ＩＣパッケージ５２０を通る電気的接続５５２と回路基板５３０上の電気的接続５５４とを介してメイン／基準接地平面５６０に接続される。整合回路１５０のための接地接続２５６ｂは、電気的接続５５２および５５４と、場合によっては他の電気的接続とを含む。接地接続２５６ｂは、図３の接地接続２５６の別の例示的な実装形態である。
[0035] A main /
[0036]概して、回路（たとえば、電力増幅器またはインピーダンス整合回路）は、オンチップ電気的接続、オンパッケージ電気的接続、および／またはオンボード電気的接続を介して回路接地に接続され得る。電気的接続は、ルーティングトレース、スルービア、ボンドワイヤなどを含み得る。各電気的接続は、本質的に誘導性であり得る一定のインピーダンスに関連する。 [0036] Generally, a circuit (eg, a power amplifier or impedance matching circuit) may be connected to circuit ground via an on-chip electrical connection, an on-package electrical connection, and / or an on-board electrical connection. Electrical connections can include routing traces, through vias, bond wires, and the like. Each electrical connection is associated with a certain impedance that may be inductive in nature.
[0037]電力増幅器１４０は、接続２１６に関連する寄生インダクタンスによる不要なソースディジェネレーションインダクタンスを本質的に含み得る。ソースディジェネレーションインダクタンスは、電力増幅器１４０の利得をかなり低減し得、増幅器性能を著しく制限し得る。したがって、ソースディジェネレーションインダクタンスは、利用可能な増幅器利得がほとんど設計要件を満たさない、利得敏感適用例（gain sensitive applications）においておよび／またはＩＣ技術において大いに望ましくないことがある。
[0037] The
[0038]図６に、低減されたソースディジェネレーションインダクタンスをもつ電力増幅器１４０の別の例示的な設計の概略図を示す。図６に示す例示的な設計では、電力増幅器１４０は、ＩＣパッケージ５２０と回路基板５３０とを通る接地接続２１６ｂを介して回路接地に結合される。接地接続２１６ｂは、（ｉ）寄生インダクタンス６４２によってモデル化される、ＩＣパッケージ５２０を通る電気的接続５４２（たとえば、スルービア）と、（ｉｉ）寄生インダクタンス６４４によってモデル化される、回路基板５３０を通る電気的接続５４４（たとえば、別のスルービア）とを含む。寄生インダクタンス６４２および６４４は、電力増幅器１４０の不要なソースディジェネレーションインダクタンスとして働く。整合回路１５０ａ中のキャパシタ２５４は、ＩＣパッケージ５２０と回路基板５３０とを通る接地接続２５６ｂを介して回路接地に結合される。接地接続２５６ｂは、（ｉ）寄生インダクタンス６５２によってモデル化される、ＩＣパッケージ５２０を通る電気的接続５５２（たとえば、スルービア）と、（ｉｉ）寄生インダクタンス６５４によってモデル化される、回路基板５３０を通る電気的接続５５４（たとえば、別のスルービア）とを含む。フリップチップ技術では、寄生インダクタンスは、ＩＣチップ５１０上の接地平面を回路基板５３０上のメイン／基準接地平面５６０に接続するＩＣパッケージ５２０において見つけられる垂直構造、または回路設計者によって回路接地として定義される何らかのパッケージ内側層（package inner layer）によって形成され得る。
[0038] FIG. 6 shows a schematic diagram of another example design of a
[0039]ＩＣパッケージ５２０内で、寄生インダクタンス６４６が、電力増幅器１４０とキャパシタ２５４との間の接地接続をモデル化する。回路基板５３０内で、寄生インダクタンス６４８が、電力増幅器１４０とキャパシタ２５４との間の接地接続をモデル化する。
[0039] Within
[0040]図６に示すように、寄生インダクタンス６５２は、ＩＣパッケージ５２０上で寄生インダクタンス６４２に磁気的に結合され得る。寄生インダクタンス６５４は、回路基板５３０上で寄生インダクタンス６４４に磁気的に結合され得る。寄生インダクタンス６４２、６４４、６５２および６５４は、ＩＣパッケージ５２０および回路基板５３０上で接地スルービア（ground thru-vias）によって形成され得る。したがって、ＩＣパッケージ５２０のみ、または回路基板５３０のみ、またはＩＣパッケージ５２０と回路基板５３０の両方の上での寄生インダクタンスの磁気結合は、接地スルービアの適切な配置によって達成され得る。
[0040] As shown in FIG. 6, the parasitic inductance 652 may be magnetically coupled to the
[0041]図６に示すように、低減されたソースディジェネレーションインダクタンスを有する電力増幅器１４０は、電力増幅器１４０の接地接続２１６ｂの不要なソースディジェネレーションインダクタンス６４２および６４４を電力増幅器１４０に結合されたインピーダンス整合回路１５０ａの接地接続２５６ｂの寄生インダクタンス６５２および６５４に磁気的に結合することによって得られ得る。電力増幅器１４０は整合回路１５０ａに増幅されたＲＦ信号を与え得、増幅されたＲＦ信号の大部分は、整合回路１５０ａの接地接続２５６ｂの寄生インダクタンス６５２および６５４を流れ得る。電力増幅器１４０の不要なソースディジェネレーションインダクタンス６４２および６４４を整合回路１５０ａの寄生インダクタンス６５２および６５４に磁気的に結合することによって、電力増幅器１４０の不要なソースディジェネレーションインダクタンス６４２および６４４は効果的に低減され得、電力増幅器１４０の利得は改善され得る。
[0041] As shown in FIG. 6, a
[0042]図７に、低減されたソースディジェネレーションインダクタンスをもつ電力増幅器１４０およびインピーダンス整合回路１５０ｂの例示的な設計の概略図を示す。整合回路１５０ｂは、図１の整合回路１５０の別の例示的な設計であり、２つのＬセクション２５０および２６０を含む。第１のＬセクション２５０は直列インダクタ２５２とシャントキャパシタ２５４とを含み、第２のＬセクション２６０は直列インダクタ２６２とシャントキャパシタ２６４とを含む。インダクタ２５２は、整合回路１５０ｂの入力と中間ノードＸとの間に結合される。キャパシタ２５４は、ノードＸと接続２５６ｂを介した回路接地との間に結合される。インダクタ２６２は、ノードＸと整合回路１５０ｂの出力との間に結合される。キャパシタ２６４は、整合回路１５０ｂの出力と接続２６６を介した回路接地との間に結合される。概して、整合回路は任意の数のセクションを含み得、各セクションは、（図７に示す）Ｌトポロジーまたは何らかの他の回路トポロジーを用いて実装され得る。
[0042] FIG. 7 shows a schematic diagram of an exemplary design of
[0043]図７に示すように、電力増幅器１４０は、ＩＣパッケージ５２０上の寄生インダクタンス６４２と回路基板５３０上の寄生インダクタンス６４４とを含む接地接続２１６ｂを介して回路接地に結合される。第１のＬセクション２５０におけるキャパシタ２５４は、ＩＣパッケージ５２０上の寄生インダクタンス６５２と回路基板５３０上の寄生インダクタンス６５４とを含む接地接続２５６ｂを介して回路接地に結合される。第２のＬセクション２６０におけるキャパシタ２６４は、ＩＣパッケージ５２０上の寄生インダクタンス６６２と回路基板５３０上の寄生インダクタンス６６４とを含む接地接続２６６を介して回路接地に結合される。
[0043] As shown in FIG. 7, the
[0044]ＩＣパッケージ５２０内で、寄生インダクタンス６４６は、電力増幅器１４０とキャパシタ２５４との間の接地接続をモデル化する。寄生インダクタンス６５６が、キャパシタ２５４とキャパシタ２６４との間の接地接続をモデル化する。回路基板５３０内で、寄生インダクタンス６４８は、電力増幅器１４０とキャパシタ２５４との間の接地接続をモデル化する。寄生インダクタンス６５８が、キャパシタ２５４とキャパシタ２６４との間の接地接続をモデル化する。
[0044] Within
[0045]図７に示すように、寄生インダクタンス６５２は、ＩＣパッケージ５２０上で寄生インダクタンス６４２に磁気的に結合され得る。寄生インダクタンス６６２も、ＩＣパッケージ５２０上で寄生インダクタンス６４２に磁気的に結合され得る（図７に図示せず）。インダクタンス６４２とインダクタンス６６２との間の磁気結合は、インダクタンス６４２とインダクタンス６５２との間の磁気結合よりも少なくなり得る。図７に示すように、寄生インダクタンス６５４は、回路基板５３０上で寄生インダクタンス６４４に磁気的に結合され得る。寄生インダクタンス６６４も、回路基板５３０上で寄生インダクタンス６４４に磁気的に結合され得る（図７に図示せず）。インダクタンス６４４とインダクタンス６６４との間の磁気結合は、インダクタンス６４４とインダクタンス６５４との間の磁気結合よりも少なくなり得る。
[0045] As shown in FIG. 7, the parasitic inductance 652 may be magnetically coupled to the
[0046]電力増幅器１４０の出力インピーダンス（Ｚａｍｐ）は、一般に、インピーダンス整合回路１５０の出力における負荷インピーダンス（Ｚｌｏａｄ）よりもはるかに低い。負荷インピーダンス（a load impedance）は、図１のアンテナ１５４またはデュプレクサ１５２のインピーダンスであり得る。増幅器出力インピーダンスが負荷インピーダンスよりもはるかに小さいので、インピーダンス整合回路１５０は、インピーダンスが整合回路の各Ｌセクションの後に増大するように設計され得る。図７に示す２段設計では、整合回路１５０ｂは、ノードＸ（Ｚｘ）におけるインピーダンスが増幅器出力インピーダンスよりも大きいが、負荷インピーダンスよりも小さくなる、すなわちＺａｍｐ＜Ｚｘ＜Ｚｌｏａｄとなるように設計され得る。たとえば、整合回路１５０ｂは、最大帯域幅を取得するために、ノードＸにおけるインピーダンスが幾何学的にＺａｍｐとＺｌｏａｄとの間にある、すなわち、
となるように設計され得る。いずれの場合も、ノードＸにおけるインピーダンスが負荷インピーダンスよりも小さいので、電力増幅器１４０からの増幅されたＲＦ信号の電流の大部分は、第１のＬセクション２５０におけるインダクタ２５２およびキャパシタ２５４を流れ得る。キャパシタ２５４は、電力増幅器１４０から回路接地への接続２１６ｂのできるだけ近くに配置され得る接続２５６ｂを介して回路接地に接続され得る。電力増幅器１４０の接地接続２１６ｂの近くにキャパシタ２５４の接地接続２５６ｂを配置することによって、寄生インダクタンス６４２と寄生インダクタンス６５２との間で、また、寄生インダクタンス６４４と寄生インダクタンス６５４との間で、より高い磁気結合が達成され得る。より高い磁気結合は電力増幅器１４０のソースディジェネレーションインダクタンスを低減し得、それにより、電力増幅器の利得が改善され得る。
Can be designed to be In either case, since the impedance at node X is less than the load impedance, most of the amplified RF signal current from
[0047]図８Ａに、電力増幅器１４０およびインピーダンス整合回路１５０ａまたは１５０ｂの例示的な部分レイアウトを示す。この例示的な部分レイアウトでは、電力増幅器１４０は、図２の接続２１６の一部であり得る、回路接地への電気的接続／接地スルービア８１６のセットを含む。インダクタ２１４は、（電力増幅器１４０の出力でもある）電力増幅器１４０中の最上部のトランジスタのドレインとＶｄｄ電源（図８Ａに図示せず）との間に結合される。インピーダンス整合回路１５０ａまたは１５０ｂ内のインダクタ２５２は、電力増幅器１４０の出力と中間ノードとの間に結合される。キャパシタ２５４（図８Ａに図示せず）は、インダクタ２５２の端部と、図４の接続２５６ａまたは図６の接続２５６ｂの一部であり得る、回路接地への電気的接続／接地スルービア８５６との間に結合される。電力増幅器１４０のための電気的接続８１６によるソースディジェネレーション／寄生インダクタンスとキャパシタ２５４のための電気的接続８５６による寄生インダクタンスとの間の磁気結合は、電気的接続８１６と電気的接続８５６との間の比較的大きい距離により、比較的弱くなり得る。
[0047] FIG. 8A shows an exemplary partial layout of
[0048]図８Ｂに、低減されたソースディジェネレーションインダクタンスをもつ電力増幅器１４０の例示的な部分レイアウトを示す。この例示的な部分レイアウトでは、電力増幅器１４０は、回路接地への電気的接続／接地スルービア８１６を含む。インピーダンス整合回路１５０ａまたは１５０ｂ内のインダクタ２５２は、電力増幅器１４０の出力と中間ノードとの間に結合される。キャパシタ２５４（図８Ｂに図示せず）は、インダクタ２５２の端部と、図４の接続２５６ａまたは図６の接続２５６ｂの一部であり得る、回路接地への電気的接続／接地スルービア８５８との間に結合される。電力増幅器１４０のための電気的接続８１６によるソースディジェネレーション／寄生インダクタンスとキャパシタ２５４のための電気的接続８５８による寄生インダクタンスとの間の磁気結合は、電気的接続８１６と電気的接続８５８との間のより短い距離により、より強くなり得る。電力増幅器１４０の電気的接続８１６の近くにキャパシタ２５４（すなわち、整合回路１５０中の第１のシャント回路構成要素）の電気的接続８５８を配置することによって、電力増幅器１４０のソースディジェネレーションインダクタンスに対する寄与は著しく低減され得、それにより、電力増幅器１４０の利得が増加し得る。
[0048] FIG. 8B shows an exemplary partial layout of a
[0049]図８Ｂに示すように、分離された接地スルービア／バンプス（separated ground thru-vias/bumps）、すなわち、電力増幅器１４０のための接地接続のための１つまたは複数の接地スルービア、およびキャパシタ２５４（または整合回路１５０の第１のシャント回路構成要素）のための接地接続のための１つまたは複数の他の接地スルービアが存在し得る。これらの接地スルービアは、電力増幅器１４０のソースディジェネレーションインダクタンスとキャパシタ２５４の寄生インダクタンスとの間の磁気結合を改善するために互いに近くに配置され得る。図８Ｂに示すように、整合回路１５０の回路構成要素は、比較的大きいエリアを占有し得、接地スルービアが互いにより近くに配置され得るように構成され得る。
[0049] As shown in FIG. 8B, separated ground thru-vias / bumps, ie, one or more ground through vias for ground connection for
[0050]キャパシタ２５４のための接地接続は、電力増幅器のソースディジェネレーションインダクタンスを低減するために、電力増幅器１４０のための接地接続のより近くに配置され得る。しかしながら、キャパシタ２５４のための接地接続のより近い配置はインダクタ２５２の値に影響を及ぼすことがある。インダクタ２５２、ならびにキャパシタ２５４のための接地接続２５６の寄生インダクタンスは、所望のインピーダンス整合を取得し、電力増幅器１４０のための所望の負荷線（load line）を実装するように設計され得る。概して、インダクタ２５２とキャパシタ２５４のための接地接続２５６による寄生インダクタンスとの間の相互結合を低減することが望ましいことがある。
[0050] The ground connection for
[0051]明快のために、図８Ａおよび図８Ｂは、電力増幅器１４０および整合回路１５０中のいくつかの回路構成要素のみの部分レイアウトを示す。インダクタ２６２およびキャパシタ２６４など、他の回路構成要素は、良好な性能を達成するためにレイアウト中の適切なロケーションにおいて形成され得る。
[0051] For clarity, FIGS. 8A and 8B show a partial layout of only some circuit components in
[0052]図９に、電力増幅器１４０のソースディジェネレーションインダクタンスとキャパシタ２５４のための接地接続の寄生インダクタンスとの間の異なる磁気結合量（different amounts of magnetic coupling）に対する電力増幅器１４０の利得のプロットを示す。図９において、水平軸は、周波数を示し、ギガヘルツ（ＧＨｚ）の単位で与えられる。垂直軸は、電力増幅器１４０の利得を示し、デシベル（ｄＢ）の単位で与えられる。増幅器利得は電力増幅器１４０のＳ２１伝達関数とも呼ばれる。磁気結合の量は、結合係数Ｋ＿ｆａｃｔｏｒによって示される。
[0052] FIG. 9 is a plot of the gain of the
[0053]プロット９１２は、Ｋ＿ｆａｃｔｏｒ＝０．００１である、磁気結合がほとんどない場合の増幅器利得を示す。プロット９１４は、Ｋ＿ｆａｃｔｏｒ＝０．２０１である、磁気結合が小さい場合の増幅器利得を示す。プロット９１６は、Ｋ＿ｆａｃｔｏｒ＝０．４０１である場合の増幅器利得を示す。プロット９１８は、Ｋ＿ｆａｃｔｏｒ＝０．６０１である場合の増幅器利得を示す。プロット９２０は、Ｋ＿ｆａｃｔｏｒ＝０．８０１である、磁気結合がより多い場合の増幅器利得を示す。 [0053] Plot 912 shows the amplifier gain when there is little magnetic coupling, with K_factor = 0.001. Plot 914 shows the amplifier gain when K_factor = 0.201 and the magnetic coupling is small. Plot 916 shows the amplifier gain when K_factor = 0.401. Plot 918 shows the amplifier gain when K_factor = 0.601. Plot 920 shows the amplifier gain for more magnetic coupling with K_factor = 0.801.
[0054]図９のプロット９１２によって示すように、増幅器利得は、電力増幅器１４０の不要なソースディジェネレーションインダクタンスにより制限され得る。図９のプロット９１４〜９２０によって示すように、増幅器利得は、電力増幅器１４０のソースディジェネレーションインダクタンスとキャパシタ２５４のための接地接続の寄生インダクタンスとの間の漸進的に多くなる磁気結合を用いて改善され得る。図９は、ソースディジェネレーションインダクタンスを低減するための、本明細書で説明する技法を使用して、増幅器利得の（たとえば、最高１２ｄＢの）大幅な改善が達成され得ることを示す。
[0054] As indicated by
[0055]上記で説明したように、ソースディジェネレーションインダクタンスを低減するための技法は電力増幅器のために使用され得る。本技法は、オフチップ・メイン接地（off-chip main ground）への接地接続を有し得るシングルエンド電力増幅器に特に適用可能であり得、ＩＣチップ、ＩＣパッケージ、および／または回路基板を介した電気的接続により、大きい不要なソースディジェネレーションインダクタンスを観測する可能性がより高くなり得る。本技法は、より高い利得が望ましい、他のタイプの増幅器のためにならびに他の能動回路のためにも使用され得る。 [0055] As described above, techniques for reducing source degeneration inductance may be used for power amplifiers. The technique may be particularly applicable to single-ended power amplifiers that may have a ground connection to off-chip main ground, via an IC chip, IC package, and / or circuit board. The electrical connection can make it more likely to observe large unwanted source degeneration inductances. The technique can be used for other types of amplifiers where higher gain is desirable as well as for other active circuits.
[0056]例示的な設計では、装置（たとえば、ワイヤレスデバイス、ＩＣ、ＩＣパッケージ、回路モジュール、回路基板など）は、第１の接続と第２の接続とを備え得る。第１の接続（たとえば、図４の接続２１６ａまたは図６の接続２１６ｂ）は、増幅器のソースディジェネレーションインダクタンスとして働く第１の寄生インダクタンスを含み得る。第２の接続（たとえば、図４の接続２５６ａまたは図６の接続２５６ｂ）は、増幅器のソースディジェネレーションインダクタンスを低減するために第１の寄生インダクタンスに磁気的に結合された第２の寄生インダクタンスを含み得る。増幅器（たとえば、図２の電力増幅器１４０）は第１の接続を介して回路接地に結合され得る。インピーダンス整合回路（たとえば、図３の整合回路１５０）は、増幅器に結合され得、第２の接続を介して回路接地に結合された回路構成要素（たとえば、図３のキャパシタ２５４）を備え得る。第１の寄生インダクタンスは、図４のインダクタンス４１６、または図６インダクタンス６４２および６４４などを含み得る。第２の寄生インダクタンスは、図４のインダクタンス４５６、または図６のインダクタンス６５２および６５４などを含み得る。
[0056] In an exemplary design, an apparatus (eg, a wireless device, IC, IC package, circuit module, circuit board, etc.) may comprise a first connection and a second connection. The first connection (eg,
[0057]第１の接続は、第１の寄生インダクタンスと第２の寄生インダクタンスとの間の所望の磁気結合を得るために、第２の接続の十分に近くに位置し得る。例示的な設計では、第１の接続は第２の接続の所定の距離内に位置し得る。 [0057] The first connection may be located sufficiently close to the second connection to obtain a desired magnetic coupling between the first parasitic inductance and the second parasitic inductance. In an exemplary design, the first connection may be located within a predetermined distance of the second connection.
[0058]１つの例示的な設計では、増幅器は、シングルエンド入力信号を受信し、シングルエンド出力信号を与えるように構成されたシングルエンド電力増幅器（たとえば、図２の電力増幅器１４０）を備え得る。シングルエンド電力増幅器は、シングルエンド電力増幅器のための利得を与え且つ第１の接続を介して回路接地に結合されたソースを有するトランジスタ（たとえば、図２のＮＭＯＳトランジスタ２１０ａ）を備え得る。
[0058] In one exemplary design, the amplifier may comprise a single-ended power amplifier (eg,
[0059]インピーダンス整合回路は、増幅器に結合された第１のセクションを備え得る。第１のセクションは、回路接地への第２の接続を介して回路接地に結合された回路構成要素を備え得る。１つの例示的な設計では、第１のセクションは直列インダクタとシャントキャパシタとを備え得る。直列インダクタ（たとえば、図４または図７のインダクタ２５２）は、増幅器とノード（たとえば、図４の整合回路の出力または図７のノードＸ）とに結合され得る。シャントキャパシタ（たとえば、図４または図７のキャパシタ２５４）は、ノードと回路接地への第２の接続とに結合され得る。回路構成要素はシャントキャパシタを備え得る。インピーダンス整合回路は、第１のセクションと直列に結合された少なくとも１つの追加のセクション（たとえば、図７のセクション２６０）をさらに備え得る。第１のセクションの出力におけるインピーダンスは、増幅器の出力インピーダンスよりも大きくなり得、負荷インピーダンスよりも小さくなり得る。
[0059] The impedance matching circuit may comprise a first section coupled to the amplifier. The first section may comprise a circuit component coupled to circuit ground via a second connection to circuit ground. In one exemplary design, the first section may comprise a series inductor and a shunt capacitor. A series inductor (eg,
[0060]例示的な設計では、増幅器は、たとえば、図５に示したフリップチップ技術を用いて、または直接基板実装（direct board mounting）のためのパッケージルーティング層、および、はんだボール（solder balls）などを用いて、ＩＣパッケージ上に実装された（mounted）ＩＣチップ上に作製され（fabricated）得る。第１の接続は、回路接地へのＩＣパッケージおよびＩＣチップ上の電気的接続を含み得る。ＩＣパッケージは回路基板上に実装され得る。第１の接続は、回路接地への回路基板上の電気的接続をさらに含み得る。第２の寄生インダクタンスは、ＩＣチップ、ＩＣパッケージ、および／または回路基板を介して第１の寄生インダクタンスに磁気的に結合され得る。 [0060] In an exemplary design, the amplifier uses, for example, the flip-chip technique shown in FIG. 5 or a package routing layer for direct board mounting, and solder balls. Or the like can be fabricated on an IC chip mounted on an IC package. The first connection may include an electrical connection on the IC package and IC chip to circuit ground. The IC package can be mounted on a circuit board. The first connection may further include an electrical connection on the circuit board to circuit ground. The second parasitic inductance can be magnetically coupled to the first parasitic inductance via an IC chip, IC package, and / or circuit board.
[0061]図１０に、ソースディジェネレーションインダクタンスを低減するためのプロセス１０００の例示的な設計を示す。増幅器のソースディジェネレーションインダクタンスとして働く第１の寄生インダクタンスを含む第１の接続を介して第１の信号が受け渡され得る（ブロック１０１２）。増幅器のソースディジェネレイションインダクタンスを低減するために第１の寄生インダクタンスに磁気的に結合された第２の寄生インダクタンスを含む第２の接続を介して第２の信号が受け渡され得る（ブロック１０１４）。増幅器は、シングルエンド電力増幅器であり得、第２の接続を介して回路接地に結合された回路構成要素を備えるインピーダンス整合回路を用いてインピーダンス整合され得る。
[0061] FIG. 10 shows an exemplary design of a
[0062]本明細書で説明する低減されたソースディジェネレーションインダクタンスをもつ増幅器は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路基板（ＰＣＢ）、電子デバイスなどの上に実装され得る。低減されたソースディジェネレーションインダクタンスをもつ増幅器は、相補型金属酸化膜半導体（ＣＭＯＳ：complementary metal oxide semiconductor）、ＮチャネルＭＯＳ（ＮＭＯＳ）、ＰチャネルＭＯＳ（ＰＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ：bipolar junction transistor）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：heterojunction bipolar transistor）、高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）、シリコンオンインシュレータ（ＳＯＩ：silicon-on-insulator）など、様々なＩＣプロセス技術を用いて作製され得る。 [0062] Amplifiers with reduced source degeneration inductance as described herein may be implemented on ICs, analog ICs, RFICs, mixed signal ICs, ASICs, printed circuit boards (PCBs), electronic devices, etc. . Amplifiers with reduced source degeneration inductance include complementary metal oxide semiconductors (CMOS), N-channel MOS (NMOS), P-channel MOS (PMOS), bipolar junction transistors (BJT). ), Bipolar CMOS (BiCMOS), silicon germanium (SiGe), gallium arsenide (GaAs), heterojunction bipolar transistor (HBT), high electron mobility transistor (HEMT), silicon-on-insulator ( It can be fabricated using various IC process technologies such as SOI (silicon-on-insulator).
[0063]本明細書で説明する低減されたソースディジェネレーションインダクタンスをもつ増幅器を実装する装置は、スタンドアロンデバイスであり得るか、またはより大きいデバイスの一部であり得る。デバイスは、（ｉ）スタンドアロンＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含み得る１つまたは複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）などのＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）などのＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれ得るモジュール、（ｖｉ）受信機、セルラーフォン、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、（ｖｉｉ）その他であり得る。 [0063] An apparatus implementing an amplifier with reduced source degeneration inductance as described herein may be a stand-alone device or may be part of a larger device. The device may comprise (i) a stand-alone IC, (ii) a set of one or more ICs that may include a memory IC for storing data and / or instructions, (iii) an RF receiver (RFR) or an RF transmitter / An RFIC such as a receiver (RTR), (iv) an ASIC such as a mobile station modem (MSM), (v) a module that can be embedded in another device, (vi) a receiver, cellular phone, wireless device, handset, or It can be a mobile unit, (vii) others.
[0064]１つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装した場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む通信媒体と、コンピュータ記憶媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびｂｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。 [0064] In one or more exemplary designs, the functions described may be implemented in hardware, software, firmware, or any combination thereof. If implemented in software, the functions may be stored on or transmitted over as one or more instructions or code on a computer-readable medium. Computer-readable media includes both communication media including any medium that allows transfer of a computer program from one place to another, and computer storage media. A storage media may be any available media that can be accessed by a computer. By way of example, and not limitation, such computer-readable media can be in the form of RAM, ROM, EEPROM, CD-ROM or other optical disk storage, magnetic disk storage or other magnetic storage device, or instructions or data structures. Any other medium that can be used to carry or store the desired program code and that can be accessed by a computer can be provided. Any connection is also properly termed a computer-readable medium. For example, software sends from a website, server, or other remote source using coaxial cable, fiber optic cable, twisted pair, digital subscriber line (DSL), or wireless technologies such as infrared, wireless, and microwave Where included, coaxial technology, fiber optic cable, twisted pair, DSL, or wireless technologies such as infrared, radio, and microwave are included in the definition of media. As used herein, a disk and a disc are a compact disc (CD), a laser disc (registered trademark) (disc), an optical disc (disc), a digital versatile disc (DVD). ), Floppy (R) disk, and blu-ray (R) disk, the disk normally reproducing data magnetically, and the disk (disc) Reproduce optically with a laser. Combinations of the above should also be included within the scope of computer-readable media.
[0065]本開示についての以上の説明は、いかなる当業者も本開示を作成または使用することができるように与えたものである。本開示への様々な修正は当業者には容易に明らかとなり、本明細書で定義した一般原理は、本開示の範囲から逸脱することなく他の変形形態に適用され得る。したがって、本開示は、本明細書で説明した例および設計に限定されるものではなく、本明細書で開示した原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
なお、本願の出願当初の請求項と同一の記載を以下に付記する。
［Ｃ１］ 増幅器のソースディジェネレーションインダクタンスとして働く第１の寄生インダクタンスを含む第１の接続と、
前記増幅器の前記ソースディジェネレーションインダクタンスを低減するために前記第１の寄生インダクタンスに磁気的に結合された第２の寄生インダクタンスを含む第２の接続と
を備える装置。
［Ｃ２］ 前記増幅器が電力増幅器を備える、Ｃ１に記載の装置。
［Ｃ３］ 前記増幅器が、シングルエンド入力信号を受信し、シングルエンド出力信号を与えるように構成されたシングルエンド電力増幅器を備える、Ｃ１に記載の装置。
［Ｃ４］ 前記シングルエンド電力増幅器が、前記シングルエンド電力増幅器のための利得を与え且つ前記第１の接続を介して回路接地に結合されたソースを有するトランジスタを備える、Ｃ３に記載の装置。
［Ｃ５］ 前記増幅器に結合され、前記第２の接続を介して回路接地に結合された回路構成要素を備えるインピーダンス整合回路であって、前記増幅器が、前記第１の接続を介して回路接地に結合された、インピーダンス整合回路
をさらに備える、Ｃ１に記載の装置。
［Ｃ６］ 前記回路構成要素がキャパシタを備える、Ｃ５に記載の装置。
［Ｃ７］ 前記インピーダンス整合回路が、前記増幅器に結合された第１のセクションを備え、前記第１のセクションが、前記第２の接続を介して回路接地に結合された前記回路構成要素を含む、Ｃ６に記載の装置。
［Ｃ８］ 前記第１のセクションが、
前記増幅器と中間ノードとに結合された直列インダクタと、
前記中間ノードと前記第２の接続を介した回路接地とに結合されたシャントキャパシタと
を備える、Ｃ７に記載の装置。
［Ｃ９］ 前記インピーダンス整合回路が、前記第１のセクションと直列に結合された少なくとも１つの追加のセクションをさらに備え、前記第１のセクションの出力におけるインピーダンスが、前記増幅器の出力インピーダンスよりも大きく、負荷インピーダンスよりも小さい、Ｃ７に記載の装置。
［Ｃ１０］ 前記第１の接続が前記第２の接続の所定の距離内に位置する、Ｃ１に記載の装置。
［Ｃ１１］ 前記増幅器が、集積回路（ＩＣ）パッケージ上に実装されたＩＣチップ上に作製され、前記第１の接続が、回路接地への前記ＩＣチップおよび前記ＩＣパッケージ上の電気的接続を含む、Ｃ１に記載の装置。
［Ｃ１２］ 前記ＩＣパッケージが回路基板上に実装され、前記第１の接続が、回路接地への前記回路基板上の電気的接続をさらに含む、Ｃ１１に記載の装置。
［Ｃ１３］ 前記第２の寄生インダクタンスが、前記ＩＣチップ、前記ＩＣパッケージ、または前記回路基板のうちの少なくとも１つを介して前記第１の寄生インダクタンスに磁気的に結合された、Ｃ１２に記載の装置。
［Ｃ１４］ 前記ＩＣチップが、フリップチップ技術を用いて前記ＩＣパッケージ上に実装された、Ｃ１１に記載の装置。
［Ｃ１５］ 増幅器のソースディジェネレーションインダクタンスとして働く第１の寄生インダクタンスを含む第１の接続を介して第１の信号を受け渡すことと、
前記増幅器の前記ソースディジェネレーションインダクタンスを低減するために前記第１の寄生インダクタンスに磁気的に結合された第２の寄生インダクタンスを含む第２の接続を介して第２の信号を受け渡すことと
を備える方法。
［Ｃ１６］ 前記増幅器がシングルエンド電力増幅器を備える、Ｃ１５に記載の方法。
［Ｃ１７］ 前記第１の接続が前記第２の接続の所定の距離内に位置する、Ｃ１５に記載の方法。
［Ｃ１８］ 増幅するための手段のソースディジェネレーションインダクタンスとして働く第１の寄生インダクタンスを含む第１の接続を介して第１の信号を受け渡すための手段と、
増幅するための前記手段の前記ソースディジェネレーションインダクタンスを低減するために前記第１の寄生インダクタンスに磁気的に結合された第２の寄生インダクタンスを含む第２の接続を介して第２の信号を受け渡すための手段と
を備える装置。
［Ｃ１９］ 増幅するための前記手段が、シングルエンド出力信号を取得するためにシングルエンド入力信号を増幅するための手段を備える、Ｃ１８に記載の装置。
［Ｃ２０］ 前記第１の接続が前記第２の接続の所定の距離内に位置する、Ｃ１８に記載の装置。
[0065] The previous description of the disclosure is provided to enable any person skilled in the art to make or use the disclosure. Various modifications to the present disclosure will be readily apparent to those skilled in the art and the generic principles defined herein may be applied to other variations without departing from the scope of the disclosure. Accordingly, the present disclosure is not limited to the examples and designs described herein but is to be accorded the widest scope consistent with the principles and novel features disclosed herein.
The same description as the claims at the beginning of the application of the present application will be added below.
[C1] a first connection including a first parasitic inductance that serves as a source degeneration inductance of the amplifier;
A second connection including a second parasitic inductance magnetically coupled to the first parasitic inductance to reduce the source degeneration inductance of the amplifier;
A device comprising:
[C2] The apparatus of C1, wherein the amplifier comprises a power amplifier.
[C3] The apparatus of C1, wherein the amplifier comprises a single-ended power amplifier configured to receive a single-ended input signal and provide a single-ended output signal.
[C4] The apparatus of C3, wherein the single-ended power amplifier comprises a transistor having a source that provides gain for the single-ended power amplifier and is coupled to circuit ground via the first connection.
[C5] An impedance matching circuit coupled to the amplifier and comprising a circuit component coupled to circuit ground via the second connection, wherein the amplifier is connected to circuit ground via the first connection. Combined, impedance matching circuit
The apparatus according to C1, further comprising:
[C6] The apparatus of C5, wherein the circuit component comprises a capacitor.
[C7] The impedance matching circuit comprises a first section coupled to the amplifier, the first section including the circuit component coupled to circuit ground via the second connection; The device according to C6.
[C8] The first section is:
A series inductor coupled to the amplifier and the intermediate node;
A shunt capacitor coupled to the intermediate node and circuit ground via the second connection;
The apparatus according to C7, comprising:
[C9] the impedance matching circuit further comprises at least one additional section coupled in series with the first section, wherein the impedance at the output of the first section is greater than the output impedance of the amplifier; The apparatus according to C7, which is smaller than the load impedance.
[C10] The apparatus of C1, wherein the first connection is located within a predetermined distance of the second connection.
[C11] The amplifier is fabricated on an IC chip mounted on an integrated circuit (IC) package, and the first connection includes the IC chip to circuit ground and an electrical connection on the IC package. The device according to C1.
[C12] The apparatus of C11, wherein the IC package is mounted on a circuit board and the first connection further comprises an electrical connection on the circuit board to circuit ground.
[C13] The C12 described in C12, wherein the second parasitic inductance is magnetically coupled to the first parasitic inductance via at least one of the IC chip, the IC package, or the circuit board. apparatus.
[C14] The apparatus according to C11, wherein the IC chip is mounted on the IC package by using a flip chip technique.
[C15] passing the first signal through a first connection including a first parasitic inductance that acts as a source degeneration inductance of the amplifier;
Passing a second signal through a second connection including a second parasitic inductance magnetically coupled to the first parasitic inductance to reduce the source degeneration inductance of the amplifier;
A method comprising:
[C16] The method of C15, wherein the amplifier comprises a single-ended power amplifier.
[C17] The method of C15, wherein the first connection is located within a predetermined distance of the second connection.
[C18] means for passing the first signal through a first connection including a first parasitic inductance that acts as a source degeneration inductance of the means for amplifying;
A second signal is received via a second connection including a second parasitic inductance that is magnetically coupled to the first parasitic inductance to reduce the source degeneration inductance of the means for amplifying. Means to pass and
A device comprising:
[C19] The apparatus of C18, wherein the means for amplifying comprises means for amplifying a single-ended input signal to obtain a single-ended output signal.
[C20] The apparatus of C18, wherein the first connection is located within a predetermined distance of the second connection.
Claims (16)
前記増幅器の前記ソースディジェネレーションインダクタンスを低減するために前記第１の寄生インダクタンスに磁気的に結合された第２の寄生インダクタンスを含む第２の接続と、
前記増幅器の出力と中間ノードとの間に結合された直列インダクタと、前記第２の寄生インダクタンスを介した回路接地と前記中間ノードとの間に結合されたシャントキャパシタと、を備えるインピーダンス整合回路と、
を備える装置。 A first connection including a first parasitic inductance that serves as a source degeneration inductance of the amplifier;
A second connection including a second parasitic inductance magnetically coupled to the first parasitic inductance to reduce the source degeneration inductance of the amplifier;
An impedance matching circuit comprising: a series inductor coupled between the output of the amplifier and an intermediate node; and a shunt capacitor coupled between circuit ground via the second parasitic inductance and the intermediate node; ,
A device comprising:
前記増幅器の前記ソースディジェネレーションインダクタンスを低減するために前記第１の寄生インダクタンスに磁気的に結合された第２の寄生インダクタンスを含む第２の接続を介してインピーダンス整合回路を回路接地に結合することと、
前記増幅器の出力と中間ノードとの間に結合された直列インダクタと、前記第２の寄生インダクタンスを介した回路接地と前記中間ノードとの間に結合されたシャントキャパシタと、を備える前記インピーダンス整合回路を介して前記増幅器のためのインピーダンス整合を実行することと、
を備える方法。 Coupling the amplifier to circuit ground via a first connection including a first parasitic inductance that serves as a source degeneration inductance of the amplifier ;
Coupling an impedance matching circuit to circuit ground via a second connection including a second parasitic inductance magnetically coupled to the first parasitic inductance to reduce the source degeneration inductance of the amplifier; When,
The impedance matching circuit comprising: a series inductor coupled between the output of the amplifier and an intermediate node; and a shunt capacitor coupled between circuit ground via the second parasitic inductance and the intermediate node. and performing impedance matching Me other of said amplifier via a
A method comprising:
増幅するための前記手段の前記ソースディジェネレーションインダクタンスを低減するために前記第１の寄生インダクタンスに磁気的に結合された第２の寄生インダクタンスを含む第２の接続を介してインピーダンス整合回路を回路接地に結合するための手段と、
前記増幅するための手段の出力と中間ノードとの間に結合された直列インダクタと、前記第２の寄生インダクタンスを介した回路接地と前記中間ノードとの間に結合されたシャントキャパシタと、を備える前記インピーダンス整合回路を介して前記増幅するための手段のためのインピーダンス整合を実行するための手段と、
を備える装置。 Means for coupling the means for amplifying to circuit ground via a first connection including a first parasitic inductance that acts as a source degeneration inductance of the means for amplifying ;
Circuit impedance grounding circuit via a second connection including a second parasitic inductance magnetically coupled to the first parasitic inductance to reduce the source degeneration inductance of the means for amplifying Means for coupling to ,
A series inductor coupled between the output of the means for amplifying and an intermediate node; and a shunt capacitor coupled between circuit ground via the second parasitic inductance and the intermediate node. It means for performing impedance matching for said means for amplifying via the impedance matching circuit,
A device comprising:
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2013/025967 WO2013123074A1 (en) | 2012-02-13 | 2013-02-13 | Amplifier with reduced source degeneration inductance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015510359A JP2015510359A (en) | 2015-04-02 |
| JP5784846B2 true JP5784846B2 (en) | 2015-09-24 |
Family
ID=52822270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014556820A Active JP5784846B2 (en) | 2013-02-13 | 2013-02-13 | Amplifier with reduced source degeneration inductance |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5784846B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018168603A1 (en) | 2017-03-17 | 2018-09-20 | 株式会社村田製作所 | High frequency module and communication device |
| JP6761374B2 (en) * | 2017-05-25 | 2020-09-23 | 株式会社東芝 | Semiconductor device |
| JP7542390B2 (en) | 2020-10-08 | 2024-08-30 | 株式会社東芝 | Electrical equipment and power conversion devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300827B1 (en) * | 1999-12-09 | 2001-10-09 | Maxim Integrated Products, Inc. | Method and apparatus for cascaded ground return amplifier |
| TW200306062A (en) * | 2002-03-11 | 2003-11-01 | California Inst Of Techn | Multi-cascode transistors |
-
2013
- 2013-02-13 JP JP2014556820A patent/JP5784846B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015510359A (en) | 2015-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8773204B2 (en) | Amplifier with reduced source degeneration inductance | |
| JP6110034B2 (en) | Amplifier with configurable cross-coupled source degeneration inductor | |
| US10277177B2 (en) | Variable load power amplifier supporting dual-mode envelope tracking and average power tracking performance | |
| US9866178B2 (en) | Radio frequency circuitr having an integrated harmonic filter and a radio frequency circuit having transistors of different threshold voltages | |
| US10903806B2 (en) | Radio frequency circuitr having an integrated harmonic filter and a radio frequency circuit having transistors of different threshold voltages | |
| JP5739075B2 (en) | Multi-mode bypass driver amplifier using tunable load matching | |
| JP6046279B2 (en) | Amplifier with multiple outputs and configurable degeneration inductors | |
| CN105103442B (en) | With the amplifier through boosting or through making the source degeneration inductance pushed away | |
| JP5893806B2 (en) | Amplifier with shunt switch | |
| US8847351B2 (en) | Integrated power amplifier with load inductor located under IC die | |
| US20140015614A1 (en) | System and Method for a Low Noise Amplifier | |
| JP2016514439A (en) | Split amplifier with improved linearity | |
| JP2016513937A (en) | Amplifier with inductive degeneration, configurable gain, and input matching | |
| CN103733522A (en) | Low noise amplifiers with combined outputs | |
| JP5992649B2 (en) | Signal line wiring and shielding to improve insulation | |
| US9509256B2 (en) | Linearized gate capacitance in power amplifiers | |
| JP5784846B2 (en) | Amplifier with reduced source degeneration inductance | |
| Murad et al. | High efficiency CMOS Class E power amplifier using 0.13 µm technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20141225 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20150316 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20150402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150623 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150722 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5784846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |