JP5772918B2 - Band pass filter - Google Patents
Band pass filter Download PDFInfo
- Publication number
- JP5772918B2 JP5772918B2 JP2013218803A JP2013218803A JP5772918B2 JP 5772918 B2 JP5772918 B2 JP 5772918B2 JP 2013218803 A JP2013218803 A JP 2013218803A JP 2013218803 A JP2013218803 A JP 2013218803A JP 5772918 B2 JP5772918 B2 JP 5772918B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- capacitor
- inductor
- resonator
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Filters And Equalizers (AREA)
Description
本発明は、帯域通過フィルタ、特にLC並列共振器とトラップ共振器とを備える帯域通過フィルタに関するものである。 The present invention relates to a bandpass filter, and more particularly to a bandpass filter including an LC parallel resonator and a trap resonator.
従来から、LC並列共振器とトラップ共振器とを備える帯域通過フィルタとして、例えば特許文献1に記載のものが知られている。
Conventionally, as a band pass filter including an LC parallel resonator and a trap resonator, for example, a filter described in
この帯域通過フィルタは、図6のように、入力端子P1と出力端子P2との間に、インダクタL1とコンデンサC1の並列接続からなるLC並列共振器と、インダクタL2とコンデンサC2の並列接続からなるLC並列共振器が接続されている。そして、入力端子P1と、インダクタL1とコンデンサC1の並列接続からなるLC並列共振器との間に、インダクタL3とコンデンサCt1の並列接続からなるトラップ共振器が直列に接続されている。また、出力端子P2と、インダクタL2とコンデンサC2の並列接続からなるLC並列共振器との間に、インダクタL4とコンデンサCt2の並列接続からなるトラップ共振器が直列に接続されている。これらのトラップ共振器は、通過帯域外の所望の周波数に必要な減衰量を確保するために設けられる。 As shown in FIG. 6, this band-pass filter includes an LC parallel resonator composed of an inductor L1 and a capacitor C1 connected in parallel between an input terminal P1 and an output terminal P2, and a parallel connection of an inductor L2 and a capacitor C2. An LC parallel resonator is connected. A trap resonator formed of a parallel connection of an inductor L3 and a capacitor Ct 1 is connected in series between the input terminal P1 and an LC parallel resonator formed of a parallel connection of the inductor L1 and the capacitor C1. In addition, a trap resonator including a parallel connection of an inductor L4 and a capacitor Ct 2 is connected in series between the output terminal P2 and an LC parallel resonator including a parallel connection of the inductor L2 and the capacitor C2. These trap resonators are provided in order to ensure the attenuation necessary for a desired frequency outside the passband.
ところが、図6のように、入出力端子とLC並列共振器の間にトラップ共振器を直列に接続した場合には、入出力端子とLC並列共振器の間でインピーダンスの不整合が生じる。したがって、特許文献1に記載の帯域通過フィルタを外部回路と接続するにあたっては、この不整合を解消する必要があった。このため、例えば、LC並列共振器とトラップ共振器との間に、インピーダンス不整合を解消するコンデンサやインダクタ等の調整素子を別途設ける必要があった。
However, as shown in FIG. 6, when a trap resonator is connected in series between the input / output terminal and the LC parallel resonator, impedance mismatch occurs between the input / output terminal and the LC parallel resonator. Therefore, when connecting the bandpass filter described in
本発明は上記の課題に鑑みてなされたものであり、特別な素子を設けなくとも、インピーダンスの不整合を抑えることができる帯域通過フィルタを提供することをその目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a band-pass filter that can suppress impedance mismatching without providing a special element.
本発明に係る帯域通過フィルタは、入力端子と、出力端子と、入力端子と出力端子の間に配置され、一端が接地され、並列接続された第1のキャパシタおよび第1のインダクタを含むLC並列共振器と、LC並列共振器と入力端子または出力端子との間の少なくとも一方に配置され、LC並列共振器と電磁界結合するように設けられ、並列接続された第2のキャパシタおよび第2のインダクタを含むトラップ共振器とを備えたものである。複数の誘電体層と、誘電体層上に形成された複数の電極層とが積層されてなる。第1のキャパシタは、第1のキャパシタ電極層と、接地電極層が対向して構成されている。第1のインダクタは、第1の線路電極層と、第1の線路電極層の一端と第1のキャパシタ電極層とを電気的に接続する第1のビア電極と、第1の線路電極層の他端と接地電極層とを電気的に接続する第2のビア電極とで構成されるループ形状である。第2のキャパシタは、第2および第3のキャパシタ電極層が対向して構成されている。第2のインダクタは、第2の線路電極層と、第2の線路電極層の一端と第2のキャパシタ電極層とを電気的に接続する第3のビア電極と、第2の線路電極層の他端と第3のキャパシタ電極層とを電気的に接続する第4のビア電極とで構成されるループ形状である。第1および第2のインダクタは互いに隣接して配置される。第1のインダクタの第1および第2のビア電極を含む面または第2のインダクタの第3および第4のビア電極を含む面と垂直な方向からみて、第1のインダクタのループ形状と第2のインダクタのループ形状とは少なくとも一部が重なり、かつ第1のインダクタに流れる信号の向きと第2のインダクタに流れる信号の向きが逆であって、LC並列共振器とトラップ共振器の電磁界結合が容量性となるように第1および第2のインダクタが配置されている。入力端子または出力端子は第3のキャパシタ電極層に接続される。トラップ共振器において第3のキャパシタ電極層、第4のビア電極、第2の線路電極層、第3のビア電極、および第2のキャパシタ電極層の順に信号が流れるとき、LC並列共振器において第1のキャパシタ電極層、第1のビア電極、第1の線路電極層、第2のビア電極、および接地電極層の順に信号が流れることを特徴としている。 The band-pass filter according to the present invention includes an input terminal, an output terminal, an LC parallel circuit including a first capacitor and a first inductor that are arranged between the input terminal and the output terminal, one end of which is grounded and connected in parallel. A second capacitor connected in parallel and connected to the LC parallel resonator and disposed in at least one of the LC parallel resonator and the input terminal or the output terminal; And a trap resonator including an inductor. A plurality of dielectric layers and a plurality of electrode layers formed on the dielectric layers are laminated. The first capacitor is configured such that the first capacitor electrode layer and the ground electrode layer face each other. The first inductor includes a first line electrode layer, a first via electrode that electrically connects one end of the first line electrode layer and the first capacitor electrode layer, and a first line electrode layer It is a loop shape composed of a second via electrode that electrically connects the other end and the ground electrode layer. The second capacitor is configured such that the second and third capacitor electrode layers face each other. The second inductor includes a second line electrode layer, a third via electrode that electrically connects one end of the second line electrode layer and the second capacitor electrode layer, and a second line electrode layer The loop shape is constituted by a fourth via electrode that electrically connects the other end and the third capacitor electrode layer. The first and second inductors are disposed adjacent to each other. The loop shape of the first inductor and the second shape when viewed from the direction perpendicular to the plane including the first and second via electrodes of the first inductor or the plane including the third and fourth via electrodes of the second inductor. And the direction of the signal flowing through the first inductor is opposite to the direction of the signal flowing through the second inductor, and the electromagnetic field of the LC parallel resonator and the trap resonator is at least partially overlapped. The first and second inductors are arranged so that the coupling is capacitive . The input terminal or the output terminal is connected to the third capacitor electrode layer. When a signal flows in the order of the third capacitor electrode layer, the fourth via electrode, the second line electrode layer, the third via electrode, and the second capacitor electrode layer in the trap resonator, the second capacitor electrode layer in the LC parallel resonator A signal flows in the order of one capacitor electrode layer, a first via electrode, a first line electrode layer, a second via electrode, and a ground electrode layer .
また、本発明に係る他の帯域通過フィルタは、入力端子と、出力端子と、入力端子と出力端子の間に配置され、一端が接地され、並列接続された第1のキャパシタおよび第1のインダクタを含むLC並列共振器と、LC並列共振器と入力端子または出力端子との間の少なくとも一方に配置され、LC並列共振器と電磁界結合するように設けられ、並列接続された第2のキャパシタおよび第2のインダクタを含むトラップ共振器とを備えたものである。複数の誘電体層と、誘電体層上に形成された複数の電極層とが積層されてなる。第1のキャパシタは、第1のキャパシタ電極層と、接地電極層が対向して構成されている。第1のインダクタは、第1の線路電極層と、第1の線路電極層の一端と第1のキャパシタ電極層とを電気的に接続する第1のビア電極と、第1の線路電極層の他端と接地電極層とを電気的に接続する第2のビア電極とで構成されるループ形状である。第2のキャパシタは、第2および第3のキャパシタ電極層が対向して構成されている。第2のインダクタは、第2の線路電極層と、第2の線路電極層の一端と第2のキャパシタ電極層とを電気的に接続する第3のビア電極と、第2の線路電極層の他端と第3のキャパシタ電極層とを電気的に接続する第4のビア電極とで構成されるループ形状である。第1および第2のインダクタは互いに隣接して配置される。第1のインダクタの第1および第2のビア電極を含む面または第2のインダクタの第3および第4のビア電極を含む面と垂直な方向からみて、第1のインダクタのループ形状と第2のインダクタのループ形状とは少なくとも一部が重なり、かつ第1のインダクタに流れる信号の向きと第2のインダクタに流れる信号の向きが同じであって、LC並列共振器とトラップ共振器の電磁界結合が誘導性となるように第1および第2のインダクタが配置されている。入力端子または出力端子は第3のキャパシタ電極層に接続される。トラップ共振器において第3のキャパシタ電極層、第4のビア電極、第2の線路電極層、第3のビア電極、および第2のキャパシタ電極層の順に信号が流れるとき、LC並列共振器において接地電極層、第2のビア電極、第1の線路電極層、第1のビア電極、および第1のキャパシタ電極層の順に信号が流れることを特徴としている。 Another bandpass filter according to the present invention includes an input terminal, an output terminal, a first capacitor and a first inductor which are arranged between the input terminal and the output terminal, one end of which is grounded and connected in parallel. An LC parallel resonator including the second parallel capacitor, the second capacitor disposed in at least one of the LC parallel resonator and the input terminal or the output terminal, and provided to be electromagnetically coupled to the LC parallel resonator and connected in parallel And a trap resonator including a second inductor. A plurality of dielectric layers and a plurality of electrode layers formed on the dielectric layers are laminated. The first capacitor is configured such that the first capacitor electrode layer and the ground electrode layer face each other. The first inductor includes a first line electrode layer, a first via electrode that electrically connects one end of the first line electrode layer and the first capacitor electrode layer, and a first line electrode layer It is a loop shape composed of a second via electrode that electrically connects the other end and the ground electrode layer. The second capacitor is configured such that the second and third capacitor electrode layers face each other. The second inductor includes a second line electrode layer, a third via electrode that electrically connects one end of the second line electrode layer and the second capacitor electrode layer, and a second line electrode layer The loop shape is constituted by a fourth via electrode that electrically connects the other end and the third capacitor electrode layer. The first and second inductors are disposed adjacent to each other. The loop shape of the first inductor and the second shape when viewed from the direction perpendicular to the plane including the first and second via electrodes of the first inductor or the plane including the third and fourth via electrodes of the second inductor. And the direction of the signal flowing through the first inductor and the direction of the signal flowing through the second inductor are the same, and the electromagnetic field of the LC parallel resonator and the trap resonator The first and second inductors are arranged so that the coupling is inductive . The input terminal or the output terminal is connected to the third capacitor electrode layer. When a signal flows in the order of the third capacitor electrode layer, the fourth via electrode, the second line electrode layer, the third via electrode, and the second capacitor electrode layer in the trap resonator, it is grounded in the LC parallel resonator. A signal flows in the order of the electrode layer, the second via electrode, the first line electrode layer, the first via electrode, and the first capacitor electrode layer .
好ましくは、LC並列共振器は複数であり、複数のLC並列共振器のうち、トラップ共振器と最も近接しているLC並列共振器の第1のインダクタのループ形状の積層方向の高さが、トラップ共振器の第2のインダクタのループ形状の積層方向の高さと同じである。 Preferably , there are a plurality of LC parallel resonators, and among the plurality of LC parallel resonators, the height in the stacking direction of the loop shape of the first inductor of the LC parallel resonator closest to the trap resonator is: to be the same as the height in the stacking direction of the loop shape of the second inductor of the trap resonator.
好ましくは、LC並列共振器は複数であり、複数のLC並列共振器のうち、トラップ共振器と最も近接しているLC並列共振器の第1のキャパシタ電極層とトラップ共振器の第2または第3のキャパシタ電極層は、誘電体層上に形成された結合電極層と誘電体層を介して対向し、結合電極層を介して、LC並列共振器とトラップ共振器とが互いに電磁界結合している。
Preferably , there are a plurality of LC parallel resonators, and of the plurality of LC parallel resonators, the first capacitor electrode layer of the LC parallel resonator closest to the trap resonator and the second or second of the trap resonators . The
好ましくは、誘電体層上に形成され、接地電極層に接続された調整用電極層をさらに備え、調整用電極層は、LC並列共振器の第1の線路電極層を基準として、接地電極層および第1のキャパシタ電極層と積層方向において逆側に、かつ、積層方向からみて、第1の線路電極層と重なるように形成される。 Preferably , the semiconductor device further includes an adjustment electrode layer formed on the dielectric layer and connected to the ground electrode layer, and the adjustment electrode layer is based on the first line electrode layer of the LC parallel resonator. and on the opposite side in the first capacitor electrode layer and the stacking direction, and, when viewed in the stacking direction, Ru is formed to overlap with the first line electrode layer.
本発明に係る帯域通過フィルタによれば、トラップ共振器とLC並列共振器が電磁界結合しているため、インピーダンスの不整合を抑えることが可能である。 According to the bandpass filter of the present invention, since the trap resonator and the LC parallel resonator are electromagnetically coupled, impedance mismatch can be suppressed.
以下において、本発明を実施するための形態について説明する。 Hereinafter, modes for carrying out the present invention will be described.
(第1の実施形態)
図1は、第1の実施形態に係る帯域通過フィルタの等価回路図である。本実施形態において、端子T1は入力端子であり、T2は出力端子である。端子T1、T2の間には、3個のLC並列共振器LC2、LC3、LC4と、2個のトラップ共振器LC1、LC5が配置されている。LC並列共振器LC2、LC3、LC4は、それぞれ一端が接地されている。また、LC並列共振器LC2とLC3、及びLC並列共振器LC3とLC4は、互いに電磁界結合している。複数のLC並列共振器LC2、LC3、LC4は、特定の周波数帯域の信号を通過させて、それ以外の周波数帯域の信号を遮断する機能を有する。
(First embodiment)
FIG. 1 is an equivalent circuit diagram of the band-pass filter according to the first embodiment. In the present embodiment, the terminal T1 is an input terminal, and T2 is an output terminal. Between the terminals T1, T2, three LC parallel resonators LC2, LC3, LC4 and two trap resonators LC1, LC5 are arranged. One end of each of the LC parallel resonators LC2, LC3, and LC4 is grounded. The LC parallel resonators LC2 and LC3 and the LC parallel resonators LC3 and LC4 are electromagnetically coupled to each other. The plurality of LC parallel resonators LC2, LC3, and LC4 have a function of passing a signal in a specific frequency band and blocking a signal in the other frequency band.
トラップ共振器LC1は、端子T1とLC並列共振器LC2の間に直列に接続されている。また、トラップ共振器LC5は、端子T2とLC並列共振器LC4の間に直列に接続されている。トラップ共振器LC1、LC5は、通過帯域外の所望の周波数帯域に必要な減衰量を確保するために設けられる。 The trap resonator LC1 is connected in series between the terminal T1 and the LC parallel resonator LC2. The trap resonator LC5 is connected in series between the terminal T2 and the LC parallel resonator LC4. The trap resonators LC1 and LC5 are provided in order to ensure the attenuation necessary for a desired frequency band outside the pass band.
図2は、本実施形態に係る帯域通過フィルタの斜視図である。帯域通過フィルタ1は、実装面と対向しうる2つの主面と、4つの側面を有する直方体状である。帯域通過フィルタ1の4つの側面には、それぞれ、入力端子2と、出力端子4と、接地端子3、5とが形成されている。
FIG. 2 is a perspective view of the band-pass filter according to the present embodiment. The
図3は、本実施形態に係る帯域通過フィルタの分解斜視図である。帯域通過フィルタは、複数の誘電体層11a〜11kと、誘電体層11a〜11k上に形成された複数の電極層と、誘電体層11c〜11iをその積層方向に貫通するビア電極61、62、63、64、65、66、67、68、69、70とで構成される。
FIG. 3 is an exploded perspective view of the band-pass filter according to the present embodiment. The bandpass filter includes a plurality of
入力電極層21a、出力電極層23a、接地電極層25a、27aは、誘電体層11a上に形成されている。調整電極層43bは、誘電体層11b上に形成されている。線路電極層33c、33dは、それぞれ誘電体層11c、11d上に形成されている。線路電極層31e、32e、34e、35eは、誘電体層11e上に形成されている。線路電極層31f、32f、34f、35fは、誘電体層11f上に形成されている。引出電極層37g、38gは、誘電体層11g上に形成されている。接続電極層39h、40h、結合電極層41hは、誘電体層11h上に形成されている。キャパシタ電極層51i、52i、53i、54i、55iは、誘電体層11i上に形成されている。引出電極層22j、24j、接地電極層25jは、誘電体層11j上に形成されている。入力電極層21k、出力電極層23k、接地電極層25k、27kは、誘電体層11k上に形成されている。入力電極層21k、出力電極層23k、接地電極層25k、27kは、積層後に積層体の表面に露出するように形成される。また、ビア電極61、62、63、64、65、66、67、68、69、70は、誘電体層11を貫通するように、積層体の積層方向に沿って形成されている。
The
トラップ共振器LC1のキャパシタC1(図1参照)は、キャパシタ電極層51iと引出電極層22jが、誘電体層11iを介して対向して構成されている。引出電極層22jはキャパシタ電極層としての役割を有する。
The capacitor C1 (see FIG. 1) of the trap resonator LC1 is configured such that the
トラップ共振器LC1のインダクタL1(図1参照)は、線路電極層31e、31fと、ビア電極61、62と、で構成される。ビア電極61は、線路電極層31e、31fの一端とキャパシタ電極層51iとを電気的に接続している。また、ビア電極62は、線路電極層31e、31fの他端と引出電極層22jとを電気的に接続している。このように、キャパシタ電極層51iとビア電極61との接続点を始点とし、線路電極層31e、31fを経由して、引出電極層22jとビア電極62との接続点を終点とするループ形状でインダクタL1が形成される。
The inductor L1 (see FIG. 1) of the trap resonator LC1 includes
線路電極層31e、31fは、並列にビア電極61、62と接続されている。これにより、インダクタ全体の抵抗を小さくすることができ、トラップ共振器のQ特性を向上させることができる。
The
引出電極層37gはビア電極62と接続されている。また、引出電極層37gは、積層体の側面に引き出されて、入力電極層21a、21k、引出電極層22jと接続される。
The
LC並列共振器LC2のキャパシタC2(図1参照)は、キャパシタ電極層52iと接地電極層25jが、誘電体層11iを介して対向して構成されている。
The capacitor C2 (see FIG. 1) of the LC parallel resonator LC2 is configured such that the
LC並列共振器LC2のインダクタL2(図1参照)は、線路電極層32e、32fと、ビア電極63、64と、で構成されている。ビア電極63は、線路電極層32e、32fの一端とキャパシタ電極層52iとを電気的に接続している。また、ビア電極64は、線路電極層32e、32fの他端と接地電極層25jとを電気的に接続している。このように、キャパシタ電極層52iとビア電極63との接続点を始点とし、線路電極層32e、32fを経由して、グランド電極層25jとビア電極64との接続点を終点とするループ形状でインダクタL2が形成される。
The inductor L2 (see FIG. 1) of the LC parallel resonator LC2 includes
接続電極層39hは、トラップ共振器LC1のビア電極61と、LC並列共振器LC2のビア電極63とを電気的に接続している。
The
LC並列共振器LC3のキャパシタC3(図1参照)は、キャパシタ電極層53iと接地電極層25jが、誘電体層11iを介して対向して構成されている。
The capacitor C3 (see FIG. 1) of the LC parallel resonator LC3 is configured such that the
LC並列共振器LC3のインダクタL3(図1参照)は、線路電極層33c、33dと、ビア電極65、66と、で構成される。ビア電極65は、線路電極層33c、33dの一端と接地電極層25jとを電気的に接続している。また、ビア電極66は、線路電極層33c、33dの他端とキャパシタ電極層53iとを電気的に接続している。このように、グランド電極層25jとビア電極65との接続点を始点とし、線路電極層33c、33dを経由して、キャパシタ電極層53iとビア電極66との接続点を終点とするループ形状でインダクタL3が形成される。
The inductor L3 (see FIG. 1) of the LC parallel resonator LC3 includes line electrode layers 33c and 33d and via
LC並列共振器LC4のキャパシタC4(図1参照)は、キャパシタ電極層54iと接地電極層25jが、誘電体層11iを介して対向して構成されている。
The capacitor C4 (see FIG. 1) of the LC parallel resonator LC4 is configured such that the
LC並列共振器LC4のインダクタL4(図1参照)は、線路電極層34e、34fと、ビア電極67、68と、で構成される。ビア電極67は、線路電極層34e、34fの一端とキャパシタ電極層54iとを電気的に接続している。また、ビア電極68は、線路電極層34e、34fの他端と接地電極層25jとを電気的に接続している。このように、キャパシタ電極層54iとビア電極67との接続点を始点とし、線路電極層34e、34fを経由して、グランド電極層25jとビア電極68との接続点を終点とするループ形状でインダクタL4が形成される。
The inductor L4 (see FIG. 1) of the LC parallel resonator LC4 includes
トラップ共振器LC5のキャパシタC5(図1参照)は、キャパシタ電極層55iと引出電極層24jが、誘電体層11iを介して対向して構成されている。
The capacitor C5 (see FIG. 1) of the trap resonator LC5 is configured such that the
トラップ共振器LC5のインダクタL5(図1参照)は、線路電極層35e、35fと、ビア電極69、70と、で構成されている。ビア電極69は、線路電極層35e、35fの一端とキャパシタ電極層55iとを電気的に接続している。また、ビア電極70は、線路電極層35e、35fの他端と引出電極層24jとを電気的に接続している。このように、キャパシタ電極層55iとビア電極69との接続点を始点とし、線路電極層35e、35fを経由して、引出電極層24jとビア電極70との接続点を終点とするループ形状でインダクタL5が形成される。
The inductor L5 (see FIG. 1) of the trap resonator LC5 includes
引出電極層38gはビア電極70と接続されている。そして、引出電極層38gは、積層体の側面で出力電極層23a、23k、引出電極層24jと接続されている。
The
接続電極層40hは、LC並列共振器LC4のインダクタを構成するビア電極67と、トラップ共振器LC5のインダクタを構成するビア電極69とを電気的に接続している。
The
結合電極層41hは、LC並列共振器LC2のキャパシタを構成するキャパシタ電極52iと、LC並列共振器LC4のキャパシタを構成するキャパシタ電極54iと、誘電体層11hを介して対向して、結合キャパシタC24(図2参照)を構成する。LC並列共振器LC2とLC4は結合キャパシタC24を介して、互いに結合している。
The
本実施形態では、トラップ共振器LC1とLC並列共振器LC2が互いに電磁界結合している。また、LC並列共振器LC4とトラップ共振器LC5が互いに電磁界結合している。そのため、トラップ共振器LC1、LC5を配置したときにLC並列共振器との間で生じるインピーダンスの不整合を抑えることができる。 In the present embodiment, the trap resonator LC1 and the LC parallel resonator LC2 are electromagnetically coupled to each other. The LC parallel resonator LC4 and the trap resonator LC5 are electromagnetically coupled to each other. For this reason, it is possible to suppress impedance mismatch between the trap resonators LC1 and LC5 and the LC parallel resonator.
より具体的には、トラップ共振器LC1のインダクタの2個のビア電極61、62を含む面と垂直な方向からみて、トラップ共振器LC1のインダクタのループ形状と、LC並列共振器LC2のインダクタのループ形状とは、少なくとも一部が重なっている。これにより、トラップ共振器LC1とLC並列共振器LC2とが結合している。同様に、LC並列共振器LC4のインダクタのループ形状と、トラップ共振器LC5のインダクタのループ形状とは、少なくとも一部が重なっている。これにより、LC並列共振器とトラップ共振器LC5とが結合している。
More specifically, the loop shape of the inductor of the trap resonator LC1 and the inductor of the LC parallel resonator LC2 when viewed from the direction perpendicular to the plane including the two via
また、本実施形態では、積層体内において、トラップ共振器LC1と最も近接しているLC並列共振器LC2のループ形状の積層方向の高さが、トラップ共振器LC1のループ形状の積層方向の高さと同じである。ここで、ループ形状の積層方向の高さとは、ループ形状を構成する複数のビア電極のうち、最も長いビア電極の長さを意味する。したがって、トラップ共振器LC1のループ形状の積層方向の高さは、ビア電極62の長さとなる。また、LC並列共振器LC2のループ形状の積層方向の高さは、ビア電極64の長さとなる。また、このとき、線路電極31e、32eは、同じ誘電体層11e上に形成されており、線路電極31f、32fは、同じ誘電体層11f上に形成されている。
In the present embodiment, the height in the stacking direction of the loop shape of the LC parallel resonator LC2 closest to the trap resonator LC1 in the stacked body is the height in the stacking direction of the loop shape of the trap resonator LC1. The same. Here, the height of the loop shape in the stacking direction means the length of the longest via electrode among the plurality of via electrodes constituting the loop shape. Therefore, the height of the trap resonator LC <b> 1 in the stacking direction of the loop shape is the length of the via
同様に、本実施形態では、LC並列共振器LC4のループ形状の積層方向の高さが、トラップ共振器LC5のループ形状の積層方向の高さと同じである。 Similarly, in the present embodiment, the height of the LC parallel resonator LC4 in the stacking direction of the loop shape is the same as the height of the trap resonator LC5 in the stacking direction of the loop shape.
トラップ共振器LC1、LC5のインダクタと、トラップ共振器LC1、LC5と最も近接しているLC並列共振器LC2、LC4のインダクタは、積層方向の高さが異なっていてもよい。互いのインダクタの積層方向の高さを調節することで、結合の程度を調節することができる。 The inductors of the trap resonators LC1 and LC5 and the inductors of the LC parallel resonators LC2 and LC4 closest to the trap resonators LC1 and LC5 may have different heights in the stacking direction. The degree of coupling can be adjusted by adjusting the height of the inductors in the stacking direction.
引出電極層22jから入力された信号は、トラップ共振器LC1の中では、ビア電極62→線路電極層31e、31f→ビア電極61の順で通過する。すなわち、入力端子側の側面(図2参照)からみたときに、信号は時計回りと逆方向に流れる。
The signal input from the
LC並列共振器LC2では、接続電極層39hを通過した信号が、ビア電極63→線路電極層32e、32f→ビア電極64の順で流れる。すなわち、入力端子側の側面からみたときには、信号は時計回りと順方向に流れる。
In the LC parallel resonator LC2, the signal that has passed through the
LC並列共振器LC3は、LC並列共振器LC2と電磁界結合しており、信号は接地電極層25jに向かって流れる。そのため、LC並列共振器LC3では、ビア電極66→線路電極層33c、33d→ビア電極65の順で信号が流れる。すなわち、入力端子側の側面からみたときには、信号は時計回りと逆方向に流れる。
The LC parallel resonator LC3 is electromagnetically coupled to the LC parallel resonator LC2, and the signal flows toward the
LC並列共振器LC4は、LC並列共振器LC3と電磁界結合しており、信号は接地電極層25に向かって信号が流れる。そのため、LC並列共振器LC4では、ビア電極67→線路電極層34e、34f→ビア電極68の順で信号が流れる。すなわち、入力端子側の側面からみたときには、信号は時計回りと順方向に流れる。
The LC parallel resonator LC4 is electromagnetically coupled to the LC parallel resonator LC3, and a signal flows toward the
トラップ共振器LC5では、接続電極層40hを通過した信号は、ビア電極70→線路電極層35e、35f→ビア電極69の順で流れる。入力端子側の側面からみたときには、信号はLC並列共振器LC4とは逆の方向、すなわち、時計回りと逆方向に流れる。
In the trap resonator LC5, the signal passing through the
以上のように、本実施形態では、トラップ共振器LC1とLC並列共振器LC2の信号が流れる方向は逆である。そのため、トラップ共振器LC1とLC並列共振器LC2は容量性の結合が強い状態となっている。同様に、LC並列共振器LC4とトラップ共振器LC5も、容量性の結合が強い状態となっている。 As described above, in this embodiment, the direction in which the signals of the trap resonator LC1 and the LC parallel resonator LC2 flow is opposite. Therefore, the trap resonator LC1 and the LC parallel resonator LC2 are in a state of strong capacitive coupling. Similarly, the LC parallel resonator LC4 and the trap resonator LC5 are also in a state of strong capacitive coupling.
一方で、例えばトラップ共振器LC1とLC並列共振器LC2において、信号の流れる向きが同じになるように接続電極層39hが形成されていてもよい。この場合には、トラップ共振器LC1とLC並列共振器LC2は誘導性の結合が強い状態となる。
On the other hand, for example, in the trap resonator LC1 and the LC parallel resonator LC2, the
LC並列共振器LC2、LC3、LC4がインピーダンス50Ωで設計されているときに、トラップ共振器のインピーダンスが50Ωよりも大きい場合には、LC並列共振器とトラップ共振器の結合を容量性とすることで、インピーダンスを小さくして、インピーダンスの不整合を解消することが可能である。一方、トラップ共振器のインピーダンスが50Ωよりも小さい場合には、LC並列共振器とトラップ共振器の結合を誘導性とすることで、インピーダンスを大きくすることができる。 When the LC parallel resonators LC2, LC3, and LC4 are designed with an impedance of 50Ω, and the impedance of the trap resonator is larger than 50Ω, the coupling between the LC parallel resonator and the trap resonator should be capacitive. Thus, it is possible to reduce the impedance and eliminate the impedance mismatch. On the other hand, when the impedance of the trap resonator is smaller than 50Ω, the impedance can be increased by making the coupling between the LC parallel resonator and the trap resonator inductive.
また、本実施形態では、誘電体層11b上に調整電極層43bが設けられている。調整電極層43bは積層体の側面で接地電極層25a、27a、25j、25k、27kと接続されている。この調整電極層43bは、LC並列共振器LC3の線路電極層33c、33dを基準として、接地電極層25j及びキャパシタ電極層53iと積層方向において逆側に形成されている。すなわち、調整電極層43bは、線路電極33c、33dとビア電極65、66で構成されるループ形状の外側に位置している。そして、調整電極層43bは、積層方向からみて、線路電極層32e、32f、33c、33d、34e、34fと重なるように形成されている。調整電極層43bは、帯域通過フィルタの通過周波数帯域幅を調整するために設けられる。
In the present embodiment, the
図4は、本実施形態に係る帯域通過フィルタの減衰特性とインピーダンス特性のシミュレーション波形結果である。図4(A)は、図1〜図3で説明した、3段のLC並列共振器と、3段のうち両端のLC並列共振器に電磁界結合している2つのトラップ共振器を備える帯域通過フィルタについてのものである。一方、図4(B)は、図4(A)と同様の構成だが、LC並列共振器とトラップ共振器が電磁界結合していない帯域通過フィルタについてのものである。 FIG. 4 shows simulation waveform results of the attenuation characteristics and impedance characteristics of the bandpass filter according to the present embodiment. FIG. 4A shows a band including the three-stage LC parallel resonator described in FIGS. 1 to 3 and two trap resonators that are electromagnetically coupled to the LC parallel resonators at both ends of the three stages. It is about a pass filter. On the other hand, FIG. 4B is a configuration similar to FIG. 4A, but relates to a band-pass filter in which the LC parallel resonator and the trap resonator are not electromagnetically coupled.
図4(B)では、入出力端子とLC並列共振器間のインピーダンスの不整合により、通過帯域の挿入損失が部分的に増大している。一方、図4(A)では、インピーダンスの不整合が解消されているため、通過帯域の挿入損失の増大が解消されている。また、通過帯域より高周波の領域の減衰特性も、図4(B)に比べて改善していることが分かる。 In FIG. 4B, the insertion loss of the pass band partially increases due to impedance mismatch between the input / output terminal and the LC parallel resonator. On the other hand, in FIG. 4A, since the impedance mismatch is eliminated, an increase in the insertion loss of the passband is eliminated. It can also be seen that the attenuation characteristics in the higher frequency region than the pass band are also improved as compared to FIG.
(第2の実施形態)
第1の実施形態では、LC並列共振器のループ形状の一部とトラップ共振器のループ形状の一部を重ねることにより、LC並列共振器とトラップ共振器のインダクタ同士が互いに電磁界結合している例について説明した。本実施形態では、結合電極層を介して、LC並列共振器とトラップ共振器のキャパシタ同士が互いに電磁界結合している例について説明する。第1の実施形態と共通する部分については記載を省略する。
(Second Embodiment)
In the first embodiment, the LC parallel resonator and the trap resonator inductors are electromagnetically coupled to each other by overlapping a part of the LC parallel resonator loop shape and a part of the trap resonator loop shape. Explained an example. In the present embodiment, an example in which the capacitors of the LC parallel resonator and the trap resonator are electromagnetically coupled to each other via the coupling electrode layer will be described. Description of parts common to the first embodiment is omitted.
図5(A)は、キャパシタ電極と結合電極の位置関係を示す誘電体層の平面図である。本実施形態では、第1の実施形態で示した構成とともに、結合電極層42hを、誘電体層11h(図示せず)上に設けている。なお、第1の実施形態の帯域通過フィルタに存在している接続電極層39h(図3参照)は、本実施形態では不要である。結合電極層42hは、トラップ共振器LC1のキャパシタ電極51iおよびトラップ共振器LC2のキャパシタ電極52と、誘電体層11hを介して対向し結合容量を構成する。
FIG. 5A is a plan view of the dielectric layer showing the positional relationship between the capacitor electrode and the coupling electrode. In the present embodiment, in addition to the configuration shown in the first embodiment, the
図5(B)は、図5(A)で表される構成の等価回路図である。図5(B)は、図1の第1の実施形態の等価回路と比較して、トラップ共振器LC1とLC並列共振器LC2の間に、結合電極層42hとトラップ共振器LC1のキャパシタ電極51iが対向して構成された結合容量C12aと、結合電極層42hとLC並列共振器LC2のキャパシタ電極52iが対向して構成された結合容量C12bがある点で異なる。このように、トラップ共振器とLC並列共振器の間に容量を構成することでも、入出力端子とLC並列共振器間のインピーダンスの不整合を防ぐことができる。結合容量C12a、C12bの大きさは、図5(A)の結合電極層42hの位置や大きさを調節することにより、調節可能である。
FIG. 5B is an equivalent circuit diagram of the configuration shown in FIG. FIG. 5B shows a
なお、本実施形態では、入力端子側のトラップ共振器とLC並列共振器の間に容量C12a、C12bを設ける例について説明した。出力端子側のトラップ共振器とLC並列共振子の間に容量を設けてもよい。 In this embodiment, the example in which the capacitors C12a and C12b are provided between the trap resonator on the input terminal side and the LC parallel resonator has been described. A capacitor may be provided between the trap resonator on the output terminal side and the LC parallel resonator.
また、本実施形態は上記の実施形態に限定されるものではなく、要旨を逸脱しない範囲において種々の変更が可能である。 Further, the present embodiment is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present embodiment.
1 帯域通過フィルタ
2 入力端子
3、5 接地端子
4 出力端子
11 誘電体層
21 入力電極層
22 引出電極層
23 出力電極層
24 引出電極層
25 接地電極層
27 接地電極層
31、32、33、34、35 線路電極層
37、38 引出電極層
39、40 接続電極層
41、42 結合電極層
43 調整電極層
51、52、53、54、55 キャパシタ電極層
61、62、63、64、65、66、67、68、69、70 ビア電極
T1、T2 端子
LC1、LC5 トラップ共振器
LC2、LC3、LC4 LC並列共振器
DESCRIPTION OF
Claims (5)
出力端子と、
前記入力端子と前記出力端子の間に配置され、一端が接地され、並列接続された第1のキャパシタおよび第1のインダクタを含むLC並列共振器と、
前記LC並列共振器と前記入力端子または前記出力端子との間の少なくとも一方に配置され、前記LC並列共振器と電磁界結合するように設けられ、並列接続された第2のキャパシタおよび第2のインダクタを含むトラップ共振器と、
を備え、
複数の誘電体層と、前記誘電体層上に形成された複数の電極層とが積層されてなり、
前記第1のキャパシタは、第1のキャパシタ電極層と、接地電極層が対向して構成されており、
前記第1のインダクタは、第1の線路電極層と、前記第1の線路電極層の一端と前記第1のキャパシタ電極層とを電気的に接続する第1のビア電極と、前記第1の線路電極層の他端と前記接地電極層とを電気的に接続する第2のビア電極と、で構成されるループ形状であり、
前記第2のキャパシタは、第2および第3のキャパシタ電極層が対向して構成されており、
前記第2のインダクタは、第2の線路電極層と、前記第2の線路電極層の一端と前記第2のキャパシタ電極層とを電気的に接続する第3のビア電極と、前記第2の線路電極層の他端と前記第3のキャパシタ電極層とを電気的に接続する第4のビア電極と、で構成されるループ形状であり、
前記第1および第2のインダクタは互いに隣接して配置され、
前記第1のインダクタの前記第1および第2のビア電極を含む面または前記第2のインダクタの前記第3および第4のビア電極を含む面と垂直な方向からみて、前記第1のインダクタのループ形状と前記第2のインダクタのループ形状とは少なくとも一部が重なり、かつ前記第1のインダクタに流れる信号の向きと前記第2のインダクタに流れる信号の向きが逆であって、前記LC並列共振器と前記トラップ共振器の電磁界結合が容量性となるように前記第1および第2のインダクタが配置され、
前記入力端子または前記出力端子は前記第3のキャパシタ電極層に接続され、
前記トラップ共振器において前記第3のキャパシタ電極層、前記第4のビア電極、前記第2の線路電極層、前記第3のビア電極、および前記第2のキャパシタ電極層の順に信号が流れるとき、前記LC並列共振器において前記第1のキャパシタ電極層、前記第1のビア電極、前記第1の線路電極層、前記第2のビア電極、および前記接地電極層の順に信号が流れる帯域通過フィルタ。 An input terminal;
An output terminal;
An LC parallel resonator including a first capacitor and a first inductor which are arranged between the input terminal and the output terminal, one end of which is grounded and connected in parallel;
A second capacitor and a second capacitor arranged in at least one of the LC parallel resonator and the input terminal or the output terminal, and provided to be electromagnetically coupled to the LC parallel resonator; A trap resonator including an inductor;
With
A plurality of dielectric layers and a plurality of electrode layers formed on the dielectric layers are laminated,
The first capacitor includes a first capacitor electrode layer and a ground electrode layer facing each other,
The first inductor includes a first line electrode layer, a first via electrode that electrically connects one end of the first line electrode layer and the first capacitor electrode layer, and the first inductor A second via electrode that electrically connects the other end of the line electrode layer and the ground electrode layer, and a loop shape,
The second capacitor is configured such that the second and third capacitor electrode layers are opposed to each other,
The second inductor includes a second line electrode layer, a third via electrode that electrically connects one end of the second line electrode layer and the second capacitor electrode layer, and the second inductor A loop shape including a fourth via electrode that electrically connects the other end of the line electrode layer and the third capacitor electrode layer;
The first and second inductors are disposed adjacent to each other;
When viewed from a direction perpendicular to the plane including the first and second via electrodes of the first inductor or the plane including the third and fourth via electrodes of the second inductor, the first inductor includes: The loop shape and the loop shape of the second inductor at least partially overlap, and the direction of the signal flowing through the first inductor and the direction of the signal flowing through the second inductor are opposite, and the LC parallel The first and second inductors are arranged so that electromagnetic coupling between the resonator and the trap resonator is capacitive ;
The input terminal or the output terminal is connected to the third capacitor electrode layer;
In the trap resonator, when a signal flows in the order of the third capacitor electrode layer, the fourth via electrode, the second line electrode layer, the third via electrode, and the second capacitor electrode layer, the first capacitor electrode layer in the LC parallel resonators, the first via electrode, the first line electrode layer, the second via electrode, and the Ru signal in the order of the ground electrode layer flows bandpass filter .
出力端子と、
前記入力端子と前記出力端子の間に配置され、一端が接地され、並列接続された第1のキャパシタおよび第1のインダクタを含むLC並列共振器と、
前記LC並列共振器と前記入力端子または前記出力端子との間の少なくとも一方に配置され、前記LC並列共振器と電磁界結合するように設けられ、並列接続された第2のキャパシタおよび第2のインダクタを含むトラップ共振器と、
を備え、
複数の誘電体層と、前記誘電体層上に形成された複数の電極層とが積層されてなり、
前記第1のキャパシタは、第1のキャパシタ電極層と、接地電極層が対向して構成されており、
前記第1のインダクタは、第1の線路電極層と、前記第1の線路電極層の一端と前記第1のキャパシタ電極層とを電気的に接続する第1のビア電極と、前記第1の線路電極層の他端と前記接地電極層とを電気的に接続する第2のビア電極と、で構成されるループ形状であり、
前記第2のキャパシタは、第2および第3のキャパシタ電極層が対向して構成されており、
前記第2のインダクタは、第2の線路電極層と、前記第2の線路電極層の一端と前記第2のキャパシタ電極層とを電気的に接続する第3のビア電極と、前記第2の線路電極層の他端と前記第3のキャパシタ電極層とを電気的に接続する第4のビア電極と、で構成されるループ形状であり、
前記第1および第2のインダクタは互いに隣接して配置され、
前記第1のインダクタの前記第1および第2のビア電極を含む面または前記第2のインダクタの前記第3および第4のビア電極を含む面と垂直な方向からみて、前記第1のインダクタのループ形状と前記第2のインダクタのループ形状とは少なくとも一部が重なり、かつ前記第1のインダクタに流れる信号の向きと前記第2のインダクタに流れる信号の向きが同じであって、前記LC並列共振器と前記トラップ共振器の電磁界結合が誘導性となるように前記第1および第2のインダクタが配置され、
前記入力端子または前記出力端子は前記第3のキャパシタ電極層に接続され、
前記トラップ共振器において前記第3のキャパシタ電極層、前記第4のビア電極、前記第2の線路電極層、前記第3のビア電極、および前記第2のキャパシタ電極層の順に信号が流れるとき、前記LC並列共振器において前記接地電極層、前記第2のビア電極、前記第1の線路電極層、前記第1のビア電極、および前記第1のキャパシタ電極層の順に信号が流れる帯域通過フィルタ。 An input terminal;
An output terminal;
An LC parallel resonator including a first capacitor and a first inductor which are arranged between the input terminal and the output terminal, one end of which is grounded and connected in parallel;
A second capacitor and a second capacitor arranged in at least one of the LC parallel resonator and the input terminal or the output terminal, and provided to be electromagnetically coupled to the LC parallel resonator; A trap resonator including an inductor;
With
A plurality of dielectric layers and a plurality of electrode layers formed on the dielectric layers are laminated,
The first capacitor includes a first capacitor electrode layer and a ground electrode layer facing each other,
The first inductor includes a first line electrode layer, a first via electrode that electrically connects one end of the first line electrode layer and the first capacitor electrode layer, and the first inductor A second via electrode that electrically connects the other end of the line electrode layer and the ground electrode layer, and a loop shape,
The second capacitor is configured such that the second and third capacitor electrode layers are opposed to each other,
The second inductor includes a second line electrode layer, a third via electrode that electrically connects one end of the second line electrode layer and the second capacitor electrode layer, and the second inductor A loop shape including a fourth via electrode that electrically connects the other end of the line electrode layer and the third capacitor electrode layer;
The first and second inductors are disposed adjacent to each other;
When viewed from a direction perpendicular to the plane including the first and second via electrodes of the first inductor or the plane including the third and fourth via electrodes of the second inductor, the first inductor includes: The loop shape and the loop shape of the second inductor at least partially overlap, and the direction of the signal flowing through the first inductor and the direction of the signal flowing through the second inductor are the same, and the LC parallel The first and second inductors are arranged so that electromagnetic coupling between the resonator and the trap resonator is inductive ,
The input terminal or the output terminal is connected to the third capacitor electrode layer;
In the trap resonator, when a signal flows in the order of the third capacitor electrode layer, the fourth via electrode, the second line electrode layer, the third via electrode, and the second capacitor electrode layer, the ground electrode layer in the LC parallel resonators, the second via electrode, the first line electrode layer, the first via electrode, and the first bandpass filter Ru signal flows in the order of the capacitor electrode layer .
前記複数のLC並列共振器のうち、前記トラップ共振器と最も近接しているLC並列共振器の前記第1のインダクタのループ形状の積層方向の高さが、前記トラップ共振器の前記第2のインダクタのループ形状の積層方向の高さと同じである、請求項1または2に記載の帯域通過フィルタ。 A plurality of the LC parallel resonators;
Among the plurality of LC parallel resonators, the height in the stacking direction of the loop shape of the first inductor of the LC parallel resonator closest to the trap resonator is the second height of the trap resonator. The band pass filter according to claim 1 or 2, wherein the loop shape of the inductor is the same as the height in the stacking direction.
前記複数のLC並列共振器のうち、前記トラップ共振器と最も近接しているLC並列共振器の前記第1のキャパシタ電極層と前記トラップ共振器の前記第2または第3のキャパシタ電極層は、前記誘電体層上に形成された結合電極層と前記誘電体層を介して対向し、前記結合電極層を介して、前記LC並列共振器と前記トラップ共振器とが互いに電磁界結合している、請求項1〜3のいずれか1項に記載の帯域通過フィルタ。 A plurality of the LC parallel resonators;
Among the plurality of LC parallel resonators, the first capacitor electrode layer of the LC parallel resonator closest to the trap resonator and the second or third capacitor electrode layer of the trap resonator are: The LC parallel resonator and the trap resonator are electromagnetically coupled to each other through the coupling electrode layer, facing the coupling electrode layer formed on the dielectric layer via the dielectric layer. The band-pass filter according to claim 1.
前記調整用電極層は、前記LC並列共振器の前記第1の線路電極層を基準として、前記接地電極層および前記第1のキャパシタ電極層と積層方向において逆側に、かつ、前記積層方向からみて、前記第1の線路電極層と重なるように形成された、請求項1〜4のいずれか1項に記載の帯域通過フィルタ。 An adjustment electrode layer formed on the dielectric layer and connected to the ground electrode layer;
The adjustment electrode layer is opposite to the ground electrode layer and the first capacitor electrode layer in the stacking direction with respect to the first line electrode layer of the LC parallel resonator, and from the stacking direction. Accordingly, the band-pass filter according to claim 1, wherein the band-pass filter is formed so as to overlap with the first line electrode layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013218803A JP5772918B2 (en) | 2013-10-22 | 2013-10-22 | Band pass filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013218803A JP5772918B2 (en) | 2013-10-22 | 2013-10-22 | Band pass filter |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011208243A Division JP5573804B2 (en) | 2011-09-23 | 2011-09-23 | Band pass filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014027690A JP2014027690A (en) | 2014-02-06 |
JP5772918B2 true JP5772918B2 (en) | 2015-09-02 |
Family
ID=50200880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013218803A Active JP5772918B2 (en) | 2013-10-22 | 2013-10-22 | Band pass filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5772918B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201728081A (en) * | 2015-11-16 | 2017-08-01 | Murata Manufacturing Co | Laminated LC filter |
CN215871340U (en) | 2017-11-30 | 2022-02-18 | 株式会社村田制作所 | Filter circuit and multiplexer/demultiplexer |
JP6791107B2 (en) * | 2017-12-08 | 2020-11-25 | 株式会社村田製作所 | Stacked band pass filter |
WO2019146441A1 (en) * | 2018-01-26 | 2019-08-01 | 株式会社村田製作所 | Bandpass filter |
JP7156533B2 (en) * | 2019-07-09 | 2022-10-19 | 株式会社村田製作所 | LC filter |
CN110867632A (en) * | 2019-12-18 | 2020-03-06 | 深圳波而特电子科技有限公司 | A Loaded Capacitor Bandpass Filter Based on Ceramic Dielectric Materials |
WO2021241208A1 (en) * | 2020-05-25 | 2021-12-02 | 株式会社村田製作所 | Lc filter |
CN116318004A (en) * | 2023-02-10 | 2023-06-23 | 华南理工大学 | A miniaturized highly selective IPD bandpass filter and RF front end |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6261530U (en) * | 1985-10-07 | 1987-04-16 | ||
JP2682282B2 (en) * | 1991-08-21 | 1997-11-26 | 株式会社村田製作所 | Multilayer chip LC filter |
JPH10190304A (en) * | 1996-12-27 | 1998-07-21 | Toko Inc | Dielectric filter |
EP2009787A4 (en) * | 2006-04-14 | 2011-04-13 | Murata Manufacturing Co | Layered band pass filter |
-
2013
- 2013-10-22 JP JP2013218803A patent/JP5772918B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014027690A (en) | 2014-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5573804B2 (en) | Band pass filter | |
JP5772918B2 (en) | Band pass filter | |
TWI729327B (en) | Multilayer band pass filter | |
JP5142985B2 (en) | Multilayer bandpass filter | |
TWI581496B (en) | Diplexer | |
CN105830343B (en) | Filter component | |
JP5765315B2 (en) | Laminated balance filter | |
JP6531824B2 (en) | Resonant circuit, band rejection filter and band pass filter | |
JPWO2015059964A1 (en) | Composite LC resonator and bandpass filter | |
US9331658B2 (en) | Filter circuit | |
JP6504182B2 (en) | Electronic parts | |
JP5804076B2 (en) | LC filter circuit and high frequency module | |
JP2009218756A (en) | Laminated type band-pass filter | |
TWI587629B (en) | Electronic Parts | |
WO2015059963A1 (en) | Composite lc resonator and bandpass filter | |
TWI569574B (en) | Electronic component | |
JP2017079362A (en) | Laminated filter | |
US10110192B2 (en) | Electronic component | |
JP4636280B2 (en) | Bandpass filter | |
KR101591878B1 (en) | Resonacne device and filter including the same | |
KR101591876B1 (en) | Resonacne device and filter including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150615 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5772918 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |