[go: up one dir, main page]

JP5768879B2 - 化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子 - Google Patents

化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子 Download PDF

Info

Publication number
JP5768879B2
JP5768879B2 JP2013517844A JP2013517844A JP5768879B2 JP 5768879 B2 JP5768879 B2 JP 5768879B2 JP 2013517844 A JP2013517844 A JP 2013517844A JP 2013517844 A JP2013517844 A JP 2013517844A JP 5768879 B2 JP5768879 B2 JP 5768879B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
compound semiconductor
semiconductor substrate
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013517844A
Other languages
English (en)
Other versions
JPWO2012164847A1 (ja
Inventor
高橋 雅宣
雅宣 高橋
健滋 酒井
健滋 酒井
篠原 政幸
政幸 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2013517844A priority Critical patent/JP5768879B2/ja
Publication of JPWO2012164847A1 publication Critical patent/JPWO2012164847A1/ja
Application granted granted Critical
Publication of JP5768879B2 publication Critical patent/JP5768879B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02461Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02463Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/817Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子に関する。
近年、例えば緑色から赤色の範囲にわたって比較的高輝度の発光が得られやすいことから、発光素子として、GaAs基板上に(AlGa1−xIn1−yP(以下、単にAlGaInPと記載することがある)4元混晶からなる発光層をエピタキシャル成長させた化合物半導体基板から製造されたものがよく利用されている。
しかしながら、このようにAlGaInP等のGaAsと格子定数が異なる発光層をGaAs基板上に形成する場合、その格子定数の差が大きいほど、例えば発光素子の輝度や発光寿命特性に与える影響は大きく、それらの諸特性が低下してしまっていた。また、化合物半導体基板に転位が発生してしまうことがあった。
そこで、従来では、例えば特許文献1に開示されているように、AlGaInPをエピタキシャル成長させる時において、AlGaInPとGaAsの格子面(400)のブラッグ角の差Δωが0″〜低角となるように、AlGaInPとGaAsとの格子定数を整合させて、AlGaInPの組成を調整し、発光層を形成する方法が行われていた。
また、GaAsからAlGaInPの格子定数まで徐々に混晶率が変化する層を形成したり、不整合を緩和する層を形成したりすることにより、エピタキシャル成長させたAlGaInP層の格子定数をGaAsの格子定数に近づける試みが行われていた。
しかしながら、このような従来のエピタキシャル成長温度における格子定数を考慮した製造方法や、AlGaInPとGaAsとの格子定数の差を小さくするための層を間に形成する製造方法のみでは、製造された発光素子(化合物半導体基板)の輝度および発光寿命特性等の諸特性が不安定であり、必ずしも満足する結果が得られていなかった。
特開平9−186360号公報
さらに、AlGaInPをエピタキシャル成長させる時において、AlGaInPとGaAsの格子面(400)のブラッグ角の差Δωが0″〜低角となるように、AlGaInPとGaAsとの格子定数を整合させて、AlGaInPの組成を調整し、発光層を形成する方法の場合には、発光層へ転位が伝播しやすいため、化合物半導体基板全体の発光寿命特性の劣化や、化合物半導体基板面内における発光寿命特性のバラツキが生じ、またその劣化やバラツキの程度もバッチ間で不安定となることが分かった。
本発明は、上記課題を解決するためになされたもので、発光層への転位の伝播が抑制されることで、発光寿命特性が増大され、発光寿命特性の面内のバラツキが改善され、更に輝度が改善された高品質の化合物半導体基板、及びその製造方法を提供することを目的とする。更に、本発明では、前記化合物半導体基板を用いた発光素子を提供することを目的とする。
本発明では、第2GaP窓層上に、(AlGa1−xIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層、活性層、及び上クラッド層のダブルへテロ構造からなる発光層を有し、該発光層上に第1GaP窓層を有する化合物半導体基板であって、
前記下クラッド層、前記活性層、及び前記上クラッド層の(400)面でのブラッグ角とGaAs単結晶の(400)面でのブラッグ角の差Δω(以下、単にΔωと記載することがある)が室温でそれぞれ50″〜200″となるように、前記下クラッド層、前記活性層、及び前記上クラッド層の格子定数が整合されたものであることを特徴とする化合物半導体基板を提供する。
このように、Δωが室温でそれぞれ50″〜200″となるように、下クラッド層、活性層、及び上クラッド層の格子定数を整合された化合物半導体基板であれば、化合物半導体基板の各層間の応力緩和が有効に働き、ミスフィット転位等の転位の発光層各層への伝播が抑制されたものとなるため、発光寿命特性が増大され、発光寿命特性の面内のバラツキが改善され、更に輝度が改善された化合物半導体基板となる。
また、Δωが室温でそれぞれ50″〜150″、特には50″〜100″となるように、下クラッド層、活性層、及び上クラッド層の格子定数が整合されたものであることが好ましい。
このようなΔωの範囲であれば、化合物半導体基板の各層間の応力緩和がより有効に働き、ミスフィット転位等の転位の発光層各層への伝播が抑制されたものとなるため、一層、発光寿命特性が増大され、発光寿命特性の面内のバラツキが改善され、更に輝度が改善された化合物半導体基板となる。
さらに、本発明では、前記化合物半導体基板から製造されたものであることを特徴とする発光素子を提供する。
このような発光素子であれば、発光寿命特性が増大され、発光素子間で発光寿命特性のバラツキが改善され、更に輝度が改善された発光素子となる。
また、本発明では、GaAs基板上に、(AlGa1−xIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層、活性層、及び上クラッド層のダブルへテロ構造からなる発光層をエピタキシャル成長する発光層成長工程と、
前記発光層上に第1GaP窓層をエピタキシャル成長する第1GaP窓層成長工程と、
前記GaAs基板をエッチング除去し、前記下クラッド層を露出させるエッチング工程と、
前記露出した下クラッド層上に第2GaP窓層を形成する第2GaP窓層形成工程とを含む化合物半導体基板の製造方法であって、
前記発光層成長工程において、前記下クラッド層、前記活性層、及び前記上クラッド層の(400)面でのブラッグ角と前記GaAs基板の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″となるように、前記GaAs基板上に前記発光層をエピタキシャル成長することを特徴とする化合物半導体基板の製造方法を提供する。
このような発光層成長工程を有する化合物半導体基板の製造方法であれば、製造時において、化合物半導体基板の各層間の応力緩和が有効に働き、ミスフィット転位等の転位が発光層各層に伝播しにくいため、発光寿命特性が増大され、発光寿命特性の面内のバラツキが改善され、更に輝度が改善された化合物半導体基板を製造することができる方法となる。
また、発光層成長工程において、前記Δωが室温でそれぞれ50″〜150″、特には50″〜100″となるように、GaAs基板上に発光層をエピタキシャル成長することが好ましい。
このような発光層成長工程であれば、製造時において、化合物半導体基板の各層間の応力緩和がより有効に働き、ミスフィット転位等の転位が発光層各層により伝播しにくくなるため、一層、発光寿命特性が増大され、発光寿命特性の面内のバラツキが改善され、更に輝度が改善された化合物半導体基板を製造することができる方法となる。
以上説明したように、下クラッド層、活性層、及び上クラッド層の(400)面でのブラッグ角とGaAs単結晶の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″となるように、下クラッド層、活性層、及び上クラッド層の格子定数を整合する本発明の化合物半導体基板であれば、化合物半導体基板の各層間の応力が緩和され、ミスフィット転位等の転位の発光層各層への伝播が抑制されたものとなるので、発光寿命特性が増大され、発光寿命特性の面内のバラツキが改善され、更に輝度が改善された化合物半導体基板となる。
本発明の化合物半導体基板の概略断面図である。 (a)Δωが室温でそれぞれ0″〜低角となるように、下クラッド層、活性層、及び上クラッド層の格子定数を整合した場合の化合物半導体基板の概略断面図に、内部応力に伴う転位の伝播方向を示した図であり、(b)Δωが室温でそれぞれ50″〜200″となるように、下クラッド層、活性層、及び上クラッド層の格子定数を整合した場合の化合物半導体基板の概略断面図に、内部応力に伴う転位の伝播方向を示した図である。 (a)Δωが室温でそれぞれ0″となるように、下クラッド層、活性層、及び上クラッド層の格子定数を整合した場合の化合物半導体基板の活性層のX線トポグラフィ写真であり、(b)Δωが室温でそれぞれ100″となるように、下クラッド層、活性層、及び上クラッド層の格子定数を整合した場合の化合物半導体基板の活性層のX線トポグラフィ写真である。 本発明の化合物半導体基板の製造方法のフロー図である。 実施例1〜5及び比較例1〜2の発光素子の発光寿命特性、及び面内の発光寿命特性のバラツキを表わしたグラフである。
以下、本発明をより詳細に説明するが、本発明はこれに限定されるものではない。前述のように、発光層への転位の伝播が抑制された化合物半導体基板が望まれていた。
本発明者らは、上記課題に対し鋭意検討を重ねた結果、下クラッド層、活性層、及び上クラッド層の(400)面でのブラッグ角とGaAs単結晶の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″となるように、下クラッド層、活性層、及び上クラッド層の格子定数を整合された化合物半導体基板であれば、化合物半導体基板の各層間の応力が緩和されることを見出し、これにより発光層へのミスフィット転位等の転位の伝播が抑制され、発光寿命特性、面内の発光寿命特性のバラツキ、及び輝度が改善されることを見出して、本発明を完成させた。以下、図1〜5を参照して、詳細に説明する。
[化合物半導体基板]
本発明では、第2GaP窓層上に、(AlGa1−xIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層、活性層、及び上クラッド層のダブルへテロ構造からなる発光層を有し、該発光層上に第1GaP窓層を有する化合物半導体基板であって、
前記下クラッド層、前記活性層、及び前記上クラッド層の(400)面でのブラッグ角とGaAs単結晶の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″となるように、前記下クラッド層、前記活性層、及び前記上クラッド層の格子定数が整合されたものであることを特徴とする化合物半導体基板を提供する。
〔第1GaP窓層及び第2GaP窓層〕
本発明における第1GaP窓層1及び第2GaP窓層6は、GaPからなる透明導電性膜であれば特に限定されない(図1)。第1GaP窓層及び第2GaP窓層は、例えば厚膜透明導電性膜とすることができ、第1GaP窓層の厚さとしては、10μm〜100μmが好ましい。また、第2GaP窓層の厚さとしては、10μm〜100μmが好ましい。このように厚膜の第1GaP窓層及び第2GaP窓層であっても、本発明の化合物半導体基板であれば発光寿命特性、面内の発光寿命特性のバラツキ、及び輝度が改善されたものとなる。
また、第1GaP窓層及び第2GaP窓層は電流拡散層であることが好ましい。第1GaP窓層及び第2GaP窓層が電流拡散層であれば、電極の近傍だけでなく、広い範囲で効率よく発光させることが可能となる。
〔発光層〕
本発明における発光層5は、(AlGa1−xIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層4、活性層3、及び上クラッド層2のダブルへテロ構造からなる(図1)。
下クラッド層4、活性層3、及び上クラッド層2の格子定数は、下クラッド層4、活性層3、及び上クラッド層2の(400)面でのブラッグ角とGaAs単結晶の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″、好ましくは50″〜150″、より好ましくは50″〜100″となるように、整合されたものである。
Δωの算出としては、測定用のX線として波長λ=1.5405ÅのCuKα1線を用い、GaAs基板の(400)面でのブラッグ角ωとAlGaInP下クラッド層、活性層、上クラッド層の(400)面でのブラッグ角ω’をそれぞれ測定し、その差Δω(=ω’−ω)を求めることで行うことができる。
このように、Δωが室温でそれぞれ50″〜200″、好ましくは50″〜150″、より好ましくは50″〜100″となるように、下クラッド層、活性層、及び上クラッド層の格子定数を整合されることにより、化合物半導体基板の各層間の応力緩和が有効に働き、ミスフィット転位等の転位の発光層各層への伝播が抑制されたものとなる。そのため、発光寿命特性が増大され、発光寿命特性の面内のバラツキが改善され、更に輝度が改善された化合物半導体基板となる。以下、図2、3を参照してより詳細に説明する。
Δωが室温でそれぞれ0″〜低角となるように、下クラッド層、活性層、及び上クラッド層の格子定数を整合した場合の化合物半導体基板の概略断面図図2(a)に、内部応力に伴う転位の伝播方向を示した。また、Δωが室温でそれぞれ50″〜200″となるように、下クラッド層、活性層、及び上クラッド層の格子定数を整合した場合の化合物半導体基板の概略断面図図2(b)に、内部応力に伴う転位の伝播方向を示した。
図2(a)に示すようにΔωが室温でそれぞれ0″〜低角であると、(AlGa1−xIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層、活性層、及び上クラッド層に圧縮圧力がかかり、下クラッド層、活性層、及び上クラッド層にミスフィット転位等の転位が伝播する。これにより、従来は化合物半導体基板の発光寿命特性が劣化し、化合物半導体基板面内の発光寿命特性のバラツキが生じ、更に輝度が悪化していた。一方で、図2(b)に示すようにΔωが室温でそれぞれ50″〜200″であると、下クラッド層、活性層、及び上クラッド層にかかる応力は緩和され、下クラッド層、活性層、及び上クラッド層のミスフィット転位などの転位の伝播は抑制される。これにより、本発明の化合物半導体基板では発光寿命特性が増大され、発光寿命特性の面内のバラツキが改善され、更に輝度が改善されたものとなる。
Δωと転位の関係を示すために、化合物半導体基板の下クラッド層と第2GaP窓層の界面のX線トポグラフィ写真を撮影した。Δωが室温でそれぞれ0″となるように、下クラッド層、活性層、及び上クラッド層の格子定数を整合した場合の化合物半導体基板の活性層のX線トポグラフィ写真を図3(a)に示す。また、Δωが室温でそれぞれ100″となるように、下クラッド層、活性層、及び上クラッド層の格子定数を整合した場合の化合物半導体基板の活性層のX線トポグラフィ写真を図3(b)に示す。
Δωが室温でそれぞれ0″であると下クラッド層、活性層、及び上クラッド層に圧縮圧力がかかり、化合物半導体基板の各層間の内部応力バランスが悪くなる。これにより、転位(ミスフィット等)が下クラッド層/GaAs基板除去面(第2GaP層)界面から発光層方向に伸びる(図2(a)参照)。その結果、図3(a)に示すように活性層など発光層各層に転位が生じ、発光寿命特性の悪化、面内のバラツキ、輝度の低下が生じることとなる。
一方で、本発明の化合物半導体基板のようにΔωが室温でそれぞれ100″であると、Δωを50″〜200″にする事で内部応力が緩和され、転位が下クラッド層/GaAs基板除去面(第2GaP層)界面から発光層方向へ伸びるのに代わり、第2GaP層方向に伸びやすい(図2(b)参照)。その結果、図3(b)に示すように、活性層など発光層各層のミスフィット転位などの転位は抑制される。そのため、本発明の化合物半導体基板は発光寿命特性が増大され、発光寿命特性の面内のバラツキが改善され、更に輝度が改善されたものとなる。
[化合物半導体基板の製造方法]
また、本発明では、GaAs基板上に、(AlGa1−xIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層、活性層、及び上クラッド層のダブルへテロ構造からなる発光層をエピタキシャル成長する発光層成長工程と、
前記発光層上に第1GaP窓層をエピタキシャル成長する第1GaP窓層成長工程と、
前記GaAs基板をエッチング除去し、前記下クラッド層を露出させるエッチング工程と、
前記露出した下クラッド層上に第2GaP窓層を形成する第2GaP窓層形成工程とを含む化合物半導体基板の製造方法であって、
前記発光層成長工程において、前記下クラッド層、前記活性層、及び前記上クラッド層の(400)面でのブラッグ角と前記GaAs基板の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″となるように、前記GaAs基板上に前記発光層をエピタキシャル成長することを特徴とする化合物半導体基板の製造方法を提供する。以下、図4を参照して詳細に説明する。
〔GaAs基板の準備(図4の(I)工程)〕
GaAs基板としては、一般にAlGaInP混晶を成長させる基板となるものであれば特に制限されないが、例えば面方位(100)のオフアングル2〜15度のものを用いることができる。このGaAs基板上に、GaAs、AlGaAs、AlGaInP、InGaP、GaP、GaAsPなどの化合物半導体膜が形成されたGaAs基板も用いることができる。これらの化合物半導体膜をMOVPE法でGaAs基板上に形成する場合は、TMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)、AsH、PHなどの原料ガスが用いられ、また、導電型を制御するための半導体不純物用ガスとしては、DMZ(ジメチルジンク)、DEZ(ジエチルジンク)やCpMg、SiH、HSeなどが用いられる。このようにして形成される化合物半導体膜は、例えば発光ダイオードなどの発光素子等の用途に応じて適宜選択することができる。
〔発光層成長工程(図4の(II)工程)〕
本発明における発光層成長工程では、GaAs基板上に、(AlGa1−xIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層、活性層、及び上クラッド層のダブルへテロ構造からなる発光層をエピタキシャル成長する。この発光層成長工程では、下クラッド層、活性層、及び上クラッド層の(400)面でのブラッグ角と前記GaAs基板の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″、好ましくは50″〜150″、より好ましくは50″〜100″となるように、GaAs基板上に発光層をエピタキシャル成長する。発光層の成長方法としては特に制限されないが、減圧200mbar以下、600℃以上の条件でMOVPE法を用いて行うことができる。例えば、原料ガスとしてはTMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)、PHなどが用いられ、また、導電型を制御するための半導体不純物用ガスとしては、DMZ(ジメチルジンク)、DEZ(ジエチルジンク)やCpMg、SiH、HSeなどが用いられる。
AlGaInPからなる発光層各層の調整条件は、例えば、GaAsの格子面(400)の室温でのブラッグ角と(AlGa1−xIn1−yP(ただし、0<x<1、0<y<1)の格子面(400)の室温におけるブラッグ角を測定しておき、これらを比較してΔωが50″〜200″の範囲になるような調整条件を予め特定することで決定することができる。
〔第1GaP窓層成長工程(図4の(III)工程)〕
本発明における第1GaP窓層成長工程では、発光層上に第1GaP窓層をエピタキシャル成長する。成長方法は特に限定されないが、例えば600℃以上の条件でVPE法により厚膜透明導電性膜(GaP)をエピタキシャル成長させることができる。第1GaP窓層の厚さとしては、特に制限されないが10μm〜100μmが好ましい。このように厚膜の第1GaP窓層であっても、本発明の化合物半導体基板の製造方法であれば発光寿命特性、面内の発光寿命特性のバラツキ、及び輝度が改善された化合物半導体基板を製造することができる。
〔エッチング工程(図4の(VI)工程)〕
本発明におけるエッチング工程では、GaAs基板をエッチング除去し、下クラッド層を露出させる。
〔第2GaP窓層形成工程(図4の(V)工程)〕
本発明における第2GaP窓層形成工程では、露出した下クラッド層上に第2GaP窓層をエピタキシャル成長し、又は透明導電性GaP基板を接合することで第2GaP窓層を形成することができる。エピタキシャル成長方法は特に限定されず、例えば600℃以上の条件でVPE法により行うことができる。また、接合方法も特に制限されず、100℃以上で熱処理することで接合することができる。
[発光素子]
さらに、本発明では上記化合物半導体基板から製造されたものであることを特徴とする発光素子を提供する。特に制限されないが、上記化合物半導体基板にAu系P型及びN型のオーミック電極を形成し、任意のサイズ、例えば250μm〜300μm角にチップ化して発光素子を製造することができる(図4の(VI)工程)。このような発光素子であれば、発光寿命特性が増大され、発光素子間で発光寿命特性のバラツキが改善され、更に輝度が改善された発光素子となる。
以下、本発明の実施例および比較例をあげてさらに詳細に説明するが、本発明は下記の実施例に限定されるものではない。
(実施例1)
GaAs基板上に、MOVPE法によってN型Siドープ(キャリア濃度1×1018/cm)、厚さ0.5μmのGaAsバッファー層とN型Siドープ(キャリア濃度1×1018/cm)、厚さ1μmのAlGaInP下クラッド層をエピタキシャル成長させ、ノンドープ、厚さ1μmのAlGaInP活性層をエピタキシャル成長させ、P型Mgドープ(キャリア濃度1×1017/cm)、厚さ1μmのAlGaInP上クラッド層をエピタキシャル成長させた(発光層成長工程)。
この発光層成長工程において、下クラッド層、活性層、及び上クラッド層の(400)面でのブラッグ角と前記GaAs基板の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″となるように、発光層の結晶組成を調整して、GaAs基板上に発光層をエピタキシャル成長させた。
続いて、第1GaP窓層としてP型Mgドープ(キャリア濃度3×1017/cm)、厚さ2μmのGaP層をエピタキシャル成長させ、その後VPE法でP型Znドープ(キャリア濃度8×1017/cm)、厚さ50μmの厚膜透明導電性GaP層をエピタキシャル成長させ(第1GaP窓層成長工程)、その後にGaAs基板をエッチング除去した(エッチング工程)。最後に、VPE法で第2GaP窓層としてN型Sドープ(キャリア濃度5×1017/cm)、厚さ100μmのGaP層をエピタキシャル成長させて(第2GaP窓層形成工程)化合物半導体基板を作製した。
この化合物半導体基板にAu系P型及びN型のオーミック電極を形成し、任意のサイズにチップ化して発光素子を製造した。このようにして製造された本発明の発光素子の輝度および発光寿命特性を測定した。測定時の温度は85℃、湿度は45%とし、電流20mAでの発光出力Po(mW)を測定し、また、50mA以上の電流を100時間通電させた後に再度発光出力を測定し、発光寿命特性(%)を算出した。その測定結果を表1に示す。
また、2結晶X線回折法により測定したAlGaInP活性層の格子面(400)のブラッグ角、該ブラッグ角から算出した変形格子定数並びに緩和格子定数、及びGaAs単結晶とAlGaInP活性層の格子不整合率の結果も表1に示す。なお、2結晶X線回折法では測定用のX線として波長λ=1.5405ÅのCuKα1線を用いた。
なお、変形格子定数、緩和格子定数、及び格子不整合率は下記式(1)、(2)、(3)で求めることができる。
変形格子定数=2×CuKα1線の波長λ/sin(AlGaInP活性層の(400)面でのブラッグ角ω’π/180) ……(1)
緩和格子定数=0.47×GaAs格子定数+0.53×変形格子定数 ……(2)
格子不整合率=(緩和格子定数−GaAs格子定数)/GaAs格子定数……(3)
ここで、GaAs格子定数は5.65325Åとした。
(実施例2)
Δωが室温でそれぞれ75″となるように、発光層の結晶組成を調整して、GaAs基板上に発光層をエピタキシャル成長させた以外は実施例1と同様にして発光素子を作製した。
(実施例3)
Δωが室温でそれぞれ100″となるように、発光層の結晶組成を調整して、GaAs基板上に発光層をエピタキシャル成長させた以外は実施例1と同様にして発光素子を作製した。
(実施例4)
Δωが室温でそれぞれ150″となるように、発光層の結晶組成を調整して、GaAs基板上に発光層をエピタキシャル成長させた以外は実施例1と同様にして発光素子を作製した。
(実施例5)
Δωが室温でそれぞれ200″となるように、発光層の結晶組成を調整して、GaAs基板上に発光層をエピタキシャル成長させた以外は実施例1と同様にして発光素子を作製した。
(比較例1)
Δωが室温でそれぞれ−100″となるように、発光層の結晶組成を調整して、GaAs基板上に発光層をエピタキシャル成長させた以外は実施例1と同様にして発光素子を作製した。
(比較例2)
Δωが室温でそれぞれ0″となるように、発光層の結晶組成を調整して、GaAs基板上に発光層をエピタキシャル成長させた以外は実施例1と同様にして発光素子を作製した。
以上のようにして製造された実施例1〜5、比較例1〜2の発光素子の出力Po(mW)、発光寿命特性(%)、AlGaInP活性層の格子面(400)でのブラッグ角、変形格子定数、緩和格子定数、格子不整合率を表1に示す。
さらに、実施例1〜5、比較例1〜2の発光素子の発光寿命特性と、面内での発光寿命特性のバラツキを測定した結果を図5に示す。図5の横軸は化合物半導体基板の面内位置を示し、縦軸はその面内位置に対応する発光寿命特性を示す。
Figure 0005768879
以上のように、下クラッド層、活性層、及び上クラッド層の(400)面でのブラッグ角と前記GaAs基板の(400)面でのブラッグ角の室温付近での差Δωを−100″から+200″まで振って比較すると、Δωが50″〜200″のときに発光寿命特性が上昇していることがわかる(表1)。さらに、Δωが50″〜200″である本発明の化合物半導体基板の実施例1〜5では発光寿命特性の向上と同時に面内のバラツキ、出力(輝度)も改善されていることが示された(図5)。
一方で、GaAs基板とAlGaInP活性層の(400)面でのブラッグ角の差Δωが0″から低角側の比較例1及び比較例2では、化合物半導体基板の各層間の内部応力バランスが悪く、転位(ミスフィット等)が下クラッド層/GaAs基板除去面(第2GaP層)界面から発光層方向に伸びるため、発光層に転位が生じ発光寿命特性の悪化、面内のバラツキ、輝度の低下が生じていることが示された。
以上説明したように、クラッド層、活性層、及び上クラッド層の(400)面でのブラッグ角とGaAs単結晶の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″となるように、下クラッド層、活性層、及び上クラッド層の格子定数を整合する本発明の化合物半導体基板であれば、化合物半導体基板の各層間の応力が緩和され、ミスフィット転位等の転位の発光層各層への伝播が抑制されたものとなるので、発光寿命特性が増大され、発光寿命特性の面内のバラツキが改善され、更に輝度が改善された化合物半導体基板となる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (7)

  1. 第2GaP窓層上に、(AlGa1−xIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層、活性層、及び上クラッド層のダブルへテロ構造からなる発光層を有し、該発光層上に第1GaP窓層を有する化合物半導体基板であって、
    前記下クラッド層、前記活性層、及び前記上クラッド層の(400)面でのブラッグ角とGaAs単結晶の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″となるように、前記下クラッド層、前記活性層、及び前記上クラッド層の格子定数が整合されたものであることを特徴とする化合物半導体基板。
  2. 前記Δωが室温でそれぞれ50″〜150″となるように、前記下クラッド層、前記活性層、及び前記上クラッド層の格子定数が整合されたものであることを特徴とする請求項1に記載の化合物半導体基板。
  3. 前記Δωが室温でそれぞれ50″〜100″となるように、前記下クラッド層、前記活性層、及び前記上クラッド層の格子定数が整合されたものであることを特徴とする請求項1又は請求項2に記載の化合物半導体基板。
  4. 請求項1乃至請求項3のいずれか一項に記載の化合物半導体基板から製造されたものであることを特徴とする発光素子。
  5. GaAs基板上に、(AlGa1−xIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層、活性層、及び上クラッド層のダブルへテロ構造からなる発光層をエピタキシャル成長する発光層成長工程と、
    前記発光層上に第1GaP窓層をエピタキシャル成長する第1GaP窓層成長工程と、
    前記GaAs基板をエッチング除去し、前記下クラッド層を露出させるエッチング工程と、
    前記露出した下クラッド層上に第2GaP窓層を形成する第2GaP窓層形成工程とを含む化合物半導体基板の製造方法であって、
    前記発光層成長工程において、前記下クラッド層、前記活性層、及び前記上クラッド層の(400)面でのブラッグ角と前記GaAs基板の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″となるように、前記GaAs基板上に前記発光層をエピタキシャル成長することを特徴とする化合物半導体基板の製造方法。
  6. 前記発光層成長工程において、前記Δωが室温でそれぞれ50″〜150″となるように、前記GaAs基板上に前記発光層をエピタキシャル成長することを特徴とする請求項5に記載の化合物半導体基板の製造方法。
  7. 前記発光層成長工程において、前記Δωが室温でそれぞれ50″〜100″となるように、前記GaAs基板上に前記発光層をエピタキシャル成長することを特徴とする請求項5又は請求項6に記載の化合物半導体基板の製造方法。
JP2013517844A 2011-06-02 2012-05-16 化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子 Active JP5768879B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013517844A JP5768879B2 (ja) 2011-06-02 2012-05-16 化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011124564 2011-06-02
JP2011124564 2011-06-02
JP2013517844A JP5768879B2 (ja) 2011-06-02 2012-05-16 化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子
PCT/JP2012/003192 WO2012164847A1 (ja) 2011-06-02 2012-05-16 化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子

Publications (2)

Publication Number Publication Date
JPWO2012164847A1 JPWO2012164847A1 (ja) 2015-02-23
JP5768879B2 true JP5768879B2 (ja) 2015-08-26

Family

ID=47258724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013517844A Active JP5768879B2 (ja) 2011-06-02 2012-05-16 化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子

Country Status (3)

Country Link
JP (1) JP5768879B2 (ja)
TW (1) TW201316378A (ja)
WO (1) WO2012164847A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635757B2 (ja) * 1995-12-28 2005-04-06 昭和電工株式会社 AlGaInP発光ダイオード
JP3900128B2 (ja) * 2003-09-19 2007-04-04 住友電気工業株式会社 ZnSe系発光素子
JP5309949B2 (ja) * 2008-12-12 2013-10-09 信越半導体株式会社 化合物半導体基板および発光素子ならびに化合物半導体基板の製造方法および発光素子の製造方法
JP5169959B2 (ja) * 2009-04-08 2013-03-27 信越半導体株式会社 発光素子の製造方法
JP2011077496A (ja) * 2009-04-28 2011-04-14 Shin Etsu Handotai Co Ltd 発光素子および発光素子の製造方法

Also Published As

Publication number Publication date
WO2012164847A1 (ja) 2012-12-06
JPWO2012164847A1 (ja) 2015-02-23
TW201316378A (zh) 2013-04-16

Similar Documents

Publication Publication Date Title
US20120248456A1 (en) Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element
JP5425284B1 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP5401145B2 (ja) Iii族窒化物積層体の製造方法
WO2014042054A1 (ja) 窒化アルミニウム基板およびiii族窒化物積層体
JP2017506434A (ja) オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ
US20100248455A1 (en) Manufacturing method of group III nitride semiconductor
US7514707B2 (en) Group III nitride semiconductor light-emitting device
JPH07240372A (ja) エピタキシャルウェーハの製造方法
JP2012248625A (ja) Iii族窒化物積層体の製造方法
JP2004048076A (ja) 半導体素子およびその製造方法
JP6483566B2 (ja) 半導体発光素子
JP6242238B2 (ja) 窒化物半導体多元混晶の製造方法
JP2013207046A (ja) Iii族窒化物系化合物半導体発光素子およびその製造方法
JP5768879B2 (ja) 化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子
WO2020122137A1 (ja) Iii族窒化物半導体発光素子及びその製造方法
JP5309949B2 (ja) 化合物半導体基板および発光素子ならびに化合物半導体基板の製造方法および発光素子の製造方法
WO2007114033A1 (ja) 発光素子の製造方法、化合物半導体ウェーハ及び発光素子
JP4781028B2 (ja) Iii族窒化物半導体積層体及びiii族窒化物半導体発光素子の製造方法
TWI446574B (zh) A compound semiconductor substrate, a light-emitting element using the same, and a method for producing a compound semiconductor substrate
JP5355768B2 (ja) 半導体積層構造の製造方法
JP5304715B2 (ja) Iii−v族窒化物系半導体基板
JP2010278262A (ja) 発光ダイオード用エピタキシャルウェハの製造方法
WO2020209014A1 (ja) 発光素子および発光素子の製造方法
TWI596797B (zh) Gallium nitride-based crystal and semiconductor device manufacturing method, and light-emitting Device and method of manufacturing the light-emitting device
JP2013243411A (ja) Iii族窒化物半導体素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150608

R150 Certificate of patent or registration of utility model

Ref document number: 5768879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250