JP5768879B2 - 化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子 - Google Patents
化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子 Download PDFInfo
- Publication number
- JP5768879B2 JP5768879B2 JP2013517844A JP2013517844A JP5768879B2 JP 5768879 B2 JP5768879 B2 JP 5768879B2 JP 2013517844 A JP2013517844 A JP 2013517844A JP 2013517844 A JP2013517844 A JP 2013517844A JP 5768879 B2 JP5768879 B2 JP 5768879B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- compound semiconductor
- semiconductor substrate
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/822—Materials of the light-emitting regions
- H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
Description
前記下クラッド層、前記活性層、及び前記上クラッド層の(400)面でのブラッグ角とGaAs単結晶の(400)面でのブラッグ角の差Δω(以下、単にΔωと記載することがある)が室温でそれぞれ50″〜200″となるように、前記下クラッド層、前記活性層、及び前記上クラッド層の格子定数が整合されたものであることを特徴とする化合物半導体基板を提供する。
前記発光層上に第1GaP窓層をエピタキシャル成長する第1GaP窓層成長工程と、
前記GaAs基板をエッチング除去し、前記下クラッド層を露出させるエッチング工程と、
前記露出した下クラッド層上に第2GaP窓層を形成する第2GaP窓層形成工程とを含む化合物半導体基板の製造方法であって、
前記発光層成長工程において、前記下クラッド層、前記活性層、及び前記上クラッド層の(400)面でのブラッグ角と前記GaAs基板の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″となるように、前記GaAs基板上に前記発光層をエピタキシャル成長することを特徴とする化合物半導体基板の製造方法を提供する。
本発明では、第2GaP窓層上に、(AlxGa1−x)yIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層、活性層、及び上クラッド層のダブルへテロ構造からなる発光層を有し、該発光層上に第1GaP窓層を有する化合物半導体基板であって、
前記下クラッド層、前記活性層、及び前記上クラッド層の(400)面でのブラッグ角とGaAs単結晶の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″となるように、前記下クラッド層、前記活性層、及び前記上クラッド層の格子定数が整合されたものであることを特徴とする化合物半導体基板を提供する。
本発明における第1GaP窓層1及び第2GaP窓層6は、GaPからなる透明導電性膜であれば特に限定されない(図1)。第1GaP窓層及び第2GaP窓層は、例えば厚膜透明導電性膜とすることができ、第1GaP窓層の厚さとしては、10μm〜100μmが好ましい。また、第2GaP窓層の厚さとしては、10μm〜100μmが好ましい。このように厚膜の第1GaP窓層及び第2GaP窓層であっても、本発明の化合物半導体基板であれば発光寿命特性、面内の発光寿命特性のバラツキ、及び輝度が改善されたものとなる。
本発明における発光層5は、(AlxGa1−x)yIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層4、活性層3、及び上クラッド層2のダブルへテロ構造からなる(図1)。
また、本発明では、GaAs基板上に、(AlxGa1−x)yIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層、活性層、及び上クラッド層のダブルへテロ構造からなる発光層をエピタキシャル成長する発光層成長工程と、
前記発光層上に第1GaP窓層をエピタキシャル成長する第1GaP窓層成長工程と、
前記GaAs基板をエッチング除去し、前記下クラッド層を露出させるエッチング工程と、
前記露出した下クラッド層上に第2GaP窓層を形成する第2GaP窓層形成工程とを含む化合物半導体基板の製造方法であって、
前記発光層成長工程において、前記下クラッド層、前記活性層、及び前記上クラッド層の(400)面でのブラッグ角と前記GaAs基板の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″となるように、前記GaAs基板上に前記発光層をエピタキシャル成長することを特徴とする化合物半導体基板の製造方法を提供する。以下、図4を参照して詳細に説明する。
GaAs基板としては、一般にAlGaInP混晶を成長させる基板となるものであれば特に制限されないが、例えば面方位(100)のオフアングル2〜15度のものを用いることができる。このGaAs基板上に、GaAs、AlGaAs、AlGaInP、InGaP、GaP、GaAsPなどの化合物半導体膜が形成されたGaAs基板も用いることができる。これらの化合物半導体膜をMOVPE法でGaAs基板上に形成する場合は、TMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)、AsH3、PH3などの原料ガスが用いられ、また、導電型を制御するための半導体不純物用ガスとしては、DMZ(ジメチルジンク)、DEZ(ジエチルジンク)やCp2Mg、SiH4、H2Seなどが用いられる。このようにして形成される化合物半導体膜は、例えば発光ダイオードなどの発光素子等の用途に応じて適宜選択することができる。
本発明における発光層成長工程では、GaAs基板上に、(AlxGa1−x)yIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層、活性層、及び上クラッド層のダブルへテロ構造からなる発光層をエピタキシャル成長する。この発光層成長工程では、下クラッド層、活性層、及び上クラッド層の(400)面でのブラッグ角と前記GaAs基板の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″、好ましくは50″〜150″、より好ましくは50″〜100″となるように、GaAs基板上に発光層をエピタキシャル成長する。発光層の成長方法としては特に制限されないが、減圧200mbar以下、600℃以上の条件でMOVPE法を用いて行うことができる。例えば、原料ガスとしてはTMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)、PH3などが用いられ、また、導電型を制御するための半導体不純物用ガスとしては、DMZ(ジメチルジンク)、DEZ(ジエチルジンク)やCp2Mg、SiH4、H2Seなどが用いられる。
本発明における第1GaP窓層成長工程では、発光層上に第1GaP窓層をエピタキシャル成長する。成長方法は特に限定されないが、例えば600℃以上の条件でVPE法により厚膜透明導電性膜(GaP)をエピタキシャル成長させることができる。第1GaP窓層の厚さとしては、特に制限されないが10μm〜100μmが好ましい。このように厚膜の第1GaP窓層であっても、本発明の化合物半導体基板の製造方法であれば発光寿命特性、面内の発光寿命特性のバラツキ、及び輝度が改善された化合物半導体基板を製造することができる。
本発明におけるエッチング工程では、GaAs基板をエッチング除去し、下クラッド層を露出させる。
本発明における第2GaP窓層形成工程では、露出した下クラッド層上に第2GaP窓層をエピタキシャル成長し、又は透明導電性GaP基板を接合することで第2GaP窓層を形成することができる。エピタキシャル成長方法は特に限定されず、例えば600℃以上の条件でVPE法により行うことができる。また、接合方法も特に制限されず、100℃以上で熱処理することで接合することができる。
さらに、本発明では上記化合物半導体基板から製造されたものであることを特徴とする発光素子を提供する。特に制限されないが、上記化合物半導体基板にAu系P型及びN型のオーミック電極を形成し、任意のサイズ、例えば250μm〜300μm角にチップ化して発光素子を製造することができる(図4の(VI)工程)。このような発光素子であれば、発光寿命特性が増大され、発光素子間で発光寿命特性のバラツキが改善され、更に輝度が改善された発光素子となる。
GaAs基板上に、MOVPE法によってN型Siドープ(キャリア濃度1×1018/cm3)、厚さ0.5μmのGaAsバッファー層とN型Siドープ(キャリア濃度1×1018/cm3)、厚さ1μmのAlGaInP下クラッド層をエピタキシャル成長させ、ノンドープ、厚さ1μmのAlGaInP活性層をエピタキシャル成長させ、P型Mgドープ(キャリア濃度1×1017/cm3)、厚さ1μmのAlGaInP上クラッド層をエピタキシャル成長させた(発光層成長工程)。
変形格子定数=2×CuKα1線の波長λ/sin(AlGaInP活性層の(400)面でのブラッグ角ω’π/180) ……(1)
緩和格子定数=0.47×GaAs格子定数+0.53×変形格子定数 ……(2)
格子不整合率=(緩和格子定数−GaAs格子定数)/GaAs格子定数……(3)
ここで、GaAs格子定数は5.65325Åとした。
Δωが室温でそれぞれ75″となるように、発光層の結晶組成を調整して、GaAs基板上に発光層をエピタキシャル成長させた以外は実施例1と同様にして発光素子を作製した。
Δωが室温でそれぞれ100″となるように、発光層の結晶組成を調整して、GaAs基板上に発光層をエピタキシャル成長させた以外は実施例1と同様にして発光素子を作製した。
Δωが室温でそれぞれ150″となるように、発光層の結晶組成を調整して、GaAs基板上に発光層をエピタキシャル成長させた以外は実施例1と同様にして発光素子を作製した。
Δωが室温でそれぞれ200″となるように、発光層の結晶組成を調整して、GaAs基板上に発光層をエピタキシャル成長させた以外は実施例1と同様にして発光素子を作製した。
Δωが室温でそれぞれ−100″となるように、発光層の結晶組成を調整して、GaAs基板上に発光層をエピタキシャル成長させた以外は実施例1と同様にして発光素子を作製した。
Δωが室温でそれぞれ0″となるように、発光層の結晶組成を調整して、GaAs基板上に発光層をエピタキシャル成長させた以外は実施例1と同様にして発光素子を作製した。
Claims (7)
- 第2GaP窓層上に、(AlxGa1−x)yIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層、活性層、及び上クラッド層のダブルへテロ構造からなる発光層を有し、該発光層上に第1GaP窓層を有する化合物半導体基板であって、
前記下クラッド層、前記活性層、及び前記上クラッド層の(400)面でのブラッグ角とGaAs単結晶の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″となるように、前記下クラッド層、前記活性層、及び前記上クラッド層の格子定数が整合されたものであることを特徴とする化合物半導体基板。
- 前記Δωが室温でそれぞれ50″〜150″となるように、前記下クラッド層、前記活性層、及び前記上クラッド層の格子定数が整合されたものであることを特徴とする請求項1に記載の化合物半導体基板。
- 前記Δωが室温でそれぞれ50″〜100″となるように、前記下クラッド層、前記活性層、及び前記上クラッド層の格子定数が整合されたものであることを特徴とする請求項1又は請求項2に記載の化合物半導体基板。
- 請求項1乃至請求項3のいずれか一項に記載の化合物半導体基板から製造されたものであることを特徴とする発光素子。
- GaAs基板上に、(AlxGa1−x)yIn1−yP(ただし、0<x<1、0<y<1)で示される下クラッド層、活性層、及び上クラッド層のダブルへテロ構造からなる発光層をエピタキシャル成長する発光層成長工程と、
前記発光層上に第1GaP窓層をエピタキシャル成長する第1GaP窓層成長工程と、
前記GaAs基板をエッチング除去し、前記下クラッド層を露出させるエッチング工程と、
前記露出した下クラッド層上に第2GaP窓層を形成する第2GaP窓層形成工程とを含む化合物半導体基板の製造方法であって、
前記発光層成長工程において、前記下クラッド層、前記活性層、及び前記上クラッド層の(400)面でのブラッグ角と前記GaAs基板の(400)面でのブラッグ角の差Δωが室温でそれぞれ50″〜200″となるように、前記GaAs基板上に前記発光層をエピタキシャル成長することを特徴とする化合物半導体基板の製造方法。
- 前記発光層成長工程において、前記Δωが室温でそれぞれ50″〜150″となるように、前記GaAs基板上に前記発光層をエピタキシャル成長することを特徴とする請求項5に記載の化合物半導体基板の製造方法。
- 前記発光層成長工程において、前記Δωが室温でそれぞれ50″〜100″となるように、前記GaAs基板上に前記発光層をエピタキシャル成長することを特徴とする請求項5又は請求項6に記載の化合物半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013517844A JP5768879B2 (ja) | 2011-06-02 | 2012-05-16 | 化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011124564 | 2011-06-02 | ||
JP2011124564 | 2011-06-02 | ||
JP2013517844A JP5768879B2 (ja) | 2011-06-02 | 2012-05-16 | 化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子 |
PCT/JP2012/003192 WO2012164847A1 (ja) | 2011-06-02 | 2012-05-16 | 化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012164847A1 JPWO2012164847A1 (ja) | 2015-02-23 |
JP5768879B2 true JP5768879B2 (ja) | 2015-08-26 |
Family
ID=47258724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013517844A Active JP5768879B2 (ja) | 2011-06-02 | 2012-05-16 | 化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5768879B2 (ja) |
TW (1) | TW201316378A (ja) |
WO (1) | WO2012164847A1 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3635757B2 (ja) * | 1995-12-28 | 2005-04-06 | 昭和電工株式会社 | AlGaInP発光ダイオード |
JP3900128B2 (ja) * | 2003-09-19 | 2007-04-04 | 住友電気工業株式会社 | ZnSe系発光素子 |
JP5309949B2 (ja) * | 2008-12-12 | 2013-10-09 | 信越半導体株式会社 | 化合物半導体基板および発光素子ならびに化合物半導体基板の製造方法および発光素子の製造方法 |
JP5169959B2 (ja) * | 2009-04-08 | 2013-03-27 | 信越半導体株式会社 | 発光素子の製造方法 |
JP2011077496A (ja) * | 2009-04-28 | 2011-04-14 | Shin Etsu Handotai Co Ltd | 発光素子および発光素子の製造方法 |
-
2012
- 2012-05-16 WO PCT/JP2012/003192 patent/WO2012164847A1/ja active Application Filing
- 2012-05-16 JP JP2013517844A patent/JP5768879B2/ja active Active
- 2012-05-23 TW TW101118367A patent/TW201316378A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2012164847A1 (ja) | 2012-12-06 |
JPWO2012164847A1 (ja) | 2015-02-23 |
TW201316378A (zh) | 2013-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120248456A1 (en) | Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element | |
JP5425284B1 (ja) | 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法 | |
JP5401145B2 (ja) | Iii族窒化物積層体の製造方法 | |
WO2014042054A1 (ja) | 窒化アルミニウム基板およびiii族窒化物積層体 | |
JP2017506434A (ja) | オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ | |
US20100248455A1 (en) | Manufacturing method of group III nitride semiconductor | |
US7514707B2 (en) | Group III nitride semiconductor light-emitting device | |
JPH07240372A (ja) | エピタキシャルウェーハの製造方法 | |
JP2012248625A (ja) | Iii族窒化物積層体の製造方法 | |
JP2004048076A (ja) | 半導体素子およびその製造方法 | |
JP6483566B2 (ja) | 半導体発光素子 | |
JP6242238B2 (ja) | 窒化物半導体多元混晶の製造方法 | |
JP2013207046A (ja) | Iii族窒化物系化合物半導体発光素子およびその製造方法 | |
JP5768879B2 (ja) | 化合物半導体基板、及びその製造方法、並びにその化合物半導体基板を用いた発光素子 | |
WO2020122137A1 (ja) | Iii族窒化物半導体発光素子及びその製造方法 | |
JP5309949B2 (ja) | 化合物半導体基板および発光素子ならびに化合物半導体基板の製造方法および発光素子の製造方法 | |
WO2007114033A1 (ja) | 発光素子の製造方法、化合物半導体ウェーハ及び発光素子 | |
JP4781028B2 (ja) | Iii族窒化物半導体積層体及びiii族窒化物半導体発光素子の製造方法 | |
TWI446574B (zh) | A compound semiconductor substrate, a light-emitting element using the same, and a method for producing a compound semiconductor substrate | |
JP5355768B2 (ja) | 半導体積層構造の製造方法 | |
JP5304715B2 (ja) | Iii−v族窒化物系半導体基板 | |
JP2010278262A (ja) | 発光ダイオード用エピタキシャルウェハの製造方法 | |
WO2020209014A1 (ja) | 発光素子および発光素子の製造方法 | |
TWI596797B (zh) | Gallium nitride-based crystal and semiconductor device manufacturing method, and light-emitting Device and method of manufacturing the light-emitting device | |
JP2013243411A (ja) | Iii族窒化物半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5768879 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |