[go: up one dir, main page]

JP5759550B2 - 置換金属ゲートを有するトランジスタ及びその製造方法 - Google Patents

置換金属ゲートを有するトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP5759550B2
JP5759550B2 JP2013527530A JP2013527530A JP5759550B2 JP 5759550 B2 JP5759550 B2 JP 5759550B2 JP 2013527530 A JP2013527530 A JP 2013527530A JP 2013527530 A JP2013527530 A JP 2013527530A JP 5759550 B2 JP5759550 B2 JP 5759550B2
Authority
JP
Japan
Prior art keywords
layer
metal
doped region
interface
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013527530A
Other languages
English (en)
Other versions
JP2013541196A (ja
Inventor
ウォン、キース、クォン、ホン
グオ、デチャオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2013541196A publication Critical patent/JP2013541196A/ja
Application granted granted Critical
Publication of JP5759550B2 publication Critical patent/JP5759550B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、トランジスタ及びその製造方法に関し、特に、置換金属ゲートを有するトランジスタ及びその製造方法に関する。
トランジスタは、様々な種類の集積回路内によく見られる半導体デバイスである。トランジスタは基本的にはスイッチである。閾値電圧より大きい電圧がトランジスタのゲートに印加されると、スイッチがオンになり、電流がトランジスタを通って流れる。ゲートにおける電圧が閾値電圧を下回ると、スイッチはオフになり、電流はトランジスタを通って流れない。
従来、トランジスタのゲートはポリシリコン・ゲートであった。ポリシリコン・ゲートを有するトランジスタは、比較的製造が容易であり、ポリシリコン・ゲートを有するトランジスタの動作効果は、よく知られている。しかしながら、トランジスタを含む集積回路の電力消費及び動作速度が最適化されるため、最近では、トランジスタのゲートは金属ゲートになっている。
金属ゲートを有するトランジスタは、２つの一般的な方法で製造することができる。最初にポリシリコン・ゲートを製造し、次に、後の半導体処理の間、これを金属ゲートと置き換えることができる。この手法は、「ゲート・ラスト（gate last）」手法として知られており、金属ゲートがポリシリコンに取って代わる限り、金属ゲートはダマシン又は置換ゲートとみなされる。第２の手法は、最初にポリシリコンを製造することなく、金属ゲートを製造するものであり、「ゲート・ファースト（gate first）」手法として知られている。
置換金属ゲートを有するトランジスタ及びその製造方法を提供する。
本発明の実施形態の方法は、トランジスタを製造するためのものである。この方法は、基板のドープ領域の上のポリシリコン・ゲートを除去し、基板の上にマスク層を形成して、ドープ領域が前記マスク層内の孔を通して露出されるようにする。この方法は、マスク層の上面及び側面上、並びに、孔を通して露出されるドープ領域の上面上に界面層を堆積させる。この方法は、トランジスタの閾値電圧の低減及びトランジスタの反転層の厚さの低減の１つ又は複数に適合された層を堆積させる。この方法は、マスク層の孔内に導電性プラグを形成する。界面層、界面層上の層、及び導電性プラグは合わせてトランジスタの置換ゲートとなる。
本発明の別の実施形態の方法もまた、トランジスタを製造するためのものである。この方法は、基板のｐ−ドープ領域の上の第１のポリシリコン・ゲートを除去し、基板のｎ−ドープ領域の上の第２のポリシリコン・ゲートを除去し、基板の上にマスク層を形成して、ｐ−ドープ領域及びｎ−ドープ領域がマスク層内で孔を通して露出されるようにする。この方法は、マスク層内でｎ−ドープ領域を露出させる孔を第１の一時層で覆う。マスク層内でｎ−ドープ領域を露出させる孔が第１の一時層で覆われる間、この方法は、マスク層の上面及び側面上、並びに、孔を通して露出されるｐ−ドープ領域の上面上に第１の界面層を堆積させる。マスク層内でｎ−ドープ領域を露出させる孔が第１の一時層で覆われる間、この方法はまた、第１の界面層上に、トランジスタの閾値電圧の低減及びトランジスタの反転層の厚さの低減の１つ又は複数に適合された第１の層も堆積させる。この方法は、第１の一時層を除去し、マスク層内でｐ−ドープ領域を露出させる孔を第２の一時層で覆う。
マスク層内でｐ−ドープ領域を露出させる孔が第２の一時層で覆われる間、この方法は、マスク層の上面及び側面上、並びに、孔を通して露出されるｎ−ドープ領域の上面上に第２の界面層を堆積させる。マスク層内でｐ−ドープ領域を露出させる孔が第２の一時層で覆われる間、この方法はまた、第２の界面層上に、トランジスタの閾値電圧の低減及びトランジスタの反転層の厚さの低減の１つ又は複数に適合された第２の層を堆積させる。この方法は、第２の一時層を除去し、マスク層の各孔内に導電性プラグを形成する。第１の界面層、第１の界面層上の第１の層、及びｐ−ドープ領域を露出させる孔内の導電性プラグは、トランジスタのｐ−ドープ領域のための第１の置換ゲートとなる。第２の界面層、第２の界面層上の第２の層、及びｎ−ドープ領域を露出させる孔内の導電性プラグは、トランジスタのｎ−ドープ領域のための第２の置換ゲートとなる。
本発明のさらに別の方法もまた、トランジスタを製造するためのものである。この方法は、ドープ領域の上のポリシリコン・ゲートの側面上に垂直スペーサを形成する。この方法は、ドープ領域の上面で始まる各垂直スペーサの側におけるドープ領域の一部分をシリサイドに置き換える。この方法は、基板の上及びポリシリコン・ゲートの上に、窒化物を含むマスク層を形成する。この方法は、マスク層をエッチングしてポリシリコン・ゲートを露出させ、ポリシリコン・ゲートを除去する。この方法は、マスク層の上面及び側面上、並びに孔を通して露出されるドープ領域の上面上に界面層を堆積させる。この方法は、界面層上に、トランジスタの閾値電圧の低減及びトランジスタの反転層の厚さの軽減の１つ又は複数に適合された層を堆積させる。この方法は、マスク層の孔内に仕事関数金属を堆積させ、マスク層の孔内の仕事関数金属の上に第２の金属を堆積させる。仕事関数金属及び第２の金属は導電性プラグである。界面層、界面層上の層、及び導電性プラグは合わせてトランジスタの置換ゲートとなる。
本発明の実施形態の半導体トランジスタ・デバイスは、基板と、基板内の、これを通して露出されるドープ領域と、基板の上のマスク層と、マスク層内及びドープ領域の上の置換金属ゲートとを含む。置換金属ゲートは、マスク層の側面及びドープ領域の上面に隣接した界面層を含む。置換金属ゲートはまた、トランジスタの閾値電圧の低減及び半導体トランジスタ・デバイスの反転層の厚さの低減の１つ又は複数のために、界面層内に少なくとも部分的に拡散された層も含む。
本発明の別の実施形態の半導体トランジスタ・デバイスは、基板と、基板内の基板を通して露出されるｐ−ドープ領域と、基板内の基板を通して露出されるｎ−ドープ領域と、基板の上のマスク層とを含む。半導体トランジスタ・デバイスはまた、マスク層内及びｐ−ドープ領域の上の第１の置換金属ゲートと、マスク層内及びｎ−ドープ領域の上の第２の置換金属ゲートとも含む。第１の置換金属ゲートは、トランジスタの閾値電圧の減少及び半導体トランジスタ・デバイスの反転層の厚さの減少の１つ又は複数のための、マスク層の側面及びｐ−ドープ領域の上面に隣接する第１の界面層と、第１の界面層内に少なくとも部分的に拡散される第１の層とを含む。第２の置換金属ゲートは、トランジスタの閾値電圧の減少及び半導体トランジスタ・デバイスの反転層の厚さの減少の１つ又は複数のための、マスク層の側面及びｎ−ドープ領域の上面に隣接する第２の界面層と、第２の界面層内に少なくとも部分的に拡散される第２の層とを含む。第２の層は第１の層とは異なる。
ここで、本発明の実施形態を、単なる例として、添付図面を参照して説明する。
本発明の実施形態による、置換金属ゲートを有するトランジスタを製造するための方法の第１の部分のフローチャートである。 本発明の実施形態による、置換金属ゲートを有するトランジスタを製造するための方法の第２の部分のフローチャートである。 本発明の実施形態による、図１の部分１０２が実施された後の代表的なトランジスタの図である。 本発明の実施形態による、図１の部分１０６、１０８及び１１０が実施された後の代表的なトランジスタの図である。 本発明の実施形態による、図１の部分１１２及び１１４が実施された後の代表的なトランジスタの図である。 本発明の実施形態による、図１の部分１１６、１１８及び１１９が実施された後の代表的なトランジスタの図である。 本発明の実施形態による、図２の部分１２６、１２８、１３０及び１３２が実施された後の代表的なトランジスタの図である。 本発明の実施形態による、図２の部分１４０及び１４２が実施された後の代表的なトランジスタの図である。
本発明の例示的な実施形態の以下の詳細な説明において、その一部を形成する添付図面が参照され、ここにおいて、本発明を実施することができる特定の例示的な実施形態が例証として示される。これらの実施形態は、当業者が本発明を実施することができるように十分に詳細に説明される。他の実施形態を利用することもでき、本発明の思想又は範囲から逸脱することなく、論理的変更、機械的変更、及びその他の変更をなすこともできる。従って、以下の詳細な説明は限定する意味で受けとられるべきものではなく、本発明の範囲は添付の特許請求の範囲によってのみ定められる。
背景セクションにおいて述べられるように、最近では、ポリシリコン・ゲートの代わりに金属ゲートを有するトランジスタが製造され始めている。金属ゲートを有するトランジスタの製造は、一般に、ポリシリコン・ゲートを有するトランジスタの製造よりも困難である。より特定的には、置換金属ゲートを有するトランジスタの製造は、ポリシリコン・ゲートを有するトランジスタの製造より困難である。
本発明の実施形態は、置換金属ゲートを有するトランジスタの製造に向けられる。本発明の実施形態は、結果として得られるトランジスタの閾値電圧、及び、結果として得られるトランジスタの反転層の厚さの両方が低減される、こうした製造プロセスを提供する。従って、本発明のトランジスタを用いる集積回路は、消費電力がより少なく、既存のトランジスタを用いる相当する集積回路よりも高い周波数で動作する。
図１及び図２は、それぞれ、本発明の実施形態による、半導体トランジスタ・デバイスを製造するための方法１００の第１の部分及び第２の部分を示す。内部にｐ−ドープ領域及びｎ−ドープ領域があり、上にポリシリコン・ゲートがある基板を準備する（１０２）。一実施形態においては、基板自体がポリシリコンであってもよい。ゲートは、トランジスタのためのものである。ドープ領域と、ドープ領域の上のポリシリコン・ゲートとを含む基板は、通常の方法で形成することができる。一実施形態においては、ゲートと基板との間にエッチング停止層がさらに存在する。
図３は、本発明の実施形態による、部分１０２を実施した後の代表的なトランジスタ２００の一部分を示す。トランジスタ２００は、半導体トランジスタ・デバイスと呼ぶこともできる。トランジスタ２００は、基板２０２と、基板２０２内のｐ−ドープ領域２０４及びｎ−ドープ領域２０６とを含む。ｐ−ドープ領域２０４の上にポリシリコン・ゲート２０８があり、ｎ−ドープ領域２０６の上にポリシリコン・ゲート２１０がある。さらに、ポリシリコン・ゲート２０８及び２１０と基板２０２との間にはエッチング停止層２１１がある。一実施形態において、エッチング停止層２１１は、酸化シリコン又は窒化シリコンとすることができる。
再び図１を参照すると、基板からポリシリコン・ゲートを除去し、基板の上にマスク層を形成し、ドープ領域がマスク層内で対応する孔を通して露出されるようにする（１０４）。一実施形態において、部分１０４は、次のように実施することができる。ポリシリコン・ゲートの側面上に垂直スペーサを形成する（１０６）。垂直スペーサは、窒化シリコン、酸窒化シリコン、酸化シリコン、又は別の材料とすることができるが、垂直スペーサ及びエッチング停止層は、異なる材料のものにしなければならない。垂直スペーサは、基板及びポリシリコン・ゲートの上に層を堆積させ、その層をエッチングして、ポリシリコン・ゲートの側面上の層だけが残るようにすることによって形成することができる。
スペーサの両側において、ドープ領域の一部分をシリサイドに置き換える（１０８）。シリサイドの目的は、トランジスタのソース及びドレインと後で形成されるコンタクトとの間の接触抵抗を低くすることである。部分１０８では、露出されたドープ領域をエッチングし、生成されたスペーサ内にシリサイドを堆積させることができる。次に、基板の上及びポリシリコン・ゲートの上にマスク層を形成し（１１０）、形成されたトランジスタに化学機械平坦化（ＣＭＰ）を施して、ポリシリコン・ゲートの上面からマスク層を除去する（１１２）。マスク層は、酸化シリコン又は窒化シリコンとすることができる。次に、ポリシリコン・ゲート及びエッチング停止層を除去する（１１４）。
図４は、本発明の実施形態による、部分１０６、１０８及び１１０が実施された後のトランジスタ２００の一部分を示す。垂直スペーサ２１２が、ポリシリコン・ゲート２０８及び２１０の側面上に形成された。スペーサ２１２の側におけるｐ−ドープ領域２０４及びｎ−ドープ領域２０６の部分がシリサイドに置き換えられた。窒化物などのマスク層２１６が、基板２０２及びポリシリコン・ゲート２０８及び２１０の上に堆積された。
図５は、本発明の実施形態による、部分１１２及び１１４が実施された後のトランジスタ２００の一部分を示す。トランジスタ２００にＣＭＰを施して、ポリシリコン・ゲート２１０を露出させ、エッチング停止層２１１に達するまでエッチングなどにより、ポリシリコン・ゲート２０８及び２１０を除去した。ポリシリコン・ゲート２０８及び２１０があった場所に孔２１８及び２２０を形成する。孔２１８は、ｐ−ドープ領域２０４に対応し、マスク層２１６を通してｐ−ドープ領域２０４を露出させ、孔２２０は、ｎ−ドープ領域２０６に対応し、マスク層２１６を通してｎ−ドープ領域２０６を露出させる。もはやエッチング停止層２１１を必要としないので、孔２１８及び２２０内に露出されたエッチング停止層２１１を除去する。
再び図１を参照すると、マスク層内でｎ−ドープ領域を露出させる孔を第１の一時層（temporary layer）で覆う（１１６）。次に、第１の界面層が、マスク層の上面及び側面上、並びに、その対応する孔を通して露出されるｐ−ドープ領域の上面上に形成される（１１８）。界面層は、酸化シリコン、酸窒化シリコン、又は別の材料とすることができる。界面層は、熱酸化、プラズマ窒化又は堆積のような基板表面処理プロセスの際に形成することができる。次に、第１の界面層上に第１の層が堆積される（１１９）。
部分１１９において、３つの異なる方法で、第１の界面層上に第１の層を堆積させることができる。最初に、第１の界面層上に、金属層又は金属酸化物層、続いて高ｋ誘電体層を堆積させることができる。金属層又は金属酸化物層及び高ｋ誘電体層は合わせて、第１の界面層上に堆積される第１の層とみなされる。金属層又は金属酸化物層は、他の金属及び他の金属酸化物の中でも、ランタン、ルテチウム、酸化ランタン、又は酸化ルテチウムとすることができ、高ｋ誘電体層は、他の高ｋ誘電体の中でも、酸化ハフニウム、酸化チタン、又は酸化ジルコニウムとすることができる。
第２に、第１の界面上に、高ｋ誘電体層、続いて金属層又は金属酸化物層を堆積させることができる、高ｋ誘電体層及び金属層又は金属酸化物層は合わせて、第１の界面層上に堆積される第１の層とみなされる。既に述べたように、金属層又は金属酸化物層は、他の金属及び他の金属酸化物の中でも、ランタン、ルテチウム、酸化ランタン、又は酸化ルテチウムとすることができ、高ｋ誘電体層は、他の高ｋ誘電体の中でも、酸化ハフニウム、酸化チタン、又は酸化ジルコニウムとすることができる。
第３に、第１の界面上に、金属が混合された高ｋ誘電体層を堆積させることができる。既に述べたように、金属は、他の金属の中でも、ランタン又はルテチウムとすることができ、金属が混合される高ｋ誘電体層は、他の高ｋ誘電体の中でも、酸化ハフニウム、酸化チタン、又は酸化ジルコニウムとすることができる。この３つの方法全てにおいて、金属は第１の界面層内に拡散する。
第１の界面層内に拡散される金属は、結果として得られるより低い閾値電圧及びより薄い反転層を有する半導体トランジスタ・デバイスをもたらす。第１の界面層の上に金属層を堆積させること又は第１の界面層の上に金属酸化物層を堆積させることによって、金属が界面層内に拡散し、結果として得られる金属含浸界面層は、半導体デバイスの閾値電圧及び反転層の厚さが低減されたものとなる。
図６は、本発明の実施形態による、部分１１６、１１８及び１１９が実施された後のトランジスタ２００の一部分を示す。孔２２０は、酸化シリコンとすることができる第１の一時層２２２で覆われる。層２２４は、第１の界面層、及び第１の界面層上に堆積された第１の層の両方を表す。従って、層２２４は、金属が内部に拡散された界面層、並びに高ｋ誘電体層を含む。
図２を参照すると、エッチングなどによって、第１の一時層が除去され（１２６）、マスク層内でｐ−ドープ領域を露出させる孔が、第２の一時層で覆われる（１２８）。次に、第２の界面層が、マスク層の上面及び側面上、並びにその対応する孔を通して露出されるｎ−ドープ領域の上面上に堆積される（１３０）。第２の界面層は、部分１１８に関連して上述されたような、第１の界面層と同じ材料から、これと同じ方法で形成することができる。次に、第２の界面層上に第２の層が堆積される（１３２）。
上述されたように、部分１１９において第１の界面層上に第１の層を堆積させることができる同じ３つの異なる方法のいずれかで、部分１３２において、第２の界面上に第２の層を堆積させることができる。従って、第２の界面層上に、第１の金属層又は金属酸化物層、続いて高ｋ誘電体層を堆積させることができる。金属層又は金属酸化物層、及び高ｋ層は合わせて、第２の界面層上に堆積された第２の層とみなされる。金属層又は金属酸化物層は、他の金属及び他の金属酸化物の中でも、アルミニウム又は酸化アルミニウムとすることができ、高ｋ誘電体層は、他の高ｋ誘電体の中でも、酸化ハフニウム、酸化チタン、又は酸化ジルコニウムとすることができる。
第２に、第２の界面層上に、高ｋ誘電体層、続いて金属層又は金属酸化物層を堆積させることができる、高ｋ誘電体層及び金属層又は金属酸化物層は合わせて、第２の界面層上に堆積された第２の層とみなされる。既に述べたように、金属層又は金属酸化物層は、他の金属及び他の金属酸化物の中でも、アルミニウム又は酸化アルミニウムとすることができ、高ｋ誘電体層は、他の高ｋ誘電体の中でも、酸化ハフニウム、酸化チタン、又は酸化ジルコニウムとすることができる。
第３に、第２の界面上に、金属が混合された高ｋ誘電体材料の層を堆積させることができる。既に述べたように、金属は、他の金属の中でもアルミニウムとすることができ、金属が混合される高ｋ誘電体層は、他の高ｋ誘電体の中でも、酸化ハフニウム、酸化チタン、又は酸化ジルコニウムとすることができる。この３つの方法全てにおいて、金属は第２の界面層内に拡散する。
部分１３２において第２の界面上に堆積された第２の層の部分である金属は、部分１１９において第１の界面上に堆積された第１の層の部分である金属とは異なることに留意されたい。例えば、ｐ−ドープ領域の上の第１の界面層上に堆積される金属は、ランタン又はルテニウムとすることができ、ｎ−ドープ領域の上の第２の界面層上に堆積される金属はアルミニウムとすることができる。これは、ｎ−電界効果トランジスタ（ｎ−ＦＥＴ）及びｐ−ＦＥＴは、その閾値電圧を低減させるために反対の電荷極性をもたなければならないためである。
図７は、本発明の実施形態による、部分１２６、１２８、１３０及び１３２が実施された後のトランジスタ２００の一部分を示す。第１の一時層２２２が除去され、孔２１８が、酸化シリコンとすることができる第２の一時層２２６で覆われている。層２２８は、部分１３０において堆積された第２の界面層及び部分１３２において第２の界面上に堆積された第２の層の両方を表す。従って、層２２８は、金属が内部に拡散された界面層、並びに高ｋ誘電体層を含む。
図２を参照すると、第２の一時層が除去され（１４０）、各々のドープ領域の上の孔内に導電性プラグが形成される（１４２）。一実施形態において、各々の孔内に仕事関数金属を堆積させること（１４４）、次いで仕事関数金属の上に、アルミニウムなどの金属を堆積させること（１４６）によって、各々の孔内に導電性プラグが形成される。部分１４４と部分１４６との間に、反応性イオン・エッチング又は別のタイプのエッチングを実施することができる。部分１４６の後で、化学機械研磨などによって、半導体トランジスタ・デバイスを平坦化することができる。仕事関数金属は窒化チタンとすることができ、仕事関数金属の上に堆積される金属はアルミニウムとすることができる。仕事関数金属の目的は、ｎ−ＦＥＴ及びｐ−ＦＥＴについての閾値電圧を調整することである。仕事関数金属の結果もたらされる閾値電圧の調整が、界面層内の金属拡散の結果もたらされる閾値電圧の調整に付加される。
導電性プラグは、界面層、並びに界面層上に堆積された第１の層及び第２の層と共に、方法１００により形成される半導体トランジスタ・デバイスの置換ゲートを構成する。上述したように、界面層上に第１及び第２の層を堆積した結果として、界面層内に拡散された金属の存在は、半導体トランジスタ・デバイスに特定の特性をもたらす。これらの特性とは、すなわち、低減した閾値電圧及び低減した反転層の厚さである。
図８は、本発明の実施形態による、部分１４０及び１４２が実施された後のトランジスタ２００を示す。第２の一時層２２６が除去されている。ｐ−ドープ領域２０４の上の孔２１８内に、導電性プラグ２３０が形成されている。同様に、ｎ−ドープ領域２０６の上の孔２２０内に、導電性プラグ２３２が形成されている。
２つの金属置換ゲートを有する半導体トランジスタ・デバイスを製造する方法１００が説明された。しかしながら、本発明の他の実施形態においては、１つだけの置換ゲートを有する半導体トランジスタを製造することができる。つまり、上に置換ゲートがある２つのドープ領域を有する代わりに、上に置換ゲートがある１つだけのドープ領域が存在し得る。
最後に、特定の実施形態がここで示され、説明されたが、同じ目的を達成するために考えられるいずれの構成も、示される特定の実施形態と置き換え得ることが、当業者により理解されるであろう。従って、本出願は、本発明の実施形態のいずれの適合又は変形もカバーすることが意図される。従って、本発明は、特許請求の範囲及びその均等物によってのみ制限されることが明白に意図される。
２００：トランジスタ
２０２：基板
２０４：ｐ−ドープ領域
２０６：ｎ−ドープ領域
２０８、２１０：ポリシリコン・ゲート
２１１：エッチング停止層
２１２：垂直スペーサ
２１６：マスク層
２１８、２２０：孔
２２２：第１の一時層
２２６：第２の一時層
２３０、２３２：導電性プラグ

Claims (8)

  1. トランジスタを製造する方法であって、
    基板のｐ−ドープ領域の上に第１のポリシリコン・ゲート及び前記基板のｎ−ドープ領域の上に第２のポリシリコン・ゲートを有する前記基板の上にマスク層を形成することと、
    前記基板のｐ−ドープ領域の上の前記第１のポリシリコン・ゲートを除去して、前記ｐ−ドープ領域が前記マスク層内で孔を通して露出されるようにすることと、
    前記基板のｎ−ドープ領域の上の前記第２のポリシリコン・ゲートを除去して、前記ｎ−ドープ領域が前記マスク層内で孔を通して露出されるようにすることと、
    前記マスク層内で前記ｎ−ドープ領域を露出させる前記孔を第１の一時層で覆うことと、
    前記マスク層内で前記ｎ−ドープ領域を露出させる前記孔を前記第１の一時層で覆う間、前記マスク層の上面及び側面上、及び、前記孔を通して露出される前記ｐ−ドープ領域の上面上に第１の界面層を堆積させ、前記第１の界面層上に、前記トランジスタの閾値電圧の低減及び前記トランジスタの反転層の厚さの低減の１つ又は複数に適合された第１の層を堆積させることと、
    前記第１の一時層を除去することと、
    前記マスク層内で前記ｐ−ドープ領域を露出させる前記孔を第２の一時層で覆うことと、
    前記マスク層内で前記ｐ−ドープ領域を露出させる前記孔を前記第２の一時層で覆う間、前記マスク層の上面及び側面上、及び、前記孔を通して露出される前記ｎ−ドープ領域の上面上に第２の界面層を堆積させ、前記第２の界面層上に、前記トランジスタの閾値電圧の低減及び前記トランジスタの反転層の厚さの低減の１つ又は複数に適合された第２の層を堆積させることであって、前記第２の層は前記第１の層とは異なる、堆積させることと、
    前記第２の一時層を除去することと、
    前記マスク層の各孔内に導電性プラグを形成することと、
    を含み、
    前記第１の界面層、前記第１の界面層上の前記第１の層、及び前記ｐ−ドープ領域を露出させる前記孔内の導電性プラグは、前記トランジスタの前記ｐ−ドープ領域のための第１の置換ゲートであり、
    前記第２の界面層、前記第２の界面層上の前記第２の層、及び前記ｎ−ドープ領域を露出させる前記孔内の導電性プラグは、前記トランジスタの前記ｎ−ドープ領域のための第２の置換ゲートである、
    方法。
  2. 前記第１の層はランタン及びルテチウムの１つを含み、前記第２の層はアルミニウムを含む、請求項１に記載の方法。
  3. 前記第１の界面層上に前記第１の層を堆積させることは、
    前記第１の界面層上に金属層又は金属酸化物層を堆積させることであって、前記金属層又は前記金属酸化物層からの金属は前記第１の界面層内に拡散させるためのものである、堆積させることと、
    前記金属層又は金属酸化物層上に高ｋ誘電体層を堆積させることと、
    を含む、請求項１に記載の方法。
  4. 前記第１の界面層上に前記第１の層を堆積させることは、
    前記第１の界面層上に高ｋ誘電体層を堆積させることと、
    前記高ｋ誘電体層上に金属層又は金属酸化物層を堆積させることであって、前記金属層又は前記金属酸化物層からの金属は前記第１の界面層内に拡散させるためのものである、堆積させることと、
    を含む、請求項１に記載の方法。
  5. 前記第１の界面層上に前記第１の層を堆積させることは、
    前記第１の界面層上に、金属が混合された高ｋ誘電体層を堆積させることであって、前記金属は前記第１の界面層内に拡散させるためのものである、堆積させることを含む、請求項１に記載の方法。
  6. 前記第２の界面層上に前記第２の層を堆積させることは、
    前記第２の界面層上に金属層又は金属酸化物層を堆積させることであって、前記金属層又は前記金属酸化物層からの金属は前記第２の界面層内に拡散させるためのものである、堆積させることと、
    前記金属層又は金属酸化物層上に高ｋ誘電体層を堆積させることと、
    を含む、請求項１に記載の方法。
  7. 前記第２の界面層上に前記第２の層を堆積させることは、
    前記第２の界面層上に高ｋ誘電体層を堆積させることと、
    前記高ｋ誘電体層上に金属層又は金属酸化物層を堆積させることであって、前記金属層又は前記金属酸化物層からの金属は前記第２の界面層内に拡散させるためのものである、堆積させることと、
    を含む、請求項１に記載の方法。
  8. 前記第２の界面層上に前記第２の層を堆積させることは、
    前記第２の界面層上に、金属が混合された高ｋ誘電体層を堆積させることであって、前記金属は前記第２の界面層内に拡散させるためのものである、堆積させることを含む、請求項１に記載の方法。
JP2013527530A 2010-09-11 2011-08-18 置換金属ゲートを有するトランジスタ及びその製造方法 Expired - Fee Related JP5759550B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/880,085 2010-09-11
US12/880,085 US8653602B2 (en) 2010-09-11 2010-09-11 Transistor having replacement metal gate and process for fabricating the same
PCT/EP2011/064240 WO2012031869A1 (en) 2010-09-11 2011-08-18 Transistor having replacement metal gate and process for fabricating the same

Publications (2)

Publication Number Publication Date
JP2013541196A JP2013541196A (ja) 2013-11-07
JP5759550B2 true JP5759550B2 (ja) 2015-08-05

Family

ID=44509342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013527530A Expired - Fee Related JP5759550B2 (ja) 2010-09-11 2011-08-18 置換金属ゲートを有するトランジスタ及びその製造方法

Country Status (6)

Country Link
US (2) US8653602B2 (ja)
JP (1) JP5759550B2 (ja)
CN (1) CN103098200B (ja)
DE (1) DE112011102606B4 (ja)
GB (1) GB2497046B (ja)
WO (1) WO2012031869A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653602B2 (en) * 2010-09-11 2014-02-18 International Business Machines Corporation Transistor having replacement metal gate and process for fabricating the same
US20130256802A1 (en) * 2012-03-27 2013-10-03 International Business Machines Corporation Replacement Gate With Reduced Gate Leakage Current
KR20140034347A (ko) * 2012-08-31 2014-03-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8659077B1 (en) 2012-09-13 2014-02-25 International Business Machines Corporation Multi-layer work function metal replacement gate
US8835237B2 (en) 2012-11-07 2014-09-16 International Business Machines Corporation Robust replacement gate integration
CN103854985B (zh) * 2012-12-03 2016-06-29 中国科学院微电子研究所 一种后栅工艺假栅的制造方法和后栅工艺假栅
KR102066851B1 (ko) 2013-02-25 2020-02-11 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9397100B2 (en) * 2013-12-29 2016-07-19 Texas Instruments Incorporated Hybrid high-k first and high-k last replacement gate process
US9515164B2 (en) 2014-03-06 2016-12-06 International Business Machines Corporation Methods and structure to form high K metal gate stack with single work-function metal
US9330938B2 (en) 2014-07-24 2016-05-03 International Business Machines Corporation Method of patterning dopant films in high-k dielectrics in a soft mask integration scheme
US10170373B2 (en) 2014-09-24 2019-01-01 Globalfoundries Inc. Methods for making robust replacement metal gates and multi-threshold devices in a soft mask integration scheme
US9418995B2 (en) 2014-10-14 2016-08-16 Globalfoundries Inc. Method and structure for transistors using gate stack dopants with minimal nitrogen penetration
US10062618B2 (en) 2015-05-26 2018-08-28 GlobalFoundries, Inc. Method and structure for formation of replacement metal gate field effect transistors

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6033963A (en) * 1999-08-30 2000-03-07 Taiwan Semiconductor Manufacturing Company Method of forming a metal gate for CMOS devices using a replacement gate process
JP2001093888A (ja) * 1999-09-27 2001-04-06 Toshiba Corp 半導体装置の製造方法
JP2001284466A (ja) 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6664154B1 (en) 2002-06-28 2003-12-16 Advanced Micro Devices, Inc. Method of using amorphous carbon film as a sacrificial layer in replacement gate integration processes
US6645818B1 (en) * 2002-11-13 2003-11-11 Chartered Semiconductor Manufacturing Ltd. Method to fabricate dual-metal gate for N- and P-FETs
JP3793190B2 (ja) * 2003-09-19 2006-07-05 株式会社東芝 半導体装置の製造方法
US7390709B2 (en) * 2004-09-08 2008-06-24 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
JP2006108602A (ja) * 2004-09-10 2006-04-20 Toshiba Corp 半導体装置及びその製造方法
US7902058B2 (en) * 2004-09-29 2011-03-08 Intel Corporation Inducing strain in the channels of metal gate transistors
US7242055B2 (en) 2004-11-15 2007-07-10 International Business Machines Corporation Nitrogen-containing field effect transistor gate stack containing a threshold voltage control layer formed via deposition of a metal oxide
US7229873B2 (en) * 2005-08-10 2007-06-12 Texas Instruments Incorporated Process for manufacturing dual work function metal gates in a microelectronics device
US7436034B2 (en) 2005-12-19 2008-10-14 International Business Machines Corporation Metal oxynitride as a pFET material
JP4282691B2 (ja) * 2006-06-07 2009-06-24 株式会社東芝 半導体装置
JP2008306051A (ja) * 2007-06-08 2008-12-18 Rohm Co Ltd 半導体装置およびその製造方法
US7772073B2 (en) * 2007-09-28 2010-08-10 Tokyo Electron Limited Semiconductor device containing a buried threshold voltage adjustment layer and method of forming
DE102007046849B4 (de) * 2007-09-29 2014-11-06 Advanced Micro Devices, Inc. Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
JP5178152B2 (ja) * 2007-11-05 2013-04-10 株式会社東芝 相補型半導体装置及びその製造方法
US7795097B2 (en) 2007-11-20 2010-09-14 Texas Instruments Incorporated Semiconductor device manufactured by removing sidewalls during replacement gate integration scheme
JP5288789B2 (ja) * 2007-12-28 2013-09-11 株式会社東芝 半導体装置及びその製造方法
US7892911B2 (en) 2008-01-10 2011-02-22 Applied Materials, Inc. Metal gate electrodes for replacement gate integration scheme
US20090189201A1 (en) 2008-01-24 2009-07-30 Chorng-Ping Chang Inward dielectric spacers for replacement gate integration scheme
EP2112686B1 (en) 2008-04-22 2011-10-12 Imec Method for fabricating a dual workfunction semiconductor device made thereof
US8643113B2 (en) 2008-11-21 2014-02-04 Texas Instruments Incorporated Structure and method for metal gate stack oxygen concentration control using an oxygen diffusion barrier layer and a sacrificial oxygen gettering layer
JP2010129926A (ja) * 2008-11-28 2010-06-10 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2010161308A (ja) * 2009-01-09 2010-07-22 Toshiba Corp 半導体装置およびその製造方法
JP5275056B2 (ja) 2009-01-21 2013-08-28 株式会社東芝 半導体装置の製造方法及び半導体装置
DE102009006802B3 (de) 2009-01-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
US8653602B2 (en) * 2010-09-11 2014-02-18 International Business Machines Corporation Transistor having replacement metal gate and process for fabricating the same

Also Published As

Publication number Publication date
JP2013541196A (ja) 2013-11-07
GB2497046A (en) 2013-05-29
WO2012031869A1 (en) 2012-03-15
US8653602B2 (en) 2014-02-18
US9059091B2 (en) 2015-06-16
US20140035068A1 (en) 2014-02-06
DE112011102606B4 (de) 2018-05-09
CN103098200A (zh) 2013-05-08
GB201304474D0 (en) 2013-04-24
GB2497046B (en) 2014-12-24
US20120061772A1 (en) 2012-03-15
DE112011102606T5 (de) 2013-06-13
CN103098200B (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
JP5759550B2 (ja) 置換金属ゲートを有するトランジスタ及びその製造方法
CN102104003B (zh) 半导体装置的制造方法
CN101714508B (zh) 制造半导体装置的方法
TWI521644B (zh) 半導體裝置及其製造方法
US8759208B2 (en) Method for manufacturing contact holes in CMOS device using gate-last process
CN103165429B (zh) 金属栅极形成方法
CN104701150B (zh) 晶体管的形成方法
CN102856255B (zh) 具有金属栅极的半导体元件及其制作方法
JP2008504693A (ja) 異なるゲート誘電体を用いたｎｍｏｓ及びｐｍｏｓトランジスタを具備する相補型金属酸化物半導体集積回路
CN102956459B (zh) 半导体器件及其制造方法
US8802518B2 (en) Semiconducor device and method for manufacturing the same
CN106960875B (zh) 半导体装置及其制造方法
CN106952816A (zh) 鳍式晶体管的形成方法
US20130009250A1 (en) Dummy patterns for improving width dependent device mismatch in high-k metal gate process
JP6731344B2 (ja) ハイブリッドの高−ｋ ｆｉｒｓｔ及び高−ｋ ｌａｓｔリプレースメントゲートプロセス
US10109492B2 (en) Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process
JP4929867B2 (ja) 半導体装置の製造方法
US20070275530A1 (en) Semiconductor structure and fabricating method thereof
JP2010010199A (ja) 半導体装置及びその製造方法
TW200306649A (en) Method for manufacturing a semiconductor device having a layered gate electrode
CN106653693A (zh) 改善核心器件和输入输出器件性能的方法
CN109148299B (zh) 半导体装置及其制造方法
KR100341588B1 (ko) 실리사이드층의 저항 및 누설전류 감소를 위한 반도체소자 제조 방법
KR100596802B1 (ko) 반도체 소자의 제조방법
US20160071954A1 (en) Robust post-gate spacer processing and device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150605

R150 Certificate of patent or registration of utility model

Ref document number: 5759550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees