[go: up one dir, main page]

JP5754702B2 - 半導体集積回路装置用バリア材の探索方法及び当該探索方法によって探索される半導体集積回路装置用バリア材 - Google Patents

半導体集積回路装置用バリア材の探索方法及び当該探索方法によって探索される半導体集積回路装置用バリア材 Download PDF

Info

Publication number
JP5754702B2
JP5754702B2 JP2011030514A JP2011030514A JP5754702B2 JP 5754702 B2 JP5754702 B2 JP 5754702B2 JP 2011030514 A JP2011030514 A JP 2011030514A JP 2011030514 A JP2011030514 A JP 2011030514A JP 5754702 B2 JP5754702 B2 JP 5754702B2
Authority
JP
Japan
Prior art keywords
film
barrier material
integrated circuit
barrier
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011030514A
Other languages
English (en)
Other versions
JP2012169516A (ja
Inventor
妥 篠嶋
妥 篠嶋
大貫 仁
仁 大貫
隆敏 永野
隆敏 永野
玉橋 邦裕
邦裕 玉橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibaraki University NUC
Original Assignee
Ibaraki University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibaraki University NUC filed Critical Ibaraki University NUC
Priority to JP2011030514A priority Critical patent/JP5754702B2/ja
Publication of JP2012169516A publication Critical patent/JP2012169516A/ja
Application granted granted Critical
Publication of JP5754702B2 publication Critical patent/JP5754702B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、銅配線層を有する半導体集積回路装置において、従来のルテニウムバリア材の代替として、優れた銅拡散の抑制効果を有する新規な半導体集積回路装置用バリア材の探索方法及び当該探索方法によって探索される半導体集積回路装置用バリア材に関する。
半導体集積回路装置(LSI)はムーアの法則で言われている3年で集積度が4倍になるというハイスピードで高集積度化が進められており、国際半導体技術ロードマップ(International Technology Roadmap for Semiconductor)で、2009年版(ITRS 2009 Edition)のMPU(Micro Processing Unit)の配線を例に挙げると、集積度を向上するために配線幅の目標値が2010年は45nm、2013年は32nm、2015年は25nm、2017年は20nmとなっており、高速動作を確保するために抵抗率の目標値は夫々4.08μΩcm、4.83μΩcm、5.44μΩcm、5.99μΩcm、となっている。
このようなLSIの高集積化、高密度化及び高速化の要求に伴い、配線の微細化及び多層化が進展しており、LSIの配線についても従来から使用されているアルミニウム(Al)及びその合金の代わりに、銅(Cu)配線の実用化が検討されるようになった。Cu配線は、(1)低抵抗、(2)高エレクトロマイグレーション性、(3)高融点等の特徴を有するため、Al配線に比べて微細化する上で優位である。また、Cu配線の実用化で必要となる技術、例えば、メッキ法等による配線形成方法及び機械的研磨法CMP等による多層配線層の平坦化技術も同時に開発されており、今後、多層Cu配線構造を有する半導体装置はLSIの分野において益々重要な地位を占めるようになる。
半導体集積回路装置のCu多層配線では、配線の一層の微細化に伴い、信号遅延を抑制するために、層間絶縁膜に誘電率の低い低誘電率材料(いわゆるlow−K材料)やSi−Oの構造を含有する材料が使用されるようになっている。しかし、配線材料であるCuは、これらの材料による絶縁膜中を拡散しやすくなるだけでなく、これらの絶縁膜との密着性が弱いという問題がある。そのため、Cu配線の下地として、一般的にはTa、Ti、TaN、TiN等のバリアメタル膜を形成することによって、Cuの拡散を防止し、Cu配線との絶縁膜との密着性を向上させている。これらの金属及び金属合金は、そのような問題を解決できる点で有効であるが、Cuよりも抵抗が高いことから、LSIの一層の高速動作化を図るためにはバリア膜についても低抵抗化が強く求められている。また、従来のバリア膜は低抗が高いことから、Cu配線をめっき法等によって形成する際には、バリア膜上に新たに低低抗のCuやCu−Al合金等のシード膜を設けて、バリア膜とシード膜からなる複合膜を形成する必要があり、半導体集積回路装置の製造工程が煩雑なものとなっている。
このような問題を解決するために、低抵抗の金属を用いてバリアメタル膜を形成することが検討されており、例えば、特許文献1〜5にはルテニウムバリア膜が提案されている。ルテニウムは、比抵抗値が非晶質及び多結晶において、それぞれ9×10−6Ω・cm及び7×10−6Ω・cmであり、従来のTa、Ti の15×10−6Ω・cm、80×10−6Ω・cmより低く、Cu配線層のバリア膜として適用しても、Cu拡散に対して、ある程度の抑制効果を得ることができるためである。加えて、ルテニウムバリア膜は低抵抗であるため、シード層を設けなくても、ダイレクトめっき法等によってバリア層上に直接、銅配線を形成できる。また、前記の特許文献1〜5には、ルテニウムバリア膜の成膜方法について、スパッタリング法、化学気相成長(CVD)法、原子層堆積(ALD)法又はめっき法等が開示されている。
しかしながら、バリア材として前記の特許文献1〜5に記載のルテニウムは、希少金属であるため、現状でもコストが高く、将来的には使用できなくなる可能性があるという問題がある。
一方、特許文献6には、配線層を構成する銅の拡散を抑制するために、ルテニウム及び銅の単位結晶格子の短辺と長辺の長さに注目して、それらの差及び比を規定することが提案されている。また、単位結晶格子の短辺と長辺について、ルテニウムと同じような結晶格子を有するロジウム、イリジウム、オスミウム又は白金をバリア材として使用できることが記載されている。
特開2009−206322号公報 特開2009−117633号公報 特開2010−177538号公報 特表2010−536159号公報 特開2002−75994号公報 特開2004−48066号公報
しかしながら、前記の特許文献6に記載のロジウム、イリジウム、オスミウム又は白金は、希少金属又は非常に高価な金属であり、ルテニウムと同様に、現状でもコストが高く、将来的には使用できなくなるという問題がある。そのため、Cu配線層を有する半導体集積回路装置において、Cuの拡散抑制についてルテニウムと同等以上の効果を有しながら、供給性の点で問題がなく、比較的低コストの新規なバリア材の開発が求められている。
また、新規なバリア材の探索は、一般的に、数多くの様々な金属又は金属間化合物について試作や実験等による試行錯誤を行って探索するという従来の方法によって行われるが、この方法は効率的なものではなく、多大の費用と時間を要する。前記の特許文献6には、配線層であるCuの拡散を抑制するバリア材料を探索するために、ルテニウム及びCuの単位結晶格子の短辺と長辺の長さに注目して、それらの差及び比を規定する方法を開示しているが、ルテニウム、ロジウム、イリジウム、オスミウム又は白金以外に、供給性の点で問題がなく、より安価な金属やその金属を含む金属間化合物をバリア材として適用できるとの知見にまでには至っていない。そのため、ルテニウムに代わる新規なバリア材を効率的に、より短時間で探索するための方法を新たに検討する必要があった。
本発明は、上記した従来の問題点に鑑みてなされたものであって、銅拡散の抑制について従来のルテニウムバリア材と同等以上の効果を有し、供給性の点で問題がなく、比較的低コストの金属又はその金属を含む金属間化合物からなる半導体集積回路装置用バリア材料の探索方法及びその探索方法によって選択される金属又は金属化合物からなる新規な半導体集積回路装置用バリア材料を提供することにある。
本発明は、従来からバリア材として使用されているルテニウムと配線層金属である銅との組合せについて、それぞれの結晶格子及び物性値が銅の拡散抑制を最大限に発揮するために、どのような関係にあるのかを鋭意検討した結果、配線層金属である銅の拡散を大幅に低減できるルテニウム代替の新規なバリア材の探索方法を見出すことによって、優れた銅のバリア性を有するバリア材が得られることが分かり本発明に到った。
すなわち、本発明の構成は以下の通りである。
(1)バリア膜若しくはバリア膜とシード膜からなる複合膜の上に銅配線層を有する半導体集積回路装置の前記バリア膜を構成するバリア材として、面心立方格子又は六方最密格子の結晶構造を有し、単位結晶格子の稠密面における最近接原子間距離(D)がルテニウムの単位結晶格子の稠密面における最近接原子間距離(DRuに対して、−0.125オングストローム(Å)≦(D ―D Ru )≦0.0641オングストローム(Å)、かつ融点若しくは変態点が853〜1873ケルビン(K)であるルテニウム以外の金属又は金属間化合物を選択することを特徴とする半導体集積回路用バリア材の探索方法を提供する。
(2)前記バリア膜を構成するバリア材の単位結晶格子の稠密面における最近接原子間距離(D)が、さらに、銅の単位結晶格子の稠密面における最近接原子間距離(DCu)に対して、絶対値として|[(D―DCu)/DCu]│×100>3.0の関係を満たすことを特徴とする前記(1)に記載の半導体集積回路用バリア材の探索方法を提供する。
(3)バリア膜を構成するバリア材の融点若しくは変態点が1000〜1873ケルビン(K)であることを特徴とする前記(2)に記載の半導体集積回路用バリア材の探索方法を提供する。
(4)前記(1)乃至(3)のいずれかに記載の方法によって探索される金属又は金属間化合物からなる半導体集積回路装置用バリア材を提供する。
(5)前記の金属又は金属間化合物は、IrMo、FePt、MnPt、PtMn、CoPt、PdFe、NiPt、FePd、及びNitの群から選ばれるいずれか一つであることを特徴とする前記(4)に記載の半導体集積回路装置用バリア材を提供する。
(6)前記の金属又は金属間化合物は、IrMo、FePt、MnPt、PtMn、CoPt、PdFe、NiPt、及びFePdの群から選ばれるいずれか一つであることを特徴とする前記(4)に記載の半導体集積回路装置用バリア材を提供する。
(7)前記の金属又は金属間化合物は、IrMo、FePt、MnPt、PtMn、CoPt、及びPdFeの群から選ばれるいずれか一つであることを特徴とする前記(4)に記載の半導体集積回路装置用バリア材を提供する。
(8)前記の金属又は金属間化合物は、IrMoであることを特徴とする前記(4)に記載の半導体集積回路装置用バリア材を提供する。
本発明の探索方法によれば、数多くの様々な金属又は金属間化合物について試作や実験等による試行錯誤で探索する必要がなく、シミュレーションによって候補材料を絞った後、特性の確認を行って最適材料を選定することができる。そのため、銅の拡散抑制に対して優れたバリア性を有するルテニウム代替のバリア材の探索を、効率的に、かつ短時間で行うことが可能となる。
本発明によれば、バリア膜を構成する材料の単位結晶格子の最近接原子間距離(D)がルテニウムの単位結晶格子の最近接原子間距離(DRu)に近い領域にあるために、従来からバリア膜の材料として使用されているルテニウムと同じ様に、銅の拡散抑制に対して優れた効果が期待でき、供給性の点で問題がないルテニウム代替の半導体集積回路用バリア材を得ることができる。また、本発明によるバリア材料は、単位結晶格子の最近接原子間距離(D)が低抵抗のルテニウムに近いために、従来のバリア材であるTa、Ti、TaN、TiN等よりも抵抗値を低くすることができる可能性が高く、今後、高集積、高密度及び高速化が要求される半導体集積回路装置用バリア材として使用できる。加えて、本発明によるバリア材は、単位結晶格子が凝集エネルギーの高いルテニウムの単結晶格子に近いだけではなく、融点若しくは変態温度が銅配線の結晶化アニールの温度として一般的に採用される250〜400℃(523〜673ケルビン(K))よりも高いため、製造工程中に溶融や変形することなく、銅の拡散を十分に抑制できる効果を有する。
バリア膜の上に銅配線層を形成した半導体集積回路装置の概略断面図である。 バリア膜とシード膜からなる複合膜の上に銅配線層を形成した半導体集積回路装置の概略断面図である。 本発明の各種バリア材料の最近接原子間距離と融点若しくは変態温度との関係を示す図である。 本発明の各種バリア材料の最近接原子間距離と融点若しくは変態温度との関係において、A及びBの領域を示す図である。 本発明の各種バリア材料の最近接原子間距離と融点若しくは変態温度との関係において、Cの領域を示す拡大図である。
図1は、バリア膜上に銅配線層を形成した半導体集積回路装置の概略断面図であり、実際の半導体集積回路装置は配線層が8層、9層、それ以上になっているが、説明を簡略化するために2層配線構造を例示している。図において、1は一方の主表面1aに隣接して多数個の回路素子(図示せず)が形成された半導体基体、2は半導体基体1の一方の主表面1a上に形成された例えばシリコン酸化物層からなる第1絶縁層、2aは第1絶縁層2に形成されたスルーホール、3はスルーホール2a内に形成された例えばタングステンからなるプラグ、3aはスルーホール2aとプラグ3との間に形成されたバリア膜、4は第1絶縁層2及びプラグ3上に例えば窒化シリコン層41を介して形成された例えばシリコン酸化物層42からなる第2絶縁層、4aは第2絶縁層4に形成された第1トレンチ、5は第1トレンチ4a内に形成された第1銅配線、5aは第1トレンチ4aと第1銅配線5との間に形成されたバリア膜、6は第2絶縁層4及び第1銅配線5上に例えば窒化シリコン層61を介して例えばシリコン酸化物層62、窒化シリコン層63、シリコン酸化物層64を順次積層して形成した第3絶縁層、6aは第2絶縁層6に形成された断面T字形を有する第2トレンチ、7は第2トレンチ6a内に形成された第2銅配線、7aは第2トレンチ6aと第2銅配線7の間に形成されたバリア膜である。第1銅配線5及び/又は第2銅配線7は、通常、250〜400℃(523〜673ケルビン(K))の温度でアニール処理されて、銅配線の結晶状態が調整される。
図2は、各バリア膜5a、7aの上に、例えば低抵抗の銅や銅−アルミニウム合金等からなるシード膜5b、7bを設けて、バリア膜とシード膜からなる複合膜を形成した後、めっき等によって銅配線層を形成した半導体集積回路である。前記のシード膜5b、7bは、バリア膜の低抗が高い場合に、銅めっきを行うために使用される。
本発明は、図1及び図2に示すバリア層3a、5a、7aの少なくともいずれかの層に適用するために、従来から使用されているルテニウムバリア膜の代替として新規なバリア膜材料を選択するための探索方法であり、次に示す探索指針に基づくものである。
〈1〉結晶構造がルテニウム膜に近い最密充填面を有すること、
〈2〉凝集エネルギー、すなわち融点若しくは変態温度をできるだけ高くして、ルテニウム膜に近づけること、
〈3〉結晶格子がCu格子に近く、Cu格子とのミスマッチ率が適度であること。
上記の〈1〉〜〈3〉は、ルテニウム(Ru)膜及び従来からバリア膜として使用されているシリコン(Si)膜とチタニウム(Ti)膜について、銅(Cu)膜との積層状態をモデルにしてRu膜へのCuの拡散状態を分子動力学法によって計算シミュレーションした結果から得られた知見である。ここで、Ru膜、Si膜及びTi膜の結晶配向面は(100)、(0001)とし、Cu膜の結晶配向面は(111)として計算した。計算手法として用いる分子動力学法(MD)は、材料を原子/分子の集合体と考え、個々の原子/分子の運動を追跡して原子構造と材料物性との相関を明らかにする計算手法であり、ナノスケール材料制御・開発のための仮想実験に最適のツールである。MDの計算は,時間積分の計算と相互作用の計算の繰り返しである。すなわち、原子が受けている力を原子間ポテンシャルから計算し、ニュートンに運動方程式を微小な時間だけ時間積分して原子の位置と速度を求める。この一連の流れを繰り返すことで、材料を構成する原子が時間とともにどう変化していくのかを計算することができる。
Cu−Ru、Cu−Si及びCu−Tiの各モデルのシミュレーション結果から、Ru膜はSi膜又はTi膜よりもCuの拡散が抑制される傾向にあることが分かった。Cuの拡散抑制の程度はバリア膜の結晶構造だけで決められるものでは無いが、少なくともRuに近い結晶構造を有する金属又は金属間化合物は、Cuの拡散抑制効果を有するバリア材料として適用できるものと考えられる。Cuの拡散は、Cuと単位結晶格子の辺の長さの差が小さいバリア材ほど抑制される効果が高くなることは知られているが(前記の特許文献6の段落[0005]を参照)、本発明では、Ruと類似の表面構造を有する面心立法格子(fcc)又は六方最密格子(hcp)の結晶構造を有する化合物について、それぞれの単位結晶格子において、最近接原子間距離がCuの拡散に対するバリア性に最も影響を与える物理量として着目した。この最近接原子間距離は、X線結晶構造解析(X線回折)法によって求められる物理量であり、例えば、金属データブック(第2版、日本金属学会編、pp.49−50)に記載されている化合物について格子定数を調べ、その値と結晶構造から計算して求めることができる。このように、本発明で規定する最近接原子間距離はRuの結晶格子に着目しており、Cuの結晶格子の辺とは直接的に関係するものではない点で、本発明は前記の特許文献6に記載の発明とは異なる。
以上の点から、本発明は、Ruバリア膜の代替材料を探索する上記〈1〉の指針として、バリア膜を構成する材料について単位結晶格子の最近接原子間距離(D)がルテニウムの単位結晶格子の最近接原子間距離(DRu)に近い領域にあるものを選択する。ここで、前記のDRuは2.7059Åである。
さらに、Cuの拡散を抑制する因子の一つとしては、前記の特許文献4の段落[0024]に示されるように、バリア膜の融点を高くすることが知られている。そのため、本発明でもバリア膜の融点に着目するが、最近接原子間距離がRu膜に近い材料を選択する際に、候補材料を単一の元素からなる金属に限定する場合は材料の選択幅を狭めるものである。そのため、単一の融点を示さない金属間化合物(合金を含む)についてもその変態温度によってRu代替材料の熱物性を規定して探索を行う。ここで、変態温度とは、相変化の起こる温度で、変態が温度範囲にわたって起こるときは、変態が開始し、終了する温度を意味する。また、本発明において、融点若しくは変態温度がRuよりも高い金属若しくは金属間化合物だけに絞って材料の探索を行うことは材料の選択幅が極端に狭まる。そのため、本発明は、上記の〈2〉凝集エネルギー、すなわち融点若しくは変態温度をできるだけ高くして、ルテニウム膜に近づけることを探索指針とする。融点若しくは変態温度は、通常、線膨張係数の温度変化や示唆走査型熱量計(DSC)による吸熱、発熱の温度変化等から測定されるが、例えば、金属データブック(第2版、日本金属学会編、pp.523−555)に記載されている化合物の変態図及び状態図集から求めることができるため、本発明はそれから得られるデータを用いる。
本発明において、Ru膜代替のバリア膜の材料は、融点又は変態温度が650ケルビン(K)であることが必要である。この温度以上であれば、銅配線の結晶化アニールの温度として一般的に採用される250〜400℃(523〜673ケルビン(K))よりも高いため、Cuの拡散には大きな影響を与えない。さらに、融点又は変態温度は1000ケルビン(K)であれば、Cuの拡散抑制の効果が高くなる。しかし、融点又は変態温度は2000ケルビン(K)を超えても、Cuの拡散抑制効果が顕著に向上することがないため、バリア膜作製を従来よりも容易にできるような範囲に設定することが好ましい。例えば、バリア膜をスパッタリング法によって形成する場合に、スパッタリング時の温度を従来よりも低くしたり、消費電力を小さくすることができるため、融点又は変態温度の上限値は2000ケルビン(K)にすることが好ましい。
本発明では、上記の〈1〉〜〈2〉の指針に加えて、上記の〈3〉の指針に示される、結晶格子がCu格子に近く、Cu格子とのミスマッチ率が適度である金属又は金属間化合物を探索することがより好ましい。前記の特許文献6にも記載されているように、Cuとバリア膜との単位結晶格子の辺の長さの差が小さい材料はCuの拡散を抑制する効果が高くなることが知られている。しかしながら、Cu核散の抑制効果は、Cu結晶との最近接原子間距離のミスマッチ率を小さくするほど、大きくなるものではない。例えば、Cuの格子定数とのミスマッチ率が−2.56%であるニッケル(Ni)は、格子整合性が極めて良好であるものの、相互拡散が起こり易く、全率固溶体を形成する。それによって、配線金属であるCuが容易に基板まで拡散してしまい、Niをバリア膜として使用することは不適切である。本発明は、この知見に基づいて、バリア膜を構成する材料の単位結晶格子の最近接原子間距離(D)が、銅の単位結晶格子の最近接原子間距離(DCu)に対して、絶対値として|[(D―DCu)/DCu]│×100>3.0の関係を満たす金属又は金属間化合物を探索することが必要である。すなわち、バリア膜とCu膜との最近接原子間距離のミスマッチ率が絶対値で3%を超える材料は、Cuの拡散に対するバリア性を向上させることができる。ここで、前記のDCuは、2.5562Åである。本発明は、このような技術思想に基づいており、前記の特許文献6に記載されている発明に新たな技術思想を加えたものである。
次に、本発明を具体的な実施形態によって説明する。
〈第1の実施形態〉
図3に、バリア膜を構成する材料から形成される膜とCu膜との薄膜界面での最近接原子間距離(Å)と前記バリア膜を構成する材料の融点若しくは変態温度との関係を示す。図3には、従来からバリア膜材料として使用されているRu、Si及びiの最近接原子間距離(Å)と融点若しくは変態温度を合わせて示している。それら以外のプロットは、結晶構造が明確であり、単位結晶格子の最近接原子間距離及び融点若しくは変態温度が明らかな金属又は金属間化合物である。また、図3では、最近接原子間距離(D)がルテニウムの単位結晶格子の最近接原子間距離(DRu)に近い領域、具体的には−0.125Å≦(D―DRu≦0.0641Åにあって、かつ融点若しくは変態点が853〜1873ケルビン(K)の範囲がAの領域として実線で囲んである。Aの領域で囲まれる最近接原子間距離は、具体的に2.5809〜2.7700Åの範囲である。
図4及び図5は、図3を拡大したものである。図4に示すBの領域として点線で囲まれる範囲は、単位結晶格子の最近接原子間距離(D)が、銅の単位結晶格子の最近接原子間距離(DCu)に対して、さらに絶対値として|[(D―DCu)/DCu]│×100>3.0の関係を満たす金属又は金属間化合物である。Bで囲まれる最近接原子間距離は、具体的に2.6328〜2.7700Åの範囲である。また、図5に示すCの領域として一点鎖線で囲まれる範囲は、融点若しくは変態点が、さらに1000〜1873ケルビン(K)である。
図4及び図5に示すA、B及びの範囲に含まれる(1)〜(12)の金属又は金属間化合物を表1に示す。表1には、従来からバリア膜材料として使用されているRu、Si、Ti及びCuの最近接原子間距離(Å)と融点若しくは変態温度を合わせて示している。また、表1において、A、B又はCのそれぞれの領域に含まれる金属又は金属間化合物は○で示し、それらの領域に含まれないものは×で示す。
Figure 0005754702
図1、図2、図3及び表1から、領域Aに含まれる金属又は金属間化合物は、IrMo、FePt、MnPt、PtMn、CoPt、PdFe、NiPt、FePd、及びNtである。領域Bに含まれる金属又は金属間化合物は、IrMo、FePt、MnPt、PtMn、CoPt、PdFe、NiPt、及びFePdである。さらに、領域Cに含まれる金属又は金属間化合物は、IrMo、FePt、MnPt、PtMn、CoPt、及びPdFeである。以上のように、本発明のバリア材の探索方法によれば、試作や実験等による試行錯誤を繰り返す必要がなく、ルテニウムバリア膜に代わる新規なバリア候補材を容易に探索できる。
次に、表1に示す金属又は金属間化合物が、バリア材としてCuの拡散抑制をどの程度示すのかについて、簡易的な評価を行った。
〈実施の形態2〉
表1のNo.1に示すIrMoの金属間化合物を用いて合金インゴットを作成して円盤状にしたものをターゲットとして、表面に厚さ200nmのSiO膜を有するシリコン基板上にスパッタリング処理を行った。スパッタリング処理は、例えば、4×10−9Torrの減圧下でアルゴンをスパッタリングガスとして用いて、シリコン基板の温度を200℃に設定した状態で、200Wの直流電力で5分間行った。その後、300℃で水素アニールを5分間行った。作製したIrMoのバリア膜の厚さは25nmであった。また、Cuの拡散抑制効果をRuバリア膜と対比するために、Ruについても前記と同じ構成を有するシリコン基板上にスパッタリング処理を行って、厚さ25nmのRu膜を作製した。
次に、IrMo膜及びRu膜の上にそれぞれCu膜(厚さ22nm)を電気めっきによって形成して、Cu拡散評価用の試料を作製した。電気めっきは、硫酸銅と硫酸からなるめっき液を用いて行った。
このようにして得られたCuめっき後のIrMo膜及びRu膜の試料を、−40℃/30分放置と125℃/30分放置を1サイクルとする温度サイクル試験1000回、150℃1000時間の高温放置、又は85℃85%高温高湿下での1000時間放置の試験を行った。試験後に試料の断面観察を行い、銅の拡散状態について走査型電子顕微鏡(SEM)を用いてCu元素の面分析測定(SEM−EDX測定)を行った。その結果、IrMo膜は、どの条件下においても、シリコン基板の界面近傍でのCu元素の存在が全く観測されなかった。また、Cu膜との境界部においてもIrMo膜中へのCuの侵入がほとんど観測されず、Cuの拡散抑制効果が高いことが確認できた。一方、Ru膜についても同様のSEM−EDX測定を行った結果、同様に、Cu膜との境界部においてRu膜中へのCuの侵入が観測されなかった。このように、IrMo膜は、半導体集積回路装置の信頼性評価時に採用される上記の各種条件下において、Ru膜に近いCu拡散抑制効果を有することが確認できた。なお、IrMo膜がRu膜と比べて、より高いCu拡散抑制効果を有するものなのかどうかについては現状では把握していない。
〈実施の形態3〉
表1のNo.7に示すNiPtの金属間化合物を用いて合金インゴットを作成して円盤状にしたものをターゲットとして、表面に厚さ200nmのSiO膜を有するシリコン基板上にスパッタリング処理を行った。スパッタリング処理は、例えば、4×10−9Torrの減圧下でアルゴンをスパッタリングガスとして用いて、シリコン基板の温度を200℃に設定した状態で、200Wの直流電力で行った。スパッタリング時間は、作製後のNiPt膜の厚さが25nmになるように調整した。その後、300℃で水素アニールを5分間行った。
次に、実施の形態1と同じ方法で、NiPt膜上にCu膜(厚さ22nm)を電気めっきによって形成して、Cu拡散評価用の試料を作製した。
このようにして得られたCuめっき後のNiPt膜の試料を、実施の形態1と同じ様に、−40℃/30分放置と125℃/30分放置を1サイクルとする温度サイクル試験1000回、150℃1000時間の高温放置、又は85℃85%高温高湿下での1000時間放置の試験を行った。試験後に試料の断面観察を行い、銅の拡散状態についてSEMを用いたCu元素の面分析測定(SEM−EDX測定)を行った。その結果、NiPt膜は、どの条件下においても、シリコン基板の界面近傍でのCu元素の存在が全く観測されなかった。一方、Cu膜との境界部ではNiPt膜中へのCuの侵入がわずかながら観測されており、Cuの拡散抑制効果は、実施の形態1のIrMo膜と比べて、やや低下する傾向にあった。
〈実施の形態4〉
表1のNo.13に示すNiPtの金属間化合物を用いて合金インゴットを作成して円盤状にしたものをターゲットとして、表面に厚さ200nmのSiO膜を有するシリコン基板上にスパッタリング処理を行った。スパッタリング処理は、例えば、4×10−9Torrの減圧下でアルゴンをスパッタリングガスとして用いて、シリコン基板の温度を200℃に設定した状態で、200Wの直流電力で行った。スパッタリング時間は、作製後のNiPt膜の厚さが25nmになるように調整した。その後、300℃で水素アニールを5分間行った。
次に、実施の形態1と同じ方法で、NiPt膜上にCu膜(厚さ22nm)を電気めっきによって形成して、Cu拡散評価用の試料を作製した。
このようにして得られたCuめっき後のNiPt膜の試料を、実施の形態1と同じ様に、−40℃/30分放置と125℃/30分放置を1サイクルとする温度サイクル試験1000回、150℃1000時間の高温放置、又は85℃85%高温高湿下での1000時間放置の試験を行った。試験後に試料の断面観察を行い、銅の拡散状態についてSEMを用いたCu元素の面分析測定(SEM−EDX測定)を行った。その結果、NiPt膜は、どの条件下においても、シリコン基板の界面近傍でのCu元素の存在が全く観測されなかった。しかし、NiPt膜中へのCuの侵入がシリコン基板に向けてより深部に観測されており、Cuの拡散抑制効果は、実施の形態2のNiPt膜と比べて、やや低下する傾向にあった。
以上のように、本発明の探索方法によって選択されたバリア材は、Ruバリア膜に近いCu拡散抑制効果を有することが期待できる。また、本発明のバリア材は、Ruだけではなく、将来的に供給が制限されるかもしれないと考えられるロジウム、イリジウム、オスミウム又は白金等の代替、又はそれらの使用量の減量を図ることができるため、半導体集積回路装置用バリア膜としてその有用性は極めて高い。さらに、本発明のバリア材は、DRAM等のメモリ用半導体装置だけではなく、ロジック用半導体装置等の低コスト板の半導体装置用のバリア膜として使用できる可能性が高いため、低コストのバリア材としての広範な用途が期待できる。
1…半導体基体、2…第1絶縁層、3…プラグ、4…第2絶縁層、4a…第1トレンチ、41…窒化シリコン層、42…シリコン酸化物層、5…第1銅配線、5a…バリア膜、5b…シード膜、6…第3絶縁層、6a…トレンチ層、61…窒化シリコン層、62…シリコン酸化物層、63…窒化シリコン層、64…シリコン酸化物層、7…第2銅配線、7a…バリア膜、7b…シード膜。

Claims (8)

  1. バリア膜若しくはバリア膜とシード膜からなる複合膜の上に銅配線層を有する半導体集積回路装置の前記バリア膜を構成するバリア材として、面心立方格子又は六方最密格子の結晶構造を有し、単位結晶格子の稠密面における最近接原子間距離(D)がルテニウムの単位結晶格子の稠密面における最近接原子間距離(DRuに対して、−0.125オングストローム(Å)≦(D ―D Ru )≦0.0641オングストローム(Å)、かつ融点若しくは変態点が853〜1873ケルビン(K)であるルテニウム以外の金属又は金属間化合物を選択することを特徴とする半導体集積回路用バリア材の探索方法。
  2. 前記バリア膜を構成するバリア材の単位結晶格子の稠密面における最近接原子間距離(D)が、さらに、銅の単位結晶格子の稠密面における最近接原子間距離(DCu)に対して、絶対値として|[(D―DCu)/DCu]│×100>3.0の関係を満たすことを特徴とする請求項に記載の半導体集積回路用バリア材の探索方法。
  3. バリア膜を構成するバリア材の融点若しくは変態点が1000〜1873ケルビン(K)であることを特徴とする請求項に記載の半導体集積回路用バリア材の探索方法。
  4. 請求項1乃至3のいずれか1項に記載の方法によって探索される金属又は金属間化合物からなる半導体集積回路装置用バリア材。
  5. 前記の金属又は金属間化合物は、IrMo、FePt、MnPt、PtMn、CoPt、PdFe、NiPt、FePd、及びNitの群から選ばれるいずれか一つであることを特徴とする請求項に記載の半導体集積回路装置用バリア材。
  6. 前記の金属又は金属間化合物は、IrMo、FePt、MnPt、PtMn、CoPt、PdFe、NiPt、及びFePdの群から選ばれるいずれか一つであることを特徴とする請求項に記載の半導体集積回路装置用バリア材。
  7. 前記の金属又は金属間化合物は、IrMo、FePt、MnPt、PtMn、CoPt、及びPdFeの群から選ばれるいずれか一つであることを特徴とする請求項に記載の半導体集積回路装置用バリア材。
  8. 前記の金属又は金属間化合物はIrMoであることを特徴とする請求項に記載の半導体集積回路装置用バリア材。
JP2011030514A 2011-02-16 2011-02-16 半導体集積回路装置用バリア材の探索方法及び当該探索方法によって探索される半導体集積回路装置用バリア材 Active JP5754702B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011030514A JP5754702B2 (ja) 2011-02-16 2011-02-16 半導体集積回路装置用バリア材の探索方法及び当該探索方法によって探索される半導体集積回路装置用バリア材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011030514A JP5754702B2 (ja) 2011-02-16 2011-02-16 半導体集積回路装置用バリア材の探索方法及び当該探索方法によって探索される半導体集積回路装置用バリア材

Publications (2)

Publication Number Publication Date
JP2012169516A JP2012169516A (ja) 2012-09-06
JP5754702B2 true JP5754702B2 (ja) 2015-07-29

Family

ID=46973376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011030514A Active JP5754702B2 (ja) 2011-02-16 2011-02-16 半導体集積回路装置用バリア材の探索方法及び当該探索方法によって探索される半導体集積回路装置用バリア材

Country Status (1)

Country Link
JP (1) JP5754702B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424920A (zh) * 2022-09-23 2022-12-02 洛玛瑞芯片技术常州有限公司 一种高结晶钛酸钡薄膜、制备方法及应用

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3315211B2 (ja) * 1992-08-27 2002-08-19 株式会社東芝 電子部品
JP2004048066A (ja) * 1998-02-23 2004-02-12 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2012169516A (ja) 2012-09-06

Similar Documents

Publication Publication Date Title
JP4441658B1 (ja) 銅配線形成方法、銅配線および半導体装置
JP4658857B2 (ja) 積層構造を備えた集積回路構造およびその製造方法
US20080274369A1 (en) Novel Ruthenium-Based Materials and Ruthenium Alloys, Their Use in Vapor Deposition or Atomic Layer Deposition and Films Produced Therefrom
Moon et al. Materials quest for advanced interconnect metallization in integrated circuits
TWI281667B (en) Magnetic memory and its manufacturing method
US20110057317A1 (en) Contact plug structure, semiconductor device, and method for forming contact plug
US8264046B2 (en) Synergy effect of alloying materials in interconnect structures
US10008449B2 (en) Self-forming barrier for subtractive copper
TW201203459A (en) Method for forming interconnection line and semiconductor structure
CN101615608B (zh) 半导体器件及其制造方法
Chang et al. Improved diffusion-resistant ability of multicomponent nitrides: from unitary TiN to senary high-entropy (TiTaCrZrAlRu) N
JP4917249B2 (ja) 半導体装置及び半導体装置の製造方法
US8420537B2 (en) Stress locking layer for reliable metallization
TW200814156A (en) Method for manufacturing semiconductor device and semiconductor device
JP5754702B2 (ja) 半導体集積回路装置用バリア材の探索方法及び当該探索方法によって探索される半導体集積回路装置用バリア材
WO2012010479A1 (en) Method and structure to improve the conductivity of narrow copper filled vias
JPH03129755A (ja) 半導体装置
TWI576961B (zh) 用於高深寬比塡充的半導體重流處理
JP5384269B2 (ja) Cu配線の形成方法
JP6304600B2 (ja) 磁性材料とその製造方法
US20170170063A1 (en) Modulating microstructure in interconnects
TWI373809B (en) Integrated substrate processing in a vacuum processing tool
JP7525186B2 (ja) 半導体デバイス
Saito et al. Electrodeposition and electrical properties of Ni or Ni-Co alloy thin films
US12203154B2 (en) Cobalt-tungsten alloy and method of fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150519

R150 Certificate of patent or registration of utility model

Ref document number: 5754702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250