[go: up one dir, main page]

JP5734217B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5734217B2
JP5734217B2 JP2012021773A JP2012021773A JP5734217B2 JP 5734217 B2 JP5734217 B2 JP 5734217B2 JP 2012021773 A JP2012021773 A JP 2012021773A JP 2012021773 A JP2012021773 A JP 2012021773A JP 5734217 B2 JP5734217 B2 JP 5734217B2
Authority
JP
Japan
Prior art keywords
antenna
semiconductor
semiconductor chip
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012021773A
Other languages
English (en)
Other versions
JP2013161905A (ja
Inventor
健一郎 肱岡
健一郎 肱岡
晃一 山口
晃一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012021773A priority Critical patent/JP5734217B2/ja
Priority to EP13150700.6A priority patent/EP2624295A2/en
Priority to US13/739,065 priority patent/US8897832B2/en
Priority to TW102103199A priority patent/TWI556358B/zh
Priority to CN201310041020.9A priority patent/CN103247591B/zh
Priority to KR1020130011801A priority patent/KR20130090363A/ko
Priority to CN2013200596970U priority patent/CN203192791U/zh
Publication of JP2013161905A publication Critical patent/JP2013161905A/ja
Application granted granted Critical
Publication of JP5734217B2 publication Critical patent/JP5734217B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Description

本発明は、半導体装置及びそれを備えた通信システムに関し、例えば無線のベースバンド伝送に適した半導体装置及びそれを備えた通信システムに関する。
互いに近接配置したアンテナ間の電磁界結合を用いて、前記アンテナに各々接続された半導体チップ間のデータ伝送を、非接触で高速なベースバンド伝送として行う技術がある。このような通信方式では、高速な伝送が可能であることに加え、変調回路が不要であるため、低消費電力化にも有効である。なお、この無線のベースバンド伝送では、半導体チップは、アンテナを介して別の半導体チップに信号を送信したり、別の半導体チップから送信された信号を、当該アンテナを介して受信したりする。
非特許文献1及び非特許文献2には、半導体チップ内にアンテナ(インダクタ)を形成する技術が開示されている。しかしながら、この場合、アンテナのサイズが小さくなるため(例えば、インダクタンスが小さくなるため)、通信距離が非常に短くなってしまうという問題があった。
それに対する解決策が、非特許文献3及び特許文献1に開示されている。非特許文献3及び特許文献1には、半導体パッケージ外の実装基板上にアンテナを形成する技術が開示されている。
そのほか、特許文献2〜特許文献6には、半導体パッケージ内にアンテナを形成する技術が開示されている。
特許文献2に開示された高周波モジュールは、高周波回路を構成する集積回路チップやその他電子部品、アンテナを樹脂モールドにて封止し、集積回路チップやその他電子部品を封止した第1樹脂モールド部にだけ電磁遮蔽のための金属製のシールドケースをかぶせている。
特許文献3に開示された半導体装置では、半導体チップ搭載部材に半導体チップが搭載され、複数の分割アンテナが半導体チップ搭載部材の周囲に配置され、半導体チップ搭載部材と半導体チップと複数の分割アンテナとが封止樹脂で封止されている。
特許文献4に開示された半導体装置は、半導体素子と、半導体素子を搭載する搭載部と、開口窓部を介して搭載部を囲むように設けられたアンテナ部と、封止樹脂と、を備える。なお、封止後にリードフレームの切断される切断経路と開口窓部との間の部分がアンテナ部として封止樹脂の側面に露出している。
特許文献5に開示された半導体装置は、半導体集積回路と無線タグ回路とが形成された半導体チップと、半導体パッケージと、を備える。この半導体パッケージには、アンテナとなる導電性パターンが形成されている。
特許文献6に開示された集積回路装置は、矩形の集積回路を搭載したダイパッドと、ダイパッドを取り囲むように配置した2つのアンテナランドと、集積回路の略対角方向に配置した2つのアンテナランドの分離部と、を備える。なお、ダイパッド及び2つのアンテナランドは、リードフレームにより形成されている。
特開2009−278051号公報 特許第3563672号明細書 特許第3926323号明細書 特許第3877732号明細書 特開2006−221211号公報 特開2005−38232号公報
Y. Yoshida et al., "A 2 Gb/s Bi-Directional Inter-Chip Data Transceiver With Differential Inductors for High Density Inductive Channel Array", IEEE JOURNAL OF SOLID-STATE CIRCUITS, 2008, VOL.43, NO.11, pp2363-2369 N. Miura et al., "A High-Speed Inductive-Coupling Link With Burst Transmission", IEEE JOURNAL OF SOLID-STATE CIRCUITS, 2009, VOL.44, NO.3, pp947-955 T. Takeya et al., "A 12Gb/s Non-Contact Interface with Coupled Transmission Lines", IEEE International Solid-State Circuits Conference, Digest of Technical Papers, 2011, pp492-494
しかし、半導体パッケージ内にアンテナを形成する上記の従来技術では、アンテナが半導体チップに与える電磁界の影響を抑制しつつ、アンテナのサイズを大きくする(インダクタンスを大きく)することができなかった。換言すると、従来技術では、半導体チップの性能を劣化させることなく、パッケージ内のアンテナのサイズを大きくすることができなかった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置では、半導体チップが、半導体パッケージの対向する2対の辺の中点同士を結んだ線分で区分される当該半導体パッケージ内の4つの領域のうち一つの領域内に配置され、前記半導体チップの重心が、アンテナ及び第1ワイヤが接続される第1接続点と前記アンテナ及び第2ワイヤが接続される第2接続点とを直線で結ぶ線分と、前記アンテナに沿って前記第1接続点及び前記第2接続点を結ぶ線と、によってなる閉曲線の外側に配置される。
前記一実施の形態によれば、半導体チップの性能を劣化させることなく、パッケージ内のアンテナのサイズを大きくすることが可能な半導体装置を提供することができる。
実施の形態1にかかる半導体装置を示す平面図である。 実施の形態1にかかる半導体チップの構成例を示す図である。 実施の形態1にかかる半導体チップの一例を示す平面図である。 実施の形態1にかかる半導体装置の閉曲線を説明するための図である。 実施の形態2にかかる半導体装置を示す平面図である。 実施の形態3にかかる半導体装置を示す平面図である。 実施の形態4にかかる半導体装置を示す平面図である。 実施の形態4にかかる半導体装置の閉曲線を説明するための図である。 実施の形態4にかかる半導体装置の変形例を示す平面図である。 実施の形態4にかかる半導体装置の変形例を示す平面図である。 実施の形態4にかかる半導体装置の変形例を示す平面図である。 実施の形態1〜4にかかる半導体装置の変形例を示す平面図である。 実施の形態1〜4にかかる半導体装置の変形例を示す平面図である。 実施の形態1〜4にかかる半導体装置の変形例を示す平面図である。 実施の形態1にかかる半導体装置の変形例を示す平面図である。 実施の形態2にかかる半導体装置の変形例を示す平面図である。 実施の形態3にかかる半導体装置の変形例を示す平面図である。 実施の形態4にかかる半導体装置の変形例を示す平面図である。 実施の形態4にかかる半導体装置の変形例を示す平面図である。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(動作ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等(個数、数値、量、範囲等を含む)についても同様である。
実施の形態1
図1は、実施の形態1にかかる半導体装置1を示す平面図である。本実施の形態にかかる半導体装置1では、無線のベースバンド伝送を行うための送受信回路を搭載した半導体チップが、半導体パッケージの角に配置され、かつ、当該半導体チップの重心が、リードフレームで形成されたアンテナに囲まれる領域の外側に位置する。それにより、本実施の形態にかかる半導体装置1は、半導体チップの外部接続パッド(電極パッド)とアンテナとの間、及び、半導体チップと半導体装置外部との間の信号の入出力経路を短くでき、これら入出力経路の帯域を確保する(狭帯域化を防止する)ことが容易となる。さらに、アンテナが半導体チップに与える電磁界の影響を抑制しつつ、パッケージ内のアンテナのサイズを大きく(インダクタンスを大きく)することができる。それにより、本実施の形態にかかる半導体装置1では、無線のベースバンド伝送の通信距離を比較的長くすることが可能になる。以下、具体的に説明する。
図1に示す半導体装置1は、半導体チップ11と、半導体パッケージ12と、により構成される。半導体パッケージ12は、ダイパッド(アイランド,半導体チップ11の搭載部)13と、アンテナ14と、複数のリード端子15と、複数の吊りリード16と、複数のボンディングワイヤ17と、モールド樹脂18(破線で囲まれた平面形状が略正方形状の部分)と、を備える。本実施の形態では、半導体パッケージ12がQFP(Quad Flat Package)である場合を例に説明する。
ダイパッド13、アンテナ14、複数のリード端子15、及び、複数の吊りリード16は、いずれもリードフレームを用いて形成されている。リードフレームは、銅板、鉄板、又は、ニッケル及び鉄からなる合金板等の金属板を打ち抜いたりエッチングしたりすることで、所定の形状に形成される。
半導体パッケージ12は、モールド樹脂18によりその外観が形成されている。したがって、半導体パッケージ12の平面形状は、モールド樹脂18と同じく略正方形状である。ただし、厳密には、モールド樹脂18の各角部は面取り加工されているため、モールド樹脂18(即ち、半導体パッケージ12)の平面形状は完全な正方形状ではない。しかしながら、面取り加工された部分は、モールド樹脂18(即ち、半導体パッケージ12)の4辺(4つの主辺)の長さと比較して十分に小さいため、以下では、特に断りがない限り、面取り加工された部分をモールド樹脂18(即ち、半導体パッケージ12)の角とみなして説明する。なお、図12に示すように、4つの角部のうち、少なくとも一つの角部(ここでは、左下の角部)が面取り加工されていても良い。これは、以下に説明する他の実施形態においても同様である。
また、以下では、モールド樹脂18(即ち、半導体パッケージ12)の4辺のうち、上辺を第1辺、下辺を第2辺、左辺を第3辺、右辺を第4辺とも称する。また、モールド樹脂18(即ち、半導体パッケージ12)の4角のうち、右下の角(すみ)を第1角部、左下の角を第2角部、左上の角を第3角部、右上の角を第4角部とも称する。
(リード端子15)
半導体パッケージ12の4辺には、それぞれ複数のリード端子15が外部に向けて張り出すように形成されている。なお、各リード端子15は、より具体的には、モールド樹脂18に封止される部分をインナーリード15aと称し、モールド樹脂18から露出した部分をアウターリード15bと称す。アウターリード15bは、例えば、半導体装置12が実装される実装基板上の配線を介して、前記実装基板に実装された別の半導体チップ(不図示)に接続したり、実装基板上に固定したりするために、半田付けがなされる部分である。すなわち、半導体チップ11への入力信号が伝搬する実装基板上の信号配線(不図示)に接続したり、半導体チップ11の出力信号が伝搬する実装基板上の信号配線(不図示)に接続したりするために、半田付けがなされる部分である。また、アウターリード15bは、電源電位や接地電位等の固定電位に保持された実装基板上の電源配線(不図示)に接続するために、半田付けがなされる部分でもある。したがって、必要のないアウターリード15bは、切り取ってしまっても良い。あるいは、必要のないアウターリード15bを含むリード端子15は、最初から形成しなくても良い。
(ダイパッド13)
ダイパッド13は、半導体チップ11を搭載するためのものである。ダイパッド13の形状は、半導体チップ11を搭載できる程度に十分な大きさの形状である必要がある。図1では、ダイパッド13の形状が、矩形状の半導体チップ11に対応して当該半導体チップ11より一回り大きな矩形状である場合を例に説明する。しかしながら、ダイパッド13の形状は、後述するアンテナ14のサイズを大きくする(インダクタンスを大きくする)のであれば、半導体チップ11と同等程度にまで小さい方が良い。一方で、半導体装置1の封止工程においては、半導体チップ11をダイパッド13にマウントする際の製造容易性の観点から、前記ダイパッド13のサイズは、前記半導体チップ11よりも大きい方が好ましい。すなわち、ダイパッド13の形状(大きさ)は、所望のアンテナ特性、パッケージサイズ、パッケージの製造プロセスマージン等の複数の要素を勘案し、半導体装置1の設計者により決定される。
ダイパッド13は、半導体パッケージ12内の一点鎖線DL11,DL12で区分される4つの領域のうちの一つである紙面の右下の領域内に形成される。それに伴い、ダイパッド13上に搭載される半導体チップ11全体は、半導体パッケージ12内の一点鎖線DL11,DL12で区分される4つの領域のうちの一つである紙面の右下の領域内に配置されることとなる。なお、ダイパッド13の形成位置は、後述するアンテナ14のサイズを大きくする(インダクタンスを大きくする)のであれば、半導体パッケージ12の角(第1角部)にできるだけ近い方が良い。
なお、紙面の縦方向に伸びる一点鎖線DL11は、半導体パッケージ12の上下の2辺(第1及び第2辺)のそれぞれの中点を結ぶ線分であり、半導体パッケージ12内の領域を左右に略2等分している。また、紙面の横方向に伸びる一点鎖線DL12は、半導体パッケージ12の左右の2辺(第3及び第4辺)のそれぞれの中点を結ぶ線分であり、半導体パッケージ12内の領域を上下に略2等分している。
したがって、ダイパッド13は、半導体パッケージ12の対向する2対の辺の中点同士を結んだ線分で区分される4つの領域のうち一つの領域内に配置される。より詳細には、ダイパッド13は、半導体パッケージ12の外周辺を構成する辺のうち1番長い辺とそれに対向しかつ平行する辺のそれぞれの中点間を結ぶ線と、この1番長い辺に直交する辺とそれに対向しかつ平行する辺のそれぞれの中点を結ぶ線と、によって分けられた4つの領域のうちの1つに半導体チップ11を搭載するようにすればよい。
ダイパッド13は、数本の吊りリード16で支持され固定されている。これら吊りリード16は、例えば、リード端子15と一体に形成されていたり、フレーム部(封止工程前に半導体パッケージ12の4辺の外側にそれぞれ位置していたリードフレームの枠部分)と一体に形成されていたりする。なお、図示しないが、前記フレーム部は、吊りリード16だけでなく、リード端子15とも一体に形成されていても良い。そして、吊りリード16及びリード端子15と、前記フレーム部と、の接続部は、封止工程における樹脂封入後に切断される。本実施の形態は、リードフレームによるアンテナと、半導体チップの配置に主な特徴を有するものであり、封止工程自体は、通常用いられる半導体装置の封止工程により行えば良い。
(アンテナ14)
アンテナ14は、後に説明する2つのアンテナで構成される電磁界結合素子のうちの一方のアンテナの役割を果たす。ダイパッド13上に搭載される半導体チップ11は、例えば、他方のアンテナを有する別の半導体チップ(不図示)との間で、これら一対のアンテナ(インダクタ)を介して無線のベースバンド伝送を行う。つまり、対向するインダクタ同士の電磁界カップリングを用いて非接触通信を行う。半導体チップ11の詳細については、後述する。
アンテナ14は、ダイパッド13及び複数のリード端子15に囲まれる領域内において、そのアンテナ14の両端がダイパッド13付近に位置するように、これらダイパッド13及び複数のリード端子15に沿って、所定の幅をもって形成されている。なお、詳細は以下で説明するが、アンテナ14は、閉ループの一部にスリットによる分断が形成された構成(つまり、半ループ形状の構成)をとっている。このスリットによってできた一方の端を、アンテナ14の一端と称し、このスリットによってできた他方の端を、アンテナ14の他端と称す。
より詳細には、アンテナ14は、第1〜第4アンテナ部14a〜14dにより構成される。
まず、第1アンテナ部14aは、第1アンテナ本体と、第1ワイヤ接続部と、によりL字型に形成されている。
具体的には、第1アンテナ本体は、半導体パッケージ12の下辺(第2辺)に沿って形成された複数のリード端子15に近接して、当該下辺(第2辺)に略平行に、所定の幅をもって形成される。なお、第1アンテナ本体の一端は、半導体パッケージ12の左下の角(第2角部)の付近に位置する。一方、第1アンテナ本体の他端は、ダイパッド13に接触しない程度に近接して位置する。
第1ワイヤ接続部は、第1アンテナ本体の他端から半導体パッケージ12の内側に向けて、当該第1アンテナ本体と直角をなすように延在して形成される。なお、第1ワイヤ接続部の一端は、第1アンテナ本体の他端と短絡している。一方、第1ワイヤ接続部の他端(アンテナ14の一端に相当)は、ダイパッド13の4角(即ち、半導体チップ11の4角)のうち、半導体パッケージ12の重心に最も近い角の付近に位置する。
続いて、第2アンテナ部14bは、半導体パッケージ12の左辺(第3辺)に沿って形成された複数のリード端子15に近接して、当該左辺(第3辺)に略平行に、所定の幅をもって形成される。なお、第2アンテナ部14bの一端は、半導体パッケージ12の左下の角(第2角部)の付近に位置し、第1アンテナ部14aの第1アンテナ本体の一端と短絡している。一方、第2アンテナ部14bの他端は、半導体パッケージ12の左上の角(第3角部)の付近に位置する。
続いて、第3アンテナ部14cは、半導体パッケージ12の上辺(第1辺)に沿って形成された複数のリード端子15に近接して、当該上辺(第1辺)に略平行に、所定の幅をもって形成される。なお、第3アンテナ部14cの一端は、半導体パッケージ12の左上の角(第3角部)の付近に位置し、第2アンテナ部14bの他端と短絡している。一方、第3アンテナ部14cの他端は、半導体パッケージ12の右上の角(第4角部)の付近に位置する。
続いて、第4アンテナ部14dは、第2アンテナ本体と、第2ワイヤ接続部と、によりL字型に形成されている。
具体的には、第2アンテナ本体は、半導体パッケージ12の右辺(第4辺)に沿って形成された複数のリード端子15に近接して、当該右辺(第4辺)に略平行に、所定の幅をもって形成される。なお、第2アンテナ本体の一端は、半導体パッケージ12の右上の角(第4角部)の付近に位置し、第3アンテナ部14cの他端と短絡している。一方、第2アンテナ本体の他端は、ダイパッド13に接触しない程度に近接して位置する。
第2ワイヤ接続部は、第2アンテナ本体の他端から半導体パッケージ12の内側に向けて、当該第2アンテナ本体と直角をなすように延在して形成される。なお、第2ワイヤ接続部の一端は、第2アンテナ本体の他端と短絡している。一方、第2ワイヤ接続部の他端(アンテナ14の他端に相当)は、ダイパッド13の4角(即ち、半導体チップ11の4角)のうち、半導体パッケージ12の重心に最も近い角の付近に位置する。
なお、第1ワイヤ接続部の他端(アンテナ14の一端に相当)と、第2ワイヤ接続部の他端(アンテナ14の他端に相当)と、は互いに接触しない程度に近接して位置している。
アンテナ14は、ダイパッド13の場合と同様に、複数本の吊りリード16で支持され固定されている。これら吊りリード16は、例えば、リード端子15と一体に形成されていたり、フレーム部(封止工程前に半導体パッケージ12の4辺の外側にそれぞれ位置していたリードフレームの枠部分)と一体に形成されていたりする。
以上のように、図1にあっては14aと14dとの間をスリットと見ると、アンテナ14は、閉ループの一部にスリットによる分断が形成された構成(つまり、半ループ形状の構成)をとっている。換言すると、アンテナ14は、14a,14b,14c,14dにより半ループ形状の構成をとっている。
アンテナ14は、このスリットによってできた2つの端をアンテナ14全体として有する。本明細書では、このスリットによってできた一方の端を、アンテナ14の一端と称し、このスリットによってできた他方の端を、アンテナ14の他端と称している。
(半導体チップ11)
半導体チップ11は、ダイパッド13上に搭載されている。したがって、半導体チップ11は、半導体パッケージ12の対向する2対の辺の中点同士を結んだ線分で区分される4つの領域のうちの一つの領域内に配置される。半導体チップ11は、別の半導体チップ(不図示)との間で、無線のベースバンド伝送を行うための送信回路及び受信回路の少なくとも何れかを有する。本実施の形態では、半導体チップ11が、送信回路と、受信回路と、信号の送受信を切り替える切替制御回路と、を有する場合を例に説明する。
図2は、半導体チップ11の回路構成の例を示す図である。なお、図2には、半導体チップ11側に設けられたアンテナ14(一方のインダクタ)と、通信対象である別の半導体チップ511と、当該別の半導体チップ511側に設けられたアンテナ513(他方のインダクタ)と、も示されている。
図2に示す半導体チップ11は、送信回路Tx1と、受信回路Rx1と、切替制御回路111と、を有する。別の半導体チップ511は、送信回路Tx2と、受信回路Rx2と、切替制御回路512と、を有する。なお、切替制御回路111,512は、それぞれ、送信回路及び受信回路の動作を切り替える機能を有する。ただし、切替制御回路111,512は、それぞれ、送信回路Tx1,Tx2、及び、受信回路Rx1,Rx2の特性を変更する機能を有していても良い。具体的には、例えば、送信回路及び受信回路の出力電圧振幅や、受信回路の入力電圧振幅に対する感度や、前記送信回路あるいは受信回路の入出力差動信号のオフセット電圧等を調整する機能を備えていても良い。
半導体チップ11の送信回路Tx1の差動出力端子の一方と、受信回路Rx1の差動入力端子の一方とは、ともに、電極パッドPD1にチップ内の配線で電気的に接続されている。また、半導体チップ11の送信回路Tx1の差動出力端子の他方と、受信回路Rx1の差動入力端子の他方とは、ともに、電極パッドPD2にチップ内の配線で電気的に接続されている。
半導体チップ11の送信回路Tx1の差動入力端子の一方と、受信回路Rx1の差動出力端子の一方とは、ともに、電極パッドPD3にチップ内の配線で電気的に接続されている。また、半導体チップ11の送信回路Tx1の差動入力端子の他方と、受信回路Rx1の差動出力端子の他方とは、ともに、電極パッドPD4にチップ内の配線で電気的に接続されている。
電極パッドPD1とアンテナ14の一端とは、ボンディングワイヤ17a(複数のボンディングワイヤ17の一つ。第1ワイヤとも称する)で電気的に接続され、電極パッドPD2とアンテナ14の他端とは、ボンディングワイヤ17b(複数のボンディングワイヤ17の一つ。第2ワイヤとも称する)で電気的に接続される。
半導体チップ11の切替制御回路111には、電極パッドPD5,PD6を介して外部から制御信号が供給される。これらの切替制御回路に接続される電極パッドの数は、切替制御回路の構成に依存するものであり、2つ以上の数であっても良い。なお、半導体チップ11及び511には、多くの場合、上記送信回路、受信回路、及び切替制御回路に、電源電位や接地電位等の固定電位を与える電極パッドが構成されているが、図2においてはこれらを図示していない。
アンテナ14,513(一対のインダクタ)は、一方から他方、又は、他方から一方に、交流信号を伝達する電磁界結合素子である。アンテナ14,513は、互いに電磁気的に結合されている。
まず、半導体チップ11が半導体チップ511に対してデータを送信する場合について説明する。この場合、切替制御回路111は、半導体チップ11の電極パッドPD5,PD6を介して入力された制御信号により、送信回路Tx1を駆動し、受信回路Rx1を停止させる。一方、半導体チップ511の切替制御回路512は、半導体チップ511の電極パッドPD5'、PD6'を介して入力された制御信号により、送信回路Tx2を停止し、受信回路Rx2を駆動させる。
送信データVIN1は、半導体装置1の外部から電極パッドPD3,PD4を介して半導体チップ11に入力される。送信回路Tx1は、半導体装置1の外部から供給される送信データVIN1(差動信号)を増幅し、送信信号(差動信号)として出力する。なお、送信回路Tx1は、上記したように外部から入力されるベースバンド信号を増幅した信号を出力する回路であってもよいし、外部から入力された信号を、ベースバンド信号に変換して送信する回路であっても良い。アンテナ14は、送信回路Tx1が出力するベースバンド信号(送信信号)により駆動され、当該送信信号に応じた電磁界を発生する。アンテナ513は、アンテナ14による電磁界変化に応じた電圧レベルの受信信号(差動信号)を生成し、受信回路Rx2に渡す。このようにして、送信回路Tx1から出力された送信信号は、アンテナ14,513からなる電磁界結合素子を介して、受信信号として受信回路Rx2に伝達される。受信回路Rx2は、アンテナ513から受け取った受信信号に基づいて送信データVIN1を再生し、出力データVOUT2(差動信号)として出力する。なお、出力データVOUT2は、電極パッドPD3'、PD4'を介して半導体チップ511の外部に出力される。
次に、半導体チップ11が半導体チップ511から送信されたデータを受信する場合について説明する。この場合、切替制御回路111は、半導体チップ11の電極パッドPD5,PD6を介して入力された制御信号により、受信回路Rx1を駆動し、送信回路Tx1を停止させる。一方、半導体チップ511の切替制御回路512は、半導体チップ511の電極パッドPD5'、PD6'を介して入力された制御信号により、送信回路Tx2を駆動し、受信回路Rx2を停止させる。
別の半導体チップ511に設けられた送信回路Tx2は、送信データVIN2(差動信号)を増幅し、送信信号(差動信号)として出力する。なお、送信回路Tx2は、上記したように外部から入力されるベースバンド信号を増幅した信号を出力する回路であっても良いし、外部から入力された信号を、ベースバンド信号に変換して送信する回路であっても良い。アンテナ513は、送信回路Tx2が出力するベースバンド信号(送信信号)により駆動され、当該送信信号に応じた電磁界を発生する。アンテナ14は、アンテナ513による電磁界変化に応じた電圧レベルの受信信号(差動信号)を生成し、受信回路Rx1に渡す。このようにして、送信回路Tx2から出力された送信信号は、アンテナ14,513からなる電磁界結合素子を介して、受信信号として受信回路Rx1に伝達される。受信回路Rx1は、アンテナ14から受け取った受信信号に基づいて送信データVIN2を再生し、出力データVOUT1(差動信号)として出力する。なお、出力データVOUT1は、電極パッドPD3,PD4を介して半導体チップ11の外部に出力される。
なお、半導体チップ11は、送信回路Tx1及び受信回路Rx1のうち、送信回路Tx1又は受信回路Rx1のみ設けられた回路構成にも適宜変更可能であり、これは半導体チップ511においても同様である。
図3は、図2に示す半導体チップ11のレイアウト構成を模式的に示す平面図である。図3の例では、半導体チップ11の中央部には、送信回路Tx1、受信回路Rx1及び切替制御回路111が配置されている。また、半導体チップ11の周辺部には、送信回路Tx1、受信回路Rx1及び切替制御回路111を囲むように、複数の電極パッドが配置されている。なお、図3は、半導体チップ11のレイアウト上の構成と、電極パッドに対するボンディングワイヤの接続形態とを模式的に示したものであり、前記送信回路Tx1、受信回路Rx1、切替制御回路111、電極パッドPD1乃至PD8の間に形成されるべき半導体チップ11内の配線結線については図示していない。以下、図1も参照しつつ説明する。
送信回路Tx1の一方の出力端子、及び、受信回路Rx1の一方の入力端子のそれぞれに接続された電極パッド(第1電極パッド)PD1は、半導体チップ11の4辺のうち、半導体パッケージ12の重心に近い2辺(上辺及び左辺)の少なくとも何れかに沿って配置されている。図3の例では、電極パッドPD1は、半導体チップ11の上辺に沿って配置されている。特に、電極パッドPD1は、半導体チップ11の4角のうち、半導体パッケージ12の重心に最も近い角(紙面の左上の角)の付近に配置されている。
送信回路Tx1の他方の出力端子、及び、受信回路Rx1の他方の入力端子のそれぞれに接続された電極パッド(第2電極パッド)PD2は、電極パッドPD1と同じく、半導体チップ11の4辺のうち、半導体パッケージ12の重心に近い2辺(上辺及び左辺)の少なくとも何れかに沿って配置されている。図3の例では、電極パッドPD2は、半導体チップ11の上辺に沿って配置されている。特に、電極パッドPD2は、半導体チップ11の4角のうち、半導体パッケージ12の重心に最も近い角(紙面の左上の角)の付近に配置されている。
なお、電極パッドPD1,PD2は、互いに近接して配置されている。これは、一般に2本の信号線を用いて差動信号を伝送する場合、両者を近接して配置することが好ましいためである。例えば、広く知られている差動伝送のメリットとして、同相ノイズをキャンセルできることがあげられる。差動信号を伝送する配線同士を近接して配置することにより、外部環境から信号線が受けるノイズを同相として、差動回路によりノイズの影響を除去することが可能となる。本実施の形態において伝送される信号も差動信号であるため、前記したように、電極パッドPD1,PD2は、互いに近接して配置されることが好ましい。
電極パッドPD1とアンテナ14の一端とは、ボンディングワイヤ17a(複数のボンディングワイヤ17の一つ。第1ワイヤとも称する)を介して電気的に接続されている。電極パッドPD2とアンテナ14の他端とは、ボンディングワイヤ17b(複数のボンディングワイヤ17の一つ。第2ワイヤとも称する)を介して電気的に接続されている。なお、アンテナ14上のボンディングワイヤ17aが接続された点をP17a、同じくアンテナ14上のボンディングワイヤ17bが接続された点をP17bとする。ここで、電極パッドPD1,PD2及びアンテナ14の一端及び他端は、互いに近接配置されている。したがって、ボンディングワイヤ17a,17bの長さは比較的短くなる。それにより、無線のベースバンド伝送において、信号帯域の狭帯域化が抑制される。ベースバンド無線通信による伝送データはランダムビット列であるため、周波数スペクトル上で広範囲な周波数帯域の信号を送受信する必要がある。本実施の形態では、前記したように、ボンディングワイヤ17a、17bの長さを短くすることができるため、ボンディングワイヤによる信号帯域の狭帯域化を抑制し、ベースバンド信号の送受信を行うための好適な構成を提供することができる。
続いて、送信回路Tx1の一方の入力端子、及び、受信回路Rx1の一方の出力端子のそれぞれに接続された電極パッドPD3は、半導体チップ11の4辺のうち半導体装置1の外部に近い2辺(右辺及び下辺)の少なくとも何れかに沿って配置されている。図3の例では、電極パッドPD3は、半導体チップ11の右辺に沿って配置されている。
送信回路Tx1の他方の入力端子、及び、受信回路Rx1の他方の出力端子のそれぞれに接続された電極パッドPD4は、電極パッドPD3と同じく、半導体チップ11の4辺のうち半導体装置1の外部に近い2辺(右辺及び下辺)の少なくとも何れかに沿って配置されている。図3の例では、電極パッドPD4は、半導体チップ11の右辺に沿って配置されている。なお、電極パッドPD3,PD4は、互いに近接して配置されている。
そのほか、半導体装置1の外部から切替制御回路111に制御信号を供給するための電極パッド(PD,PD6)、半導体チップ11に電源電位や接地電位等の固定電位を供給するための電極パッド(PD7,PD8)、及び、外部から他の内部回路(不図示)に信号を入出力するための電極パッドも、電極パッドPD3,PD4と同じく、半導体チップ11の4辺のうち、半導体装置1の外部に近い2辺(右辺及び下辺)に沿って配置されている。電極パッドPD1,PD2以外のこれらの電極パッド(電極パッドPD3,PD4含む)は、それぞれ近接するリード端子15と、ボンディングワイヤ17を介して接続されている。
ここで、半導体チップ11の重心は、アンテナ14の両端を直線で結ぶ線分と、アンテナ14の両端間を結ぶアンテナ14上の線と、によってなる閉曲線の外側に位置している。つまり、アンテナ14の一端と他端とを直線で結ぶ線分と、アンテナ14の一端と他端とをアンテナ14上を沿って結ぶ線と、によってなる閉曲線(図4の点線)の外側に位置している。特に、図1の例では、半導体チップ11の全体が、当該閉曲線の外側に位置している。それにより、アンテナ14が半導体チップ11に与える電磁界の影響を抑制できるため、半導体チップ11の誤動作を防止することができる。
アンテナ14の形状および端点は様々なバリエーションが考えられるが、少なくとも次のように構成するとよい。つまり、半導体チップ11の重心は、アンテナ14に第1のボンディングワイヤ(17a)の接続された第1の接続点(P17a)とアンテナ14に第2のボンディングワイヤ(17b)の接続された第2の接続点(P17b)とを直線で結ぶ線分と、アンテナ14上に沿って第1の接続点(P17a)と第2の接続点(P17b)とを結ぶ線と、によってなる閉曲線(図4の点線)の外側に位置するとよい。図1に示すように、第1、第2の接続点(P17a、P17b)は、アンテナ14の端に備えられるほうがなおよい。
このように、本実施の形態にかかる半導体装置1では、無線のベースバンド伝送を行うための送受信回路を搭載した半導体チップ11が、半導体パッケージ12の角(より詳しくは、一点鎖線DL11,DL12で区分される4つの領域のうちの一つの領域内)に配置される。それにより、本実施の形態にかかる半導体装置1は、半導体チップの外部接続パッド(電極パッド)とアンテナとの間、及び、半導体チップと半導体装置外部との間の信号の入出力経路を短くでき、これら入出力経路の帯域を確保することが容易となる。また、アンテナ14のサイズを従来よりも大きくする(インダクタンスを大きくする)ことができるため、無線のベースバンド伝送の通信距離を比較的長くすることが可能になる。
さらに、本実施の形態にかかる半導体装置1では、半導体チップ11の重心が、アンテナ14で囲まれる領域(より詳しくは、上記閉曲線)の外側に位置する。特に、本実施の形態にかかる半導体装置1では、半導体チップ11の全体が、アンテナ14で囲まれる領域(より詳しくは、上記閉曲線)の外側に位置する。それにより、本実施の形態にかかる半導体装置1では、アンテナ14が半導体チップ11に与える電磁界の影響を抑制できるため、半導体チップ11の誤動作を防止することができる。つまり、半導体チップ11の性能の劣化を防止することができる。
なお、本実施の形態では、第1アンテナ部14aにおいて、第1アンテナ本体と第1ワイヤ接続部とが直角に形成された場合を例に説明したが、必ずしも直角である必要はない。同様にして、第4アンテナ部14dにおいて、第2アンテナ本体と第2ワイヤ接続部とが直角に形成された場合を例に説明したが、必ずしも直角である必要はない。
また、図2及び図3には示していないが、半導体チップ11には、送信回路Tx1、受信回路Rx1、切替制御回路111の他に、演算回路、クロック生成回路、クロック再生回路、AD−DA変換回路、記憶回路、電源回路等の、種々機能を有する回路を含むこともできる。すなわち、本明細書中に記載されている半導体チップ11の構成要素は、半導体チップ11と半導体チップ511間でベースバンド信号の送受信を行うために必要な構成のみを記載しているものであって、当然のごとく、半導体チップ11,511には、前記したような情報処理機能や記憶機能を有する回路が形成されていても良い。例えば、図示しないが、半導体装置1の外部に配置されたセンサーから入力される信号を、半導体チップ11内の演算処理装置で所定の演算処理を行い、前記演算処理装置により処理された情報を、ベースバンド信号として、半導体チップ511に伝送しても良い。
実施の形態2
図5は、実施の形態2にかかる半導体装置2を示す平面図である。図5に示す半導体装置2では、図1に示す半導体装置1と比較して、アンテナ及びリード端子の平面形状が異なる。以下では、主として、図1に示す半導体装置1の構成とは異なる点について説明する。
図5に示す半導体装置2は、半導体チップ21と、半導体パッケージ22と、により構成される。半導体パッケージ22は、ダイパッド23と、アンテナ24と、複数のリード端子25と、複数の吊りリード26と、複数のボンディングワイヤ27と、モールド樹脂28(破線で囲まれた平面形状が略正方形状の部分)と、を備える。
なお、半導体チップ21は、図1における半導体チップ11に対応する。半導体パッケージ22は、図1における半導体パッケージ12に対応する。ダイパッド23は、図1におけるダイパッド13に対応する。アンテナ24は、図1におけるアンテナ14に対応する。複数のリード端子25は、図1における複数のリード端子15に対応する。複数の吊りリード26は、図1における複数の吊りリード16に対応する。複数のボンディングワイヤ27は、図1における複数のボンディングワイヤ17に対応する。モールド樹脂28は、図1におけるモールド樹脂18に対応する。
アンテナ24は、ダイパッド23及び複数のリード端子25に囲まれる領域内において、その両端がダイパッド23付近に位置するように、これらダイパッド23及び複数のリード端子25に沿って、所定の幅をもって形成されている。
より詳細には、アンテナ24は、第1〜第4アンテナ部24a〜24dにより構成される。第1〜第4アンテナ部24a〜24dは、それぞれ第1〜第4アンテナ部14a〜14dに対応する。ここで、アンテナ24では、アンテナ14と比較して、第1及び第4アンテナ部の平面形状が異なる。
まず、第1アンテナ部24aは、第1アンテナ本体と、第1ワイヤ接続部と、により構成される。具体的には、第1アンテナ本体は、半導体パッケージ22の下辺(第2辺)に沿って形成された複数のリード端子25に近接して、当該下辺(第2辺)に略平行に、所定の幅をもって形成される。なお、第1アンテナ本体の一端は、半導体パッケージ22の左下の角(第2角部)の付近に位置する。一方、第1アンテナ本体の他端は、半導体パッケージ22の下辺の中点付近に位置する。つまり、第1アンテナ本体の他端は、図1の場合よりもダイパッド23から離れて位置する。
第1ワイヤ接続部は、第1アンテナ本体の他端から半導体パッケージ12の内側に向けて、当該第1アンテナ本体と約135度の角度をなすように延在して形成される。なお、第1ワイヤ接続部の一端は、第1アンテナ本体の他端と短絡している。一方、第1ワイヤ接続部の他端(アンテナ24の一端に相当)は、ダイパッド23の4角(即ち、半導体チップ21の4角)のうち、半導体パッケージ22の重心に最も近い角の付近に位置する。
その結果、第1ワイヤ接続部とダイパッド23との間には、リード端子25をダイパッド23の周辺まで延在させることが可能な程度の空間領域が形成される。
第2アンテナ部24b及び第3アンテナ部24cについては、第2アンテナ部14b及び第3アンテナ部14cと同様であるため、その説明を省略する。
続いて、第4アンテナ部24dは、第2アンテナ本体と、第2ワイヤ接続部と、により構成される。具体的には、第2アンテナ本体は、半導体パッケージ22の右辺(第4辺)に沿って形成された複数のリード端子25に近接して、当該右辺(第4辺)に略平行に、所定の幅を持って形成される。なお、第2アンテナ本体の一端は、半導体パッケージ22の右上の角(第4角部)の付近に位置し、第3アンテナ部24cの他端と短絡している。一方、第2アンテナ本体の他端は、半導体パッケージ22の右辺の中点付近に位置する。つまり、第2アンテナ本体の他端は、図1の場合よりもダイパッド23から離れて位置する。
第2ワイヤ接続部は、第2アンテナ本体の他端から半導体パッケージ22の内側に向けて、当該第2アンテナ本体と約135度の角度をなすように延在して形成される。なお、第2ワイヤ接続部の一端は、第2アンテナ本体の他端と短絡している。一方、第2ワイヤ接続部の他端(アンテナ24の他端に相当)は、ダイパッド23の4角(即ち、半導体チップ21の4角)のうち、半導体パッケージ22の重心に最も近い角の付近に位置する。
その結果、第2ワイヤ接続部とダイパッド23との間には、リード端子25をダイパッド23の周辺まで延在させることが可能な程度の空間領域が形成される。
なお、第1ワイヤ接続部の他端(アンテナ24の一端に相当)と、第2ワイヤ接続部の他端(アンテナ24の他端に相当)と、は互いに接触しない程度に近接して位置している。
ここで、上記した、第1ワイヤ接続部とダイパッド23との間の空間領域には、数本(ここでは4本)のリード端子25が延在して形成される。これらリード端子25の先端は、半導体パッケージ22の内側にある半導体チップ21の左辺に対向して位置する。そして、これらリード端子25と、半導体チップ21の左辺に沿って配置された電極パッドとは、それぞれボンディングワイヤ27を介して接続される。
同じく、第2ワイヤ接続部とダイパッド23との間の空間領域にも、数本(ここでは4本)のリード端子25が延在して形成される。これらリード端子25の先端は、半導体パッケージ22の内側にある半導体チップ21の上辺に対向して位置する。そして、これらリード端子と、半導体チップ21の上辺に沿って配置された電極パッドとは、それぞれボンディングワイヤ27を介して接続される。
図5に示す半導体装置2のその他の構成については、図1に示す半導体装置1と同様であるため、その説明を省略する。
このように、本実施の形態にかかる半導体装置2は、ダイパッド23とアンテナ24との間にリード端子25を形成可能な程度の空間領域を設け、その空間領域にリード端子25を形成する。それにより、半導体パッケージ22の内側にある半導体チップ21の電極パッドと、リード端子25と、をボンディングワイヤ27で容易に接続することが可能になる。つまり、本実施の形態にかかる半導体装置2は、4辺すべてに電極パッドが配置された半導体チップ21を搭載し、半導体チップ21の上辺及び左辺からも、半導体チップ21に形成された回路の信号線や固定電位を供給する信号線を、外部に引き出すことができる。なお、このときのアンテナ24のサイズは図1の場合と比較してもほとんど変わらない。
本実施の形態では、第1ワイヤ接続部とダイパッド23との間、及び、第2ワイヤ接続部とダイパッド23との間に、それぞれリード端子25を形成可能な程度の空間領域が形成される場合を例に説明したが、これに限られない。何れか一方のみに空間領域が形成されても良い。
つまり、本実施の形態は、半導体パッケージ22が、リードフレームで形成されたアンテナ24とダイパッド23と複数のリード端子25とを備え、アンテナ24とダイパッド23との間に、複数のリード端子25の一部が配されているように構成されている。したがって、半導体チップ21と外部との接続端子数を増やすことができる。また、3辺または4辺すべてに電極パッドが配置された半導体チップ21を搭載することができる。
実施の形態3
図6は、実施の形態3にかかる半導体装置3を示す平面図である。図6に示す半導体装置3は、図1に示す半導体装置1と比較して、アンテナにセンタータップをさらに備える。以下では、主として、図1に示す半導体装置1の構成とは異なる点について説明する。
図6に示す半導体装置3は、半導体チップ31と、半導体パッケージ32と、により構成される。半導体パッケージ32は、ダイパッド33と、アンテナ34と、複数のリード端子35と、複数の吊りリード36と、複数のボンディングワイヤ37と、モールド樹脂38(破線で囲まれた平面形状が略正方形状の部分)と、を備える。
なお、半導体チップ31は、図1における半導体チップ11に対応する。半導体パッケージ32は、図1における半導体パッケージ12に対応する。ダイパッド33は、図1におけるダイパッド13に対応する。アンテナ34は、図1におけるアンテナ14に対応する。複数のリード端子35は、図1における複数のリード端子15に対応する。複数の吊りリード36は、図1における複数の吊りリード16に対応する。複数のボンディングワイヤ37は、図1における複数のボンディングワイヤ17に対応する。モールド樹脂38は、図1におけるモールド樹脂18に対応する。
ここで、アンテナ34の略中間地点(仮想接地点)にはセンタータップT1が設けられる。このセンタータップT1は、アンテナ34の両端以外の部分に設けられ、より好ましくは、インダクタンス成分が略同一となるように、両端からできるだけ等しい長さの部分に設けられる。つまり、より好ましくは、アンテナ34において、センタータップT1とアンテナ34の一端との間の形状と、センタータップT1とアンテナ34の他端との間の形状とが、略同一となる。
このセンタータップT1は、リードフレームを用いて、リード端子35とともに一体に形成されている。そして、センタータップT1には、外部からリード端子を介して固定電位が与えられる。それにより、半導体装置3の外部からバイアス点を調整することが可能となる。
図6に示す半導体装置3のその他の構成については、図1に示す半導体装置1と同様であるため、その説明を省略する。
このように、本実施の形態にかかる半導体装置3は、アンテナ34に外部から固定電位を供給可能なセンタータップを設けることにより、半導体装置3の外部からバイアス点を調整することが可能となる。
実施の形態4
図7は、実施の形態4にかかる半導体装置4を示す平面図である。図7に示す半導体装置4では、図1に示す半導体装置1と比較して、ダイパッドに代えて、アンテナの両端から延在して形成されたチップ搭載部を備える。以下では、主として、図1に示す半導体装置1の構成とは異なる点について説明する。
図7に示す半導体装置4は、半導体チップ41と、半導体パッケージ42と、により構成される。半導体パッケージ42は、アンテナ44と、アンテナ44の両端から延在して形成されたチップ搭載部49と、複数のリード端子45と、複数の吊りリード46と、複数のボンディングワイヤ47と、モールド樹脂48(破線で囲まれた平面形状が略正方形状の部分)と、を備える。
なお、半導体チップ41は、図1における半導体チップ11に対応する。半導体パッケージ42は、図1における半導体パッケージ12に対応する。アンテナ44は、図1におけるアンテナ14に対応する。複数のリード端子45は、図1における複数のリード端子15に対応する。複数の吊りリード46は、図1における複数の吊りリード16に対応する。複数のボンディングワイヤ47は、図1における複数のボンディングワイヤ17に対応する。モールド樹脂48は、図1におけるモールド樹脂18に対応する。
アンテナ44は、複数のリード端子45に囲まれる領域内において、その両端が半導体チップ41の搭載位置付近に位置するように、これら複数のリード端子45に沿って、所定の幅をもって形成される。また、アンテナ44の両端には、チップ搭載部49が当該アンテナ44と一体となって形成されている。
より詳細には、アンテナ44は、第1〜第4アンテナ部44a〜44dにより構成される。第1〜第4アンテナ部44a〜44dは、それぞれ第1〜第4アンテナ部14a〜14dに対応する。
まず、第1アンテナ部44aは、半導体パッケージ42の下辺(第2辺)に沿って形成された複数のリード端子45に近接して、当該下辺(第2辺)に略平行に、所定の幅をもって形成される。なお、第1アンテナ部44aの一端は、半導体パッケージ42の左下の角(第2角部)の付近に位置する。一方、第1アンテナ部44aの他端は、半導体パッケージ42の右下の角(第1角部)の付近に位置する。
第1チップ搭載部49a(チップ搭載部49の一方)は、第1アンテナ部44aの他端から半導体パッケージ42の内側に向けて、当該第1アンテナ部44aと直角を成すように延在して形成される。このチップ搭載部49aは、半導体チップ41の約半面を搭載できる程度の長さ及び幅を有している。
第2アンテナ部44b及び第3アンテナ部44cについては、第2アンテナ部14b及び第3アンテナ部14cと同様であるため、その説明を省略する。
続いて、第4アンテナ部44dは、半導体パッケージ42の右辺(第4辺)に沿って形成された複数のリード端子45に近接して、当該右辺(第4辺)に略平行に、所定の幅をもって形成される。なお、第4アンテナ部44dの一端は、半導体パッケージ42の右上の角(第4角部)の付近に位置し、第3アンテナ部44cの他端と短絡している。一方、第4アンテナ部44dの他端は、半導体パッケージ42の右下の角(第1角部)の付近に位置する。
第2チップ搭載部49b(チップ搭載部49の他方)は、第4アンテナ部44dの他端からまっすぐに延在して形成される。このチップ搭載部49bは、半導体チップ41の残りの約半面を搭載できる程度の長さ及び幅を有している。
なお、第1チップ搭載部49a及び第2チップ搭載部49bは、互いに接触しない程度に近接して位置している。それにより、アンテナ44の両端は短絡しない。また、第1チップ搭載部49a及び第2チップ搭載部49bにより構成されるチップ搭載部49は、半導体チップ41を搭載できる程度に十分な大きさの形状となっている。
また、チップ搭載部49は、半導体パッケージ42内の一点鎖線DL41,DL42で区分される4つの領域のうちの一つである紙面の右下の領域内に形成されている。それに伴い、チップ搭載部49上に搭載される半導体チップ41全体は、半導体パッケージ42内の一点鎖線DL41,DL42で区分される4つの領域のうちの一つである紙面の右下の領域内に配置されることとなる。
次に、半導体チップ41は、絶縁フィルム(不図示)を介して、チップ搭載部49上に搭載される。例えば、半導体装置のウェハ形成工程の最終工程において、ダイアタッチフィルムと呼ばれる絶縁フィルムをウェハの裏面に貼り付ける。その後、ウェハダイシングを行って個片化(矩形形状化)された半導体チップ41をチップ搭載部49に搭載する。具体的には、半導体チップ41の裏面に貼り付けられたダイアタッチフィルムをアンテナ上に固着させる。それにより、半導体チップ41は、絶縁フィルムを介して、チップ搭載部49上に搭載されることとなる。
そして、半導体チップ41上の電極パッドPD1と、アンテナ44の一端とは、ボンディングワイヤ47a(複数のボンディングワイヤ47の一つ)を介して電気的に接続されている。半導体チップ41上の電極パッドPD2とアンテナ44の他端とは、ボンディングワイヤ47b(複数のボンディングワイヤ47の一つ)を介して電気的に接続されている。なお、アンテナ44上のボンディングワイヤ47aが接続された点をP47a、同じくアンテナ44上のボンディングワイヤ47bが接続された点をP47bとする。ここで、電極パッドPD1,PD2及びアンテナ44の一端及び他端は、互いに近接配置されている。したがって、ボンディングワイヤ47a,47bの長さは比較的短くなる。それにより、無線のベースバンド伝送において、信号帯域の狭帯域化が抑制される。ベースバンド無線通信による伝送データはランダムビット列であるため、周波数スペクトル上で広範囲な周波数帯域の信号を送受信する必要がある。本実施の形態では、前記したように、ボンディングワイヤ47a、47bの長さを短くすることができるため、ボンディングワイヤによる信号帯域の狭帯域化を抑制し、ベースバンド信号の送受信を行うための好適な構成を提供することができる。
半導体チップ41上のその他の電極パッドは、それぞれ近接するリード端子45と、ボンディングワイヤ47を介して接続されている。
ここで半導体チップ41の重心は、アンテナ44の両端を直線で結ぶ線分と、アンテナ44の両端間を結ぶアンテナ44上の線と、によってなる閉曲線の外側に位置している。つまり、アンテナ44の一端と他端とを直線で結ぶ線分と、アンテナ44の一端と他端とをアンテナ44上を沿って結ぶ線とによってなる閉曲線(図8の点線)の外側に位置している。それにより、アンテナ44が半導体チップ41に与える電磁界の影響を抑制できるため、半導体チップ41の誤動作を防止することができる。
実施の形態1と同様に、半導体チップ41の重心は、アンテナ44に第1のボンディングワイヤ(47a)の接続された第1の接続点(P47a)とアンテナ44に第2のボンディングワイヤ(47b)の接続された第2の接続点(P47b)とを直線で結ぶ線分と、アンテナ44上に沿って第1の接続点(P47a)と第2の接続点(P47b)とを結ぶ線と、によってなる閉曲線(図8の点線)の外側に位置するとよい。本実施の形態にあるように、第1、第2の接続点(P47a、P47b)は、アンテナ44の端に備えられるほうがなおよい。
図7に示す半導体装置4のその他の構成については、図1に示す半導体装置1と同様であるため、その説明を省略する。
このように、本実施の形態にかかる半導体装置4は、図1に示す半導体装置1と同等の効果を奏することができる。さらに、本実施の形態にかかる半導体装置4は、ダイパッドを備えないため、図1に示す半導体装置1の場合よりも、アンテナのサイズを大きくすることができる。それにより、本実施の形態にかかる半導体装置4は、無線のベースバンド伝送の通信距離をさらに長くすることが可能になる。
(半導体装置4の第1の変形例)
図9は、図7に示す半導体装置4の変形例を半導体装置4aとして示す平面図である。図9に示す半導体装置4aは、図7に示す半導体装置4と比較して、チップ搭載部49に代えてチップ搭載部50を備える。図9に示す半導体装置4aのその他の構成は、図7に示す半導体装置4と同様である。したがって、図9に示す半導体装置4aのその他の要素には、図7に示す半導体装置4と同一の符号を付し、重複する説明は省略する。
チップ搭載部50は、第1チップ搭載部50a及び第2チップ搭載部50bからなる。第1チップ搭載部50aは、第1アンテナ部44aの他端(アンテナ44の一端に相当)から延在して形成される。第2チップ搭載部50bは、第4アンテナ部44dの他端(アンテナ44の他端に相当)から延在して形成される。換言すると、第1チップ搭載部50aは、第1アンテナ部44aの他端(アンテナ44の一端に相当)と一体に形成される。第2チップ搭載部50bは、第4アンテナ部44dの他端(アンテナ44の他端に相当)と一体に形成される。第1チップ搭載部50aと第2チップ搭載部50bとは、所定の間隔を隔てて形成されている。
また、第1チップ搭載部50a及び第2チップ搭載部50bの対向する辺は、それぞれ、半導体パッケージ42の4角のうち半導体チップ41に最も近い角(第1角部)とそれに対向する角(第3角部)とを結ぶ対角線に略平行である。
なお、チップ搭載部50は、第1チップ搭載部50a及び第2チップ搭載部50bを接触させず、かつ、半導体チップ41を搭載できる程度に十分な大きさの形状であれば、どのような構成であっても良い。
(半導体装置4の第2の変形例)
図10は、図7に示す半導体装置4の変形例を半導体装置4bとして示す平面図である。図10に示す半導体装置4bは、図7に示す半導体装置4と比較して、チップ搭載部49に代えてチップ搭載部51を備える。図10に示す半導体装置4bのその他の構成は、図7に示す半導体装置4と同様である。したがって、図10に示す半導体装置4bのその他の要素には、図7に示す半導体装置4と同一の符号を付し、重複する説明は省略する。
チップ搭載部51は、第1チップ搭載部51a及び第2チップ搭載部51bからなる。第1チップ搭載部51aは、第1アンテナ部44aの他端(アンテナ44の一端に相当)から延在して形成される。第2チップ搭載部51bは、第4アンテナ部44dの他端(アンテナ44の他端に相当)から延在して形成される。換言すると、第1チップ搭載部51aは、第1アンテナ部44aの他端(アンテナ44の一端に相当)と一体に形成される。第2チップ搭載部51bは、第4アンテナ部44dの他端(アンテナ44の他端に相当)と一体に形成される。第1チップ搭載部51aと第2チップ搭載部51bとは、所定の間隔を隔てて形成されている。
ここで、第1チップ搭載部51a及び第2チップ搭載部51bの対向する辺は、それぞれ、半導体パッケージ42の4角のうち半導体チップ41に最も近い角(第1角部)とそれに対向する角(第3角部)とを結ぶ対角線に略平行である。さらに、第1チップ搭載部51a及び第2チップ搭載部51bの対向する辺は、それぞれ連続した階段形状(ジグザグ形状)となっている。
なお、チップ搭載部51は、第1チップ搭載部51a及び第2チップ搭載部51bを接触させず、かつ、半導体チップ41を搭載できる程度に十分な大きさの形状であれば、どのような構成であっても良い。
図7、図9及び図10に示す例では、半導体パッケージ42は、アンテナ44の一端と一体に形成された、半導体チップ41の一部を搭載するための第1チップ搭載部と、アンテナ44の一端と一体に形成され、かつ、第1チップ搭載部(49a,50a,51a)と所定の間隔を隔てて形成された、半導体チップ41の他の一部を搭載するための第2チップ搭載部(49b,50b,51b)と、をさらに有している。
なお、これらの例では、第1チップ搭載部(49a,50a,51a)及び第2チップ搭載部(49b,50b,51b)は、それぞれ、アンテナ44の両端に限られず、アンテナ44の一部に形成されていればよい。そして、チップ搭載部(49,50,51)は、2つの領域(即ち、第1及び第2チップ搭載部)にスリットを介して分断されている。
つまり、半導体パッケージ42は、アンテナ44と一体に形成されたチップ搭載部(49,50,51)を有し、そのチップ搭載部は、スリットを介して2つの領域に分断されており、各々に領域の上に絶縁材料を介して半導体チップ41が搭載されるように構成されている。
なお、第1及び第2チップ搭載部は、本実施の形態で示したように、それぞれ、アンテナの一端及び他端にできるだけ近い位置に形成された方が良い。それにより、アンテナ44のインダクタンスをより大きくすることができる。
図9、図10にあっては、このスリットは半導体パッケージ42の4角のうち前記半導体チップに最も近い角とそれに対向する角とを結ぶ対角線に略平行である。さらに図10にあっては、このスリットはジグザグ形状である。
(半導体装置4の第3の変形例)
図11は、図7に示す半導体装置4の変形例を半導体装置4cとして示す平面図である。図11に示す半導体装置4cは、図7に示す半導体装置4と比較して、チップ搭載部49に代えてチップ搭載部52を備える。図11に示す半導体装置4cのその他の構成は、図7に示す半導体装置と同様である。したがって、図11に示す半導体装置4cのその他の要素には、図7に示す半導体装置4と同一の符号を付し、重複する説明は省略する。
チップ搭載部52は、第1アンテナ部44aの他端(アンテナ44の一端に相当)から延在して形成される。換言すると、チップ搭載部52は、第1アンテナ部44aの他端(アンテナ44の一端に相当)と一体に形成される。このチップ搭載部52は、半導体チップ41を搭載できる程度に十分な形状である。なお、このチップ搭載部52は、第4アンテナ部44dの他端(アンテナ44の他端に相当)には接触していない。
なお、チップ搭載部52は、アンテナ44の一端及び他端のうちの一方と一体に形成され、かつ、アンテナ44の一端及び他端のうちの他方と所定の間隔を隔てて形成され、かつ、半導体チップ41を搭載できる程度に十分な大きさの形状であれば、どのような構成であっても良い。
つまり、アンテナ44の一端及び他端の何れか一方と一体に形成され、かつ、アンテナ44の一端及び他端の他方と所定の間隔を隔てて形成された、半導体チップ41を搭載するためのチップ搭載部52をさらに有する。
なお、チップ搭載部52は、アンテナ44の端に限られず、アンテナ44の一部に形成されていればよい。
つまり、半導体パッケージ42は、アンテナ44と一体に形成されるチップ搭載部52を有し、チップ搭載部52の上に絶縁材料を介して半導体チップ41が搭載されるように構成されている。
なお、チップ搭載部52は、本実施の形態で示したように、アンテナ44の端にできるだけ近い位置に形成された方が良い。それにより、アンテナ44のインダクタンスをより大きくすることができる。
(上記実施の形態にかかる半導体装置と従来技術との差異)
次に、上記実施の形態にかかる半導体装置と、従来技術と、の違いについて説明する。
半導体パッケージ内にアンテナを形成する従来技術では、パッケージ内の領域を利用してアンテナのサイズを最大化し、かつ、Gbpsクラスのベースバンド信号を好適に伝送することが困難であった。すなわち、従来技術によるパッケージ内アンテナによれば、半導体チップの外部接続パッドとアンテナの間や、半導体チップの外部接続パッドと、パッケージの外部接続ピンの間とを接続するボンディングワイヤが長くなってしまい、このため、信号が通過する伝送路の帯域が狭帯域化してしまい、ランダムデータを送受信するベースバンド伝送の品質が劣化してしまうという課題があった。更には、アンテナが半導体チップに与える電磁界の影響を抑制しつつ、アンテナのサイズを大きくする(インダクタンスを大きく)することが困難であった。換言すると、従来技術では、ベースバンド伝送を好適に行うための半導体チップと半導体パッケージから取り出される外部接ピンの帯域を確保することが困難であったり、更に、パッケージサイズを小さく保つことによるコスト低減と、アンテナ間のベースバンド伝送性能を向上させるためのアンテナサイズの大型化とを両立することが困難であった。更には、半導体チップの性能を劣化させることなく、パッケージ内のアンテナのサイズを大きくすることができなかった。以下、各特許文献に開示された従来技術と、上記実施の形態にかかる半導体装置と、の違いを詳細に説明する。
まず、特許文献1に開示された半導体装置では、半導体パッケージ外の実装基板上にアンテナが形成されている。一方、上記実施の形態にかかる半導体装置では、半導体パッケージ内にアンテナが形成される。つまり、そもそもアンテナの構成が全く異なる。
なお、特許文献1に開示された半導体装置では、半導体パッケージ内にもアンテナの一部が形成されている。しかしながら、この従来技術の半導体装置は、半導体パッケージの中央に半導体チップを搭載しているため、半導体パッケージ内のアンテナのサイズを大きくすることができない。特許文献1に開示された技術により、アンテナサイズを大きくすると、同様にパッケージサイズも大きくなり、コストが増大してしまう。また、仮に、アンテナのサイズを大きくするために、半導体チップを取り囲むようにアンテナを形成してしまうと、アンテナが発生する電磁界の影響により半導体チップの性能が劣化してしまう。要するに、この従来技術の半導体装置は、半導体チップの性能を劣化させることなく、パッケージ内のアンテナのサイズを大きくすることができない。
また、特許文献4、特許文献5及び特許文献6に開示された構成は、半導体パッケージの中央に半導体チップを搭載し、かつ、当該半導体チップを取り囲むようにアンテナを形成している。そのため、半導体チップの外部接続パッド(電極パッド)とアンテナとの間、及び、半導体チップと半導体装置外部との間の信号の入出力経路が比較的長くなってしまい、これら入出力経路の帯域を確保することが困難となる。また、アンテナが発生する電磁界の影響により半導体チップの性能が劣化してしまう。換言すると、これら従来技術の構成は、半導体チップの性能を劣化させることなく、パッケージ内のアンテナのサイズを大きくすることができない。特に、特許文献5の構成では、アンテナの内径部にダイパッドが完全に内包されている。このような構成の半導体装置を製造する場合、リードフレームの切断前から、ダイパッドとアンテナコイルとは電気的に分離されている必要があるため、封止工程において、絶縁支持体を用いてダイパッドを支持しておく必要がある。そのため、製造コストが増大してしまう。
また、特許文献2に開示された高周波モジュールは、半導体パッケージの一辺の中点付近に半導体チップを搭載しているため、半導体パッケージ内のアンテナのサイズを大きくすることができない。換言すると、パッケージの総面積のうち、アンテナとして使用可能な面積が小さい。
また、特許文献3に開示された半導体装置は、リードフレームにより形成された、複数の分割アンテナを、半導体チップを介して電気的に接続されている。このため、互いに隣接したアンテナの隣接配線には、互いに逆相の電流が流れ、負の相互インダクタンスが発生するために、アンテナコイルのインダクタンスが低下してしまう。すなわち、単位面積当たりのインダクタンスが小さくなり、所望のインダクタンス値を得るためには、パッケージサイズを大きくする必要があり、コストが増大してしまう。
一方、上記実施の形態にかかる半導体装置では、半導体チップが、半導体パッケージの角(より詳しくは上記参照)に配置され、かつ、半導体チップの重心が、リードフレームで形成されたアンテナに囲まれる領域(より詳しくは上記参照)の外側に位置する。それにより、上記実施の形態にかかる半導体装置は、従来よりも、半導体チップの性能を劣化させることなく、パッケージ内のアンテナのサイズを大きくすることができる。また、上記実施の形態にかかる半導体装置では、絶縁型の吊りリードを用いてダイパッドを支持する必要が無いため、製造コストの増大を抑制することができる。
次に、無線のベースバンド伝送では、精度良く信号の受け渡しを行う必要があるため、差動信号を用いるのが一般的である。また、ベースバンド伝送では、信号の狭帯域化を防止して広帯域の信号を伝送する必要がある。そのため、アンテナとの間で差動信号を入出力するための電極パッド(PD1,PD2に相当)と、アンテナの両端と、を近接配置し、さらに、ボンディングワイヤの長さをできるだけ短くする必要がある。しかしながら、特許文献1、特許文献2、特許文献4、特許文献5及び特許文献6に開示された構成では、アンテナの両端が離れている等の理由によりボンディングワイヤの長さが比較的長いため、信号帯域が狭帯域化してしまう。
無線変調技術を用いた一般の無線通信においては、利用する搬送波の周波数のみで利得が得られるようにマッチング回路を構成すればよい。しかしながら、無線のベースバンド伝送では、前述したようにランダムデータを伝送するため、該伝送信号は、周波数軸上では広帯域のスペクトルを有する。したがって、アンテナ及び外部の情報処理装置との入出力を行う信号ピンの信号帯域を広範囲の周波数帯域としておく必要がある。上記した従来技術のように、信号帯域が狭帯域化してしまうと、正確なベースバンド信号の伝送ができなくなってしまう可能性がある。
一方、上記実施の形態にかかる半導体装置では、アンテナとの間で差動信号を入出力するための電極パッド(PD1,PD2に相当)と、アンテナの両端とが近接配置されているため、このような問題は生じない。
そのほか、特許文献6に開示された構成では、半導体チップの信号の入出力がアンテナを介してのみ行われる。一方、上記実施の形態にかかる半導体装置では、半導体チップ間の送受信信号は、アンテナを介して行われるが、送信信号の半導体チップへの入力と、受信信号の半導体チップ外への出力は、有線接続により行うことができる。したがって、上記実施の形態にかかる半導体装置では、特許文献6では考慮されていない、半導体チップ11及び511と、半導体装置1の外部に位置する情報処理装置との情報の伝送を、好適に行うことができる。
以上のように、上記実施の形態1〜4にかかる半導体装置では、無線のベースバンド伝送を行うための送受信回路を搭載した半導体チップが、半導体パッケージ12の角に配置される。それにより、上記実施の形態1〜4にかかる半導体装置は、半導体チップの外部接続パッド(電極パッド)とアンテナとの間、及び、半導体チップと半導体装置外部との間の信号の入出力経路を短くでき、これら入出力経路の帯域を確保することが容易となる。また、パッケージ内のアンテナのサイズを従来よりも大きくすることができるため、無線のベースバンド伝送の通信距離を比較的長くすることができる。
さらに、上記実施の形態1〜4にかかる半導体装置では、半導体チップの重心が、アンテナで囲まれる領域(より詳しくは、上記閉曲線)の外側に位置する。それにより、上記実施の形態にかかる半導体装置では、アンテナが半導体チップに与える電磁界の影響を抑制できるため、半導体チップの誤動作を防止することができる。つまり、半導体チップの性能の劣化を防止することができる。
さらに、上記実施の形態1〜4にかかる半導体装置では、その製造プロセスにおいて、絶縁支持体を用いることなく、リード端子と一体に形成された吊りリードを用いて、アンテナ及びダイパッドを支持している。それにより、絶縁支持体をわざわざ用いる必要が無いため、製造コストの増大を抑制することができる。また、リード端子と一体に形成された吊りリードを用いてアンテナ及びダイパッドをしっかりと固定することができるため、ワイヤボンディングの歩留まりを向上させることができる。
例えば、このようなこの一対の半導体装置を対面配置させた通信システムでは、アンテナ同士の向かい合う面積を大きくすることができるため、互いの受信信号の振幅を大きくすることができる。換言すると、受信側で所望の信号振幅を得るために、送信回路が出力する信号振幅を小さくすることができる。すなわち、送信回路の消費電力を低減することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
上記実施の形態1〜4では、半導体装置の平面形状が略正方形状である場合を例に説明したが、これに限られない。例えば、図13に示すように、半導体装置の平面形状は長方形状であっても良い。つまり、半導体装置の平面形状は正方形や長方形を含む矩形状あるいは略矩形状であれば良い。
なお、図13における半導体装置1',半導体チップ11'、半導体パッケージ12'、ダイパッド13'、アンテナ14'、リード端子15'、吊りリード16'、ボンディングワイヤ17'、及び、モールド樹脂18'は、それぞれ、図1における半導体装置1,半導体チップ11、半導体パッケージ12、ダイパッド13、アンテナ14、リード端子15、吊りリード16、ボンディングワイヤ17、及び、モールド樹脂18に対応する。
あるいは、半導体装置あるいは半導体パッケージの平面形状が多角形状であってもよい。この場合は、上述の例と同様、半導体チップは、多角形を構成する辺のうち1番長い辺とそれに対向しかつ平行する辺のそれぞれの中点間を結ぶ線と、この1番長い辺に直交する辺とそれに対向しかつ平行する辺のそれぞれの中点間を結ぶ線と、によって分けられた4つの領域のうちの1つに半導体チップを搭載するようにすればよい。
また、上記実施の形態1〜4では、半導体パッケージがQFPである場合を例に説明したが、これに限られない。例えば、半導体パッケージはQFN(Quad Flat No lead package)であっても良い。あるいは、図14に示すように、半導体パッケージはSOP(Small Outline Package)であっても良い。
なお、図14における半導体装置1",半導体チップ11"、半導体パッケージ12"、ダイパッド13"、アンテナ14"、リード端子15"、吊りリード16"、ボンディングワイヤ17"、及び、モールド樹脂18"は、それぞれ、図1における半導体装置1,半導体チップ11、半導体パッケージ12、ダイパッド13、アンテナ14、リード端子15、吊りリード16、ボンディングワイヤ17、及び、モールド樹脂18に対応する。
また、上記実施の形態1〜4に示されるアンテナの平面形状は、第1及び第3角部(右下及び左上の角)を結ぶ対角線を軸にして対称であることが好ましい。それにより、送受信信号(差動信号)の対称性を向上ことができるため、例えば、高いデータレートでの通信を行う場合でも、精度良くデータを伝送することができる。さらに、例えば、一対の半導体装置を対面配置させる場合に、容易にアンテナ同士を向かい合わせることができる。
また、上記実施の形態1〜4では、第1アンテナ部(図1,図5,図6では、第1アンテナ部の第1アンテナ本体部分)、第2アンテナ部、第3アンテナ部、第4アンテナ部(図1,図5,図6では、第4アンテナ部の第2アンテナ本体部分)が、それぞれ半導体パッケージの4辺に平行に形成された場合を例に説明したが、必ずしも平行である必要はない。
また、上記実施の形態1〜4では、半導体チップの4辺がそれぞれ半導体パッケージの4辺と平行である場合を例に説明したが、必ずしも平行である必要はない。例えば、半導体チップ11の4辺は、それぞれ半導体パッケージの4辺と45度の角度をなしていても良い。なお、半導体チップの配置状態に応じて、ダイパッド又はチップ搭載部の平面形状も適宜変更される。
また、上記実施の形態1〜4では、アンテナの幅が一定(所定の幅)である場合を例に説明したが、必ずしも一定である必要はない。アンテナの幅は、例えば、無線のベースバンド伝送の通信距離等に応じて適宜変更可能である。また、アンテナの幅は、例えば、リード端子の幅よりも太い。
また、上記実施の形態1〜3では、アンテナの両端が、ダイパッド(即ち、半導体チップ)の4角のうち、半導体パッケージの重心に最も近い角の近辺に位置する場合を例に説明したが、これに限られない。半導体チップの電極パッドPD1,PD2及びアンテナの両端が互いに近接配置されるのであれば、アンテナの両端の位置は適宜変更可能である。この場合、半導体チップの電極パッドPD1,PD2の配置位置も適宜変更される。
また、上記実施の形態1〜4では、ダイパッド又はチップ搭載部に1つの半導体チップが搭載された場合を例に説明したが、これに限られない。ダイパッド又はチップ搭載部には、2つ以上の半導体チップが搭載されても良い。以下、いくつかの具体例について、図15〜図19を用いて説明する。
図15は、図1に示す半導体装置1の変形例を半導体装置1aとして示す平面図である。図15に示す半導体装置1aは、図1に示す半導体装置1と比較して、半導体チップ11に代えて、2つの半導体チップ11a,11bを、ダイパッド13上に搭載している。なお、2つの半導体チップ11a,11b間は、ボンディングワイヤ17を介して接続されている。
図16は、図5に示す半導体装置2の変形例を半導体装置2aとして示す平面図である。図16に示す半導体装置2aは、図5に示す半導体装置2と比較して、半導体チップ21に代えて、2つの半導体チップ21a,21bを、ダイパッド23上に搭載している。なお、2つの半導体チップ21a,21b間は、ボンディングワイヤ27を介して接続されている。
図17は、図6に示す半導体装置3の変形例を半導体装置3aとして示す平面図である。図17に示す半導体装置3aは、図6に示す半導体装置3と比較して、半導体チップ31に代えて、2つの半導体チップ31a,31bを、ダイパッド33上に搭載している。なお、2つの半導体チップ31a,31b間は、ボンディングワイヤ37を介して接続されている。
図18は、図7に示す半導体装置4の変形例を半導体装置4dとして示す平面図である。図18に示す半導体装置4dは、図7に示す半導体装置4と比較して、半導体チップ41に代えて、2つの半導体チップ41a,41bを、チップ搭載部49上に搭載している。なお、2つの半導体チップ41a,41b間は、ボンディングワイヤ47を介して接続されている。
図19は、図11に示す半導体装置4cの変形例を半導体装置4eとして示す平面図である。図19に示す半導体装置4eは、図11に示す半導体装置4cと比較して、半導体チップ41に代えて、2つの半導体チップ41c,41dを、チップ搭載部52上に搭載している。なお、2つの半導体チップ41c,41d間は、ボンディングワイヤ47を介して接続されている。
図15〜図19において、例えば、一方の半導体チップ(第1半導体チップ)11a,21a,31a,41a,41cは、それぞれ、半導体チップ11,21,31,41,41と同等の機能を有する。つまり、一方の半導体チップ11a,21a,31a,41a,41cは、いずれも、送信回路Tx及び受信回路Rx1のうちの少なくとも何れかを有する。また、一方の半導体チップ11a,21a,31a,41a,41cは、いずれも、上記した切替制御回路111、演算回路、クロック生成回路、クロック再生回路、AD−DA変換回路、記憶回路、電源回路等のうちの一部をさらに備えることができる。それに対し、他方の半導体チップ(第2半導体チップ)11b,21b,31b,41b,41dは、いずれも、切替制御回路111、演算回路、クロック生成回路、クロック再生回路、AD−DA変換回路、記憶回路、電源回路等のうちの残りの全部または一部、あるいは、その他の回路を備えている。
なお、このとき、一方及び他方の半導体チップ(第1及び第2半導体チップ)は、いずれも、半導体パッケージの対向する2対の辺の中点同士を結んだ線分で区分される当該半導体パッケージ内の4つの領域のうち一つの領域内に配置される。また、一方及び他方の半導体チップ(第1及び第2半導体チップ)のそれぞれの重心は、アンテナの両端を直線で結ぶ線分と、アンテナの両端間を結ぶアンテナ上の線と、によってなる閉曲線の外側に位置している。つまり、アンテナの一端と他端とを直線で結ぶ線分と、アンテナの一端と他端とをアンテナ上を沿って結ぶ線と、によってなる閉曲線の外側に位置している。それにより、図15〜図19に示すような、複数の半導体チップを搭載した半導体装置であっても、上記実施の形態1〜4と同等の効果を奏することができる。また、これらの条件を満たすのであれば、搭載される半導体チップの数は適宜変更可能である。
なお、半導体チップ11,21,31,41,11a,11b,21a,21b,31a,31b,41a,41b,41c,41dは、一般に長方形に作成される。おおむね巨視的にみると半導体チップは略一様に形成されるので、半導体チップ11,21,31,41,11a,11b,21a,21b,31a,31b,41a,41b,41c,41dの重心は、半導体チップの回路搭載面の対角線の交点に相当する。
1〜4,1a〜4a,4b,4c,4d,4e 半導体装置
1',1" 半導体装置
11,11a,11b 半導体チップ
21,21a,21b 半導体チップ
31,31a,31b 半導体チップ
41,41a,41b,41c,41d 半導体チップ
11',11" 半導体チップ
12,22,32,42 半導体パッケージ
12',12" 半導体パッケージ
13,23,33 ダイパッド
13',13" ダイパッド
14,24,34,44 アンテナ
14',14" アンテナ
15,25,35,45 リード端子
15',15" リード端子
16,26,36,46 吊りリード
16',16" 吊りリード
17,27,37,47 ボンディングワイヤ
17',17" ボンディングワイヤ
18,28,38,48 モールド樹脂
18',18" モールド樹脂
49,50,51,52 チップ搭載部
111 切替制御回路
511 半導体チップ
512 切替制御信号
513 アンテナ
PD1〜PD8,PD1'〜PD6' 電極パッド
Rx1,Rx2 受信回路
Tx1,Tx2 送信回路
T1 センタータップ

Claims (5)

  1. 半導体チップと、
    前記半導体チップを封止し平面形状が略矩形状である半導体パッケージと、を備え、
    前記半導体チップは、
    第1及び第2電極パッドと、
    前記第1及び第2電極パッドを介して信号を送信する送信回路、及び、前記第1及び第2電極パッドを介して信号を受信する受信回路のうち、少なくとも何れかと、を有し、
    前記半導体パッケージは、
    リードフレームを用いて形成されたアンテナと、
    前記アンテナと前記第1電極パッドとを接続する第1ワイヤと、
    前記アンテナと前記第2電極パッドとを接続する第2ワイヤと、
    前記アンテナの一端と一体に形成された、前記半導体チップの一部を搭載するための第1チップ搭載部と、
    前記アンテナの他端と一体に形成され、かつ、前記第1チップ搭載部と所定の間隔を隔てて形成された、前記半導体チップの他の一部を搭載するための第2チップ搭載部と、を有し、
    前記半導体チップは、前記半導体パッケージの対向する2対の辺の中点同士を結んだ線分で区分される当該半導体パッケージ内の4つの領域のうち一つの領域内に配置され、
    前記半導体チップの重心は、前記アンテナ及び前記第1ワイヤが接続される第1接続点と前記アンテナ及び前記第2ワイヤが接続される第2接続点とを直線で結ぶ線分と、前記アンテナに沿って前記第1接続点及び前記第2接続点を結ぶ線と、によってなる閉曲線の外側に配置され、
    前記第1及び第2チップ搭載部の対向する辺は、それぞれ、前記半導体パッケージの4角のうち前記半導体チップに最も近い角とそれに対向する角とを結ぶ対角線に略平行である、半導体装置。
  2. 前記第1及び第2チップ搭載部の対向する辺は、それぞれジグザグ形状に形成される請求項に記載の半導体装置。
  3. 半導体チップと、
    前記半導体チップを封止し平面形状が略矩形状である半導体パッケージと、を備え、
    前記半導体チップは、
    第1及び第2電極パッドと、
    前記第1及び第2電極パッドを介して信号を送信する送信回路、及び、前記第1及び第2電極パッドを介して信号を受信する受信回路のうち、少なくとも何れかと、を有し、
    前記半導体パッケージは、
    リードフレームを用いて形成され、外部から固定電位の供給されるセンタータップを有するアンテナと、
    前記アンテナと前記第1電極パッドとを接続する第1ワイヤと、
    前記アンテナと前記第2電極パッドとを接続する第2ワイヤと、を有し、
    前記半導体チップは、前記半導体パッケージの対向する2対の辺の中点同士を結んだ線分で区分される当該半導体パッケージ内の4つの領域のうち一つの領域内に配置され、
    前記半導体チップの重心は、前記アンテナ及び前記第1ワイヤが接続される第1接続点と前記アンテナ及び前記第2ワイヤが接続される第2接続点とを直線で結ぶ線分と、前記アンテナに沿って前記第1接続点及び前記第2接続点を結ぶ線と、によってなる閉曲線の外側に配置される、半導体装置。
  4. 前記アンテナにおいて、前記センタータップと前記アンテナの一端との間の形状と、前記センタータップと前記アンテナの他端との間の形状とは、略同一である請求項に記載の半導体装置。
  5. 半導体チップと、
    前記半導体チップを封止し平面形状が略正方形状である半導体パッケージと、を備え、
    前記半導体チップは、
    第1及び第2電極パッドと、
    前記第1及び第2電極パッドを介して信号を送信する送信回路、及び、前記第1及び第2電極パッドを介して信号を受信する受信回路のうち、少なくとも何れかと、を有し、
    前記半導体パッケージは、
    リードフレームを用いて形成されたアンテナと、
    前記アンテナと前記第1電極パッドとを接続する第1ワイヤと、
    前記アンテナと前記第2電極パッドとを接続する第2ワイヤと、を有し、
    前記半導体チップは、前記半導体パッケージの対向する2対の辺の中点同士を結んだ線分で区分される当該半導体パッケージ内の4つの領域のうち一つの領域内に配置され、
    前記半導体チップの重心は、前記アンテナ及び前記第1ワイヤが接続される第1接続点と前記アンテナ及び前記第2ワイヤが接続される第2接続点とを直線で結ぶ線分と、前記アンテナに沿って前記第1接続点及び前記第2接続点を結ぶ線と、によってなる閉曲線の外側に配置され、
    前記アンテナは、前記半導体パッケージの4角のうち前記半導体チップに最も近い角とそれに対向する角とを結ぶ対角線を対称軸にして対称になるように形成される、半導体装置。
JP2012021773A 2012-02-03 2012-02-03 半導体装置 Expired - Fee Related JP5734217B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012021773A JP5734217B2 (ja) 2012-02-03 2012-02-03 半導体装置
EP13150700.6A EP2624295A2 (en) 2012-02-03 2013-01-09 Semiconductor device and communication system including the same
US13/739,065 US8897832B2 (en) 2012-02-03 2013-01-11 Semiconductor device and communication system including the same
TW102103199A TWI556358B (zh) 2012-02-03 2013-01-28 半導體裝置及包含其之通訊系統
CN201310041020.9A CN103247591B (zh) 2012-02-03 2013-02-01 半导体器件和包括半导体器件的通信系统
KR1020130011801A KR20130090363A (ko) 2012-02-03 2013-02-01 반도체 장치 및 이를 포함하는 통신 시스템
CN2013200596970U CN203192791U (zh) 2012-02-03 2013-02-01 半导体器件和包括半导体器件的通信系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012021773A JP5734217B2 (ja) 2012-02-03 2012-02-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2013161905A JP2013161905A (ja) 2013-08-19
JP5734217B2 true JP5734217B2 (ja) 2015-06-17

Family

ID=47709829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012021773A Expired - Fee Related JP5734217B2 (ja) 2012-02-03 2012-02-03 半導体装置

Country Status (6)

Country Link
US (1) US8897832B2 (ja)
EP (1) EP2624295A2 (ja)
JP (1) JP5734217B2 (ja)
KR (1) KR20130090363A (ja)
CN (2) CN103247591B (ja)
TW (1) TWI556358B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5734217B2 (ja) * 2012-02-03 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置
JP6129657B2 (ja) * 2013-06-20 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置
US9864464B2 (en) * 2014-10-31 2018-01-09 Semtech Corporation Method and device for reducing radio frequency interference of proximity and touch detection in mobile devices
JP2016100702A (ja) 2014-11-20 2016-05-30 ルネサスエレクトロニクス株式会社 半導体装置及び送受信システム
JP6622649B2 (ja) 2015-12-21 2019-12-18 ホシデン株式会社 非接触通信モジュール
US20180062398A1 (en) * 2016-08-26 2018-03-01 Nucurrent, Inc. Wireless Connector Transmitter Module Circuit
CN110137158B (zh) * 2019-06-04 2024-07-19 广东气派科技有限公司 一种封装模块天线的封装方法及封装结构
TWI749580B (zh) * 2020-06-08 2021-12-11 星河半導體股份有限公司 多通道天線晶片測試系統及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909050A (en) * 1997-09-15 1999-06-01 Microchip Technology Incorporated Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor
JP2000299438A (ja) * 1999-04-15 2000-10-24 Hitachi Ltd 半導体集積回路
JP4018312B2 (ja) * 2000-02-21 2007-12-05 株式会社ルネサステクノロジ 無線通信装置
JP3563672B2 (ja) 2000-06-26 2004-09-08 シャープ株式会社 高周波モジュール及びその製造方法
WO2003094232A1 (en) * 2002-04-30 2003-11-13 Renesas Technology Corp. Semiconductor device and electronic device
JP2006505973A (ja) * 2002-11-07 2006-02-16 フラクタス・ソシエダッド・アノニマ 微小アンテナを含む集積回路パッケージ
JP2005038232A (ja) 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 集積回路装置とそれを用いた非接触型icカード
JP3926323B2 (ja) 2003-12-18 2007-06-06 松下電器産業株式会社 半導体装置および半導体装置の製造方法
JP3877732B2 (ja) 2004-02-26 2007-02-07 松下電器産業株式会社 リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法
JP4743588B2 (ja) 2005-02-08 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP4892253B2 (ja) * 2006-02-28 2012-03-07 ルネサスエレクトロニクス株式会社 電子装置
JP5291381B2 (ja) 2008-05-19 2013-09-18 ルネサスエレクトロニクス株式会社 半導体パッケージ
US8201748B2 (en) * 2009-04-27 2012-06-19 Impinj, Inc. Packaged RFID IC with integrated antenna
TWI506710B (zh) * 2009-09-09 2015-11-01 Renesas Electronics Corp 半導體裝置之製造方法
JP2010166100A (ja) * 2010-05-06 2010-07-29 Panasonic Corp 樹脂封止型半導体装置
JP5706103B2 (ja) * 2010-05-25 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5734217B2 (ja) * 2012-02-03 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN103247591A (zh) 2013-08-14
KR20130090363A (ko) 2013-08-13
US8897832B2 (en) 2014-11-25
JP2013161905A (ja) 2013-08-19
TWI556358B (zh) 2016-11-01
TW201338103A (zh) 2013-09-16
EP2624295A2 (en) 2013-08-07
US20130203361A1 (en) 2013-08-08
CN103247591B (zh) 2017-05-03
CN203192791U (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
JP5734217B2 (ja) 半導体装置
US7939907B2 (en) Semiconductor device including a digital semiconductor element and an analog semiconductor element in a common semiconductor device
US9379450B2 (en) Integrated circuit with electromagnetic communication
US8125059B2 (en) Semiconductor device
TWI606778B (zh) 具有電氣隔離且具有介電傳輸媒介的ehf通訊
KR101776821B1 (ko) 기판 구조들을 이용하는 전자기 신호의 재지향
JP6530893B2 (ja) 結合を低減するためのワイヤボンド壁を有する半導体パッケージ
JP2008010859A (ja) 半導体装置
JP5132054B2 (ja) オンチップ回路パッド構造
US8736074B2 (en) Multi chip semiconductor device
JPWO2011001992A1 (ja) 半導体装置、該装置に用いられる実装基板及び該実装基板の製造方法
JP2009111010A (ja) 半導体装置およびその製造方法
CN1705123B (zh) 一种半导体器件
JP5149493B2 (ja) 高速集積回路用のパッケージング
JP5172925B2 (ja) 無線装置
US7250673B2 (en) Signal isolation in a package substrate
CN114980510A (zh) 用于蓝牙模组电路板的系统
KR20110072278A (ko) 유도결합 통신수단을 구비한 전자소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150414

R150 Certificate of patent or registration of utility model

Ref document number: 5734217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees