[go: up one dir, main page]

JP5732948B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5732948B2
JP5732948B2 JP2011064566A JP2011064566A JP5732948B2 JP 5732948 B2 JP5732948 B2 JP 5732948B2 JP 2011064566 A JP2011064566 A JP 2011064566A JP 2011064566 A JP2011064566 A JP 2011064566A JP 5732948 B2 JP5732948 B2 JP 5732948B2
Authority
JP
Japan
Prior art keywords
conductor
resin
substrate
semiconductor element
resin sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011064566A
Other languages
English (en)
Other versions
JP2012204368A (ja
Inventor
一文 瀬尾
一文 瀬尾
靖典 川岡
靖典 川岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2011064566A priority Critical patent/JP5732948B2/ja
Publication of JP2012204368A publication Critical patent/JP2012204368A/ja
Application granted granted Critical
Publication of JP5732948B2 publication Critical patent/JP5732948B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置製造方法関する。
半導体チップ等の半導体素子を樹脂封止した半導体装置が用いられている。半導体装置において用いられるクロック周波数が高くなるにつれ、EMI(Electro Magnetic Interface)対策が重要になる。半導体素子から外部への電磁波の放射を抑制するため、半導体素子を封止する樹脂内に金属板等の電磁波を遮蔽するためのシールド導体を設けることが知られている。
特開平05−62072号公報 特開平04−74870号公報 特開2001−44305号公報 特開2005−353713号公報 特開平07−321254号公報
しかしながら、樹脂内にシールド導体を設けるためには、シールド導体を設ける工程やシールド導体を樹脂で囲う工程など工程が複雑化する。本半導体装置製造方法は、簡単な製造工程を用い樹脂内にシールドのための導電体を設けることを目的とする。
例えば、基板上に半導体素子を搭載する工程と、前記基板上に、孔を備える導電体と、前記導電体の上に位置する樹脂シート、前記導電体が前記半導体素子に対向するように配置する工程と、前記樹脂シートを加熱して、前記樹脂シートの樹脂が前記基板と前記導電体との間に位置するように前記孔を介して流れ込み、前記樹脂シートを前記基板に貼り付けることにより、前記導電体が前記半導体素子を囲むように、前記半導体素子を前記樹脂を用い封止する工程と、を含むことを特徴とする半導体装置の製造方法を用いる。
本半導体装置製造方法によれば、簡単な製造工程を用い樹脂内にシールドのための導電体を設けることができる。
図1(a)から図1(d)は、実施例1に係る半導体装置の製造方法を示す断面図である。 図2(a)および図2(b)は、実施例2に係る半導体装置の製造工程を示す図である。 図3(a)および図3(b)は、実施例2に用いる樹脂シートを示す図である。 図4は、実施例2に係る半導体装置の製造工程を示す断面図(その1)である。 図5は、実施例2に係る半導体装置の製造工程を示す断面図(その2)である。 図6(a)は、実施例2に係る半導体装置の平面図、図6(b)はA−A断面図である。 図7は、実施例3に係る半導体装置の断面図である。 図8(a)および図8(b)は、実施例4に用いる樹脂シートの断面図である。 図9は、実施例4に係る半導体装置の断面図である。
以下、図面を参照し、実施例について説明する。
図1(a)から図1(d)は、実施例1に係る半導体装置の製造方法を示す断面図である。図1(a)のように、絶縁性の基板10上に、半導体素子20をバンプ22を介しフリップチップ搭載する。半導体素子20間の領域が後に樹脂と基板10とを切断する領域38である。図1(b)のように、片面に樹脂シート50が形成された支持シート52を準備する。基板10に樹脂シート50を貼り付ける前において、樹脂シート50に凹凸が形成された導電体40が設けられている。以下の実施例では、導電体40として、金属線を網の目状としたメッシュ状導電体を例に説明する。導電体40の凸部41は、例えばドーム状の形状である。凸部41が半導体素子20の上に、凹部43が領域38上に配置されるように、樹脂シート50を、基板10上に配置する。
図1(c)のように、樹脂シート50を加熱し基板10と貼り合わせる。このとき。樹脂シート50の樹脂55が軟化し導電体40の網の目の孔を介し半導体素子20側に流れ込む。これにより、半導体素子20は、樹脂55により封止される。導電体40の凸部41は半導体素子20の上に配置される。樹脂55および基板10を切断する領域38上には、導電体40の凹部43が配置される。図1(d)のように、例えばダイシング法を用い、樹脂55および基板10を切断する。以上により、半導体素子20が樹脂55により封止された半導体装置100が完成する。
実施例1によれば、図1(b)および図1(c)のように、基板10上に導電体40を含む樹脂シート50を貼り付けることにより、導電体40が半導体素子20を囲うように、半導体素子20を樹脂55を用い封止する。これにより、図1(d)のように、半導体素子20を封止する樹脂55内に、半導体素子20を覆う導電体40を形成することができる。このように、簡単に、電磁波の遮蔽のための導電体40を形成することができる。また、電磁波の遮蔽のための導電体40が樹脂55内に含まれるため、樹脂55の外側に導電体を設けるのに比べパッケージの体積を削減できる。
また、図1(b)および図1(c)のように、導電体40は、半導体素子20を樹脂55を用い封止する際に、樹脂55および基板10が切断される領域38に導電体40の凹部43が配置されるように、樹脂シート50を貼り付ける。これにより、半導体装置100において、樹脂55の端面における導電体40の位置(例えば高さH1)が半導体素子20上の導電体40の位置(例えば高さH2)より低い。半導体素子20から放射される電磁波は、樹脂55の端面の導電体40の下の部分39から外部に放出される。多くの電磁波は、樹脂55内の導電体40により遮蔽される。よって、導電体40が平面状に樹脂55内に設けられる場合に比べ、導電体40がドーム状に樹脂55内に設けられることにより、導電体40による電磁波の遮蔽効果が大きくなる。なお、樹脂55の端面における導電体40の高さH1は、半導体素子20から放射される電磁波を遮断する程度であることが好ましい。さらに、導電体40は基板10に接していることが好ましい。
樹脂55の端面における導電体40の位置が半導体素子20上の導電体40の位置より低いのは、4つの樹脂55の端面のうち少なくとも一部でもよいが、全ての端面であることが好ましい。
導電体40は、例えば導電膜であり、膜厚方向に貫通する孔を複数備えてもよい。しかしながら、図1(c)において、導電体40の孔を樹脂55が通過し易くし、かつ導電体40を変形し易くするためには、導電体40は、金属線を用いた網の目状(メッシュ状)の導電体であることが好ましい。また、柔らかく導電性の高い金属線としてCu線を用いることが好ましい。例えば、半導体素子20から放射される電磁波の周波数が2GHzの場合、シールドの効果を高めるため導電体40の孔の大きさ(例えば、網の目の金属線の間隔)は1mm以下であることが好ましい。導電体40の孔の大きさは、半導体素子20から放射される周波数に反比例するように設定することができる。なお、導電体40は、外部からの電磁波が半導体素子20に影響するEMS(Electro Magnetic Susceptibility)を抑制する機能もある。
半導体装置の小型化のため、半導体素子20は、基板10にフリップチップ法を用い搭載されることが好ましいが、フェースアップ法を用い搭載されていてもよい。
実施例2は、半導体素子と受動部品とを封止する半導体装置の例である。図2(a)および図2(b)は、実施例2に係る半導体装置の製造工程を示す図である。図2(a)は平面図、図2(b)は、A−A断面図である。図2(a)および図2(b)においては、4個の半導体装置を製造する工程を示しているが、1つの基板から4個以外の複数の半導体装置を製造してもよい。図2(a)および図2(b)を参照し、基板10は、例えばガラスエポキシ等の絶縁体により形成されている。基板10の膜厚は、例えば0.3mmである。基板10の下面には、例えばCu等の金属膜12が形成されている。半田ボール用のパッドおよび配線は金属膜12により形成されている。また、基板10の下面には、半田による配線等の短絡を抑制するためのソルダーレジスト16が形成されている。
基板10の上面には、例えばCu等の金属膜14が形成されている。バンプ22用のパッド、受動部品30を実装するパッド、および配線等は金属膜14により形成されている。基板10の上面には、半田による配線等の短絡を抑制するためのソルダーレジスト18が形成されている。ソルダーレジスト16および18は、例えばエポキシ樹脂等の樹脂から形成されている。
基板10の上面のパッドには、半田またはAu等のバンプ22を介し半導体素子20がフリップチップ実装されている。半導体素子20と基板10との間には、異物の混入等を抑制するためのアンダーフィル材24が設けられている。アンダーフィル材24は、例えばエポキシ樹脂等の樹脂から形成されている。半導体素子20は、例えばシリコン基板に形成されている。半導体素子20の下面には、メモリ回路、ロジック回路またはメモリ回路とロジック回路との混成回路等の電子回路が形成されている。半導体素子20の厚さは例えば100μmである。
基板10内には基板10を上下に貫通し金属が埋め込まれたバイアホール15が形成されている。バイアホール15により、基板10の上面の金属膜14と下面の金属膜12とが電気的に接続される。基板10上のパッドには、受動部品30が半田ペースト32等のロウ材を介し実装されている。半田ペースト32はエポキシ樹脂等の絶縁体にて補強されている。例えば、エポキシ樹脂が半田ペースト32を覆っている。受動部品30の高さは例えば200μmである。受動部品30としては、例えば、チップ抵抗、チップコンデンサまたはチップインダクタを用いることができる。
基板10の上面の金属膜14上にはCu等の金属から形成される導電性のポスト34が形成されている。ポスト34の高さは、例えば300μmである。ポスト34は、金属膜14、バイアホール15および金属膜12を介し、後に設けられる接地用の半田ボールと電気的に接続される。
図3(a)および図3(b)は、実施例2に用いる樹脂シートを示す図である。図3(a)は平面図、図3(b)は断面図である。図3(a)において、樹脂シートは図示を省略している。図3(a)のように、支持シート52の片面上に樹脂シート50が形成されている。樹脂シート50の膜厚は、例えば0.5mmから1.5mm程度である。樹脂シート50の膜厚は、後にポスト34等が封止できる厚さであることが好ましい。導電体40は、樹脂シート50に一部が埋め込まれている。導電体40には凹凸が形成されている。凸部41(図3(b)では凹状の部分)はお碗状の形状をしている。凸部41は、図3(a)のように、4箇所に設けられている。凹部43(図3(b)では凸状の部分)は、図3(a)のように格子状に形成されている。導電体40としては、例えば25μmφのCu線を網の目状とした膜である。図1(b)においては、導電体40は、一部が樹脂シート50内に埋め込まれているが、全部が埋め込まれていてもよい。また、導電体40は、樹脂シート50に埋め込まれておらず、樹脂シート50の表面に接していてもよい。
支持シート52の材料としては、例えばPET(polyethylene terephthalate)を用いることができる。支持シート52は、樹脂シート50を基板10に貼り付ける際の温度で溶融しないことが好ましく、柔軟性があることが好ましい。樹脂以外にも、金属等を用いることもできる。樹脂シート50は、例えば熱硬化型エポキシ樹脂等の樹脂から形成されている。
図4は、実施例2に係る半導体装置の製造工程を示す断面図である。基板10をローラ用シート62上に配置する。導電体40を含む樹脂シート50を基板10上に配置する。樹脂シート50を、例えば175℃に加熱し、2つのローラ60を回転させることにより加圧しながら、樹脂シート50を基板10に端から順次貼り付けていく。このとき、導電体40の凹部43が領域38と重なるように樹脂シート50を基板10に貼り付ける。このように、樹脂シート50をローララミネート法を用い基板10に貼り付ける。ポスト34の先端領域70が導電体40に当り、ポスト34により、導電体40が支持されるため、導電体40の凹凸の形状を保ちつつ、樹脂55が導電体40の孔を通過し半導体素子20および受動部品30を囲う。樹脂55が硬化することにより、半導体素子20および受動部品30樹脂封止される。
ローララミネート法を用いる代わりに、支持シート52を金属等の硬い材質とし、加熱した樹脂シート50に平面状に圧力を加え、樹脂シート50を基板10に貼り付けてもよい。
図5は、実施例2に係る半導体装置の製造工程を示す断面図である。図5のように、支持シート52を除去する。導電体40は、図3(b)の形状をほぼ維持し、基板10の領域38上に導電体40の凹部43が位置している。ポスト34の先端領域70において、導電体40とポスト34とが電気的に接続している。領域72において、半田ペースト32が導電体40と接触しているが、半田ペースト32はエポキシ樹脂にて補強されているため、導電体40と受動部品30とが電気的に短絡することはない。領域38を、一点鎖線のように、例えばダイシング法を用い切断する。
図6(a)は、実施例2に係る半導体装置の平面図、図6(b)はA−A断面図である。図6(a)において、樹脂55および導電体40は図示を省略している。半導体装置100は、例えば10mm×10mmの大きさである。図6(b)のように、切断した基板10の下面に半田ボール45を形成する。半田ボール45は、金属膜12により形成されたパッドに形成される。これにより、半導体素子20と半田ボール45とは、バンプ22、金属膜14、バイアホール15および金属膜12を介し電気的に接続される。図6(b)においては、半田ボール45を模式的に図示しており、ソルダーレジスト16の開口を介した半田ボール45と金属膜12との接続は図示を省略している。なお、半田ボール45は、樹脂55および基板10を切断する前に形成してもよい。
実施例2によれば、樹脂55が半導体素子20と受動部品30とを封止する半導体装置を製造することができる。なお、樹脂55に封止される部品は、複数の積層された半導体素子、複数の平面方向に実装された半導体素子等を含んでもよい。
また、図4のように、樹脂シート50を、基板10にローラを用い加圧することにより貼り付ける。これにより、簡単に、半導体素子20および受動部品30を樹脂封止することができる。
さらに、図3(b)のように、導電体40は、複数の半導体装置となるべき領域を覆い、図5のように、樹脂55、導電体40および基板10を切断する。これにより、樹脂55の全面に導電体を形成することができる。
さらに、図5のように、半導体素子20を樹脂55を用い封止する際に、導電体40を基板10上に形成され接地された接地体に電気的に接触させることが好ましい。これにより、導電体40を接地することができ、電磁波の遮蔽効果を高めることができる。接地体として、導電性のポスト34を用いることができる。ポスト34の高さを基板10に実装された他の部品(例えば、半導体素子20および受動部品30)より高くする。これにより、ポスト34を確実に導電体40に接触させることができる。また、他の部品と導電体40との接触を抑制することができる。ポスト34の断面は、導電体40の孔より大きいことが好ましい。これにより、ポスト34と導電体40とをより確実に電気的に接続させることができる。
実施例3は、接地体が半導体素子の例である。図7は、実施例3に係る半導体装置の断面図である。図7のように、図6(b)に比べ、ポスト34が設けられていない。また、半導体素子20が厚い(例えば200μm)。半導体素子20の裏面(図7においては上面)には、金属膜29が形成されている。半導体素子20を上下に貫通し金属が埋め込まれたバイアホール28が形成されている。バイアホール28は、例えばTSV(Though Silicon Via)である。半導体素子20の表面(図7においては下面)には、金属膜26が形成されている。金属膜26はバンプ22が形成されるパッドである。金属膜29は、バイアホール28、金属膜26、バンプ22、金属膜14、バイアホール15および金属膜12を介し接地用の半田ボール45に電気的に接続されている。これにより、金属膜29は、接地される。
実施例3においては、半導体素子20が厚く、ポスト34が形成されていないため、金属膜26と導電体40とが電気的に接触する。これにより、導電体40を接地することができる。
実施例3によれば、接地体として、半導体素子20の上面を用いる。これにより、導電体40が接地され遮蔽効果が高まる。また、ポスト34を形成しなくともよいため、半導体装置100を小型化することができる。さらに、導電体40を介し半導体素子20において発生する熱を放熱できるため熱抵抗を下げることができる。
なお、金属膜29は、ボンディングワイヤを用い金属膜14と電気的に接続することにより接地することもできる。また、金属膜29は、他の導電性材料を用い接地することもできる。
実施例4は、導電体40が平面状の例である。図8(a)および図8(b)は、実施例4に用いる樹脂シートの断面図である。図8(a)のように、実施例4では、樹脂シート50内に平面状の導電体40が埋め込まれている。樹脂シート50は、複数の薄い樹脂シートを張り合わせて作製する。よって、樹脂シート50の作製の際に、樹脂シート50内に平面状の導電体40を埋め込むのは容易である。図8(b)のように、実施例4の別の例においては、樹脂シート50の最上面に導電体40が配置されている。
図9は、実施例4に係る半導体装置の断面図であり、図8(a)または図8(b)の樹脂シート50を用い作製した半導体装置の断面図である。図9のように、導電体40は、領域70、72および74のように、ポスト34、半田ペースト32または半導体素子20に接触し変形する。結果的に、導電体40は、半導体素子20等を囲う形状となる。
実施例4の図8(a)のように、基板10に樹脂シート50を貼り付ける前において、導電体40は、樹脂シート50に含まれ、かつ平坦であってもよい。また、図8(b)のように、基板10に樹脂シート50を貼り付ける前において、導電体40は、樹脂シート50の基板10側の表面(図8(b)においては、上面)に設けられていてもよい。このように、導電体40が平坦なため、導電体40を含む樹脂シート50を簡単に作製することができる。
なお、ポスト34等と導電体40との電気的接触をより確実に行なうためには、図8(b)のように、樹脂シート50の表面に導電体40が露出していることが好ましい。これにより、樹脂シート50を基板10に貼り合わせる際に、最初に、導電体40とポスト34等が接触するため、導電体40とポスト34等とを確実に電気的に接触させることができる。
実施例4のように、平坦な導電体40を用いる場合、導電体40をポスト34、受動部品30および半導体素子20等により変形させる。このため、導電体40は、比較的変形容易であることが好ましい。また、導電体40を変形させるため、ローラを用い樹脂シート50を基板10に貼り付けることが好ましい。一方。実施例2のように、凹凸状の導電体40を用いる場合、導電体40はあまり変形しなくてもよい。このため、導電体40は、比較的変形し難くてもよい。また、平面的に樹脂シート50を基板10に貼り付けることもできる。
導電体40は平坦な状態で半導体素子20を囲んでもよい。これにより、少なくとも半導体素子20の上方への電磁波の放射を遮蔽することができる。このように、導電体40は半導体装置20の少なくとも一部(例えば上面)を囲めばよい。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
実施例1〜4を含む実施形態に関し、さらに以下の付記を開示する。
付記1:基板上に半導体素子を搭載する工程と、前記基板上に、孔を備える導電体を含む樹脂シートを貼り付けることにより、前記導電体が前記半導体素子を囲むように、前記半導体素子を樹脂を用い封止する工程と、を含むことを特徴とする半導体装置の製造方法。
付記2:前記樹脂および前記基板を切断する工程を含み、前記基板に前記樹脂シートを貼り付ける前において、前記導電体には凹凸が形成されており、前記半導体素子を前記樹脂を用い封止する工程は、前記樹脂および前記基板が切断される領域に前記導電体の凹部が配置されるように、前記樹脂シートを貼り付ける工程を含むことを特徴とする付記1記載の半導体装置の製造方法。
付記3:前記半導体素子を前記樹脂を用い封止する工程は、前記樹脂シートを、前記基板にローラを用い加圧する工程を含むことを特徴とする請求項1または2記載の半導体装置の製造方法。
付記4:前記半導体素子を前記樹脂を用い封止する工程は、前記基板上に形成され接地された接地体に、前記導電体を、電気的に接触させる工程を含むことを特徴とする付記1から3のいずれか一項に記載の半導体装置の製造方法。
付記5:前記導電体は、金属線が網の目状に形成されていることを特徴とする付記1から4のいずれか一項記載の半導体装置の製造方法。
付記6:前記接地体は、前記半導体素子の上面であることを特徴とする付記4記載の半導体装置の製造方法。
付記7:前記接地体は、前記基板上に形成された金属ポストであることを特徴とする付記4記載の半導体装置の製造方法。
付記8:前記基板に前記樹脂シートを貼り付ける前において、前記導電体は、前記樹脂シートに含まれ、かつ平坦であることを特徴とする付記1記載の半導体装置の製造方法。
付記9:前記基板に前記樹脂シートを貼り付ける前において、前記導電体は、前記樹脂シートの前記基板側の表面に設けられていることを特徴とする付記1記載の半導体装置の製造方法。
付記10:基板と、前記基板上に搭載された半導体素子と、前記基板上に設けられ前記半導体素子を封止する樹脂と、前記樹脂に含まれ、前記半導体素子を囲み、前記樹脂の端面での位置が前記半導体素子上の位置より低く、孔を備える導電体と、を具備することを特徴とする半導体装置。
10 基板
20 半導体素子
29 金属膜
30 受動部品
34 ポスト
40 導電体
41 凸部
43 凹部
50 樹脂シート
55 樹脂
60 ローラ

Claims (5)

  1. 基板上に半導体素子を搭載する工程と、
    前記基板上に、孔を備える導電体と、前記導電体の上に位置する樹脂シート、前記導電体が前記半導体素子に対向するように配置する工程と、
    前記樹脂シートを加熱して、前記樹脂シートの樹脂が前記基板と前記導電体との間に位置するように前記孔を介して流れ込み、前記樹脂シートを前記基板に貼り付けることにより、前記導電体が前記半導体素子を囲むように、前記半導体素子を前記樹脂を用い封止する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記樹脂および前記基板を切断する工程を含み、
    前記基板に前記樹脂シートを貼り付ける前において、前記導電体には凹凸が形成されており、
    前記半導体素子を前記樹脂を用い封止する工程は、前記樹脂および前記基板が切断される領域に前記導電体の凹部が配置されるように、前記樹脂シートを貼り付ける工程を含むことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記半導体素子を前記樹脂を用い封止する工程は、前記樹脂シートを、前記基板にローラを用い加圧する工程を含むことを特徴とする請求項1または2記載の半導体装置の製造方法。
  4. 前記半導体素子を前記樹脂を用い封止する工程は、前記基板上に形成され接地された接地体に、前記導電体を、電気的に接触させる工程を含むことを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
  5. 前記導電体は、金属線が網の目状に形成されていることを特徴とする請求項1から4のいずれか一項記載の半導体装置の製造方法。
JP2011064566A 2011-03-23 2011-03-23 半導体装置の製造方法 Expired - Fee Related JP5732948B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011064566A JP5732948B2 (ja) 2011-03-23 2011-03-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011064566A JP5732948B2 (ja) 2011-03-23 2011-03-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012204368A JP2012204368A (ja) 2012-10-22
JP5732948B2 true JP5732948B2 (ja) 2015-06-10

Family

ID=47185099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011064566A Expired - Fee Related JP5732948B2 (ja) 2011-03-23 2011-03-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5732948B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2024018798A1 (ja) * 2022-07-22 2024-01-25

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190702B2 (ja) * 1990-10-08 2001-07-23 株式会社東芝 半導体装置の製造方法
JP2000223647A (ja) * 1999-02-03 2000-08-11 Murata Mfg Co Ltd 高周波モジュールの製造方法
JP3912324B2 (ja) * 2003-05-15 2007-05-09 エプソントヨコム株式会社 弾性表面波デバイスの製造方法
FR2940588B1 (fr) * 2008-12-19 2011-01-07 St Microelectronics Grenoble Ensemble multicomposant blinde a montage en surface

Also Published As

Publication number Publication date
JP2012204368A (ja) 2012-10-22

Similar Documents

Publication Publication Date Title
CN106449556B (zh) 具有散热结构及电磁干扰屏蔽的半导体封装件
TWI491018B (zh) 半導體封裝件及其製造方法
JP3082905B2 (ja) チップ・オン・ボード遮蔽構造およびその製造方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
KR20080014004A (ko) 인터포저 및 반도체 장치
TW201630084A (zh) 半導體封裝結構及半導體製程
JP2019075578A (ja) 半導体パッケージ及びその製造方法
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
CN103811428A (zh) 用于具有保护环的倒装芯片衬底的方法和装置
CN102306645A (zh) 具有电磁干扰屏蔽膜的半导体封装件及其制造方法
CN103858227A (zh) 晶圆级应用的rf屏蔽部
US9412703B1 (en) Chip package structure having a shielded molding compound
TWI620356B (zh) 封裝結構及其製作方法
CN102969303A (zh) 半导体封装结构及其制造方法
KR101301782B1 (ko) 반도체 패키지 및 그 제조 방법
JP5732948B2 (ja) 半導体装置の製造方法
CN103354228A (zh) 半导体封装件及其制造方法
KR20140079204A (ko) 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조 방법
KR101011888B1 (ko) 반도체 패키지
JP2020088373A (ja) 半導体パッケージ及びその製造方法
JP5150553B2 (ja) 配線基板及びその製造方法
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
JP2009176895A (ja) 半導体装置及びその製造方法
JP2012199283A (ja) 半導体装置
KR101024761B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150330

R150 Certificate of patent or registration of utility model

Ref document number: 5732948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees