JP5714457B2

JP5714457B2 - アナログ−デジタル変換器、受信器、及び無線通信装置

Info

Publication number: JP5714457B2
Application number: JP2011196652A
Authority: JP
Inventors: オリアエイ・オミッド
Original assignee: インテルアイピーコーポレイション
Priority date: 2010-09-10
Filing date: 2011-09-09
Publication date: 2015-05-07
Anticipated expiration: 2031-09-09
Also published as: JP2012060644A; US8711980B2; KR101385955B1; US20120063519A1; KR20120027094A; CN102404014B; EP2429081A1; CN102404014A

Description

この開示は、概して無線通信に関し、より具体的には無線通信装置の受信器に関する。

無線通信システムは、多様な遠隔通信システム、テレビジョン、ラジオ及びその他のメディアシステム、データ通信ネットワーク、並びにその他システムにて、無線送信器と無線受信器とを用いて遠隔地点間で情報を伝達するために使用されている。送信器は、通常はアンテナの助けを借りて、例えばラジオ信号、テレビジョン信号又はその他の遠隔通信信号などの電磁信号を伝える電子装置である。送信器は、無線周波数信号又はその他の信号を受信し、該信号を所定の利得で増幅し、且つ増幅された信号を通信する信号増幅器を含むことが多い。一方、受信器は、やはり通常はアンテナの助けを借りて、無線電磁信号の受信及び処理を行う電子装置である。一例において、送信器及び受信器は、送受信器（トランシーバ）と呼ばれる単一の装置に結合され得る。

受信器は、通常は無線周波数スペクトラムにある受信無線信号を、デジタル回路（例えば、マイクロプロセッサ、デジタル信号プロセッサなど）によって処理されることが可能なデジタル信号に変換するように構成された多数の構成要素を含んでいる。伝統的な受信器の構成要素のうちの選択した一部を図５に示す。図５に示すように、伝統的な受信器２１は、受信した無線周波数（ＲＦ）信号を増幅する低雑音増幅器（ＬＮＡ）３４を含み得る。増幅されたＲＦ信号は、発振器１０によって生成される振動信号に基づいて周波数下方変換（ダウンコンバート）（すなわち、復調）され得る。ダウンコンバートされた信号は、ローパスフィルタ３６によってフィルタリングされ、その出力に低域通過フィルタリングされたアナログ信号が与えられ得る。このアナログ信号は、アナログ−デジタル変換器（ＡＤＣ）２４によってデジタル信号に変換され得る。そして、このデジタル信号が、更なる処理のためにデジタル回路に伝達され得る。

このような伝統的な受信器設計においては、ＡＤＣ２４によって受信されるアナログ信号は電圧の形態をしている。この電圧は通常、ＡＤＣ２４内の抵抗器又はトランスコンダクタを用いて電流に変換される。故に、ローパスフィルタ３６は如何なる信号クリッピングも避けなければならない。ローパスフィルタ３６は、不所望な信号の十分なフィルタリングを提供するとともに、広い周波数範囲で自動利得制御を機能させなければならない。ローパスフィルタ３６はまた、例えば群遅延バラつき及びドループなどの所定の帯域内（in-band）特性の組を満たさなければならない。ローパスフィルタ３６に対するこれらの要求は全て、該フィルタを高コスト、高電力要求、且つ複雑なものにする。

また、アナログ−デジタル変換器は一般的に、ブロッキング仕様を満たさなければならない。ブロッキング仕様は、所望信号以外の或る周波数（例えば、所望信号の周波数から２０ｋＨｚ高い、あるいは低い周波数）の極めて高いパワーの信号に耐える受信器能力を意味し得る。受信器の入力が、所望信号に近接した周波数にあるそのような高パワー不所望信号を受信する場合、該不所望信号によって、受信器が所望信号に対して無感度になることが起こり得る。

さらに、例えば図５に示した受信器などの従来の受信器においては、ＡＤＣ２４に先行する無線周波数・アナログブロックは、直流（ＤＣ）電圧、又はＤＣオフセットとして知られるゆっくり変化する信号を生成する。このような受信器において、ダウンコンバータ２８の後ろのベースバンドブロックは、所望信号を増幅するために大きいＤＣ利得を提供し得る。この大きいＤＣ利得の悪影響はＤＣオフセットの増幅である。これは、ＡＤＣ２４の入力に、ダイナミックレンジを深刻に制限してしまい得る大きいＤＣ電圧を生じさせる。ＤＣオフセット問題に対する従来の解決策は、ＡＤＣ２４の入力でのＤＣオフセットを測定するために、ＡＤＣ２４の出力信号をデジタルフィルタでフィルタリングすることを含む。このデジタルローパスフィルタによって生成されたデジタルコードは、その後、デジタル−アナログ変換器（ＤＡＣ）に与えられる。ＤＡＣ出力は、ＤＣオフセットに概して等しいものであり、ＤＣオフセットを相殺（キャンセル）するためにＡＤＣにフィードバックされる。このＤＣオフセット相殺（DC offset cancellation；ＤＣＯＣ）ループは、システムの複雑さ及びコストを増大させる追加のハードウェア（デジタルフィルタ及びＤＡＣ）を必要とする。また、ＤＣＯＣは、マルチモード受信器の異なる複数の設定にわたって複数回実行され、長い校正時間をもたらし得る。

開示の一部の実施形態により、電流モード入力を有するアナログ−デジタル変換器（ＡＤＣ）を備えた受信器が提供される。

この開示に係る一部の実施形態によれば、受信器は、変調された無線信号を復調して電流モードベースバンド信号を生成するように構成されたダウンコンバータと、該電流モードベースバンド信号をデジタル出力信号に変換するように構成されたアナログ−デジタル変換器（ＡＤＣ）とを含み得る。該ダウンコンバータは介在フィルタ素子なく該ＡＤＣに接続され得る。

開示された実施形態によれば、受信器のダウンコンバータとアナログ−デジタル変換器との間にフィルタリング素子を必要とせずに、受信器のベースバンド信号のフィルタリングが可能になる。そのようなフィルタリング素子の排除は、受信器の電流ドレインや受信器の電力消費を低減し、受信器の物理サイズを小型化し、伝統的なベースバンドフィルタに付随するチューニング及び自動利得制御の複雑さを軽減することができる。

この開示に係る様々な実施形態は、列挙した技術的利点の全て又は一部を含むこともあるし、それらの技術的利点を含まないこともある。また、図面、以下の説明及び特許請求の範囲から、この開示に係るその他の技術的利点が当業者に明らかになる。

本実施形態における無線通信システムを示すブロック図の一例である。本実施形態における送信及び／又は受信要素の構成要素を示すブロック図の一例である。本実施形態におけるアナログ−デジタル変換器を示すブロック図の一例である。本実施形態におけるアナログ−デジタル変換器の回路図の一例を示す図である。技術的に知られた伝統的な受信器の構成要素を示す図である。

図１は、本実施形態における無線通信システム１００のブロック図の一例を示している。簡略化のため、端末１１０及び基地局１２０がそれぞれ２つのみ図２に示されている。端末１１０は、遠隔局、移動局、アクセス端末、ユーザ機器（user equipment；ＵＥ）、無線通信装置、携帯電話、又はその他の用語としても参照される。基地局１２０は固定局であってもよく、アクセスポイント、ノードＢ、又はその他の用語としても参照される。移動式交換局（mobile switching center；ＭＳＣ）１４０が基地局１２０に接続され、基地局の調整及び制御を提供してもよい。

端末１１０は衛星１３０からの信号を受信することができてもよいし、そうでなくてもよい。衛星１３０は、例えば周知のグローバル・ポジショニング・システム（ＧＰＳ）などの衛星測位システムに属し得る。各ＧＰＳ衛星はＧＰＳ信号を送信することができ、ＧＰＳ信号は、地球上のＧＰＳ受信器が当該ＧＰＳ信号の到着時刻を測定することを可能にする情報で符号化され得る。ＧＰＳ受信器の３次元位置を正確に見積もるために、十分な数のＧＰＳ衛星に関する測定が用いられ得る。端末１１０はまた、例えばブルートゥース送信器、ワイヤレス・フィデリティ（Ｗｉ−Ｆｉ）送信器、無線ローカルエリアネットワーク（ＷＬＡＮ）送信器、ＩＥＥＥ８０２．１１送信器、及びその他の好適な送信器などのその他の種類の送信源からの信号を受信することができる。

図１において、各端末１１０は、基地局１２０又は衛星１３０とし得る複数の送信源からの信号を同時に受信するように示されている。本実施形態において、端末１１０は送信源であってもよい。一般に、端末１１０は所与の瞬間に０、１又は複数の送信源からの信号を受信し得る。

システム１００は、符号分割多重アクセス（ＣＤＭＡ）システム、時間分割多重アクセス（ＴＤＭＡ）システム、又はその他の無線通信システムとし得る。ＣＤＭＡシステムは、例えばＩＳ−９５、ＩＳ−２０００（“１ｘ”としても広く知られる）、ＩＳ−８５６（“１ｘＥＶ−ＤＯ”としても広く知られる）及びワイドバンドＣＤＭＡ（Ｗ−ＣＤＭＡ）などの１つ以上のＣＤＭＡ規格を実装し得る。ＴＤＭＡシステムは、例えばグローバル・システム・フォー・モバイル・コミュニケーションズ（ＧＳＭ）などの１つ以上のＴＤＭＡ規格を実装し得る。Ｗ−ＣＤＭＡ規格は３ＧＰＰとして知られるコンソーシアムによって規定され、ＩＳ−２０００規格及びＩＳ−８５６規格は３ＧＰＰ２として知られるコンソーシアムによって規定されている。

図２は、本実施形態における送信及び／又は受信要素（例えば、端末１１０、基地局１２０、又は衛星１３０）２００の構成要素のうちの選択した一部のブロック図の一例を示している。要素２００は送信パス（経路）２０１及び／又は受信パス２２１を含み得る。要素２００の機能に応じて、要素２００は、送信器、受信器又は送受信器と見なされ得る。また、本実施形態において、送信パス２０１が送信器と見なされ、受信パス２２１が受信器と見なされてもよい。

図２に示すように、要素２００はデジタル回路２０２を含み得る。デジタル回路２０２は、受信パス２２１を介して受信したデジタル信号及び情報、及び／又は送信パス２０１を介して送信される信号及び情報を処理するように構成された、如何なるシステム、デバイス又は装置を含んでいてもよい。このようなデジタル回路２０２は、１つ以上のマイクロプロセッサ、デジタル信号プロセッサ及び／又はその他の好適な装置を含み得る。

送信パス２０１はデジタル−アナログ変換器（ＤＡＣ）２０４を含み得る。ＤＡＣ２０３は、デジタル回路２０２からデジタル信号を受信し、該デジタル信号をアナログ信号に変換するように構成され得る。そして、このアナログ信号は、アップコンバータ２０８を含む送信パス２０１の１つ以上のその他の構成要素へと渡され得る。

アップコンバータ２０８は、ＤＡＣ２０４から受信したアナログ信号を、発振器２１０によって提供される振動信号に基づいて、無線周波数の無線通信信号へと周波数上方変換（アップコンバート）するように構成され得る。発振器２１０は、アナログ信号の無線通信信号への変調若しくはアップコンバージョン、又は無線通信信号のアナログ信号への復調若しくはダウンコンバージョンのための特定周波数のアナログ波形を生成するように構成された、如何なる好適なデバイス、システム又は装置であってもよい。一部の実施形態において、発振器２１０はデジタル制御型水晶発振器とし得る。

送信パス２０１は、アップコンバートされた信号を送信のために増幅する可変利得増幅器（variable-gain amplifier；ＶＧＡ）２１４と、ＶＧＡ２１４により増幅された信号を受け取って、関心ある帯域内の信号成分を通し且つ帯域外の雑音及び不所望信号を除去するように構成されたバンドパスフィルタ２１６とを含み得る。帯域通過フィルタリングされた信号は電力増幅器（パワーアンプ）２２０によって受け取られ、そこでアンテナ２１８を介した送信のために増幅される。アンテナ２１８は、この増幅信号を受け取り、該信号を（例えば、端末１１０、基地局１２０及び／又は衛星１３０のうちの１つ以上に）送信し得る。

受信パス２２１は、アンテナ２１８を介して（例えば、端末１１０、基地局１２０及び／又は衛星１３０からの）無線通信信号を受信するように構成されたバンドパスフィルタ２３６を含み得る。バンドパスフィルタ２３６は、関心ある帯域内の信号成分を通し且つ帯域外の雑音及び不所望信号を除去し得る。さらに、受信パス２２１は、バンドパスフィルタ２３６から受信した信号を増幅する低雑音増幅器（ＬＮＡ）２３４を含み得る。

受信パス２２１はまたダウンコンバータ２２８を含み得る。ダウンコンバータ２２８は、アンテナ２１８を介して受信され且つＬＮＡ２３４によって増幅された無線通信信号を、発振器２１０によって提供される振動信号により周波数下方変換する（例えば、ベースバンド信号にダウンコンバートする）ように構成され得る。さらに、ダウンコンバータ２２８は、ダウンコンバートされた信号として、電流モードのアナログ信号を出力するように構成され得る。

受信パス２２１は更に、ダウンコンバータ２２８から電流モードアナログ信号を受け取って該アナログ信号をデジタル信号に変換するように構成されたアナログ−デジタル変換器（ＡＤＣ）２２４を含み得る。そして、このデジタル信号は、処理のためにデジタル回路２０２に渡され得る。ＡＤＣ２２４について、図３及び４を参照して更に詳細に説明する。

図３は、本実施形態におけるアナログ−デジタル変換器２２４のブロック図の一例を示している。図３に示すように、ＡＤＣ２２４は、１つ以上の積分器３０２、１つ以上のデジタル−アナログ変換器（ＤＡＣ）３１０、利得素子３１２及び量子化器３１４を含み得る。

積分器３０２は、その入力で受信した信号を時間に関して積分するように構成された如何なるシステム、デバイス又は装置であってもよい。本実施形態において、積分器３０２は電流モードの出力を有し得る。図３に示すように、複数の積分器３０２がカスケード構成で配置され、その結果、或る積分器３０２からの出力信号は該カスケード構成内の後続の積分器３０２に伝達され得る。図３においてＡＤＣ２２４は３つの積分器３０２を含んでおり、すなわち、図３の実施形態は３次デルタシグマ（ΔΣ）変調器として実現されている。なお、ＡＤＣ２２４は、如何なる好適な次数（ｎ次；ｎは任意の好適な正整数）のデルタシグマ変調器で実現されてもよく、故に、如何なる好適な数の積分器３０２を含んでいてもよい。

量子化器３１４は、アナログ信号（例えば、図３に示した実施形態におけるアナログ電圧信号）を受信し、該アナログ信号をｘビットのデジタル信号（ｘは任意の好適な正整数）に変換するように構成された如何なるシステム、デバイス又は装置であってもよい。このデジタル信号はＡＤＣ２２４によってデジタル回路２０２に出力され得る。

量子化器３１４の出力信号はまた、複数の積分器３０２のうちの１つ以上の入力にフィードバックされ得る。例えば、図３に示すように、量子化器３１４のデジタル出力信号は１つ以上のＤＡＣ３１０に伝達され得る。ＤＡＣ３１０は、量子化器３１４からのデジタル信号を受信し、該デジタル信号をアナログ電流信号に変換するように構成され得る。ＤＡＣ３１０はまた、該電流信号を積分器３０２の入力に伝達するように構成され、該ＤＡＣ３１０の出力電流信号は、その積分器３０２の入力に伝達されるその他の電流信号と足し合わされる。例えば、ＤＡＣ３１０ａの出力電流信号は、ＡＤＣ２２４への入力電流Ｉ_ＢＢと足し合わされて、積分器３０２ａに入力され得る。同様に、ＤＡＣ３１０ｂの出力電流信号は、積分器３０２ａの電流出力と足し合わされて、積分器３０２ｂに入力され得る。また、ＤＡＣ３１０ｃ及び３１０ｄの出力電流信号は、互いに、そして積分器３０２ｂの電流出力と足し合わされて、積分器３０２ｃに入力され得る。

一部の実施形態において、ＡＤＣ２２４の最後の積分器３０２段へのフィードバックを提供するＤＡＣ３１０は、量子化器３１４又はＡＤＣ２２４のその他の構成要素によって導入される遅延に対する遅延補償を提供するように構成されてもよい。従って、そのような実施形態においては、これらのＤＡＣ３１０（例えば、図３のＤＡＣ３１０ｃ及び３１０ｄ）はその出力をその入力から或る特定期間だけ遅延させ得る。これら及びその他の実施形態において、これらのＤＡＣ３１０の個々の遅延は相異なっていてもよい。また、例えば、遅延補償が関心事ではないような実施形態において、唯一のＤＡＣ３１０が最後の積分器３０２段にフィードバックを提供する。積分器３０２の入力へのフィードバックの存在は、ＡＤＣ２２４への入力電流信号に対するフィルタリング効果を生み出す。

動作時、ダウンコンバータ２２８からの電流モードベースバンド信号は、ダウンコンバータ２２８とＡＤＣ２２４との間にフィルタリング素子を介在させることなく、ＡＤＣ２２４の入力に与えられ得る。このベースバンド信号は、ＤＡＣ３１０ａからの電流モードフィードバック信号と足し合わされて積分器３０２ａに入力される。電流−電圧変換は、積分器３０２の出力においてのみ行われる（後述の図４に示す回路図の例にて見て取れる）。このため、入力信号は、積分器３０２によって積分された後でのみ電圧に変換され、その時点において、不所望な帯域外信号（又は“ブロッカー”）は既に大幅に減衰されている。ダウンコンバータ２２８及び積分器３０２ａが電流信号を処理するのに十分な電流でバイアスされる限り、信号クリッピングは起こらない（最大信号振幅が供給電圧によって設定される電圧モード入力のＡＤＣでは起こり得る）。更なる積分器３０２を用いた更なるフィードバックは、入力信号を更にフィルタリングすること、ひいては、不所望な帯域外信号の存在を更に低減することを提供し得る。故に、ＡＤＣ２２４は、飽和させられることなく、また、ダウンコンバータ２２８とＡＤＣ２２４との間に別個のフィルタリング装置を接続する必要なく、大きい帯域外信号に耐えることができ得る。

ＡＤＣ２２４の一部の実施形態において、ＡＤＣ２２４はフィードフォワードパス（経路）を含んでいてもよい。そのようなフィードフォワードパスの利得素子３１２の利得に基づいて、ＡＤＣ２２４の信号伝達関数（signal transfer function；ＳＴＦ）は或る特定の周波数位置（例えば、ブロッカーの周波数位置）に伝達ゼロ（ゼロ点）を含み得る。そのような実施形態において、伝達ゼロは、不所望な帯域外信号に対応する周波数に設定され得る。特定の実施形態において、利得素子３１２の利得（ひいては、フィードフォワードパスの利得）は、伝達ゼロが起こることになる周波数の調整を可能にするよう可変にされ得る。

さらに付け加えると、このＡＤＣ２２４の設計はダウンコンバータ２２８とＡＤＣ２２４との間の増幅段を不要にし得る。結果として、ダウンコンバータ２２８に先行する無線周波数要素によって生成される如何なるＤＣオフセットも、増幅されず、無視できるものとなる。その結果、ＡＤＣ２２４自体が主なＤＣオフセット源となり得る。このＤＣオフセットは好適な技術を用いて最小化され得る。このため、ＡＤＣ２２４はＤＣオフセット補正ループの必要性を排除し、より低い複雑性、より低コスト、より低い電力消費、及び／又は短縮された校正時間をもたらし得る。

図４は、本実施形態におけるＡＤＣ２２４の回路図の一例を示している。図４に示すように、積分器３０２は、演算増幅器（オペアンプ）３０４とキャパシタ３０６とを含むオペアンプ型積分器を有し得る。演算増幅器３０４は、差動入力とシングルエンド出力又は差動出力の何れか（図４においては、シングルエンド出力を示す）とを備え、出力が入力端子間の電圧差の倍数であるような、如何なるシステム、デバイス又は装置であってもよい。キャパシタ３０６は、誘電体によって隔てられた一対の導電体から構成される電子部品とすることができ、導電体間に電位差が存在するときに誘電体内に静電界が生じ、それによりエネルギーが蓄積され、且つ導電体間に機械的な力が生成される。

演算増幅器３０４の正側の入力端子はグランド電位が供給され得る。キャパシタ３０６は、演算増幅器３０４の負側の入力端子と出力端子との間に接続され得る。動作時、積分器３０２は、その入力（例えば、演算増幅器３０４の負側の入力端子）で電流信号を受け取り、その出力に、時間に関する入力電流信号の積分値を表す電圧信号を生成する。

図４に示すように、複数の積分器３０２のうちの所定のものが抵抗３０８を介して接続され得る。抵抗３０８は、オームの法則に従って、それを流れる電流に比例する電圧をその端子間に生成する如何なる電子的要素であってもよい。ＡＤＣ２２４の動作時、一部の抵抗３０８（例えば、抵抗３０８ａ及び３０８ｂ）は、１つの積分器３０２によって出力された電圧を、別の１つの積分器３０２に入力される電流に変換し得る。また、一部の抵抗３０８は、ＡＤＣ２２４の伝達関数に影響を及ぼすように構成され得る。例えば、抵抗３０８ｃは、ＡＤＣ２２４の所望の雑音伝達関数（noise transfer function；ＮＴＦ）を確立するように、積分器３０２ｂの出力と積分器３０２ａの入力との間のフィードバックパス内に接続され得る。抵抗３０８ｃ、抵抗３０８ａの抵抗値、及び／又はキャパシタ３０６ｂを含むＡＤＣ２２４の構成要素群の特性は、大きい帯域外利得がＮＴＦに対して使用される伝統的な手法と比較して、ＮＴＦが小さい帯域外利得を有するように選定され得る。

図４に示すように、ＡＤＣ２２４のフィードフォワードパスの利得素子３１２は、フィードフォワードパスによって生成される信号が積分器３０２ｃの入力に伝達されるその他の電流信号と足し合わされるように初段の積分器３０２ａの出力と最終段の積分器３０２ｃとの間に接続された、プログラム可能なキャパシタ３１６として実装され得る。図４はフィードフォワードパスの構成の一例を示しているが、その他の構成も可能である（例えば、何れかの積分器３０２の出力と、それより後段の何れかの積分器３０２の入力との間にプログラム可能なキャパシタを接続してもよい）。

システム１００には、この開示の範囲内で、変更、付加又は省略が為され得る。システム１００の構成要素群は、一体化されてもよいし、別個にされてもよい。また、システム１００の動作は、より多い、より少ない、あるいはその他の構成要素によって実行されてもよい。本明細書において、“各”は、集合の各メンバー、又は集合の部分集合の各メンバーを意味する。

この開示は幾つかの実施形態を用いて説明されたものであるが、様々な変形及び変更が当業者に示唆され得る。この開示は、添付の請求項の範囲に入る全ての変形及び変更を包含するものである。

以上の説明に関し、更に以下の付記を開示する。

（付記１）
変調された無線信号を復調して、電流モードベースバンド信号を生成するダウンコンバータと、
前記電流モードベースバンド信号をデジタル出力信号に変換するアナログ−デジタル変換器（ＡＤＣ）と、
を有することを特徴とする受信器。

（付記２）
前記ダウンコンバータはフィルタ素子を介さずに前記ＡＤＣに接続されていることを特徴とする付記１に記載の受信器。

（付記３）
前記ＡＤＣは、
複数の積分器であり、
各積分器が、その入力で受信した電流モード信号の和を、該電流モード信号の和の時間積分を表す電圧モード信号に変換するように構成され、
当該複数の積分器は少なくとも、前記電流モードベースバンド信号を入力で受信する初段積分器と、最終段アナログ信号を出力で生成する最終段積分器とを有し、
当該複数の積分器はカスケード構成に配置され、前記最終段積分器以外の前記複数の積分器の各々の出力が後続の積分器の入力に抵抗を介して接続され、該抵抗は第１の電流モード信号を該後続の積分器の入力に伝達する、
複数の積分器と、
前記最終段アナログ信号を前記デジタル出力信号に変換するように構成された量子化器と、
複数のデジタル−アナログ変換器（ＤＡＣ）であり、所定のＤＡＣが、前記複数の積分器のうちの１つに関連付けられ、且つ前記デジタル出力信号を第２の電流モード信号に変換するように構成され、該第２の電流モード信号は、該所定のＤＡＣが関連付けられた積分器の入力に伝達される、複数のＤＡＣと、
を有する、ことを特徴とする付記１に記載の受信器。

（付記４）
前記ＡＤＣは更に、前記デジタル出力信号を第３の電流モード信号に変換する遅延補償用のＤＡＣを有し、該第３の電流モード信号は前記最終段積分器の入力に伝達される、ことを特徴とする付記３に記載の受信器。

（付記５）
前記遅延補償用のＤＡＣは、前記最終段積分器に関連付けられた前記所定のＤＡＣの時間遅延とは異なる時間遅延を有する、ことを特徴とする付記４に記載の受信器。

（付記６）
前記ＡＤＣは更に、前記最終段積分器以外の前記複数の積分器のうちの１つの出力から前記初段積分器の入力へのフィードバックパスを有する、ことを特徴とする付記３に記載の受信器。

（付記７）
前記フィードバックパスは第２の抵抗を有する、ことを特徴とする付記６に記載の受信器。

（付記８）
前記ＡＤＣは更に、前記複数の積分器のうちの第１積分器の出力から前記複数の積分器のうちの第２積分器の入力へのフィードフォワードパスを有する、ことを特徴とする付記３に記載の受信器。

（付記９）
前記第１積分器は前記初段積分器であり、且つ前記第２積分器は前記最終段積分器である、ことを特徴とする付記８に記載の受信器。

（付記１０）
前記フィードフォワードパスは、前記ＡＤＣの信号伝達関数において所望の周波数で伝達ゼロを実現するように選定されたキャパシタンスを有するキャパシタを有する、ことを特徴とする付記８に記載の受信器。

（付記１１）
前記キャパシタンスは調整可能なキャパシタンスである、ことを特徴とする付記１０に記載の受信器。

（付記１２）
電流モードベースバンド信号をデジタル出力信号に変換するアナログ−デジタル変換器（ＡＤＣ）であって、
複数の積分器であり、
各積分器が、その入力で受信した電流モード信号の和を、該電流モード信号の和の時間積分を表す電圧モード信号に変換するように構成され、
当該複数の積分器は少なくとも、前記電流モードベースバンド信号を入力で受信するように構成された初段積分器と、最終段アナログ信号を出力で生成するように構成された最終段積分器とを有し、
当該複数の積分器はカスケード構成に配置され、前記最終段積分器以外の前記複数の積分器の各々の出力が後続の積分器の入力に抵抗を介して結合され、該抵抗は第１の電流モード信号を該後続の積分器の入力に伝達する、
複数の積分器と、
前記最終段アナログ信号を前記デジタル出力信号に変換するように構成された量子化器と、
複数のデジタル−アナログ変換器（ＤＡＣ）であり、所定のＤＡＣが、前記複数の積分器のうちの１つに関連付けられ、且つ前記デジタル出力信号を第２の電流モード信号に変換し、該第２の電流モード信号は、該所定のＤＡＣが関連付けられた積分器の入力に伝達される、複数のＤＡＣと、
を有することを特徴とするＡＤＣ。

（付記１３）
前記デジタル出力信号を第３の電流モード信号に変換する遅延補償用のＤＡＣを更に有し、該第３の電流モード信号は前記最終段積分器の入力に伝達される、ことを特徴とする付記１２に記載のＡＤＣ。

（付記１４）
前記遅延補償用のＤＡＣは、前記最終段積分器に関連付けられた前記所定のＤＡＣの時間遅延とは異なる時間遅延を有する、ことを特徴とする付記１３に記載のＡＤＣ。

（付記１５）
前記最終段積分器以外の前記複数の積分器のうちの１つの出力から前記初段積分器の入力へのフィードバックパスを更に有する、ことを特徴とする付記１２に記載のＡＤＣ。

（付記１６）
前記フィードバックパスは第２の抵抗を有する、ことを特徴とする付記１５に記載のＡＤＣ。

（付記１７）
前記複数の積分器のうちの第１積分器の出力から前記複数の積分器のうちの第２積分器の入力へのフィードフォワードパスを更に有する、ことを特徴とする付記１２に記載のＡＤＣ。

（付記１８）
前記第１積分器は前記初段積分器であり、且つ前記第２積分器は前記最終段積分器である、ことを特徴とする付記１７に記載のＡＤＣ。

（付記１９）
前記フィードフォワードパスは、前記ＡＤＣの信号伝達関数において所望の周波数で伝達ゼロを実現するように選定されたキャパシタンスを有するキャパシタを有する、ことを特徴とする付記１７に記載のＡＤＣ。

（付記２０）
前記キャパシタンスは調整可能なキャパシタンスである、ことを特徴とする付記１９に記載のＡＤＣ。

（付記２１）
第１のデジタル信号を第１の変調無線通信信号に変換し、該第１の変調無線通信信号を送信する送信パスと、
第２の変調無線通信信号を受信し、該第２の変調無線通信信号を第２のデジタル信号に変換する受信パスと、
を有し、
前記受信パスは、
前記第２の変調無線通信信号を復調して、電流モードベースバンド信号を生成するダウンコンバータと、
前記電流モードベースバンド信号を前記第２のデジタル信号に変換するアナログ−デジタル変換器（ＡＤＣ）と、
を有する、
ことを特徴とする無線通信装置。

（付記２２）
前記ダウンコンバータはフィルタ素子を介さずに前記ＡＤＣに接続されていることを特徴とする付記２１に記載の無線通信装置。

（付記２３）
前記ＡＤＣは、
複数の積分器であり、
各積分器が、その入力で受信した電流モード信号の和を、該電流モード信号の和の時間積分を表す電圧モード信号に変換するように構成され、
当該複数の積分器は少なくとも、前記電流モードベースバンド信号を入力で受信するように構成された初段積分器と、最終段アナログ信号を出力で生成するように構成された最終段積分器とを有し、
当該複数の積分器はカスケード構成に配置され、前記最終段積分器以外の前記複数の積分器の各々の出力が後続の積分器の入力に抵抗を介して結合され、該抵抗は第１の電流モード信号を該後続の積分器の入力に伝達する、
複数の積分器と、
前記最終段アナログ信号を前記第２のデジタル信号に変換するように構成された量子化器と、
複数のデジタル−アナログ変換器（ＤＡＣ）であり、各特定のＤＡＣが、前記複数の積分器のうちの１つに関連付けられ、且つ前記第２のデジタル信号を第２の電流モード信号に変換するように構成され、該第２の電流モード信号は、該特定のＤＡＣが関連付けられた積分器の入力に伝達される、複数のＤＡＣと、
を有する、ことを特徴とする付記２１に記載の無線通信装置。

２００送信及び／又は受信要素
２０１送信パス
２０２デジタル回路
２０４デジタル−アナログ変換器（ＤＡＣ）
２０８アップコンバータ
２１０発振器
２１６、２３６バンドパスフィルタ
２１８アンテナ
２２１受信パス
２２４アナログーデジタル変換器（ＡＤＣ）
２２８ダウンコンバータ
３０２積分器
３１０デジタル−アナログ変換器（ＤＡＣ）
３０４演算増幅器
３０６キャパシタ
３０８抵抗
３１２利得素子
３１４量子化器

Claims

変調された無線信号を復調して、電流モードベースバンド信号を生成するダウンコンバータと、
前記電流モードベースバンド信号をデジタル出力信号に変換するアナログ−デジタル変換器（ＡＤＣ）と、
を有し、
前記ＡＤＣは、
複数の積分器であり、
各積分器が、その入力で受信した電流モード信号の和を、該電流モード信号の和の時間積分を表す電圧モード信号に変換するように構成され、
当該複数の積分器は少なくとも、前記電流モードベースバンド信号を入力で受信する初段積分器と、最終段アナログ信号を出力で生成する最終段積分器とを有し、
当該複数の積分器はカスケード構成に配置され、前記最終段積分器以外の前記複数の積分器の各々の出力が後続の積分器の入力に抵抗を介して接続され、該抵抗は第１の電流モード信号を該後続の積分器の入力に伝達する、
複数の積分器と、
前記最終段アナログ信号を前記デジタル出力信号に変換するように構成された量子化器と、
複数のデジタル−アナログ変換器（ＤＡＣ）であり、所定のＤＡＣが、前記複数の積分器のうちの１つに関連付けられ、且つ前記デジタル出力信号を第２の電流モード信号に変換するように構成され、該第２の電流モード信号は、該所定のＤＡＣが関連付けられた積分器の入力に伝達される、複数のＤＡＣと、
前記複数の積分器のうちの第１積分器の出力から前記複数の積分器のうちの第２積分器の入力へのフィードフォワードパスであり、前記第２積分器は、少なくとも１つの積分器を間に置いて前記第１積分器より後方であり、該フィードフォワードパスは、前記ＡＤＣの信号伝達関数において所望の周波数で伝達ゼロを実現するように選定されたキャパシタンスを有するキャパシタを有する、フィードフォワードパスと
を有する、
受信器。
前記ダウンコンバータはフィルタ素子を介さずに前記ＡＤＣに接続されている、請求項１に記載の受信器。
前記ＡＤＣは更に、前記デジタル出力信号を第３の電流モード信号に変換する遅延補償用のＤＡＣを有し、該第３の電流モード信号は前記最終段積分器の入力に伝達される、請求項１又は２に記載の受信器。
前記ＡＤＣは更に、前記最終段積分器以外の前記複数の積分器のうちの１つの出力から前記初段積分器の入力へのフィードバックパスを有する、請求項１乃至３の何れか一項に記載の受信器。
電流モードベースバンド信号をデジタル出力信号に変換するアナログ−デジタル変換器（ＡＤＣ）であって、
複数の積分器であり、
各積分器が、その入力で受信した電流モード信号の和を、該電流モード信号の和の時間積分を表す電圧モード信号に変換するように構成され、
当該複数の積分器は少なくとも、前記電流モードベースバンド信号を入力で受信するように構成された初段積分器と、最終段アナログ信号を出力で生成するように構成された最終段積分器とを有し、
当該複数の積分器はカスケード構成に配置され、前記最終段積分器以外の前記複数の積分器の各々の出力が後続の積分器の入力に抵抗を介して結合され、該抵抗は第１の電流モード信号を該後続の積分器の入力に伝達する、
複数の積分器と、
前記最終段アナログ信号を前記デジタル出力信号に変換するように構成された量子化器と、
複数のデジタル−アナログ変換器（ＤＡＣ）であり、所定のＤＡＣが、前記複数の積分器のうちの１つに関連付けられ、且つ前記デジタル出力信号を第２の電流モード信号に変換し、該第２の電流モード信号は、該所定のＤＡＣが関連付けられた積分器の入力に伝達される、複数のＤＡＣと、
前記複数の積分器のうちの第１積分器の出力から前記複数の積分器のうちの第２積分器の入力へのフィードフォワードパスであり、前記第２積分器は、少なくとも１つの積分器を間に置いて前記第１積分器より後方であり、該フィードフォワードパスは、当該ＡＤＣの信号伝達関数において所望の周波数で伝達ゼロを実現するように選定されたキャパシタンスを有するキャパシタを有する、フィードフォワードパスと、
を有するＡＤＣ。
当該ＡＤＣは更に、前記デジタル出力信号を第３の電流モード信号に変換する遅延補償用のＤＡＣを有し、該第３の電流モード信号は前記最終段積分器の入力に伝達される、請求項５に記載のＡＤＣ。
第１のデジタル信号を第１の変調無線通信信号に変換し、該第１の変調無線通信信号を送信する送信パスと、
第２の変調無線通信信号を受信し、該第２の変調無線通信信号を第２のデジタル信号に変換する受信パスと、
を有し、
前記受信パスは、
前記第２の変調無線通信信号を復調して、電流モードベースバンド信号を生成するダウンコンバータと、
前記電流モードベースバンド信号を前記第２のデジタル信号に変換するアナログ−デジタル変換器（ＡＤＣ）と、
を有し、
前記ＡＤＣは、
複数の積分器であり、
各積分器が、その入力で受信した電流モード信号の和を、該電流モード信号の和の時間積分を表す電圧モード信号に変換するように構成され、
当該複数の積分器は少なくとも、前記電流モードベースバンド信号を入力で受信する初段積分器と、最終段アナログ信号を出力で生成する最終段積分器とを有し、
当該複数の積分器はカスケード構成に配置され、前記最終段積分器以外の前記複数の積分器の各々の出力が後続の積分器の入力に抵抗を介して接続され、該抵抗は第１の電流モード信号を該後続の積分器の入力に伝達する、
複数の積分器と、
前記最終段アナログ信号を前記デジタル出力信号に変換するように構成された量子化器と、
複数のデジタル−アナログ変換器（ＤＡＣ）であり、所定のＤＡＣが、前記複数の積分器のうちの１つに関連付けられ、且つ前記デジタル出力信号を第２の電流モード信号に変換するように構成され、該第２の電流モード信号は、該所定のＤＡＣが関連付けられた積分器の入力に伝達される、複数のＤＡＣと、
前記複数の積分器のうちの第１積分器の出力から前記複数の積分器のうちの第２積分器の入力へのフィードフォワードパスであり、前記第２積分器は、少なくとも１つの積分器を間に置いて前記第１積分器より後方であり、該フィードフォワードパスは、前記ＡＤＣの信号伝達関数において所望の周波数で伝達ゼロを実現するように選定されたキャパシタンスを有するキャパシタを有する、フィードフォワードパスと
を有する、
無線通信装置。