[go: up one dir, main page]

JP5712812B2 - Computer system and method of operating computer system - Google Patents

Computer system and method of operating computer system Download PDF

Info

Publication number
JP5712812B2
JP5712812B2 JP2011138530A JP2011138530A JP5712812B2 JP 5712812 B2 JP5712812 B2 JP 5712812B2 JP 2011138530 A JP2011138530 A JP 2011138530A JP 2011138530 A JP2011138530 A JP 2011138530A JP 5712812 B2 JP5712812 B2 JP 5712812B2
Authority
JP
Japan
Prior art keywords
processor
task
computer system
fan
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011138530A
Other languages
Japanese (ja)
Other versions
JP2013008085A (en
Inventor
淳 谷口
淳 谷口
木村 孝浩
孝浩 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011138530A priority Critical patent/JP5712812B2/en
Publication of JP2013008085A publication Critical patent/JP2013008085A/en
Application granted granted Critical
Publication of JP5712812B2 publication Critical patent/JP5712812B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

本発明は、複数のプロセッサを有するコンピュータシステムに関する。   The present invention relates to a computer system having a plurality of processors.

一般に、サーバ装置等のコンピュータシステムは、プロセッサやメモリが搭載されるパッケージ基板を装置架内に収納して形成されている。この種のコンピュータシステムでは、ファンを用いて装置架内に気流を発生させ、プロセッサ等から発生する熱を外に排出している。例えば、装置架に流れる風量は、温度センサで検出される温度に応じて調整弁を動かすことで調整される(例えば、特許文献1、2参照。)。複数のプロセッサのヒートシンクが気流の方向に並んで配置されるとき、ヒートシンクによる冷却効率の低下を防止するために、ヒートシンクの一部のフィンの間隔は広げられる(例えば、特許文献3参照。)処理周期毎にプロセッサに掛かる負荷を予測し、プロセッサの動作周波数、ファンの回転数等を予測に基づいて制御する手法が提案されている(例えば、特許文献4参照。)。   In general, a computer system such as a server apparatus is formed by housing a package board on which a processor and a memory are mounted in an apparatus rack. In this type of computer system, a fan is used to generate an air flow in the apparatus rack, and heat generated from the processor or the like is discharged to the outside. For example, the amount of air flowing through the device rack is adjusted by moving an adjustment valve in accordance with the temperature detected by the temperature sensor (see, for example, Patent Documents 1 and 2). When heat sinks of a plurality of processors are arranged side by side in the direction of the airflow, in order to prevent a decrease in cooling efficiency due to the heat sink, the interval between the fins of a part of the heat sink is widened (see, for example, Patent Document 3). A method has been proposed in which a load applied to a processor is predicted for each cycle, and the operating frequency of the processor, the number of rotations of a fan, and the like are controlled based on the prediction (for example, see Patent Document 4).

特開2010−86450号公報JP 2010-86450 A 特開平2−254797号公報Japanese Patent Laid-Open No. 2-25497 特開2010−152886号公報JP 2010-152886 A 特開2008−198072号公報JP 2008-198072 A

例えば、複数のプロセッサが搭載されるコンピュータシステムにおいて、プロセッサを確実に冷却するためには、温度センサをプロセッサ毎に配置する必要がある。しかしながら、この場合、冷却機構に必要な部品数が増え、制御が複雑になることで、コンピュータシステムのコストは上昇する。   For example, in a computer system equipped with a plurality of processors, it is necessary to arrange a temperature sensor for each processor in order to reliably cool the processors. However, in this case, the number of parts required for the cooling mechanism increases and the control becomes complicated, thereby increasing the cost of the computer system.

本発明の目的は、1つのプロセッサの発熱量を他のプロセッサの発熱量より常に大きくすることで、コンピュータシステムの冷却機構の設計を簡易にすることである。   An object of the present invention is to simplify the design of a cooling mechanism of a computer system by always making the heat generation amount of one processor larger than the heat generation amount of another processor.

本発明の一形態では、コンピュータシステムは、順次発生する複数のタスクをそれぞれ処理する複数のプロセッサと、タスクの内容を示すタスク情報を順に受け、各タスクを処理するためにプロセッサに掛かる負荷を求める算出部と、連続する所定数のタスクを含むタスクグループ毎に、負荷が相対的に大きいタスクをプロセッサの1つである第1プロセッサに割り当て、負荷が相対的に小さいタスクを残りのプロセッサに割り当てる割り当て部とを有している。   In one embodiment of the present invention, a computer system sequentially receives a plurality of processors that respectively process a plurality of sequentially generated tasks and task information indicating the contents of the tasks, and obtains a load applied to the processor to process each task. For each task group including a calculation unit and a predetermined number of consecutive tasks, a task with a relatively high load is assigned to the first processor, which is one of the processors, and a task with a relatively low load is assigned to the remaining processors. And an assigning unit.

第1プロセッサの発熱量を残りのプロセッサの発熱量より常に大きくでき、コンピュータシステムの冷却機構の設計を簡易にできる。   The heat generation amount of the first processor can always be larger than the heat generation amount of the remaining processors, and the design of the cooling mechanism of the computer system can be simplified.

一実施形態におけるコンピュータシステムの例を示している。1 illustrates an example of a computer system in one embodiment. 別の実施形態におけるコンピュータシステムの例を示している。3 illustrates an example of a computer system in another embodiment. 図2に示した算出部の動作の例を示している。3 shows an example of the operation of the calculation unit shown in FIG. 図2に示した割り当て部の動作の例を示している。3 shows an example of the operation of the allocation unit shown in FIG. 図2に示したコンピュータシステムの動作の例を示している。3 shows an example of the operation of the computer system shown in FIG. 別の実施形態におけるコンピュータシステムの例を示している。3 illustrates an example of a computer system in another embodiment. 図6に示したコンピュータシステムにおける各チップの消費電力の例を示している。7 shows an example of power consumption of each chip in the computer system shown in FIG. 図6に示したファンの制御の例を示している。7 shows an example of fan control shown in FIG. 6. 図6に示したコンピュータシステムのファンの風量の設定例を示している。7 shows an example of setting the fan air volume of the computer system shown in FIG. 6. 別の実施形態におけるコンピュータシステムの例を示している。3 illustrates an example of a computer system in another embodiment. 別の実施形態におけるコンピュータシステムの例を示している。3 illustrates an example of a computer system in another embodiment. 図11に示したサーモアクチュエータの例を示している。The example of the thermoactuator shown in FIG. 11 is shown. 別の実施形態におけるコンピュータシステムの例を示している。3 illustrates an example of a computer system in another embodiment. 図13に示したコンピュータシステムのファンの制御の例を示している。14 illustrates an example of fan control of the computer system illustrated in FIG. 13. 図13に示したコンピュータシステムにおけるプロセッサ、シャッタおよびファンの動作の例を示している。14 illustrates an example of operations of a processor, a shutter, and a fan in the computer system illustrated in FIG.

以下、図面を用いて実施形態を説明する。   Hereinafter, embodiments will be described with reference to the drawings.

図1は、一実施形態におけるコンピュータシステムSYSの例を示している。例えば、コンピュータシステムSYSは、サーバシステムである。コンピュータシステムSYSは、複数のプロセッサCPU(CPU1、CPU2)、算出部CALCおよび割り当て部ASGNを有している。例えば、プロセッサCPU1、CPU2は、互いに同じ機能を有しており、プログラムをそれぞれ実行することでタスクを処理する。プログラムは、各プロセッサCPU1−2内の内蔵メモリに格納され、あるいは、各プロセッサCPU1−2にアクセスされる外部メモリに格納される。   FIG. 1 shows an example of a computer system SYS in one embodiment. For example, the computer system SYS is a server system. The computer system SYS has a plurality of processor CPUs (CPU1, CPU2), a calculation unit CALC, and an allocation unit ASGN. For example, the processors CPU1 and CPU2 have the same functions and process tasks by executing programs. The program is stored in a built-in memory in each processor CPU1-2, or is stored in an external memory accessed by each processor CPU1-2.

算出部CALCは、タスクTSK(TSKa1、TSKb1、TSKa2、TSKb2、...)の内容をそれぞれ示すタスク情報TINFを順に受け、タスク情報TINFに基づいて各タスクTSKを処理するプロセッサCPU1−2に掛かる負荷を求める。算出部CALCは、求めた負荷を負荷情報LDとして割り当て部ASGNに出力する。なお、負荷情報LDは、プロセッサCPU1−2に依存しない共通の情報であり、算出部CALCは、各タスクTSKが実施されるプロセッサCPUを認識していない。   The calculation unit CALC sequentially receives task information TINF indicating the contents of the task TSK (TSKa1, TSKb1, TSKa2, TSKb2,...), And is applied to the processor CPU1-2 that processes each task TSK based on the task information TINF. Find the load. The calculation unit CALC outputs the obtained load to the allocation unit ASGN as load information LD. Note that the load information LD is common information that does not depend on the processor CPU1-2, and the calculation unit CALC does not recognize the processor CPU on which each task TSK is performed.

例えば、コンピュータシステムSYSに供給されるタスクTSKは、プロセッサCPU1−2が実行するプログラムで処理するデータや、処理条件(演算の種別、データ量など)を含む。演算の種別は、加算処理や乗算処理、除算処理等である。タスクTSKは、プロセッサCPU1−2が実行するプログラムを含んでいてもよい。タスク情報TINFは、各タスクTSKに含まれてもよく、各タスクTSKとは別に算出部CALCに供給されてもよい。   For example, the task TSK supplied to the computer system SYS includes data to be processed by a program executed by the processor CPU1-2 and processing conditions (calculation type, data amount, etc.). The type of calculation is addition processing, multiplication processing, division processing, or the like. The task TSK may include a program executed by the processor CPU1-2. The task information TINF may be included in each task TSK, and may be supplied to the calculation unit CALC separately from each task TSK.

タスクTSKは、上位のシステムまたはコンピュータシステムSYSに接続されるネットワーク上の他のコンピュータからコンピュータシステムSYSに順に供給される。この実施形態では、連続して供給される2つのタスクTSK(TSKa1、TSKb1、またはTSKa2、TSKb2など)の一方および他方は、プロセッサCPU1−2の一方および他方により処理される。以降の説明では、プロセッサCPU1−2により実施される連続する2つのタスクTSKをタスクグループTSKG(TSKG1、TSKG2)と称する。   The task TSK is sequentially supplied to the computer system SYS from another computer on the network connected to the host system or the computer system SYS. In this embodiment, one and the other of two tasks TSK (TSKa1, TSKb1, or TKa2, TSKb2, etc.) supplied in succession are processed by one and the other of the processors CPU1-2. In the following description, two continuous tasks TSK executed by the processor CPU1-2 are referred to as task groups TSKG (TSKG1, TSKG2).

この例では、各タスクグループTSKGが含むタスクTSKの数は、プロセッサCPU1−2の数と同じである。なお、各タスクグループTSKGが含むタスクTSKの数は、プロセッサCPU1−2の数の倍数(正の数;2、4、6、...)でもよい。例えば、各タスクグループTSKGが4つのタスクTSKを含むとき、タスクグループTSKG内の2つのタスクTSKはプロセッサCPU1により実施され、残りの2つのタスクTSKはプロセッサCPU2により実施される。   In this example, the number of tasks TSK included in each task group TSKG is the same as the number of processors CPU1-2. Note that the number of task TSKs included in each task group TSKG may be a multiple of the number of processor CPUs 1-2 (positive number; 2, 4, 6,...). For example, when each task group TSKG includes four tasks TSK, the two tasks TSK in the task group TSKG are executed by the processor CPU1, and the remaining two tasks TSK are executed by the processor CPU2.

コンピュータシステムSYSが3つのプロセッサCPUを有するとき、各タスクグループTSKGは3の倍数(正の数)のタスクTSKを含む。コンピュータシステムSYSが4つのプロセッサCPUを有するとき、各タスクグループTSKGは4の倍数(正の数)のタスクTSKを含む。各タスクグループTSKGが含むタスクTSKの数がプロセッサCPUの数より多いとき、同じ数のタスクTSKが、プロセッサCPUにより均等に処理される。   When the computer system SYS has three processor CPUs, each task group TSKG includes a task TSK that is a multiple of 3 (positive number). When the computer system SYS has four processor CPUs, each task group TSKG includes a task TSK that is a multiple of 4 (positive number). When the number of tasks TSK included in each task group TSKG is larger than the number of processor CPUs, the same number of tasks TSK are equally processed by the processor CPUs.

割り当て部ASGNは、算出部CALCからの負荷情報LDに基づいて、タスクグループTSKG毎に、負荷が相対的に大きいタスクTSKをプロセッサCPU1に割り当て、負荷が相対的に小さい残りのタスクTSKをプロセッサCPU2に割り当てる。例えば、負荷情報LDが、タスクTSKa1の負荷がタスクTSKb1の負荷より大きいことを示すときに、割り当て部ASGNは、タスクTSKa1をプロセッサCPU1に割り当て、タスクTSKb1をプロセッサCPU2に割り当てる。例えば、負荷は、プロセッサCPU1またはCPU2がタスクTSKを処理するときに必要なクロックサイクル数に対応する。すなわち、タスクTSKの処理に必要なクロックサイクル数が多いほど、負荷は大きい。   Based on the load information LD from the calculation unit CALC, the allocation unit ASGN allocates a task TSK having a relatively large load to the processor CPU1 for each task group TSKG, and assigns the remaining task TSK having a relatively small load to the processor CPU2. Assign to. For example, when the load information LD indicates that the load of the task TKa1 is larger than the load of the task TSKb1, the assignment unit ASGN assigns the task TKa1 to the processor CPU1 and assigns the task TSKb1 to the processor CPU2. For example, the load corresponds to the number of clock cycles required when the processor CPU1 or CPU2 processes the task TSK. That is, the larger the number of clock cycles required for processing the task TSK, the greater the load.

例えば、タスクTSKの割り当ては、タスクTSKで処理するデータや、処理条件(演算の種別、データ量など)を示す情報を、対応するプロセッサCPUに割り当てられているメモリ領域に転送することで実施される。メモリ領域は、内蔵メモリまたは外部メモリに割り当てられる。あるいは、タスクTSKの割り当ては、タスクTSKを処理するために実行されるプログラムを対応するプロセッサCPUの内蔵メモリまたは外部メモリに転送することで実施される。   For example, task TSK allocation is performed by transferring data to be processed by task TSK and information indicating processing conditions (calculation type, data amount, etc.) to a memory area allocated to the corresponding processor CPU. The The memory area is allocated to the built-in memory or the external memory. Alternatively, the task TSK is assigned by transferring a program executed for processing the task TSK to a built-in memory or an external memory of the corresponding processor CPU.

例えば、算出部CALCおよび割り当て部ASGNは、システムSYS内に搭載されるプロセッサがプログラムを実行することにより実現される。なお、算出部CALCおよび割り当て部ASGNは、ハードウエアにより実現されてもよい。   For example, the calculation unit CALC and the allocation unit ASGN are realized by a processor mounted in the system SYS executing a program. Note that the calculation unit CALC and the allocation unit ASGN may be realized by hardware.

プロセッサCPU1−2は、割り当て部ASGNにより割り当てられたタスクTSK(例えば、TSKa1とTSKb1)を処理するためにプログラムをそれぞれ実行する。タスクTSKa1、TSKb1は、互いに重複して実施される。割り当て部ASGNにより、負荷の大きいタスクTSKをプロセッサCPU1に常に処理させることで、プロセッサCPU1の発熱量は、プロセッサCPU2の発熱量より常に大きくなる。このため、コンピュータシステムSYSの冷却機構は、プロセッサCPU1を考慮して設計されればよく、冷却機構の設計を簡易にできる。例えば、プロセッサCPU1の温度を監視するために、吸気温度センサおよび排気温度センサを配置するだけでよく、プロセッサCPU2の温度の監視は省略できる。また、プロセッサCPU1−2の両方に、同等の冷却機構を設ける必要がないため、冷却機構のコストを下げることができる。   The processor CPU1-2 executes a program to process the task TSK (for example, TKa1 and TSKb1) allocated by the allocation unit ASGN. Tasks TKa1 and TSKb1 are executed overlapping each other. The allocation unit ASGN causes the processor CPU1 to always process a task TSK with a large load, so that the heat generation amount of the processor CPU1 is always larger than the heat generation amount of the processor CPU2. For this reason, the cooling mechanism of the computer system SYS may be designed in consideration of the processor CPU1, and the design of the cooling mechanism can be simplified. For example, in order to monitor the temperature of the processor CPU1, it is only necessary to arrange an intake air temperature sensor and an exhaust gas temperature sensor, and monitoring of the temperature of the processor CPU2 can be omitted. Moreover, since it is not necessary to provide an equivalent cooling mechanism in both processor CPU1-2, the cost of a cooling mechanism can be reduced.

以上、この実施形態では、プロセッサCPU1の発熱量をプロセッサCPU2の発熱量より常に大きくでき、コンピュータシステムSYSの冷却機構の設計を簡易にできる。   As described above, in this embodiment, the heat generation amount of the processor CPU1 can always be larger than the heat generation amount of the processor CPU2, and the design of the cooling mechanism of the computer system SYS can be simplified.

図2は、別の実施形態におけるコンピュータシステムSYSの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、コンピュータシステムSYSは、サーバシステムである。コンピュータシステムSYSは、複数のプロセッサCPU(CPU1、CPU2)、メモリMEM(MEM1、MEM2)および制御部CNTを有している。   FIG. 2 shows an example of a computer system SYS in another embodiment. The same elements as those described in the above-described embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted. For example, the computer system SYS is a server system. The computer system SYS has a plurality of processors CPU (CPU1, CPU2), a memory MEM (MEM1, MEM2), and a control unit CNT.

例えば、プロセッサCPU1−2は、独立した半導体チップであり、図1と同様に、互いに同じ機能を有している。プロセッサCPU1は、クロックCLK1に同期して動作し、メモリMEM1に格納されているプログラムを実行することでタスクを処理する。プロセッサCPU2は、クロックCLK2に同期して動作し、メモリMEM2に格納されているプログラムを実行することでタスクを処理する。   For example, the processor CPU1-2 is an independent semiconductor chip and has the same function as each other as in FIG. The processor CPU1 operates in synchronization with the clock CLK1, and processes a task by executing a program stored in the memory MEM1. The processor CPU2 operates in synchronization with the clock CLK2, and processes a task by executing a program stored in the memory MEM2.

メモリMEM1は、単一の半導体チップであり、プロセッサCPU1が実行するプログラムおよびプロセッサCPU1により処理されるタスクTSK(データや処理条件等)を記憶する。メモリMEM2は、単一のチップであり、プロセッサCPU2が実行するプログラムおよびプロセッサCPU2により処理されるタスクTSK(データや処理条件等)を記憶する。なお、メモリMEM1、MEM2は、プロセッサCPU1、CPU2にそれぞれ内蔵される内蔵メモリでもよい。あるいは、メモリMEM1、MEM2は、1つのメモリチップにより形成されてもよい。あるいは、メモリMEM1、MEM2は、単一の半導体チップに限らず、複数の半導体チップ群であってもよい。   The memory MEM1 is a single semiconductor chip, and stores a program executed by the processor CPU1 and a task TSK (data, processing conditions, etc.) processed by the processor CPU1. The memory MEM2 is a single chip and stores a program executed by the processor CPU2 and a task TSK (data, processing conditions, etc.) processed by the processor CPU2. Note that the memories MEM1 and MEM2 may be built-in memories built in the processors CPU1 and CPU2, respectively. Alternatively, the memories MEM1 and MEM2 may be formed by one memory chip. Alternatively, the memories MEM1 and MEM2 are not limited to a single semiconductor chip, and may be a plurality of semiconductor chip groups.

制御部CNTは、算出部CALC、割り当て部ASGN、クロック制御部CCNT、メモリ制御部MCNTおよびタスク制御部TCNTを有している。例えば、制御部CNTは、プロセッサを含む1つの半導体チップである。算出部CALCおよび割り当て部ASGNは、制御部CNTに含まれるプロセッサがプログラムを実行することにより実現される。なお、算出部CALCおよび割り当て部ASGNは、ハードウエアにより実現されてもよい。   The control unit CNT includes a calculation unit CALC, an allocation unit ASGN, a clock control unit CCNT, a memory control unit MCNT, and a task control unit TCNT. For example, the control unit CNT is one semiconductor chip including a processor. Calculation unit CALC and allocation unit ASGN are realized by a processor included in control unit CNT executing a program. Note that the calculation unit CALC and the allocation unit ASGN may be realized by hardware.

算出部CALCは、図1と同様に、タスク情報TINFに基づいて、各タスクTSKを処理するプロセッサCPU1−2に掛かる負荷を求め、求めた負荷を負荷情報LDとして割り当て部ASGNに出力する。図1と同様に、各タスクTSKは、プロセッサCPU1−2が実行するプログラムで処理するデータや、処理条件(演算の種別やデータ量など)を含んでいる。各タスクTSKは、プログラムを含んでいてもよい。タスクTSKは、上位のシステム等からコンピュータシステムSYSに順に供給される。各タスクグループTSKGに含まれるタスクTSKの数は、プロセッサCPU1−2の数の倍数(正の数)であり、この例では”2”である。コンピュータシステムSYSに設けられるプロセッサCPUの数は、”3”以上でもよい。また、各タスクグループTSKGが含むタスクTSKの数がプロセッサCPUの数より多いとき、同じ数のタスクTSKが、プロセッサCPUにより均等に処理される。   As in FIG. 1, the calculation unit CALC obtains the load applied to the processor CPU1-2 that processes each task TSK based on the task information TINF, and outputs the obtained load to the assignment unit ASGN as the load information LD. As in FIG. 1, each task TSK includes data to be processed by a program executed by the processor CPU1-2 and processing conditions (such as the type of operation and the amount of data). Each task TSK may include a program. The task TSK is sequentially supplied from the upper system or the like to the computer system SYS. The number of tasks TSK included in each task group TSKG is a multiple (positive number) of the number of processors CPU1-2, and is “2” in this example. The number of processor CPUs provided in the computer system SYS may be “3” or more. When the number of tasks TSK included in each task group TSKG is larger than the number of processor CPUs, the same number of tasks TSK are processed equally by the processor CPUs.

割り当て部ASGNは、算出部CALCからの負荷情報LDに基づいて、タスクグループTSKG毎に、負荷が相対的に大きいタスクTSKをプロセッサCPU1に割り当て、負荷が相対的に小さいタスクTSKをプロセッサCPU2に割り当てる。この実施形態では、タスクTSKの割り当ては、CPU1−2に供給するクロックCLK1−2の動作周波数の設定、CPU1−2が使用するメモリMEM1−2のメモリ領域の割り当て、および割り当てられたメモリ領域へのタスクTSK(データや処理条件あるいはプログラム)の転送を含む。   Based on the load information LD from the calculation unit CALC, the allocation unit ASGN allocates a task TSK with a relatively large load to the processor CPU1 and allocates a task TSK with a relatively small load to the processor CPU2 for each task group TSKG. . In this embodiment, the task TSK is allocated by setting the operating frequency of the clock CLK1-2 supplied to the CPU 1-2, the allocation of the memory area of the memory MEM1-2 used by the CPU 1-2, and the allocated memory area. Transfer of task TSK (data, processing conditions or program).

例えば、負荷情報LDが、タスクTSKa1の負荷がタスクTSKb1の負荷より大きいことを示すときに、割り当て部ASGNは、タスクTSKa1をプロセッサCPU1に割り当て、タスクTSKb1をプロセッサCPU2に割り当てるための情報をタスク制御部TCNTに出力する。また、割り当て部ASGNは、クロックCLK1−2の動作周波数の設定するための情報をクロック制御部CCNTに出力し、メモリMEM1−2のメモリ領域の割り当てるための情報をメモリ制御部MCNTに出力する。   For example, when the load information LD indicates that the load of the task TSKa1 is larger than the load of the task TSKb1, the assignment unit ASGN assigns the task TSKa1 to the processor CPU1 and performs task control information for assigning the task TSKb1 to the processor CPU2. To the part TCNT. In addition, the allocation unit ASGN outputs information for setting the operating frequency of the clock CLK1-2 to the clock control unit CCNT, and outputs information for allocation of the memory area of the memory MEM1-2 to the memory control unit MCNT.

タスク制御部TCNTは、割り当て部ASGNからの情報に基づいて、一対のタスクTSK(例えば、TSKa1、TSKb1)をプロセッサCPU1−2にそれぞれ割り当てるために、タスクTSKに対応するデータや処理条件あるいはプログラムをメモリMEM1−2にそれぞれ転送する。例えば、タスク制御部TCNTは、タスクTSKを管理するプロセッサやDMAC(Direct Memory Access Controller)である。   The task control unit TCNT assigns data, processing conditions, or programs corresponding to the task TSK in order to allocate a pair of tasks TSK (for example, TKa1, TSKb1) to the processor CPU1-2 based on information from the allocation unit ASGN. The data is transferred to the memories MEM1-2. For example, the task control unit TCNT is a processor or a DMAC (Direct Memory Access Controller) that manages the task TSK.

クロック制御部CCNTは、例えば、一対のPLL(Phase-locked loop)回路であり、割り当て部ASGNからの情報に基づいて、クロックCLK1−2の周波数を設定する。この際、割り当て部ASGNからの情報により、クロックCLK1の周波数は、クロックCLK2の周波数以上に設定される。   The clock control unit CCNT is, for example, a pair of PLL (Phase-locked loop) circuits, and sets the frequency of the clock CLK1-2 based on information from the allocation unit ASGN. At this time, the frequency of the clock CLK1 is set to be equal to or higher than the frequency of the clock CLK2 based on information from the allocation unit ASGN.

メモリ制御部MCNTは、割り当て部ASGNからの情報に基づいて、プロセッサCPU1−2が使用するメモリMEM1−2のメモリ領域を割り当てる。例えば、メモリ制御部MCNTは、MMU(Memory management Unit)の機能を有している。メモリMEM1−2がDRAM(Dynamic Random Access Memory)のとき、メモリ制御部MCNTは、プロセッサCPU1−2が使用するメモリ領域のリフレッシュ動作を実行し、他のメモリ領域のリフレッシュ動作を禁止する。リフレッシュ動作が実行されるメモリ領域が小さいとき、リフレッシュ動作の実行間隔であるリフレッシュ周期を長くできるため、メモリMEM1−2の消費電力を低減できる。   The memory control unit MCNT allocates a memory area of the memory MEM1-2 used by the processor CPU1-2 based on information from the allocation unit ASGN. For example, the memory control unit MCNT has an MMU (Memory management Unit) function. When the memory MEM1-2 is a DRAM (Dynamic Random Access Memory), the memory control unit MCNT executes a refresh operation of the memory area used by the processor CPU1-2 and prohibits a refresh operation of other memory areas. When the memory area in which the refresh operation is executed is small, the refresh cycle, which is the execution interval of the refresh operation, can be lengthened, so that the power consumption of the memories MEM1-2 can be reduced.

なお、割り当て部ASGNは、クロック制御部CCNT、メモリ制御部MCNTおよびタスク制御部TCNTの少なくもいずれかの機能を含んでいてもよい。また、プロセッサCPU1−2が使用するメモリ領域のサイズが固定のとき、メモリ制御部MCNTは形成されなくてもよい。   The allocation unit ASGN may include at least one of the functions of the clock control unit CCNT, the memory control unit MCNT, and the task control unit TCNT. Further, when the size of the memory area used by the processor CPU1-2 is fixed, the memory control unit MCNT may not be formed.

プロセッサCPU1−2は、割り当て部ASGNにより割り当てられたタスクTSK(例えば、TSKa1とTSKb1)を処理するためにプログラムを、互いに重複してそれぞれ実行する。図1と同様に、プロセッサCPU1の発熱量は、算出部CALCと割り当て部ASGNの動作により、プロセッサCPU2の発熱量より常に大きくなる。例えば、プロセッサCPU1−2の表面には、熱を逃がすためにヒートシンクがそれぞれ取り付けられている。発熱量の大きいプロセッサCPU1用のヒートシンクは、プロセッサCPU2用のヒートシンクより冷却効率が高く設計されている。あるいは、プロセッサCPU1の表面のみに、ヒートシンクが取り付けられている。これにより、コンピュータシステムSYSの冷却機構の設計を簡易にできる。また、プロセッサCPU1−2の両方に、同等の冷却機構を設ける必要がないため、冷却機構のコストを下げることができる。例えば、プロセッサCPU1の温度を監視するために、吸気温度センサおよび排気温度センサを配置するだけでよく、プロセッサCPU2の温度の監視は省略できる。   The processor CPU1-2 executes the programs overlapping each other in order to process the task TSK (for example, TKa1 and TSKb1) allocated by the allocation unit ASGN. As in FIG. 1, the heat generation amount of the processor CPU1 is always larger than the heat generation amount of the processor CPU2 due to the operations of the calculation unit CALC and the allocation unit ASGN. For example, heat sinks are respectively attached to the surface of the processor CPU1-2 in order to release heat. The heat sink for the processor CPU1 that generates a large amount of heat is designed to have a higher cooling efficiency than the heat sink for the processor CPU2. Alternatively, a heat sink is attached only to the surface of the processor CPU1. Thereby, the design of the cooling mechanism of the computer system SYS can be simplified. Moreover, since it is not necessary to provide an equivalent cooling mechanism in both processor CPU1-2, the cost of a cooling mechanism can be reduced. For example, in order to monitor the temperature of the processor CPU1, it is only necessary to arrange an intake air temperature sensor and an exhaust gas temperature sensor, and monitoring of the temperature of the processor CPU2 can be omitted.

図3は、図2に示した算出部CALCの動作の例を示している。算出部CALCは、タスクTSKで処理するデータ等の情報量と、情報量の単位情報当たりの負荷である単位負荷とを、タスク情報TINFとして受ける。ここでは、説明を簡単にするために、情報量および単位負荷を、それぞれ相対的な大きさで示している。算出部CALCは、情報量に単位負荷を乗じてプロセッサCPU1−2に掛かる負荷を示す負荷情報LD(予測負荷)を求める。算出部CALCは、求めた負荷情報LDをタスクグループTSKG毎に割り当て部ASGNに出力する。   FIG. 3 shows an example of the operation of the calculation unit CALC shown in FIG. The calculation unit CALC receives, as task information TINF, an information amount such as data to be processed by the task TSK and a unit load that is a load per unit information of the information amount. Here, in order to simplify the explanation, the information amount and the unit load are shown in relative sizes. The calculation unit CALC obtains load information LD (predicted load) indicating the load applied to the processor CPU1-2 by multiplying the information amount by a unit load. The calculation unit CALC outputs the obtained load information LD to the allocation unit ASGN for each task group TSKG.

図4は、図2に示した割り当て部ASGNの動作の例を示している。割り当て部ASGNは、タスクグループTSKG毎に、負荷情報LDにより示される負荷の大きいタスクTSKをプロセッサCPU1に割り当て、負荷の小さいタスクTSKをプロセッサCPU2に割り当てる。例えば、タスクグループTSKG1において、負荷情報LDが100のタスクTSKa1がプロセッサCPU1に割り当てられ、負荷情報LDが60のタスクTSKb1がプロセッサCPU2に割り当てられる。図4において、実行プロセッサは、タスクTSKを実行するプロセッサCPUを示す。   FIG. 4 shows an example of the operation of the allocation unit ASGN shown in FIG. For each task group TSKG, the allocation unit ASGN allocates a task TSK with a large load indicated by the load information LD to the processor CPU1, and allocates a task TSK with a small load to the processor CPU2. For example, in task group TSKG1, task TSKa1 with load information LD 100 is assigned to processor CPU1, and task TSKb1 with load information LD 60 is assigned to processor CPU2. In FIG. 4, the execution processor indicates a processor CPU that executes a task TSK.

割り当て部ASGNは、負荷情報LDにより示される負荷に応じて、クロックCLK1−2の周波数Fa(Fa1、Fa2、Fa3、...)、Fb(Fb1、Fb2、Fb3,...)をそれぞれ求める。割り当て部ASGNは、求めた周波数Fa、FbをCPU1−2の種別に対応付けて、タスクグループTSKG毎にクロック制御部CCNTに出力する。例えば、周波数Fa、Fbは、各プロセッサCPU1−2の動作周波数として、各プロセッサCPU1−2が所定の処理時間内にタスクTSKを処理可能な値にそれぞれ設定される。各クロックCLK1−2の周波数は、コンピュータシステムSYSの消費電力を最小限にするために、設定可能な周波数のうち、最も低い値に設定される。   Allocation unit ASGN obtains frequencies Fa (Fa1, Fa2, Fa3,...) And Fb (Fb1, Fb2, Fb3,...) Of clock CLK1-2 according to the load indicated by load information LD. . The allocation unit ASGN associates the obtained frequencies Fa and Fb with the type of the CPU 1-2 and outputs the frequency to the clock control unit CCNT for each task group TSKG. For example, the frequencies Fa and Fb are set to values at which each processor CPU1-2 can process the task TSK within a predetermined processing time as the operating frequency of each processor CPU1-2. The frequency of each clock CLK1-2 is set to the lowest value among the settable frequencies in order to minimize the power consumption of the computer system SYS.

一般的に、周波数は、負荷が大きいときに高く設定され、負荷が小さいときに低く設定される。このため、負荷が相対的に大きい処理を実施するプロセッサCPU1用のクロックCLK1の周波数FaまたはFbは、負荷が相対的に小さい処理を実施するプロセッサCPU2用のクロックCLK2の周波数FbまたはFaより高くなる。   Generally, the frequency is set high when the load is large, and is set low when the load is small. For this reason, the frequency Fa or Fb of the clock CLK1 for the processor CPU1 that performs processing with a relatively large load is higher than the frequency Fb or Fa of the clock CLK2 for the processor CPU2 that performs processing with a relatively small load. .

また、割り当て部ASGNは、負荷情報LDにより示される負荷に応じて、プロセッサCPU1−2にそれぞれ割り当てるメモリ領域MAa(MAa1、MAa2、MAa3、...)、MAb(MAb1、MAb2、MAb3、...)を求める。割り当て部ASGNは、求めたメモリ領域MAa、MAbをCPU1−2の種別に対応付けて、タスクグループTSKG毎にメモリ制御部MCNTに出力する。さらに、割り当て部ASGNは、タスクTSKa、TSKbにより処理されるデータや処理条件、あるいはプログラムを、CPU1−2の種別に対応付けて、タスクグループTSKG毎にタスク制御部TCNTに出力する。   Further, the allocation unit ASGN allocates memory areas MAa (MAa1, MAa2, MAa3,...), MAb (MAb1, MAb2, MAb3,...), Which are allocated to the processor CPU1-2 according to the load indicated by the load information LD. .) The allocation unit ASGN associates the obtained memory areas MAa and MAb with the type of the CPU 1-2, and outputs it to the memory control unit MCNT for each task group TSKG. Furthermore, the allocation unit ASGN outputs the data, processing conditions, or program processed by the tasks TSKa and TSKb to the task control unit TCNT for each task group TSKG in association with the type of the CPU 1-2.

図5は、図2に示したコンピュータシステムSYSの動作の例を示している。各プロセッサCPU1−2は、割り当て部ASGNにより求められた周波数FaまたはFbを有するクロックCLK1−2を受け、メモリ領域MAaまたはMAbを使用して、タスクTSKの処理を実施する。クロックCLK1−2の周波数Fa、Fbおよびメモリ領域MAa、MAbは、プロセッサCPU1−2が各タスクグループTSKGの処理を開始する前に、割り当て部ASGNにより求められ、クロック制御部CCNTおよびメモリ制御部MCNTにより設定される。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。   FIG. 5 shows an example of the operation of the computer system SYS shown in FIG. Each processor CPU1-2 receives the clock CLK1-2 having the frequency Fa or Fb obtained by the assignment unit ASGN, and performs the processing of the task TSK using the memory area MAa or MAb. The frequencies Fa and Fb of the clock CLK1-2 and the memory areas MAa and MAb are obtained by the assigning unit ASGN before the processor CPU1-2 starts processing of each task group TSKG, and the clock control unit CCNT and the memory control unit MCNT. Is set by As described above, also in this embodiment, the same effect as that of the above-described embodiment can be obtained.

図6は、別の実施形態におけるコンピュータシステムSYSの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、コンピュータシステムSYSは、サーバシステムである。   FIG. 6 shows an example of a computer system SYS in another embodiment. The same elements as those described in the above-described embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted. For example, the computer system SYS is a server system.

コンピュータシステムSYSは、図2に示したプロセッサCPU1−2、メモリMEM1−2および制御部CNTが搭載されるパッケージ基板PKGBを有している。各プロセッサCPU1−2の表面には、ヒートシンクHSが取り付けられている。パッケージ基板PKGBは、プロセッサCPU1に取り付けられるヒートシンクHSに流れる気流の吸気側および排気側にそれぞれ取り付けられた温度センサTSI、TSEを有している。   The computer system SYS has a package substrate PKGB on which the processor CPU1-2, the memory MEM1-2, and the control unit CNT illustrated in FIG. 2 are mounted. A heat sink HS is attached to the surface of each processor CPU1-2. The package substrate PKGB has temperature sensors TSI and TSE respectively attached to the intake side and the exhaust side of the airflow flowing through the heat sink HS attached to the processor CPU1.

なお、コンピュータシステムSYSに設けられるプロセッサCPUの数は、”3”以上でもよい。また、各タスクグループTSKGが含むタスクTSKの数がプロセッサCPUの数より多いとき、同じ数のタスクTSKが、プロセッサCPUにより均等に処理される。   The number of processor CPUs provided in the computer system SYS may be “3” or more. When the number of tasks TSK included in each task group TSKG is larger than the number of processor CPUs, the same number of tasks TSK are processed equally by the processor CPUs.

パッケージ基板PKGBは、電源ユニットPSU、ハードディスクドライブHDDおよびファンFANとともに筐体CSに収納されている。筐体CSの吸気側(図6の下側)および排気側(図6の上側)には、ファンFANにより発生する気流AFIを筐体CSに導入し、気流AFEを筐体CSから排出するための吸気孔および排気孔がそれぞれ形成されている。電源ユニットPSUは、パッケージ基板PKGBおよびハードディスクドライブHDDに電源を供給する。ハードディスクドライブHDDは、メモリMEM1−2に転送され、プロセッサCPU1−2により実行されるプログラムやデータ等が格納されている。   The package substrate PKGB is housed in the casing CS together with the power supply unit PSU, the hard disk drive HDD, and the fan FAN. In order to introduce the airflow AFI generated by the fan FAN into the casing CS and discharge the airflow AFE from the casing CS on the intake side (lower side in FIG. 6) and the exhaust side (upper side in FIG. 6) of the casing CS. Inlet holes and exhaust holes are respectively formed. The power supply unit PSU supplies power to the package substrate PKGB and the hard disk drive HDD. The hard disk drive HDD stores programs, data, and the like that are transferred to the memory MEM1-2 and executed by the processor CPU1-2.

ファンFANは、温度センサTSEにより検出される温度と、温度センサTSIにより検出される温度との差が相対的に大きいときに回転数(風量)が増加され、温度差が相対的に小さいときに回転数(風量)が減少される。また、ファンFANの回転数(風量)は、プロセッサCPU1の発熱量が大きいほど大きくなる。プロセッサCPU1の発熱量は、プロセッサCPU1の消費電力と比例関係にあり、プロセッサCPU1の負荷が大きいほど大きくなる。   When the difference between the temperature detected by the temperature sensor TSE and the temperature detected by the temperature sensor TSI is relatively large, the fan FAN has an increased number of rotations (air volume) and a relatively small temperature difference. The number of rotations (air volume) is reduced. Further, the rotational speed (air volume) of the fan FAN increases as the heat generation amount of the processor CPU1 increases. The amount of heat generated by the processor CPU1 is proportional to the power consumption of the processor CPU1, and increases as the load on the processor CPU1 increases.

例えば、温度センサTSI、TSEによる温度の検出とプロセッサCPU1の発熱量とに基づくファンFANの回転数の制御は、パッケージ基板PKGB上に搭載される制御回路、あるいは制御部CNTにより実施される。なお、パッケージ基板PKGB上に温度センサTSEのみを搭載し、プロセッサCPU1の排気側で検出される温度に基づいて、ファンFANの回転数を制御してもよい。ファンFANと、制御回路あるいは制御部CNTとは、温度センサTSI、TSEが検知する温度に応じてパッケージ基板PKGB上を流れる気流の量を変更し、温度が高いほど気流の量を増やす冷却部の一例である。   For example, the rotation speed of the fan FAN based on the temperature detection by the temperature sensors TSI and TSE and the amount of heat generated by the processor CPU1 is controlled by a control circuit mounted on the package substrate PKGB or the control unit CNT. Note that only the temperature sensor TSE may be mounted on the package substrate PKGB, and the rotation speed of the fan FAN may be controlled based on the temperature detected on the exhaust side of the processor CPU1. The fan FAN and the control circuit or control unit CNT change the amount of airflow flowing on the package substrate PKGB according to the temperature detected by the temperature sensors TSI and TSE, and the cooling unit increases the amount of airflow as the temperature increases. It is an example.

この実施形態のコンピュータシステムSYSは、図3から図5と同様に動作する。そして、ファンFANの回転数は、プロセッサCPU1の発熱量(消費電力)が大きいときに増加し、プロセッサCPU1の発熱量(消費電力)が小さいときに減少する。この実施形態では、プロセッサCPU1は、負荷の大きいタスクTSKの処理を実施する。このため、プロセッサCPU1の発熱量は、プロセッサCPU2および他の半導体チップの発熱量より大きい。   The computer system SYS of this embodiment operates in the same manner as in FIGS. The rotation speed of the fan FAN increases when the amount of heat generated (power consumption) of the processor CPU1 is large, and decreases when the amount of heat generated (power consumption) of the processor CPU1 is small. In this embodiment, the processor CPU1 performs processing of a task TSK with a large load. For this reason, the heat generation amount of the processor CPU1 is larger than the heat generation amounts of the processor CPU2 and other semiconductor chips.

ファンFANの回転数は、パッケージ基板PKGB上で最も発熱量の大きいプロセッサCPU1の表面温度に基づいて制御される。このため、発熱量が相対的に小さいプロセッサCPU2等の他の半導体チップは、ファンFANにより発生する気流AFI、AFEにより十分に冷却される。したがって、パッケージ基板PKGBに搭載される半導体チップを必要最小限の風量で冷却できる。この結果、コンピュータシステムSYSの信頼性を低下させることなく、冷却系の消費電力を最小限にできる。   The rotational speed of the fan FAN is controlled based on the surface temperature of the processor CPU1 that generates the largest amount of heat on the package substrate PKGB. For this reason, other semiconductor chips such as the processor CPU2 having a relatively small heat generation amount are sufficiently cooled by the airflows AFI and AFE generated by the fan FAN. Therefore, the semiconductor chip mounted on the package substrate PKGB can be cooled with the minimum necessary air volume. As a result, the power consumption of the cooling system can be minimized without degrading the reliability of the computer system SYS.

図7は、図6に示したコンピュータシステムSYSにおける各チップの消費電力Qの例を示している。この実施形態では、プロセッサCPU1の消費電力は、制御部CNTによる負荷の割り当てにより、他のチップに比べて常に大きくなる。さらに、プロセッサCPU1の消費電力は、ファンFANにより限界値Qlimitを超えないように制御される。限界値Qlimitは、プロセッサCPU1において許容されるジャンクション温度の最大値(製品仕様の値)に対応する消費電力Qの値である。ジャンクション温度は、プロセッサCPU1のチップ温度であり、チップをモールドしているパッケージ部材の熱抵抗が分かれば、プロセッサCPU1の周囲温度と消費電力から求めることができる。   FIG. 7 shows an example of the power consumption Q of each chip in the computer system SYS shown in FIG. In this embodiment, the power consumption of the processor CPU1 is always larger than that of other chips due to load assignment by the control unit CNT. Further, the power consumption of the processor CPU1 is controlled by the fan FAN so as not to exceed the limit value Qlimit. The limit value Qlimit is a value of the power consumption Q corresponding to the maximum junction temperature allowed in the processor CPU1 (product specification value). The junction temperature is the chip temperature of the processor CPU1, and can be determined from the ambient temperature of the processor CPU1 and the power consumption if the thermal resistance of the package member molding the chip is known.

図8は、図6に示したコンピュータシステムSYSのファンの制御の例を示している。図9に示す制御は、パッケージ基板PKGB上に搭載される制御回路あるいは制御部CNTにより実施される。   FIG. 8 shows an example of fan control of the computer system SYS shown in FIG. The control shown in FIG. 9 is performed by a control circuit or control unit CNT mounted on the package substrate PKGB.

まず、ステップS10において、算出部CALCにより求められたプロセッサCPU1の負荷に基づいて、プロセッサCPU1の消費電力Qが推定される。または、プロセッサCPU1の消費電力Qは、プリント基板上のDC−DCコンバータから実測できる電力情報などに基づいて推定される。ステップS12において、温度センサTSI、TSEによる温度差ΔTが検出される。そして、ステップS14において、消費電力Qと温度差ΔTに基づいて、ファンFANの風量Vが設定される。ステップS16において、所定の時間が待たれた後、ステップS10からS14が繰り返し実施される。   First, in step S10, the power consumption Q of the processor CPU1 is estimated based on the load of the processor CPU1 obtained by the calculation unit CALC. Alternatively, the power consumption Q of the processor CPU1 is estimated based on power information that can be actually measured from a DC-DC converter on the printed circuit board. In step S12, a temperature difference ΔT between the temperature sensors TSI and TSE is detected. In step S14, the air volume V of the fan FAN is set based on the power consumption Q and the temperature difference ΔT. In step S16, after waiting for a predetermined time, steps S10 to S14 are repeatedly performed.

図9は、図6に示したファンFANの風量の設定例を示している。横軸は、温度センサTSE、TSIにより検出される温度の温度差ΔTを示し、縦軸は、プロセッサCPU1の消費電力(発熱量)Qを示している。図中の10から100までの数値は、ファンFANの風量Vを示している。   FIG. 9 shows a setting example of the air volume of the fan FAN shown in FIG. The horizontal axis indicates the temperature difference ΔT detected by the temperature sensors TSE and TSI, and the vertical axis indicates the power consumption (heat generation amount) Q of the processor CPU1. Numerical values from 10 to 100 in the figure indicate the air volume V of the fan FAN.

例えば、風量Vは、ファンFANの回転数にほぼ比例する。風量Vと回転数との関係は、実測により予め求められる。風量Vは、消費電力Qが大きいほど大きく設定され、温度差ΔTが大きいほど大きく設定される。なお、図7に示したように、消費電力Qは絶えず変化しているため、所定の期間における二乗平均値を用いることが望ましい。図7では、縦軸を「消費電力」としたが、縦軸に「発熱量」をプロットしてもよい。   For example, the air volume V is substantially proportional to the rotational speed of the fan FAN. The relationship between the air volume V and the rotational speed is obtained in advance by actual measurement. The air volume V is set larger as the power consumption Q is larger, and is set larger as the temperature difference ΔT is larger. As shown in FIG. 7, since the power consumption Q is constantly changing, it is desirable to use the root mean square value for a predetermined period. In FIG. 7, the vertical axis is “power consumption”, but “vertical heat generation” may be plotted on the vertical axis.

以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、最も発熱量が大きいプロセッサCPU1の発熱量(温度)に応じて、ファンFANの回転数を制御することで、パッケージ基板PKGBに搭載される半導体チップの信頼性を低下させることなく、冷却系の消費電力を最小限にできる。   As described above, also in this embodiment, the same effect as that of the above-described embodiment can be obtained. Further, by controlling the rotation speed of the fan FAN in accordance with the heat generation amount (temperature) of the processor CPU1 having the largest heat generation amount, the cooling system can be achieved without degrading the reliability of the semiconductor chip mounted on the package substrate PKGB. Power consumption can be minimized.

図10は、別の実施形態におけるコンピュータシステムSYSの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、コンピュータシステムSYSは、サーバシステムである。   FIG. 10 shows an example of a computer system SYS in another embodiment. The same elements as those described in the above-described embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted. For example, the computer system SYS is a server system.

コンピュータシステムSYSは、パッケージ基板PKGBとファンFANとの間に、隔壁PT、シャッタSHTおよびステッピングモータMTRを有している。コンピュータシステムSYSの他の構成は、制御部CNTが、ファンFANの回転数の代わりに、ステッピングモータMTRを制御することを除き、図6と同様である。   The computer system SYS includes a partition PT, a shutter SHT, and a stepping motor MTR between the package substrate PKGB and the fan FAN. Other configurations of the computer system SYS are the same as those in FIG. 6 except that the control unit CNT controls the stepping motor MTR instead of the rotation speed of the fan FAN.

なお、コンピュータシステムSYSに設けられるプロセッサCPUの数は、”3”以上でもよい。また、各タスクグループTSKGが含むタスクTSKの数がプロセッサCPUの数より多いとき、同じ数のタスクTSKが、プロセッサCPUにより均等に処理される。   The number of processor CPUs provided in the computer system SYS may be “3” or more. When the number of tasks TSK included in each task group TSKG is larger than the number of processor CPUs, the same number of tasks TSK are processed equally by the processor CPUs.

隔壁PTは、貫通孔を有している。シャッタSHTは、隔壁PTに沿って移動自在に配置されており、貫通孔を有している。シャッタSHTは、ステッピングモータMTRが駆動されることにより図10の右側または左側に移動する。隔壁PTおよびシャッタSHTにおける斜線部は、板状の部材を示し、白抜き部は、貫通孔を示している。   The partition wall PT has a through hole. The shutter SHT is movably disposed along the partition wall PT and has a through hole. The shutter SHT moves to the right or left side of FIG. 10 when the stepping motor MTR is driven. The hatched portions in the partition wall PT and the shutter SHT indicate plate-like members, and the white portions indicate through holes.

この実施形態では、ファンFANの回転数は、常に一定である。このため、パッケージ基板PKGB上を流れる気流の量である風量は、隔壁PTの貫通孔とシャッタSHTの貫通孔の重なり部分である開口部が大きいほど大きくなる。隔壁PTとシャッタSHTの貫通孔の重なりの程度は、開口率(例えば、10%から100%)で表される。このように、シャッタSHTは、パッケージ基板PKGB上を流れる気流の下流側に、開閉自在に配置されている。なお、図10では、隔壁PTおよびシャッタSHTは、パッケージ基板PKGB上を流れる気流の下流側に配置されているが、気流の上流側に配置されてもよい。   In this embodiment, the rotation speed of the fan FAN is always constant. For this reason, the amount of airflow that is the amount of airflow flowing over the package substrate PKGB increases as the opening that is the overlapping portion of the through hole of the partition wall PT and the through hole of the shutter SHT is larger. The degree of overlap between the partition PT and the through hole of the shutter SHT is expressed by an aperture ratio (for example, 10% to 100%). As described above, the shutter SHT is arranged to be freely opened and closed on the downstream side of the airflow flowing on the package substrate PKGB. In FIG. 10, the partition wall PT and the shutter SHT are disposed on the downstream side of the airflow flowing on the package substrate PKGB, but may be disposed on the upstream side of the airflow.

制御部CNTは、図2に示した機能に加えて、温度センサTSI、TSEにより検出される温度差とプロセッサCPU1の発熱量とに基づいてシャッタSHTの開口率を決定し、ステッピングモータMTRを制御する機能を有している。シャッタSHTの開口率の決定とステッピングモータMTRの制御とは、パッケージ基板PKGB上に搭載される他の制御回路により実施されてもよい。また、パッケージ基板PKGB上に温度センサTSEのみを搭載し、プロセッサCPU1の排気側で検出される温度に基づいて、シャッタSHTの開口率を決定してもよい。シャッタSHTと、ステッピングモータMTRと、制御部CNTあるいは他の制御回路とは、温度センサTSI、TSEが検知する温度に応じてパッケージ基板PKGB上を流れる気流の量を変更し、温度が高いほど気流の量を増やす冷却部の一例である。   In addition to the functions shown in FIG. 2, the control unit CNT determines the aperture ratio of the shutter SHT based on the temperature difference detected by the temperature sensors TSI and TSE and the amount of heat generated by the processor CPU1, and controls the stepping motor MTR. It has a function to do. The determination of the aperture ratio of the shutter SHT and the control of the stepping motor MTR may be performed by another control circuit mounted on the package substrate PKGB. Alternatively, only the temperature sensor TSE may be mounted on the package substrate PKGB, and the aperture ratio of the shutter SHT may be determined based on the temperature detected on the exhaust side of the processor CPU1. The shutter SHT, the stepping motor MTR, the control unit CNT or other control circuit changes the amount of airflow flowing on the package substrate PKGB according to the temperature detected by the temperature sensors TSI and TSE, and the higher the temperature, the more the airflow It is an example of the cooling part which increases the quantity of the.

この実施形態のコンピュータシステムSYSは、図3から図5と同様に動作する。プロセッサCPU1は、負荷の大きいタスクTSKの処理を実施する。このため、プロセッサCPU1の発熱量は、プロセッサCPU2および他の半導体チップの発熱量より大きい。そして、シャッタSHTの開口率は、プロセッサCPU1の発熱量(消費電力)が大きいときに増加し、プロセッサCPU1の発熱量(消費電力)が小さいときに減少する。   The computer system SYS of this embodiment operates in the same manner as in FIGS. The processor CPU1 performs processing of the task TSK with a heavy load. For this reason, the heat generation amount of the processor CPU1 is larger than the heat generation amounts of the processor CPU2 and other semiconductor chips. The aperture ratio of the shutter SHT increases when the heat generation amount (power consumption) of the processor CPU1 is large, and decreases when the heat generation amount (power consumption) of the processor CPU1 is small.

例えば、制御部CNTまたは制御回路によるシャッタSHTの開閉制御は、図8のステップS14をシャッタSHTの開口率の設定に置き換えることで例示される。開口率は、図9に示した風量Vの値を開口率に置き換えることで例示される。なお、パッケージ基板PKGB上に流れる風量は、シャッタSHTの開口率に比例するため、図9の風量Vに基づいてシャッタSHTの開口率を求めてもよい。   For example, the opening / closing control of the shutter SHT by the control unit CNT or the control circuit is exemplified by replacing step S14 in FIG. 8 with the setting of the aperture ratio of the shutter SHT. The aperture ratio is exemplified by replacing the value of the air volume V shown in FIG. 9 with the aperture ratio. Note that since the air volume flowing over the package substrate PKGB is proportional to the aperture ratio of the shutter SHT, the aperture ratio of the shutter SHT may be obtained based on the air volume V of FIG.

なお、プロセッサCPU1の発熱量は、1つのタスクTSKの処理中にほぼ一定に維持される。これは、プロセッサCPU1の動作周波数がタスクTSK毎に設定されるためである。シャッタSHTの開口率は、タスクTSKの開始後、プロセッサCPU1の発熱量が安定するまで変化し、その後は変化しない。したがって、シャッタSHTの動作頻度は、タスクTSKの処理時間が短いほど高くなる。シャッタSHTの信頼性を確保し、安定した風量を得るために、例えば、図5に示した各タスクグループTSKG1−3の処理時間は、10秒以上が好ましい。   Note that the amount of heat generated by the processor CPU1 is maintained substantially constant during processing of one task TSK. This is because the operating frequency of the processor CPU1 is set for each task TSK. The aperture ratio of the shutter SHT changes after the start of the task TSK until the heat generation amount of the processor CPU1 is stabilized, and does not change thereafter. Therefore, the operation frequency of the shutter SHT becomes higher as the processing time of the task TSK is shorter. In order to ensure the reliability of the shutter SHT and obtain a stable air volume, for example, the processing time of each task group TSKG1-3 shown in FIG. 5 is preferably 10 seconds or more.

以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、最も発熱量が大きいプロセッサCPU1の発熱量(温度)に応じて、シャッタSHTの開口率を制御することで、パッケージ基板PKGBに搭載される半導体チップの信頼性を低下させることなく、冷却系の消費電力を最小限にできる。   As described above, also in this embodiment, the same effect as that of the above-described embodiment can be obtained. Further, by controlling the aperture ratio of the shutter SHT in accordance with the heat generation amount (temperature) of the processor CPU1 having the largest heat generation amount, the cooling system can be achieved without reducing the reliability of the semiconductor chip mounted on the package substrate PKGB. Power consumption can be minimized.

図11は、別の実施形態におけるコンピュータシステムSYSの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、コンピュータシステムSYSは、サーバシステムである。   FIG. 11 shows an example of a computer system SYS in another embodiment. The same elements as those described in the above-described embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted. For example, the computer system SYS is a server system.

コンピュータシステムSYSは、図10に示した温度センサTSI、TSEおよびステッピングモータMTRの代わりに、サーモアクチュエータSA、ワイヤWR、プーリーPLおよびスプリングSPRを有している。隔壁PTとシャッタSHTの位置関係は、図10と同様であり、パッケージ基板PKGB上を流れる気流の量は、隔壁PTとシャッタSHTの貫通孔の重なりの程度である開口率に応じて調整される。コンピュータシステムSYSの他の構成は、制御部CNTが、ファンFANの回転数およびステッピングモータMTRを制御しないことを除き、図10と同様である。例えば、ファンFANの回転数は、常に一定でもよい。   The computer system SYS has a thermoactuator SA, a wire WR, a pulley PL, and a spring SPR instead of the temperature sensors TSI and TSE and the stepping motor MTR shown in FIG. The positional relationship between the partition wall PT and the shutter SHT is the same as in FIG. 10, and the amount of airflow flowing on the package substrate PKGB is adjusted according to the aperture ratio that is the degree of overlap between the partition hole PT and the through hole of the shutter SHT. . Other configurations of the computer system SYS are the same as those in FIG. 10 except that the control unit CNT does not control the rotation speed of the fan FAN and the stepping motor MTR. For example, the rotation speed of the fan FAN may always be constant.

なお、コンピュータシステムSYSに設けられるプロセッサCPUの数は、”3”以上でもよい。また、各タスクグループTSKGが含むタスクTSKの数がプロセッサCPUの数より多いとき、同じ数のタスクTSKが、プロセッサCPUにより均等に処理される。   The number of processor CPUs provided in the computer system SYS may be “3” or more. When the number of tasks TSK included in each task group TSKG is larger than the number of processor CPUs, the same number of tasks TSK are processed equally by the processor CPUs.

スプリングSPRは、引き延ばされた状態でシャッタSHTの一端と筐体CSの間に取り付けられており、シャッタSHTをスプリングSPR側に引き寄せるように機能する。サーモアクチュエータSAは、プロセッサCPU1の発熱量が大きいときに、ワイヤWRを押し出す。このとき、スプリングSPRの収縮力により、シャッタSHTは、図の右側に移動し、開口率は大きくなる。すなわち、パッケージ基板PKGB上を流れる風量は大きくなる。一方、サーモアクチュエータSAは、プロセッサCPU1の発熱量が小さいときに、ワイヤWRを引き込む。このとき、シャッタSHTは、スプリングSPRを引き延ばしながら図の左側に移動し、開口率は小さくなる。すなわち、パッケージ基板PKGB上を流れる風量は小さくなる。   The spring SPR is attached between one end of the shutter SHT and the housing CS in an extended state, and functions to pull the shutter SHT toward the spring SPR. The thermoactuator SA pushes out the wire WR when the amount of heat generated by the processor CPU1 is large. At this time, due to the contraction force of the spring SPR, the shutter SHT moves to the right side of the figure, and the aperture ratio increases. That is, the amount of air flowing over the package substrate PKGB is increased. On the other hand, the thermoactuator SA pulls the wire WR when the amount of heat generated by the processor CPU1 is small. At this time, the shutter SHT moves to the left side of the drawing while extending the spring SPR, and the aperture ratio becomes small. That is, the amount of air flowing over the package substrate PKGB is reduced.

図12は、図11に示したサーモアクチュエータSAの例を示している。サーモアクチュエータSAは、伝熱部10および本体部12を有している。伝熱部10は、アルミニウムや銅等により形成され、プロセッサCPU1とヒートシンクHSとの間に挟持される板状部分10aを有している。すなわち、サーモアクチュエータSAは、プロセッサCPU1の表面に接している。   FIG. 12 shows an example of the thermoactuator SA shown in FIG. The thermoactuator SA has a heat transfer section 10 and a main body section 12. The heat transfer unit 10 is formed of aluminum, copper, or the like, and has a plate-like portion 10a that is sandwiched between the processor CPU1 and the heat sink HS. That is, the thermoactuator SA is in contact with the surface of the processor CPU1.

本体部12は、熱検知部12a、ワックスW(樹脂)が収納される収納部12bと、ワックスWに接触するフランジ12cに接続されたピストン12dとを有している。収納部12bには、フランジ12cをワックスW側に押圧するスプリング12eが配置されている。熱検知部12aは、伝熱部10の開口部10bに挿入され、伝熱部10と熱的に接続され、プロセッサCPU1から伝熱部10に伝わる熱が伝えられる。熱検知部12aと開口部10bとは、サーマルグリスを介して接続され、あるいは、はんだにより接続される。   The main body 12 includes a heat detection unit 12a, a storage unit 12b in which wax W (resin) is stored, and a piston 12d connected to a flange 12c that contacts the wax W. A spring 12e that presses the flange 12c toward the wax W is disposed in the storage portion 12b. The heat detection unit 12a is inserted into the opening 10b of the heat transfer unit 10, is thermally connected to the heat transfer unit 10, and heat transmitted from the processor CPU1 to the heat transfer unit 10 is transmitted. The heat detection part 12a and the opening part 10b are connected via thermal grease, or are connected by solder.

収納部12bに収納されているワックスは、熱検知部12aの温度の上昇とともに温度が上昇すると体積が増え、熱検知部12aの温度の下降とともに温度が下降すると体積が減る。ピストン12cは、ワックスの体積の変化に追従して動く。温度変化に対するピストン12cの移動量は、ワックスの種類や、混合物との配合比により決められる。ピストン12cの先端には、ワイヤWRが取り付けられている。   The wax stored in the storage unit 12b increases in volume as the temperature rises as the temperature of the heat detection unit 12a increases, and decreases in volume as the temperature decreases in the heat detection unit 12a. The piston 12c moves following the change in the volume of the wax. The amount of movement of the piston 12c with respect to the temperature change is determined by the type of wax and the mixing ratio with the mixture. A wire WR is attached to the tip of the piston 12c.

ピストン12cは、プロセッサCPU1の発熱量が大きくなり、伝熱部10の温度が上昇してワックスの体積が増えると、本体部12から突出する方向に移動する。これにより、ワイヤWRが押し出されて、シャッタSHTは図11の右側に移動し、シャッタSHTの開口率は大きくなる。一方、ピストン12cは、プロセッサCPU1の発熱量が小さくなり、伝熱部10の温度が下降してワックスの体積が減ると、本体部12に引き込まれる方向に移動する。これにより、ワイヤWRが本体部12側に引き込まれて、シャッタSHTは、図11の左側に移動し、シャッタSHTの開口率は小さくなる。この実施形態では、シャッタSHTの開閉に電力は不要である。ピストン12cは、プロセッサCPU1の温度に応じて移動する可動部の一例である。   When the amount of heat generated by the processor CPU1 increases and the temperature of the heat transfer unit 10 rises and the volume of wax increases, the piston 12c moves in a direction protruding from the main body unit 12. As a result, the wire WR is pushed out, and the shutter SHT moves to the right in FIG. 11, and the aperture ratio of the shutter SHT increases. On the other hand, when the amount of heat generated by the processor CPU1 decreases and the temperature of the heat transfer unit 10 decreases and the volume of wax decreases, the piston 12c moves in the direction in which it is drawn into the main body unit 12. As a result, the wire WR is drawn to the main body 12 side, and the shutter SHT moves to the left side of FIG. 11, and the aperture ratio of the shutter SHT is reduced. In this embodiment, no electric power is required to open and close the shutter SHT. The piston 12c is an example of a movable part that moves according to the temperature of the processor CPU1.

以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、最も発熱量が大きいプロセッサCPU1の発熱量(温度)をサーモアクチュエータSAにより検出し、シャッタSHTの開口率を調整することで、パッケージ基板PKGBに搭載される半導体チップの信頼性を低下させることなく、冷却系の消費電力を最小限にできる。特に、電力を使用することなく、プロセッサCPU1の発熱量に応じて、シャッタSHTを開閉できるため、冷却系の消費電力を削減できる。   As described above, also in this embodiment, the same effect as that of the above-described embodiment can be obtained. Further, the heat generation amount (temperature) of the processor CPU 1 having the largest heat generation amount is detected by the thermoactuator SA and the aperture ratio of the shutter SHT is adjusted, thereby reducing the reliability of the semiconductor chip mounted on the package substrate PKGB. In addition, the power consumption of the cooling system can be minimized. In particular, since the shutter SHT can be opened and closed according to the amount of heat generated by the processor CPU1 without using power, the power consumption of the cooling system can be reduced.

なお、この実施形態では、サーモアクチュエータSAによりシャッタSHTを移動させているが、例えば、図6の温度センサTSI、TSEの代わりにサーモアクチュエータSAを配置し、風量調節レバーを有するファンFANを配置してもよい。そして、ピストンPSまたはワイヤWRにより、ファンFANの風量調節レバーを動かしてもよい。   In this embodiment, the shutter SHT is moved by the thermoactuator SA. However, for example, the thermoactuator SA is arranged instead of the temperature sensors TSI and TSE of FIG. 6, and the fan FAN having an air volume adjusting lever is arranged. May be. Then, the air volume adjustment lever of the fan FAN may be moved by the piston PS or the wire WR.

図13は、別の実施形態におけるコンピュータシステムSYSの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、コンピュータシステムSYSは、サーバシステムである。   FIG. 13 shows an example of a computer system SYS in another embodiment. The same elements as those described in the above-described embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted. For example, the computer system SYS is a server system.

コンピュータシステムSYSは、図11に示したパッケージ基板PKGBが収納される筐体CSが複数積層して収納される装置架RACKを有している。各筐体CSの内部の構造は、ファンFANが内蔵されないことを除き、図11と同じである。すなわち、各パッケージ基板PKGBは、各プロセッサCPU1の消費電力(発熱量)に応じて、シャッタSHTの開口率を調整する。   The computer system SYS has a device rack RACK in which a plurality of casings CS in which the package substrate PKGB shown in FIG. The internal structure of each casing CS is the same as that shown in FIG. 11 except that the fan FAN is not incorporated. That is, each package substrate PKGB adjusts the aperture ratio of the shutter SHT according to the power consumption (heat generation amount) of each processor CPU1.

ファンFANは、装置架RACKにおける筐体CSのシャッタSHT側に形成される排気空間ESの上部に、複数の筐体CSに共通に取り付けられている。排気空間ES内のファンFANに近い位置には、装置架RACK内における排気空間ESの気圧と装置架RACKの外部の気圧との圧力差であるゲージ圧力を検出するための圧力センサPSが取り付けられている。ファン制御回路FCNTは、圧力センサPSにより検出されるゲージ圧力に基づいてファンFANの回転数を制御する。なお、実際のコンピュータシステムSYSでは、ファン制御回路FCNTは、パッケージ基板PKGBとともに装置架RACK内に積層して収納されるメイン制御基板に搭載され、あるいは、パッケージ基板PKGBの1つに搭載される。ファン制御回路FCNTの動作は、図14に示す。   The fan FAN is attached in common to the plurality of casings CS above the exhaust space ES formed on the shutter SHT side of the casing CS in the device rack RACK. A pressure sensor PS for detecting a gauge pressure, which is a pressure difference between the pressure in the exhaust space ES in the device rack RACK and the pressure outside the device rack RACK, is attached at a position near the fan FAN in the exhaust space ES. ing. The fan control circuit FCNT controls the rotation speed of the fan FAN based on the gauge pressure detected by the pressure sensor PS. In the actual computer system SYS, the fan control circuit FCNT is mounted on the main control board stacked and housed in the device rack RACK together with the package board PKGB, or is mounted on one of the package boards PKGB. The operation of the fan control circuit FCNT is shown in FIG.

図14は、図13に示したコンピュータシステムSYSのファンの制御の例を示している。まず、ファン制御回路FCNTは、ステップS20において、圧力センサPSからの情報に基づいてゲージ圧力を検出する。ステップS22、S24において、ファン制御回路FCNTは、ゲージ圧力が示す圧力差を基準値と比較する。圧力差が基準値と等しいとき、処理はステップS20に戻る。圧力差が基準値より小さいとき、処理はステップS26に移行し、圧力差が基準値より大きいとき、処理はステップS28に移行する。   FIG. 14 shows an example of fan control of the computer system SYS shown in FIG. First, the fan control circuit FCNT detects a gauge pressure based on information from the pressure sensor PS in step S20. In steps S22 and S24, the fan control circuit FCNT compares the pressure difference indicated by the gauge pressure with a reference value. When the pressure difference is equal to the reference value, the process returns to step S20. When the pressure difference is smaller than the reference value, the process proceeds to step S26, and when the pressure difference is greater than the reference value, the process proceeds to step S28.

ステップS26において、ファン制御回路FCNTは、ファンFANの回転数を増加し、排気空間ESを流れる風量を上げる。ステップS28において、ファン制御回路FCNTは、ファンFANの回転数を減少し、排気空間ESを流れる風量を下げる。   In step S26, the fan control circuit FCNT increases the rotational speed of the fan FAN and increases the amount of air flowing through the exhaust space ES. In step S28, the fan control circuit FCNT decreases the rotational speed of the fan FAN and decreases the amount of air flowing through the exhaust space ES.

例えば、各パッケージ基板PKGBにおいて、プロセッサCPU1の発熱量(消費電力)が大きくシャッタSHTの開口率が大きいとき、排気空間ESの気圧は装置架RACKの外部の気圧に近くなり、ゲージ圧力は小さくなる。また、各パッケージ基板PKGBにおいて、プロセッサCPU1の発熱量(消費電力)が小さくシャッタSHTの開口率が小さいとき、排気空間ESの気圧は装置架RACKの外部の気圧より低くなり、ゲージ圧力は大きくなる。   For example, in each package substrate PKGB, when the heat generation amount (power consumption) of the processor CPU1 is large and the aperture ratio of the shutter SHT is large, the pressure in the exhaust space ES is close to the pressure outside the device rack RACK, and the gauge pressure is small. . Further, in each package substrate PKGB, when the heat generation amount (power consumption) of the processor CPU1 is small and the aperture ratio of the shutter SHT is small, the pressure in the exhaust space ES becomes lower than the pressure outside the device rack RACK, and the gauge pressure becomes large. .

上述したように、ファン制御回路FCNTは、プロセッサCPU1の発熱量が大きく、ゲージ圧力が基準値より小さいときに、風量を上げるためにファンFANの回転数を増加する。ファンFANの回転数は、風量の増加によりゲージ圧力が基準値になるまで増加される。一方、ファン制御回路FCNTは、プロセッサCPU1の発熱量が小さく、ゲージ圧力が基準値より大きいときに、風量を下げるためにファンFANの回転数を減少する。ファンFANの回転数は、風量の減少によりゲージ圧力が基準値になるまで減少される。図14に示したフローを繰り返すことで、ファンFANの回転数は、シャッタSHTの開口率に拘わりなく、ゲージ圧力が常に一定になるように制御される。これにより、最小限の数のファンFANにより、各パッケージ基板PKGBに搭載される半導体チップを効率的に冷却でき、ファンFANの消費電力を最小限できる。   As described above, the fan control circuit FCNT increases the rotation speed of the fan FAN in order to increase the air volume when the heat generation amount of the processor CPU1 is large and the gauge pressure is smaller than the reference value. The rotation speed of the fan FAN is increased until the gauge pressure reaches the reference value due to the increase in the air volume. On the other hand, the fan control circuit FCNT reduces the rotational speed of the fan FAN in order to reduce the air volume when the heat generation amount of the processor CPU1 is small and the gauge pressure is larger than the reference value. The rotation speed of the fan FAN is decreased until the gauge pressure reaches the reference value due to the decrease in the air volume. By repeating the flow shown in FIG. 14, the rotation speed of the fan FAN is controlled so that the gauge pressure is always constant regardless of the aperture ratio of the shutter SHT. Thereby, the semiconductor chip mounted on each package substrate PKGB can be efficiently cooled by the minimum number of fan FANs, and the power consumption of the fan FAN can be minimized.

図15は、図13に示したコンピュータシステムSYSにおけるプロセッサCPU1、シャッタSHTおよびファンFANの動作の例を示している。図15は、装置架RACK内の1つのパッケージ基板PKGBの動作を示している。   FIG. 15 shows an example of operations of the processor CPU1, the shutter SHT, and the fan FAN in the computer system SYS shown in FIG. FIG. 15 shows the operation of one package substrate PKGB in the device rack RACK.

まず、コンピュータシステムSYSのパワーオンPONによりパッケージ基板PKGBに電源が投入される(図15(a))。プロセッサCPU1が例えばアイドル状態の間、プロセッサCPU1の温度は比較的低い(図15(b))。このため、シャッタSHTの開口率は、例えば30%に維持される(図15(c))。シャッタSHTの開口率が低いとき、ゲージ圧力は大きいため、ファンFANの回転数は低く設定される(図15(d))。   First, the power is turned on to the package substrate PKGB by the power-on PON of the computer system SYS (FIG. 15A). While the processor CPU1 is in an idle state, for example, the temperature of the processor CPU1 is relatively low (FIG. 15B). For this reason, the aperture ratio of the shutter SHT is maintained at, for example, 30% (FIG. 15C). When the aperture ratio of the shutter SHT is low, the gauge pressure is large, so the rotation speed of the fan FAN is set low (FIG. 15 (d)).

プロセッサCPU1がタスクTSKの処理を開始すると、プロセッサCPU1の温度は上昇する(図15(e))。例えば、プロセッサCPU1の消費電力は最大になる。プロセッサCPU1の温度の上昇によりシャッタSHTの開口率は高くなり、最大電力時に100%になる(図15(f))。シャッタSHTの開口率が高いとき、ゲージ圧力は小さいため、ファンFANの回転数は高く設定される(図15(g))。なお、図15のアイドル状態と動作状態は、それぞれプロセッサCPU1により処理されるタスクTSKの負荷が小さいときと、プロセッサCPU1により処理されるタスクTSKの負荷が大きいときと考えてもよい。   When the processor CPU1 starts processing the task TSK, the temperature of the processor CPU1 rises (FIG. 15 (e)). For example, the power consumption of the processor CPU1 is maximized. As the temperature of the processor CPU1 rises, the aperture ratio of the shutter SHT increases and reaches 100% at the maximum power (FIG. 15 (f)). When the aperture ratio of the shutter SHT is high, the gauge pressure is small, so the rotational speed of the fan FAN is set high (FIG. 15 (g)). Note that the idle state and the operation state in FIG. 15 may be considered to be when the load of the task TSK processed by the processor CPU1 is small and when the load of the task TSK processed by the processor CPU1 is large, respectively.

以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、複数のパッケージ基板PKGBに共通のファンFANを設けるときにも、排気空間ESのゲージ圧力に基づいてファンFANの回転数を制御することで、パッケージ基板PKGBに搭載される半導体チップの信頼性を低下させることなく、冷却系の消費電力を最小限にできる。   As described above, also in this embodiment, the same effect as that of the above-described embodiment can be obtained. Further, when a common fan FAN is provided for a plurality of package substrates PKGB, the reliability of the semiconductor chip mounted on the package substrate PKGB is controlled by controlling the rotation speed of the fan FAN based on the gauge pressure of the exhaust space ES. The power consumption of the cooling system can be minimized without lowering.

以上の実施形態において説明した発明を整理して、付記として開示する。
(付記1)
順次発生する複数のタスクをそれぞれ処理する複数のプロセッサと、
前記タスクの内容を示すタスク情報を順に受け、前記各タスクを処理するために前記プロセッサに掛かる負荷を求める算出部と、
連続する所定数の前記タスクを含むタスクグループ毎に、負荷が相対的に大きいタスクを前記プロセッサの1つである第1プロセッサに割り当て、負荷が相対的に小さいタスクを残りのプロセッサに割り当てる割り当て部と
を備えていることを特徴とするコンピュータシステム。
(付記2)
前記プロセッサが搭載される基板と、
前記基板上における前記第1プロセッサに近接する位置に配置される温度センサと、
前記温度センサが検知する温度に応じて前記基板上を流れる気流の量を変更し、温度が高いほど気流の量を増やす冷却部と
を備えていることを特徴とする付記1に記載のコンピュータシステム。
(付記3)
前記冷却部は、
前記基板上に気流を発生させるためのファンと、
前記温度センサが検知する温度が高いほど前記ファンの回転数を増加させる制御回路と
を備えていることを特徴とする付記2に記載のコンピュータシステム。
(付記4)
前記冷却部は、
前記基板上に気流を発生させるためのファンと、
前記基板における気流の下流側または上流側に開閉自在に配置され、前記温度センサが検知する温度が高いほど開口部が大きくなるシャッタと
を備えていることを特徴とする付記2に記載のコンピュータシステム。
(付記5)
前記温度センサは、前記第1プロセッサに接して配置され、前記第1プロセッサの温度に応じて可動部が移動するサーモアクチュエータであり、
前記シャッタは、前記可動部に移動に応じて前記開口部の大きさが調整されること
を特徴とする付記4に記載のコンピュータシステム。
(付記6)
複数の前記基板が収納される装置架を備え、
前記ファンは、複数の前記基板に共通に設けられること
を特徴とする付記4に記載のコンピュータシステム。
(付記7)
前記装置架内の気圧と前記装置架の外部の気圧との圧力差を検出する圧力センサと、
前記圧力差に応じて前記ファンの回転数を変更し、前記圧力差が小さいほど前記ファンの回転数を増加させる制御回路と
を備えていることを特徴とする付記6に記載のコンピュータシステム。
(付記8)
前記割り当て部は、前記第1プロセッサの動作周波数を前記残りのプロセッサの動作周波数より高く設定すること
を特徴とする付記1ないし付記7のいずれか1項に記載のコンピュータシステム。
(付記9)
前記各タスクグループは、前記プロセッサの数が”n”のときに、”n”の倍数(正の数)のタスクを含み、
前記割り当て部は、前記各タスクグループ内の均等の数の前記タスクを前記プロセッサにそれぞれ割り当てること
を特徴とする付記1ないし付記8のいずれか1項に記載のコンピュータシステム。
(付記10)
複数のプロセッサにより処理されるために順次発生する複数のタスクの内容を示すタスク情報を順に受け、
前記各タスクを処理するために前記プロセッサに掛かる負荷を求め、
連続する所定数の前記タスクを含むタスクグループ毎に、負荷が相対的に大きいタスクを前記プロセッサの1つである第1プロセッサに割り当て、負荷が相対的に小さいタスクを残りのプロセッサに割り当てること
を特徴とするコンピュータシステムの動作方法。
(付記11)
前記プロセッサが搭載される基板上における前記第1プロセッサに近接する位置に配置される温度センサが検知する温度に応じて、前記基板上を流れる気流の量を変更し、温度が高いほど気流の量を増やすこと
を特徴とする付記10に記載のコンピュータシステムの動作方法。
(付記12)
前記温度センサが検知する温度が高いほど、前記基板上に気流を発生させるためのファンの回転数を増加させること
を特徴とする付記11に記載のコンピュータシステムの動作方法。
(付記13)
ファンにより前記基板上に気流を発生させ、
前記温度センサが検知する温度が高いほど、前記基板における気流の下流側または上流側に開閉自在に配置されるシャッタの開口部を大きくすること
を特徴とする付記11に記載のコンピュータシステムの動作方法。
(付記14)
前記第1プロセッサの動作周波数を前記残りのプロセッサの動作周波数より高く設定すること
を特徴とする付記10ないし付記13のいずれか1項に記載のコンピュータシステムの動作方法。
(付記15)
前記各タスクグループは、前記プロセッサの数が”n”のときに、”n”の倍数(正の数)のタスクを含み、
前記割り当て部は、前記各タスクグループ内の均等の数の前記タスクを前記プロセッサにそれぞれ割り当てること
を特徴とする付記10ないし付記14のいずれか1項に記載のコンピュータシステムの動作方法。
(付記16)
少なくとも1つの前記ファンが発生させる前記気流が、複数の前記シャッタに振り分けられること
を特徴とする付記4に記載のコンピュータシステム。
The invention described in the above embodiments is organized and disclosed as an appendix.
(Appendix 1)
A plurality of processors each processing a plurality of tasks that occur sequentially;
A calculation unit that sequentially receives task information indicating the content of the task, and calculates a load applied to the processor to process each task;
An assignment unit that assigns a task with a relatively large load to a first processor that is one of the processors and assigns a task with a relatively small load to the remaining processors for each task group including a predetermined number of consecutive tasks. And a computer system comprising:
(Appendix 2)
A board on which the processor is mounted;
A temperature sensor disposed on the substrate in a position proximate to the first processor;
The computer system according to claim 1, further comprising: a cooling unit that changes an amount of airflow flowing on the substrate according to a temperature detected by the temperature sensor, and increases the amount of airflow as the temperature increases. .
(Appendix 3)
The cooling part is
A fan for generating an airflow on the substrate;
The computer system according to claim 2, further comprising a control circuit that increases the rotational speed of the fan as the temperature detected by the temperature sensor increases.
(Appendix 4)
The cooling part is
A fan for generating an airflow on the substrate;
The computer system according to claim 2, further comprising: a shutter that is freely openable and closable on a downstream side or an upstream side of the airflow in the substrate, and that has a larger opening as the temperature detected by the temperature sensor increases. .
(Appendix 5)
The temperature sensor is a thermoactuator that is disposed in contact with the first processor, and a movable part moves according to the temperature of the first processor,
The computer system according to appendix 4, wherein the shutter has the opening adjusted in size according to movement of the movable part.
(Appendix 6)
An apparatus rack for storing a plurality of the substrates;
The computer system according to appendix 4, wherein the fan is provided in common to the plurality of boards.
(Appendix 7)
A pressure sensor for detecting a pressure difference between the atmospheric pressure inside the device rack and the atmospheric pressure outside the device rack;
The computer system according to claim 6, further comprising: a control circuit that changes the rotational speed of the fan according to the pressure difference, and increases the rotational speed of the fan as the pressure difference is smaller.
(Appendix 8)
The computer system according to any one of appendix 1 to appendix 7, wherein the allocating unit sets an operating frequency of the first processor to be higher than an operating frequency of the remaining processors.
(Appendix 9)
Each task group includes tasks that are multiples of “n” (positive numbers) when the number of processors is “n”;
The computer system according to any one of appendix 1 to appendix 8, wherein the assigning unit assigns an equal number of tasks in each task group to the processor.
(Appendix 10)
In order to receive the task information indicating the contents of a plurality of tasks that are sequentially generated to be processed by a plurality of processors,
Determining the load on the processor to process each task;
For each task group including a predetermined number of consecutive tasks, a task with a relatively high load is assigned to the first processor that is one of the processors, and a task with a relatively low load is assigned to the remaining processors. An operating method of a computer system.
(Appendix 11)
The amount of airflow flowing on the substrate is changed in accordance with the temperature detected by a temperature sensor arranged at a position close to the first processor on the substrate on which the processor is mounted. The operation method of the computer system according to appendix 10, characterized in that
(Appendix 12)
The computer system operating method according to appendix 11, wherein the higher the temperature detected by the temperature sensor, the more the number of rotations of the fan for generating an airflow on the substrate is increased.
(Appendix 13)
An air flow is generated on the substrate by a fan,
12. The method of operating a computer system according to claim 11, wherein the higher the temperature detected by the temperature sensor, the larger the opening of the shutter that can be opened and closed downstream or upstream of the airflow in the substrate. .
(Appendix 14)
The operating method of the computer system according to any one of appendix 10 to appendix 13, wherein an operating frequency of the first processor is set higher than an operating frequency of the remaining processors.
(Appendix 15)
Each task group includes tasks that are multiples of “n” (positive numbers) when the number of processors is “n”;
The operation method of the computer system according to any one of Supplementary Note 10 to Supplementary Note 14, wherein the assigning unit assigns an equal number of tasks in each task group to the processor.
(Appendix 16)
The computer system according to claim 4, wherein the airflow generated by at least one of the fans is distributed to a plurality of the shutters.

以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。   From the above detailed description, features and advantages of the embodiments will become apparent. This is intended to cover the features and advantages of the embodiments described above without departing from the spirit and scope of the claims. Further, any person having ordinary knowledge in the technical field should be able to easily come up with any improvements and modifications, and there is no intention to limit the scope of the embodiments having the invention to those described above. It is also possible to rely on suitable improvements and equivalents within the scope disclosed in.

ASGN‥割り当て部;CALC‥算出部;CCNT‥クロック制御部;CLK1、CLK2‥クロック;CNT‥制御部;CPU1、CPU2‥プロセッサ;CS‥筐体;ES‥排気空間;FAN‥ファン;FCNT‥ファン制御回路;HDD‥ハードディスクドライブ;HS‥ヒートシンク;LD‥負荷情報;MCNT‥メモリ制御部;MEM1、MEM2‥メモリ;MTR‥ステッピングモータ;PKGB‥パッケージ基板;PL‥プーリー;PS‥圧力センサ;PSU‥電源ユニット;PT‥隔壁;RACK‥装置架;SA‥サーモアクチュエータ;SHT‥シャッタ;SPR‥スプリング;SYS‥コンピュータシステム;TCNT‥タスク制御部;TINF‥タスク情報;TSE、TSI‥温度センサ;TSK‥タスク;TSKG‥タスクグループ   ASGN allocator; CALC calculator; CCNT clock controller; CLK1, CLK2 clock; CNT controller; CPU1, CPU2 processor; CS casing; ES exhaust space; FAN fan; Control circuit; HDD, hard disk drive, HS, heat sink, LD, load information, MCNT, memory control unit, MEM1, MEM2, memory, MTR, stepping motor, PKGB, package substrate, PL, pulley, PS, pressure sensor, PSU Power unit; PT ... Bulkhead; RACK ... Equipment frame; SA ... Thermoactuator; SHT ... Shutter; SPR ... Spring; SYS ... Computer system; TCNT ... Task controller; TINF ... Task information; TSE, TSI ... Temperature sensor; Task; TSK ‥ Task Group

Claims (7)

順次発生する複数のタスクをそれぞれ処理する複数のプロセッサと、
前記タスクの内容を示すタスク情報を順に受け、前記各タスクを処理するために前記プロセッサに掛かる負荷を求める算出部と、
連続する所定数の前記タスクを含むタスクグループ毎に、負荷が相対的に大きいタスクを前記プロセッサの1つである第1プロセッサに割り当て、負荷が相対的に小さいタスクを残りのプロセッサに割り当てる割り当て部と
前記プロセッサが搭載される基板上における前記第1プロセッサに近接する位置に配置される温度センサと、
前記温度センサが検知する温度に応じて前記基板上を流れる気流の量を変更し、温度が高いほど気流の量を増やす冷却部と
を備えていることを特徴とするコンピュータシステム。
A plurality of processors each processing a plurality of tasks that occur sequentially;
A calculation unit that sequentially receives task information indicating the content of the task, and calculates a load applied to the processor to process each task;
An assignment unit that assigns a task with a relatively large load to a first processor that is one of the processors and assigns a task with a relatively small load to the remaining processors for each task group including a predetermined number of consecutive tasks. When
A temperature sensor disposed at a position close to the first processor on a substrate on which the processor is mounted;
A computer system comprising: a cooling unit that changes an amount of airflow flowing on the substrate in accordance with a temperature detected by the temperature sensor, and increases the amount of airflow as the temperature increases .
前記冷却部は、
前記基板上に気流を発生させるためのファンと、
前記基板における気流の下流側または上流側に開閉自在に配置され、前記温度センサが検知する温度が高いほど開口部が大きくなるシャッタと
を備えていることを特徴とする請求項1に記載のコンピュータシステム。
The cooling part is
A fan for generating an airflow on the substrate;
2. The computer according to claim 1 , further comprising: a shutter that is freely openable and closable on a downstream side or an upstream side of the airflow in the substrate, and that has a larger opening as the temperature detected by the temperature sensor is higher. system.
前記温度センサは、前記第1プロセッサに接して配置され、前記第1プロセッサの温度に応じて可動部が移動するサーモアクチュエータであり、
前記シャッタは、前記可動部に移動に応じて前記開口部の大きさが調整されること
を特徴とする請求項2に記載のコンピュータシステム。
The temperature sensor is a thermoactuator that is disposed in contact with the first processor, and a movable part moves according to the temperature of the first processor,
The computer system according to claim 2 , wherein a size of the opening of the shutter is adjusted according to movement of the movable portion.
複数の前記基板が収納される装置架を備え、
前記ファンは、複数の前記基板に共通に設けられること
を特徴とする請求項2に記載のコンピュータシステム。
An apparatus rack for storing a plurality of the substrates;
The computer system according to claim 2 , wherein the fan is provided in common to the plurality of boards.
前記装置架内の気圧と前記装置架の外部の気圧との圧力差を検出する圧力センサと、
前記圧力差に応じて前記ファンの回転数を変更し、前記圧力差が小さいほど前記ファンの回転数を増加させる制御回路と
を備えていることを特徴とする請求項4に記載のコンピュータシステム。
A pressure sensor for detecting a pressure difference between the atmospheric pressure inside the device rack and the atmospheric pressure outside the device rack;
The computer system according to claim 4 , further comprising: a control circuit that changes a rotation speed of the fan according to the pressure difference, and increases the rotation speed of the fan as the pressure difference is smaller.
前記割り当て部は、前記第1プロセッサの動作周波数を前記残りのプロセッサの動作周波数より高く設定すること
を特徴とする請求項1ないし請求項5のいずれか1項に記載のコンピュータシステム。
The computer system according to any one of claims 1 to 5 , wherein the allocating unit sets an operating frequency of the first processor to be higher than an operating frequency of the remaining processors.
複数のプロセッサにより処理されるために順次発生する複数のタスクの内容を示すタスク情報を順に受け、
前記各タスクを処理するために前記プロセッサに掛かる負荷を求め、
連続する所定数の前記タスクを含むタスクグループ毎に、負荷が相対的に大きいタスクを前記プロセッサの1つである第1プロセッサに割り当て、負荷が相対的に小さいタスクを残りのプロセッサに割り当て
前記プロセッサが搭載される基板上における前記第1プロセッサに近接する位置に配置
される温度センサが検知する温度に応じて、前記基板上を流れる気流の量を変更し、温度
が高いほど気流の量を増やすこと
を特徴とするコンピュータシステムの動作方法。
In order to receive the task information indicating the contents of a plurality of tasks that are sequentially generated to be processed by a plurality of processors,
Determining the load on the processor to process each task;
For each task group including a predetermined number of consecutive tasks, a task with a relatively high load is assigned to the first processor that is one of the processors, and a task with a relatively low load is assigned to the remaining processors ,
Arranged at a position close to the first processor on the board on which the processor is mounted
The amount of airflow flowing on the substrate is changed according to the temperature detected by the temperature sensor, and the temperature
A method of operating a computer system, characterized by increasing the amount of airflow as the height increases .
JP2011138530A 2011-06-22 2011-06-22 Computer system and method of operating computer system Expired - Fee Related JP5712812B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011138530A JP5712812B2 (en) 2011-06-22 2011-06-22 Computer system and method of operating computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011138530A JP5712812B2 (en) 2011-06-22 2011-06-22 Computer system and method of operating computer system

Publications (2)

Publication Number Publication Date
JP2013008085A JP2013008085A (en) 2013-01-10
JP5712812B2 true JP5712812B2 (en) 2015-05-07

Family

ID=47675413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011138530A Expired - Fee Related JP5712812B2 (en) 2011-06-22 2011-06-22 Computer system and method of operating computer system

Country Status (1)

Country Link
JP (1) JP5712812B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6285299B2 (en) * 2014-07-07 2018-02-28 東芝三菱電機産業システム株式会社 Semiconductor device
US11184994B2 (en) 2018-05-18 2021-11-23 Cisco Technology, Inc. Configurable line card flapper
CN113007185B (en) * 2021-02-19 2022-07-15 浪潮电子信息产业股份有限公司 An air flow control device and server

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009175850A (en) * 2008-01-22 2009-08-06 Nec Corp Multi-arithmetic processing system, multi-arithmetic processing method, and multi-arithmetic processing program
JP2009230220A (en) * 2008-03-19 2009-10-08 Fuji Xerox Co Ltd Information processor and image processor
US9032407B2 (en) * 2009-05-25 2015-05-12 Panasonic Intellectual Property Corporation Of America Multiprocessor system, multiprocessor control method, and multiprocessor integrated circuit

Also Published As

Publication number Publication date
JP2013008085A (en) 2013-01-10

Similar Documents

Publication Publication Date Title
US8942857B2 (en) Method and system for thermal load management in a portable computing device
JP5189921B2 (en) Computer heat dissipation system
US8707060B2 (en) Deterministic management of dynamic thermal response of processors
US7272732B2 (en) Controlling power consumption of at least one computer system
TWI430079B (en) Apparatus, system and method for power management for multiple processor cores
US9671839B2 (en) Information handling system dynamic acoustical management
US7310737B2 (en) Cooling system for computer systems
JP4053547B2 (en) Arithmetic scheduling method and arithmetic processing system
EP2766788B1 (en) System and method for determining thermal management policy from leakage current measurement
US7751191B2 (en) Technique for cooling a device
US20130173946A1 (en) Controlling power consumption through multiple power limits over multiple time intervals
US9732972B2 (en) Information processing device and controlling method
US20130073096A1 (en) Proactive cooling control using power consumption trend analysis
US8457806B2 (en) Managing an infrastructure having a 3D package and cooling resource actuators
US10281964B2 (en) Determining thermal time constants of processing systems
JP5712812B2 (en) Computer system and method of operating computer system
US9792961B2 (en) Distributed computing with phase change material thermal management
JP2004240669A (en) Job scheduler and multiprocessor system
US9495491B2 (en) Reliability aware thermal design
US8031454B2 (en) Electronic system with dynamic thermal management
Han et al. Energy reduction in server cooling via real time thermal control
Yu et al. Thermal-aware frequency scaling for adaptive workloads on heterogeneous MPSoCs
JP2018018340A (en) Program, management method and management device
US20160378091A1 (en) Adaptive air cooling
Kumar Gorti et al. Reliability aware dynamic voltage and frequency scaling for improved microprocessor lifetime

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150223

R150 Certificate of patent or registration of utility model

Ref document number: 5712812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees