JP5709427B2

JP5709427B2 - 素子収納用パッケージおよびこれを備えた半導体装置

Info

Publication number: JP5709427B2
Application number: JP2010169351A
Authority: JP
Inventors: 真広辻野
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2010-07-28
Filing date: 2010-07-28
Publication date: 2015-04-30
Anticipated expiration: 2030-07-28
Also published as: JP2012033543A

Description

本発明は、ＬＤ（レーザダイオード）、ＰＤ（フォトダイオード）に代表される半導体素子を収納する素子収納用パッケージおよびこれを備えた半導体装置に関する。

半導体素子を収納する素子収納用パッケージ（以下、単にパッケージともいう。）としては、例えば、特許文献１に記載されたパッケージが知られている。特許文献１に記載されたパッケージは、このパッケージ内に載置される半導体素子および外部電気回路基板を電気的に接続するための入出力端子を備えている。入出力端子は、誘電体と、この誘電体の上面に形成された線路導体と、この誘電体の上面であってこの線路導体の両側に形成された同一面接地導体とを備えている。そして、線路導体および同一面接地導体によりコプレナー配線を形成している。このようなコプレナー配線を有していることによって、半導体素子および外部電気回路基板の間においてノイズ成分が低減された高周波信号を効率よく伝送することができる。

特開２００４−３４９５６８号公報

近年、例えば数百ＧＨｚ帯の周波数成分といったような、より高い周波数成分での信号を伝送することが求められている。そのため、コプレナー配線を用いる場合に、配線導体（線路導体）およびコプレナー導体（同一面接地導体）の間の間隔を狭めることが求められている。しかしながら、引用文献１に記載のパッケージにおいては、入出力端子がコプレナー配線を有するとともに入出力端子と半導体素子とが直接に電気的に接続されていることから、より高い周波数成分での信号を伝送することが困難となる可能性がある。これは、以下の理由による。

製造工程における入出力端子自体の熱圧着工程、並びに入出力端子およびパッケージの枠体の熱圧着工程で配線導体およびコプレナー導体に圧力が加わる。また、パッケージの使用時において、入出力端子および枠体の熱膨張に起因して配線導体およびコプレナー導体に圧力が加わる。そのため、配線導体およびコプレナー導体の間の間隔を非常に狭くした場合、これらの導体が上記の圧力によって押し潰されて、配線導体とコプレナー導体とが電気的に短絡する可能性がある。

本発明は、上記の課題に鑑みてなされたものであり、より高い周波数成分での信号であっても安定して伝送することが可能な素子収納用パッケージおよびこれを用いた半導体装置を提供することを目的とする。

本発明の一つの態様に基づく素子収納用パッケージは、上面に半導体素子が載置される載置領域を有する基体と、該基体の上面であって前記載置領域を囲むように配設された、内周面および外周面に開口する開口部を有する枠体と、第１の絶縁部材および該第１の絶縁部材の上面に配設された第１の配線導体を有した、前記枠体の前記開口部に挿入された入出力端子と、を備えている。

さらに、上記態様の素子収納用パッケージは、前記基体の上面であって前記載置領域と前記入出力端子との間に配置されたコプレナー配線基板を備えている。コプレナー配線基板は、絶縁性基板の上面に配設された第２の配線導体を有するとともに、前記第２の配線
導体を間に挟むように前記絶縁性基板の前記載置領域側の上面に配設された一対のコプレナー導体を有し、前記入出力端子側の上面においては前記一対のコプレナー導体を有さないマイクロストリップ配線とされた、前記半導体素子および前記入出力端子を電気的に接続する。

本発明の一つの態様に基づく素子収納用パッケージにおいては、絶縁性基板、絶縁性基板の上面に配設された第２の配線導体、および第２の配線導体を間に挟むように絶縁性基板の上面に配設された一対のコプレナー導体を有した、基体の上面であって載置領域と入出力端子との間に位置して半導体素子および入出力端子を電気的に接続するコプレナー配線基板を備えている。

上記態様の素子収納用パッケージは、このようなコプレナー配線基板を別途備えていることから、入出力端子が同一面接地導体を備えていなくとも、或いは、入出力端子における第１の配線導体および同一面接地導体の間隔を過度に狭めなくとも、半導体素子および外部電気回路基板の間に、第２の配線導体および第１のコプレナー導体の間隔を所望の狭さとするコプレナー配線を形成することが可能となる。これにより、より高い周波数成分での信号であっても半導体素子および外部電気回路基板の間で安定して信号を伝送することが可能となる。

第１の実施形態にかかる素子収納用パッケージおよびこれを備えた半導体装置を示す分解斜視図である。図１に示す素子収納用パッケージの平面図である。図２に示す素子収納用パッケージの領域Ａを示す拡大平面図である。（ａ）は、図１に示す素子収納用パッケージにおけるコプレナー配線基板を示す斜視図である。（ｂ）は、図１に示す素子収納用パッケージの変形例におけるコプレナー配線基板を示す斜視図である。

以下、本発明の実施形態にかかる素子収納用パッケージおよびこれを備えた半導体装置について、図面を用いて詳細に説明する。但し、以下で参照する各図は、説明の便宜上、実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。したがって、本発明に係る素子収納用パッケージは、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。

図１〜３に示すように、本実施形態にかかる素子収納用パッケージ１は、上面に半導体素子３が載置される載置領域５ａを有する基体５と、基体５の上面であって載置領域５ａを囲むように配設された、内周面および外周面に開口する開口部７ａを有する枠体７と、第１の絶縁部材９および第１の絶縁部材９の上面に配設された第１の配線導体１１を有した、枠体７の開口部７ａに挿入された入出力端子１３と、を備えている。

さらに、本実施形態の素子収納用パッケージ１は、絶縁性基板１５、絶縁性基板１５の上面に配設された第２の配線導体１７、および第２の配線導体１７を間に挟むように絶縁性基板１５の上面に配設された一対のコプレナー導体２１（第１のコプレナー導体２１）を有した、基体５の上面であって載置領域５ａと入出力端子１３との間に位置して半導体素子３および入出力端子１３を電気的に接続するコプレナー配線基板２３を備えている。

このように、本実施形態のパッケージ１は、上記のコプレナー配線基板２３を別途備えていることから、入出力端子が同一面接地導体を備えていなくとも、或いは、入出力端子における配線導体および同一面接地導体の間隔を過度に狭めなくとも、半導体素子３および外部電気回路基板の間に、第２の配線導体１７および第１のコプレナー導体２１の間隔を所望の狭さとするコプレナー配線を形成することが可能となる。これにより、より高い周波数成分での信号であっても半導体素子３および外部電気回路基板の間で安定して信号を伝送することが可能となる。

特に、半導体素子３が外気に触れて劣化することを抑制するためにパッケージ１に高い気密性が求められる場合、枠体７およびこの枠体７の開口部７ａに挿入される入出力端子１３の間の隙間を確実に封止するために、この隙間に封止部材が充てんされる。或いは、枠体７および入出力端子１３が熱圧着される。そのため、入出力端子１３には強い圧力が加わりやすい。結果、入出力端子が配線導体および同一面接地導体を備えて、これらの配線導体および同一面接地導体の間の間隔を非常に狭くした場合、これらの導体が上記の圧力によって押し潰されて、配線導体と同一面接地導体とが電気的に短絡する可能性がある。

一方、本実施形態のパッケージ１は、既に示した通り、上記のコプレナー配線基板２３を別途備えていることから、より高い周波数成分での信号であっても半導体素子３および外部電気回路基板の間で安定して信号を伝送することが可能となる。

本実施形態における基体５は、四角板形状であって、主面上に半導体素子３が載置される載置領域５ａを有している。なお、本実施形態において載置領域５ａとは、基体５を平面視した場合に半導体素子３と重なり合う領域を意味している。

本実施形態においては載置領域５ａが主面の中央部に形成されているが、半導体素子３が載置される領域を載置領域５ａとしていることから、例えば、基体５の主面の端部に載置領域５ａが形成されていても何ら問題ない。また、本実施形態の基体５は一つの載置領域５ａを有しているが、基体５が複数の載置領域５ａを有し、それぞれの載置領域５ａに半導体素子３が載置されていてもよい。

基体５の主面における載置領域５ａには半導体素子３が配設されている。入出力端子１３などを介して半導体素子３と外部配線（不図示）との間で信号の入出力を行うことができる。このように、基体５の主面には半導体素子３が配設されることから、基体５としては、少なくとも半導体素子３が配設される部分には高い絶縁性を有していることが求められる。本実施形態にかかる基体５は、複数の絶縁性部材を積層することにより作製される。そして、この基体５の載置領域５ａに半導体素子３が配設される。絶縁性部材としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。

これらのガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより複数の積層体を作製する。複数の積層体をそれぞれ約１６００度の温度で一体焼成することにより基体５が作製される。

なお、基体５としては、複数の絶縁性部材が積層された構成に限られるものではない。一つの絶縁性部材により基体５が構成されていてもよい。また、基体５として、少なくとも半導体素子３が配設される部分に高い絶縁性を有していることが求められることから、
例えば、金属部材上に絶縁性部材を積層した構成としてもよい。特に、基体５に対して高い放熱性が求められる場合、基体５が上記の構成であることが好ましい。金属部材は高い放熱性を有しているからである。金属部材上に絶縁性部材を積層した構成とすることで、基体５の放熱性を高めることができる。

金属部材としては、具体的には、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって基体５を構成する金属部材を作製することができる。

また、上述のように基体５としては、少なくとも半導体素子３が配設される部分には高い絶縁性を有していることが求められることから、本実施形態のパッケージ１のように、基体５が、載置領域５ａ上に配設された、半導体素子３を載置するための載置基板２５を備えていることが好ましい。半導体素子３と第２の配線導体１７との高さのずれを小さくすることができるので、これらの電気的な接続を容易に行うことができるからである。

載置基板２５としては、絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。

本実施形態の素子収納用パッケージ１は、基体５の上面であって載置領域５ａと入出力端子１３との間に位置して半導体素子３および入出力端子１３を電気的に接続するコプレナー配線基板２３を備えている。コプレナー配線基板２３は、絶縁性基板１５、絶縁性基板１５の上面に配設された第２の配線導体１７、および第２の配線導体１７を間に挟むように絶縁性基板１５の上面に配設された一対の第１のコプレナー導体２１を有している。

絶縁性基板１５としては、基体３を構成する絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。なお、本実施形態における絶縁性基板１５としては、平面視した場合の一辺が約１〜１０ｍｍ程度であって、厚みが０．１〜０．５ｍｍ程度である四角板形状の部材を用いているが、特にこれに限られるものではない。

特に、第１の絶縁部材９として絶縁性の良好な部材が求められる一方で、第２の配線導体１７および絶縁性基板１５の上面に配設された一対の第１のコプレナー導体２１によってコプレナー配線としていることから、絶縁性基板１５としては、伝送損失を抑制するため、第１の絶縁部材９よりも低誘電率の部材を用いることが好ましい。具体的には、ガラスセラミック材料、石英、或いは多孔質セラミック部材を用いることが好ましい。

第２の配線導体１７は、半導体素子３と入出力端子１３における第１の配線導体１１とを電気的に接続するための部材である。そして、コプレナー配線基板２３が、第２の配線導体１７を間に挟むように絶縁性基板１５の上面に配設された一対の第１のコプレナー導体２１を有している。なお、第１のコプレナー導体２１は、それぞれ基体５に配設された接地導体（不図示）と電気的に接続されることによって基準電位となっている。

このようにパッケージ１内に配設されるとともに枠体７と接合していないコプレナー配線基板２３を備えていることから、第２の配線導体１７および第１のコプレナー導体２１の間隔を所望の狭さとすることが可能となる。そのため、より高い周波数成分での信号で
あっても半導体素子３および外部電気回路基板の間で安定して信号を伝送することが可能となる。

コプレナー配線基板２３における第２の配線導体１７および第１のコプレナー導体２１の間の間隔としては、例えば数百ＧＨｚ帯の信号を伝送する場合、１０〜１００μｍ程度であることが好ましい。

第２の配線導体１７および第１のコプレナー導体２１としては、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を第２の配線導体１７として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。

また、第２の配線導体１７は、半導体素子３と入出力端子１３における第１の配線導体１１とを電気的に接続するための部材であることから、第１の配線導体１１および第２の配線導体１７は、例えば導線２７により接続される。このとき、導線２７における伝送損失を抑制するため、基体５から離隔する導線２７によって、第１の配線導体１１および第２の配線導体１７が電気的に接続されることが好ましい。

また、図４（ｂ）に示すように、本実施形態のパッケージ１の変形例における第２の配線導体１７は、載置領域５ａ側に位置して半導体素子３と電気的に接続される第１の領域１７ａおよび入出力端子１３側に位置して第１の配線導体１１と電気的に接続される第２の領域１７ｂを有している。そして、一対の第１のコプレナー導体２１は第１の領域１７ａを間に挟むように位置している。

このような場合には、入出力端子１３から半導体素子３までの高周波信号に対する伝送損失や反射損失をさらに抑制することができる。すなわち、入出力端子１３の第１の配線導体１１がマイクロストリップ配線であり、第２の配線導体１７との電気的な接続がマイクロストリップ線路に近似するボンディングワイヤで接続され、半導体素子３の高周波信号が入出力される電極部がコプレナー配線から成る場合、入出力端子１３およびボンディングワイヤと第２の配線導体１７との高周波信号の入出力に対する伝送損失や反射損失を抑制する為に、高周波信号が入出力端子１３およびボンディングワイヤの部位と同じ伝送特性を有する、第２の領域１７ｂに形成されたマイクロストリップ配線から成る第２の配線導体１７によって入出力される。

また、第２の配線導体１７と半導体素子３との高周波信号の入出力に対する伝送損失や反射損失を抑制する為に、高周波信号が半導体素子３の電極部と同じ伝送特性を有する、第１の領域１７ａに形成されたコプレナー配線から成る第２の配線導体１７によって入出力される。この様に、高周波信号の伝送特性が異なる入出力端子１３と半導体素子３とを接続する際の伝送損失や反射損失を抑制する為に、同一の低誘電率の絶縁性基板１５に形成される第２の配線導体１７が、入出力端子１３側のマイクロストリップ配線から半導体素子３側のコプレナー配線に変換されることにより、入出力端子１３から半導体素子３までの伝送損失や反射損失が抑制され、１００ＧＨｚ以上の高周波信号が入出力されるという利点が得られる。

なお、例えば、第２の領域２ｂにおける第２の配線導体１７がコプレナー配線の場合、マイクロストリップ配線である第１の配線導体１１との、マイクロストリップ配線からコプレナー配線への伝送特性の変換が、正確なインピーダンスの制御が困難であるボンディングワイヤで行われる為に、入出力端子１３と絶縁性基板１５との間における伝送損失と反射損失が大きくなる。よって、同一の低誘電率の絶縁性基板１５に形成される第２の配線導体１７において、入出力端子１３側のマイクロストリップ配線から半導体素子３側の
コプレナー配線に変換されることにより、入出力端子１３から半導体素子３までの伝送損失や反射損失が抑制される。

また、第２の配線導体１７を平面視した場合に、第２の領域１７ｂにおける第２の配線導体１７の幅が、第１の領域１７ａにおける第２の配線導体１７の幅よりも大きく、第２の配線導体１７の幅が第２の領域１７ｂまで徐々に大きくなる部位において、第２の配線導体１７とコプレナー導体２１との間隔が徐々に大きくなることが好ましい。このような場合には、同一の低誘電率の絶縁性基板１５に形成される第２の配線導体１７において、第２の領域１７ｂのマイクロストリップ配線から、第１の領域１７ａのコプレナー配線に変換される部位における伝送損失や反射損失が抑制される。その結果、素子収納用パッケージは、入出力端子１３と半導体素子３との間で１００ＧＨｚ以上の高周波信号を入出力することができる。

本実施形態のパッケージ１は、基体５の上面であって載置領域５ａを囲むように配設された、内周面および外周面に開口する開口部７ａを有する枠体７を備えている。本実施形態における開口部７ａは入出力端子１３を挿入するために枠体７に形成されたものである。そのため、本実施形態における開口部７ａのように、枠体７の内周面および外周面に開口する凹部を枠体７の下面側に形成するとともに、この凹部および基体５の上面によって貫通孔を形成して、開口部７ａとしてもよい。また、枠体７に、この枠体７の内周面および外周面に開口する貫通孔を形成して、開口部７ａとしてもよい。貫通孔は、例えばドリル孔あけ加工によって枠体７に形成することができる。

枠体７としては、例えば、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって枠体７を構成する金属部材を作製することができる。また、枠体７としてセラミック部材を用いてもよい。また、枠体７は、一つの部材からなっていてもよいが、複数の部材の積層構造であってもよい。

なお、金属部材からなる枠体７を備えている場合、この枠体７と第１の配線導体１１との絶縁性を確保するため、枠体７の開口部７ａ内において第１の配線導体１１と枠体７との間に絶縁部材が配設されていることが好ましい。

本実施形態の素子収納用パッケージ１は、基体５および枠体７の間に位置して、基体５および枠体７を接合する接合部材を備えている。接合部材としては、例えばロウ材を用いることができる。例示的なロウ材としては、銀ロウが挙げられる。

本実施形態における枠体７の開口部７ａには、入出力端子１３が挿入固定されている。入出力端子１３は、第１の絶縁部材９および第１の絶縁部材９の上面に配設された第１の配線導体１１を有している。本実施形態における入出力端子１３は、第１の配線導体１１を複数有している。複数の第１の配線導体１１は、それぞれ枠体７で囲まれた領域の内側から外側にかけて位置している。これにより、枠体７で囲まれた領域の内側と外側との間で電気的な接続を図ることができる。これら複数の第１の配線導体１１は、互いに電気的に短絡することの無いように所定の間隔をあけて配設されている。

第１の絶縁部材９としては、絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。

第１の配線導体１１としては、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を第１の配線導体１１として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。

また、本実施形態における入出力端子１３は、第１の配線導体１１を間に挟むように第１の絶縁部材９の上面に配設された一対の第２のコプレナー導体２９を有している。このとき、第２の配線導体１７および第１のコプレナー導体２１の間隔が、第１の配線導体１１および第２のコプレナー導体２９の間隔よりも小さい。言い換えれば、入出力端子１３に形成された第１の配線導体１１および第２のコプレナー導体２９の間隔が、コプレナー配線導体における第２の配線導体１７および第１のコプレナー導体２１の間隔よりも大きい。

パッケージ１には高い気密性が求められるため、枠体７およびこの枠体７の開口部７ａに挿入される入出力端子１３の間の隙間は封止部材により密閉される。そのため、パッケージ１の製造工程において、或いは、パッケージ１の使用時において、入出力端子１３には、応力が加わりやすい。結果として、第１の配線導体１１および第２のコプレナー導体２９の間隔を過度に狭めた場合、第１の配線導体１１および第２のコプレナー導体２９が電気的に短絡する可能性がある。

しかしながら、本実施形態における入出力端子１３のように、入出力端子１３に形成された第１の配線導体１１および第２のコプレナー導体２９の間隔が、コプレナー配線導体における第２の配線導体１７および第１のコプレナー導体２１の間隔よりも大きいことによって、第１の配線導体１１および第２のコプレナー導体２９における電気的な短絡を抑制しつつ、入出力端子１３においてもノイズ成分を低減することができる。結果として、半導体素子３および外部電気回路基板の間で信号をさらに効率よく伝送することができる。

また、入出力端子１３に形成された第１の配線導体１１および第２のコプレナー導体２９の間隔が、コプレナー配線導体における第２の配線導体１７および第１のコプレナー導体２１の間隔よりも大きいことから、コプレナー配線導体においては高周波成分におけるノイズ成分を低減するとともに、入出力端子１３においては低周波成分におけるノイズ成分を低減することができる。

入出力端子１３における第１の配線導体１１および第２のコプレナー導体２９の間の間隔としては、第１の配線導体１１および第２のコプレナー導体２９における電気的な短絡を抑制しつつも信号のノイズ成分を抑制するため、０．３〜１．５ｍｍ程度であることが好ましい。

第１の配線導体１１は、リード端子３１などを介して外部配線（不図示）と半導体素子３とを電気的に接続するための部材である。そのため、本実施形態における第１の配線導体１１は基板の主面上のみに配設されているが、特にこれに限られるものではない。例えば、第１の配線導体１１の一部が第１の絶縁部材９に埋設されていてもよい。特に、第１の配線導体１１の一部が第１の絶縁部材９に埋設されている場合、この埋設されている部分においては、複数の第１の配線導体１１の間に絶縁性の部材からなる第１の絶縁部材９が存在することとなる。そのため、複数の第１の配線導体１１の間における絶縁性を高めることができる。また、第１の配線導体１１の一部が第１の絶縁部材９に埋設されている場合、入出力端子７の側面から第１の配線導体１１を引き出して、この入出力端子７の側面において露出している部分でリード端子３１と電気的に接続してもよい。

リード端子３１としては、第１の配線導体１１と同様に導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料をリード端子３１として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。

本実施形態の半導体装置３３は、上記の実施形態に代表される素子収納用パッケージ１と、素子収納用パッケージ１の載置領域５ａ内に載置された半導体素子３と、枠体７と接合された、半導体素子３を封止する蓋体３５とを備えている。

本実施形態の半導体装置３３においては、基板の載置領域５ａに半導体素子３が載置されている。また、半導体素子３および第２の配線導体１７、並びに第１の配線導体１１および第２の配線導体１７は、それぞれ導線２７により接続されている。この半導体素子３に外部配線、第１の配線導体１１、第２の配線導体１７および導線２７を介して外部信号を入力することにより、半導体素子３から所望の出力を得ることができる。半導体素子３としては、例えば、ＬＤ素子に代表される、光ファイバに対して光を出射する発光素子、ＰＤ素子に代表される、光ファイバに対して光を受光する受光素子が挙げられる。

半導体素子３と第１の配線導体１１とは、例えば、導線２７を介して、いわゆるワイヤーボンディングにより電気的に接続することができる。このとき、基体５から離隔する導線２７によって、半導体素子３と第１の配線導体１１とが電気的に接続されることが好ましい。

蓋体３５は、枠体７と接合され、半導体素子３を封止するように設けられている。蓋体３５は、枠体７の上面に接合されている。そして、基体５、枠体７および蓋体３５で囲まれた空間において半導体素子３を封止している。このように半導体素子３を封止することによって、長期間の素子収納用パッケージ１の使用による半導体素子３の劣化を抑制することができる。蓋体３５としては、例えば、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。また、枠体７と蓋体３５は、例えばシーム溶接法によって接合することができる。また、枠体７と蓋体３５は、例えば、金−錫ロウを用いて接合してもよい。

以上、本発明の各実施形態にかかる素子収納用パッケージ１およびこれを備えた光半導体装置について説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施の形態の組み合わせを施すことは何等差し支えない。

１・・・素子収納用パッケージ
３・・・半導体素子
５・・・基体
５ａ・・・載置領域
７・・・枠体
７ａ・・・開口部
９・・・第１の絶縁部材
１１・・・第１の配線導体
１３・・・入出力端子
１５・・・絶縁性基板
１７・・・第２の配線導体
２１・・・コプレナー導体（第１のコプレナー導体）
２３・・・コプレナー配線基板
２５・・・載置基板
２７・・・導線
２９・・・第２のコプレナー導体
３１・・・リード端子
３３・・・半導体装置
３５・・・蓋体

Claims

上面に半導体素子が載置される載置領域を有する基体と、
該基体の上面であって前記載置領域を囲むように配設された、内周面および外周面に開口する開口部を有する枠体と、
第１の絶縁部材および該第１の絶縁部材の上面に配設された第１の配線導体を有した、前記枠体の前記開口部に挿入された入出力端子と、
前記基体の上面であって前記載置領域と前記入出力端子との間に配置され、絶縁性基板の上面に配設された第２の配線導体を有するとともに、前記第２の配線導体を間に挟むように前記絶縁性基板の前記載置領域側の上面に配設された一対のコプレナー導体を有し、前記入出力端子側の上面においては前記一対のコプレナー導体を有さないマイクロストリップ配線とされた、前記半導体素子および前記入出力端子を電気的に接続するコプレナー配線基板とを備えた素子収納用パッケージ。
前記絶縁性基板は、前記第１の絶縁部材よりも低誘電率の部材からなることを特徴とする請求項１に記載の素子収納用パッケージ。
前記第１の配線導体および前記第２の配線導体は、前記基体から離隔する導線によって電気的に接続されていることを特徴とする請求項１または２に記載の素子収納用パッケージ。
請求項１〜３のいずれか一つに記載の素子収納用パッケージと、
前記素子収納用パッケージの前記載置領域内に載置された前記半導体素子と、
前記枠体と接合された、前記半導体素子を封止する蓋体とを備えた半導体装置。