JP5708026B2 - 光半導体素子及びその製造方法 - Google Patents

Description

本発明は、光半導体素子及びその製造方法に関する。

近年、電子回路が構成でき、安価で大規模な集積技術が進んだ半導体プロセスを光回路に適用し、光ネットワークや光インターコネクション等の光通信に用いる光半導体素子を実現する技術が発展している。例えば、酸化シリコン（ＳｉＯ₂）等の絶縁層上に、シリコン（Ｓｉ）の導波路コア層とスラブ層を有するリブ型導波路構造を形成した、光スイッチをはじめとする各種光半導体素子が提案されている。

特開２００９−２５２９２１号公報 特開２００９−２５８５２７号公報 特表平９−５０３８６９号公報

半導体プロセスを利用して形成される光半導体素子では、導波路コア層の幅がその等価屈折率に影響する。導波路コア層の等価屈折率が変化すれば、その導波路コア層を伝播する光の位相が変化する。そのため、光が導波路コア層を伝播する間に、その導波路コア層の幅のばらつきによる位相変化が加わり、所定の位相の光を出力させることができない場合があった。例えば、一対の導波路コア層を含む干渉計型の光スイッチの場合、双方或いは一方の導波路コア層の幅のばらつきによって生じる位相変化のために、初期干渉状態が不定になることが起こり得る。これまでの光半導体素子では、導波路コア層の幅のばらつきに対する許容範囲が狭いという問題点があった。

本発明の一観点によれば、クラッド層と、前記クラッド層上に設けられ、導波路コア層と、前記導波路コア層の両側にそれぞれ接続された、前記導波路コア層よりも薄いスラブ層とを有する第１半導体層と、前記導波路コア層の側面及び前記スラブ層の上面を被覆する絶縁層と、前記導波路コア層の側方で前記スラブ層の上方に、前記絶縁層を介して設けられ、前記導波路コア層と光学的に接続された第２半導体層とを含む光半導体素子が提供される。ここで、前記スラブ層の厚さと前記第２半導体層の主要部の厚さの合計が、前記導波路コア層の厚さの半分以上、前記導波路コア層の厚さ以下である。また、前記導波路コア層の両側の前記スラブ層は、一方がｐ型領域を有し、他方がｎ型領域を有する。

開示の光半導体素子によれば、導波路コア層の幅のばらつきを許容し、そのばらつきが光の伝播に及ぼす影響を抑制することが可能になる。

光半導体素子の構成例を示す図である。 光スイッチの一例の要部平面模式図である。 光スイッチの一例の要部断面模式図（その１）である。 光スイッチの一例の要部断面模式図（その２）である。 光スイッチの一例の要部断面模式図（その３）である。 別形態の光スイッチの一例を示す図（その１）である。 別形態の光スイッチの一例を示す図（その２）である。 導波路コア層の幅のばらつきと位相変化の関係の一例を示す図である。 総スラブ厚さに対する位相変化率の関係の一例を示す図である。 光スイッチの一例の要部断面模式図（その４）である。 半導体層の変形例を示す図（その１）である。 半導体層の変形例を示す図（その２）である。 光スイッチの別例の要部断面模式図である。 光スイッチの第１形成工程の説明図である。 光スイッチの第２形成工程の説明図である。 光スイッチの第３形成工程の説明図である。 光スイッチの第４形成工程の説明図である。 光スイッチの第５形成工程の説明図である。 光スイッチの第６形成工程の説明図である。 光スイッチの第７形成工程の説明図である。 光スイッチの第８形成工程の説明図である。 光スイッチの第９形成工程の説明図である。 電子回路と集積した光スイッチの一例を示す図である。 加熱によって位相変調を行う光スイッチの一例を示す図である。

図１は光半導体素子の構成例を示す図である。
図１に示す光半導体素子１は、クラッド層２、第１半導体層３、絶縁層４、及び第２半導体層５を有している。第１半導体層３は、導波路コア層３ａ及びスラブ層３ｂを含んでいる。

クラッド層２には、導波路コア層３ａ及びスラブ層３ｂを含む第１半導体層３の屈折率よりも低い屈折率を示す材料が用いられる。例えば、クラッド層２には、ＳｉＯ₂等の絶縁材料が用いられる。

第１半導体層３は、クラッド層２上に設けられている。第１半導体層３には、Ｓｉ等の半導体が用いられ、このような第１半導体層３に、導波路コア層３ａ及びスラブ層３ｂが設けられている。導波路コア層３ａは、クラッド層２上に、所定の厚さ及び幅となるように設けられている。スラブ層３ｂは、クラッド層２上で、導波路コア層３ａの両側に接続されるように、且つ、導波路コア層３ａよりも薄くなるように、設けられている。

絶縁層４は、少なくとも第１半導体層３の導波路コア層３ａの側面及びスラブ層３ｂの上面を被覆するように、設けられている。第２半導体層５は、導波路コア層３ａの側方で、スラブ層３ｂの上方に、絶縁層４を介して設けられている。第１半導体層３の導波路コア層３ａ及びスラブ層３ｂと、第２半導体層５との間は、絶縁層４によって電気的に分離されている。

光半導体素子１では、第１半導体層３の導波路コア層３ａを光が伝播する際、絶縁層４を介して設けられた第２半導体層５にも光場が広がるようになっている。それにより、導波路コア層３ａの幅にばらつきがあっても、そのばらつきによる伝播光の位相変化を抑えることが可能になっている。

以下、光半導体素子について、より詳細に説明する。
ここでは、光半導体素子として光スイッチを例に説明する。
図２は光スイッチの一例の要部平面模式図である。図３〜図５は光スイッチの一例の要部断面模式図である。尚、図２には、光スイッチが備える主な要素の平面レイアウトを模式的に示している。また、図３は図２のＸ−Ｘ位置に相当する断面の模式図、図４は図２のＹ−Ｙ位置に相当する断面の模式図、図５は図２のＺ−Ｚ位置に相当する断面の模式図である。

図２に示すように、光スイッチ１０は、位相シフタとしての機能を有する２つのアーム部２０Ａ，２０Ｂが、２つの２入力２出力の光カプラ３０Ａ，３０Ｂに接続されているマッハツェンダ型干渉計を備えた光干渉型光スイッチである。光カプラ３０Ａ，３０Ｂには、例えば、分岐比５０：５０のマルチモード干渉型光カプラを用いることができる。一方の光カプラ３０Ａには、更に２つの導波路４０Ａ，４０Ｂが接続され、他方の光カプラ３０Ｂにも同様に、２つの導波路４０Ｃ，４０Ｄが接続されている。

アーム部２０Ａ，２０Ｂは、同種の構造とすることができる。ここでは一方のアーム部２０Ａを例に、その構造を説明する。
アーム部２０Ａは、図２に示すように、２つの光カプラ３０Ａ，３０Ｂの間を接続する導波路構造部２１、及び導波路構造部２１を挟んで設けられた一対の電極２２を含んでいる。導波路構造部２１の、一対の電極２２で挟まれた部分が、位相シフタとして機能する。

アーム部２０Ａの導波路構造部２１のうち、一対の電極２２で挟まれた位相シフタ部分は、図３に示すように、下部クラッド層２３上に設けられた、導波路コア層２１ａ、及びその導波路コア層２１ａの両側に接続されたスラブ層２１ｂを有している。即ち、導波路コア層２１ａとスラブ層２１ｂを含む、いわゆるリブ型導波路構造が形成されている。更に、導波路構造部２１は、導波路コア層２１ａの側方で、スラブ層２１ｂの上方に、絶縁層２１ｃ（上部クラッド層２４と一体の層として図示）を介して設けられた、半導体層２１ｄを有している。尚、図２では、スラブ層２１ｂ及び絶縁層２１ｃの図示を省略している。

導波路コア層２１ａには、導波路コア層２１ａを伝播する通信波長帯の信号光に対して透明な材料が用いられる。導波路コア層２１ａには、結晶半導体を用いることができる。導波路コア層２１ａに用い得る結晶半導体としては、Ｓｉ、シリコンゲルマニウム（ＳｉＧｅ）、インジウムリン（ＩｎＰ）、ガリウムヒ素（ＧａＡｓ）、或いはこれらの混晶等を挙げることができる。また、スラブ層２１ｂには、例えば、導波路コア層２１ａと同じ材料が用いられる。

尚、導波路コア層２１ａ及びスラブ層２１ｂは、例えば、下部クラッド層２３上に設けられた半導体層を、導波路コア層２１ａとなる隆起部分と、その両側のスラブ層２１ｂとなる薄層部分が形成されるように加工することで、形成することができる。例えば、半導体基板上に絶縁層（ＢＯＸ層）を介して半導体層（ＳＯＩ（Semiconductor On Insulator）層）が設けられたＳＯＩ基板を用いる。そのＢＯＸ層を下部クラッド層２３とし、その上のＳＯＩ層を所定形状に加工することで、導波路コア層２１ａ及びスラブ層２１ｂを得る。

導波路コア層２１ａの両側に設けられるスラブ層２１ｂのうち、一方のスラブ層２１ｂには、ホウ素（Ｂ）等のｐ型不純物がドーピングされたｐ型ドーピング領域２１ｅが設けられている。もう一方のスラブ層２１ｂには、リン（Ｐ）等のｎ型不純物がドーピングされたｎ型ドーピング領域２１ｆが設けられている。導波路コア層２１ａは、ノンドープの、或いはｐ型及びｎ型のキャリアが同数となるようにドーピングされた、ｉ型とされている。このようなｉ型の導波路コア層２１ａの両側に設けられたｐ型，ｎ型のスラブ層２１ｂがそれぞれ電極２２に接続され、ｐ−ｉ−ｎ型のダイオードが形成されている。

このような導波路コア層２１ａの側方で、スラブ層２１ｂの上方に、絶縁層２１ｃを介して、半導体層２１ｄが設けられている。
半導体層２１ｄは、導波路コア層２１ａと同様に、導波路コア層２１ａを伝播する通信波長帯の信号光に対して透明な材料が用いられる。半導体層２１ｄには、アモルファスシリコン等の非晶質半導体、或いはポリシリコン等の多結晶半導体を用いることができる。このほか、半導体層２１ｄには、ＳｉＧｅ、ＩｎＰ、ＧａＡｓ、或いはこれらの混晶等を用いることもできる。半導体層２１ｄには、例えば、ノンドープの半導体層が用いられる。半導体層２１ｄは、信号光が導波路コア層２１ａを伝播していく際の光場を広げる役割を果たす。

絶縁層２１ｃは、半導体層２１ｄと、導波路コア層２１ａ及びスラブ層２１ｂとを、電気的に分離している。絶縁層２１ｃには、例えば、ＳｉＯ₂を用いることができる。このほか、絶縁層２１ｃには、酸化アルミニウム（Ａｌ₂Ｏ₃）、ＳｉＯ_x、酸化窒化シリコン（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）等を用いることもできる。絶縁層２１ｃは、半導体層２１ｄと、導波路コア層２１ａ及びスラブ層２１ｂとを電気的に分離しつつ、半導体層２１ｄと導波路コア層２１ａとが光学的に接続されるような厚さで設けられている。

このような導波路構造部２１が形成される下部クラッド層２３には、ＳｉＯ₂のほか、Ａｌ₂Ｏ₃、ＳｉＯ_x、ＳｉＯＮ、ＳｉＮ等を用いることができる。また、上部クラッド層２４にも同様に、ＳｉＯ₂のほか、Ａｌ₂Ｏ₃、ＳｉＯ_x、ＳｉＯＮ、ＳｉＮ等を用いることができる。更に、上部クラッド層２４については、ポリイミド、ベンゾシクロブテン（ＢＣＢ）、各種ポリマーを用いることもできる。下部クラッド層２３及び上部クラッド層２４には、導波路コア層２１ａよりも低屈折率を示す材料が用いられる。

導波路構造部２１（導波路コア層２１ａ）は、図２に示したように、直線状部分と、その直線状部分と光カプラ３０Ａ，３０Ｂとの間の繋ぐ湾曲部分とを含む。電極２２は、導波路構造部２１の直線状部分を挟むように設けられており、半導体層２１ｄは、その直線状部分に設けられている。

導波路構造部２１の、半導体層２１ｄを設けない領域は、図４に示すような断面構造を有している。この領域は、下部クラッド層２３上に、導波路コア層２１ａ及びスラブ層２１ｂが設けられ、それらが上部クラッド層２４で覆われた構造を有している。図４の例では、上記した半導体層２１ｄ及び電極２２は設けられておらず、また、スラブ層２１ｂへのドーピングも行われていない。

半導体層２１ｄの端部は、例えば、図５に示すように、半導体層２１ｄを設けない領域に向かって徐々に薄くなるような（位相シフタに向かって徐々に厚くなるような）構造とすることができる。図５には一例として、半導体層２１ｄの厚さが、半導体層２１ｄを設けない領域に向かって階段状に減少していく形態を示している。

ここでは一方のアーム部２０Ａを例に、その構造を説明したが、もう一方のアーム部２０Ｂも、これと同様の構造とすることができる。
上記のような構成を有する光スイッチ１０では、例えば、一方の光カプラ３０Ａの２つの入力ポートにそれぞれ接続されている導波路４０Ａ，４０Ｂのいずれか、ここでは一例として導波路４０Ａから、信号光が入力される。入力された出力光は、光カプラ３０Ａで分波され、その分波された信号光が、光カプラ３０Ａの２つの出力ポートにそれぞれ接続されているアーム部２０Ａ，２０Ｂにそれぞれ出力される。

アーム部２０Ａ，２０Ｂで位相変調を行わない場合には、アーム部２０Ａ，２０Ｂをそれぞれ伝播する信号光は、アーム部２０Ａ，２０Ｂが２つの入力ポートにそれぞれ接続されているもう一方の光カプラ３０Ｂに入力される。光カプラ３０Ｂに入力された信号光は、光カプラ３０Ｂで合波され、その合波された信号光が、光カプラ３０Ｂの２つの出力ポートにそれぞれ接続されている導波路４０Ｃ，４０Ｄのいずれか、ここでは一例として導波路４０Ｃから、出力される。

また、アーム部２０Ａを伝播する信号光、アーム部２０Ｂを伝播する信号光は、必要に応じ、その位相が変化させられる（位相変調）。その際は、電極２２及びスラブ層２１ｂを介した電流注入により、導波路コア層２１ａにキャリアを注入し、その等価屈折率を変化させ、伝播する信号光の位相を変化させる。このような位相変調が、アーム部２０Ａ若しくはアーム部２０Ｂ、或いはアーム部２０Ａ，２０Ｂの双方で、行われる。位相変調後の信号光を含む光は、光カプラ３０Ｂで合波される。位相変調の際は、例えば、光カプラ３０Ｂで合波された光が、導波路４０Ｃ，４０Ｄのいずれかから出力されるような位相変調が施される。或いは、導波路４０Ｃ，４０Ｄのいずれからも出力されないような位相変調が施される。

光スイッチ１０では、上記のように、信号光が伝播するアーム部２０Ａ，２０Ｂについて、導波路コア層２１ａの側方で、スラブ層２１ｂの上方に、絶縁層２１ｃを介して半導体層２１ｄを設けている。半導体層２１ｄは、伝播する信号光に対して透明であり、導波路コア層２１ａやスラブ層２１ｂからは電気的に分離されている一方、導波路コア層２１ａと光学的に接続されている。

このような半導体層２１ｄを設けることで、信号光が導波路コア層２１ａを伝播していく際の光場を広げることができる。即ち、信号光は、主として下部クラッド層２３と上部クラッド層２４の間に挟まれた導波路コア層２１ａを伝播するが、その際、その導波路コア層２１ａに沿って設けられている、光学的に接続された半導体層２１ｄにも広がって伝播する。このように半導体層２１ｄによって光場を広げることで、導波路コア層２１ａの幅のばらつきの許容範囲を広げることが可能になる。

ここで、このような半導体層２１ｄを設けていない、別形態の光スイッチの一例を図６及び図７に示す。尚、図６には、光スイッチが備える主な要素の平面レイアウトを模式的に示している。また、図７は図６のＸ”−Ｘ”位置に相当する断面の模式図である。

図６及び図７に示す光スイッチ１００は、上記の光スイッチ１０で設けていた半導体層２１ｄを設けていない点で、光スイッチ１０と相違する。その他の構造は、光スイッチ１０と同様である。

即ち、光スイッチ１００では、光カプラ３００Ａ，３００Ｂに、例えば同種の構造を有するアーム部２００Ａ，２００Ｂが接続されている。更に、光カプラ３００Ａには導波路４００Ａ，４００Ｂが、光カプラ３００Ｂには導波路４００Ｃ，４００Ｄが、それぞれ接続されている。アーム部２００Ａ，２００Ｂはそれぞれ、下部クラッド層２３０と上部クラッド層２４０の間に設けられた導波路コア層２１０ａ及びスラブ層２１０ｂを有する導波路構造部２１０と、電極２２０を備えている。スラブ層２１０ｂには、ｐ型ドーピング領域２１０ｅ、ｎ型ドーピング領域２１０ｆが設けられている。

上記のような半導体層２１ｄを設けていない、この光スイッチ１００の場合、導波路コア層２１０ａの幅は、その等価屈折率に影響を及ぼし易い。例えば、下部クラッド層２３０及び上部クラッド層２４０にＳｉＯ₂を用い、導波路コア層２１０ａにＳｉを用いている場合、それらの比較的大きな屈折率差のために、信号光がそのＳｉの導波路コア層２１０ａに強く局在するようになる。このような状況では、伝播する信号光に対し、導波路コア層２１０ａの幅のばらつきによる等価屈折率の変化によって、比較的大きな位相変化が生じ得る。導波路コア層２１０ａを伝播する信号光に対し、その幅のばらつきによる位相変化が加わると、所望の位相の信号光を出力することができなくなる。

例えば、上記同様、アーム部２００Ａ，２００Ｂで位相変調を行わない場合には、導波路４００Ａ，４００Ｂのいずれかから入力された信号光は、アーム部２００Ａ，２００Ｂを伝播し、光カプラ３００Ｂで合波され、導波路４００Ｃ，４００Ｄのいずれかから出力される。しかし、アーム部２００Ａ，２００Ｂの双方或いは双方の導波路コア層２１０ａに幅のばらつきがあると、そのばらつきによって生じる位相変化が加わることで、導波路４００Ｃ，４００Ｄの双方から信号光が出力されることが起こり得る。即ち、光スイッチ１００の初期干渉状態が不定になってしまうといったことが起こる可能性がある。

このような不定状態は、導波路コア層２１０ａの幅のばらつきによって生じる位相変化を相殺するような位相調整を、一対の電極２２０及びスラブ層２１０ｂを用いた電流注入によって、予め行っておくことで回避することが可能である。しかし、そのような位相調整を行う手間がかかる、各光スイッチ１００について位相調整を行う必要がある、光スイッチ１００の動作時に位相調整に要する電力が余計にかかる、といった問題が生じ得る。

これに対し、上記の光スイッチ１０では、導波路コア層２１ａの両側に、伝播する信号光に対して透明な半導体層２１ｄを設け、信号光が伝播する際の光場を広げる。それにより、たとえ導波路コア層２１ａの幅にばらつきが生じていたとしても、そのばらつきが伝播する信号光の位相に及ぼす影響を抑制することができる。そのため、この光スイッチ１０では、導波路コア層２１ａの幅のばらつきを、ある程度許容することができる。更に、この光スイッチ１０では、上記の光スイッチ１００（図６，図７）で行っていたような、導波路コア層２１０ａの幅のばらつきによる位相変化を相殺するための位相調整が不要になる。

光スイッチ１０では、半導体層２１ｄを、絶縁層２１ｃにより、導波路コア層２１ａ及びスラブ層２１ｂと電気的に分離しているため、半導体層２１ｄには電流が流れず、半導体層２１ｄまで広がって伝播する信号光の損失を抑制することができる。更に、半導体層２１ｄをノンドープとすることで、信号光の損失を一層に抑制することが可能になる。

ここで、導波路コア層の幅のばらつきと位相変化の関係の一例を図８に示す。
図８には、半導体層２１ｄを含む光スイッチ１０での導波路コア層２１ａの幅のばらつき（ｎｍ）と位相変化（Π）の関係の一例を実線で示している。ここでは、光スイッチ１０（図２，図３）について、導波路コア層２１ａを、幅Ｗａが約５００ｎｍ、厚さＴａが約２５０ｎｍのＳｉ層とし、スラブ層２１ｂを、厚さＴｂが約５０ｎｍのＳｉ層としている。導波路コア層２１ａには、ｐ型，ｎ型不純物を共に約１×１０¹⁹ｃｍ^-3ドーピングし、その両側のスラブ層２１ｂには、ｐ型，ｎ型不純物をそれぞれ約１×１０¹⁹ｃｍ^-3ドーピングしている。絶縁層２１ｃは、厚さＴｃが約１０ｎｍのＳｉＯ₂層とし、半導体層２１ｄは、幅Ｗｄが約２μｍ、厚さＴｄが約１５０ｎｍのアモルファスシリコン層としている。位相シフタ長（電極２２に挟まれた導波路構造部２１の長さ）は、約１ｍｍとしている。

また、図８には、比較のため、半導体層２１ｄを含まない光スイッチ１００での導波路コア層２１０ａの幅のばらつき（ｎｍ）と位相変化（Π）の関係の一例を点線及び鎖線で併せて示している。ここでは、光スイッチ１００（図６，図７）について、光スイッチ１０と同様に、導波路コア層２１０ａを、幅Ｗａが約５００ｎｍ、厚さＴａが約２５０ｎｍのＳｉ層とし、スラブ層２１０ｂを、厚さＴｂが約５０ｎｍ又は約１００ｎｍのＳｉ層としている。図８には、Ｔｂが約５０ｎｍの場合を点線で、Ｔｂが１００ｎｍの場合を鎖線で、それぞれ示している。導波路コア層２１０ａには、ｐ型，ｎ型不純物を共に約１×１０¹⁹ｃｍ^-3ドーピングし、その両側のスラブ層２１０ｂには、ｐ型，ｎ型不純物をそれぞれ約１×１０¹⁹ｃｍ^-3ドーピングしている。位相シフタ長（電極２２０に挟まれた導波路構造部２１０の長さ）は、約１ｍｍとしている。

図８より、まず光スイッチ１００について、そのスラブ層２１０ｂの厚さＴｂを約５０ｎｍとした場合（点線）と、約１００ｎｍとした場合（鎖線）とを比較する。光スイッチ１００では、スラブ層２１０ｂを約１００ｎｍと厚くした場合の方が、約５０ｎｍと薄くした場合に比べて、導波路コア層幅のばらつきに対する位相変化が抑えられるようになる。これは、スラブ層２１０ｂを厚くすることで、導波路コア層２１０ａを伝播する信号光が、その厚いスラブ層２１０ｂにも広がるためである。

一方、光スイッチ１０，１００を比較した場合、スラブ層２１ｂ，２１０ｂの厚さＴｂが同じ約５０ｎｍであっても、半導体層２１ｄを設けた光スイッチ１０の方が、導波路コア層幅のばらつきに対する位相変化が大幅に抑えられるようになる。更に、半導体層２１ｄを設けた光スイッチ１０では、スラブ層２１０ｂの厚さＴｂを約１００ｎｍと厚くした光スイッチ１００と比べても、導波路コア層幅のばらつきに対する位相変化が大幅に抑えられるようになる。

図９には、総スラブ厚さに対する位相変化率の関係の一例を示している。
ここで、総スラブ厚さとは、上記のような半導体層２１ｄを設けていない光スイッチ１００の場合には、そのスラブ層２１０ｂの厚さＴｂを表す。半導体層２１ｄを設けた光スイッチ１０の場合には、そのスラブ層２１ｂの厚さＴｂと半導体層２１ｄの厚さＴｄの合計厚さＴｂ＋Ｔｄを表す。上記図８に関して例示した光スイッチ１０の場合、総スラブ厚さは約２００ｎｍ（Ｔｂ＋Ｔｄ＝約５０ｎｍ＋約１５０ｎｍ）となる。

また、位相変化率とは、上記図８に示した導波路コア層幅のばらつきと位相変化の関係における傾きを表す。
図９より、総スラブ厚さが約２００ｎｍの、半導体層２１ｄを設けた光スイッチ１０では、総スラブ厚さが約５０ｎｍの、半導体層２１ｄを設けていない光スイッチ１００に比べ、位相変化率をおよそ１／８に抑えることができる。更に、光スイッチ１０では、総スラブ厚さを約１００ｎｍとした光スイッチ１００と比べても、位相変化率をおよそ１／５に抑えることができる。

図８及び図９より、光スイッチ１０によれば、導波路コア層２１ａの側方に半導体層２１ｄを設けることで、導波路コア層２１ａの幅のばらつきによる位相ずれの発生が効果的に抑えられるということができる。

導波路コア層２１ａの幅のばらつきに対する位相変化率を十分に抑えるためには、光スイッチ１０における総スラブ厚さＴｂ＋Ｔｄを、導波路コア層２１ａの厚さＴａの半分（上記の例では約２５０ｎｍ／２＝約１２５ｎｍ）以上とすることが好ましい。

更に、光スイッチ１０における総スラブ厚さＴｂ＋Ｔｄは、導波路コア層２１ａの厚さＴａ以下とすることが好ましい。総スラブ厚さＴｂ＋Ｔｄが導波路コア層２１ａの厚さＴａを上回るようになると、導波路コア層２１ａに光を閉じ込める構造がなくなるため、半導体層２１ｄに広がる光が増え、損失が大きくなる可能性があるためである。また、光スイッチ１００の場合も、導波路コア層２１０ａに光を閉じ込める構造がなくなるため、損失が大きくなる可能性があるためである。

光スイッチ１０において、半導体層２１ｄは、導波路コア層２１ａ（導波路構造部２１）の直線状部分に設け、湾曲部分には設けないようにすることができる（図２）。このようにすることで、導波路構造部２１の湾曲部分における導波路コア層２１ａの曲率を小さくすることができる。それにより、隣接する導波路構造部２１の間隔を狭くしたり、各導波路構造部２１自体のサイズを小さくしたりすることができ、光スイッチ１０の大型化を抑えて、伝播する信号光の位相揺らぎを緩和することが可能になる。

尚、以上の説明では、スラブ層２１ｂに形成するｐ型ドーピング領域２１ｅ及びｎ型ドーピング領域２１ｆのドーピング濃度を、ｐ型，ｎ型いずれの不純物についても約１×１０¹⁹ｃｍ^-3としたが、ドーピング濃度は、この例に限定されない。但し、ドーピング濃度が低くなるほど導波路コア層２１ａへのキャリア注入量は減り、また、ドーピング濃度が高くなるほど光の損失が増える点に留意する。

また、以上の説明では、光スイッチ１０について、２つのアーム部２０Ａ，２０Ｂを同種の構造とする場合を例示したが、それらを異種構造とすることも可能である。
例えば、上記の例では、アーム部２０Ａ，２０Ｂの双方に位相シフタの機能を持たせるようにしたが、いずれか一方にのみ位相シフタの機能を持たせるようにしてもよい。例えば、光スイッチ１０において、アーム部２０Ａのみを位相シフタとして機能させる場合、位相シフタの機能を有しないアーム部２０Ｂの断面は、図１０に示すような構造になる。尚、図１０は図２のＸ’−Ｘ’位置に相当する断面の模式図である。

図１０に示したように、アーム部２０Ｂについては、その導波路コア層２１ａの両側のスラブ層２１ｂに対し、ｐ型，ｎ型不純物のドーピングが行われない。その他の部分については、アーム部２０Ａと同様とすることができる。尚、このようにアーム部２０Ｂを位相シフタとして用いない場合、図２に示しているようなアーム部２０Ｂの電極２２は、必ずしも設けることを要しない。

また、以上の説明では、半導体層２１ｄの厚さを、末端に向かって階段状に薄くしていく場合を例示したが（図５）、半導体層２１ｄの構造は、この例に限定されるものではなく、例えば、次の図１１や図１２に示すような構造とすることもできる。尚、図１１は図２のＺ−Ｚ位置に相当する断面の模式図であり、図１２は半導体層末端付近を平面的に見た模式図である。

図１１に示すように、半導体層２１ｄは、その厚さを、末端に向かって連続的に減少させていく構造とすることもできる。また、図１２に示すように、半導体層２１ｄは、端部に至るまで厚さは一定としたまま、幅を末端に向かって連続的に減少させていく構造とすることもできる。尚、半導体層２１ｄは、厚さは一定のまま、幅を末端に向かって階段状に減少させていく構造とすることも可能である。

また、以上の説明では、半導体層２１ｄを導波路コア層２１ａの側方でスラブ層２１ｂの上方に設ける場合を例示したが、半導体層２１ｄの配置領域、形状は、上記の例には限定されない。

図１３は光スイッチの別例の要部断面模式図である。
図１３に示すように、半導体層２１ｄは、導波路コア層２１ａと光学的に結合しない程度、例えば１μｍ程度、導波路コア層２１ａから離間していれば、導波路コア層２１ａの上方にも設けられていて構わない。導波路コア層２１ａと、その上方の半導体層２１ｄの間には、それらよりも低屈折率の上部クラッド層２５が設けられる。

この場合、半導体層２１ｄは、製造上、上部クラッド層２５の側壁を覆うように形成され得る。半導体層２１ｄを、その主要部Ｍの上面が、導波路コア層２１ａの上面よりも低くなるような厚さで形成していると、その高低差に相当する部分Ｑにも半導体層２１ｄが形成され得る。但し、半導体層２１ｄの主要部Ｍと共に、このような部分Ｑに半導体層２１ｄが形成されるとしても、当該部分Ｑでの半導体層２１ｄの厚さＴｑが、光学的に影響しない程度、例えば１０ｎｍ程度であれば、素子特性への影響は回避することができる。

続いて、光スイッチの一例について、その形成方法を、図１４〜図２２を参照して、順に説明する。
図１４は光スイッチの第１形成工程の説明図である。

まず、図１４に示すようなＳＯＩ基板６１０を用意する。ＳＯＩ基板６１０は、半導体基板６１１、ＢＯＸ層６１２、及びＳＯＩ層６１３を含む。半導体基板６１１には、例えば、Ｓｉ基板を用いることができる。ＢＯＸ層６１２には、例えば、厚さ約３μｍのＳｉＯ₂層を用いることができる。ＳＯＩ層６１３には、例えば、厚さ約２５０ｎｍのＳｉ層を用いることができる。尚、このＳＯＩ基板６１０のＢＯＸ層６１２は、下部クラッド層として用いられ、ＳＯＩ層６１３には、後述のように導波路コア層及びスラブ層が形成される。

このようなＳＯＩ基板６１０上に、図１４に示したように、ハードマスク６２０を形成する。ハードマスク６２０には、例えば、厚さ約１μｍのＳｉＯ₂層を用いることができる。尚、ハードマスク６２０の一部は、後述する上部クラッド層の一部となる。以下の説明では、このハードマスク６２０を、上部クラッド層６２０という場合がある。

図１５は光スイッチの第２形成工程の説明図である。
ハードマスク６２０の形成後は、図１５に示すように、そのハードマスク６２０を、導波路コア層の形成領域に残すように、パターニングする。例えば、ハードマスク６２０に、直線状部分と湾曲部分を含む、幅約５００ｎｍのライン状パターンを形成する。

図１６は光スイッチの第３形成工程の説明図である。
ハードマスク６２０のパターニング後は、そのパターニングされたハードマスク６２０をマスクにして、ＳＯＩ層６１３のエッチングを行う。このＳＯＩ層６１３のエッチングの際には、図１６に示すように、ハードマスク６２０で覆われていない領域については、ＢＯＸ層６１２上にＳＯＩ層６１３の下層部を残すように、エッチングを行う。これにより、ハードマスク（上部クラッド層）６２０の下に、導波路コア層６１３ａを形成し、導波路コア層６１３ａの両側に、導波路コア層６１３ａに接続された、導波路コア層６１３ａよりも薄い、スラブ層６１３ｂを形成する。

ＳＯＩ層６１３のエッチングの際、ハードマスク６２０で覆われていない領域のＢＯＸ層６１２上に、例えば厚さ約５０ｎｍのＳＯＩ層６１３を残すようにすれば、厚さ約２５０ｎｍの導波路コア層６１３ａと、その両側に厚さ約５０ｎｍのスラブ層６１３ｂを形成することができる。

図１７は光スイッチの第４形成工程の説明図である。
導波路コア層６１３ａ及びスラブ層６１３ｂの形成後は、導波路コア層６１３ａの両側に形成されたスラブ層６１３ｂに対してそれぞれ、ｐ型，ｎ型不純物をドーピングする。図１７に示すように、一方のスラブ層６１３ｂには、Ｂ等のｐ型不純物を約１×１０¹⁹ｃｍ^-3ドーピングしてｐ型ドーピング領域６１３ｃを形成する。もう一方のスラブ層６１３ｂには、Ｐ等のｎ型不純物を約１×１０¹⁹ｃｍ^-3ドーピングしてｎ型ドーピング領域６１３ｄを形成する。ドーピング後は、活性化アニールを行う。

図１８は光スイッチの第５形成工程の説明図である。
スラブ層６１３ｂへのドーピング後は、図１８に示すように、スラブ層６１３ｂの上面、導波路コア層６１３ａの側面、並びに上部クラッド層（ハードマスク）６２０の側面及び上面に、絶縁層６３０を形成する。絶縁層６３０としては、例えば、厚さ約１０ｎｍのＳｉＯ₂層を形成することができる。

尚、この絶縁層６３０は、導波路コア層６１３ａ及びスラブ層６１３ｂと、後述する半導体層とを、光学的に接続させる一方で、電気的には分離する役割を果たす。そのため、絶縁層６３０は、少なくともスラブ層６１３ｂの上面と導波路コア層６１３ａの側面に形成されていればよい。その場合、例えば、熱酸化でスラブ層６１３ｂの上面と導波路コア層６１３ａの側面に酸化膜を形成し、それを絶縁層６３０として用いることも可能である。

図１９は光スイッチの第６形成工程の説明図である。
絶縁層６３０の形成後は、図１９に示すように、形成した絶縁層６３０上に、半導体層６４０を形成する。半導体層６４０には、例えば、アモルファスシリコン層を用いることができる。

半導体層６４０は、スラブ層６１３ｂ上に形成されるその主要部（導波路コア層６１３ａ及び上部クラッド層６２０の側壁に沿って形成された部分を除く、スラブ層６１３ｂ上の部分）の上面が、導波路コア層６１３ａの上面よりも低くなるような厚さで、形成する。更に、半導体層６４０は、導波路コア層６１３ａの厚さの半分以上となるような厚さで、形成する。また、導波路コア層６１３ａ及び上部クラッド層６２０の側壁に沿って形成される部分の厚さが約１０ｎｍとなるように、半導体層６４０を形成する。

例えば、絶縁層６３０上に、半導体層６４０として、厚さ約１５０ｎｍのアモルファスシリコン層を形成する。半導体層６４０にアモルファスシリコン層を用いる場合には、アモルファスシリコン層の形成後、スパッタを行い、更に水素（Ｈ₂）を含む雰囲気中でアニールを行うことで、アモルファスシリコン層のＳｉを水素（Ｈ）で終端する（水素化アモルファスシリコン）。

図２０は光スイッチの第７形成工程の説明図である。
半導体層６４０の形成後は、図２０に示すように、形成した半導体層６４０上に、上部クラッド層６５０を形成する。上部クラッド層６５０としては、例えば、厚さ約１μｍのＳｉＯ₂層を形成することができる。

図２１は光スイッチの第８形成工程の説明図である。
上部クラッド層６５０の形成後は、図２１に示すように、ＣＭＰ（Chemical Mechanical Planarization）による平坦化を行う。これにより、導波路コア層６１３ａの上方には、上部クラッド層（ハードマスク）６２０が表出し、スラブ層６１３ｂの上方には、上部クラッド層６５０が、上部クラッド層６２０との間に絶縁層６３０及び半導体層６４０を挟んで表出した状態が得られる。

図２２は光スイッチの第９形成工程の説明図である。
平坦化後は、図２２に示すように、スラブ層６１３ｂに形成したｐ型ドーピング領域６１３ｃ、及びｎ型ドーピング領域６１３ｄにそれぞれ接続されるように、一対の電極６６０を形成する。例えば、上部クラッド層６５０、半導体層６４０及び絶縁層６３０を貫通し、ｐ型ドーピング領域６１３ｃ及びｎ型ドーピング領域６１３ｄにそれぞれ達する孔６６０ａを形成し、孔６６０ａに電極６６０を形成する。これにより、電極６６０の底面とｐ型ドーピング領域６１３ｃ及びｎ型ドーピング領域６１３ｄを接続する。電極６６０には、アルミニウム（Ａｌ）等の金属材料を用いることができる。

尚、ｐ型ドーピング領域６１３ｃの一部、及びｎ型ドーピング領域６１３ｄの一部を貫通し、ＢＯＸ層６１２に達する孔６６０ａを形成し、そこに電極６６０を形成することもできる。この場合、電極６６０の側面にｐ型ドーピング領域６１３ｃ及びｎ型ドーピング領域６１３ｄが接続される。

以上の工程により、図２２に示したような光スイッチ６００が得られる。
尚、この光スイッチ６００では、導波路コア層６１３ａ及び上部クラッド層６２０の側壁に沿って半導体層６４０が形成されるが、それが光学的に影響しない程度の厚さであれば、このような部分に半導体層６４０が形成されていても構わない。

以上、光スイッチ６００を例に、その形成方法を説明した。
尚、図１４〜図２２には、光スイッチ６００における１つのアーム部に着目し、その形成方法を例示したが、勿論、当該アーム部と共に、光スイッチ６００が備える別のアーム部を同時に形成することが可能である。

また、光スイッチ６００に用いる材料は、上記の例には限定されない。例えば、導波路コア層６１３ａ及びスラブ層６１３ｂを形成するＳＯＩ層６１３には、Ｓｉのほか、ＳｉＧｅ、ＩｎＰ，ＧａＡｓ、或いはこれらの混晶等を用いることもできる。また、導波路コア層６１３ａの側方に設ける半導体層６４０には、アモルファスシリコンのほか、ポリシリコン、ＩｎＰ、ＧａＡｓ等を用いることも可能である。ＳＯＩ層６１３及び半導体層６４０には、通信波長帯の信号光に対して透明な材料を用いることができる。

また、半導体基板６１１には、Ｓｉ基板のほか、石英、ＧａＡｓ、ＩｎＰ等の基板を用いることもできる。但し、Ｓｉ基板は、低コストであり、また、ドライバ等の電子回路との集積が比較的容易である等の利点を有している。電子回路と集積した光スイッチの一例を図２３に示す。尚、図２３には、光スイッチが備える主な要素の平面レイアウトを模式的に示している。

図２３には、所定の基板上、例えばＳｉ基板上に、光スイッチ１０ａと２つのＣＭＯＳ（Complementary Metal Oxide Semiconductor）ドライバ回路７１０，７２０が集積された光半導体素子７００を例示している。尚、この図２３の光半導体素子７００における光スイッチ１０ａは、対向する２つの導波路構造部２１に挟まれる領域に、双方の導波路構造部２１で用いられる共通の電極２２ａを設けている点で、上記光スイッチ１０と相違する。

光半導体素子７００では、一方の導波路構造部２１を挟む電極２２，２２ａに、一方のＣＭＯＳドライバ回路７１０が、配線等を含む導電部７１１ａ，７１２ｂ（点線で図示）を介して、電気的に接続されている。また、もう一方の導波路構造部２１を挟む電極２２，２２ａには、もう一方のＣＭＯＳドライバ回路７２０が、配線等を含む導電部７２１ａ，７２１ｂ（点線で図示）を介して、電気的に接続されている。光半導体素子７００では、ＣＭＯＳドライバ回路７１０，７２０を用いて光スイッチ１０ａの動作（導波路構造部を伝播する信号光の位相調整）が制御される。

このような光半導体素子７００の基板としてＳｉ基板を用いると、ＣＭＯＳドライバ回路７１０，７２０及び光スイッチ１０ａを、いずれもＳｉプロセスを利用して形成することができ、他の基板を用いた場合に比べ、それらの集積を比較的容易に行うことができる。

尚、以上の説明では、各導波路構造部２１を伝播する信号光の位相変調を、一対の電極２２、或いは電極２２，２２ａを用いた電流注入によって行う場合を例示した（この点は、上記光スイッチ６００でも同様）。このほか、信号光の位相変調は、加熱によって行うことも可能である。このように加熱によって位相変調を行う光スイッチの一例を図２４に示す。

図２４に示すように、導波路コア層２１ａの上方の、上部クラッド層２４上に、ヒータ電極２６を設ける。このヒータ電極２６に通電を行うことによって、ヒータ電極２６を発熱させ、導波路コア層２１ａを加熱することにより、等価屈折率を変化させ、導波路コア層２１ａを伝播する信号光の位相変調を行う。

このようにヒータ電極２６を用いる場合にも、導波路コア層２１ａの側方で、スラブ層２１ｂの上方に、絶縁層２１ｃを介して半導体層２１ｄを設けておくことで、光場を広げ、導波路コア層２１ａの幅のばらつきを許容することが可能になる。尚、このようにヒータ電極２６を設ける場合にも、半導体層２１ｄは、図５、図１１或いは図１２に示したような構造とすることができる。また、このようにヒータ電極２６を設ける場合には、電極２２、スラブ層２１ｂのｐ型ドーピング領域２１ｅ及びｎ型ドーピング領域２１ｆの形成は不要になる。

また、以上の説明では、２入力２出力のマルチモード干渉型光カプラを例示したが、利用可能な光カプラは、これに限定されるものではない。例えば、方向性結合器型の２入力２出力光カプラを用いることもできる。但し、方向性結合器型の光カプラは、波長依存性が大きく、光スイッチが波長に対して均一の特性にならない可能性がある点に留意する。また、２入力２出力ではなく、例えば、１入力２出力と２入力１出力の光カプラを組み合わせて用いることもできる。但し、このような光カプラを組み合わせた光半導体素子の場合、それを変調器或いはゲートスイッチとすることはできるが、経路切り替えスイッチとすることはできない点に留意する。

以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） クラッド層と、
前記クラッド層上に設けられ、導波路コア層と、前記導波路コア層の両側にそれぞれ接続された、前記導波路コア層よりも薄いスラブ層とを有する第１半導体層と、
前記導波路コア層の側面及び前記スラブ層の上面を被覆する絶縁層と、
前記導波路コア層の側方で前記スラブ層の上方に、前記絶縁層を介して設けられ、前記導波路コア層と光学的に接続された第２半導体層と、
を含むことを特徴とする光半導体素子。

（付記２） 前記第２半導体層は、非晶質半導体層又は多結晶半導体層であることを特徴とする付記１に記載の光半導体素子。
（付記３） 前記第２半導体層は、ノンドープであることを特徴とする付記１又は２に記載の光半導体素子。

（付記４） 前記スラブ層の厚さと前記第２半導体層の主要部の厚さの合計が、前記導波路コア層の厚さの半分以上、前記導波路コア層の厚さ以下であることを特徴とする付記１乃至３のいずれかに記載の光半導体素子。

（付記５） 前記導波路コア層は、ｉ型であり、前記導波路コア層の両側の前記スラブ層は、一方がｐ型で他方がｎ型であることを特徴とする付記１乃至４のいずれかに記載の光半導体素子。

（付記６） 前記導波路コア層の上方にヒータ電極が設けられていることを特徴とする付記１乃至４のいずれかに記載の光半導体素子。
（付記７） 前記導波路コア層は、直線状部分と湾曲部分とを有し、前記第２半導体層は、前記直線状部分の側方に設けられていることを特徴とする付記１乃至６のいずれかに記載の光半導体素子。

（付記８） 前記第２半導体層は、末端に向かって厚さ又は幅が縮小するように設けられていることを特徴とする付記１乃至７のいずれかに記載の光半導体素子。
（付記９） クラッド層上に設けられ、第１導波路コア層と、前記第１導波路コア層の両側にそれぞれ接続された、前記第１導波路コア層よりも薄い第１スラブ層とを有する第１半導体層と、
前記第１導波路コア層の側面及び前記第１スラブ層の上面を被覆する第１絶縁層と、
前記第１導波路コア層の側方で前記第１スラブ層の上方に、前記第１絶縁層を介して設けられ、前記第1導波路コア層と光学的に接続された第２半導体層と、
を含む第１導波路構造部と、
クラッド層上に設けられ、第２導波路コア層と、前記第２導波路コア層の両側にそれぞれ接続された、前記第２導波路コア層よりも薄い第２スラブ層とを有する第３半導体層と、
前記第２導波路コア層の側面及び前記第２スラブ層の上面を被覆する第２絶縁層と、
前記第２導波路コア層の側方で前記第２スラブ層の上方に、前記第２絶縁層を介して設けられ、前記第２導波路コア層と光学的に接続された第４半導体層と、
を含む第２導波路構造部と、
前記第１導波路構造部と前記第２導波路構造部に接続され、入力光を前記第１導波路コア層と前記第２導波路コア層に分波する第１光カプラと、
前記第１導波路構造部と前記第２導波路構造部に接続され、前記第１導波路コア層と前記第２導波路コア層の伝播光を合波する第２光カプラと、
を含むことを特徴とする光半導体素子。

（付記１０） クラッド層上に、導波路コア層と、前記導波路コア層の両側に接続された、前記導波路コア層よりも薄いスラブ層とを有する第１半導体層を形成する工程と、
前記導波路コア層の側面及び前記スラブ層の上面を被覆する絶縁層を形成する工程と、
前記導波路コア層と光学的に接続されるように、前記導波路コア層の側方で前記スラブ層の上方に、前記絶縁層を介して第２半導体層を形成する工程と、
を含むことを特徴とする光半導体素子の製造方法。

１，７００ 光半導体素子
２ クラッド層
３ 第１半導体層
３ａ，２１ａ，２１０ａ，６１３ａ 導波路コア層
３ｂ，２１ｂ，２１０ｂ，６１３ｂ スラブ層
４，２１ｃ，６３０ 絶縁層
５ 第２半導体層
１０，１０ａ，１００，６００ 光スイッチ
２０Ａ，２０Ｂ，２００Ａ，２００Ｂ アーム部
２１，２１０ 導波路構造部
２１ｄ，６４０ 半導体層
２１ｅ，２１０ｅ，６１３ｃ ｐ型ドーピング領域
２１ｆ，２１０ｆ，６１３ｄ ｎ型ドーピング領域
２２，２２ａ，２２０，６６０ 電極
２３，２３０ 下部クラッド層
２４，２５，２４０，６５０ 上部クラッド層
２６ ヒータ電極
３０Ａ，３０Ｂ，３００Ａ，３００Ｂ 光カプラ
４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ，４００Ａ，４００Ｂ，４００Ｃ，４００Ｄ 導波路
６１０ ＳＯＩ基板
６１１ 半導体基板
６１２ ＢＯＸ層
６１３ ＳＯＩ層
６２０ ハードマスク
６６０ａ 孔
７１０，７２０ ＣＭＯＳドライバ回路
７１１ａ，７２１ａ 導電部

Claims (7)

1. クラッド層と、
   前記クラッド層上に設けられ、導波路コア層と、前記導波路コア層の両側にそれぞれ接続された、前記導波路コア層よりも薄いスラブ層とを有する第１半導体層と、
   前記導波路コア層の側面及び前記スラブ層の上面を被覆する絶縁層と、
   前記導波路コア層の側方で前記スラブ層の上方に、前記絶縁層を介して設けられ、前記導波路コア層と光学的に接続された第２半導体層と、
   を含み、
   前記スラブ層の厚さと前記第２半導体層の主要部の厚さの合計が、前記導波路コア層の厚さの半分以上、前記導波路コア層の厚さ以下であることを特徴とする光半導体素子。
2. クラッド層と、
   前記クラッド層上に設けられ、導波路コア層と、前記導波路コア層の両側にそれぞれ接続された、前記導波路コア層よりも薄いスラブ層とを有する第１半導体層と、
   前記導波路コア層の側面及び前記スラブ層の上面を被覆する絶縁層と、
   前記導波路コア層の側方で前記スラブ層の上方に、前記絶縁層を介して設けられ、前記導波路コア層と光学的に接続された第２半導体層と、
   を含み、
   前記導波路コア層の両側の前記スラブ層は、一方がｐ型領域を有し、他方がｎ型領域を有することを特徴とする光半導体素子。
3. 前記第２半導体層は、非晶質半導体層又は多結晶半導体層であることを特徴とする請求項１又は２に記載の光半導体素子。
4. 前記導波路コア層は、直線状部分と湾曲部分とを有し、前記第２半導体層は、前記直線状部分の側方に設けられていることを特徴とする請求項１乃至３のいずれかに記載の光半導体素子。
5. 第１クラッド層上に設けられ、第１導波路コア層と、前記第１導波路コア層の両側にそれぞれ接続された、前記第１導波路コア層よりも薄い第１スラブ層とを有する第１半導体層と、
   前記第１導波路コア層の側面及び前記第１スラブ層の上面を被覆する第１絶縁層と、
   前記第１導波路コア層の側方で前記第１スラブ層の上方に、前記第１絶縁層を介して設けられ、前記第１導波路コア層と光学的に接続された第２半導体層と、
   を含み、
   前記第１導波路コア層の両側の前記第１スラブ層は、一方がｐ型領域を有し、他方がｎ型領域を有する第１導波路構造部と、
   第２クラッド層上に設けられ、第２導波路コア層と、前記第２導波路コア層の両側にそれぞれ接続された、前記第２導波路コア層よりも薄い第２スラブ層とを有する第３半導体層と、
   前記第２導波路コア層の側面及び前記第２スラブ層の上面を被覆する第２絶縁層と、
   前記第２導波路コア層の側方で前記第２スラブ層の上方に、前記第２絶縁層を介して設けられ、前記第２導波路コア層と光学的に接続された第４半導体層と、
   を含む第２導波路構造部と、
   前記第１導波路構造部と前記第２導波路構造部に接続され、入力光を前記第１導波路コア層と前記第２導波路コア層に分波する第１光カプラと、
   前記第１導波路構造部と前記第２導波路構造部に接続され、前記第１導波路コア層と前記第２導波路コア層の伝播光を合波する第２光カプラと、
   前記第１導波路構造部の前記ｐ型領域と前記ｎ型領域にそれぞれ接続された電極と、
   を含むことを特徴とする光半導体素子。
6. クラッド層上に、導波路コア層と、前記導波路コア層の両側にそれぞれ接続された、前記導波路コア層よりも薄いスラブ層とを有する第１半導体層を形成する工程と、
   前記導波路コア層の側面及び前記スラブ層の上面を被覆する絶縁層を形成する工程と、
   前記導波路コア層と光学的に接続されるように、前記導波路コア層の側方で前記スラブ層の上方に、前記絶縁層を介して第２半導体層を形成する工程と、
   を含み、
   前記スラブ層の厚さと前記第２半導体層の主要部の厚さの合計を、前記導波路コア層の厚さの半分以上、前記導波路コア層の厚さ以下とすることを特徴とする光半導体素子の製造方法。
7. クラッド層上に、導波路コア層と、前記導波路コア層の両側にそれぞれ接続された、前記導波路コア層よりも薄いスラブ層とを有する第１半導体層を形成する工程と、
   前記導波路コア層の側面及び前記スラブ層の上面を被覆する絶縁層を形成する工程と、
   前記導波路コア層と光学的に接続されるように、前記導波路コア層の側方で前記スラブ層の上方に、前記絶縁層を介して第２半導体層を形成する工程と、
   を含み、
   前記導波路コア層の両側の前記スラブ層は、一方がｐ型領域を有し、他方がｎ型領域を有することを特徴とする光半導体素子の製造方法。
   

Images