[go: up one dir, main page]

JP5703928B2 - Key device - Google Patents

Key device Download PDF

Info

Publication number
JP5703928B2
JP5703928B2 JP2011094209A JP2011094209A JP5703928B2 JP 5703928 B2 JP5703928 B2 JP 5703928B2 JP 2011094209 A JP2011094209 A JP 2011094209A JP 2011094209 A JP2011094209 A JP 2011094209A JP 5703928 B2 JP5703928 B2 JP 5703928B2
Authority
JP
Japan
Prior art keywords
key
output
signal
side contact
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011094209A
Other languages
Japanese (ja)
Other versions
JP2012226589A (en
Inventor
浩一郎 渡辺
浩一郎 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2011094209A priority Critical patent/JP5703928B2/en
Publication of JP2012226589A publication Critical patent/JP2012226589A/en
Application granted granted Critical
Publication of JP5703928B2 publication Critical patent/JP5703928B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Input From Keyboards Or The Like (AREA)

Description

本発明は、電子機器のキーボードなどに使用されるキー装置に関する。   The present invention relates to a key device used for a keyboard of an electronic device.

一般に、電子機器のキーボードに配列された個々のキー装置は、例えばプリント基板において、キーサンプリング信号が加えられる櫛歯形状の入力側接点と同櫛歯形状の出力側接点とを互い違いに一定間隔で隣接するように組み合わせたキー接点を有する。そして、この基板上のキー接点にカーボンゴムからなるキー部材を押下接触させることで、前記入力側接点と出力側接点とを導通させ、前記キーサンプリング信号をキー入力として導出している。   In general, the individual key devices arranged on the keyboard of an electronic device are configured such that, for example, on a printed circuit board, the comb-shaped input side contact to which a key sampling signal is applied and the comb-shaped output side contact are alternately spaced at regular intervals. The key contacts are combined so as to be adjacent to each other. A key member made of carbon rubber is pressed and brought into contact with the key contact on the substrate, whereby the input side contact and the output side contact are brought into conduction, and the key sampling signal is derived as a key input.

しかしながら、基板上のキー接点にカーボンゴムの破片や金属片などの導電性の異物が入り込み入出力間がショートしてしまうと、出力側接点からはキー入力信号が停止することなく導出される状態となり、電子機器を制御するCPUではキーロック状態(フリーズ状態)となってしまう。   However, when conductive foreign matter such as carbon rubber fragments or metal pieces enters the key contacts on the board and the input / output is short-circuited, the key input signal is derived without stopping from the output side contacts. Thus, the CPU that controls the electronic device enters a key lock state (freeze state).

従来のキーボードスイッチであって、キー接点の有るプリント基板上に外部から通じるキーとキーパネルとの隙間を密閉した構造にすることで、基板上への異物の入り込みによる接触不良やショート等の不具合を解消したものが考えられている(例えば、特許文献1参照。)。   This is a conventional keyboard switch that has a structure in which the gap between the key and the key panel that communicates from the outside is sealed on a printed circuit board with key contacts. (See, for example, Patent Document 1).

特開平10−241493号公報JP-A-10-241493

前記従来のキーボードスイッチのように、キー接点の有るプリント基板上へ通じる外部との隙間を密閉することは、構造が複雑になり製造コストが嵩む問題がある。   As in the conventional keyboard switch, sealing the gap with the outside leading to the printed circuit board having the key contacts has a problem that the structure becomes complicated and the manufacturing cost increases.

また、キー接点における入力側接点と出力側接点との配置間隔を広く取ることで、導電性の異物等による入出力間ショートを発生し難くすることが考えられるが、キー押下時における入出力接点間の導通抵抗が高くなり、キー入力不良となってしまう問題がある。   In addition, it is possible to make it difficult for input / output short-circuiting due to conductive foreign matter, etc., by widening the distance between the input contact and output contact in the key contact. There is a problem that the conduction resistance between the two becomes high, resulting in a key input failure.

本発明は、このような課題に鑑みなされたもので、キーサンプリング信号の入力側接点と出力側接点との間隔を適切に維持しつつ、導電性の異物により電気的ショートが発生した場合のキーロック状態を回避することが可能になるキー装置を提供することを目的とする。   The present invention has been made in view of such a problem, and maintains a proper distance between the input-side contact and the output-side contact of the key sampling signal, and the key when an electrical short occurs due to conductive foreign matter. It is an object of the present invention to provide a key device that can avoid a locked state.

本発明に係るキー装置は、基板上に、予め設定された間隔をおいてキーサンプリング信号の入力側接点と出力側接点とを設けたキー接点を有し、このキー接点にユーザ操作に応じて押下される導電性のキー部材が接触することで前記入力側接点と出力側接点とが導通し前記キーサンプリング信号が前記出力側接点に導出されるキー装置であって、前記入力側接点と予め設定された間隔を置いて設けた複数系統の出力側接点と、この複数系統の出力側接点それぞれの出力端に設けた信号ゲートと、この複数系統の信号ゲートのアンド出力をキー出力信号として導出する出力回路と、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、該当する出力側接点に導出された信号に基づきその出力端に設けられた前記信号ゲートをオフにする回路手段と、を備えたことを特徴としている。   The key device according to the present invention has a key contact provided with an input-side contact and an output-side contact for a key sampling signal at a predetermined interval on a substrate. A key device in which the input-side contact and the output-side contact are brought into conduction when a conductive key member to be pressed comes into contact, and the key sampling signal is led to the output-side contact, The output side contacts of multiple systems provided at set intervals, the signal gates provided at the output terminals of the output side contacts of the multiple systems, and the AND output of the signal gates of the multiple systems are derived as key output signals. When a contact short circuit occurs between the output circuit to be connected and the input side contact and any one of the output side contacts of the plurality of systems, the output terminal is set based on the signal derived to the corresponding output side contact. It is characterized by comprising circuit means, the turning off the signal gate that is.

本発明によれば、キーサンプリング信号の入力側接点と出力側接点との間隔を適切に維持しつつ、導電性の異物により電気的ショートが発生した場合のキーロック状態を回避することが可能になるキー装置を提供できる。   According to the present invention, it is possible to avoid a key lock state when an electrical short occurs due to a conductive foreign object while maintaining an appropriate distance between the input side contact and the output side contact of the key sampling signal. Can be provided.

本発明の実施形態に係るキー装置の構成を示す回路図。The circuit diagram which shows the structure of the key apparatus which concerns on embodiment of this invention. 前記キー装置を構成する回路各部の動作を示すタイミングチャート。The timing chart which shows operation | movement of each part of the circuit which comprises the said key apparatus.

以下図面により本発明の実施の形態について説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1は、本発明の実施形態に係るキー装置の構成を示す回路図である。   FIG. 1 is a circuit diagram showing a configuration of a key device according to an embodiment of the present invention.

同図におけるキー装置では、例えば小型電子機器のキーボードにマトリクス状に配列して設けられた複数のキーのうちの1つのキーに対応する回路を示している。   In the key device in the figure, for example, a circuit corresponding to one of a plurality of keys arranged in a matrix on a keyboard of a small electronic device is shown.

このキー装置は、プリント基板上でキーサンプリング信号KO(本実施形態での基準[周期的信号“Lo”])が加えられるジグザグ形状の入力側接点KS0と、この入力側接点KSOのジグザグ形状に沿った一方側と他方側とに各々一定間隔をおいて隣接する櫛歯形状の2系統の出力側接点KS1,KS2とからなるキー接点KSを備える。   This key device has a zigzag input side contact KS0 to which a key sampling signal KO (reference [periodic signal “Lo”] in this embodiment) is applied on a printed circuit board, and a zigzag shape of the input side contact KSO. A key contact KS including two comb-shaped output side contacts KS1 and KS2 adjacent to each other at a predetermined interval on one side and the other side is provided.

このキー接点KSには、その上方から図示しないカーボンゴム製のキー部材がユーザ操作に応じて押下接触され、当該キー部材の接触により前記入力側接点KS0と出力側接点KS1,KS2とが電気的に導通し、前記キーサンプリング信号KO“Lo”が2系統のキー信号KI1“Lo”,KI2“Lo”として導出される。   A key member made of carbon rubber (not shown) is pressed against the key contact KS from above according to a user operation, and the input contact KS0 and the output contacts KS1 and KS2 are electrically connected by the key contact. The key sampling signal KO “Lo” is derived as two systems of key signals KI1 “Lo” and KI2 “Lo”.

この2系統のキー信号KI1,KI2は、前記キー部材が押下されないキー未入力の状態では、常時pull-upされて“Hi”レベルに維持される。   The two-system key signals KI1 and KI2 are always pulled-up and maintained at the “Hi” level when the key member is not pressed and the key member is not pressed.

また、前記2系統の出力側接点KS1,KS2から導出されるキー信号KI1,KI2の出力端には、各々にトランスファゲートG1,G2が設けられ、当該各トランスファゲートG1,G2のアンド出力がキー出力信号KIとして導出され、本キー装置が搭載される電子機器のCPUに入力される。   In addition, transfer gates G1 and G2 are provided at output ends of the key signals KI1 and KI2 derived from the two output side contacts KS1 and KS2, respectively, and the AND outputs of the transfer gates G1 and G2 are keyed. It is derived as an output signal KI and input to the CPU of the electronic device in which the key device is mounted.

一方、このキー装置が搭載される電子機器には、リセットIC(RIC)が備えられる。   On the other hand, an electronic device on which the key device is mounted is provided with a reset IC (RIC).

このリセットIC(RIC)は、電源ONに伴いシステム電圧Vが起動されてから一定時間(例えば、200ms)後、またはリセットスイッチSWがONにされてから一定時間後に“Lo”から“Hi”に変化するリセット信号RSを出力するもので、このリセット信号RSは、第1および第2のDフリップフロップFF1,FF2それぞれのCLR端子およびCLK端子に入力される。またリセット信号RSが出されている期間はCPUもオフ状態であり、この期間はキーサンプリング信号KOは全てのラインで常時“Lo”となる。   This reset IC (RIC) changes from “Lo” to “Hi” after a certain time (for example, 200 ms) after the system voltage V is activated when the power is turned on, or after a certain time after the reset switch SW is turned on. A reset signal RS that changes is output, and this reset signal RS is input to the CLR terminal and the CLK terminal of each of the first and second D flip-flops FF1 and FF2. Further, the CPU is also in the off state during the period when the reset signal RS is output. During this period, the key sampling signal KO is always “Lo” in all lines.

前記第1のDフリップフロップFF1のD端子には、前記2系統の出力側接点KS1,KS2のうち一方の出力側接点KS1からのキー信号KI1が入力され、同様に、前記第2のDフリップフロップFF2のD端子には、前記2系統の出力側接点KS1,KS2のうちもう一方の出力側接点KS2からのキー信号KI2が入力される。   The D signal of the first D flip-flop FF1 is supplied with a key signal KI1 from one of the output contacts KS1 of the two systems of output contacts KS1 and KS2. Similarly, the second D flip-flop The key signal KI2 from the other output side contact KS2 of the two output side contacts KS1 and KS2 is input to the D terminal of the FF2.

そして、前記第1のDフリップフロップFF1のQ出力は、前記トランスファゲートG1のON/OFF信号として入力され、また同様に、前記第2のDフリップフロップFF2のQ出力も、前記トランスファゲートG2のON/OFF信号として入力される。   The Q output of the first D flip-flop FF1 is input as an ON / OFF signal of the transfer gate G1, and similarly, the Q output of the second D flip-flop FF2 is also applied to the transfer gate G2. Input as ON / OFF signal.

つまり、各DフリップフロップFF1,FF2は、前記リセット信号RSの“Lo”から“Hi”への立ち上がりに応じて、D端子に入力されるキー信号KI1,KI2をラッチし、Q出力から各ゲートG1,G2へ出力するもので、この際、ラッチしたキー信号KI1,KI2が“Hi”レベルのときにはゲートG1,G2はONになり、“Lo”レベルのときにはOFFになる。   That is, each of the D flip-flops FF1 and FF2 latches the key signals KI1 and KI2 input to the D terminal in response to the rise of the reset signal RS from “Lo” to “Hi”, and outputs each gate from the Q output. In this case, the gates G1 and G2 are turned on when the latched key signals KI1 and KI2 are at "Hi" level, and are turned off when they are at "Lo" level.

よって、トランスファゲートG1,G2がONである通常状態において、キー未入力によりキー信号KI1,KI2が“Hi”レベルに維持されているときには、当該“Hi”レベルのキー信号KI1,KI2がそのままキー出力信号KIとしてCPUへ出力されキー未入力(Key out)が認識される。   Therefore, in the normal state where the transfer gates G1 and G2 are ON, when the key signals KI1 and KI2 are maintained at the “Hi” level due to no key input, the key signals KI1 and KI2 at the “Hi” level remain as keys. The output signal KI is output to the CPU and the key not input (Key out) is recognized.

また、キー押下(入力)によりキー接点KSの入力側接点KS0と各出力側接点KS1,KS2とが導通し、キー信号KI1,KI2がキーサンプリング信号KOの周期的な“Lo”レベルに引かれると、当該“Lo”レベルのキー信号KI1,KI2がそのままキー出力信号KIとしてCPUへ出力されキー入力(Key in)が認識される。   Further, when the key is pressed (input), the input side contact KS0 of the key contact KS and the output side contacts KS1 and KS2 become conductive, and the key signals KI1 and KI2 are pulled to the periodic “Lo” level of the key sampling signal KO. Then, the “Lo” level key signals KI1 and KI2 are directly output to the CPU as the key output signal KI to recognize the key input (Key in).

次に、前記構成のキー装置の動作について説明する。   Next, the operation of the key device having the above configuration will be described.

図2は、前記キー装置を構成する回路各部の動作を示すタイミングチャートである。   FIG. 2 is a timing chart showing the operation of each part of the circuit constituting the key device.

(正常動作)
このキー装置が搭載される電子機器の電源が起動(ON)されると、直後にキー接点KSの2系統の出力側接点KS1,KS2がpull-upされ、キー信号KI1,KI2が“Hi”レベルにセットされる。
(Normal operation)
When the power source of the electronic device on which this key device is mounted is activated (ON), the two output side contacts KS1 and KS2 of the key contact KS are pulled up immediately, and the key signals KI1 and KI2 are “Hi”. Set to level.

また、前記電源ONから一定時間T1後に、リセットIC(RIC)から第1,第2のDフリップフロップFF1,FF2のCLR端子およびCLK端子へ出力されるリセット信号RSが“Lo”から“Hi”となり、これに応じて、前記“Hi”レベルにpull-upされている2系統の出力側接点KS1,KS2のキー信号KI1,KI2が、各DフリップフロップFF1,FF2のD端子にラッチされる。すると、各DフリップフロップFF1,FF2のQ出力が“Hi”となり、前記各出力側接点KS1,KS2の出力端にあるトランスファゲートG1,G2がONになる。   Further, after a predetermined time T1 from the power ON, the reset signal RS output from the reset IC (RIC) to the CLR terminal and the CLK terminal of the first and second D flip-flops FF1 and FF2 is changed from “Lo” to “Hi”. Accordingly, the key signals KI1 and KI2 of the two output side contacts KS1 and KS2 pulled up to the “Hi” level are latched at the D terminals of the D flip-flops FF1 and FF2. . Then, the Q outputs of the D flip-flops FF1 and FF2 become “Hi”, and the transfer gates G1 and G2 at the output terminals of the output side contacts KS1 and KS2 are turned on.

また、CPUは、前記リセット信号RSが“Hi”レベルに立ち上がった後のタイミングT1′でONになり制御動作を開始する。また、キーサンプリング信号KOはCPUの動作に合わせてキーマトリクスをサンプリングする周期的信号に変化する。図中斜線部はサンプリング信号“Lo”が周期的にパルス状に出力されている期間を示す。   Further, the CPU is turned on at the timing T1 ′ after the reset signal RS rises to the “Hi” level, and starts the control operation. The key sampling signal KO changes to a periodic signal for sampling the key matrix in accordance with the operation of the CPU. The hatched portion in the figure indicates a period during which the sampling signal “Lo” is periodically output in a pulse shape.

ここで、キー未入力の状態では、キー接点KSにおける2系統の出力側接点KS1,KS2のキー信号KI1,KI2が、何れもpull-upされた“Hi”レベルに維持されるので、各トランスファゲートG1,G2を介して“Hi”レベルのキー出力信号KIがCPUへ出力され、キー未入力(Key out)として認識される。   When no key is input, the key signals KI1 and KI2 of the two output side contacts KS1 and KS2 at the key contact KS are maintained at the “Hi” level that is pulled up. A "Hi" level key output signal KI is output to the CPU via the gates G1 and G2, and is recognized as no key input (Key out).

この後、ユーザ操作に応じたキーの押下によりキー入力(Key in)されると、キー接点KSにおける入力側接点KS0と2系統の出力側接点KS1,KS2とが導通し、キーサンプリング信号KO“Lo”がキー信号KI1(図中“A”),KI2(図中“B”)として導出される。そして、各トランスファゲートG1,G2を介して“Lo”レベルのキー出力信号KI(図中“C”)がCPUへ出力され、キー入力(Key in)として認識される。   Thereafter, when key input is performed by pressing a key in accordance with a user operation, the input side contact KS0 at the key contact KS and the two output side contacts KS1 and KS2 become conductive, and the key sampling signal KO " Lo ”is derived as key signals KI1 (“ A ”in the figure) and KI2 (“ B ”in the figure). Then, a “Lo” level key output signal KI (“C” in the figure) is output to the CPU via the transfer gates G1 and G2, and is recognized as a key input (Key in).

この後、ユーザ操作に応じてキー未入力(Key out)の状態に戻されると、キー接点KSにおける各出力側接点KS1,KS2のキー信号KI1,KI2がPull-upに応じた“Hi”レベルに復帰する。そして、各トランスファゲートG1,G2を介して“Hi”レベルのキー出力信号KIがCPUへ出力され、キー未入力(Key out)として認識される。   Thereafter, when the key is returned to the key-out state according to the user operation, the key signals KI1, KI2 of the output side contacts KS1, KS2 at the key contact KS are at the “Hi” level corresponding to the pull-up. Return to. Then, the “Hi” level key output signal KI is output to the CPU via the transfer gates G1 and G2, and is recognized as a key not input (Key out).

このように、正常動作状態では、キー入力(Key in)に応じたキーサンプリング信号KO“Lo”と、キー未入力(Key out)に応じたPull-up信号“Hi”とが、何れの場合も2系統の出力側接点KS1,KS2および各対応するトランスファゲートG1,G2を介しキー出力信号KIとして導出され、キー入力(Key in)とキー未入力(Key out)としてCPUに認識される。   In this way, in normal operation, the key sampling signal KO “Lo” corresponding to the key input (Key in) and the Pull-up signal “Hi” corresponding to the key not input (Key out) are either Is also derived as a key output signal KI via the two output contacts KS1 and KS2 and the corresponding transfer gates G1 and G2, and is recognized by the CPU as key input (Key in) and key non-input (Key out).

(接点ショート発生動作)
プリント基板のキー接点KS上に導電性の異物が混入し、当該異物により例えば入力側接点KS0と一方の出力側接点KS1との間で接点ショート(KS1 short)が発生すると、一方のキー信号KI1には連続的にキーサンプリング信号KO“Lo”が導出されたままとなり(図中“Ashort”)、一方のトランスファゲートG1を介してキー入力(Key in)状態と同じキー出力信号KIが導出されてしまう(図中“Cshort”)。
(Contact short-circuit occurrence operation)
When conductive foreign matter enters the key contact KS of the printed circuit board and a contact short (KS1 short) occurs between the input side contact KS0 and one output side contact KS1 due to the foreign matter, for example, one key signal KI1 In this case, the key sampling signal KO “Lo” is continuously derived (“Ashort” in the figure), and the same key output signal KI as the key input (Key in) state is derived via one transfer gate G1. ("Cshort" in the figure).

この場合、キー部材の押下/戻りに関係なく、CPUではキー入力(Key in)と誤認識されたキーロック状態(フリーズ状態)となる。   In this case, regardless of whether the key member is pressed / returned, the CPU enters a key lock state (freeze state) erroneously recognized as a key input (Key in).

(接点ショート復帰動作)
前記接点ショート(KS1 short)により、電子機器がキーロック状態(フリーズ状態)となった事を受けて、ユーザ操作によりリセットスイッチSWがON(Reset)されるか、または電源が再起動(ON→OFF→ON)されると、キーサンプリング信号KOは全てのラインで一定時間“Lo”となり、一定時間T2後のリセット信号RSの立ち上がり“Hi”に応じて、第1のDフリップフロップFF1には、ショート発生中(図中“Ashort”)のキー信号KI1“Lo”がラッチされ、トランスファゲートG1はリセット(Reset)からのOFFのまま維持される。
(Contact short-circuit return operation)
In response to the electronic device being in the key lock state (freeze state) due to the contact short (KS1 short), the reset switch SW is turned ON (Reset) by the user operation, or the power supply is restarted (ON → When turned OFF → ON), the key sampling signal KO becomes “Lo” for a certain time in all lines, and in response to the rising “Hi” of the reset signal RS after a certain time T2, the first D flip-flop FF1 The key signal KI1 “Lo” during the occurrence of a short circuit (“Ashort” in the figure) is latched, and the transfer gate G1 is maintained OFF from the reset (Reset).

これにより、ショート発生中(図中“Ashort”)の一方の出力側接点KS1のキー信号KI1“Lo”は、トランスファゲートG1により遮断され、キー出力信号KIとしては一切導出されなくなる。   As a result, the key signal KI1 “Lo” of one output side contact KS1 during the occurrence of a short circuit (“Ashort” in the figure) is blocked by the transfer gate G1, and is no longer derived as the key output signal KI.

一方これと共に、第2のDフリップフロップFF2には、正常状態にある他方の出力側接点KS2におけるPull-upされたキー信号KI2“Hi”がラッチされ、トランスファゲートG2はONになる。   On the other hand, the pull-up key signal KI2 “Hi” at the other output side contact KS2 in the normal state is latched in the second D flip-flop FF2, and the transfer gate G2 is turned on.

これにより、前記リセット(Reset)からキー未入力の状態では、キー接点KSにおける正常な出力側接点KS2のキー信号KI2“Hi”だけが、トランスファゲートG2を介してキー出力信号KIとして導出され、キー未入力(Key out)として認識される。   As a result, in a state where no key is input after the reset (Reset), only the key signal KI2 “Hi” of the normal output side contact KS2 at the key contact KS is derived as the key output signal KI via the transfer gate G2, Recognized as key out.

従ってこの後、キー入力(Key in(1)(2)…)があった場合には、その都度、キーサンプリング信号KO“Lo”が導出された正常な出力側接点KS2のキー信号KI2“Lo”(図中B1,B2…)だけが、トランスファゲートG2を介してキー出力信号KIとして導出され(図中C1,C2,…)、キー入力(Key in)として認識される。   Therefore, each time there is a key input (Key in (1) (2)...), The key signal KI2 “Lo” of the normal output side contact KS2 from which the key sampling signal KO “Lo” has been derived each time. Only “(B1, B2,... In the figure) is derived as a key output signal KI (C1, C2,... In the figure) through the transfer gate G2 and recognized as a key input (Key in).

したがって、前記構成のキー装置によれば、プリント基板上のキー接点KSを、キーサンプリング信号KOが加えられる入力側接点KS0に沿った両側に一定間隔をおいて2系統の出力側接点KS1,KS2を設けた構造とし、各出力側接点KS1,KS2の出力端にトランスファゲートG1,G2を設け、このトランスファゲートG1,G2のアンド出力をキー出力信号KIとして導出する。そして、電源ONまたはリセットに応じて前記各出力側接点KS1,KS2のキー信号KI1,KI2をラッチし、接点ショートが発生した出力側接点KS1/KS2のキー信号KI1/KI2をラッチしたときには、該当するトランスファゲートG1/G2をOFFにし、正常な出力側接点KS1/KS2のキー信号KI1/KI2をラッチしたときには、該当するトランスファゲートG1/G2をONにするDフリップフロップFF1,FF2を設ける。   Therefore, according to the key device having the above-described configuration, the key contact KS on the printed circuit board is connected to the two output side contacts KS1, KS2 at regular intervals on both sides along the input side contact KS0 to which the key sampling signal KO is applied. The transfer gates G1 and G2 are provided at the output ends of the output side contacts KS1 and KS2, and the AND output of the transfer gates G1 and G2 is derived as the key output signal KI. When the key signals KI1 and KI2 of the output contacts KS1 and KS2 are latched in response to power ON or reset, and the key signals KI1 / KI2 of the output contacts KS1 / KS2 in which the contact short circuit occurs are latched, When the transfer gate G1 / G2 to be turned off is turned off and the key signal KI1 / KI2 of the normal output side contact KS1 / KS2 is latched, D flip-flops FF1, FF2 are provided to turn on the corresponding transfer gate G1 / G2.

このため、キー接点KS上への導電性の異物の入り込みよって、2系統の出力側接点KS1,KS2の何れかと入力側接点KS0との間に接点ショートが発生し、キーロック状態(フリーズ状態)となった場合には、電源の再起動またはリセット操作によりショート発生中にある出力側接点KS1/KS2からのトランスファゲートG1/G2をOFF(遮断)にし、正常な出力側接点KS1/KS2からのトランスファゲートG1/G2だけを介してキー出力信号KIを導出できる。   For this reason, the entry of conductive foreign matter onto the key contact KS causes a contact short between one of the two output contacts KS1, KS2 and the input contact KS0, and the key lock state (freeze state). In this case, the transfer gate G1 / G2 from the output side contact KS1 / KS2 that is in the short-circuit state is turned off (cut off) by restarting the power supply or resetting, and the normal output side contact KS1 / KS2 The key output signal KI can be derived only through the transfer gate G1 / G2.

よって、キーサンプリング信号KOの入力側接点KS0と出力側接点KS1/KS2との間隔を適切に維持しつつ、導電性の異物により電気的ショートが発生した場合のキーロック状態を簡単に回避することが可能になる。   Therefore, it is possible to easily avoid a key lock state when an electrical short occurs due to conductive foreign matter while maintaining an appropriate distance between the input side contact KS0 and the output side contact KS1 / KS2 of the key sampling signal KO. Is possible.

なお、前記実施形態では、キー接点KSにおける入力側接点KS0と出力側接点KS1またはKS2との接点ショートが発生し、電子機器がキーロック状態(フリーズ状態)となった場合は、ユーザ操作によりリセットスイッチSWをON(Reset)にするか、または電源を再起動(ON→OFF→ON)することで、接点ショートが発生した出力側接点KS1(KS2)のキー信号KI1(KI2)をDフリップフロップFF1(FF2)でラッチし、該当するキー信号KI1(KI2)のトランスファゲートG1(G2)をOFFにしてキーロック状態を回避する構成とした。   In the above embodiment, when a contact short between the input side contact KS0 and the output side contact KS1 or KS2 occurs in the key contact KS, and the electronic device is in a key lock state (freeze state), it is reset by a user operation. When the switch SW is turned ON (Reset) or the power supply is restarted (ON → OFF → ON), the key signal KI1 (KI2) of the output side contact KS1 (KS2) where the contact short-circuit has occurred is D flip-flop Latched by FF1 (FF2), the transfer gate G1 (G2) of the corresponding key signal KI1 (KI2) is turned OFF to avoid the key lock state.

これに対し、キーサンプリング信号KOがキー出力信号KIとして予め設定された時間以上連続的に導出されたことがCPUにより認識された場合に、これを接点ショートの発生と判断し、各DフリップフロップFF1(FF2)に強制的にリセット信号RSを与えてD端子をラッチ動作させることで、接点ショートが発生した出力側接点KS1(KS2)のトランスファゲートG1(G2)をリアルタイムにOFF(遮断)にしてキーロック状態を回避する構成としてよい。   On the other hand, when the CPU recognizes that the key sampling signal KO has been continuously derived as the key output signal KI for a preset time or more, it is determined that a contact short-circuit has occurred, and each D flip-flop By forcing the reset signal RS to FF1 (FF2) and latching the D terminal, the transfer gate G1 (G2) of the output side contact KS1 (KS2) where the contact short-circuit occurs is turned off (cut off) in real time. The key lock state may be avoided.

また、前記実施形態では、接点ショートが発生している出力側接点KS1(KS2)のトランスファゲートG1(G2)をOFFにするため、DフリップフロップFF1(FF2)のQ出力は“Lo”にラッチされる。従って、このDフリップフロップFF1(FF2)におけるQ出力の“Lo”へのラッチ動作をCPUにより読み込むことで、マトリクス状に配列された何れのキーに接点ショートが発生したのかを認識することが可能になる。   In the above embodiment, the Q output of the D flip-flop FF1 (FF2) is latched to “Lo” in order to turn off the transfer gate G1 (G2) of the output side contact KS1 (KS2) in which the contact short has occurred. Is done. Therefore, by reading the latch operation of the Q output to “Lo” in the D flip-flop FF1 (FF2) by the CPU, it is possible to recognize which of the keys arranged in a matrix has a contact short circuit. become.

また、前記実施形態の図1で示したキー装置の回路において、2系統の出力側接点KS1,KS2に対応して設けた、破線Xで囲まれるところの各DフリップフロップFF1,FF2とトランスファゲートG1,G2からなる回路は、CPUに内蔵させて構成してもよい。   Further, in the circuit of the key device shown in FIG. 1 of the above embodiment, the D flip-flops FF1 and FF2 and transfer gates surrounded by the broken line X provided corresponding to the two systems of the output side contacts KS1 and KS2. The circuit composed of G1 and G2 may be built in the CPU.

また、前記実施形態では、キー接点KSの出力側接点KS1,KS2を2系統とし、これに対応した各トランスファゲートG1,G2およびDフリップフロップFF1,FF2を設ける構成としたが、当該出力側接点以降の回路を3系統以上とし、接点ショートの発生をより回避しやすい構成としてもよい。   In the above embodiment, the output contacts KS1 and KS2 of the key contact KS have two systems, and the corresponding transfer gates G1 and G2 and D flip-flops FF1 and FF2 are provided. It is good also as a structure which makes it easy to avoid generation | occurrence | production of a contact short circuit by making a subsequent circuit into 3 or more systems.

なお、本願発明は、前記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、前記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、各実施形態に示される全構成要件から幾つかの構成要件が削除されたり、幾つかの構成要件が異なる形態にして組み合わされても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除されたり組み合わされた構成が発明として抽出され得るものである。   Note that the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention at the stage of implementation. Further, each of the embodiments includes inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if some constituent elements are deleted from all the constituent elements shown in each embodiment or some constituent elements are combined in different forms, the problems described in the column of the problem to be solved by the invention If the effects described in the column “Effects of the Invention” can be obtained, a configuration in which these constituent requirements are deleted or combined can be extracted as an invention.

以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。   Hereinafter, the invention described in the scope of claims of the present application will be appended.

[1]
基板上に、予め設定された間隔をおいてキーサンプリング信号の入力側接点と出力側接点とを設けたキー接点を有し、このキー接点にユーザ操作に応じて押下される導電性のキー部材が接触することで前記入力側接点と出力側接点とが導通し前記キーサンプリング信号が前記出力側接点に導出されるキー装置であって、
前記入力側接点と予め設定された間隔を置いて設けた複数系統の出力側接点と、
この複数系統の出力側接点それぞれの出力端に設けた信号ゲートと、
この複数系統の信号ゲートのアンド出力をキー出力信号として導出する出力回路と、
前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、該当する出力側接点に導出された信号に基づきその出力端に設けられた前記信号ゲートをオフにする回路手段と、
を備えたことを特徴とするキー装置。
[1]
A conductive key member having a key contact provided with an input-side contact and an output-side contact for a key sampling signal at a predetermined interval on a substrate, and pressed to the key contact in response to a user operation Is a key device in which the input side contact and the output side contact are brought into conduction by contacting and the key sampling signal is derived to the output side contact,
A plurality of output-side contacts provided at predetermined intervals with the input-side contacts;
A signal gate provided at the output end of each of the multiple-side output side contacts,
An output circuit for deriving the AND output of the multiple signal gates as a key output signal;
The signal gate provided at the output terminal based on the signal derived to the corresponding output side contact when a contact short occurs between the input side contact and any output side contact of the plurality of systems Circuit means for turning off,
A key device comprising:

[2]
前記回路手段は、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、ユーザ操作に応じて、該当する出力側接点に導出された信号に基づきその出力端に設けられた前記信号ゲートをオフにする、
ことを特徴とする[1]に記載のキー装置。
[2]
In the case where a contact short occurs between the input-side contact and any output-side contact among the plurality of systems, the circuit means outputs a signal derived to the corresponding output-side contact according to a user operation. Based on the signal gate provided at its output,
The key device according to [1], which is characterized in that

[3]
前記回路手段は、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、該当する出力側接点に前記キーサンプリング信号が予め設定された時間以上連続して導出されたか判断する判断手段を有し、この判断手段により前記キーサンプリング信号の連続導出が判断された際に、当該導出されたキーサンプリング信号に基づきその出力端に設けられた前記信号ゲートをオフにする、
ことを特徴とする[1]に記載のキー装置。
[3]
In the case where a contact short occurs between the input-side contact and any output-side contact among the plurality of systems, the circuit means has a time over which the key sampling signal is set in advance for the corresponding output-side contact. The signal provided at the output terminal based on the derived key sampling signal when the determination unit determines that the key sampling signal is continuously derived. Turn off the gate,
The key device according to [1], which is characterized in that

[4]
前記回路手段は、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、ユーザ操作に応じた再起動信号またはリセット信号に応じて、該当する出力側接点に導出された信号をD端子でラッチし、このラッチしたQ出力により同出力側接点の出力端に設けられた前記信号ゲートをオフにするDフリップフロップである、
ことを特徴とする[1]に記載のキー装置。
[4]
The circuit means corresponds to a restart signal or a reset signal corresponding to a user operation when a contact short occurs between the input side contact and any output side contact of the plurality of systems. A D flip-flop that latches a signal derived to the output side contact at the D terminal and turns off the signal gate provided at the output end of the output side contact by the latched Q output;
The key device according to [1], which is characterized in that

KS …キー接点
KS0…入力側接点
KS1,KS2…出力側接点(2系統)
G1,G2…トランスファゲート(2系統)
SW …リセットスイッチ
RIC…リセットIC
FF1,FF2…Dフリップフロップ(2系統)
K0 …キーサンプリング信号
KI1,KI2…キー信号(2系統)
KI …キー出力信号
RS …リセット信号
KS: Key contact KS0: Input side contact KS1, KS2: Output side contact (2 lines)
G1, G2 ... Transfer gate (2 lines)
SW: Reset switch RIC: Reset IC
FF1, FF2 ... D flip-flop (2 systems)
K0 ... Key sampling signal KI1, KI2 ... Key signal (2 lines)
KI: Key output signal RS: Reset signal

Claims (4)

基板上に、予め設定された間隔をおいてキーサンプリング信号の入力側接点と出力側接点とを設けたキー接点を有し、このキー接点にユーザ操作に応じて押下される導電性のキー部材が接触することで前記入力側接点と出力側接点とが導通し前記キーサンプリング信号が前記出力側接点に導出されるキー装置であって、
前記入力側接点と予め設定された間隔を置いて設けた複数系統の出力側接点と、
この複数系統の出力側接点それぞれの出力端に設けた信号ゲートと、
この複数系統の信号ゲートのアンド出力をキー出力信号として導出する出力回路と、
前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、該当する出力側接点に導出された信号に基づきその出力端に設けられた前記信号ゲートをオフにする回路手段と、
を備えたことを特徴とするキー装置。
A conductive key member having a key contact provided with an input-side contact and an output-side contact for a key sampling signal at a predetermined interval on a substrate, and pressed to the key contact in response to a user operation Is a key device in which the input side contact and the output side contact are brought into conduction by contacting and the key sampling signal is derived to the output side contact,
A plurality of output-side contacts provided at predetermined intervals with the input-side contacts;
A signal gate provided at the output end of each of the multiple-side output side contacts,
An output circuit for deriving the AND output of the multiple signal gates as a key output signal;
The signal gate provided at the output terminal based on the signal derived to the corresponding output side contact when a contact short occurs between the input side contact and any output side contact of the plurality of systems Circuit means for turning off,
A key device comprising:
前記回路手段は、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、ユーザ操作に応じて、該当する出力側接点に導出された信号に基づきその出力端に設けられた前記信号ゲートをオフにする、
ことを特徴とする請求項1に記載のキー装置。
In the case where a contact short occurs between the input-side contact and any output-side contact among the plurality of systems, the circuit means outputs a signal derived to the corresponding output-side contact according to a user operation. Based on the signal gate provided at its output,
The key device according to claim 1.
前記回路手段は、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、該当する出力側接点に前記キーサンプリング信号が予め設定された時間以上連続して導出されたか判断する判断手段を有し、この判断手段により前記キーサンプリング信号の連続導出が判断された際に、当該導出されたキーサンプリング信号に基づきその出力端に設けられた前記信号ゲートをオフにする、
ことを特徴とする請求項1に記載のキー装置。
In the case where a contact short occurs between the input-side contact and any output-side contact among the plurality of systems, the circuit means has a time over which the key sampling signal is set in advance for the corresponding output-side contact. The signal provided at the output terminal based on the derived key sampling signal when the determination unit determines that the key sampling signal is continuously derived. Turn off the gate,
The key device according to claim 1.
前記回路手段は、前記入力側接点と前記複数系統のうち何れかの出力側接点との間で接点ショートが発生した場合に、ユーザ操作に応じた再起動信号またはリセット信号に応じて、該当する出力側接点に導出された信号をD端子でラッチし、このラッチしたQ出力により同出力側接点の出力端に設けられた前記信号ゲートをオフにするDフリップフロップである、
ことを特徴とする請求項1に記載のキー装置。
The circuit means corresponds to a restart signal or a reset signal corresponding to a user operation when a contact short occurs between the input side contact and any output side contact of the plurality of systems. A D flip-flop that latches a signal derived to the output side contact at the D terminal and turns off the signal gate provided at the output end of the output side contact by the latched Q output;
The key device according to claim 1.
JP2011094209A 2011-04-20 2011-04-20 Key device Active JP5703928B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011094209A JP5703928B2 (en) 2011-04-20 2011-04-20 Key device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011094209A JP5703928B2 (en) 2011-04-20 2011-04-20 Key device

Publications (2)

Publication Number Publication Date
JP2012226589A JP2012226589A (en) 2012-11-15
JP5703928B2 true JP5703928B2 (en) 2015-04-22

Family

ID=47276678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011094209A Active JP5703928B2 (en) 2011-04-20 2011-04-20 Key device

Country Status (1)

Country Link
JP (1) JP5703928B2 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0749737A (en) * 1993-08-06 1995-02-21 Takaoka Electric Mfg Co Ltd Switch matrix input interface circuit
JPH09160706A (en) * 1995-12-11 1997-06-20 Smk Corp Keyboard device
NL1007129C2 (en) * 1997-09-26 1999-05-04 Thyssen De Reus Bv Control circuit.
JPH11203974A (en) * 1998-01-15 1999-07-30 Denso Corp Switch device for operation
JP2002007037A (en) * 2000-06-19 2002-01-11 Fujitsu I-Network Systems Ltd Key input device
JP2003068167A (en) * 2001-08-29 2003-03-07 Matsushita Electric Ind Co Ltd Push switch
JP4916959B2 (en) * 2007-06-19 2012-04-18 富士通株式会社 KEY CONTROL CIRCUIT, ELECTRONIC DEVICE, PORTABLE DEVICE, AND KEY CONTROL METHOD
JP5227072B2 (en) * 2008-04-25 2013-07-03 Idec株式会社 Signal output device

Also Published As

Publication number Publication date
JP2012226589A (en) 2012-11-15

Similar Documents

Publication Publication Date Title
KR880001417B1 (en) Data engtry keyboard apparatus
KR101583177B1 (en) Gate driving circuit and array substrate
JP2007310440A (en) Touch panel
CN116610231A (en) Touch display panel and touch display device
US20120131243A1 (en) Multiplexing pin control circuit for computer system
USRE41017E1 (en) Circuit layout arrangement for key switch signal recognition
JP5703928B2 (en) Key device
CN101907925B (en) Key circuit, electronic device using key circuit, television and test method
CN106648249B (en) Touch display panel and touch display device
JP2005117161A (en) Remote control apparatus
US9083384B2 (en) Microcomputer system
CN103678079A (en) Matrix test method, system and voltage clock control method
US8118214B2 (en) Method and system for generating electronic keys
US20070234251A1 (en) Data Output Clock Selection Circuit For Quad-Data Rate Interface
KR100888944B1 (en) Switch device for programmable logic controller
US8248149B2 (en) Apparatus and methods for registering inputs from a user
CN106406553A (en) Keyboard with a keyboard body
JP2005230158A (en) Slot machine
JP2008140844A (en) Printed wiring board
JPS62103932A (en) Structure of touch switch
JP2018124632A (en) Electronic control device
JP5163232B2 (en) Capacitance type switch
JP4784395B2 (en) Push button switch
CN107272981A (en) Resistance membrane type contact panel
JP5056266B2 (en) Terminal switching device and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150209

R150 Certificate of patent or registration of utility model

Ref document number: 5703928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150