JP5703860B2 - フォールトトレラントシステム、メモリ制御方法、及びプログラム - Google Patents

Description

本発明は、フォールトトレラントシステム、メモリ制御方法、及びプログラムに関する。

フォールトトレラント（Fault Tolerant）な、すなわち耐障害性の高いコンピュータ（以下、ＦＴコンピュータという）を実現するために、アクティブ‐スタンバイ方式が用いられる。アクティブ‐スタンバイ方式は、典型的には、互いに同様の構成を有する２個のシステムのうち、一方をアクティブとして運用し、他方をスタンバイとして待機させる方式である。また、この方式では、運用中のシステム（以下、運用系という）に障害が生じた場合等に、使用されるシステムが待機中のシステム（以下、待機系という）に切り替えられる。

待機系のメモリは、運用系のメモリと同じデータを記憶するようにチェックポイント毎に更新される。チェックポイントは、プログラムで規定される任意の時点や、運用系の処理における所定の段階等である。具体的には、まず、運用系及び待機系のメモリが同一の初期状態とされた後に、運用系のメモリが記憶するデータの更新が監視される。その後、チェックポイント毎に、運用系のメモリが記憶するデータのうち更新されたデータが待機系へ転送され、待機系のメモリに書き込まれる（例えば、特許文献１及び２を参照）。

特開平０２−１６５３４４号公報 特開２００１−１８８６９０号公報

特許文献１及び２に開示されたシステム等では、運用系のメモリが記憶するデータが待機系へ転送される間に更新されることを防ぐために、このデータの更新が制限される必要があった。したがって、頻繁にデータが転送される場合には、メモリが記憶するデータの更新が制限されることによって、ＦＴコンピュータの処理速度が低下するおそれがあった。

本発明は、上記問題点に鑑みてなされたものであり、ＦＴコンピュータの処理速度が低下することを防ぐことを目的とする。

上記目的を達成するために、本発明の第１の観点に係るフォールトトレラントシステムは、
メモリが有する第１記憶領域にデータを記憶させる第１記憶手段と、
前記第１記憶領域に記憶されるデータが更新された場合に、前記第１記憶領域を構成する複数の小領域のうち、更新されたデータを有する前記小領域のデータを、前記第１記憶領域と別に設けられた第２記憶領域に記憶させる第２記憶手段と、
前記第２記憶領域に記憶された前記小領域のデータを他のシステムへ転送する転送手段と、
前記転送手段による転送の間に、前記第２記憶領域のデータの更新を制限する制限手段と、
前記第１記憶領域の前記小領域それぞれに対応するフラグを記憶する第３記憶手段と、
前記更新されたデータを有する前記小領域に対応するフラグをダーティに設定し、前記制限手段によりデータの更新が制限された時に前記複数の小領域に対応するフラグをクリーンに設定する設定手段と、
を備え、
前記第２記憶手段は、ダーティに設定されたフラグに対応する前記小領域のデータを前記第２記憶領域に記憶させる。

上記目的を達成するために、本発明の第２の観点に係るメモリ制御方法は、
メモリが有する第１記憶領域にデータを記憶させる第１記憶ステップと、
前記第１記憶領域に記憶されるデータが更新された場合に、前記第１記憶領域を構成する複数の小領域のうち、更新されたデータを有する前記小領域のデータを、前記第１記憶領域と別に設けられた第２記憶領域に記憶させる第２記憶ステップと、
前記第２記憶領域に記憶された前記小領域のデータを他のシステムへ転送する転送ステップと、
前記転送ステップによる転送の間に、前記第２記憶領域のデータの更新を制限する制限ステップと、
前記第１記憶領域の前記小領域それぞれに対応するフラグのうち、前記更新されたデータを有する前記小領域に対応するフラグをダーティに設定するダーティ設定ステップと、
前記制限ステップにおいてデータの更新が制限された時に前記複数の小領域に対応するフラグをクリーンに設定するクリーン設定ステップと、
を含み、
前記第２記憶ステップでは、ダーティに設定されたフラグに対応する前記小領域のデータを前記第２記憶領域に記憶させる。

上記目的を達成するために、本発明の第３の観点に係るプログラムは、
コンピュータを、
メモリが有する第１記憶領域にデータを記憶させる第１記憶手段、
前記第１記憶領域に記憶されるデータが更新された場合に、前記第１記憶領域を構成する複数の小領域のうち、更新されたデータを有する前記小領域のデータを、前記第１記憶領域と別に設けられた第２記憶領域に記憶させる第２記憶手段、
前記第２記憶領域に記憶された前記小領域のデータを他のシステムへ転送する転送手段、
前記転送手段による転送の間に、前記第２記憶領域のデータの更新を制限する制限手段、
前記第１記憶領域の前記小領域それぞれに対応するフラグを記憶する第３記憶手段、
前記更新されたデータを有する前記小領域に対応するフラグをダーティに設定し、前記制限手段によりデータの更新が制限された時に前記複数の小領域に対応するフラグをクリーンに設定する設定手段、
として機能させ、
前記第２記憶手段は、ダーティに設定されたフラグに対応する前記小領域のデータを前記第２記憶領域に記憶させる。

本発明によれば、メモリ上の異なる２つの領域にデータが記憶され、一方の領域が記憶するデータの更新のみが制限される。このため、ＦＴコンピュータは、他方の領域が記憶するデータの更新を、中断せずに実行することができる。これにより、ＦＴコンピュータの処理速度が低下することを防ぐことができる。

実施形態に係るＦＴコンピュータのハードウェアの構成を示すブロック図である。 運用系のメモリの構成を示す模式図である。 運用系のプロセッサがメモリを制御する処理を示すフロー図である。 データを更新するための命令が与えられたメモリを示す模式図である。 メモリページからデータが複製された転送用ページを示す模式図である。 メモリページのデータを再度更新するための命令が与えられたメモリを示す模式図である。 チェックポイントにおける転送を示す模式図である。 チェックポイントにおける転送が終了した後のメモリを示す模式図である。

以下、本発明の実施形態について図面を参照しながら詳細に説明する。

図１は、本実施形態に係るＦＴコンピュータ１０のハードウェアの構成を示す。図１に示されるように、ＦＴコンピュータ１０は、運用系２０、待機系３０及び伝送路４０を備える。

運用系２０は、ＦＴコンピュータ１０が通常時に運用するシステムである。運用系２０については、障害の発生をあらかじめ想定した設計がなされる。運用系２０は、プロセッサ２１、メモリ２２、補助記憶部２３及びインターフェース部２４等から構成される。メモリ２２、補助記憶部２３及びインターフェース部２４はいずれも内部バス２５を介してプロセッサ２１に接続される。

メモリ２２は、ＲＡＭ（Random Access Memory）等から構成される。メモリ２２は、補助記憶部２３に記憶されるプログラム２６をロードし、プロセッサ２１の作業領域として用いられる。図２に示されるように、メモリ２２は、メモリテーブル５０、状態テーブル６０及び転送用テーブル７０を有する。

メモリテーブル５０は、複数のメモリページ５１から構成される。メモリページ５１には、プロセッサ２１が実行するプログラムやデータ等が格納される。なお、メモリページ５１に格納される情報を以下、単にデータという。

状態テーブル６０は、複数の状態ページ６１から構成される。各々の状態ページ６１は、各々のメモリページ５１と対応し、対応するメモリページ５１の状態を示す状態フラグを記憶する。メモリページ５１の状態は、データがチェックポイント後に更新されたことを示す「ダーティ」状態、又は、チェックポイント後に更新されていないことを示す「クリーン」状態のいずれかである。

転送用テーブル７０は、複数の転送用ページ７１から構成される。転送用ページ７１には、メモリページ５１から複製されたデータが格納される。転送用ページ７１に格納されるデータは、待機系３０へ転送される。

プロセッサ２１は、ＣＰＵ（Central Processing Unit）等から構成され、補助記憶部２３に記憶されるプログラム２６に従って、種々の処理を実行する。また、プロセッサ２１は、メモリコントローラの機能を具備する。すなわち、プロセッサ２１は、メモリ２２からデータを読み出したり、メモリ２２へデータを書き込んだりする。なお、プロセッサ２１は、ページを単位としてメモリ２２を制御する。ここで、ページは、メモリページ５１、状態ページ６１又は転送用ページ７１のいずれかである。ページは、ＦＴコンピュータに限らず、一般的にプロセッサが制御するメモリの記憶領域の単位である。

補助記憶部２３は、フラッシュメモリ、ハードディスク等の不揮発性メモリから構成され、プロセッサ２１が実行するプログラム２６をあらかじめ記憶する。また、補助記憶部２３は、プロセッサ２１の指示に従って、このプログラム２６が記憶するデータをプロセッサ２１に供給し、プロセッサ２１から供給されたデータを記憶する。

インターフェース部２４は、伝送路４０を介して待機系３０に接続される。インターフェース部２４は、プロセッサ２１が待機系３０へ送信するデータを中継する。

待機系３０は、運用系２０に障害が発生した場合に使用されるバックアップシステムである。待機系３０は、プロセッサ３１、メモリ３２、補助記憶部３３及びインターフェース部３４等から構成される。メモリ３２、補助記憶部３３及びインターフェース部３４はいずれも内部バス３５を介してプロセッサ３１に接続される。

プロセッサ３１は、ＣＰＵ等から構成され、補助記憶部３３に記憶されるプログラム３６に従って、種々の処理を実行する。また、プロセッサ３１は、メモリコントローラの機能を具備する。

メモリ３２は、ＲＡＭ等から構成され、補助記憶部３３に記憶されるプログラム３６をロードし、プロセッサ３１の作業領域として用いられる。メモリ３２は、チェックポイント毎に伝送路４０及びインターフェース部３４を介して運用系２０から転送されたデータを記憶する。

補助記憶部３３は、フラッシュメモリ、ハードディスク等の不揮発性メモリから構成され、プロセッサ３１が実行するプログラム３６をあらかじめ記憶する。また、補助記憶部３３は、プロセッサ３１の指示に従って、このプログラム３６が記憶するデータをプロセッサ３１に供給し、プロセッサ３１から供給されたデータを記憶する。

インターフェース部３４は、伝送路４０を介して運用系２０に接続される。

以上の構成要素を備えるＦＴコンピュータ１０がデータを転送することにより、メモリテーブル５０及びメモリ３２が記憶するデータは、チェックポイント毎に同一のデータとなる。以下、この転送に関する処理を、図３〜図８を用いて説明する。

まず、ＦＴコンピュータ１０は、初期設定を行う（ステップＳ１）。具体的には、ＦＴコンピュータ１０は、初期設定としてメモリテーブル５０とメモリ３２とを同じ状態にする。例えば、プロセッサ２１及びプロセッサ３１が協働することにより、メモリテーブル５０及びメモリ３２のデータがクリアされる。また、プロセッサ２１は、すべての状態ページ６１が記憶する状態フラグを「クリーン」に設定する。

次に、プロセッサ２１は、データが更新されたメモリページ５１の状態を「ダーティ」へ遷移させる。すなわち、プロセッサ２１は、データが更新されたメモリページ５１に対応する状態ページ６１を選択し、この状態ページ６１が記憶する状態フラグを「ダーティ」に設定する（ステップＳ２）。例えば、図４に示されるように、メモリページ５１ｂのデータを更新するための命令Ｉｎ１があった場合に、プロセッサ２１は、状態ページ６１ｂが記憶する状態フラグを「ダーティ」に設定する。なお、状態ページ６１ｂは、メモリページ５１ｂに対応する。

次に、プロセッサ２１は、「ダーティ」状態のメモリページ５１が記憶するデータを、転送用ページ７１に複製する（ステップＳ３）。例えば、図５に示されるように、状態ページ６１ｂが記憶する状態フラグが「ダーティ」である場合、プロセッサ２１は、メモリページ５１ｂのデータを転送用ページ７１ａへ複製する。

その後、プロセッサ２１は、「ダーティ」状態のメモリページ５１を更新するための命令があるか否かを判定する（ステップＳ４）。

「ダーティ」状態のメモリページ５１を更新するための命令があると判定された場合（ステップＳ４；Ｙｅｓ）、プロセッサ２１は、この命令に従ったデータを、メモリページ５１と、このメモリページ５１に対応する転送用ページ７１とに格納する（ステップＳ５）。例えば、図６に示されるように、「ダーティ」状態のメモリページ５１ｂのデータを更新するための命令Ｉｎ２があった場合、プロセッサ２１は、メモリページ５１ｂ及び転送用ページ７１ａのデータを更新する。その後、プロセッサ２１は、ステップＳ２〜ステップＳ５の処理を繰り返す。

ステップＳ４にて「ダーティ」状態のメモリページ５１を更新するための命令があると判定されない場合（ステップＳ４；Ｎｏ）、プロセッサ２１は、チェックポイントであるか否かを判定する（ステップＳ６）。例えば、プロセッサ２１は、ＯＳ（Operating System）等のプログラムが実行する処理において、メモリテーブル５０が記憶するデータを待機系３０へ転送するための命令があるか否かを判定する。

プロセッサ２１は、チェックポイントであると判定されない場合（ステップＳ６；Ｎｏ）、ステップＳ２〜ステップＳ６の処理を繰り返す。

プロセッサ２１は、チェックポイントであると判定した場合（ステップＳ６；Ｙｅｓ）、すべての状態ページ６１が記憶する状態フラグを「クリーン」に設定する（ステップＳ７）。

また、プロセッサ２１は、転送用テーブル７０が記憶するデータの更新を制限する（ステップＳ８）。ここで、メモリテーブル５０が記憶するデータの更新は制限されないため、プロセッサ２１は、メモリテーブル５０を作業領域として通常時と同様に動作する。例えば、図７に示されるように、メモリページ５１ｄのデータを更新するための命令Ｉｎ３があった場合、プロセッサ２１はメモリページ５１ｄが記憶するデータを更新することができる。

次に、プロセッサ２１は、転送用ページ７１のデータを待機系３０のメモリ３２へ転送する（ステップＳ９）。これにより、チェックポイントにおいてメモリページ５１ｂが記憶するデータと同一のデータが待機系３０のメモリ３２に格納される。

その後、プロセッサ２１は、転送用テーブル７０が記憶するデータの更新に対する制限を解除する（ステップＳ１０）。

さらに、プロセッサ２１は、転送用テーブル７０に格納されるデータをすべてクリアする（ステップＳ１１）。

以降、プロセッサ２１は、ステップＳ２〜ステップＳ１１の処理を繰り返す。例えば、図８に示されるように、メモリページ５１ｄのデータを更新するための命令Ｉｎ３があった場合には、プロセッサ２１は、状態ページ７１ｄが記憶する状態フラグを「ダーティ」に設定する（ステップＳ２）。そして、プロセッサ２１は、メモリテーブル５０及び転送用テーブル７０が記憶するデータを更新する処理、並びに、チェックポイントにおけるデータを転送する処理を実行する。

以上説明したように、本実施形態に係る運用系２０は、初期設定後又はチェックポイント後に更新されたデータを、メモリテーブル５０及び転送用テーブル７０に記憶する。つまり、運用系２０は、メモリ２２が有する２つの領域に同一のデータを記憶する。また、運用系２０は、データを転送する際に、転送用テーブル７０が記憶するデータの更新のみを制限する。これにより、チェックポイントにおけるデータの転送の際に、プロセッサ２１は、メモリテーブル５０を用いて処理を継続することができる。したがって、チェックポイントにおけるＦＴコンピュータ１０の処理能力の低下を防ぐことができる。

また、チェックポイントを経過してから次のチェックポイントまでに更新されたデータが、転送用テーブル７０に複製されて、待機系３０へ転送される。すなわち、メモリテーブル５０が有するメモリページ５１のうち、更新されたメモリページ５１のみが転送される。このため、運用系２０は、待機系３０へ転送するデータの容量を小さくすることができる。

また、プロセッサ２１は、転送が完了した転送用ページ７１のデータをクリアする。これにより、プロセッサ２１は、転送用テーブル７０に記憶されるデータのうち、いずれのデータが待機系３０へ転送されるかをチェックポイント毎に判別する必要がない。したがって、運用系２０は簡潔な処理で高速に転送を実行することができる。

また、プロセッサ２１は、ページを単位としてメモリ２２を制御する。すなわち、プロセッサ２１は、メモリページ５１を単位として転送用テーブル７０へデータを複製し、転送用ページ７１を単位として待機系３０へデータを転送する。そのため、プロセッサ２１は、記憶領域の単位を共通として、転送に関する処理と通常時に実行される処理とを実行することができ、効率的に種々の処理を実行することができる。

また、状態ページ６１は、メモリページ５１がチェックポイント後に更新されたか否かを示す状態フラグを記憶した。プロセッサ２１は、この状態ページ６１を参照することにより、複製されるデータを記憶するメモリページ５１を判別することができる。

以上、実施形態について説明したが、本発明は上述の実施形態に限定されるものではない。

例えば、上述の実施形態に係るプロセッサ２１がメモリコントローラの機能を有したが、メモリコントローラとして独立した回路を運用系又は待機系に設けてもよい。

例えば、上述の実施形態に係るプロセッサ２１、メモリ２２、補助記憶部２３、インターフェース部２４は内部バス２５を介して接続されたが、チップセット又はブリッジ回路等を介して接続されてもよい。

例えば、上述の実施形態に係るプロセッサ２１は、メモリページ５１を単位として複製等の処理を実行したが、メモリテーブル５０を単位としてもよい。

また、上述の実施形態に係る運用系２０及び待機系３０の機能は、専用のハードウェアによっても、また、通常のコンピュータシステムによっても実現することができる。

例えば、上述の実施形態において運用系２０の補助記憶部２３又は待機系３０の補助記憶部３３に記憶されるプログラムを、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disk Read-Only Memory）、ＤＶＤ（Digital Versatile Disk）、ＭＯ（Magneto-Optical disk）等のコンピュータ読み取り可能な記録媒体に格納して配布し、そのプログラムをコンピュータにインストールすることにより、上述の処理を実行する装置を構成することができる。

また、プログラムをインターネット等の通信ネットワーク上の所定のサーバ装置が有するディスク装置等に格納しておき、例えば、搬送波に重畳させて、コンピュータにダウンロード等するようにしても良い。

また、通信ネットワークを介してプログラムを転送しながら起動実行することによっても、上述の処理を達成することができる。

更に、プログラムの全部又は一部をサーバ装置上で実行させ、その処理に関する情報をコンピュータが通信ネットワークを介して送受信しながらプログラムを実行することによっても、上述の処理を達成することができる。

なお、上述の機能を、ＯＳ（Operating System）が分担して実現する場合又はＯＳとアプリケーションとの協働により実現する場合等には、ＯＳ以外の部分のみを媒体に格納して配布してもよく、また、コンピュータにダウンロード等しても良い。

上述の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。

（付記１）
メモリが有する第１記憶領域にデータを記憶させる第１記憶手段と、
前記第１記憶領域に記憶されるデータが更新された場合に、更新された前記データを、前記第１記憶領域と別に設けられた第２記憶領域に記憶させる第２記憶手段と、
前記第２記憶領域に記憶されるデータを他のシステムへ転送する転送手段と、
前記転送手段による転送の間に、前記第２記憶領域のデータの更新を制限する制限手段と、
を備えるフォールトトレラントシステム。

（付記２）
前記第２記憶手段は、
所定のチェックポイントを経過してから次のチェックポイントまでに更新された前記第１記憶領域のデータを前記第２記憶領域に記憶させ、
前記転送手段は、
前記チェックポイント毎にデータを転送する、
付記１に記載のフォールトトレラントシステム。

（付記３）
前記第２記憶領域に記憶されたデータのうち、前記転送手段による転送が完了したデータをクリアするクリア手段、
を備える付記１又は２に記載のフォールトトレラントシステム。

（付記４）
前記第２記憶手段は、
前記第１記憶領域を構成する複数の小領域のうち、更新されたデータを有する前記小領域のデータを、前記第２記憶領域に記憶させ、
前記転送手段は、
前記第２記憶領域に記憶された前記小領域のデータを他のシステムへ転送する、
付記１乃至３のいずれか一項に記載のフォールトトレラントシステム。

（付記５）
前記第１記憶領域の前記小領域それぞれに対応するフラグを記憶する第３記憶手段と、
前記更新されたデータを有する前記小領域に対応するフラグをダーティに設定し、前記制限手段によりデータの更新が制限された時に前記複数の小領域に対応するフラグをクリーンに設定する設定手段と、
を備え、
前記第２記憶手段は、
ダーティに設定された前記フラグに対応する前記小領域のデータを前記第２記憶領域に記憶させる、
付記４に記載のフォールトトレラントシステム。

（付記６）
前記小領域は、メモリページである、
付記４又は５に記載のフォールトトレラントシステム。

（付記７）
メモリが有する第１記憶領域にデータを記憶させる第１記憶ステップと、
前記第１記憶領域に記憶されるデータが更新された場合に、更新された前記データを、前記第１記憶領域と別に設けられた第２記憶領域に記憶させる第２記憶ステップと、
前記第２記憶領域に記憶されるデータを他のシステムへ転送する転送ステップと、
前記転送ステップによる転送の間に、前記第２記憶領域のデータの更新を制限する制限ステップと、
を含むメモリ制御方法。

（付記８）
コンピュータを、
メモリが有する第１記憶領域にデータを記憶させる第１記憶手段、
前記第１記憶領域に記憶されるデータが更新された場合に、更新された前記データを、前記第１記憶領域と別に設けられた第２記憶領域に記憶させる第２記憶手段、
前記第２記憶領域に記憶されるデータを他のシステムへ転送する転送手段、
前記転送手段による転送の間に、前記第２記憶領域のデータの更新を制限する制限手段、
として機能させるためのプログラム。

１０ ＦＴコンピュータ
２０ 運用系
２１、３１ プロセッサ
２２、３２ メモリ
２３、３３ 補助記憶部
２４、３４ インターフェース部
２５、３５ 内部バス
２６、３６ プログラム
３０ 待機系
４０ 伝送路
５０ メモリテーブル
５１、５１ｂ、５１ｄ メモリページ
６０ 状態テーブル
６１、６１ｂ、６１ｄ 状態ページ
７０ 転送用テーブル
７１、７１ａ 転送用ページ
Ｉｎ１、Ｉｎ２、Ｉｎ３ 命令

Claims (6)

1. メモリが有する第１記憶領域にデータを記憶させる第１記憶手段と、
   前記第１記憶領域に記憶されるデータが更新された場合に、前記第１記憶領域を構成する複数の小領域のうち、更新されたデータを有する前記小領域のデータを、前記第１記憶領域と別に設けられた第２記憶領域に記憶させる第２記憶手段と、
   前記第２記憶領域に記憶された前記小領域のデータを他のシステムへ転送する転送手段と、
   前記転送手段による転送の間に、前記第２記憶領域のデータの更新を制限する制限手段と、
   前記第１記憶領域の前記小領域それぞれに対応するフラグを記憶する第３記憶手段と、
   前記更新されたデータを有する前記小領域に対応するフラグをダーティに設定し、前記制限手段によりデータの更新が制限された時に前記複数の小領域に対応するフラグをクリーンに設定する設定手段と、
   を備え、
   前記第２記憶手段は、ダーティに設定されたフラグに対応する前記小領域のデータを前記第２記憶領域に記憶させる、フォールトトレラントシステム。
2. 前記第２記憶手段は、
   所定のチェックポイントを経過してから次のチェックポイントまでに更新された前記第１記憶領域のデータを前記第２記憶領域に記憶させ、
   前記転送手段は、
   前記チェックポイント毎にデータを転送する、
   請求項１に記載のフォールトトレラントシステム。
3. 前記第２記憶領域に記憶されたデータのうち、前記転送手段による転送が完了したデータをクリアするクリア手段、
   を備える請求項１又は２に記載のフォールトトレラントシステム。
4. 前記小領域は、メモリページである、
   請求項１乃至３のいずれか一項に記載のフォールトトレラントシステム。
5. メモリが有する第１記憶領域にデータを記憶させる第１記憶ステップと、
   前記第１記憶領域に記憶されるデータが更新された場合に、前記第１記憶領域を構成する複数の小領域のうち、更新されたデータを有する前記小領域のデータを、前記第１記憶領域と別に設けられた第２記憶領域に記憶させる第２記憶ステップと、
   前記第２記憶領域に記憶された前記小領域のデータを他のシステムへ転送する転送ステップと、
   前記転送ステップによる転送の間に、前記第２記憶領域のデータの更新を制限する制限ステップと、
   前記第１記憶領域の前記小領域それぞれに対応するフラグのうち、前記更新されたデータを有する前記小領域に対応するフラグをダーティに設定するダーティ設定ステップと、
   前記制限ステップにおいてデータの更新が制限された時に前記複数の小領域に対応するフラグをクリーンに設定するクリーン設定ステップと、
   を含み、
   前記第２記憶ステップでは、ダーティに設定されたフラグに対応する前記小領域のデータを前記第２記憶領域に記憶させる、メモリ制御方法。
6. コンピュータを、
   メモリが有する第１記憶領域にデータを記憶させる第１記憶手段、
   前記第１記憶領域に記憶されるデータが更新された場合に、前記第１記憶領域を構成する複数の小領域のうち、更新されたデータを有する前記小領域のデータを、前記第１記憶領域と別に設けられた第２記憶領域に記憶させる第２記憶手段、
   前記第２記憶領域に記憶された前記小領域のデータを他のシステムへ転送する転送手段、
   前記転送手段による転送の間に、前記第２記憶領域のデータの更新を制限する制限手段、
   前記第１記憶領域の前記小領域それぞれに対応するフラグを記憶する第３記憶手段、
   前記更新されたデータを有する前記小領域に対応するフラグをダーティに設定し、前記制限手段によりデータの更新が制限された時に前記複数の小領域に対応するフラグをクリーンに設定する設定手段、
   として機能させ、
   前記第２記憶手段は、ダーティに設定されたフラグに対応する前記小領域のデータを前記第２記憶領域に記憶させる、プログラム。

Images