JP5702119B2

JP5702119B2 - Map creation method and chip removal method

Info

Publication number: JP5702119B2
Application number: JP2010260097A
Authority: JP
Inventors: 貴幸水野; 朋治吉野; 水谷　大輔; 大輔水谷; 雅浩近藤
Original assignee: Fuji Machine Manufacturing Co Ltd
Current assignee: Fuji Corp
Priority date: 2010-11-22
Filing date: 2010-11-22
Publication date: 2015-04-15
Anticipated expiration: 2030-11-22
Also published as: JP2012114147A

Description

本発明は、基板に装着するチップをウェハから取り出す際に用いられるマップ作成方法およびチップ取出方法に関する。 The present invention relates to a map generation method and a chip extraction method used when a chip to be mounted on a substrate is extracted from a wafer.

ウェハ供給装置は、例えばダイボンディング装置やフリップチップボンディング装置などの、チップボンディング装置に組み込まれている。ウェハ供給装置は、ウェハ搬送パレットを備えている。ウェハ搬送パレットには、ウェハグリップリングが載置されている。ウェハグリップリングには、水平方向に伸張された状態で、ウェハシートが配置されている。ウェハシートには、ウェハが貼り付けられている。ウェハは、多数のチップからなる。多数のチップは、円形状のウェハが格子状に裁断されることにより、形成されている。多数のチップには、各々、集積回路が形成されている。チップは、吸着ノズルにより、ウェハからチップボンディング装置の基板に供給される（特許文献１参照）。 The wafer supply apparatus is incorporated in a chip bonding apparatus such as a die bonding apparatus or a flip chip bonding apparatus. The wafer supply apparatus includes a wafer transfer pallet. A wafer grip ring is placed on the wafer transfer pallet. A wafer sheet is arranged on the wafer grip ring in a state of being stretched in the horizontal direction. A wafer is attached to the wafer sheet. A wafer consists of a number of chips. Many chips are formed by cutting a circular wafer into a lattice shape. An integrated circuit is formed in each of a large number of chips. The chip is supplied from the wafer to the substrate of the chip bonding apparatus by the suction nozzle (see Patent Document 1).

特開２００３−２５８００８号公報JP 2003-258008 A

図１１に、従来のウェハの上面図を示す。図１１には、説明の便宜上、ウェハシート１０１上にグリッドＥを示す。グリッドＥの座標Ｅ○○△△中、○○の部分は、左右方向の座標（左端が０１、右端が１８）に対応する。座標Ｅ○○△△中、△△の部分は、前後方向の座標（前端が０１、後端が１８）に対応する。 FIG. 11 shows a top view of a conventional wafer. FIG. 11 shows a grid E on the wafer sheet 101 for convenience of explanation. Of the coordinates EXXΔΔ of the grid E, the XX portion corresponds to the left-right coordinate (01 at the left end and 18 at the right end). In the coordinates EXXΔΔ, the ΔΔ part corresponds to the coordinate in the front-rear direction (the front end is 01 and the rear end is 18).

図１１に示すように、ウェハ１００は、ウェハシート１０１に貼り付けられている。ウェハ１００は、多数のチップ１０２からなる。グリッドＥの座標Ｅ０１０１〜Ｅ１８１８の中には、チップ１０２が配置されていない無座標（例えば座標Ｅ０１０１）と、チップ１０２が配置されている有座標（例えば座標Ｅ０７０７、Ｅ０６０２、Ｅ０７０２）と、がある。有座標の中には、良品のチップ１０２が配置されている良品座標（例えばＥ０７０７）と、不良品のチップ１０２（ハッチング部分および「・」部分）が配置されている不良品座標（例えば座標Ｅ０６０２、Ｅ０７０２）と、がある。 As shown in FIG. 11, the wafer 100 is bonded to the wafer sheet 101. The wafer 100 is composed of a large number of chips 102. Among the coordinates E0101 to E1818 of the grid E, there are a non-coordinate where the chip 102 is not arranged (for example, coordinate E0101) and a coordinate where the chip 102 is arranged (for example, coordinates E0707, E0602, E0702). . Among the available coordinates, a non-defective product coordinate (for example, E0707) where the non-defective chip 102 is disposed and a defective product coordinate (for example, coordinate E0602) where the defective chip 102 (hatched portion and “•” portion) is disposed. , E0702).

吸着ノズル（図略）およびカメラ（図略）は、共に、チップ１０２を基板に装着するための、装着ヘッドに装着されている。装着ヘッドは、図中太線で示すように、軌道Ｏ１００を辿って、走査的に水平方向に移動する。軌道Ｏ１００内の座標Ｅ０１０１〜Ｅ１８１８においては、一つずつ、カメラによりチップ１０２の撮像が行われる。撮像データの解析の結果、当該座標が、良品座標の場合は、吸着ノズルにより良品のチップ１０２が取り出される。そして、良品のチップ１０２が基板（図略）に装着される。一方、当該座標が、無座標、不良品座標の場合は、チップ１０２は取り出されない。このように、従来のチップ取出方法によると、座標が無座標、不良品座標である場合、カメラによる撮像動作が無駄になっていた。したがって、基板の生産性が低かった。 Both the suction nozzle (not shown) and the camera (not shown) are mounted on a mounting head for mounting the chip 102 on the substrate. The mounting head follows the orbit O100 and moves in the horizontal direction in a scanning manner, as indicated by the bold line in the figure. At coordinates E0101 to E1818 in the trajectory O100, the chip 102 is imaged by the camera one by one. As a result of the analysis of the imaging data, when the coordinates are non-defective coordinates, the non-defective chips 102 are taken out by the suction nozzle. Then, a non-defective chip 102 is mounted on a substrate (not shown). On the other hand, when the coordinates are non-coordinates and defective product coordinates, the chip 102 is not taken out. As described above, according to the conventional chip extraction method, when the coordinates are non-coordinates and defective product coordinates, the imaging operation by the camera is wasted. Therefore, the substrate productivity was low.

本発明のマップ作成方法およびチップ取出方法は、上記課題に鑑みて完成されたものである。本発明は、撮像装置の動作の無駄が少ないマップ作成方法、撮像装置およびノズルの動作の無駄が少ないチップ取出方法を提供することを目的とする。 The map creation method and chip removal method of the present invention have been completed in view of the above problems. An object of the present invention is to provide a map creation method with less waste of operation of an image pickup apparatus, and a chip extraction method with less waste of operation of an image pickup apparatus and nozzles.

（１）上記課題を解決するため、本発明のチップ取出方法は、連続して処理されるＮ（Ｎは２以上の自然数）枚のウェハのうち、最初のｎ（ｎはＮ未満の自然数）枚の該ウェハからチップを取り出す際、撮像エリアに該ウェハの外縁が含まれるように撮像装置により該ウェハを撮像し、該チップがある有座標、該チップがない無座標に関連するマップを作成し、ノズルにより該有座標から該チップを取り出すマップ作成工程と、ｎ＋１枚目以降の該ウェハから該チップを取り出す際、該マップを基に、該撮像装置の撮像対象および該ノズルの取出対象から該無座標を除外し、該有座標から該チップを取り出す対象補正工程と、を有することを特徴とする。ここで、「ｎ＋１枚目以降」にはｎ＋１枚目も含まれる。 (1) In order to solve the above-described problem, the chip extraction method of the present invention is the first n (n is a natural number less than N) among N (N is a natural number of 2 or more) wafers that are successively processed. When a chip is taken out from a single wafer, the wafer is imaged by an imaging device so that the outer edge of the wafer is included in the imaging area, and a map related to a coordinate with the chip and a coordinate without the chip is created. Then, a map creating step for taking out the chip from the coordinate by the nozzle, and when taking out the chip from the n + 1st and subsequent wafers, based on the map, from the imaging target of the imaging apparatus and the target for taking out the nozzle And an object correcting step of removing the non-coordinate and taking out the chip from the coordinated. Here, the “n + 1th and subsequent sheets” include the (n + 1) th sheet.

本発明のチップ取出方法によると、撮像装置の撮像対象およびノズルの取出対象から、チップがない無座標を除外することができる。このため、無座標に対する無駄な撮像動作、取出動作が行われない。したがって、撮像時間、取出時間を短縮することができる。よって、基板の生産性が向上する。 According to the chip extraction method of the present invention, it is possible to exclude non-coordinates without a chip from the imaging target of the imaging device and the nozzle extraction target. For this reason, useless imaging operations and extraction operations for non-coordinates are not performed. Therefore, the imaging time and the extraction time can be shortened. Therefore, the productivity of the substrate is improved.

（２）好ましくは、上記（１）の構成において、前記マップ作成工程においては、前記ｎ枚の前記ウェハの同一の座標に共通して前記チップがない場合に前記無座標と判別し、それ以外の場合に前記有座標と判別する構成とする方がよい。 (2) Preferably, in the configuration of (1) above, in the map creation step, when there is no chip in common with the same coordinates of the n wafers, it is determined as the no-coordinate, and otherwise In such a case, it is better to adopt a configuration for discriminating from the above-mentioned coordinate.

本構成によると、マップ作成工程において、ｎ枚のウェハの同一の座標のうち、一つの座標にでもチップがあったら、当該座標が有座標と判別される。すなわち、ｎ枚のウェハの全座標中、一度でもチップがあった座標は、マップにおいて有座標となる。このため、対象補正工程において、たとえ少しでも、チップがある可能性がある座標を、撮像装置の撮像対象およびノズルの取出対象にすることができる。したがって、チップの取り残しを少なくすることができる。 According to this configuration, in the map creation process, if there is a chip at one coordinate among the same coordinates of n wafers, the coordinate is determined as a coordinate. That is, of all the coordinates of the n wafers, the coordinates at which the chip is present even once become the coordinates in the map. For this reason, in the target correction step, even if there is even a small amount of coordinates, there may be a coordinate that may have a chip as an imaging target of the imaging device and a nozzle extraction target. Therefore, it is possible to reduce the remaining of the chip.

（３）好ましくは、上記（１）または（２）の構成において、前記マップ作成工程においては、前記有座標を、さらに、配置されている前記チップが良品チップである良品座標、配置されている該チップが不良品チップである不良品座標に判別し、該良品座標、該不良品座標、前記無座標に関連する前記マップを作成し、前記対象補正工程においては、該マップを基に、前記撮像装置の前記撮像対象および前記ノズルの前記取出対象から該不良品座標、該無座標を除外し、該良品座標から該良品チップを取り出す構成とする方がよい。 (3) Preferably, in the configuration of (1) or (2) above, in the map creating step, the coordinates are arranged, and further, the non-defective coordinates in which the arranged chip is a non-defective chip are arranged. The chip is determined as a defective product coordinate that is a defective product chip, and the map related to the non-defective product coordinate, the defective product coordinate, and the non-coordinate is created. In the target correction step, the map is used based on the map. It is preferable that the defective product coordinates and the non-coordinates are excluded from the imaging target of the imaging apparatus and the extraction target of the nozzle, and the non-defective chip is taken out from the non-defective product coordinates.

本構成によると、撮像装置の撮像対象およびノズルの取出対象から、チップがない無座標のみならず、不良品チップがある不良品座標を除外することができる。このため、無座標、不良品座標に対する無駄な撮像動作、取出動作が行われない。したがって、撮像時間、取出時間を短縮することができる。よって、基板の生産性が向上する。 According to this configuration, not only coordinates without a chip but also defective coordinates with a defective chip can be excluded from an imaging target of the imaging apparatus and a nozzle extraction target. For this reason, useless imaging operations and take-out operations for non-coordinates and defective product coordinates are not performed. Therefore, the imaging time and the extraction time can be shortened. Therefore, the productivity of the substrate is improved.

また、ノズルが不良品チップを誤って取り出してしまった場合、不良品チップを廃棄する必要がある。このため、ダウンタイムが発生してしまう。この点、本構成によると、ノズルが不良品チップを取り出すおそれが小さい。このため、ノズルが不良品チップを廃棄する頻度が少ない。この点においても基板の生産性が向上する。 Moreover, when the nozzle has taken out a defective chip by mistake, it is necessary to discard the defective chip. For this reason, downtime occurs. In this respect, according to the present configuration, the possibility that the nozzle takes out defective chips is small. For this reason, the frequency with which the nozzle discards defective chips is low. Also in this respect, the productivity of the substrate is improved.

（４）好ましくは、上記（３）の構成において、前記マップ作成工程においては、前記ｎ枚の前記ウェハの同一の座標に共通して前記チップが前記不良品チップの場合に前記不良品座標と判別し、それ以外の場合に前記良品座標と判別する構成とする方がよい。 (4) Preferably, in the configuration of (3) above, in the map creating step, when the chip is the defective chip in common with the same coordinates of the n wafers, the defective product coordinates It is better to make a configuration that discriminates from the non-defective coordinates in other cases.

本構成によると、マップ作成工程において、ｎ枚のウェハの同一の座標のうち、一つの座標にでも良品チップがあったら、当該座標が良品座標と判別される。すなわち、ｎ枚のウェハの全座標中、一度でも良品チップがあった座標は、マップにおいて良品座標となる。このため、対象補正工程において、たとえ少しでも、良品チップがある可能性がある座標を、撮像装置の撮像対象およびノズルの取出対象にすることができる。したがって、良品チップの取り残しを少なくすることができる。 According to this configuration, in the map creation process, if there is a non-defective chip at one coordinate among the same coordinates of n wafers, the coordinate is determined to be a non-defective coordinate. That is, among the coordinates of the n wafers, the coordinates at which a non-defective chip is present even once become non-defective coordinates on the map. For this reason, in the target correction step, coordinates that may have a non-defective chip can be used as the imaging target of the imaging device and the nozzle extraction target, even if a little. Accordingly, it is possible to reduce the remaining of non-defective chips.

（４−１）好ましくは、上記（４）の構成において、前記マップ作成工程においては、前記無座標または前記不良品座標と判別された前記座標であっても、該座標に隣接する全ての該座標が前記良品座標である場合、該座標を該無座標または該不良品座標から該良品座標に更新する構成とする方がよい。本構成によると、問題となる座標の周囲の座標の状態（良品座標か無座標か不良品座標か）を参照して、当該座標が、良品座標か、無座標または不良品座標か、を判別することができる。 (4-1) Preferably, in the configuration of (4) above, in the map creation step, all the coordinates adjacent to the coordinates, even the coordinates determined as the no-coordinates or the defective product coordinates. When the coordinates are the non-defective product coordinates, it is preferable to update the coordinates from the non-coordinates or the defective product coordinates to the good product coordinates. According to this configuration, referring to the state of the coordinates around the coordinate in question (whether it is good, non-coordinated, or defective), it is determined whether the coordinate is good, non-coordinated, or defective can do.

（５）好ましくは、上記（３）または（４）の構成において、前記対象補正工程においては、前記撮像装置による該対象補正工程における撮像データと、前記マップと、を照合し、連続して処理されるｋ（ｋはＮ−ｎ未満の自然数）枚の前記ウェハにおいて、同一の前記良品座標の前記チップがいずれも前記不良品チップの場合、該良品座標を前記不良品座標に更新する構成とする方がよい。 (5) Preferably, in the configuration of (3) or (4) above, in the target correction step, the imaging data in the target correction step by the imaging device and the map are collated and continuously processed. In the k (k is a natural number less than N−n) wafers, when all the chips having the same good product coordinates are the defective products, the good product coordinates are updated to the defective product coordinates. Better to do.

本構成によると、マップ作成用のｎ枚のウェハを消費した後であっても、実情に即してマップを更新することができる。すなわち、マップにおいて良品座標となっている座標であっても、連続して処理されるｋ枚のウェハのいずれにおいても不良品チップが配置されている場合は、不良品座標に書き換えることができる。 According to this configuration, the map can be updated in accordance with the actual situation even after the n wafers for map creation are consumed. That is, even if the coordinates are non-defective coordinates in the map, if defective chips are arranged on any of the k wafers that are continuously processed, they can be rewritten to defective coordinates.

（６）好ましくは、上記（１）ないし（５）のいずれかの構成において、前記撮像装置および前記ノズルのうち、少なくとも一方は、前記ウェハの表面に沿って、走査的に移動する構成とする方がよい。 (6) Preferably, in any one of the configurations (1) to (5), at least one of the imaging device and the nozzle is configured to move in a scanning manner along the surface of the wafer. Better.

本構成によると、ウェハの表面積に対して撮像エリアが小さい撮像装置を用いる場合や、取出作業一回あたりのチップ取出数が少ないノズルを用いる場合に、撮像装置の撮像対象およびノズルの取出対象から、チップがない無座標を除外することができる。 According to this configuration, when using an imaging device having a small imaging area relative to the surface area of the wafer, or when using a nozzle with a small number of chip extraction per extraction operation, the imaging target of the imaging device and the extraction target of the nozzle , No coordinates without a chip can be excluded.

本発明によると、撮像装置の動作の無駄が少ないマップ作成方法、撮像装置およびノズルの動作の無駄が少ないチップ取出方法を提供することができる。 According to the present invention, it is possible to provide a map creation method with less waste of operation of the image pickup apparatus, and a chip extraction method with less waste of operation of the image pickup apparatus and the nozzle.

本発明の一実施形態であるマップ作成方法およびチップ取出方法が用いられるチップボンディング装置の斜視図である。1 is a perspective view of a chip bonding apparatus in which a map creation method and a chip removal method according to an embodiment of the present invention are used. 同チップボンディング装置の上面図である。It is a top view of the same chip bonding apparatus. 同チップボンディング装置の右側面図である。It is a right view of the same chip bonding apparatus. 同チップボンディング装置のウェハ供給装置のウェハ搬送パレットの斜視図である。It is a perspective view of the wafer conveyance pallet of the wafer supply apparatus of the same chip bonding apparatus. 生産開始後一枚目のウェハの上面図である。It is a top view of the first wafer after the start of production. 生産開始後一枚目のウェハの単位マップである。It is a unit map of the first wafer after the start of production. 生産開始後二枚目のウェハの単位マップである。It is a unit map of the 2nd wafer after a production start. 生産開始後三枚目のウェハの単位マップである。It is a unit map of the third wafer after the start of production. 三枚の単位マップを合成して作成されるマップである。This is a map created by combining three unit maps. 生産開始後四枚目のウェハの上面図である。It is a top view of the fourth wafer after the start of production. 従来のウェハの上面図である。It is a top view of the conventional wafer.

以下、本発明のマップ作成方法およびチップ取出方法の実施の形態について説明する。 Embodiments of a map creation method and a chip removal method of the present invention will be described below.

＜チップボンディング装置の構成＞
まず、本実施形態のマップ作成方法およびチップ取出方法（以下、マップ作成方法およびチップ取出方法を、チップ取出方法と総称する）が用いられるチップボンディング装置の構成について説明する。図１に、チップボンディング装置の斜視図を示す。図２に、同チップボンディング装置の上面図を示す。図３に、同チップボンディング装置の右側面図を示す。 <Configuration of chip bonding device>
First, the configuration of a chip bonding apparatus in which the map creation method and chip removal method of the present embodiment (hereinafter, the map creation method and chip removal method are collectively referred to as a chip removal method) will be described. FIG. 1 is a perspective view of the chip bonding apparatus. FIG. 2 shows a top view of the chip bonding apparatus. FIG. 3 shows a right side view of the chip bonding apparatus.

図１においては、モジュール３のハウジングを透過して示す。図２においては、モジュール３のハウジングを削除して示す。また、Ｙ方向スライダ３１０、Ｙ方向ガイドレール３１２、Ｘ方向ガイドレール３１３、吸着ノズル８、マークカメラ３３を一点鎖線で示す。図３においては、モジュール３のハウジングを透過して示す。また、ボールねじ部３２０を点線で示す。吸着ノズル８は、本発明の「ノズル」の概念に含まれる。図１〜図３に示すように、チップボンディング装置１は、ベース２と、モジュール３と、ウェハ供給装置５と、を備えている。 In FIG. 1, the housing of the module 3 is shown in a transparent manner. In FIG. 2, the housing of the module 3 is omitted. Further, the Y-direction slider 310, the Y-direction guide rail 312, the X-direction guide rail 313, the suction nozzle 8, and the mark camera 33 are indicated by a one-dot chain line. In FIG. 3, the housing of the module 3 is shown in a transparent manner. The ball screw portion 320 is indicated by a dotted line. The suction nozzle 8 is included in the concept of the “nozzle” of the present invention. As shown in FIGS. 1 to 3, the chip bonding apparatus 1 includes a base 2, a module 3, and a wafer supply apparatus 5.

［ベース２］
ベース２は、直方体箱状を呈している。ベース２は、工場のフロアＦに配置されている。ベース２の前部開口には、デバイスパレット２０が装着されている。 [Base 2]
The base 2 has a rectangular parallelepiped box shape. The base 2 is disposed on the floor F of the factory. A device pallet 20 is attached to the front opening of the base 2.

［モジュール３］
モジュール３は、基板搬送装置３０と、ＸＹロボット３１と、装着ヘッド３２と、マークカメラ３３と、制御装置（図略）と、画像処理装置（図略）と、を備えている。 [Module 3]
The module 3 includes a substrate transfer device 30, an XY robot 31, a mounting head 32, a mark camera 33, a control device (not shown), and an image processing device (not shown).

（基板搬送装置３０）
基板搬送装置３０は、手前側クランプ部３０２ｆと、奥側クランプ部３０２ｒと、手前側搬送部３０３ｆと、奥側搬送部３０３ｒと、を備えている。手前側搬送部３０３ｆ、奥側搬送部３０３ｒは、各々、前後一対のコンベアベルトを備えている。合計四つのコンベアベルトは、左右方向に延在している。手前側搬送部３０３ｆには、基板Ｂｆが架設されている。奥側搬送部３０３ｒには、基板Ｂｒが架設されている。 (Substrate transfer device 30)
The substrate transfer device 30 includes a front side clamp unit 302f, a back side clamp unit 302r, a front side transfer unit 303f, and a back side transfer unit 303r. Each of the front-side transport unit 303f and the back-side transport unit 303r includes a pair of front and rear conveyor belts. A total of four conveyor belts extend in the left-right direction. A substrate Bf is installed on the near-side transport unit 303f. A substrate Br is installed on the back side conveyance unit 303r.

手前側クランプ部３０２ｆ、奥側クランプ部３０２ｒは、各々、前後一対のクランプ片を備えている。合計四つのクランプ片は、左右方向に延在している。手前側クランプ部３０２ｆは、手前側搬送部３０３ｆの上方に配置されている。奥側クランプ部３０２ｒは、奥側搬送部３０３ｒの上方に配置されている。 Each of the front side clamp portion 302f and the back side clamp portion 302r includes a pair of front and rear clamp pieces. A total of four clamp pieces extend in the left-right direction. The near side clamp part 302f is arranged above the near side transport part 303f. The back side clamp part 302r is arrange | positioned above the back side conveyance part 303r.

（基板昇降装置３５）
基板昇降装置３５は、手前側昇降部３５０ｆと、奥側昇降部３５０ｒと、を備えている。手前側昇降部３５０ｆは、手前側搬送部３０３ｆの下方に配置されている。奥側昇降部３５０ｒは、奥側搬送部３０３ｒの下方に配置されている。手前側昇降部３５０ｆ、奥側昇降部３５０ｒは、各々、上下方向に移動可能である。チップが装着される際、基板Ｂｆは、手前側クランプ部３０２ｆと手前側昇降部３５０ｆとにより、上下方向から挟持、固定される。基板Ｂｒは、奥側クランプ部３０２ｒと奥側昇降部３５０ｒとにより、上下方向から挟持、固定される。 (Substrate lifting device 35)
The substrate elevating device 35 includes a front side elevating unit 350f and a back side elevating unit 350r. The front side lifting unit 350f is disposed below the front side transport unit 303f. The back side lifting unit 350r is disposed below the back side transport unit 303r. The front side elevating part 350f and the back side elevating part 350r are each movable in the vertical direction. When the chip is mounted, the substrate Bf is sandwiched and fixed from above and below by the front side clamp part 302f and the front side lifting part 350f. The substrate Br is sandwiched and fixed from above and below by the back side clamp part 302r and the back side lifting part 350r.

（ＸＹロボット３１）
Ｘ方向は左右方向に、Ｙ方向は前後方向に、Ｚ方向は上下方向に、各々、対応している。ＸＹロボット３１は、Ｙ方向スライダ３１０と、Ｘ方向スライダ３１１と、左右一対のＹ方向ガイドレール３１２と、上下一対のＸ方向ガイドレール３１３と、を備えている。 (XY robot 31)
The X direction corresponds to the left-right direction, the Y direction corresponds to the front-rear direction, and the Z direction corresponds to the up-down direction. The XY robot 31 includes a Y direction slider 310, an X direction slider 311, a pair of left and right Y direction guide rails 312, and a pair of upper and lower X direction guide rails 313.

左右一対のＹ方向ガイドレール３１２は、モジュール３のハウジング内部空間の上面に配置されている。Ｙ方向スライダ３１０は、左右方向に長いブロック状を呈している。Ｙ方向スライダ３１０は、左右一対のＹ方向ガイドレール３１２に、前後方向に摺動可能に取り付けられている。上下一対のＸ方向ガイドレール３１３は、Ｙ方向スライダ３１０の前面に配置されている。Ｘ方向スライダ３１１は、長方形板状を呈している。Ｘ方向スライダ３１１は、上下一対のＸ方向ガイドレール３１３に、左右方向に摺動可能に取り付けられている。 The pair of left and right Y-direction guide rails 312 are disposed on the upper surface of the housing internal space of the module 3. The Y-direction slider 310 has a long block shape in the left-right direction. The Y-direction slider 310 is attached to a pair of left and right Y-direction guide rails 312 so as to be slidable in the front-rear direction. The pair of upper and lower X-direction guide rails 313 is disposed on the front surface of the Y-direction slider 310. The X direction slider 311 has a rectangular plate shape. The X-direction slider 311 is attached to a pair of upper and lower X-direction guide rails 313 so as to be slidable in the left-right direction.

（装着ヘッド３２、マークカメラ３３）
装着ヘッド３２は、Ｘ方向スライダ３１１に取り付けられている。このため、装着ヘッド３２は、ＸＹロボット３１により、前後左右方向に移動可能である。図３に示すように、装着ヘッド３２は、ボールねじ部３２０と、ホルダ３２１と、を備えている。 (Mounting head 32, mark camera 33)
The mounting head 32 is attached to the X direction slider 311. For this reason, the mounting head 32 can be moved in the front-rear and left-right directions by the XY robot 31. As shown in FIG. 3, the mounting head 32 includes a ball screw portion 320 and a holder 321.

ボールねじ部３２０は、装着ヘッド３２に内蔵されている。ボールねじ部３２０は、ナット部３２０ａと、シャフト部３２０ｂと、を備えている。ナット部３２０ａは、モータ（図略）により、回転可能である。シャフト部３２０ｂは、上下方向に延在している。シャフト部３２０ｂは、ナット部３２０ａに挿通されている。ナット部３２０ａとシャフト部３２０ｂとは、多数のボール（図略）を介して、螺合している。このため、ナット部３２０ａが回転すると、シャフト部３２０ｂは上下方向に移動する。 The ball screw portion 320 is built in the mounting head 32. The ball screw portion 320 includes a nut portion 320a and a shaft portion 320b. The nut part 320a can be rotated by a motor (not shown). The shaft portion 320b extends in the vertical direction. The shaft portion 320b is inserted through the nut portion 320a. The nut part 320a and the shaft part 320b are screwed together via a large number of balls (not shown). For this reason, if the nut part 320a rotates, the shaft part 320b will move to an up-down direction.

ホルダ３２１は、円柱状を呈している。ホルダ３２１は、シャフト部３２０ｂの下端に装着されている。ホルダ３２１は、モータ（図略）により、軸回りに回転可能である。ホルダ３２１の下面には、吸入口（図略）が開設されている。吸入口から供給される負圧により、ホルダ３２１の下面には、吸着ノズル８が取り付けられている。 The holder 321 has a cylindrical shape. The holder 321 is attached to the lower end of the shaft portion 320b. The holder 321 can be rotated around an axis by a motor (not shown). A suction port (not shown) is provided on the lower surface of the holder 321. The suction nozzle 8 is attached to the lower surface of the holder 321 by the negative pressure supplied from the suction port.

マークカメラ３３は、装着ヘッド３２の後方に配置されている。マークカメラ３３は、本発明の「撮像装置」の概念に含まれる。マークカメラ３３の撮像エリアは下方である。このように、マークカメラ３３と吸着ノズル８とは、共に装着ヘッド３２に取り付けられている。このため、マークカメラ３３と吸着ノズル８とは、一体的に移動する。 The mark camera 33 is disposed behind the mounting head 32. The mark camera 33 is included in the concept of the “imaging device” of the present invention. The imaging area of the mark camera 33 is below. Thus, the mark camera 33 and the suction nozzle 8 are both attached to the mounting head 32. For this reason, the mark camera 33 and the suction nozzle 8 move integrally.

［ウェハ供給装置５］
ウェハ供給装置５は、デバイスパレット２０の前方に配置されている。ウェハ供給装置５は、多数のウェハ搬送パレット５０と、パレット収容マガジン５１と、マガジン駆動装置５２と、パレット搬送コンベア５３と、ハウジング５４と、左右一対のアーム５５Ｌ、５５Ｒと、を備えている。 [Wafer supply device 5]
The wafer supply apparatus 5 is disposed in front of the device pallet 20. The wafer supply device 5 includes a number of wafer transport pallets 50, a pallet storage magazine 51, a magazine drive device 52, a pallet transport conveyor 53, a housing 54, and a pair of left and right arms 55L and 55R.

（ハウジング５４、パレット収容マガジン５１）
ハウジング５４は、上下方向に長い、直方体箱状を呈している。ハウジング５４は、台車９の上面に搭載されている。ハウジング５４の後壁（ウェハ搬送パレット５０を搬出する方向の壁）には、パレット搬出口５４０が開設されている。パレット搬出口５４０は、左右方向に長い、スリット状を呈している。ハウジング５４の左壁右面と右壁左面とには、各々、ガイドレール５４１が配置されている。左右一対のガイドレール５４１は、各々、上下方向（パレット収容マガジン５１の移動方向）に延在している。 (Housing 54, pallet housing magazine 51)
The housing 54 has a rectangular parallelepiped box shape that is long in the vertical direction. The housing 54 is mounted on the upper surface of the carriage 9. A pallet unloading port 540 is opened on the rear wall of the housing 54 (the wall in the direction of unloading the wafer transfer pallet 50). The pallet exit 540 has a slit shape that is long in the left-right direction. Guide rails 541 are arranged on the left wall right surface and the right wall left surface of the housing 54, respectively. Each of the pair of left and right guide rails 541 extends in the vertical direction (the moving direction of the pallet housing magazine 51).

パレット収容マガジン５１は、角筒状を呈している。すなわち、パレット収容マガジン５１には、前壁と後壁とが配置されていない。パレット収容マガジン５１は、ハウジング５４の内部に収容されている。パレット収容マガジン５１の左壁右面と右壁左面とには、各々、多数のガイドリブ５１０が配置されている。ガイドリブ５１０は、前後方向（ウェハ搬送パレット５０の移動方向）に延在している。多数のガイドリブ５１０は、上下方向（ウェハ搬送パレット５０の積層方向）に並んで配置されている。左壁のガイドリブ５１０と右壁のガイドリブ５１０とは、同じ高度で対向して配置されている。左右一対のガイドリブ５１０間には、ウェハ搬送パレット５０が架設されている。すなわち、パレット収容マガジン５１には、多数のガイドリブ５１０の上下方向間隔だけ離間して、多数のウェハ搬送パレット５０が、上下方向に積層された状態で収容されている。ウェハ搬送パレット５０は、左右一対のガイドリブ５１０を、前後方向に摺動可能である。ウェハ搬送パレット５０の構成については、後で詳しく説明する。パレット収容マガジン５１の左壁左面と右壁右面とには、各々、被ガイド凹部（図略）が形成されている。左右一対の被ガイド凹部は、各々、上下方向に延在している。被ガイド凹部は、ガイドレール５４１に摺接している。 The pallet housing magazine 51 has a rectangular tube shape. That is, the front wall and the rear wall are not arranged in the pallet storage magazine 51. The pallet housing magazine 51 is housed inside the housing 54. A large number of guide ribs 510 are arranged on the right side and the left side of the pallet storage magazine 51, respectively. The guide rib 510 extends in the front-rear direction (the moving direction of the wafer transfer pallet 50). A large number of guide ribs 510 are arranged side by side in the vertical direction (stacking direction of the wafer transfer pallet 50). The left wall guide rib 510 and the right wall guide rib 510 are arranged to face each other at the same altitude. A wafer transfer pallet 50 is installed between the pair of left and right guide ribs 510. That is, in the pallet accommodation magazine 51, a large number of wafer transfer pallets 50 are accommodated in a state where they are stacked in the vertical direction, with a large number of guide ribs 510 spaced apart in the vertical direction. The wafer transfer pallet 50 can slide in a front-rear direction on a pair of left and right guide ribs 510. The configuration of the wafer transfer pallet 50 will be described in detail later. Guided recesses (not shown) are respectively formed in the left wall left surface and the right wall right surface of the pallet housing magazine 51. Each of the pair of left and right guided recesses extends in the vertical direction. The guided recess is in sliding contact with the guide rail 541.

（マガジン駆動装置５２）
マガジン駆動装置５２は、モータ５２０と、ボールねじ部５２１と、を備えている。モータ５２０は、ハウジング５４の底壁上面に配置されている。ボールねじ部５２１は、シャフト５２１ａとナット（図略）とを備えている。シャフト５２１ａは、モータ５２０の駆動軸に連結されている。シャフト５２１ａは、上下方向に延在している。シャフト５２１ａは、自身の軸回りに回転可能である。ナットは、パレット収容マガジン５１の左壁左面に、回転可能に取り付けられている。ナットは、シャフト５２１ａの外周面に環装されている。ナットとシャフト５２１ａとは、多数のボールを介して、噛合している。このため、ナットは、シャフト５２１ａに対して、上下方向に移動可能である。したがって、モータ５２０の駆動力によりシャフト５２１ａが自身の軸回りに回転すると、被ガイド凹部がガイドレール５４１に摺接しながら、ナットつまりパレット収容マガジン５１が上下方向に移動する。 (Magazine drive 52)
The magazine driving device 52 includes a motor 520 and a ball screw portion 521. The motor 520 is disposed on the upper surface of the bottom wall of the housing 54. The ball screw portion 521 includes a shaft 521a and a nut (not shown). The shaft 521a is connected to the drive shaft of the motor 520. The shaft 521a extends in the vertical direction. The shaft 521a can rotate around its own axis. The nut is rotatably attached to the left wall left surface of the pallet housing magazine 51. The nut is mounted on the outer peripheral surface of the shaft 521a. The nut and the shaft 521a mesh with each other via a large number of balls. For this reason, the nut is movable in the vertical direction with respect to the shaft 521a. Therefore, when the shaft 521a rotates about its own axis by the driving force of the motor 520, the nut, that is, the pallet housing magazine 51 moves in the vertical direction while the guided recess slides on the guide rail 541.

（アーム５５Ｌ、５５Ｒ、パレット搬送コンベア５３）
左右一対のアーム５５Ｌ、５５Ｒは、ハウジング５４の後壁後面から、後方に向かって突設されている。左右一対のアーム５５Ｌ、５５Ｒは、パレット搬出口５４０の左右両側に配置されている。アーム５５Ｌ、５５Ｒの後端は、デバイスパレット２０の上縁に架設されている。 (Arms 55L, 55R, pallet conveyor 53)
The pair of left and right arms 55L and 55R protrudes rearward from the rear surface of the rear wall of the housing 54. The pair of left and right arms 55L and 55R are disposed on the left and right sides of the pallet carry-out port 540. The rear ends of the arms 55L and 55R are installed on the upper edge of the device pallet 20.

パレット搬送コンベア５３は、左右一対のコンベアベルト５３０Ｌ、５３０Ｒを備えている。コンベアベルト５３０Ｌ、５３０Ｒは、各々、前後方向に延在している。搬出対象のウェハ搬送パレット５０は、コンベアベルト５３０Ｌ、５３０Ｒ間に架設される。コンベアベルト５３０Ｌ、５３０Ｒがモータ（図略）で駆動されることにより、ウェハ搬送パレット５０は、前後方向に移動可能である。 The pallet transfer conveyor 53 includes a pair of left and right conveyor belts 530L and 530R. Each of the conveyor belts 530L and 530R extends in the front-rear direction. The wafer transfer pallet 50 to be unloaded is installed between the conveyor belts 530L and 530R. By driving the conveyor belts 530L and 530R with a motor (not shown), the wafer transfer pallet 50 can move in the front-rear direction.

（ウェハ搬送パレット５０）
図４に、ウェハ搬送パレットの斜視図を示す。図４に示すように、ウェハ搬送パレット５０は、長方形板状を呈している。ウェハ搬送パレット５０の上面には、ウェハグリップリング６０が載置されている。ウェハグリップリング６０には、水平方向に伸張された状態で、ウェハシート６１が配置されている。ウェハシート６１には、ウェハ６２が貼り付けられている。ウェハ６２は、多数の個片状のチップ６２０からなる。多数のチップ６２０は、円形状のウェハ６２が格子状に裁断されることにより、形成されている。多数のチップ６２０には、各々、集積回路（図略）が形成されている。 (Wafer transfer pallet 50)
FIG. 4 shows a perspective view of the wafer transfer pallet. As shown in FIG. 4, the wafer transfer pallet 50 has a rectangular plate shape. A wafer grip ring 60 is placed on the upper surface of the wafer transfer pallet 50. A wafer sheet 61 is disposed on the wafer grip ring 60 in a state of being stretched in the horizontal direction. A wafer 62 is attached to the wafer sheet 61. The wafer 62 is composed of a large number of individual chips 620. Many chips 620 are formed by cutting a circular wafer 62 into a lattice shape. An integrated circuit (not shown) is formed on each of the many chips 620.

図５に、生産開始後一枚目のウェハの上面図を示す。図５には、説明の便宜上、ウェハシート６１上にグリッドＡを示す。グリッドＡの座標Ａ○○△△中、○○の部分は、左右方向の座標（左端が０１、右端が１８）に対応する。座標Ａ○○△△中、△△の部分は、前後方向の座標（前端が０１、後端が１８）に対応する。 FIG. 5 shows a top view of the first wafer after the start of production. FIG. 5 shows a grid A on the wafer sheet 61 for convenience of explanation. In the coordinates A ○ △△△ of the grid A, the portion of ○○ corresponds to the left-right coordinate (the left end is 01 and the right end is 18). The portion of ΔΔ in the coordinates AXXΔΔ corresponds to the coordinate in the front-rear direction (the front end is 01 and the rear end is 18).

図５に示すように、チップ６２０の中には、良品チップ６２０ａと、不良品チップ６２０ｂ１、６２０ｂ２と、がある。良品チップ６２０ａとは、「欠け」などの形状不全がない正方形状のチップ６２０をいう。良品チップ６２０ａは、ウェハ６２の径方向内側部分に配置されている場合が多い。不良品チップ６２０ｂ１（ハッチング部分）とは、明らかに形状不全があるチップ６２０をいう。不良品チップ６２０ｂ１は、ウェハ６２の外縁付近に環状に配置されている場合が多い。不良品チップ６２０ｂ２（「・」（＝ＮＧマーク）が付されている部分）とは、形状不全があるおそれがあるチップ６２０をいう。並びに、位置合わせの際の参照用のチップ６２０をいう。不良品チップ６２０ｂ２は、不良品チップ６２０ｂ１の径方向内側に環状に配置されている場合が多い。 As shown in FIG. 5, the chip 620 includes a non-defective chip 620a and defective chips 620b1 and 620b2. The non-defective chip 620a refers to a square chip 620 having no shape defect such as “chip”. In many cases, the non-defective chip 620 a is arranged in the radially inner portion of the wafer 62. The defective chip 620b1 (hatched portion) is a chip 620 that clearly has a defective shape. In many cases, the defective chip 620 b 1 is annularly arranged near the outer edge of the wafer 62. The defective chip 620b2 (the part to which “·” (= NG mark) is attached) refers to a chip 620 that may have a shape defect. In addition, it refers to a reference chip 620 for alignment. In many cases, the defective chip 620b2 is annularly arranged inside the defective chip 620b1 in the radial direction.

図５に示すように、グリッドＡの座標Ａ０１０１〜Ａ１８１８の中には、チップ６２０が配置されていない無座標（例えば座標Ａ０１０１）と、チップ６２０が配置されている有座標（例えば座標Ａ０８０３、Ａ０６０２、Ａ０７０７）と、がある。 As shown in FIG. 5, among the coordinates A0101 to A1818 of the grid A, a non-coordinate (for example, coordinate A0101) where the chip 620 is not disposed and a ordinate (for example, coordinates A0803 and A0602) where the chip 620 is disposed. , A0707).

有座標の中には、良品チップ６２０ａが配置されている良品座標（例えばＡ０８０３）と、不良品チップ６２０ｂ１が配置されている不良品座標（例えば座標Ａ０６０２）と、不良品チップ６２０ｂ２が配置されている不良品座標（例えば座標Ａ０７０７）と、がある。 Among the coordinates, a non-defective product coordinate (for example, A0803) where the non-defective chip 620a is disposed, a defective product coordinate (for example, coordinate A0602) where the defective product chip 620b1 is disposed, and a defective product chip 620b2 are disposed. There are defective product coordinates (for example, coordinate A0707).

＜チップ取出方法＞
次に、本実施形態のチップ取出方法について説明する。本実施形態のチップ取出方法は、基板Ｂｆ、Ｂｒの生産時に行われる。本実施形態のチップ取出方法は、マップ作成工程と、対象補正工程と、を有している。 <Tip removal method>
Next, the chip removal method of this embodiment will be described. The chip removal method of the present embodiment is performed when the substrates Bf and Br are produced. The chip extraction method of the present embodiment includes a map creation process and an object correction process.

［マップ作成工程］
マップ作成工程においては、同一のロットに属する１００（本発明の「Ｎ」に対応する）枚のウェハ６２のうち、生産開始から三（本発明の「ｎ」に対応する）枚目までのウェハ６２に対して、個別の単位マップを作成する。そして、三枚の単位マップを合成することにより、マップを作成する。なお、１００枚のウェハ６２は、図３に示すように、ウェハ搬送パレット５０に搭載された状態で、パレット収容マガジン５１から一枚ずつ供給される。 [Map creation process]
In the map creating process, out of 100 wafers 62 (corresponding to “N” in the present invention) 62 belonging to the same lot to the third (corresponding to “n” in the present invention) wafers from the start of production. For 62, a separate unit map is created. Then, a map is created by combining the three unit maps. The 100 wafers 62 are supplied one by one from the pallet housing magazine 51 while being mounted on the wafer transfer pallet 50 as shown in FIG.

一枚目のウェハ６２の単位マップを作成する際の動きについて説明する。まず、装着ヘッド３２を、ウェハ６２の外縁よりも若干広めの範囲で、走査的に移動させる。すなわち、図５に太線で示すように、装着ヘッド３２を、軌道Ｏ１を辿って、走査的にジグザグ状に移動させる。軌道Ｏ１内の座標Ａ０１０１〜Ａ１８１８においては、一つずつ、マークカメラ３３により、チップ６２０の撮像が行われる。撮像データは、画像処理装置により解析される。解析の結果、当該座標が、良品座標の場合は、吸着ノズル８により良品チップ６２０ａを取り出す。そして、良品チップ６２０ａを基板Ｂｆ、Ｂｒに装着する。一方、当該座標が、無座標、不良品座標の場合は、不良品チップ６２０ｂ１、６２０ｂ２を取り出さない。 The movement when creating the unit map of the first wafer 62 will be described. First, the mounting head 32 is scanned in a range slightly wider than the outer edge of the wafer 62. That is, as shown by a thick line in FIG. 5, the mounting head 32 is moved in a zigzag pattern in a scanning manner along the track O1. At the coordinates A0101 to A1818 in the orbit O1, the chip 620 is imaged by the mark camera 33 one by one. The imaging data is analyzed by an image processing device. As a result of the analysis, if the coordinates are non-defective coordinates, the non-defective chip 620a is taken out by the suction nozzle 8. Then, the non-defective chip 620a is mounted on the substrates Bf and Br. On the other hand, when the coordinates are non-coordinated and defective product coordinates, the defective product chips 620b1 and 620b2 are not taken out.

図６に、生産開始後一枚目のウェハの単位マップを示す。図６において、「０」は無座標を、「×」は不良品座標を、「１」（ハッチング部分）は良品座標を、それぞれ示す。図６に示すように、制御装置は、画像処理装置の解析の結果から、一枚目のウェハ６２の単位マップＭ１（図５のグリッドＡに対応する）を作成する。 FIG. 6 shows a unit map of the first wafer after the start of production. In FIG. 6, “0” indicates no coordinates, “×” indicates defective product coordinates, and “1” (hatched portion) indicates non-defective product coordinates. As shown in FIG. 6, the control device creates a unit map M1 (corresponding to the grid A in FIG. 5) of the first wafer 62 from the result of the analysis by the image processing device.

図５、図６に示すように、無座標は、ウェハ６２の径方向外側に配置されている。不良品座標は、主に、ウェハ６２の外縁付近に環状に配置されている。良品座標は、主に、不良品座標の径方向内側に配置されている。このように、基板Ｂｆ、Ｂｒの生産を行いながら、一枚目のウェハ６２の単位マップＭ１を作成する。 As shown in FIGS. 5 and 6, the non-coordinates are arranged on the outer side in the radial direction of the wafer 62. The defective product coordinates are arranged in an annular shape mainly near the outer edge of the wafer 62. The non-defective product coordinates are mainly arranged inside the defective product coordinates in the radial direction. In this manner, the unit map M1 of the first wafer 62 is created while the substrates Bf and Br are produced.

図７に、生産開始後二枚目のウェハの単位マップを示す。図８に、生産開始後三枚目のウェハの単位マップを示す。一枚目の単位マップＭ１同様の方法により、二枚目の単位マップＭ２、三枚目の単位マップＭ３は作成される。 FIG. 7 shows a unit map of the second wafer after production is started. FIG. 8 shows a unit map of the third wafer after the start of production. The second unit map M2 and the third unit map M3 are created in the same manner as the first unit map M1.

図６、図７、図８を比較すると、図６の単位マップＭ１（一枚目のウェハ６２）に限って、座標Ａ１０１０という不良品座標が配置されている。図７の単位マップＭ２（二枚目のウェハ６２）に限って、座標Ａ１３１４という不良品座標が配置されている。図８の単位マップＭ３（三枚目のウェハ６２）に限って、座標Ａ０９１６、Ａ１４１０という不良品座標が配置されている。これに対して、座標Ａ０７０７という不良品座標は、単位マップＭ１、Ｍ２に共通である。また、座標Ａ１２０６という不良品座標は、単位マップＭ１〜Ｍ３に共通である（なお、座標Ａ１２０６のような径方向内側部分の不良品座標には、位置合わせの際の参照用（生産用ではない）のチップが配置されている場合が多い）。 Comparing FIG. 6, FIG. 7, and FIG. 8, only the unit map M1 (first wafer 62) in FIG. 6 has the defective product coordinates A1010 arranged. Only in the unit map M2 (second wafer 62) in FIG. 7, defective product coordinates A1314 are arranged. Only the unit map M3 (third wafer 62) in FIG. 8 has defective product coordinates of coordinates A0916 and A1410. On the other hand, the defective product coordinate of coordinate A0707 is common to the unit maps M1 and M2. In addition, the defective product coordinates of the coordinate A1206 are common to the unit maps M1 to M3 (in addition, the defective product coordinates in the radially inner portion such as the coordinate A1206 are for reference (not for production). ) Chip is often placed).

図９に、三枚の単位マップを合成して作成されるマップを示す。図９に示すように、制御装置は、三枚の単位マップＭ１〜Ｍ３を合成して、マップＭｔを作成する。マップＭｔにおいては、三枚の単位マップＭ１〜Ｍ３に共通してチップ６２０がない座標Ａ０１０１〜Ａ１８１８を、無座標「０」とする。また、三枚の単位マップＭ１〜Ｍ３に共通して不良品チップ６２０ｂ１、６２０ｂ２がある座標Ａ０１０１〜Ａ１８１８を、不良品座標「×」とする。また、三枚の単位マップＭ１〜Ｍ３のうち、少なくとも一枚の単位マップＭ１〜Ｍ３に良品チップ６２０ａがある座標Ａ０１０１〜Ａ１８１８を、良品座標「１」とする。 FIG. 9 shows a map created by combining three unit maps. As illustrated in FIG. 9, the control device combines the three unit maps M1 to M3 to create a map Mt. In the map Mt, the coordinates A0101 to A1818 having no chip 620 common to the three unit maps M1 to M3 are set to no coordinate “0”. Also, the coordinates A0101 to A1818 having defective product chips 620b1 and 620b2 common to the three unit maps M1 to M3 are defined as defective product coordinates “x”. Further, among the three unit maps M1 to M3, the coordinates A0101 to A1818 where the non-defective chip 620a is in at least one unit map M1 to M3 are defined as non-defective product coordinates “1”.

例えば、座標Ａ１２０６は、三枚の単位マップＭ１〜Ｍ３に共通する不良品座標である。このため、マップＭｔにおいても不良品座標とされる。一方、座標Ａ０７０７は、二枚の単位マップＭ１、Ｍ２にだけ共通する不良品座標である。このため、マップＭｔにおいては良品座標とされる。本工程においては、このようにして、マップＭｔを作成する。 For example, the coordinates A1206 are defective product coordinates common to the three unit maps M1 to M3. For this reason, it is set as a defective product coordinate also in the map Mt. On the other hand, the coordinates A0707 are defective product coordinates that are common only to the two unit maps M1 and M2. For this reason, the non-defective coordinates are used in the map Mt. In this step, the map Mt is created in this way.

［対象補正工程］
対象補正工程においては、同一のロットに属する１００枚のウェハ６２のうち、生産開始後四枚目以降のウェハ６２に対して、マップＭｔを基に、撮像対象、取出対象となる座標Ａ０１０１〜Ａ１８１８を絞り込む。 [Target correction process]
In the target correction step, out of 100 wafers 62 belonging to the same lot, for the fourth and subsequent wafers 62 after the start of production, the coordinates A0101 to A1818 to be imaged and taken out based on the map Mt. Narrow down.

図１０に、生産開始後四枚目のウェハの上面図を示す。なお、図１０に点線で示すのは、生産開始から三枚目までのウェハ６２において、装着ヘッド３２が撮像動作を行っていた座標である。図１０に太線で示すように、本工程においては、装着ヘッド３２の軌道Ｏ２に含まれるのは、原則的に、座標Ａ０１０１〜Ａ１８１８のうち、マップＭｔにおける良品座標だけである。なお、例外的に、マップＭｔにおける不良品座標（座標Ａ１２０６）も軌道Ｏ２に含まれるが、当該座標Ａ１２０６は、撮像対象、取出対象ではない。 FIG. 10 shows a top view of the fourth wafer after the start of production. Note that the dotted line in FIG. 10 indicates the coordinates at which the mounting head 32 was performing an imaging operation on the wafer 62 from the start of production to the third wafer. As indicated by a thick line in FIG. 10, in this step, in principle, only the non-defective coordinates on the map Mt out of the coordinates A0101 to A1818 are included in the track O2 of the mounting head 32. In exceptional cases, the defective product coordinates (coordinate A1206) in the map Mt are also included in the trajectory O2, but the coordinates A1206 are not an imaging target or an extraction target.

軌道Ｏ２内の座標Ａ０１０１〜Ａ１８１８（座標Ａ１２０６を除く）においては、一つずつ、マークカメラ３３により、チップ６２０の撮像が行われる。撮像データは、画像処理装置により解析される。解析の結果、当該座標が、良品座標の場合は、吸着ノズル８により良品チップ６２０ａが取り出される。そして、良品チップ６２０ａが基板Ｂｆ、Ｂｒに装着される。一方、当該座標がマップＭｔ上の良品座標である場合でも、解析の結果、実際には不良品座標（例えば座標Ａ１０１０）である場合は、不良品チップ６２０ｂ２は取り出されない。 At coordinates A0101 to A1818 (excluding coordinates A1206) in the trajectory O2, the chip 620 is imaged by the mark camera 33 one by one. The imaging data is analyzed by an image processing device. As a result of the analysis, when the coordinates are non-defective coordinates, the non-defective chips 620a are taken out by the suction nozzle 8. Then, the non-defective chip 620a is mounted on the substrates Bf and Br. On the other hand, even when the coordinates are non-defective coordinates on the map Mt, the defective chip 620b2 is not taken out if the coordinates are actually defective coordinates (for example, coordinates A1010) as a result of the analysis.

ところで、マークカメラ３３、画像処理装置および制御装置は、四枚目以降のウェハ６２についても、単位マップ（図６〜図８参照）を作成している。なお、本工程における単位マップは、本発明の「撮像データ」の概念に含まれる。マップＭｔにおける良品座標（例えば座標Ａ１０１０）であっても、連続する三（本発明の「ｋ」に対応する）枚のウェハ６２（単位マップ）において、当該良品座標が実際には不良品座標である場合、制御装置は、マップＭｔを更新する。例えば、図９に示す座標Ａ１０１０を、「１」から「×」に書き換える。本工程においては、このようにして、マップＭｔを基に、撮像作業、取出作業を行う。 Incidentally, the mark camera 33, the image processing apparatus, and the control apparatus create unit maps (see FIGS. 6 to 8) for the fourth and subsequent wafers 62 as well. The unit map in this step is included in the concept of “imaging data” of the present invention. Even if it is a non-defective product coordinate (for example, coordinate A1010) on the map Mt, the non-defective product coordinate is actually a defective product coordinate on three consecutive wafers 62 (corresponding to “k” in the present invention) 62 (unit map). If there is, the control device updates the map Mt. For example, the coordinate A1010 shown in FIG. 9 is rewritten from “1” to “x”. In this step, the imaging operation and the extracting operation are performed based on the map Mt in this way.

＜作用効果＞
次に、本実施形態のチップ取出方法の作用効果について説明する。本実施形態のチップ取出方法によると、マークカメラ３３の撮像対象および吸着ノズル８の吸着対象（取出対象）から、チップ６２０がない無座標、不良品チップ６２０ｂ１、６２０ｂ２がある不良品座標を除外することができる。このため、無座標、不良品座標に対する無駄な撮像動作、取出動作が行われない。したがって、撮像時間、取出時間を短縮することができる。よって、基板Ｂｆ、Ｂｒの生産性が向上する。 <Effect>
Next, the effect of the chip removal method of this embodiment will be described. According to the chip extraction method of the present embodiment, the non-coordinates without the chip 620 and the defective product coordinates with the defective chips 620b1 and 620b2 are excluded from the imaging target of the mark camera 33 and the suction target (extraction target) of the suction nozzle 8. be able to. For this reason, useless imaging operations and take-out operations for non-coordinates and defective product coordinates are not performed. Therefore, the imaging time and the extraction time can be shortened. Therefore, the productivity of the substrates Bf and Br is improved.

また、図５の軌道Ｏ１（図１０の点線に相当）と、図１０の軌道Ｏ２と、を比較して判るように、対象補正工程においては、軌道Ｏ１に対して、軌道Ｏ２が大幅に短縮されている。すなわち、軌道Ｏ１の外接円に対して、軌道Ｏ２の外接円は、一回り小さくなっている。軌道Ｏ２は、ウェハ６２の外縁付近には配置されていない。この点においても基板Ｂｆ、Ｂｒの生産性が向上する。 Further, as can be seen by comparing the trajectory O1 in FIG. 5 (corresponding to the dotted line in FIG. 10) and the trajectory O2 in FIG. 10, the trajectory O2 is significantly shortened with respect to the trajectory O1 in the target correction process. Has been. That is, the circumscribed circle of the track O2 is slightly smaller than the circumscribed circle of the track O1. The track O2 is not arranged near the outer edge of the wafer 62. Also in this respect, the productivity of the substrates Bf and Br is improved.

また、本実施形態のチップ取出方法によると、吸着ノズル８が不良品チップ６２０ｂ１、６２０ｂ２を取り出すおそれが小さい。このため、吸着ノズル８が不良品チップ６２０ｂ１、６２０ｂ２を廃棄する頻度が少ない。この点においても基板Ｂｆ、Ｂｒの生産性が向上する。 In addition, according to the chip extraction method of the present embodiment, the suction nozzle 8 is less likely to extract defective chips 620b1 and 620b2. For this reason, the suction nozzle 8 does not frequently discard the defective chips 620b1 and 620b2. Also in this respect, the productivity of the substrates Bf and Br is improved.

また、本実施形態のチップ取出方法によると、マップ作成工程において、三枚のウェハ６２の同一の座標（例えば座標Ａ０７０７）のうち、いずれか一つにでも良品チップ６２０ａがあったら、当該座標が良品座標と判別される。すなわち、三枚のウェハ６２の全ての座標Ａ０１０１〜Ａ１８１８中、一度でも良品チップ６２０ａがあった座標Ａ０１０１〜Ａ１８１８は、マップＭｔにおいて良品座標となる。このため、対象補正工程において、たとえ少しでも、良品チップ６２０ａがある可能性がある座標を、マークカメラ３３の撮像対象および吸着ノズル８の取出対象にすることができる。したがって、良品チップ６２０ａの取り残しを少なくすることができる。 Further, according to the chip extraction method of the present embodiment, if there is a non-defective chip 620a in any one of the same coordinates (for example, coordinate A0707) of the three wafers 62 in the map creation step, the coordinates are It is determined as good product coordinates. In other words, among all the coordinates A0101 to A1818 of the three wafers 62, the coordinates A0101 to A1818 where the good chip 620a is present at least once become the good coordinates on the map Mt. For this reason, in the target correction step, even if there is a slight amount, the coordinates that may have the non-defective chip 620a can be set as the imaging target of the mark camera 33 and the extraction target of the suction nozzle 8. Accordingly, it is possible to reduce the remaining of the non-defective chip 620a.

また、本実施形態のチップ取出方法によると、マップ作成用の三枚のウェハ６２を消費した後であっても、実情に即してマップＭｔを更新することができる。すなわち、マップＭｔにおいて良品座標となっている座標であっても、連続して処理されるｋ枚のウェハ６２のいずれにおいても不良品チップ６２０ｂ１、６２０ｂ２が配置されている場合は、不良品座標に書き換えることができる。 Further, according to the chip extraction method of the present embodiment, the map Mt can be updated in accordance with the actual situation even after the three wafers 62 for map creation are consumed. That is, even if the coordinates are non-defective coordinates in the map Mt, if the defective chips 620b1 and 620b2 are arranged on any of the k wafers 62 that are continuously processed, the defective product coordinates Can be rewritten.

＜その他＞
以上、本発明のチップ取出方法の実施の形態について説明した。しかしながら、実施の形態は上記形態に特に限定されるものではない。当業者が行いうる種々の変形的形態、改良的形態で実施することも可能である。 <Others>
The embodiment of the chip removal method of the present invention has been described above. However, the embodiment is not particularly limited to the above embodiment. Various modifications and improvements that can be made by those skilled in the art are also possible.

上記実施形態においては、図９に示すように、三枚の単位マップＭ１〜Ｍ３に共通してチップ６２０がない座標Ａ０１０１〜Ａ１８１８を、無座標とした。また、三枚の単位マップＭ１〜Ｍ３に共通して不良品チップ６２０ｂ１、６２０ｂ２がある座標Ａ０１０１〜Ａ１８１８を、不良品座標とした。また、三枚の単位マップＭ１〜Ｍ３のうち、少なくとも一枚の単位マップＭ１〜Ｍ３に良品チップ６２０ａがある座標Ａ０１０１〜Ａ１８１８を、良品座標とした。 In the above embodiment, as shown in FIG. 9, the coordinates A0101 to A1818 having no chip 620 common to the three unit maps M1 to M3 are set to no coordinates. Further, coordinates A0101 to A1818 having defective product chips 620b1 and 620b2 common to the three unit maps M1 to M3 are defined as defective product coordinates. Further, among the three unit maps M1 to M3, coordinates A0101 to A1818 where the nondefective chip 620a is included in at least one unit map M1 to M3 are defined as good product coordinates.

しかしながら、無座標、不良品座標と判別された座標Ａ０１０１〜Ａ１８１８であっても、当該座標Ａ０１０１〜Ａ１８１８に隣接する全ての座標Ａ０１０１〜Ａ１８１８が良品座標である場合は、当該座標Ａ０１０１〜Ａ１８１８を無座標、不良品座標から良品座標に更新してもよい。こうすると、問題となる座標Ａ０１０１〜Ａ１８１８の周囲の座標Ａ０１０１〜Ａ１８１８の状態（良品座標か無座標か不良品座標か）を参照して、当該座標Ａ０１０１〜Ａ１８１８が、良品座標か、無座標または不良品座標か、を判別することができる。この場合、図９に示すマップＭｔの座標Ａ１２０６は、周囲の四つの座標Ａ１１０６、Ａ１３０６、Ａ１２０５、Ａ１２０７が全て良品座標であるため、不良品座標から良品座標に更新される。 However, even if the coordinates A0101 to A1818 are determined to be non-coordinated and defective product coordinates, if all the coordinates A0101 to A1818 adjacent to the coordinates A0101 to A1818 are non-defective coordinates, the coordinates A0101 to A1818 are omitted. Coordinates and defective product coordinates may be updated to good product coordinates. In this way, referring to the state of the coordinates A0101 to A1818 around the coordinates A0101 to A1818 in question (whether the coordinates are non-defective, non-coordinated or defective), the coordinates A0101 to A1818 are non-defective, non-coordinated or It is possible to determine whether the coordinates are defective. In this case, the coordinate A1206 of the map Mt shown in FIG. 9 is updated from the defective product coordinates to the good product coordinates because the four surrounding coordinates A1106, A1306, A1205, and A1207 are all the good product coordinates.

上記実施形態においては、図９に示すように、三枚の単位マップＭ１〜Ｍ３に共通してチップ６２０がない座標Ａ０１０１〜Ａ１８１８を、無座標とした。しかしながら、三枚の単位マップＭ１〜Ｍ３のうち、少なくとも一枚の単位マップＭ１〜Ｍ３にチップ６２０がない座標Ａ０１０１〜Ａ１８１８を、無座標としてもよい。 In the above embodiment, as shown in FIG. 9, the coordinates A0101 to A1818 having no chip 620 common to the three unit maps M1 to M3 are set to no coordinates. However, of the three unit maps M1 to M3, the coordinates A0101 to A1818 in which the chip 620 is not included in at least one unit map M1 to M3 may be set to no coordinates.

上記実施形態においては、図９に示すように、三枚の単位マップＭ１〜Ｍ３に共通して不良品チップ６２０ｂ１、６２０ｂ２がある座標Ａ０１０１〜Ａ１８１８を、不良品座標とした。しかしながら、三枚の単位マップＭ１〜Ｍ３のうち、少なくとも一枚の単位マップＭ１〜Ｍ３に不良品チップ６２０ｂ１、６２０ｂ２がある座標Ａ０１０１〜Ａ１８１８を、不良品座標としてもよい。 In the above embodiment, as shown in FIG. 9, coordinates A0101 to A1818 having defective product chips 620b1 and 620b2 common to the three unit maps M1 to M3 are used as defective product coordinates. However, coordinates A0101 to A1818 in which defective product chips 620b1 and 620b2 are present in at least one unit map M1 to M3 among the three unit maps M1 to M3 may be used as defective product coordinates.

上記実施形態においては、図９に示すように、三枚の単位マップＭ１〜Ｍ３のうち、少なくとも一枚の単位マップＭ１〜Ｍ３に良品チップ６２０ａがある座標Ａ０１０１〜Ａ１８１８を、良品座標とした。しかしながら、三枚の単位マップＭ１〜Ｍ３に共通して良品チップ６２０ａがある座標Ａ０１０１〜Ａ１８１８を、良品座標としてもよい。 In the above embodiment, as shown in FIG. 9, coordinates A0101 to A1818 in which at least one unit map M1 to M3 among the three unit maps M1 to M3 has the nondefective chip 620a are used as the good product coordinates. However, the coordinates A0101 to A1818 having the non-defective chip 620a common to the three unit maps M1 to M3 may be used as non-defective coordinates.

上記実施形態における自然数Ｎ、ｎ、ｋは特に限定しない。Ｎ≧２、ｎ＜Ｎ、ｋ＜Ｎ−ｎであればよい。一枚のウェハ６２におけるチップ６２０の数が多いほど、ｎは多い方がよい。こうすると、マップＭｔの座標判別精度が安全方向に高くなる。すなわち、良品チップ６２０ａの取り残しを少なくすることができる。 The natural numbers N, n, and k in the above embodiment are not particularly limited. It suffices if N ≧ 2, n <N, and k <N−n. The larger the number of chips 620 in one wafer 62, the better n is. As a result, the coordinate discrimination accuracy of the map Mt increases in the safe direction. That is, it is possible to reduce the remaining of the non-defective chip 620a.

装着ヘッド３２の走査時の軌道Ｏ１、Ｏ２は特に限定しない。図５、図１０に示すような左右方向に長いジグザグ状の他、前後方向に長いジグザグ状、径方向外側から径方向内側に向かう渦巻状、径方向内側から径方向外側に向かう渦巻状、一筆書状であってもよい。 The trajectories O1 and O2 when the mounting head 32 scans are not particularly limited. In addition to the zigzag shape that is long in the left-right direction as shown in FIGS. 5 and 10, the zigzag shape that is long in the front-rear direction, the spiral shape that goes from the radially outer side to the radially inner side, the spiral shape that goes from the radially inner side to the radially outer side, one stroke It may be a letter.

上記実施形態においては、撮像装置としてモジュール３のマークカメラ３３を用いたが、撮像装置をウェハ供給装置５に配置してもよい。同様に、ノズルをウェハ供給装置５に配置し、当該ノズルから、吸着ノズル８に、チップ６２０を渡してもよい。 In the above embodiment, the mark camera 33 of the module 3 is used as the imaging device, but the imaging device may be arranged in the wafer supply device 5. Similarly, a nozzle may be arranged in the wafer supply device 5, and the chip 620 may be passed from the nozzle to the suction nozzle 8.

上記実施形態においては、マークカメラ３３により、一つずつチップ６２０を撮像したが、複数個のチップ６２０をまとめて撮像してもよい。同様に、吸着ノズル８により、一つずつチップ６２０を取り出したが、複数個のチップ６２０をまとめて取り出してもよい。こうすると、作業効率が向上する。 In the above embodiment, the chip camera 620 is imaged one by one by the mark camera 33, but a plurality of chips 620 may be imaged collectively. Similarly, the chips 620 are taken out one by one by the suction nozzle 8, but a plurality of chips 620 may be taken out collectively. This improves work efficiency.

上記実施形態においては、対象補正工程において、ウェハ６２のチップ６２０を撮像してから取り出したが、撮像しないで取り出してもよい。こうすると、さらに、撮像時間、取出時間を短縮することができる。 In the above embodiment, in the target correction step, the chip 620 of the wafer 62 is taken out after taking an image, but may be taken out without taking an image. This further shortens the imaging time and the extraction time.

上記実施形態においては、マップＭｔの無座標、不良品座標が良品座標に更新されることはなかった。しかしながら、対象補正工程において、所定のタイミングで無座標、不良品座標を撮像し、連続して処理されるｐ（ｐはＮ−ｎ未満の自然数）枚のウェハ６２において、同一の無座標、不良品座標に、良品チップが配置されている場合、当該無座標、不良品座標を良品座標に更新してもよい。こうすると、良品チップ６２０ａの取り残しを少なくすることができる。 In the above embodiment, the non-coordinate and defective product coordinates of the map Mt are not updated to the good product coordinates. However, in the target correction step, the coordinates of the uncoordinated and defective products are imaged at a predetermined timing, and the same uncoordinated and non-coordinated in the p wafers 62 (p is a natural number less than N−n) wafers processed continuously. When the non-defective chip is arranged at the non-defective coordinate, the non-coordinate / defective coordinate may be updated to the non-defective coordinate. In this way, it is possible to reduce the remaining of the non-defective chip 620a.

１：チップボンディング装置、２：ベース、３：モジュール、５：ウェハ供給装置、８：吸着ノズル（ノズル）、９：台車。
２０：デバイスパレット、３０：基板搬送装置、３１：ＸＹロボット、３２：装着ヘッド、３３：マークカメラ（撮像装置）、３５：基板昇降装置、５０：ウェハ搬送パレット、５１：パレット収容マガジン、５２：マガジン駆動装置、５３：パレット搬送コンベア、５４：ハウジング、５５Ｌ：アーム、５５Ｒ：アーム、６０：ウェハグリップリング、６１：ウェハシート、６２：ウェハ。
３０２ｆ：手前側クランプ部、３０２ｒ：奥側クランプ部、３０３ｆ：手前側搬送部、３０３ｒ：奥側搬送部、３１０：Ｙ方向スライダ、３１１：Ｘ方向スライダ、３１２：Ｙ方向ガイドレール、３１３：Ｘ方向ガイドレール、３２０：ボールねじ部、３２０ａ：ナット部、３２０ｂ：シャフト部、３２１：ホルダ、３５０ｆ：手前側昇降部、３５０ｒ：奥側昇降部、５１０：ガイドリブ、５２０：モータ、５２１：ボールねじ部、５２１ａ：シャフト、５３０Ｌ：コンベアベルト、５３０Ｒ：コンベアベルト、５４０：パレット搬出口、５４１：ガイドレール、６２０：チップ、６２０ａ：良品チップ、６２０ｂ１：不良品チップ、６２０ｂ２：不良品チップ。
Ａ：グリッド、Ａ０１０１〜Ａ１８１８：座標、Ｂｆ：基板、Ｂｒ：基板、Ｆ：フロア、Ｍ１〜Ｍ３：単位マップ、Ｍｔ：マップ、Ｏ１：軌道、Ｏ２：軌道。 1: chip bonding device, 2: base, 3: module, 5: wafer supply device, 8: suction nozzle (nozzle), 9: carriage.
20: Device pallet, 30: Substrate transport device, 31: XY robot, 32: Mounting head, 33: Mark camera (imaging device), 35: Substrate lifting device, 50: Wafer transport pallet, 51: Pallet storage magazine, 52: Magazine drive unit, 53: pallet transfer conveyor, 54: housing, 55L: arm, 55R: arm, 60: wafer grip ring, 61: wafer sheet, 62: wafer.
302f: Front side clamp unit, 302r: Back side clamp unit, 303f: Front side transport unit, 303r: Back side transport unit, 310: Y direction slider, 311: X direction slider, 312: Y direction guide rail, 313: X Direction guide rail, 320: Ball screw part, 320a: Nut part, 320b: Shaft part, 321: Holder, 350f: Front side elevating part, 350r: Back side elevating part, 510: Guide rib, 520: Motor, 521: Ball screw 521a: shaft, 530L: conveyor belt, 530R: conveyor belt, 540: pallet exit, 541: guide rail, 620: chip, 620a: good chip, 620b1: defective chip, 620b2: defective chip.
A: Grid, A0101 to A1818: Coordinates, Bf: Substrate, Br: Substrate, F: Floor, M1 to M3: Unit map, Mt: Map, O1: Orbit, O2: Orbit.

Claims

Of N (N is a natural number of 2 or more) wafers which is successively processed, so (n is a natural number less than N) first n for sheets of the wafer includes an outer edge of the wafer to the imaging area the wafer is imaged by an imaging device, comprising a map creating step of creating chromatic coordinates is Ji-up, the map associated with the chip no no coordinates,
In the map creation step, a map creation method is performed in which the non-coordinate is determined when there is no chip common to the same coordinates of the n wafers, and the coordinate is determined in other cases.

In the map creating step, the coordinates are further determined as non-defective coordinates where the arranged chip is a non-defective chip, and defective coordinates where the arranged chip is a defective chip. The map creation method according to claim 1, wherein the map related to the defective product coordinates and the non-coordinates is created.

In the map creating step, when the chip is the defective chip in common with the same coordinates of the n wafers, it is determined as the defective product coordinate, and otherwise determined as the good product coordinate. The map creation method according to claim 2.

The map creation method according to claim 1, wherein the imaging device moves in a scanning manner along the surface of the wafer.

  Out of N (N is a natural number of 2 or more) wafers that are successively processed, when the chip is taken out from the first n (n is a natural number less than N) wafers, the outer edge of the wafer is formed in the imaging area. A map creating step of imaging the wafer by an imaging device so as to be included, creating a map related to a coordinate with the chip and a coordinate without the chip, and taking out the chip from the coordinate with a nozzle;
  When the chips are taken out from the n + 1st and subsequent wafers, based on the map, the non-coordinates are excluded from the imaging target of the imaging device and the nozzles to be extracted, and target correction for taking out the chip from the coordinated target Process,
Have
  In the map creation step, a chip take-out method in which when there is no chip common to the same coordinates of the n wafers, the coordinate is determined as non-coordinate, and otherwise, the coordinate is determined.

In the map creating step, the coordinates are further determined as non-defective coordinates where the arranged chip is a non-defective chip, and defective coordinates where the arranged chip is a defective chip. , Create the map related to the defective product coordinates, the non-coordinates,
In the target correction step, based on the map, the defective product coordinates and the non-coordinates are excluded from the imaging target of the imaging device and the extraction target of the nozzle, and the non-defective chip is taken out from the non-defective coordinates. Item 6. The method for removing chips according to Item 5.

In the map creating step, when the chip is the defective chip in common with the same coordinates of the n wafers, it is determined as the defective product coordinate, and otherwise determined as the good product coordinate. The chip removal method according to claim 6.

In the target correction step, the imaging data in the target correction step by the imaging device and the map are collated, and k (k is a natural number less than N−n) wafers that are successively processed The chip takeout method according to claim 6 or 7, wherein when all the chips having the same good product coordinates are the defective chips, the good product coordinates are updated to the defective product coordinates.

9. The chip extraction method according to claim 5, wherein at least one of the imaging device and the nozzle moves in a scanning manner along the surface of the wafer.