[go: up one dir, main page]

JP5698500B2 - アンダーフィル用途のためのエポキシ樹脂配合物 - Google Patents

アンダーフィル用途のためのエポキシ樹脂配合物 Download PDF

Info

Publication number
JP5698500B2
JP5698500B2 JP2010259972A JP2010259972A JP5698500B2 JP 5698500 B2 JP5698500 B2 JP 5698500B2 JP 2010259972 A JP2010259972 A JP 2010259972A JP 2010259972 A JP2010259972 A JP 2010259972A JP 5698500 B2 JP5698500 B2 JP 5698500B2
Authority
JP
Japan
Prior art keywords
underfill
composition
underfill composition
present
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010259972A
Other languages
English (en)
Other versions
JP2011176278A (ja
JP2011176278A5 (ja
Inventor
マーク・ビー．ウィルソン
ステファニー・エル．ポチセク
Original Assignee
ダウ グローバル テクノロジーズ エルエルシー
ダウ グローバル テクノロジーズ エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ダウ グローバル テクノロジーズ エルエルシー, ダウ グローバル テクノロジーズ エルエルシー filed Critical ダウ グローバル テクノロジーズ エルエルシー
Publication of JP2011176278A publication Critical patent/JP2011176278A/ja
Publication of JP2011176278A5 publication Critical patent/JP2011176278A5/ja
Application granted granted Critical
Publication of JP5698500B2 publication Critical patent/JP5698500B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/02—Polycondensates containing more than one epoxy group per molecule
    • C08G59/027—Polycondensates containing more than one epoxy group per molecule obtained by epoxidation of unsaturated precursor, e.g. polymer or monomer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D163/00—Coating compositions based on epoxy resins; Coating compositions based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Epoxy Resins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体電子パッケージング物質の製造に有用なエポキシ樹脂配合物、およびより具体的には、キャピラリーアンダーフィル封止材に関する。
エポキシ樹脂は、半導体パッケージング物質の製造のためにエレクトロニクス産業において広く使用されている。半導体パッケージング物質において使用されている現在のエポキシ樹脂配合物には、例えば、ナフタレンジオールのジグリシジルエーテルまたはパラ−アミノフェノールのトリエポキシドのような高性能または多官能性樹脂と共に、ビスフェノールＦの高純度ジグリシジルエーテル、またはビスフェノールＡのジグリシジルエーテルが挙げられる。既知のエポキシ樹脂は、許容可能な加工性および下流での信頼性について必要とされる鍵となる特性のバランスをとることに悩まされている。これらの特性には、粘度、全塩化物含量、フィラー添加量（熱膨張係数（ＣＴＥ）および弾性率変更のために）、接着性、フラックス適合性、靱性、分配能、フロー、およびパッケージレベル信頼性性能、例えば、プレコンディショニング、温度サイクルまたはショック、高度加速ストレス試験（ｈｉｇｈｌｙ ａｃｃｅｌｅｒａｔｅｄ ｓｔｒｅｓｓ ｔｅｓｔｉｎｇ；ＨＡＳＴ）が挙げられる。
従来のアンダーフィル配合物アプローチは、高性能または多官能性エポキシ樹脂と共に、高純度ビスフェノールＦまたはビスフェノールＡエポキシ樹脂を組み込む。この高性能樹脂の含有は、得られるブレンドの粘度を増大させ、配合物の加工性に負の影響を与え、配合物に組み込まれうる粒子状フィラーの量およびサイズの双方を限定する傾向がある。より小さく、積層され、かつ高ピッチ配置に向かう電子パッケージングデザインの傾向は、より良好な熱機械的および加工性能を必要とする電子パッケージング物質についての要求を増大させる。例えば、電子パッケージングのための新たなアンダーフィル物質は、熱疲労に対する耐性のためにより低いＣＴＥを有することを必要とし、一方で、新たな熱伝導性物質（ｔｈｅｒｍａｌ ｉｎｔｅｒｆａｃｅ ｍａｔｅｒｉａｌｓ；ＴＩＭ）は、増大したフィラー添加量で低粘度を維持しつつ、熱発生源を冷却するために熱伝導性であることを必要とする。
多くの電子パッケージング物質は高充填物質である。充填された物質の特性は、使用されるフィラーの種類およびフィラーの添加量（または、物質中のフィラーの量）に大きく依存する。一般に、フィラー添加量の増大は、通常、ＣＴＥを低減させるが、弾性率および熱伝導率は増加する。残念なことに、フィラー添加量の増加につれて、その物質の粘度も増加する。これらの充填された物質を電子パッケージングに適用する際に、適切な加工のための低い粘度（例えば、分配温度において、０．７Ｐａ・ｓ未満）を有し、ボイドなしにダイのアンダーフィルを完了させるために、アンダーフィル封止材が必要とされる。よって、従来の高充填アンダーフィル配合物の適切なフローを確実にするために、相対的により高い適用温度が必要とされる。
典型的なキャピラリーアンダーフィル配合物は、硬化されたシステムの熱機械的特性、例えば、ガラス転移温度（Ｔｇ）を向上させるために調整剤と共に、ビスフェノールＡまたはビスフェノールＦのジグリシジルエーテルを組み込む。例えば、米国特許第７，４８２，２０１号は、ナノ充填アンダーフィル封止材のために、アラルダイト（Ａｒａｌｄｉｔｅ登録商標）ＭＹ−０５１０（ハンツマンアドバンストマテリアルズ；Ｈｕｎｔｓｍａｎ Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌｓ）の使用と共に、エポン（Ｅｐｏｎ登録商標）８６２およびエポン（Ｅｐｏｎ登録商標）８２８（ヘキソンスペシャリティーケミカルズ；Ｈｅｘｉｏｎ Ｓｐｅｃｉａｌｉｔｙ Ｃｈｅｍｉｃａｌｓ）の使用を教示する。Ｅｐｏｎ登録商標８６２はビスフェノールＦベースのエポキシ樹脂である。Ｅｐｏｎ登録商標８２８はビスフェノールＡベースのエポキシ樹脂であり、Ａｒａｌｄｉｔｅ登録商標ＭＹ−０５１０は４−（オキシラン−２−イルメトキシ）−Ｎ，Ｎ−ビス（オキシラン−２−イルメチル）アニリンである。米国特許第７，２７９，２２３号は多くの脂肪族、環式脂肪族および芳香族エポキシ樹脂を開示する。従来の、低〜無塩化物含量での環式脂肪族樹脂の使用は、主として無水物またはルイス酸硬化剤である好適な硬化化学によって制限される。米国特許第７，３５１，７８４号は、キャピラリーおよびノーフローアンダーフィル配合物のための環式脂肪族アミンおよびカルベンの使用を教示する。引用される具体的な脂肪族アミン構造は４−（２−アミノプロパン−２−イル）−１−メチルシクロヘキサンアミンおよび４，４’−メチレンビス（２−メチルシクロヘキサンアミン）である。
上記エポキシ樹脂はエピクロロヒドリンを使用して製造され、エピクロロヒドリンはフェノール性ヒドロキシル基と反応し、または芳香族アミンの場合には、エポキシ樹脂になるアミノ基と反応する。カップリングプロセス中に、不完全な閉環が起こる場合があり、結果的に、結合または加水分解性塩化物を生じさせうる。
樹脂の加水分解性塩化物含量は、信頼性試験中に、特に、圧力釜曝露（ＰＣＴ）１２１℃／１５ｐｓｉ水蒸気のような、高湿度および高温試験中に、デバイスまたは部品の性能に対して負の影響を有する場合がある。高湿度試験に曝露中に、加水分解性塩化物は硬化したポリマーからおよび高酸性種から抽出される場合があり、そのデバイス内の腐蝕を生じさせる場合がある。よって、アンダーフィル用途において有用で、かつエポキシ樹脂を製造するためにエピクロロヒドリンまたは他のハロゲン化反応物質を使用しないベース樹脂が非常に望まれている。
従来のアンダーフィル物質と比較して、低粘度および改良された熱機械的特性（ＣＴＥ、Ｔｇ、弾性率、およびある場合には熱伝導性）を有する高充填物質であるキャピラリーアンダーフィルのための電子パッケージング物質についての必要性が存在する。このような物質は好ましくは、改良された加工性および下流でのパッケージ信頼性を有するべきである。さらに、このような物質は１００ｐｐｍ未満、より好ましくは５ｐｐｍ未満の全塩化物含量を有するべきである。
最終的に、エレクトロニクス産業において必要とされているのは低ＣＴＥ（例えば、３０ｐｐｍ／℃未満）、高い熱伝導性（例えば、０．７Ｗ／ｍＫを超える）、中程度の弾性率（例えば、３ＧＰａ〜１５ＧＰａ）およびアンダーフィル封止材の場合における適切なフロー（２０μｍギャップにおける１５ｍｍを横切るのに１５−１００秒）を有する配合物であり、この能力は特定の用途のために硬化後のＴｇを調整し（例えば、２５〜３００℃）、全ては２５℃の温度で１０Ｐａ・ｓ未満および３０℃〜１００℃の温度範囲で１．０Ｐａ・ｓ未満の許容可能なレオロジー性能を維持する。
米国特許第７，４８２，２０１号明細書 米国特許第７，２７９，２２３号明細書 米国特許第７，３５１，７８４号明細書
よって、本発明の目的の１つは、組成物が相対的に高水準のフィラーを含む場合であっても低粘度であり、かつ広範囲のエポキシ硬化剤で硬化されうる、エポキシアンダーフィル組成物を開発することである。このようなアンダーフィル組成物が非常に低い合計塩化物含量から合計塩化物含量がゼロであることが好ましい。
本発明のある実施形態は、半導体パッケージング物質のような電子パッケージング物質の製造のためのエポキシ樹脂配合物に関し、より具体的にはジビニルアレーンジオキシド、例えば、１，４−ジ（オキシラン−２−イル）ベンゼン／１，３−ジ（オキシラン−２−イル）ベンゼン（集合的にジビニルベンゼンジオキシドまたはＤＶＢＤＯ）を配合物中の１成分として含むキャピラリーアンダーフィル封止材に関する。ＤＶＢＤＯの利用は、現在の状態のモノマーおよびエポキシ配合物技術戦略では達成され得ない、改良された加工性および下流での信頼性性能の双方についての物質特性の独特の組み合わせを可能にする。
本発明は、電子部品および基体の一方が複数のハンダバンプを有し、かつ他方が複数の電気ボンディングパッドを有する、電子部品および基体を提供し；電子部品と基体とを電気的に接続し；電子部品と基体との間にアンダーフィル組成物を形成し；アンダーフィル組成物を硬化させる；ことを含み、前記アンダーフィル組成物がジビニルアレーンジエポキシドを含む；電気アセンブリを製造する方法を提供する。ジビニルベンゼンジオキシド樹脂のようなジビニルアレーンジオキシド樹脂の使用は高充填添加量、高Ｔｇ値およびこの樹脂によってもたらされる非常に低い〜ゼロの全塩化物汚染を可能にする。さらに、ジビニルアレーンジオキシド樹脂は、従来の低粘度環式脂肪族エポキシ樹脂とな異なり、多くの様々な硬化剤が使用されるのを可能にする。電子部品と基体との間の硬化されたアンダーフィルの存在ははんだ接合を強化し、熱サイクリング中のはんだ接合欠陥を低減させるのを助ける。
また、ジビニルアレーンジエポキシドの反応生成物を含むアンダーフィル組成物を電子部品と基体との間に伴って、基体に電気的に接続された電子部品を含む電子アセンブリが提供される。
別の実施形態においては、本発明は、ジビニルアレーンジエポキシド、硬化剤およびフィラーを含み、フィラーが組成物の全体積を基準にして１〜７０体積％の量で存在する場合に、２５℃で０．００５〜１００Ｐａ・ｓの粘度を有するアンダーフィル組成物を提供する。
本発明の別の実施形態は上記エポキシ樹脂配合物を製造する方法に関する。
図１は、フリップチップパッケージのような、本発明の電子アセンブリの断面を示す。
本明細書を通じて使用される場合、文脈が明らかに他のことを示さない限りは次の略語は次の意味を有する：ｐｓｉ＝ポンド／平方インチ；℃＝摂氏度；ｇ／ｍｏｌ＝グラム／モル；ｐｐｍ＝百万あたりの部；ｒｐｍ＝回転数／分；Ｐａ・ｓ＝パスカル・秒；ＭＰａ＝メガパスカル；ＧＰａ＝ギガパスカル；Ｗ／ｍＫ＝ワット／メートルケルビン；ＣＴＥ＝熱膨張係数；重量％＝重量パーセント；体積％＝体積パーセント；ｇ＝グラム；ｍｇ＝ミリグラム；およびμｍ＝ミクロン＝マイクロメートル。他に示されない限りは、全ての量は重量パーセントであり、全ての比率はモル比である。全ての数値範囲は包括的であり、このような数値範囲が合計で１００％になることに制約されることが明らかな場合を除いて任意に組み合わせ可能である。本明細書において使用される場合、範囲は終点を含む。用語「ジオキシド」および「ジエポキシド」は交換可能に使用される。
電子部品および基体の一方が複数のハンダバンプを有し、他方が複数の電気ボンディングパッドを有する、電子部品および基体を提供する工程；電子部品と基体とを電気的に接続する工程；電子部品と基体との間にアンダーフィル組成物を形成する工程；およびアンダーフィル組成物を硬化させる工程を含み、前記アンダーフィル組成物がジビニルアレーンジエポキシドを含む；本方法に従って電気アセンブリが製造されうる。
本方法は様々な電子部品を様々な基体に取り付けるために使用されうる。好適な電子部品には、これに限定されないが、ダイ、コンデンサ、抵抗器などが挙げられる。用語「ダイ」とは、様々なプロセスによって所望の集積回路デバイスに変換されるワークピースをいう。ダイは、通常は、半導体物質、非−半導体物質またはこれらの組み合わせから製造されうるウェハから単体化される。好適な基体には、限定されないが、プリント回路板および可とう性回路が挙げられる。本発明により製造される電気アセンブリは、基体に結合されるパッケージも含む。「パッケージ」とは、薄い回路板上に配置され封止された集積回路をいう。パッケージは、典型的には、その板の底にハンダボールを含み、基体への接続を可能にする。
電子部品および基体の一方は複数のハンダバンプを有し、他方は複数の電気ボンディングパッドを有する。本明細書において使用される場合、用語「ハンダバンプ」には、ハンダバンプ、ハンダボール、ピンおよびピラー、例えば、銅ピラーが挙げられる。ハンダバンプには、ボールグリッドアレイおよびピングリッドアレイが挙げられる。ハンダバンプは、好適なはんだ付け可能な物質、例えば、これに限定されないが、スズ、スズ−鉛、スズ−ビスマス、スズ−銀、スズ−銀−銅、スズ−インジウム、および銅から構成されうる。特に有用なハンダバンプはスズ、スズ−鉛、スズ−銀、およびスズ−銀−銅からなるものである。スズ−合金ハンダバンプは典型的には共晶混合物である。例えば、好適なスズ−銀ハンダバンプは９６．５％のスズおよび３．５％の銀の組成を有する。ハンダバンプは、ペーストのような任意の従来の手段によってまたは電気めっきによって堆積されうる。合金からなるハンダバンプは、Ｓｎ−Ａｇハンダバンプを電気めっきすることによるように、合金として直接堆積されうるか、または第１の金属、例えばスズを堆積し、次いで第２の金属、例えば銀を第１の金属上に逐次的に堆積させ、次いで、この金属をリフローして合金を形成することにより堆積されうる。好適な電気ボンディングパッドはあらゆる好適なパッドであることができ、かつ基体もしくは電子部品の表面と同一平面であり得るか、または基体もしくは電子部品の表面であることができる。好適なボンディングパッドは銅、銀、金または何らかの他の好適な金属であることができる。
使用においては、ハンダバンプおよびボンディングパッドは良好なはんだ付け性を確実にするためにフラックス処理される。好適なフラックスが使用されることができ、好適なフラックスは当業者の能力の範囲内にある。電子部品および基体は、ハンダバンプおよびボンディングパッドが位置あわせされる様に配置される。このアセンブリは、次いで、加熱されて、はんだをリフローさせ、電子部品と基体とを電気的に接続（すなわち、はんだ付け）する。具体的なはんだリフロー温度はハンダバンプ組成に依存し、その温度は当業者に周知である。
電子部品が基体にはんだ付けされた後、アンダーフィル組成物が電子部品と基体との間に流される。アンダーフィル組成物はハンダジョイントの周りにも流れる。アンダーフィル組成物は最終用途に応じて多くの方法を介して適用されうる。例えば、典型的な適用方法には、アンダーフィル適用のためのシリンジまたはカートリッジ分配が挙げられる。好適な分配機はアシムテク（Ａｓｙｍｔｅｋ）、ア ノードソン カンパニー（Ａ Ｎｏｒｄｓｏｎ Ｃｏｍｐａｎｙ）またはスピードラインテクノロジーズ（Ｓｐｅｅｄｌｉｎｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ）によって製造される。分配バルブデザインには、容積式、時間制約、ジェット分配、または精密な容積制御の交互バルブデザイン挙げることができる。本アンダーフィル組成物について一般的に必須ではないが、電子部品と基体との間およびハンダジョイントの周りにアンダーフィル組成物を引き込むのを助けるために真空が使用されうる。
アンダーフィル組成物が電子部品と基体との間の空間を満たしたら、次いで、アンダーフィル組成物は硬化させられる。この組成物の硬化は、組成物を硬化させるのに充分な所定の温度でかつ所定の時間で行われうる。具体的な硬化条件はアンダーフィル組成物に使用される硬化剤に依存しうる。例えば、硬化温度は一般的に１０℃〜２００℃；好ましくは１００℃〜１９０℃；より好ましくは１２５℃〜１７５℃であり得る。好適な硬化時間は、１分〜４時間、好ましくは、５分〜２時間、より好ましくは１０分〜１．５時間でありうる。１分未満の期間では、この時間は短すぎて、従来の処理条件下で充分な反応を確実にすることができず；４時間を超えると、この時間は長すぎて実用的または経済的ではない場合がある。
好ましくは、本アンダーフィル組成物は、７５〜１００℃の第１の温度で２〜９０分間アンダーフィル組成物を加熱し、次いで、１２５〜２００℃の第２の温度で２〜１８０分間アンダーフィル組成物を加熱することにより硬化される。好ましくは、第１の温度は８０〜９５℃であり、より好ましくは８０〜９０℃である。アンダーフィル組成物は好ましくは、第１の温度に５〜９０分間、より好ましくは１５〜６０分間かけられる。第２の温度は、好ましくは、１３５〜２００℃の範囲であり、より好ましくは１５０〜１８０℃の範囲である。好ましくは、アンダーフィル組成物は、第２の温度に１０〜１５０分間、より好ましくは２０〜１５０分間、さらにより好ましくは３０〜１２０分間かけられる。
図１を参照すると、一般的に番号１０で示される、フリップチップパッケージのような電子アセンブリの断面が示され、この電子アセンブリは基体１２を含み、この基体は基体１２の底面上に任意のハンダボール１３を有する。さらに、電子アセンブリ１０はダイのような電子部品１４を含み、この電子部品はハンダジョイント１５（電子部品１４上のハンダバンプと基体１２上のボンディングパッドとから形成される）を介して基体１２に電気的に接続されており、このハンダジョイントは、電子部品１４と基体１２との間に配置された硬化したアンダーフィル組成物１１を有し、硬化したアンダーフィル組成物１１はジビニルアレーンジエポキシドの反応生成物を含む。
その最も広い範囲において、本発明は、（ａ）ジビニルアレーンジオキシド；（ｂ）硬化剤；および（ｃ）任意に触媒；を含む、アンダーフィル封止材において使用するための硬化性エポキシ樹脂組成物または配合物を含む。本発明のエポキシド組成物または配合物には、実施形態として、（１）ジビニルアレーンジオキシドを含む重合可能な硬化性組成物；（２）ジビニルアレーンジオキシドを含む部分的に硬化された組成物；並びに（３）上記（１）および（２）から生じたジビニルアレーンジオキシドを含む硬化した組成物；が挙げられる。本発明は、ジビニルアレーンジオキシドを含む組成物の硬化（すなわち重合）にも関する。さらに、ジビニルアレーンジオキシド中のある水準（約５０％未満）の不純物が予想され、これは最終性能にほとんど影響を与えずに存在しうる。
本発明のアンダーフィル組成物は有利なことに、室温で低粘度で均一な液体、例えば、２５℃で５．０Ｐａ・ｓ未満である。未硬化のもしくは硬化したポリマーの物理的特性に様々な改変を提供するために、フィラーのような固体の粒子状物質がアンダーフィル組成物に組み込まれうる。このような添加固体物質が存在するかしないかにかかわらず、この組成物は、高圧、真空補助または高温への加熱を適用する必要なしに（このような手段は所望の場合には使用されうるが）、小さな（例えば、２０μｍ未満）隙間をみたす。アンダーフィル組成物は、壊れやすい電子部品を保護するために利用されることができ、この場合、この組成物は５ｐｐｍ未満、好ましくは３ｐｐｍ未満の低い全塩化物含量を示す。「全」塩化物含量は、結合塩化物と加水分解性塩化物含量の双方を含む。
本発明のアンダーフィル組成物の製造においては、ジビニルアレーンジオキシド（成分（ａ））は、例えば、２つのビニル基を任意の環位置に有する置換もしくは非置換アレーン核を含むことができる。ジビニルアレーンジオキシドのアレーン部分はベンゼン、置換ベンゼン、環付加（ｒｉｎｇ−ａｎｎｕｌａｔｅｄ）ベンゼン、置換環付加ベンゼン、同族結合（ｈｏｍｏｌｏｇｏｕｓｌｙ ｂｏｎｄｅｄ）ベンゼン、置換同族結合ベンゼンまたはこれらの混合物を含むことができる。ジビニルアレーンジオキシドのジビニルアレーン部分はオルト、メタ、もしくはパラ異性体、またはこれらのいずれかの混合物であることができる。追加の置換基は、飽和アルキル、アリール、ハロゲン、ニトロ、イソシアナートもしくはＲＯ−（ここで、Ｒは飽和アルキルもしくはアリールであり得る）をはじめとするＨ２Ｏ２耐性基からなることができる。環付加ベンゼンは、例えば、ナフタレン、テトラヒドロナフタレンなどを含むことができる。（置換）同族結合ベンゼンは、例えば、ビフェニル、ジフェニルエーテルなどを含むことができる。
本発明の組成物の製造に使用されるジビニルアレーンジオキシドは次の化学構造Ｉ−ＩＶによって一般的に示されうる：
Figure 0005698500
Figure 0005698500
Figure 0005698500
Figure 0005698500
本発明のジビニルアレーンジオキシドコモノマーの上記構造Ｉ、ＩＩ、ＩＩＩおよびＩＶにおいて、各Ｒ１、Ｒ２、Ｒ３およびＲ４は個々に、水素、アルキル、シクロアルキル、アリールもしくはアリールアルキル基；またはＨ２Ｏ２−耐性基、例えば、ハロゲン、ニトロ、イソシアナートまたはＲＯ基（Ｒはアルキル、アリールもしくはアリールアルキルであり得る）であることができ；ｘは０〜４の整数であり；ｙは２以上の整数であり；ｘ＋ｙは６以下の整数であり；ｚは０〜６の整数であり；ｚ＋ｙは８以下の整数であり；Ａｒはアレーンフラグメント、例えば、１，３−フェニレン基である。さらに、Ｒ４は反応性基、例えば、エポキシド、イソシアナート、もしくは任意の反応性基であることができ；Ｚは置換パターンに応じて、０〜６の整数である。
ある実施形態においては、本発明において使用されるジビニルアレーンジオキシドは、例えば、国際公開第２０１０／０７７４８３号に記載される方法によって製造されることができ、この文献は参照によって本明細書に組み込まれる。本発明において有用であるジビニルアレーンジオキシド組成物は、例えば、米国特許第２，９２４，５８０号にも開示され、この文献は参照によって本明細書に組み込まれる。
別の実施形態においては、本発明において有用なジビニルアレーンジオキシドには、例えば、ジビニルベンゼンジオキシド、ジビニルナフタレンジオキシド、ジビニルビフェニルジオキシド、またはジビニルジフェニルエーテルジオキシド、およびこれらの混合物を挙げることができる。
本発明の好ましい実施形態においては、アンダーフィル組成物に使用されるジビニルアレーンジオキシドはジビニルベンゼンジオキシド（ＤＶＢＤＯ）を含む。最も好ましくは、ジビニルアレーンジオキシド成分は、下記構造Ｖの化学式によって表されるジビニルベンゼンジオキシドである：
Figure 0005698500
上記ＤＶＢＤＯ化合物の化学式はＣ１０Ｈ１０Ｏ２であり；ＤＶＢＤＯの分子量は１６２．２であり；ＤＶＢＤＯの元素分析は：Ｃ，７４．０６；Ｈ、６．２１；およびＯ、１９．７３であり、８１ｇ／ｍｏｌのエポキシド当量重量を有する。
以下の構造ＶＩは、本発明において有用なＤＶＢＤＯの好ましい化学構造の実施形態を示す：
Figure 0005698500
以下の構造ＶＩＩは、本発明において有用なＤＶＢＤＯの好ましい化学構造の別の実施形態を示す：
Figure 0005698500
当該技術分野において知られた方法によってＤＶＢＤＯが製造される場合には、３つの可能な異性体：オルト、メタおよびパラのうちの１つを得ることができる。よって、本発明は、上記構造のいずれか１つによって示されるＤＶＢＤＯを個々にまたはこれらの混合物として含む。上記構造ＶＩおよびＶＩＩはＤＶＢＤＯのメタ（１，３−ＤＶＢＤＯ）およびパラ異性体をそれぞれ示す。オルト異性体は希であり；通常、ＤＶＢＤＯは、９：１〜１：９の比率の範囲のメタ（構造ＶＩ）：パラ（構造ＶＩＩ）異性体で一般的に大抵は製造される。一実施形態として、本発明は、好ましくは、６：１〜１：６の比率の範囲の構造ＶＩ：構造ＶＩＩを含み、別の実施形態においては、構造ＶＩ：構造ＶＩＩの比率は４：１〜１：４、または２：１〜１：２であることができる。
本発明のさらに別の実施形態においては、ジビニルアレーンジオキシドは、ある量（例えば、２０重量％未満の量）の置換アレーンを含むことができる。置換アレーンの量および構造は、ジビニルアレーンジオキシドへのジビニルアレーン前駆体の製造に使用される方法に依存する。例えば、ジエチルベンゼン（ＤＥＢ）の脱水素化によって製造されるジビニルベンゼンはある量のエチルビニルベンゼン（ＥＶＢ）およびＤＥＢを含むことができる。過酸化水素との反応の際に、ＥＶＢはエチルビニルベンゼンモノオキシドを生じさせ、一方ＤＥＢは変化しないままである。これらの化合物の存在は、ジビニルアレーンジオキシドのエポキシド当量重量を、純粋な化合物のエポキシド当量重量よりも大きな値まで増大させることができるが、エポキシ樹脂部分の０〜９９％の量で利用されうる。
ある実施形態においては、本発明において有用なジビニルアレーンジオキシドは、例えば、ジビニルベンゼンジオキシド（ＤＶＢＤＯ）、低粘度液体エポキシ樹脂を含む。本発明の方法において使用されるジビニルアレーンジオキシドの粘度は、２５℃で、概して、０．００１Ｐａ・ｓ〜０．１Ｐａ・ｓ、好ましくは、０．０１Ｐａ・ｓ〜０．０５Ｐａ・ｓ、より好ましくは、０．０１Ｐａ・ｓ〜０．０２５Ｐａ・ｓである。
本発明において配合物のエポキシ樹脂部分として使用されるジビニルアレーンオキシドの濃度は、他の配合成分の分率に依存しうるが、一般に、エポキシ樹脂部分は、０．５重量％〜１００重量％、好ましくは、１重量％〜９９重量％、より好ましくは、２重量％〜９８重量％、さらにより好ましくは、５重量％〜９５重量％の範囲である。例えば、配合物中のＤＶＢＤＯの濃度は他の配合成分に依存しうるが、ＤＶＢＤＯの濃度は、一般に、全組成物の重量を基準にして、１重量％〜９９重量％、好ましくは、５重量％〜９０重量％、最も好ましくは７重量％〜６０重量％である。本発明のシステムの一実施形態においては、ＤＶＢＤＯはエポキシ樹脂成分であり、このＤＶＢＤＯは全組成物の重量を基準にして２０重量％〜８０重量％の濃度で使用される。
本発明の最も広い用語においては、硬化剤（架橋剤）または硬化剤ブレンド（硬化剤の混合物）が本発明のアンダーフィル組成物において使用される。一般的に、エポキシ樹脂を硬化（重合）するのに好適であると当該技術分野において知られている何らかの硬化剤が使用されうる。硬化剤の選択は用途の要求に依存しうる。本発明のアンダーフィル組成物において有用な硬化剤には、これらに限定されないが、ジシアンジアミド、置換グアニジン、フェノール系、アミノ、ベンゾオキサジン、無水物、アミド アミン、ポリアミド、ポリアミン、芳香族アミン、ポリエステル、ポリイソシアナート、ポリメルカプタン、尿素ホルムアルデヒドおよびメラミンホルムアルデヒド樹脂、並びにこれらの混合物が挙げられる。ある実施形態においては、本アンダーフィル組成物は無水物を実質的に含まず、好ましくは無水物を含まない。
硬化剤の濃度は、化学量論考慮事項（モル比）に依存しうる。エポキシの硬化剤に対する典型的なモル比は０．２５〜４、より好ましくは０．５〜２、最も好ましくは、０．９〜１．１である。
本発明の最も広い用語において、触媒が、場合によって本アンダーフィル組成物において使用されうる。一般的に、エポキシ樹脂と硬化剤との間の反応を容易にするのに好適であると当該技術分野において知られている均一もしくは不均一触媒が使用されうる。この触媒には、これに限定されないが、イミダゾール、第三級アミン、ホスホニウム錯体、ルイス酸またはルイス塩基、遷移金属触媒およびこれらの混合物が挙げられうる。ある実施形態においては、アンダーフィル組成物は、ルイス酸触媒を実質的に含まず、好ましくはルイス酸触媒を含まない。
本発明において有用な触媒には、例えば、ルイス酸、例えば、三フッ化ホウ素錯体、ルイス塩基、例えば、第三級アミン、ジアザビシクロウンデセンおよび２−フェニルイミダゾール、第四級塩、例えば、臭化テトラブチルホスホニウムおよび臭化テトラエチルアンモニウム、並びにハロゲン化有機アンチモン、例えば、四ヨウ化トリフェニルアンチモンおよび二臭化トリフェニルアンチモン；並びに、これらの混合物が挙げられうる。
存在する場合には、触媒の濃度は、アンダーフィル組成物の全重量を基準にして、概して、０．０５重量％〜１０重量％、好ましくは、０．１重量％〜５重量％、最も好ましくは、０．１５重量％〜１重量％である。この触媒濃度は、最終用途における適切な処理を可能にするように調節されうる。
フィラーは本アンダーフィル組成物に添加されることができ、硬化したシステムの熱機械的特性を向上させ、より良好な部品信頼性性能を付与することができる。フィラーの存在は硬化したアンダーフィルの弾性率を増大させ、かつ電子部品と基体とのＣＴＥをより良好に適合させるために、接着剤（硬化したアンダーフィル）のＣＴＥを低減させる。例えば、配合物は１種以上の任意の官能性もしくは非官能性フィラー、例えば、溶融シリカ、天然シリカ、合成シリカ、天然酸化アルミニウム、合成酸化アルミニウム、中空フィラー、アルミニウムトリヒドロキシド、アルミニウムヒドロキシドオキシド、窒化ホウ素、炭化ケイ素、マイカ、アルミニウム粉体、酸化亜鉛、銀、グラファイト、窒化アルミニウム、ムライト、金、炭素、炭素ナノチューブ、グラファイト、ガラス繊維／シート、炭素繊維、または他の有機もしくは無機粒子状フィラーを含むことができ、配合物にその最終状態で添加されることができ、またはその場で形成されうる。シリカは、溶融、天然または合成にかかわらず好ましいフィラーである。フィラーの表面は場合によっては、フィラーおよびポリマー相互作用を向上させるために処理されることができる。別の実施形態においては、アンダーフィル組成物において使用されるＤＶＢＤＯブレンドへのシリカフィラーの添加は、最終の硬化したアンダーフィル物質の破壊靱性を増大させうる。
フィラー物質の許容されうる粒子サイズは、一般に、ナノから従来のマイクロサイズの範囲であることができる。例えば、フィラーの粒子サイズは０．０００５μｍ〜５００μｍ、好ましくは、０．１００μｍ〜１００μｍ、より好ましくは、０．０１μｍ〜３０μｍの範囲であることができる。
許容できるフィラー形態には、これに限定されないが、プレートレット（ｐｌａｔｅｌｅｔ）、繊維状、球状、針状、非晶質またはこれらの任意の組み合わせが挙げられる。異なるサイズおよび異なる形状を有するフィラーは、熱膨張係数、弾性率、電気伝導率および／または熱伝導率について相乗的な効果を有するように組み合わせられうる。
本発明において利用されるフィラーは、アンダーフィル組成物への組み込み前に、または配合物のコンパウンディング中に、その場で、場合によっては、表面処理されることができる。表面処理剤の例には、脂肪酸、シランカップリング剤、チタナート、ジルコナートまたはシラザン化合物が挙げられる。
本発明において有用なフィラー添加量は変動しうる。フィラーの濃度は、組成物中の固形分の重量を基準にして、一般に０重量％〜９９重量％、好ましくは、０．１重量％〜９５重量％、より好ましくは、１０重量％〜９０重量％、最も好ましくは、５０重量％〜８０重量％である。体積添加量は、望まれる特性に応じて、０〜９０体積％、より好ましくは、０．１〜９０体積％、さらにより好ましくは８５体積％以下、さらにより好ましくは０．１〜８５体積％、さらにより好ましくは１〜８５体積％、および最も好ましくは１〜７０体積％の範囲であり得る。
従来のエポキシベースのアンダーフィル組成物において必要とされる高いフィラー添加量は、アンダーフィル組成物の粘度を非常に増大させること、電子部品と基体との間の組成物の流動性を低減させること、並びに、より高い適用温度を必要とすることなどの多くの技術的困難性をもたらすことが周知である。そもそも収縮するハンダバンプおよびボンディングパッドのピッチサイズはこの困難性を悪化させる。本アンダーフィル組成物は、比較的高いフィラー添加量においてさえ、低い粘度および優れた流動性を示すことが見いだされた。特に、本発明は、ジビニルアレーンジエポキシド、硬化剤およびフィラーを含む組成物であって、フィラーが組成物の全体積を基準にして１〜７０体積％の量で存在する場合、２５℃で０．００５〜１００Ｐａ・ｓの粘度を有する組成物を提供する。好ましくは、フィラーが１〜７０体積％の量で存在する場合、組成物は２５℃で０．０１〜２５Ｐａ・ｓ、より好ましくは２５℃で０．０１〜１０Ｐａ・ｓの粘度を有する。特に好ましい実施形態においては、フィラーが５０〜７０体積％の量で存在する場合、組成物は２５℃で０．００５〜１Ｐａ・ｓの粘度を有する。このような組成物においてジビニルアレーンジエポキシドはジビニルベンゼンジオキシドであることが好ましい。本アンダーフィル組成物のさらなる利点は、従来のアンダーフィル組成物より有意に低い、室温でまたは室温付近でこれが適用されうることである。
本発明のアンダーフィル組成物は、有利に、多様な硬化剤を使用することができ、本組成物は、従来のアンダーフィル組成物よりも、ナノフィラーのようなフィラーの、より多くの選択肢を可能にし、よって、本発明の組成物の配合オプションを広くする。本アンダーフィル組成物は、また、全ハロゲン化物を少ししか有しない（例えば、５ｐｐｍ未満）、または全く有しない。さらに、本アンダーフィル組成物は高いフィラー添加量も可能にするので、本アンダーフィル組成物は、適用中同じ流速で、より低いＣＴＥ（例えば、Ｔｇ未満で、３０ｐｐｍ／℃未満）もしくはより良好な熱伝導率（例えば、１．０Ｗ／ｍＫ超）を達成しうるか、または同じＣＴＥもしくは熱伝導率でより良好な流速を達成することができる。
本アンダーフィル組成物において有用であり得る他の任意成分は、当業者に知られている樹脂配合物において通常使用される成分である。例えば、任意成分は、適用特性（例えば、表面張力改変剤または流動助剤）、信頼性特性（例えば、接着促進剤）、反応速度、反応の選択性および／または触媒寿命を増大させるために組成物に添加されうる化合物を含むことができる。
様々な添加剤、例えば、ジビニルアレーンジオキシドとは異なるエポキシ樹脂のような他の樹脂、成分（ａ）、希釈剤、安定化剤、フィラー、可塑剤、触媒不活性化剤、強化剤など、並びにこれらの混合物などが本発明の組成物に添加されることができる。
本発明の配合物において有用な他の添加剤には、例えば、ハロゲン含有もしくはハロゲン非含有難燃剤；消火能力の性能を向上させるための相乗剤、例えば、水酸化マグネシウム、ホウ酸亜鉛、またはメタロセン；処理性のための溶媒、例えば、アセトン、メチルエチルケトン、ダウアノール（Ｄｏｗａｎｏｌ）ＰＭＡ；接着促進剤、例えば、修飾有機シラン（エポキシ化、メタクリル、アミノ）、アセチルアセトナート、または硫黄含有分子；湿潤剤および分配剤、例えば、修飾有機シラン、バイク（Ｂｙｋ）９００シリーズおよびＢｙｋＷ−９０１０、修飾フルオロカーボン；空気放出添加剤、例えば、Ｂｙｋ−Ａ５３０、Ｂｙｋ−Ａ５２５、Ｂｙｋ−Ａ５５５、Ｂｙｋ−Ａ５６０；表面修飾剤、例えば、スリップ添加剤および光沢添加剤（その多くはバイクキミー（Ｂｙｋ−Ｃｈｅｍｉｅ）から入手可能である）；反応性もしくは非反応性熱可塑性樹脂、例えば、ポリフェニルスルホン、ポリスルホン、ポリエーテルスルホン、ポリフッ化ビニリデン、ポリエーテルイミド、ポリフタルイミド、ポリベンズイミダゾール、アクリル、フェノキシ、ウレタン；離型剤、例えば、ワックス；他の官能性添加剤またはポリマー特性を改良するためにあらかじめ反応された生成物、例えば、イソシアナート、イソシアヌラート、シアナートエステル、アリル含有分子または他のエチレン性不飽和化合物、およびアクリラート；並びにこれらの混合物が挙げられる。
本発明において使用される任意の添加剤の濃度は、概して０重量％〜９９重量％、好ましくは０．００１重量％〜９５重量％、より好ましくは０．０１重量％〜６０重量％、および最も好ましくは０．０５重量％〜５０重量％の範囲であり得る。
本発明に従ってアンダーフィル組成物として使用することが意図される配合物の一般的な例として、アンダーフィル配合物は以下の成分をそのそれぞれの量で含むことができる：
Figure 0005698500
半導体パッケージング物質の製造に有用な、低粘度（例えば、２５℃で３．０Ｐａ・ｓ未満）で、低い全塩化物含有（例えば５ｐｐｍ未満）のエポキシ樹脂配合物の製造方法は、（ａ）ジビニルベンゼンジオキシド；（ｂ）硬化剤；（ｃ）場合によって、触媒；および（ｄ）場合によって、必要とされる他の成分：をブレンドすることを含む。例えば、本発明の硬化性エポキシ樹脂配合物の製造は、ロス（Ｒｏｓｓ）ＰＤミキサー（チャールスロス；Ｃｈａｒｌｅｓ Ｒｏｓｓ）において真空を用いてまたは真空を用いずに、ジビニルベンゼンジオキシド、硬化剤、触媒および場合によって何らかの他の所望の添加剤をブレンドすることにより達成される。場合によって補充される上述の配合添加剤のいずれか、例えば、フィラーは、組成物を形成するために、混合中にまたは混合前に組成物に添加されることもできる。
エポキシ樹脂配合物の全ての成分は典型的には、所望の用途に効果的な低い粘度を有するエポキシ樹脂組成物の製造を可能にする温度で混合され、分散される。全ての成分の混合中の温度は、概して、２０℃〜８０℃、好ましくは、２５℃〜３５℃であることができる。より低い混合温度は、樹脂と硬化剤成分との反応を最小限にし、配合物のポットライフを最大化するのを助ける。
ブレンドされた化合物は典型的には周囲温度以下の温度で貯蔵され、貯蔵寿命を最大化する。許容可能な温度範囲は、例えば、−１００℃〜２５℃、より好ましくは、−７０℃〜１０℃、さらにより好ましくは、−５０℃〜０℃である。ある実施形態の例として、その温度は−４０℃でありうる。
本発明のエポキシ樹脂である、ジビニルベンゼンジオキシド（ＤＶＢＤＯ）は単独の樹脂として使用されて、最終配合物においてエポキシマトリックスを形成することができるか；またはジビニルベンゼンジオキシド樹脂は最終配合物中の成分のうちの１つとして使用されうる。例えば、エポキシ樹脂は添加希釈剤として使用されうる。ジビニルベンゼンジオキシドの使用は、硬化性組成物および最終硬化生成物に、従来のグリシジルエーテル、グリシジルエステルまたはグリシジルアミンエポキシ樹脂を超える改良された特性を付与する。特に、ＤＶＢＤＯの使用は、相対的に高いフィラー添加量を可能にする一方で、２５℃での相対的に低い粘度を維持する。
さらに、ジビニルベンゼンジオキシドの使用は、望ましく低い全ハロゲン含量から全ハロゲン含量ゼロをもたらし、高湿度試験およびデバイスの寿命にわたる現場使用における電子アセンブリの性能の信頼性を維持する。このハロゲン含量、例えば、塩素含量は概して、５００ｐｐｍ未満；好ましくは、１００ｐｐｍ未満；およびより好ましくは、５ｐｐｍ未満である。
本発明の硬化したアンダーフィル組成物（すなわち、硬化性組成物から製造された架橋した生成物）は、硬化した従来のエポキシベースのアンダーフィルよりも改良されたいくつかの特性を示す。例えば、本発明の硬化したアンダーフィルは−５５℃〜３００℃のガラス転移温度（Ｔｇ）を有することができる。概して、この樹脂のＴｇは−６０℃よりも高く、好ましくは０℃よりも高く、より好ましくは１０℃よりも高く、より好ましくは２５℃よりも高く、最も好ましくは５０℃よりも高い。−５５℃未満では、本出願に記載された技術は、先行技術に記載された従来の技術に対する何らのさらなる有意な利点を提供せず；２００℃より高い場合には、本出願に記載された技術は、概して、強靱化技術を包含することなく、非常にもろいネットワークをもたらし、これは本出願の範囲内の用途には好適ではなく、かつ低温（例えば、０℃未満）でのデバイスの有意な反りももたらしうるであろう。好ましくは、本発明の硬化したアンダーフィル組成物は、ＡＳＴＭ Ｄ３４１８で、２５〜３００℃、より好ましくは５０〜２５０℃、最も好ましくは５０〜２２５℃のガラス転移温度を示す。
ビニル基のエポキシ化中のエピクロロヒドリンの除去のせいで、樹脂中に存在する加水分解性塩化物もしくは全塩化物はほとんどからまったく存在しない。よって、本発明のアンダーフィル組成物は、約６０メッシュ粒子の１２０℃で２４時間のパールボム（Ｐａｒｒ ｂｏｍｂ）抽出後のイオンクロマトグラフィーによって、０．００００１〜５０００ｐｐｍ、好ましくは０．００００１〜１００ｐｐｍ、最も好ましくは５ｐｐｍ未満の加水分解性塩化物含量を示す。
以下の構造は、より高い水準の全塩化物および加水分解性塩化物含量をもたらす従来のグリシジルエーテル樹脂の反応において形成される、様々な生成物および副生成物を示す：
Figure 0005698500
本発明の硬化したアンダーフィル組成物は、１．０ＭＰａ・ｍ１／２より高い、好ましくは１．７ＭＰａ・ｍ１／２より高い、より好ましくは２．０ＭＰａ・ｍ１／２（メガパスカルパーメートル）より高い、ＡＳＴＭ Ｄ５０４５（室温）によって測定される破壊靱性値を示す。
本発明の硬化したアンダーフィル組成物は、ＡＳＴＭ Ｄ７９０によって、Ｔｇ未満で、１ＧＰａを超える、好ましくは２ＧＰａを超える、より好ましくは３．５ＭＰａ〜１５ＧＰａの曲げ弾性率を示す。
本発明の硬化したアンダーフィル組成物は、ＡＳＴＭ Ｄ５３３５によって、Ｔｇ未満で、６５ｐｐｍ／℃、好ましくは５０ｐｐｍ／℃未満のＣＴＥを示す。
本発明の硬化したアンダーフィル組成物は、ＡＳＴＭ Ｅ１１３１に従った熱質量分析によって、硬化中に１０パーセント未満の重量損失を示す。
ある実施形態においては、ジビニルアレーンのジエポキシド誘導体を使用する本発明のエポキシ樹脂配合物は、半導体パッケージング物質のためのキャピラリーアンダーフィル封止材として使用されうる。このエポキシ樹脂配合物の使用は相対的に高いフィラー添加量（例えば、３０体積％より多い、例えば、３０〜８５体積％）、硬化後の高いＴｇ値（例えば、９０℃を超える）、および樹脂によって付与される非常に低いからゼロの全塩化物汚染（例えば５ｐｐｍ未満）を可能にする。さらに、従来の低粘度環式脂肪族エポキシ樹脂とは異なり、この樹脂は多くの様々な硬化剤が使用されるのを可能にする。比較的低い塩化物汚染は、ハロゲン化中間体、例えば、エピクロロヒドリンを利用しない分子を製造する合成径路に起因する。
以下の実施例および比較例は本発明を詳細にさらに説明するが、その範囲を限定すると解釈されるものではない。
実施例１−３、並びに比較例ＡおよびＢ
鍵となる目的の特性に対するフィラー添加量および樹脂の影響について検討するために、一組の実験が構築された。比較例ＡおよびＢ、並びに実施例１〜３は以下の手順に従って製造された：
各組成物の成分が蓋付きの７５ミリリットル（ｍＬ）ポリプロピレンプラスチックジャーに入れられ、フラックテック（ＦｌａｃｋＴｅｋ）によるスピードミキサー（ＳｐｅｅｄＭｉｘｅｒ（登録商標））ＤＡＣ１５０を用いて、分あたり３２００回転（ｒｐｍ）で１２０秒間ブレンドされた。フィラー添加量レベルは固形分基準で、３５重量％、５０重量％、および６５重量％であった。実験デザインは可変物として樹脂タイプも含んでおり、Ｄ．Ｅ．Ｒ．商標３５４（平均エポキシ当量重量（ＥＥＷ）１７４ｇ／ｍｏｌのビスフェノールＦベースのエポキシ樹脂；ザダウケミカルカンパニーから入手可能）およびジビニルベンゼンジオキシド（ＤＶＢＤＯ）を使用した。芳香族アミン硬化剤あるジエチルトルエンジアミン（ＤＥＴＤＡ）と１：１の化学量論バランスを維持しつつ、２種類の樹脂を１：１の重量比で一緒にした中心点が含まれていた。
これらの実施例において使用される他の原料は次のように記載される：エタキュア（Ｅｔｈａｃｕｒｅ）１００はアルベマーレコーポレーション（Ａｌｂｅｍａｒｌｅ Ｃｏｒｐｏｒａｔｉｏｎ）から商業的に入手可能なＤＥＴＤＡであり；Ｂｙｋ−Ａ５３０は、ドイツ、バイクキミーＧｍｂＨによって製造されているポリシロキサン消泡剤であり；Ｂｙｋ Ｗ９９６は、ドイツ、バイクキミーＧｍｂＨによって製造されている、酸性基を有するコポリマー（酸価７１ｍｇＫＯＨ／ｇ）である湿潤剤であり；シランＺ−６０４０は、ダウコーニングによって製造されているエポキシ官能性シランカップリング剤であり；モダフロー（Ｍｏｄａｆｌｏｗ）は、シーテックサーフェススペシャリティーズ（Ｃｔｙｅｃ Ｓｕｒｆａｃｅ Ｓｐｅｃｉａｌｔｉｅｓ）によって製造されている表面張力改変剤／流動助剤であり；およびデンカＦＢ−１ＳＤＸは、日本の電気化学工業株式会社によって製造されている、約１．５ミクロンの平均粒子サイズを有する溶融合成球状シリカ粉体である。コート（Ｃｏａｔ）Ｏ Ｓｉｌ ２８１０は、モメンティブ（Ｍｏｍｅｎｔｉｖｅ）からのエポキシ末端ポリジメチルシロキサンである。ジェフアミン（Ｊｅｆｆａｍｉｎｅ（登録商標））Ｄ２３０はハンツマンコーポレーション（Ｈｕｎｓｔｍａｎ Ｃｏｒｐｏｒａｔｉｏｎ）からのポリエーテルアミンである。アミキュア（Ａｍｉｃｕｒｅ）ＰＡＣＭは、エアプロダクツ（Ａｉｒ Ｐｒｏｄｕｃｔｓ（登録商標））からの、環式脂肪族アミンである。ＭＰ１５ＥＦおよびＭＰ８ＦＳは株式会社龍森から入手可能なシリカフィラーである。リーガル（Ｒｅｇａｌ）４００Ｒはカボットコーポレーション（Ｃａｂｏｔ Ｃｏｒｐｏｒａｔｉｏｎ）からのある等級のカーボンブラックである。シルウェット（Ｓｉｌｗｅｔ）Ｌ−７６０８は、モメンティブパフォーマンスマテリアルズ（Ｍｏｍｅｎｔｉｖｅ Ｐｅｒｆｏｒｍａｎｃｅ Ｍａｔｅｒｉａｌｓ）からの有機シリコーン表面張力改変剤である。
Figure 0005698500
スピードミキサー中でブレンドし、真空オーブン中で１５分間約３０００Ｐａで脱ガスした後、８グラム（ｇ）の各サンプルが別個のアルミニウム秤量皿に置かれた。この皿は１５０℃のオーブン中に６０分間配置され、次いで、１７５℃のオーブン中に９０分間配置された。冷却した後、サンプル（スラッジ）はアルミニウム皿から取り出され、べーラーイソメット（Ｂｕｅｈｌｅｒ Ｉｓｏｍｅｔ）１０００ソウを用いて切断された。約３ｍｍ×３ｍｍの小さなサンプルが各スラッジから切り出され、３ｍｍのプローブを取り付けたＴＡインスツルメンツ（Ｉｎｓｔｒｕｍｅｎｔｓ）Ｑ４００熱機械的分析機を用いて、熱機械的分析（ＴＭＡ）で分析された。この分析手順は以下の１つの要素からなっていた：室温（約２５℃）から２７５℃への１０℃／分の勾配、０．０５Ｎの力で、５０ｍＬ／分の窒素パージを伴っていた。ユニバーサルアナリシス（Ｕｎｉｖｅｒｓａｌ Ａｎａｌｙｓｉｓ）データ分析ソフトウェア（ＴＡインスツルメンツから市販）が、次いで、利用されて、分析されるサンプルについて、ガラス転移温度（Ｔｇ）（オンセット）を決定し、およびＴｇ未満でのＣＴＥ（α１ ＣＴＥ）を決定した。
ブレンドされたサンプルの粘度対温度は、３５ｍｍ上部プレートおよび５０ｍｍ下部プレートを備え付けたＴＡインスツルメンツＡＲＥＳアナライザー（ＴＡインスツルメンツ）を用いて測定された。この試験手順は、５℃／分勾配率での２５℃〜２５０℃の動的温度勾配からなっていた。
以下の表ＩＩはモデルのアンダーフィル配合物について集められたデータのまとめを含む。注目すべきは、高いＴｇおよび低い粘度の組み合わせである。ＤＶＢＤＯベースのサンプルのＴＭＡでのＴｇは、Ｄ．Ｅ．Ｒ．商標３５４を用いて造られたものよりも約７０℃高い。さらに、６５％フィラー添加量でのＤＶＢＤＯサンプルの最小粘度はＤ．Ｅ．Ｒ．３５４を用いて造られたサンプルの２０％である。また注目すべきは、触媒の使用のないＤ．Ｅ．Ｒ．３５４システムの相対的に低いＴｇである。
Figure 0005698500
実施例４〜１０は、実施例１〜３に記載されたのと同じ手順を用いて行われ；次の原料を含んでいた。ジオキシドであるＤＶＢＤＯはザダウケミカルカンパニーから入手可能；ポリアミド硬化剤であるアンカミド（Ａｎｃａｍｉｄｅ（登録商標））５０６はエアプロダクツから市販されている；ポリエーテルアミンであるジェフアミン（Ｊｅｆｆａｍｉｎｅ（登録商標））Ｄ２３０はハンツマンコーポレーションから市販されている；シラザンＺ−６０７９（ヘキサメチルジシラザン）はダウコーニングから市販されている；シリカフィラーであるＭＰ−１５ＥＦは日本国の株式会社龍森から市販されている；およびエポキシシランであるシランＺ−６０４０はダウコーニングから市販されている。
表ＩＩＩに記載される実施例４〜１０の配合物は、以下の手順に従ってスピードミキサー（ＳｐｅｅｄＭｉｘｅｒ（登録商標））ＤＡＣ１５０（フラックテック（ＦｌａｃｋＴｅｋ）、ランドラム、サウスカロライナ州）を用いてブレンドされた。
ＤＶＢＤＯおよびＭＰ １５ＥＦを７５ｍＬの蓋付きポリプロピレンジャーに入れた。３５００ｒｐｍで５０秒間混合した。シランＺ−６０７９を添加し、３５００ｒｐｍで１２０秒間混合した。硬化剤およびシラン６０４０を添加し、３５００ｒｐｍで６０秒間混合した。次いで、真空オーブン内に２５℃で約３０００Ｐａで１５分間おいて、サンプルを脱ガスした。
Figure 0005698500
最終の混合工程の後で、配合物のサンプルはＴＡインスツルメンツＡＲ２０００レオメーターを用いて分析された。このレオメーターには６０ｍｍ、１度の円錐が取り付けられていた。試験手順は、１０ｓｅｃ−１で３０秒間の予備剪断、次いで１０ｓｅｃ−１で１２０秒間保持し、両方の工程は２５℃であり、２秒ごとのデータ点で記録することからなっていた。報告される粘度値は最後の１０コのデータ点の平均である。
それぞれのサンプルの約９ｇがアルミニウム秤量皿に注がれ、８５℃で４５分間、次いで１７５℃４５分間で硬化された。硬化されたサンプルはオーブンから取り出され、室温に戻され、次いでプラスチック保存袋に入れられた。
硬化後のサンプルのＴｇを決定するために、ＴＡインスツルメンツ２９２０デュアルセルＤＳＣが使用された。この手順は２５℃から３００℃まで、１０℃／分の勾配割合での単一の勾配で、５０ｍＬ／分の窒素パージを伴うことからなっていた。このＴｇはＴＡインスツルメンツユニバーサルアナリシスソフトウェアにおける外そうタンジェント方法を用いて決定された。小片（約１５ｍｇ）が各硬化サンプルから切り出され、上述の方法に従って分析された。
さらに、ＴＡインスツルメンツＱ４００熱機械的分析機が使用されて、各サンプルのＣＴＥを測定した。Ｔｇ未満（α１）およびＴｇ超（α２）での値が報告される。この手順は、２５℃から３００℃まで、５℃／分の勾配割合での単一の温度勾配で、５０ｍＬ／分の窒素パージを伴うことからなっていた。結果は表ＩＶに記載される。
Figure 0005698500
１０ 電子アセンブリ
１１ アンダーフィル組成物
１２ 基体
１３ ハンダボール
１４ 電子部品
１５ ハンダジョイント

Claims (4)

  1. 電子部品および基体の一方が複数のハンダバンプを有し、かつ他方が複数の電気ボンディングパッドを有する、電子部品および基体を提供し；電子部品と基体とを電気的に接続し；電子部品と基体との間にアンダーフィル組成物を形成し；アンダーフィル組成物を７５〜１００℃の第１の温度で２〜９０分間加熱し、次いでアンダーフィル組成物を１２５〜２００℃の第２の温度で２〜１８０分間加熱することによりアンダーフィル組成物を硬化させる；ことを含み、
    前記アンダーフィル組成物がジビニルアレーンジエポキシドおよび５０〜７０重量％のフィラーを含み、前記アンダーフィル組成物が２５℃で０．０５〜１Ｐａ・ｓの粘度を有する；
    電気アセンブリを製造する方法。
  2. ジビニルアレーンジオキシドがジビニルベンゼンジオキシドである、請求項１に記載の方法。
  3. アンダーフィル組成物が硬化剤をさらに含む、請求項１に記載の方法。
  4. アンダーフィル組成物が５ｐｐｍ未満の全塩化物含量を有する、請求項１に記載の方法。
JP2010259972A 2009-11-23 2010-11-22 アンダーフィル用途のためのエポキシ樹脂配合物 Expired - Fee Related JP5698500B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26345909P 2009-11-23 2009-11-23
US61/263459 2009-11-23

Publications (3)

Publication Number Publication Date
JP2011176278A JP2011176278A (ja) 2011-09-08
JP2011176278A5 JP2011176278A5 (ja) 2014-09-25
JP5698500B2 true JP5698500B2 (ja) 2015-04-08

Family

ID=43513936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010259972A Expired - Fee Related JP5698500B2 (ja) 2009-11-23 2010-11-22 アンダーフィル用途のためのエポキシ樹脂配合物

Country Status (7)

Country Link
US (1) US20110122590A1 (ja)
EP (1) EP2325876A3 (ja)
JP (1) JP5698500B2 (ja)
KR (1) KR20110060823A (ja)
CN (1) CN102163563B (ja)
SG (1) SG171555A1 (ja)
TW (1) TWI503340B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5390444B2 (ja) * 2010-03-23 2014-01-15 新日鉄住金化学株式会社 耐アンモニア性エポキシ樹脂組成物およびその成形硬化物
MX2012013529A (es) * 2010-05-21 2013-01-24 Dow Global Technologies Llc Composiciones curables.
EP2585512A2 (en) * 2010-06-25 2013-05-01 Dow Global Technologies LLC Curable epoxy resin compositions and composites made therefrom
KR20190014128A (ko) * 2010-08-02 2019-02-11 아토테크더치랜드게엠베하 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법
KR101901473B1 (ko) * 2011-05-13 2018-09-21 다우 글로벌 테크놀로지스 엘엘씨 절연 배합물
BR112014006253A2 (pt) * 2011-09-21 2017-04-11 Dow Global Technologies Llc composição de resina, processo para preparar uma composição de resina, processo para preparar uma resina termofixa e artigo termofixo curado
WO2014024849A1 (ja) * 2012-08-06 2014-02-13 積水化学工業株式会社 半導体装置の製造方法及びフリップチップ実装用接着剤
US9716299B2 (en) * 2012-10-25 2017-07-25 The Regents Of The University Of California Graphene based thermal interface materials and methods of manufacturing the same
EP3712928A1 (en) * 2012-11-30 2020-09-23 Sirrus, Inc. Composite compositions for electronics applications
US10224258B2 (en) * 2013-03-22 2019-03-05 Applied Materials, Inc. Method of curing thermoplastics with microwave energy
US9321245B2 (en) * 2013-06-24 2016-04-26 Globalfoundries Inc. Injection of a filler material with homogeneous distribution of anisotropic filler particles through implosion
US9441070B2 (en) 2013-09-11 2016-09-13 Rohm And Haas Electronic Materials Llc Divinylarene dioxide compositions having reduced volatility
TWI491683B (zh) * 2014-02-24 2015-07-11 石墨烯複合塗層
US10141197B2 (en) 2016-03-30 2018-11-27 Stmicroelectronics S.R.L. Thermosonically bonded connection for flip chip packages
CA3153628A1 (en) 2019-09-10 2021-03-18 Countertrace Llc Hexasubstituted benzenes, surfaces modified therewith, and associated methods
US20220149005A1 (en) * 2020-11-10 2022-05-12 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect integrated device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2924580A (en) 1957-08-08 1960-02-09 Union Carbide Corp Divinyl benzene dioxide compositions
US6724091B1 (en) * 2002-10-24 2004-04-20 Intel Corporation Flip-chip system and method of making same
AU2003234394A1 (en) 2002-05-23 2003-12-12 3M Innovative Properties Company Nanoparticle filled underfill
US7022410B2 (en) * 2003-12-16 2006-04-04 General Electric Company Combinations of resin compositions and methods of use thereof
US20040101688A1 (en) * 2002-11-22 2004-05-27 Slawomir Rubinsztajn Curable epoxy compositions, methods and articles made therefrom
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
US7279223B2 (en) 2003-12-16 2007-10-09 General Electric Company Underfill composition and packaged solid state device
US7446136B2 (en) * 2005-04-05 2008-11-04 Momentive Performance Materials Inc. Method for producing cure system, adhesive system, and electronic device
US20060275608A1 (en) * 2005-06-07 2006-12-07 General Electric Company B-stageable film, electronic device, and associated process
US20060275952A1 (en) * 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices
US20070004871A1 (en) * 2005-06-30 2007-01-04 Qiwei Lu Curable composition and method
US7351784B2 (en) 2005-09-30 2008-04-01 Intel Corporation Chip-packaging composition of resin and cycloaliphatic amine hardener
JP2007258207A (ja) * 2006-03-20 2007-10-04 Three M Innovative Properties Co バンプ付きチップもしくはパッケージの実装方法
JP5450386B2 (ja) * 2008-03-27 2014-03-26 新日鉄住金化学株式会社 エポキシ樹脂組成物及び硬化物
EP2384325B1 (en) 2008-12-30 2018-04-04 Blue Cube IP LLC Process for preparing divinylarene dioxides

Also Published As

Publication number Publication date
TWI503340B (zh) 2015-10-11
JP2011176278A (ja) 2011-09-08
TW201139492A (en) 2011-11-16
EP2325876A3 (en) 2016-04-20
CN102163563B (zh) 2013-03-27
CN102163563A (zh) 2011-08-24
SG171555A1 (en) 2011-06-29
EP2325876A2 (en) 2011-05-25
KR20110060823A (ko) 2011-06-08
US20110122590A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
JP5698500B2 (ja) アンダーフィル用途のためのエポキシ樹脂配合物
EP2504394B1 (en) Toughened epoxy resin formulations
WO2007066763A1 (ja) 電子部品用液状樹脂組成物及び電子部品装置
TW200401801A (en) Improved interface adhesive
TWI480326B (zh) 用於含低ｋ介電質之半導體裝置中作為底填密封劑之可固化樹脂組合物
WO2003044089A1 (en) Thermosetting resin compositions useful as underfill sealants
KR20150136064A (ko) 적층형 반도체 장치의 층간 충전재용의 조성물, 적층형 반도체 장치, 및 적층형 반도체 장치의 제조 방법
JP6115929B2 (ja) エポキシ樹脂組成物
US9441070B2 (en) Divinylarene dioxide compositions having reduced volatility
JPWO2018198992A1 (ja) 液状封止樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP6089510B2 (ja) 三次元積層型半導体装置用の層間充填材組成物、三次元積層型半導体装置、および三次元積層型半導体装置の製造方法
JP5768529B2 (ja) 三次元積層型半導体装置用の層間充填材組成物及びその塗布液
JP4583821B2 (ja) 液状エポキシ樹脂組成物
JP7415283B2 (ja) 熱伝導性樹脂組成物
JP7160512B1 (ja) フェノール樹脂混合物、硬化性樹脂組成物及びその硬化物
JP7160511B1 (ja) フェノール樹脂混合物、硬化性樹脂組成物及びその硬化物
JP2013107993A (ja) 半導体封止用液状樹脂組成物とそれを用いた半導体装置
JP2013014695A (ja) 三次元積層型半導体装置用の層間充填剤組成物及びその塗布液

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140519

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20140812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150213

R150 Certificate of patent or registration of utility model

Ref document number: 5698500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees