[go: up one dir, main page]

JP5686259B2 - Reliable device high reliability apparatus, high reliability method, and high reliability program - Google Patents

Reliable device high reliability apparatus, high reliability method, and high reliability program Download PDF

Info

Publication number
JP5686259B2
JP5686259B2 JP2011531949A JP2011531949A JP5686259B2 JP 5686259 B2 JP5686259 B2 JP 5686259B2 JP 2011531949 A JP2011531949 A JP 2011531949A JP 2011531949 A JP2011531949 A JP 2011531949A JP 5686259 B2 JP5686259 B2 JP 5686259B2
Authority
JP
Japan
Prior art keywords
reconfigurable
reconfigurable device
redundant
high reliability
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011531949A
Other languages
Japanese (ja)
Other versions
JPWO2011034098A1 (en
Inventor
浩明 井上
浩明 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011531949A priority Critical patent/JP5686259B2/en
Publication of JPWO2011034098A1 publication Critical patent/JPWO2011034098A1/en
Application granted granted Critical
Publication of JP5686259B2 publication Critical patent/JP5686259B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1608Error detection by comparing the output signals of redundant hardware
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516Test of programmable logic devices [PLDs]
    • G01R31/318519Test of field programmable gate arrays [FPGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Hardware Redundancy (AREA)

Description

本発明は、FPGA(Field Programmable Gate Array)等の再構成可能デバイスを複数備える装置に関し、より詳細には、高信頼化する装置、高信頼化方法及び高信頼化プログラムに関する。   The present invention relates to an apparatus including a plurality of reconfigurable devices such as an FPGA (Field Programmable Gate Array), and more particularly, to an apparatus for achieving high reliability, a high reliability method, and a high reliability program.

FPGAに代表される、与えられた構成情報によって自由にそのハードウェア構成を変化可能な再構成可能デバイスを複数備える装置において、再構成可能デバイスに発生する故障を検出するのは非常に難しい。その大きな理由は、再構成可能デバイス単体の面積効率が悪いため、従来の高信頼化技術を適用すると、コストが大きく増加してしまうことにある。   It is very difficult to detect a failure that occurs in a reconfigurable device in an apparatus including a plurality of reconfigurable devices whose hardware configuration can be freely changed according to given configuration information represented by FPGA. The main reason for this is that the area efficiency of a single reconfigurable device is poor, and therefore, when the conventional high-reliability technology is applied, the cost is greatly increased.

図16は、従来の高信頼化技術の構成を示す図である(特許文献1参照)。図16に示す例では、2つのプロセッサ5100と5200が比較部5300に接続される。すなわち、同一処理を2つのプロセッサ上で並行して実行し、そして、毎サイクル、その実行結果を比較することで、故障を検出する。   FIG. 16 is a diagram showing a configuration of a conventional high reliability technology (see Patent Document 1). In the example illustrated in FIG. 16, two processors 5100 and 5200 are connected to the comparison unit 5300. That is, the same process is executed in parallel on two processors, and a failure is detected by comparing the execution results for each cycle.

また、特許文献2に記載されているような、テストデータを用いて構成可能集積回路のテストを行うという技術も存在する。この技術では、テストデータは、回路設定を再構成可能集積回路に施し動作させた際に所望の消費電力や動作速度が得られていることを確認するもので、許容消費電力の情報と、テストベクタ(入力ベクタと出力ベクタからなる)からなる。これによれば、回路設定が所望の動作速度を満たしていることは、所望のクロック周波数で再構成可能集積回路を動作させ、テストベクタを入力した際の出力ベクタの妥当性によって判断することが可能となる。   There is also a technique for testing a configurable integrated circuit using test data as described in Patent Document 2. In this technology, the test data confirms that the desired power consumption and operation speed are obtained when the circuit settings are applied to the reconfigurable integrated circuit and operated. Consists of vectors (consisting of input and output vectors). According to this, whether the circuit setting satisfies the desired operating speed can be determined by the validity of the output vector when the reconfigurable integrated circuit is operated at the desired clock frequency and the test vector is input. It becomes possible.

特開2006−302289号公報JP 2006-302289 A 特開2008−004788号公報JP 2008-004788 A

しかしながら、図16に示した特許文献1に記載の方式は、以下の問題点を有している。   However, the method described in Patent Document 1 shown in FIG. 16 has the following problems.

それは、この技術を、複数の再構成可能デバイスを有する装置に適用すると、単体ですら面積の大きい再構成可能デバイスを全て二重化することになり、結果、コストが大きく増加してしまうという問題である。   If this technology is applied to an apparatus having a plurality of reconfigurable devices, all reconfigurable devices having a large area will be duplicated even if a single device is used, resulting in a significant increase in cost. .

また、同様に特許文献2に記載されている技術も、単体の再構成可能デバイスのテスト方式としては有益であるが、複数の再構成可能デバイスの信頼性向上のための有益性を考慮した技術ではない。   Similarly, the technique described in Patent Document 2 is also useful as a test method for a single reconfigurable device, but is a technique that takes into account the benefits for improving the reliability of a plurality of reconfigurable devices. is not.

上述したように、再構成可能デバイスを複数備える装置において、低コストに再構成可能デバイスの故障を検出することは非常に困難であった。   As described above, in an apparatus including a plurality of reconfigurable devices, it is very difficult to detect a failure of the reconfigurable device at low cost.

そこで、本発明は再構成可能デバイスを複数備える装置において、低コストに再構成可能デバイスの故障を検出することが可能な再構成可能デバイスの高信頼化装置、高信頼化方法及び高信頼化プログラムを提供することを目的とする。   Therefore, the present invention provides a highly reliable device, a highly reliable method, and a highly reliable program for a reconfigurable device capable of detecting a failure of the reconfigurable device at a low cost in an apparatus including a plurality of reconfigurable devices. The purpose is to provide.

本発明の第1の観点によれば、複数の再構成可能デバイスと、前記複数の再構成可能デバイスに共有される冗長再構成可能デバイスと、前記複数の再構成可能デバイスの1つである第1の再構成可能デバイスに第1の処理を再構成する際に、前記冗長再構成可能デバイスにも同一の第1の処理を再構成し、当該第1の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出すると共に、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスに前記第1の処理以外の処理を再構成する比較制御手段とを有することを特徴とする高信頼化装置が提供される。 According to a first aspect of the present invention, a plurality of reconfigurable devices, a redundant reconfigurable device shared by the plurality of reconfigurable devices, and a first that is one of the plurality of reconfigurable devices. When the first process is reconfigured in one reconfigurable device, the same first process is reconfigured in the redundant reconfigurable device, and the first reconfigurable device and the redundant reconfiguration are reconfigured. Comparison control for detecting a failure by comparing input / output information with a reconfigurable device and reconfiguring a process other than the first process in the reconfigurable device separate from the first reconfigurable device And a highly reliable apparatus.

本発明の第2の観点によれば、再構成可能デバイスを1つ或いは複数有したサーバの群を、再構成可能ノード群として有しているデータセンタにおいて、上記の本発明の第1の観点における前記比較制御手段が、前記再構成ノード群の有している前記再構成可能デバイスの制御を行うことを特徴とするデータセンタが提供される。   According to the second aspect of the present invention, in a data center having a group of servers having one or more reconfigurable devices as a reconfigurable node group, the first aspect of the present invention described above. In the data center, the comparison control means controls the reconfigurable device included in the reconfigurable node group.

本発明の第3の観点によれば、複数の再構成可能デバイスと、前記複数の再構成可能デバイスに共有される冗長再構成可能デバイスと、を備えた装置における高信頼化方法において、前記複数の再構成可能デバイスの1つである第1の再構成可能デバイスに第1の処理を再構成する際に、前記冗長再構成可能デバイスにも同一の第1の処理を再構成し、当該第1の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出すると共に、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスに前記第1の処理以外の処理を再構成することを特徴とする高信頼化方法が提供される。 According to a third aspect of the present invention, in the high reliability method in an apparatus including a plurality of reconfigurable devices and a redundant reconfigurable device shared by the plurality of reconfigurable devices, When the first process is reconfigured in the first reconfigurable device that is one of the reconfigurable devices, the same first process is reconfigured in the redundant reconfigurable device, and the first process is reconfigured. A failure is detected by comparing input / output information between one reconfigurable device and the redundant reconfigurable device, and the first reconfigurable device is separated from the first reconfigurable device. A highly reliable method characterized by reconfiguring processes other than the above process is provided.

本発明の第4の観点によれば、高信頼化装置に組み込まれる高信頼化プログラムにおいて、コンピュータを、複数の再構成可能デバイスと、前記複数の再構成可能デバイスに共有される冗長再構成可能デバイスと、前記複数の再構成可能デバイスの1つである第1の再構成可能デバイスに第1の処理を再構成する際に、前記冗長再構成可能デバイスにも同一の第1の処理を再構成し、当該第1の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出すると共に、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスに前記第1の処理以外の処理を再構成する比較制御手段とを有する高信頼化装置として機能させることを特徴とする高信頼化プログラムが提供される。 According to the fourth aspect of the present invention, in the high reliability program incorporated in the high reliability apparatus, a computer can be redundantly reconfigured shared by a plurality of reconfigurable devices and the plurality of reconfigurable devices. When the first process is reconfigured for a device and a first reconfigurable device that is one of the plurality of reconfigurable devices, the same first process is reconfigured for the redundant reconfigurable device. The failure is detected by comparing the input / output information between the first reconfigurable device and the redundant reconfigurable device, and the reconfigurable device is separate from the first reconfigurable device. There is provided a highly reliable program that causes a device to function as a highly reliable device having comparison control means for reconfiguring processes other than the first process .

本発明によれば、再構成可能デバイスを複数備える装置を、低コストに高信頼化することが可能となる。   ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to make highly reliable the apparatus provided with two or more reconfigurable devices at low cost.

本発明の実施形態に係る高信頼化装置の基本的構成を表す図である。It is a figure showing the basic composition of the high reliability device concerning the embodiment of the present invention. 図1に示す高信頼化装置において、計算Aという処理を割り当てる場合の基本的動作を表す図である。FIG. 3 is a diagram illustrating a basic operation when assigning a process of calculation A in the high reliability device shown in FIG. 1. 図2の動作状況を表す図である。It is a figure showing the operation | movement condition of FIG. 図1に示す高信頼化装置において、計算Bという処理を割り当てる場合の基本的動作を表す図である。FIG. 3 is a diagram illustrating a basic operation in the case of assigning a process of calculation B in the high reliability device shown in FIG. 1. 図4の動作状況を表す図である。It is a figure showing the operation | movement condition of FIG. 図1に示す高信頼化装置において、計算Cという処理を割り当てる場合の基本的動作を表す図である。FIG. 2 is a diagram illustrating a basic operation in the case of assigning a process called calculation C in the high reliability device shown in FIG. 1. 図6の動作状況を表す図である。It is a figure showing the operation | movement condition of FIG. 図1に示す高信頼化装置において、計算Aという処理を割り当てる場合の基本的動作を表す図である。FIG. 3 is a diagram illustrating a basic operation when assigning a process of calculation A in the high reliability device shown in FIG. 1. 図8の動作状況を表す図である。It is a figure showing the operation | movement condition of FIG. 図1に示す高信頼化装置において、計算B、Cという処理を割り当て、計算Aという処理を解放してテストを行う場合の基本的動作を表す図である。FIG. 2 is a diagram illustrating a basic operation in the case of performing a test by assigning processes B and C and releasing the process A to the highly reliable apparatus illustrated in FIG. 1. 図10の動作状況を表す図である。It is a figure showing the operation | movement condition of FIG. 図1に示す高信頼化装置において、計算Aという処理を割り当て、計算Bという処理を解放してテストを行う場合の基本的動作を表す図である。FIG. 3 is a diagram illustrating a basic operation in a case where a test called calculation A is assigned and a process called calculation B is released in the high reliability device shown in FIG. 1. 図12の動作状況を表す図である。It is a figure showing the operation | movement condition of FIG. 本発明の実施形態の一例であるデータセンタの構成を説明する図である。It is a figure explaining the structure of the data center which is an example of embodiment of this invention. 本発明の実施形態の一例である半導体集積回路の構成を説明する図である。It is a figure explaining the structure of the semiconductor integrated circuit which is an example of embodiment of this invention. 本発明に関連する技術の構成を示す図である。It is a figure which shows the structure of the technique relevant to this invention.

まず、本発明の実施形態の概略を説明する。本発明の実施形態は、概略、複数の再構成可能デバイスと、共有の再構成可能デバイス(冗長再構成可能デバイス)と、比較制御部とを有する装置である。比較制御部は、再構成可能デバイスに処理を再構成する再構成時に、共有の再構成可能デバイスに同一の処理を再構成し、両者の入出力情報を比較することで故障検出する。   First, an outline of an embodiment of the present invention will be described. The embodiment of the present invention is an apparatus generally including a plurality of reconfigurable devices, a shared reconfigurable device (redundant reconfigurable device), and a comparison control unit. At the time of reconfiguration to reconfigure the process to the reconfigurable device, the comparison control unit reconfigures the same process to the shared reconfigurable device, and detects the failure by comparing the input / output information of both.

次に、本発明の実施形態について図面を用いて詳細に説明する。   Next, embodiments of the present invention will be described in detail with reference to the drawings.

図1を参照すると、本発明は、その好ましい一実施の形態によれば、複数の再構成可能デバイスに冗長な再構成可能デバイスを設け、割当時に比較を行い、あるいは、解放時にテストを行う装置である。   Referring to FIG. 1, according to a preferred embodiment of the present invention, a redundant reconfigurable device is provided in a plurality of reconfigurable devices, a comparison is performed at the time of allocation, or a test is performed at the time of release. It is.

図1は、本発明の実施形態である再構成可能デバイスを有する高信頼化装置1000の構成を説明する図である。図1を参照すると、本高信頼化装置1000は、複数の再構成可能デバイス200−1〜−nを有し、さらに、比較制御部100と、冗長再構成可能デバイス300と、プロセッサ400と、主記憶装置500を有する。なお、図中では再構成可能デバイス(第1の再構成可能デバイス)200−1、再構成可能デバイス(第2の再構成可能デバイス)200−2及び再構成可能デバイス200−nの3つを図示するが、本実施形態の再構成可能デバイス200の数は3つに限定されるものではなく、任意の個数の再構成可能デバイスを有することが可能である。   FIG. 1 is a diagram illustrating a configuration of a highly reliable apparatus 1000 having a reconfigurable device according to an embodiment of the present invention. Referring to FIG. 1, the highly reliable apparatus 1000 includes a plurality of reconfigurable devices 200-1 to -n, and further includes a comparison control unit 100, a redundant reconfigurable device 300, a processor 400, A main storage device 500 is included. In the figure, a reconfigurable device (first reconfigurable device) 200-1, a reconfigurable device (second reconfigurable device) 200-2, and a reconfigurable device 200-n are shown. Although illustrated, the number of reconfigurable devices 200 of the present embodiment is not limited to three, and it is possible to have any number of reconfigurable devices.

ここで、再構成可能デバイス200とは、FPGA(Field Programmable Gate Array)に代表される、与えられた構成情報によって自由にそのハードウェア構成を変化可能なデバイスのことを指すものとする。   Here, the reconfigurable device 200 refers to a device whose hardware configuration can be freely changed by given configuration information, represented by an FPGA (Field Programmable Gate Array).

また、冗長再構成可能デバイス300は、再構成可能デバイス200と同じ構成とする。また、本実施形態では冗長再構成可能デバイスの数が1つである場合について説明するが、これはあくまで例示である。無論、コストが見合う限りであれば、冗長数を増やしても構わない。   The redundant reconfigurable device 300 has the same configuration as the reconfigurable device 200. In the present embodiment, a case where the number of redundantly reconfigurable devices is one will be described, but this is merely an example. Of course, the redundant number may be increased as long as the cost is commensurate.

比較制御部100は、再構成可能デバイス200と冗長再構成可能デバイス300との再構成を行う部分である。加えて、比較制御部100は、再構成可能デバイス300上での処理に必要な情報の入出力を制御することで、処理結果の比較を行う。また、比較制御部100が、再構成可能デバイスのテストを行う機能を持っても良い。   The comparison control unit 100 is a part that reconfigures the reconfigurable device 200 and the redundant reconfigurable device 300. In addition, the comparison control unit 100 compares processing results by controlling input / output of information necessary for processing on the reconfigurable device 300. Further, the comparison control unit 100 may have a function of testing a reconfigurable device.

また、プロセッサ400は、CPU(Central Processing Unit)に代表される演算処理装置である。そして、本実施形態をハードウェア及びソフトウェアの組合せとして実現する場合には、プロセッサ400が、主記憶装置500にアクセスし、主記憶装置500に格納されている命令を実行することにより比較制御部100を実現する。なお、図1の構成例はあくまで例示である。他にも、例えば図14や図15を用いて後述するように、本実施形態は多数の装置を用いたシステムとして、或いは一部をSoC(System-on-a-chip)のようなチップとして実現することもできる。   The processor 400 is an arithmetic processing unit represented by a CPU (Central Processing Unit). When the present embodiment is realized as a combination of hardware and software, the processor 400 accesses the main storage device 500 and executes instructions stored in the main storage device 500 to thereby execute the comparison control unit 100. Is realized. Note that the configuration example of FIG. 1 is merely an example. In addition, as will be described later with reference to FIGS. 14 and 15, for example, the present embodiment is a system using a large number of devices, or a part thereof is a chip such as a SoC (System-on-a-chip). It can also be realized.

次に、図2乃至図13を用いて、本実施形態に係る高信頼化装置1000の動作の例を示す。なお、図2乃至図13においては、説明の便宜上、再構成可能デバイス200−n、プロセッサ400及び主記憶装置500の図示を省略する。   Next, an example of the operation of the high reliability device 1000 according to the present embodiment will be described with reference to FIGS. 2 to 13, the reconfigurable device 200-n, the processor 400, and the main storage device 500 are omitted for convenience of explanation.

図2及び図3は、図1に示す高信頼化装置1000の動作の例を示す図である。図2において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、計算Aという処理(第1の処理)を再構成可能デバイス(第1の再構成可能デバイス)200−1に割り当てる場合について説明する。   2 and 3 are diagrams illustrating an example of the operation of the high reliability apparatus 1000 illustrated in FIG. In FIG. 2, the sign consisting of S and a number beside the arrow represents the step number. In this example, a case will be described in which the process of calculation A (first process) is assigned to the reconfigurable device (first reconfigurable device) 200-1.

まず、比較制御部100は、計算Aという処理を再構成可能デバイス200−1に再構成する。その際に、同じ処理を冗長再構成可能デバイス300にも再構成する(ステップS11)。   First, the comparison control unit 100 reconfigures the process of calculation A to the reconfigurable device 200-1. At that time, the same processing is also reconfigured in the redundant reconfigurable device 300 (step S11).

そして、比較制御部100は、計算Aに必要な入出力情報が再構成可能デバイス200−1と冗長再構成可能デバイス300に接続されるように制御する(ステップS12)。   Then, the comparison control unit 100 performs control so that the input / output information necessary for the calculation A is connected to the reconfigurable device 200-1 and the redundant reconfigurable device 300 (step S12).

これにより、もし、この2つの再構成可能デバイス200−1、300の出力が異なる場合には、故障が検出されることになる。   Thereby, if the outputs of the two reconfigurable devices 200-1 and 300 are different, a failure is detected.

図4及び図5は、図1に示す高信頼化装置1000の動作及び状況変化の例を示す図である。図4において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、計算Bという処理(第2の処理)を再構成可能デバイス(第2の再構成可能デバイス)200−2に割り当てる場合について説明する。   4 and 5 are diagrams illustrating examples of operations and status changes of the high reliability device 1000 illustrated in FIG. In FIG. 4, the sign consisting of S and a number beside the arrow represents a step number. In this example, a case where the process of calculation B (second process) is assigned to the reconfigurable device (second reconfigurable device) 200-2 will be described.

まず、比較制御部100は、計算Bという処理を再構成可能デバイス200−2に再構成する。その際に、同じ処理を冗長再構成可能デバイス300にも再構成する(ステップS21)。   First, the comparison control unit 100 reconfigures the process of calculation B to the reconfigurable device 200-2. At that time, the same processing is also reconfigured in the redundant reconfigurable device 300 (step S21).

そして、比較制御部100は、計算Bに必要な入出力情報が再構成可能デバイス200−2と冗長再構成可能デバイス300に接続されるように制御する(ステップS22)。   Then, the comparison control unit 100 performs control so that the input / output information necessary for the calculation B is connected to the reconfigurable device 200-2 and the redundant reconfigurable device 300 (step S22).

これにより、もし、この2つの再構成可能デバイス200−2、300の出力が異なる場合には、故障が検出されることになる。   As a result, if the outputs of the two reconfigurable devices 200-2 and 300 are different, a failure is detected.

すなわち、図2と図4の動作を通じて、1つの冗長な再構成可能デバイスを用いるだけで、2つの再構成可能デバイス200−1と再構成可能デバイス200−2の故障の有無をチェックできることから、再構成可能デバイスの信頼性を向上することが可能となる。   That is, through the operations of FIGS. 2 and 4, it is possible to check whether or not there is a failure in the two reconfigurable devices 200-1 and 200-2 by using only one redundant reconfigurable device. The reliability of the reconfigurable device can be improved.

図6及び図7は、図1に示す高信頼化装置1000の動作及び状況変化の例を示す図である。図6において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、計算Cという処理(第3の処理)を再構成可能デバイス200−1に割り当てる場合について説明する。   6 and 7 are diagrams illustrating examples of operations and status changes of the high reliability device 1000 illustrated in FIG. In FIG. 6, a sign consisting of S and a number beside the arrow represents a step number. In this example, a case will be described in which the process of calculation C (third process) is assigned to the reconfigurable device 200-1.

まず、比較制御部100は、計算Cという処理を再構成可能デバイス200−1に再構成する。その際に、同じ処理を冗長再構成可能デバイス300にも再構成する(ステップS31)。   First, the comparison control unit 100 reconfigures the process of calculation C to the reconfigurable device 200-1. At that time, the same processing is also reconfigured in the redundant reconfigurable device 300 (step S31).

そして、比較制御部100は、計算Cに必要な入出力情報が再構成可能デバイス200−1と冗長再構成可能デバイス300に接続されるように制御する(ステップS32)。   Then, the comparison control unit 100 performs control so that the input / output information necessary for the calculation C is connected to the reconfigurable device 200-1 and the redundant reconfigurable device 300 (step S32).

これにより、もし、この2つの再構成可能デバイス200−1、300の出力が異なる場合には、故障が検出されることになる。   Thereby, if the outputs of the two reconfigurable devices 200-1 and 300 are different, a failure is detected.

すなわち、図6及び図7は再構成可能デバイスの再構成を行う度に、故障検出することが可能であることを示している。   That is, FIGS. 6 and 7 show that a failure can be detected each time a reconfigurable device is reconfigured.

以上は、割当の場合について説明を行ったものの、以降では、解放の場合について説明を行う。   Although the case of allocation has been described above, the case of release will be described below.

図8及び図9は、図1に示す高信頼化装置1000の動作及び状況変化の例を示す図である。図8において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、計算Aという処理(第1の処理)を再構成可能デバイス200−1に割り当てる場合について説明する。   8 and 9 are diagrams illustrating examples of operations and status changes of the high reliability device 1000 illustrated in FIG. In FIG. 8, the sign consisting of S and a number beside the arrow represents a step number. In this example, a case will be described in which the process of calculation A (first process) is assigned to the reconfigurable device 200-1.

比較制御部100は、計算Aという処理を再構成可能デバイス200−1に再構成する(ステップS41)。   The comparison control unit 100 reconfigures the process of calculation A to the reconfigurable device 200-1 (step S41).

図10及び図11は、図1に示す高信頼化装置1000の動作及び状況変化の例を示す図である。図10において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、計算Aという処理(第1の処理)を解放し、計算Bという処理(第2の処理)と計算Cという処理(第3の処理)を割り当てる場合について説明する。   10 and 11 are diagrams illustrating examples of operations and status changes of the high reliability device 1000 illustrated in FIG. In FIG. 10, the sign consisting of S and a number beside the arrow represents a step number. In this example, a case will be described in which a process called calculation A (first process) is released and a process called calculation B (second process) and a process called calculation C (third process) are allocated.

まず、比較制御部100は、計算Bという処理を再構成可能デバイス200−2に再構成する(ステップS51)。   First, the comparison control unit 100 reconfigures the process of calculation B to the reconfigurable device 200-2 (step S51).

同様に、比較制御部100は、計算Cという処理を冗長再構成可能デバイス300に再構成する(ステップS52)。   Similarly, the comparison control unit 100 reconfigures the process of calculation C to the redundant reconfigurable device 300 (step S52).

そして、比較制御部100は、再構成可能デバイス200−1から計算Aの処理を解放し、再構成可能デバイス200−1のテストを行う。これにより、再構成可能デバイス200−1の故障検出が可能である(ステップS53)。   Then, the comparison control unit 100 releases the process of calculation A from the reconfigurable device 200-1 and performs a test of the reconfigurable device 200-1. Thereby, failure detection of the reconfigurable device 200-1 is possible (step S53).

本来、計算Cの処理は、再構成可能デバイス200−1に割り当てられなければならないが、冗長再構成可能デバイス300があることにより、そこに計算Cを割り当てることで、計算Aの処理の解放時に、再構成可能デバイス200−1のテストを行うことが可能である。   Originally, the process of calculation C must be assigned to the reconfigurable device 200-1, but since there is a redundant reconfigurable device 300, the calculation C is assigned to the calculation C when the process of calculation A is released. It is possible to test the reconfigurable device 200-1.

図12及び図13は、図1に示す高信頼化装置1000の動作及び状況変化の例を示す図である。図12において、矢印脇のSと数字からなる符合は、ステップ番号を表している。この例では、計算Bという処理(第2の処理)を解放し、計算Aという処理(第1の処理)を割り当てる場合について説明する。   12 and 13 are diagrams illustrating examples of operations and status changes of the high reliability device 1000 illustrated in FIG. In FIG. 12, the sign consisting of S and a number beside the arrow represents a step number. In this example, a case will be described in which a process called calculation B (second process) is released and a process called calculation A (first process) is assigned.

まず、比較制御部100は、計算Aという処理を、テストが終わった再構成可能デバイス200−1に再構成する(ステップS61)。   First, the comparison control unit 100 reconfigures the process of calculation A to the reconfigurable device 200-1 that has been tested (step S61).

そして、比較制御部100は、再構成可能デバイス200−2から計算Bの処理を解放し、再構成可能デバイス200−2のテストを行う。これにより、再構成可能デバイス200−2の故障検出が可能である(ステップS62)。   Then, the comparison control unit 100 releases the process of calculation B from the reconfigurable device 200-2 and performs a test of the reconfigurable device 200-2. Thereby, the failure detection of the reconfigurable device 200-2 is possible (step S62).

すなわち、解放時に当該再構成可能デバイスのテストを行うと、他の全ての再構成可能デバイスが利用されており、かつ、テスト中に新たな処理の割り当てを要求された場合、そのテストが終わるまで、その新たな処理の割り当てを行うことができない。つまり、処理を実施していない再構成可能デバイスが存在することとなるため、ユーザに公開しているピーク性能が実現できない。しかしながら、図10、図11と図12、図13の例のように、上記の状況においても、冗長再構成可能デバイスを活用することで、全ての再構成可能デバイスが利用されている状態を実質的に再現できる。そのためユーザに公開したピーク性能を提供しつつ、かつ、テストを実行することが可能である。   In other words, when the reconfigurable device is tested at the time of release, all other reconfigurable devices are used, and if a new process allocation is requested during the test, the test ends. The new process cannot be assigned. That is, since there is a reconfigurable device that has not been processed, the peak performance disclosed to the user cannot be realized. However, as in the examples of FIGS. 10, 11, 12, and 13, even in the above situation, by utilizing redundant reconfigurable devices, a state in which all reconfigurable devices are used is practically used. Can be reproduced. Therefore, it is possible to perform the test while providing the peak performance disclosed to the user.

また、以上の実施形態においては、二重化によるテストによる故障検出について説明を行ったが、本発明は例えば、再構成可能デバイスの三重化による故障マスキングといった技術にも応用可能である。   Moreover, in the above embodiment, although the fault detection by the test by duplication was demonstrated, this invention is applicable also to techniques, such as fault masking by triple of a reconfigurable device, for example.

図14は、本発明を適用可能なシステムの構成を説明する図である。図14におけるデータセンタは、計算ノード群2000と通信ノード群3000とを有し、さらに、再構成可能ノード群4000を有する。   FIG. 14 is a diagram illustrating the configuration of a system to which the present invention can be applied. The data center in FIG. 14 includes a calculation node group 2000 and a communication node group 3000, and further includes a reconfigurable node group 4000.

計算ノード群2000は、サーバ2000−1〜2000−nを有する。サーバ2000−1〜2000−nは、要求に対する処理と応答を行う。   The computation node group 2000 includes servers 2000-1 to 2000-n. The servers 2000-1 to 2000-n perform processing and response to the request.

通信ノード群3000は、ルータ3000−1〜3000−nを有する。ルータ3000−1〜3000−nは、サーバ2000−1〜2000−n間と再構成可能ノード群4000の接続に用いられる。   The communication node group 3000 includes routers 3000-1 to 3000-n. The routers 3000-1 to 3000-n are used for connection between the servers 2000-1 to 2000-n and the reconfigurable node group 4000.

再構成可能ノード群4000は、再構成可能ノード制御部4100と、再構成可能サーバ4200−1〜4200−nから構成される。この再構成可能ノード群4000は、計算ノード群2000と通信ノード群3000から共有される。   The reconfigurable node group 4000 includes a reconfigurable node control unit 4100 and reconfigurable servers 4200-1 to 4200-n. This reconfigurable node group 4000 is shared by the calculation node group 2000 and the communication node group 3000.

再構成可能サーバ4200−1〜4200−nは、再構成可能デバイスを1つないし複数有し、主に、計算ノード群2000と通信ノード群3000からの処理を加速するために利用される。   The reconfigurable servers 4200-1 to 4200-n have one or more reconfigurable devices, and are mainly used for accelerating processes from the computing node group 2000 and the communication node group 3000.

再構成可能ノード制御処理部4100は、比較制御部100に相当する。また、計算ノード群2000と通信ノード群3000の要求に応じて、再構成可能サーバ単位、再構成可能デバイス単位で、再構成可能デバイスの割当と解放を行う。ここで、再構成可能ノード制御部4100は、再構成可能ノード群4000に複数有していてもよい。   The reconfigurable node control processing unit 4100 corresponds to the comparison control unit 100. Further, in response to requests from the computing node group 2000 and the communication node group 3000, reconfigurable devices are allocated and released in units of reconfigurable servers and reconfigurable devices. Here, a plurality of reconfigurable node control units 4100 may be included in the reconfigurable node group 4000.

図15は、再構成可能サーバ4200−1〜4200−nで利用される再構成可能半導体集積回路4300の構成を示す図である。再構成可能半導体集積回路4300は、例えばSoC(System-on-a-chip)として実現できる。   FIG. 15 is a diagram showing a configuration of a reconfigurable semiconductor integrated circuit 4300 used in the reconfigurable servers 4200-1 to 4200-n. The reconfigurable semiconductor integrated circuit 4300 can be realized as a SoC (System-on-a-chip), for example.

図15を参照すると、再構成可能半導体集積回路4300は、再構成可能デバイス4310−1〜4310−nから構成される。すなわち、再構成可能半導体集積回路4300は、再構成可能デバイスからのみ構成される半導体集積回路であることを特徴とする。   Referring to FIG. 15, the reconfigurable semiconductor integrated circuit 4300 includes reconfigurable devices 4310-1 to 4310-n. In other words, the reconfigurable semiconductor integrated circuit 4300 is a semiconductor integrated circuit configured only from a reconfigurable device.

ここで、冗長再構成可能デバイス4310−1〜4310−nは、再構成可能半導体集積回路4300に設けてあってもよいし、あるいは、再構成可能半導体集積回路4300を余計に再構成可能サーバ4200−1〜4200−nに有しても良い。無論、冗長再構成可能デバイスは複数あってもよい。   Here, the redundant reconfigurable devices 4310-1 to 4310-n may be provided in the reconfigurable semiconductor integrated circuit 4300, or the reconfigurable semiconductor integrated circuit 4300 may be reconfigured as an extra server 4200. -1 to 4200-n may be included. Of course, there may be multiple redundant reconfigurable devices.

そして、冗長再構成可能デバイスを有する構成にて、半導体集積回路内の再構成可能デバイス同士で、あるいは、半導体集積回路間の再構成可能デバイス同士で、本実施例を適用することが可能である。   In the configuration having redundant reconfigurable devices, this embodiment can be applied between reconfigurable devices in a semiconductor integrated circuit or between reconfigurable devices between semiconductor integrated circuits. .

なお、再構成可能サーバ4200−1〜4200−nは、1つないし複数の再構成可能装備半導体集積回路4300を利用する。   The reconfigurable servers 4200-1 to 4200-n use one or a plurality of reconfigurable equipment semiconductor integrated circuits 4300.

前記各実施形態では、複数の再構成可能デバイスを有する装置及び方法を例に説明したが、本実施形態は、かかる装置および方法に限定されるものではなく、任意の装置および方法に適用可能である。   In each of the above embodiments, an apparatus and a method having a plurality of reconfigurable devices have been described as examples. However, the present embodiment is not limited to such an apparatus and method, and can be applied to any apparatus and method. is there.

以上、本発明を上記実施形態に即して説明したが、本発明は、上記実施形態の構成や動作にのみ限定されるものではなく、本発明の範囲内で当業者であればなしうることが可能な各種変形、修正を含むことはもちろんである。   Although the present invention has been described with reference to the above embodiment, the present invention is not limited only to the configuration and operation of the above embodiment, and can be made by those skilled in the art within the scope of the present invention. Of course, it includes various possible variations and modifications.

更に、本発明の実施形態である高信頼化装置は、ハードウェアにより実現することもできるが、コンピュータをその高信頼化装置として機能させるためのプログラムをコンピュータがコンピュータ読み取り可能な記録媒体から読み込んで実行することによっても実現することができる。   Furthermore, although the high reliability apparatus which is the embodiment of the present invention can be realized by hardware, the computer reads a program for causing the computer to function as the high reliability apparatus from a computer-readable recording medium. It can also be realized by executing.

また、本発明の実施形態による高信頼化方法は、ハードウェアにより実現することもできるが、コンピュータにその方法を実行させるためのプログラムをコンピュータがコンピュータ読み取り可能な記録媒体から読み込んで実行することによっても実現することができる。   Further, the high reliability method according to the embodiment of the present invention can be realized by hardware, but the computer reads a program for causing the computer to execute the method from a computer-readable recording medium and executes the program. Can also be realized.

上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限定されない。   A part or all of the above embodiment can be described as in the following supplementary notes, but is not limited to the following.

(付記1)複数の再構成可能デバイスと、前記複数の再構成可能デバイスに共有される冗長再構成可能デバイスと、前記複数の再構成可能デバイスの1つである第1の再構成可能デバイスに第1の処理を再構成する際に、前記冗長再構成可能デバイスにも同一の第1の処理を再構成し、当該第1の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出する比較制御手段とを有することを特徴とする高信頼化装置。   (Appendix 1) A plurality of reconfigurable devices, a redundant reconfigurable device shared by the plurality of reconfigurable devices, and a first reconfigurable device that is one of the plurality of reconfigurable devices When reconfiguring the first process, the same first process is reconfigured for the redundant reconfigurable device, and input / output information between the first reconfigurable device and the redundant reconfigurable device And a comparison control unit for detecting a failure by comparing the two.

(付記2)付記1に記載の高信頼化装置において、前記比較制御手段は、前記第1の再構成可能デバイスに前記第1の処理を再構成した後に、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスである第2の再構成可能デバイスに第2の処理を再構築するとともに前記冗長再構成可能デバイスにも第2の処理を再構成し、当該第2の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出することを特徴とする高信頼化装置。   (Supplementary note 2) In the high reliability apparatus according to supplementary note 1, the comparison control unit may reconfigure the first process on the first reconfigurable device, and then reconfigure the first reconfigurable device. Reconfigures the second process to a second reconfigurable device that is a separate reconfigurable device and reconfigures the second process to the redundant reconfigurable device, and reconfigures the second process A high-reliability apparatus characterized by detecting a failure by comparing input / output information between a possible device and the redundant reconfigurable device.

(付記3)付記1又は2に記載の高信頼化装置において、前記比較制御手段は、前記複数の再構成可能デバイスの1つ及び前記冗長再構成可能デバイスに前記再構築した処理を異なる処理に変更して、再度前記複数の再構成可能デバイスの1つ及び前記冗長再構成可能デバイスに再構築することを特徴とする高信頼化装置。   (Supplementary Note 3) In the high reliability apparatus according to Supplementary Note 1 or 2, the comparison control unit may change the reconstructed process to one of the plurality of reconfigurable devices and the redundant reconfigurable device. A highly reliable apparatus that is modified and reconstructed into one of the plurality of reconfigurable devices and the redundant reconfigurable device again.

(付記4)付記1乃至3何れか1項に記載の高信頼化装置において、前記比較制御手段は、前記第1の再構成可能デバイスに前記第1の処理を再構成し、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスである第2の再構成可能デバイスに第2の処理を再構築し、前記冗長再構成可能デバイスに第3の処理を再構築した後に、前記第1の再構成可能デバイスを解放し、当該第1の再構成可能デバイスのテストを行うことを特徴とする高信頼化装置。   (Appendix 4) In the high reliability device according to any one of appendices 1 to 3, the comparison control unit reconfigures the first process in the first reconfigurable device, and After restructuring a second process on a second reconfigurable device, which is the reconfigurable device separate from the reconfigurable device, and reconfiguring a third process on the redundant reconfigurable device; A high-reliability apparatus that releases a first reconfigurable device and tests the first reconfigurable device.

(付記5)付記4に記載の高信頼化装置において、前記比較制御手段は、前記第1の再構成可能デバイスのテストが終了後に、当該第1の再構成可能デバイスに新たに処理を割り当て、その後に前記第2の再構成可能デバイスのテストを行うことを特徴とする高信頼化装置。   (Supplementary Note 5) In the high reliability apparatus according to Supplementary Note 4, after the test of the first reconfigurable device is completed, the comparison control unit newly assigns a process to the first reconfigurable device, Thereafter, the high-reliability apparatus is characterized in that the second reconfigurable device is tested.

(付記6)再構成可能デバイスを1つ或いは複数有したサーバの群を、再構成可能ノード群として有しているデータセンタにおいて、付記1乃至5の何れか1項に記載の高信頼化装置における前記比較制御手段が、前記再構成ノード群の有している前記再構成可能デバイスの制御を行うことを特徴とするデータセンタ。   (Supplementary note 6) The high reliability apparatus according to any one of supplementary notes 1 to 5, in a data center having a group of servers having one or more reconfigurable devices as a reconfigurable node group The data center according to claim 1, wherein the comparison control means controls the reconfigurable device of the reconfigurable node group.

(付記7)複数の再構成可能デバイスと、前記複数の再構成可能デバイスに共有される冗長再構成可能デバイスと、を備えた装置における高信頼化方法において、前記複数の再構成可能デバイスの1つである第1の再構成可能デバイスに第1の処理を再構成する際に、前記冗長再構成可能デバイスにも同一の第1の処理を再構成し、当該第1の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出することを特徴とする高信頼化方法。   (Supplementary note 7) In a highly reliable method in an apparatus comprising a plurality of reconfigurable devices and a redundant reconfigurable device shared by the plurality of reconfigurable devices, one of the plurality of reconfigurable devices When the first process is reconfigured in the first reconfigurable device, the same first process is reconfigured in the redundant reconfigurable device, and the first reconfigurable device A high reliability method characterized by detecting a failure by comparing input / output information with the redundant reconfigurable device.

(付記8)付記7に記載の高信頼化方法において、前記第1の再構成可能デバイスに前記第1の処理を再構成した後に、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスである第2の再構成可能デバイスに第2の処理を再構築するとともに前記冗長再構成可能デバイスにも第2の処理を再構成し、当該第2の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出することを特徴とする高信頼化方法。   (Supplementary note 8) In the high reliability method according to supplementary note 7, after reconfiguring the first process in the first reconfigurable device, the reconfiguration separate from the first reconfigurable device The second process is reconfigured in the second reconfigurable device that is a reconfigurable device, and the second process is reconfigured in the redundant reconfigurable device, and the second reconfigurable device and the redundant reconfigurable device are reconfigured. A high reliability method characterized by detecting a failure by comparing input / output information with a configurable device.

(付記9)付記7又は8に記載の高信頼化方法において、前記複数の再構成可能デバイスの1つ及び前記冗長再構成可能デバイスに前記再構築した処理を異なる処理に変更して、再度前記複数の再構成可能デバイスの1つ及び前記冗長再構成可能デバイスに再構築することを特徴とする高信頼化方法。   (Supplementary note 9) In the high reliability method according to supplementary note 7 or 8, the reconstructed process is changed to a different process in one of the plurality of reconfigurable devices and the redundant reconfigurable device, and the process is performed again. A highly reliable method comprising reconstructing one of a plurality of reconfigurable devices and the redundant reconfigurable device.

(付記10)付記7乃至9何れか1項に記載の高信頼化方法において、前記第1の再構成可能デバイスに前記第1の処理を再構成し、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスである第2の再構成可能デバイスに第2の処理を再構築し、前記冗長再構成可能デバイスに第3の処理を再構築した後に、前記第1の再構成可能デバイスを解放し、当該第1の再構成可能デバイスのテストを行うことを特徴とする高信頼化方法。   (Supplementary note 10) In the high reliability method according to any one of supplementary notes 7 to 9, the first process is reconfigured in the first reconfigurable device, and the first reconfigurable device is Reconfiguring a second process on a second reconfigurable device that is a separate reconfigurable device and reconfiguring a third process on the redundant reconfigurable device, then reconfiguring the first process A high reliability method characterized by releasing a device and testing the first reconfigurable device.

(付記11)付記10に記載の高信頼化方法において、前記第1の再構成可能デバイスのテストが終了後に、当該第1の再構成可能デバイスに新たに処理を割り当て、その後に前記第2の再構成可能デバイスのテストを行うことを特徴とする高信頼化方法。   (Supplementary note 11) In the high reliability method according to supplementary note 10, after the test of the first reconfigurable device is finished, a process is newly assigned to the first reconfigurable device, and then the second reconfigurable device A highly reliable method characterized by testing a reconfigurable device.

(付記12)高信頼化装置に組み込まれる高信頼化プログラムにおいて、コンピュータを、複数の再構成可能デバイスと、前記複数の再構成可能デバイスに共有される冗長再構成可能デバイスと、前記複数の再構成可能デバイスの1つである第1の再構成可能デバイスに第1の処理を再構成する際に、前記冗長再構成可能デバイスにも同一の第1の処理を再構成し、当該第1の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出する比較制御手段とを有する高信頼化装置として機能させることを特徴とする高信頼化プログラム。   (Supplementary note 12) In a high reliability program incorporated in a high reliability apparatus, a computer is configured to include a plurality of reconfigurable devices, a redundant reconfigurable device shared by the plurality of reconfigurable devices, and the plurality of reconfigurable devices. When the first process is reconfigured in a first reconfigurable device that is one of the configurable devices, the same first process is reconfigured in the redundant reconfigurable device, and the first process is reconfigured. A high-reliability program that functions as a high-reliability device having a comparison control unit that detects a failure by comparing input / output information between a reconfigurable device and the redundant reconfigurable device.

(付記13)付記12に記載の高信頼化プログラムにおいて、前記比較制御手段は、前記第1の再構成可能デバイスに前記第1の処理を再構成した後に、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスである第2の再構成可能デバイスに第2の処理を再構築するとともに前記冗長再構成可能デバイスにも第2の処理を再構成し、当該第2の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出することを特徴とする高信頼化プログラム。   (Supplementary note 13) In the high reliability program according to supplementary note 12, the comparison control unit reconfigures the first process in the first reconfigurable device, and then compares the first process with the first reconfigurable device. Reconfigures the second process to a second reconfigurable device that is a separate reconfigurable device and reconfigures the second process to the redundant reconfigurable device, and reconfigures the second process A high-reliability program characterized by detecting a failure by comparing input / output information between a readable device and the redundantly reconfigurable device.

(付記14)付記12又は13に記載の高信頼化プログラムにおいて、前記比較制御手段は、前記複数の再構成可能デバイスの1つ及び前記冗長再構成可能デバイスに前記再構築した処理を異なる処理に変更して、再度前記複数の再構成可能デバイスの1つ及び前記冗長再構成可能デバイスに再構築することを特徴とする高信頼化プログラム。   (Supplementary Note 14) In the high reliability program according to Supplementary Note 12 or 13, the comparison control unit may change the reconstructed process to one of the plurality of reconfigurable devices and the redundant reconfigurable device. A highly reliable program that is modified and reconstructed into one of the plurality of reconfigurable devices and the redundant reconfigurable device again.

(付記15)付記12乃至14何れか1項に記載の高信頼化プログラムにおいて、前記比較制御手段は、前記第1の再構成可能デバイスに前記第1の処理を再構成し、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスである第2の再構成可能デバイスに第2の処理を再構築し、前記冗長再構成可能デバイスに第3の処理を再構築した後に、前記第1の再構成可能デバイスを解放し、当該第1の再構成可能デバイスのテストを行うことを特徴とする高信頼化プログラム。   (Supplementary note 15) In the high reliability program according to any one of Supplementary notes 12 to 14, the comparison control unit reconfigures the first process in the first reconfigurable device, and After restructuring a second process on a second reconfigurable device, which is the reconfigurable device separate from the reconfigurable device, and reconfiguring a third process on the redundant reconfigurable device; A high-reliability program characterized by releasing a first reconfigurable device and testing the first reconfigurable device.

(付記16)付記15に記載の高信頼化プログラムにおいて、前記比較制御手段は、前記第1の再構成可能デバイスのテストが終了後に、当該第1の再構成可能デバイスに新たに処理を割り当て、その後に前記第2の再構成可能デバイスのテストを行うことを特徴とする高信頼化プログラム。   (Supplementary note 16) In the high reliability program according to supplementary note 15, the comparison control unit assigns a new process to the first reconfigurable device after the test of the first reconfigurable device is completed, A highly reliable program for performing a test of the second reconfigurable device thereafter.

この出願は、2009年9月18日に出願された日本出願特願2009−217051号を基礎とする優先権を主張し、その開示の全てをここに取り込む。   This application claims the priority on the basis of Japanese application Japanese Patent Application No. 2009-217051 for which it applied on September 18, 2009, and takes in those the indications of all here.

100 比較制御部
200−1、200−2、200−n 再構成可能デバイス
300 冗長再構成可能デバイス
1000 高信頼化装置
2000 計算ノード群
2000−1、2000−2、2000−n サーバ
3000 通信ノード群
3000−1、3000−2、3000−3、3000−n ルータ
4000 再構成可能ノード群
4100 再構成可能ノード制御部
4200−1、4200−2、4200−n 再構成可能サーバ
4300 再構成可能半導体集積回路
4310−1、4310−2、4310−n 再構成可能デバイス
5100、5200 プロセッサ
5300 比較部
100 Comparison control unit 200-1, 200-2, 200-n Reconfigurable device 300 Redundant reconfigurable device 1000 High-reliability apparatus 2000 Compute node group 2000-1, 2000-2, 2000-n Server 3000 Communication node group 3000-1, 3000-2, 3000-3, 3000-n router 4000 reconfigurable node group 4100 reconfigurable node control unit 4200-1, 4200-2, 4200-n reconfigurable server 4300 reconfigurable semiconductor integration Circuits 4310-1, 4310-2, 4310-n Reconfigurable device 5100, 5200 Processor 5300 Comparison unit

Claims (16)

複数の再構成可能デバイスと、
前記複数の再構成可能デバイスに共有される冗長再構成可能デバイスと、
前記複数の再構成可能デバイスの1つである第1の再構成可能デバイスに第1の処理を再構成する際に、前記冗長再構成可能デバイスにも同一の第1の処理を再構成し、当該第1の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出すると共に、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスに前記第1の処理以外の処理を再構成する比較制御手段とを有することを特徴とする高信頼化装置。
Multiple reconfigurable devices;
A redundant reconfigurable device shared by the plurality of reconfigurable devices;
When reconfiguring a first process on a first reconfigurable device that is one of the plurality of reconfigurable devices, the same first process is reconfigured on the redundant reconfigurable device, A failure is detected by comparing input / output information between the first reconfigurable device and the redundant reconfigurable device, and the reconfigurable device is separate from the first reconfigurable device. A high-reliability apparatus comprising comparison control means for reconfiguring processes other than the first process .
請求項1に記載の高信頼化装置において、
前記比較制御手段は、前記第1の再構成可能デバイスに前記第1の処理を再構成した後に、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスである第2の再構成可能デバイスに第2の処理を再構築するとともに前記冗長再構成可能デバイスにも第2の処理を再構成し、当該第2の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出することを特徴とする高信頼化装置。
The high reliability device according to claim 1,
The comparison control means reconfigures the first process in the first reconfigurable device, and then reconfigures the second reconfiguration that is the reconfigurable device separate from the first reconfigurable device. The second process is reconstructed in the reconfigurable device, the second process is reconfigured in the redundant reconfigurable device, and input / output information between the second reconfigurable device and the redundant reconfigurable device is obtained. A highly reliable device characterized by detecting a failure by comparing.
請求項1又は2に記載の高信頼化装置において、
前記比較制御手段は、前記複数の再構成可能デバイスの1つ及び前記冗長再構成可能デバイスに前記再構築した処理を異なる処理に変更して、再度前記複数の再構成可能デバイスの1つ及び前記冗長再構成可能デバイスに再構築することを特徴とする高信頼化装置。
The high reliability device according to claim 1 or 2,
The comparison control unit changes one of the plurality of reconfigurable devices and the redundantly reconfigurable device into a different process and re-configures one of the plurality of reconfigurable devices and the plurality of reconfigurable devices. A highly reliable apparatus characterized by reconstructing a redundantly reconfigurable device.
請求項1乃至3何れか1項に記載の高信頼化装置において、
前記比較制御手段は、前記第1の再構成可能デバイスに前記第1の処理を再構成し、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスである第2の再構成可能デバイスに第2の処理を再構築し、前記冗長再構成可能デバイスに第3の処理を再構築した後に、前記第1の再構成可能デバイスを解放し、当該第1の再構成可能デバイスのテストを行うことを特徴とする高信頼化装置。
The high reliability device according to any one of claims 1 to 3,
The comparison control means reconfigures the first process to the first reconfigurable device, and the second reconfigurable device is the reconfigurable device that is separate from the first reconfigurable device. After reconstructing the second process on the device and reconstructing the third process on the redundant reconfigurable device, release the first reconfigurable device and test the first reconfigurable device A highly reliable device characterized by
請求項4に記載の高信頼化装置において、
前記比較制御手段は、前記第1の再構成可能デバイスのテストが終了後に、当該第1の再構成可能デバイスに新たに処理を割り当て、その後に前記第2の再構成可能デバイスのテストを行うことを特徴とする高信頼化装置。
The high reliability device according to claim 4,
The comparison control means assigns a new process to the first reconfigurable device after the test of the first reconfigurable device is completed, and then tests the second reconfigurable device. Highly reliable equipment characterized by
再構成可能デバイスを1つ或いは複数有したサーバの群を、再構成可能ノード群として有しているデータセンタにおいて、
請求項1乃至5の何れか1項に記載の高信頼化装置における前記比較制御手段が、前記再構成ノード群の有している前記再構成可能デバイスの制御を行うことを特徴とするデータセンタ。
In a data center having a group of servers having one or more reconfigurable devices as a group of reconfigurable nodes,
6. The data center according to claim 1, wherein the comparison control unit in the highly reliable apparatus controls the reconfigurable device included in the reconfigurable node group. .
複数の再構成可能デバイスと、前記複数の再構成可能デバイスに共有される冗長再構成可能デバイスと、を備えた装置における高信頼化方法において、
前記複数の再構成可能デバイスの1つである第1の再構成可能デバイスに第1の処理を再構成する際に、前記冗長再構成可能デバイスにも同一の第1の処理を再構成し、当該第1の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出すると共に、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスに前記第1の処理以外の処理を再構成することを特徴とする高信頼化方法。
In a highly reliable method in an apparatus comprising a plurality of reconfigurable devices and a redundant reconfigurable device shared by the plurality of reconfigurable devices,
When reconfiguring a first process on a first reconfigurable device that is one of the plurality of reconfigurable devices, the same first process is reconfigured on the redundant reconfigurable device, A failure is detected by comparing input / output information between the first reconfigurable device and the redundant reconfigurable device, and the reconfigurable device is separate from the first reconfigurable device. A high reliability method characterized by reconfiguring processes other than the first process.
請求項7に記載の高信頼化方法において、
前記第1の再構成可能デバイスに前記第1の処理を再構成した後に、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスである第2の再構成可能デバイスに第2の処理を再構築するとともに前記冗長再構成可能デバイスにも第2の処理を再構成し、当該第2の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出することを特徴とする高信頼化方法。
The high reliability method according to claim 7,
After reconfiguring the first process on the first reconfigurable device, the second reconfigurable device is a second reconfigurable device that is separate from the first reconfigurable device. Reconstructing the process and reconfiguring the second process in the redundant reconfigurable device, and comparing the input / output information between the second reconfigurable device and the redundant reconfigurable device A highly reliable method characterized by detecting.
請求項7又は8に記載の高信頼化方法において、
前記複数の再構成可能デバイスの1つ及び前記冗長再構成可能デバイスに前記再構築した処理を異なる処理に変更して、再度前記複数の再構成可能デバイスの1つ及び前記冗長再構成可能デバイスに再構築することを特徴とする高信頼化方法。
In the high reliability method according to claim 7 or 8,
One of the plurality of reconfigurable devices and the redundant reconfigurable device are changed to a different process, and the one of the plurality of reconfigurable devices and the redundant reconfigurable device are changed again. A highly reliable method characterized by rebuilding.
請求項7乃至9何れか1項に記載の高信頼化方法において、
前記第1の再構成可能デバイスに前記第1の処理を再構成し、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスである第2の再構成可能デバイスに第2の処理を再構築し、前記冗長再構成可能デバイスに第3の処理を再構築した後に、前記第1の再構成可能デバイスを解放し、当該第1の再構成可能デバイスのテストを行うことを特徴とする高信頼化方法。
The high reliability method according to any one of claims 7 to 9,
Reconfiguring the first process on the first reconfigurable device and second process on a second reconfigurable device that is the reconfigurable device separate from the first reconfigurable device And after the third process is reconstructed in the redundant reconfigurable device, the first reconfigurable device is released and the first reconfigurable device is tested. High reliability method.
請求項10に記載の高信頼化方法において、
前記第1の再構成可能デバイスのテストが終了後に、当該第1の再構成可能デバイスに新たに処理を割り当て、その後に前記第2の再構成可能デバイスのテストを行うことを特徴とする高信頼化方法。
The high reliability method according to claim 10,
After the test of the first reconfigurable device is completed, a new process is assigned to the first reconfigurable device, and then the second reconfigurable device is tested. Method.
高信頼化装置に組み込まれる高信頼化プログラムにおいて、
コンピュータを、
複数の再構成可能デバイスと、
前記複数の再構成可能デバイスに共有される冗長再構成可能デバイスと、
前記複数の再構成可能デバイスの1つである第1の再構成可能デバイスに第1の処理を再構成する際に、前記冗長再構成可能デバイスにも同一の第1の処理を再構成し、当該第1の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出すると共に、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスに前記第1の処理以外の処理を再構成する比較制御手段とを有する高信頼化装置として機能させることを特徴とする高信頼化プログラム。
In the high reliability program incorporated in the high reliability device,
Computer
Multiple reconfigurable devices;
A redundant reconfigurable device shared by the plurality of reconfigurable devices;
When reconfiguring a first process on a first reconfigurable device that is one of the plurality of reconfigurable devices, the same first process is reconfigured on the redundant reconfigurable device, A failure is detected by comparing input / output information between the first reconfigurable device and the redundant reconfigurable device, and the reconfigurable device is separate from the first reconfigurable device. A high-reliability program that functions as a high-reliability device having comparison control means for reconfiguring processes other than the first process .
請求項12に記載の高信頼化プログラムにおいて、
前記比較制御手段は、前記第1の再構成可能デバイスに前記第1の処理を再構成した後に、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスである第2の再構成可能デバイスに第2の処理を再構築するとともに前記冗長再構成可能デバイスにも第2の処理を再構成し、当該第2の再構成可能デバイスと当該冗長再構成可能デバイスとの入出力情報を比較することで故障を検出することを特徴とする高信頼化プログラム。
In the high reliability program according to claim 12,
The comparison control means reconfigures the first process in the first reconfigurable device, and then reconfigures the second reconfiguration that is the reconfigurable device separate from the first reconfigurable device. The second process is reconstructed in the reconfigurable device, the second process is reconfigured in the redundant reconfigurable device, and input / output information between the second reconfigurable device and the redundant reconfigurable device is obtained. A highly reliable program characterized by detecting a failure by comparing.
請求項12又は13に記載の高信頼化プログラムにおいて、
前記比較制御手段は、前記複数の再構成可能デバイスの1つ及び前記冗長再構成可能デバイスに前記再構築した処理を異なる処理に変更して、再度前記複数の再構成可能デバイスの1つ及び前記冗長再構成可能デバイスに再構築することを特徴とする高信頼化プログラム。
In the high reliability program according to claim 12 or 13,
The comparison control unit changes one of the plurality of reconfigurable devices and the redundantly reconfigurable device into a different process and re-configures one of the plurality of reconfigurable devices and the plurality of reconfigurable devices. A highly reliable program characterized by rebuilding into a redundant reconfigurable device.
請求項12乃至14何れか1項に記載の高信頼化プログラムにおいて、
前記比較制御手段は、前記第1の再構成可能デバイスに前記第1の処理を再構成し、前記第1の再構成可能デバイスとは別個の前記再構成可能デバイスである第2の再構成可能デバイスに第2の処理を再構築し、前記冗長再構成可能デバイスに第3の処理を再構築した後に、前記第1の再構成可能デバイスを解放し、当該第1の再構成可能デバイスのテストを行うことを特徴とする高信頼化プログラム。
The high reliability program according to any one of claims 12 to 14,
The comparison control means reconfigures the first process to the first reconfigurable device, and the second reconfigurable device is the reconfigurable device that is separate from the first reconfigurable device. After reconstructing the second process on the device and reconstructing the third process on the redundant reconfigurable device, release the first reconfigurable device and test the first reconfigurable device A highly reliable program characterized by
請求項15に記載の高信頼化プログラムにおいて、
前記比較制御手段は、前記第1の再構成可能デバイスのテストが終了後に、当該第1の再構成可能デバイスに新たに処理を割り当て、その後に前記第2の再構成可能デバイスのテストを行うことを特徴とする高信頼化プログラム。
The high reliability program according to claim 15,
The comparison control means assigns a new process to the first reconfigurable device after the test of the first reconfigurable device is completed, and then tests the second reconfigurable device. High reliability program characterized by
JP2011531949A 2009-09-18 2010-09-15 Reliable device high reliability apparatus, high reliability method, and high reliability program Expired - Fee Related JP5686259B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011531949A JP5686259B2 (en) 2009-09-18 2010-09-15 Reliable device high reliability apparatus, high reliability method, and high reliability program

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009217051 2009-09-18
JP2009217051 2009-09-18
PCT/JP2010/065951 WO2011034098A1 (en) 2009-09-18 2010-09-15 High-reliability device, high-reliability method, and high-reliability program of reconfigurable device
JP2011531949A JP5686259B2 (en) 2009-09-18 2010-09-15 Reliable device high reliability apparatus, high reliability method, and high reliability program

Publications (2)

Publication Number Publication Date
JPWO2011034098A1 JPWO2011034098A1 (en) 2013-02-14
JP5686259B2 true JP5686259B2 (en) 2015-03-18

Family

ID=43758699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011531949A Expired - Fee Related JP5686259B2 (en) 2009-09-18 2010-09-15 Reliable device high reliability apparatus, high reliability method, and high reliability program

Country Status (2)

Country Link
JP (1) JP5686259B2 (en)
WO (1) WO2011034098A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016075800A1 (en) * 2014-11-14 2016-05-19 株式会社日立製作所 Programmable circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62180432A (en) * 1986-02-04 1987-08-07 Nec Corp Detecting circuit for fault of signal processor
JPH03217947A (en) * 1990-01-23 1991-09-25 Hitachi Ltd Fault location pointing method
JPH06282498A (en) * 1993-03-30 1994-10-07 Hitachi Ltd Data processing system and highly reliable memory control method
JPH11271404A (en) * 1998-03-23 1999-10-08 Nippon Telegr & Teleph Corp <Ntt> Method and apparatus for self-test in circuit reconstitutable by program
JP2006302289A (en) * 2005-04-19 2006-11-02 Hewlett-Packard Development Co Lp Computing with both lock-step and free-step processor modes
JP2008004788A (en) * 2006-06-23 2008-01-10 National Institute Of Advanced Industrial & Technology Integrated circuit setting system and setting method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62180432A (en) * 1986-02-04 1987-08-07 Nec Corp Detecting circuit for fault of signal processor
JPH03217947A (en) * 1990-01-23 1991-09-25 Hitachi Ltd Fault location pointing method
JPH06282498A (en) * 1993-03-30 1994-10-07 Hitachi Ltd Data processing system and highly reliable memory control method
JPH11271404A (en) * 1998-03-23 1999-10-08 Nippon Telegr & Teleph Corp <Ntt> Method and apparatus for self-test in circuit reconstitutable by program
JP2006302289A (en) * 2005-04-19 2006-11-02 Hewlett-Packard Development Co Lp Computing with both lock-step and free-step processor modes
JP2008004788A (en) * 2006-06-23 2008-01-10 National Institute Of Advanced Industrial & Technology Integrated circuit setting system and setting method thereof

Also Published As

Publication number Publication date
JPWO2011034098A1 (en) 2013-02-14
WO2011034098A1 (en) 2011-03-24

Similar Documents

Publication Publication Date Title
US9225621B2 (en) Progressive deployment and termination of canary instances for software analysis
US11184434B2 (en) Top-of-rack switch replacement for hyper-converged infrastructure computing environments
US9716612B2 (en) Evaluation of field replaceable unit dependencies and connections
Huang et al. Lifetime reliability for load-sharing redundant systems with arbitrary failure distributions
JP6503174B2 (en) Process control system and method
Beechu et al. An energy-efficient fault-aware core mapping in mesh-based network on chip systems
CN112948063B (en) Cloud platform creation method and device, cloud platform and cloud platform implementation system
Bolchini et al. Self-adaptive fault tolerance in multi-/many-core systems
JP2021081413A (en) Artificial intelligence chip test method, device, apparatus, and storage medium
Ren et al. A fault tolerant NoC architecture using quad-spare mesh topology and dynamic reconfiguration
Sarma et al. FPGA emulation and prototyping of a cyberphysical-system-on-chip (CPSoC)
Aggarwal et al. Isolation in commodity multicore processors
Eisenhardt et al. Spatial and temporal data path remapping for fault-tolerant coarse-grained reconfigurable architectures
US20070011499A1 (en) Methods for ensuring safe component removal
JP5686259B2 (en) Reliable device high reliability apparatus, high reliability method, and high reliability program
US7506197B2 (en) Multi-directional fault detection system
JP6324127B2 (en) Information processing apparatus, information processing method, and program
US20140289398A1 (en) Information processing system, information processing apparatus, and failure processing method
Dimopoulos et al. Fault-tolerant adaptive routing under an unconstrained set of node and link failures for many-core systems-on-chip
Ku et al. Testing reliability techniques for SoCs with fault tolerant CGRA by using live FPGA fault injection
Silveira et al. Scenario preprocessing approach for the reconfiguration of fault-tolerant NoC-based MPSoCs
US9372816B2 (en) Advanced programmable interrupt controller identifier (APIC ID) assignment for a multi-core processing unit
US20200293435A1 (en) Function modification for software application testing
Rout et al. Efficient router architecture for trace reduction during NoC post-silicon validation
Akoglu et al. FPGA based distributed self healing architecture for reusable systems

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150107

R150 Certificate of patent or registration of utility model

Ref document number: 5686259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees