JP5685617B2 - Method for manufacturing light emitting diode device - Google Patents
Method for manufacturing light emitting diode device Download PDFInfo
- Publication number
- JP5685617B2 JP5685617B2 JP2013072810A JP2013072810A JP5685617B2 JP 5685617 B2 JP5685617 B2 JP 5685617B2 JP 2013072810 A JP2013072810 A JP 2013072810A JP 2013072810 A JP2013072810 A JP 2013072810A JP 5685617 B2 JP5685617 B2 JP 5685617B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting diode
- layer
- manufacturing
- diode device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明はn型GaN層を主要な材料とする発光ダイオード装置の製造方法、及び、InAlGaN層を主要な材料とする発光ダイオード装置の製造方法に関する。 The present invention relates to a method for manufacturing a light-emitting diode device using an n-type GaN layer as a main material, and a method for manufacturing a light-emitting diode device using an InAlGaN layer as a main material.
ほとんどのGaN系半導体材料は、不導電のサファイヤ基板の上に成長し、このためLED装置を製作する時にはエッチング技術により電極を同一面に形成しなければならない。しかし、これまで常用されているウエットエッチングはGaN系材料に対しては不適用であり、なぜならそれは非常に強い耐酸アルカリ特性を具えているためである。このため一般にGaN系材料のウエットエッチングは、そのエッチング速度が遅過ぎるため、量産には不適当であり、このためドライエッチングが採用されることがほとんどであり、例えば特許文献1にはIII−V族半導体材料をドライエッチングする方法が記載されている。しかし、ドライエッチングはウエットエッチングの問題を克服できるが、エピタキシャル層の損傷を形成しやすく、ゆえにドライエッチングが装置に対して形成する問題が非常に多く、それは、エッチング深さの不均一や、エッチング表面が粗くなりすぎたり、エッチング損傷が形成する電性不良等が含まれ、これは非特許文献1に報道されるとおりであり、また、非特許文献2、3にはメサ側壁(mesa sidewall)のエッチングにより引き起こされる漏電の問題が記載されている。このため、GaN系LED製造工程にあってはエッチングの形成する問題を解決することが必要である。
Most GaN-based semiconductor materials grow on non-conductive sapphire substrates, so when fabricating LED devices, electrodes must be formed on the same surface by etching techniques. However, conventional wet etching is not applicable to GaN-based materials because it has very strong acid-alkali resistance. For this reason, in general, wet etching of GaN-based materials is unsuitable for mass production because the etching rate is too slow. For this reason, dry etching is almost always adopted. A method of dry etching a group semiconductor material is described. However, although dry etching can overcome the problem of wet etching, it is easy to form damage to the epitaxial layer. Therefore, there are many problems that dry etching forms on the device. Non-patent literature 1 reports that the surface is too rough or etching damage forms, which is as reported in Non-Patent Document 1, and in
このほか、III−V族半導体GaN(n=2.3)と空気(n=1)の間の屈折率には非常に大きな差異があり、その全反射臨界角は約25度しかなく、このため発光層の光線の大部分が内部全反射されるだけで射出されない。このような界面の構造を改変するため、すでに半導体表面を粗化し、光線が発光層より発射された後に粗化層界面を経過させるようにし、光線を拡散させて入射光の経路を改変し、全反射の後に、光線の射出する確率を増す技術が提供されている。また、非特許文献4には粗化後にその発光効率が40%に、明らかに増したことが記載されている。周知の技術中の粗化の方法はエピタキシャル表面にエッチングを行なう、というものであり、例えば特許文献2には、ケミカルエッチングにより発光装置表面を粗化して発光効率を増す効果を達成する技術が記載されている。また、特許文献3、4にも関係する技術が記載されている。しかし、このような加工の方式は赤色LEDにのみ適用される。その主要な原因は、材料加工が比較的容易であるという特性にあり、GaN系材料には不適用であり、これはGaN系材料の非常に強い耐酸アルカリ特性による。ドライエッチングはウエットエッチングの問題を克服するが、エピタキシャル層の損傷を形成しやすく、そのp型GaN極はこのために電気抵抗値の上昇を非常に形成しやすく、且つp型GaNの成長は通常非常に薄く(0.1〜0.3μm)、直接p型GaNを粗化すると、発光層の破壊を形成して、発光面積が却って減る恐れがある。且つ一般にGaN LEDに使用される透明電極は透光のために非常に薄く(10nm)、このため透明電極が不連続となり、電流分散に対して影響を与え、却って発光効率が下がる。このため、直接p型GaNを粗化することは極めて困難であり、非p型のGaNを厚く成長させなければならない。
In addition, there is a very large difference in refractive index between the III-V semiconductor GaN (n = 2.3) and air (n = 1), and the total reflection critical angle is only about 25 degrees. Therefore, most of the light rays of the light emitting layer are only totally reflected internally and are not emitted. In order to modify the structure of such an interface, the surface of the semiconductor has already been roughened so that the light beam is emitted from the light emitting layer and then the roughened layer interface is passed, the light beam is diffused to modify the path of incident light, Techniques have been provided to increase the probability of light emission after total reflection. Further, Non-Patent Document 4 describes that the luminous efficiency is clearly increased to 40% after roughening. A known roughening method is to etch an epitaxial surface. For example,
上述の従来の技術の前部に述べられた問題を解決するため、本発明は半導体材料をエッチングする必要なくしてn型GaNを露出させる方法を提供し、これによりエッチングにより形成される問題を改善する。本発明はGaN系発光装置の製造方法を提供し、それは、従来の発光装置と比較すると、エッチングにより形成される各種の問題を防止した発光装置を提供することができる。 In order to solve the above-mentioned problems of the prior art, the present invention provides a method for exposing n-type GaN without the need to etch the semiconductor material, thereby improving the problems formed by etching. To do. The present invention provides a method for manufacturing a GaN-based light emitting device, which can provide a light emitting device that prevents various problems formed by etching as compared with a conventional light emitting device.
このほか、上述の従来の技術の後部に述べられた内部全反射の問題を解決するため、本発明はまたエピタキシャル過程中にInAlGaN層の局部にSiO2 層を充填する方式により粗化の拡散効果を達成し、これによりGaN系発光装置の発光効率を改善する。本発明はGaN系発光装置中のp型GaNを粗化しなくとも、粗化効果を達成できる方法を提供し、本発明によると、p型GaN或いは発光層を破壊せずに従来の発光装置に較べて明らかに発光効率を高めた発光装置を提供できる。 In addition, in order to solve the problem of total internal reflection described in the rear part of the above-mentioned prior art, the present invention also provides a roughening diffusion effect by a method of filling a local area of the InAlGaN layer with an SiO2 layer during the epitaxial process. And thereby improve the luminous efficiency of the GaN-based light emitting device. The present invention provides a method capable of achieving the roughening effect without roughening the p-type GaN in the GaN-based light emitting device. According to the present invention, the conventional light emitting device can be obtained without destroying the p-type GaN or the light emitting layer. Compared with the light emitting device, the light emitting efficiency is clearly improved.
請求項1の発明は、発光ダイオード装置の製造方法において、
第1半導体層を基板の上に形成し、
隔離層を該第1半導体層の上に形成し、
該隔離層の一部領域を除去し、該第1半導体層の一部を露出させ、
発光ダイオード構造を該隔離層の前のステップで除去された一部領域に形成し、
該第1半導体層上のその他の該隔離層を除去し、半導体層をエッチングすることなく、該第1半導体層の別の部分を露出させ、
オームコンタクト電極を、半導体層をエッチングすることなく、露出した該第1半導体層上に形成し、
以上のステップを包含することを特徴とする、発光ダイオード装置の製造方法としている。
請求項2の発明は、請求項1記載の発光ダイオード装置の製造方法において、該発光ダイオード構造を形成するステップは、さらに、
発光活性層を該第1半導体の上に形成するステップ、及び、
第2半導体層を該発光活性層の上に形成するステップ、
を包含することを特徴とする、発光ダイオード装置の製造方法としている。
請求項3の発明は、請求項2記載の発光ダイオード装置の製造方法において、該第1半導体層は、n型GaN系III−V族化合物とされ、該発光活性層は多重量子井戸構造であり、該第2半導体層はp型GaN系III−V族化合物とされることを特徴とする、発光ダイオード装置の製造方法としている。
請求項4の発明は、請求項3記載の発光ダイオード装置の製造方法において、さらに、p型オームコンタクト電極を該第2半導体層の上に形成し、且つ該第1半導体層の上のオームコンタクト電極はn型オームコンタクト電極とすることを特徴とする、発光ダイオード装置の製造方法としている。
請求項5の発明は、請求項4記載の発光ダイオード装置の製造方法において、該基板の材料は、サファイアとされ、該n型オームコンタクト電極の材料はTi/Alとされ、該p型オームコンタクト電極の材料はNi/Auとされ、該隔離層の材料は、SiO2とされることを特徴とする、発光ダイオード装置の製造方法としている。
請求項6の発明は、請求項1記載の発光ダイオード装置の製造方法において、バッファ層を該基板の上の該半導体層との間に形成することを特徴とする、発光ダイオード装置の製造方法としている。
請求項7の発明は、請求項6記載の発光ダイオード装置の製造方法において、該バッファ層の形成方法は、MOCVD方式であることを特徴とする、発光ダイオード装置の製造方法としている。
請求項8の発明は、請求項2記載の発光ダイオード装置の製造方法において、該隔離層の厚さは0.5〜1μm、該第1半導体層の厚さは2〜4μm、該第2半導体層の厚さは0.1〜0.2μmとされることを特徴とする、発光ダイオード装置の製造方法としている。
請求項9の発明は、請求項6記載の発光ダイオード装置の製造方法において、該バッファ層はGaNとされ、その厚さは20〜50nmとされることを特徴とする、発光ダイオード装置の製造方法としている。
請求項10の発明は、請求項2記載の発光ダイオード装置の製造方法において、該隔離層はPECVD方式で形成され、該発光活性層はMOCVD方式で形成されることを特徴とする、発光ダイオード装置の製造方法としている。
The invention of claim 1 is a method of manufacturing a light emitting diode device,
Forming a first semiconductor layer on the substrate;
Forming an isolation layer on the first semiconductor layer;
Removing a portion of the isolation layer to expose a portion of the first semiconductor layer;
Forming a light emitting diode structure in a partial region removed in a previous step of the isolation layer;
Removing the other isolation layer on the first semiconductor layer and exposing another portion of the first semiconductor layer without etching the semiconductor layer;
Forming an ohmic contact electrode on the exposed first semiconductor layer without etching the semiconductor layer;
The manufacturing method of the light emitting diode device includes the above steps.
According to a second aspect of the present invention, in the method of manufacturing a light emitting diode device according to the first aspect, the step of forming the light emitting diode structure further comprises:
Forming a light emitting active layer on the first semiconductor; and
Forming a second semiconductor layer on the light emitting active layer;
It is set as the manufacturing method of the light emitting diode device characterized by including these.
According to a third aspect of the present invention, in the method of manufacturing a light emitting diode device according to the second aspect, the first semiconductor layer is an n-type GaN-based III-V group compound, and the light emitting active layer has a multiple quantum well structure. The second semiconductor layer is made of a p-type GaN-based III-V group compound, which is a method for manufacturing a light-emitting diode device.
According to a fourth aspect of the present invention, in the method for manufacturing a light emitting diode device according to the third aspect, a p-type ohmic contact electrode is further formed on the second semiconductor layer, and the ohmic contact on the first semiconductor layer is formed. The electrode is an n-type ohmic contact electrode, which is a method for manufacturing a light-emitting diode device.
According to a fifth aspect of the present invention, in the method of manufacturing a light emitting diode device according to the fourth aspect, the material of the substrate is sapphire, the material of the n-type ohmic contact electrode is Ti / Al, and the p-type ohmic contact. The electrode is made of Ni / Au, and the isolation layer is made of SiO 2 , which is a method for manufacturing a light-emitting diode device.
According to a sixth aspect of the present invention, in the method of manufacturing a light emitting diode device according to the first aspect, the buffer layer is formed between the semiconductor layer on the substrate. Yes.
According to a seventh aspect of the present invention, in the method for manufacturing a light emitting diode device according to the sixth aspect, the method for forming the buffer layer is a MOCVD method.
According to an eighth aspect of the present invention, in the method of manufacturing a light emitting diode device according to the second aspect, the isolation layer has a thickness of 0.5 to 1 μm, the first semiconductor layer has a thickness of 2 to 4 μm, and the second semiconductor The thickness of the layer is 0.1 to 0.2 μm, and this is a method for manufacturing a light-emitting diode device.
According to a ninth aspect of the present invention, in the method for manufacturing a light emitting diode device according to the sixth aspect, the buffer layer is made of GaN and the thickness thereof is 20 to 50 nm. It is said.
According to a tenth aspect of the present invention, in the method for manufacturing a light emitting diode device according to the second aspect, the isolation layer is formed by a PECVD method, and the light emitting active layer is formed by a MOCVD method. The manufacturing method.
本発明は半導体材料をエッチングする必要なくしてn型GaNを露出させる方法を提供し、これによりエッチングにより形成される問題を改善する。本発明はGaN系発光装置の製造方法を提供し、それは、従来の発光装置と比較すると、エッチングにより形成される各種の問題を防止した発光装置を提供することができる。 The present invention provides a method for exposing n-type GaN without the need to etch the semiconductor material, thereby improving the problems formed by etching. The present invention provides a method for manufacturing a GaN-based light emitting device, which can provide a light emitting device that prevents various problems formed by etching as compared with a conventional light emitting device.
本発明はまたエピタキシャル過程中にInAlGaN層の局部にSiO2層を充填する方式により粗化の拡散効果を達成し、これによりGaN系発光装置の発光効率を改善する。本発明はGaN系発光装置中のp型GaNを粗化しなくとも、粗化効果を達成できる方法を提供し、本発明によると、p型GaN或いは発光層を破壊せずに従来の発光装置に較べて明らかに発光効率を高めた発光装置を提供できる。 The present invention also achieves a rough diffusion effect by filling the SiO 2 layer locally in the InAlGaN layer during the epitaxial process, thereby improving the luminous efficiency of the GaN-based light emitting device. The present invention provides a method capable of achieving the roughening effect without roughening the p-type GaN in the GaN-based light emitting device. According to the present invention, the conventional light emitting device can be obtained without destroying the p-type GaN or the light emitting layer. Compared with the light emitting device, the light emitting efficiency is clearly improved.
本発明は、n型GaN層をエピタキシャル成長させたウエハーの表面に、界面層SiO2を加え、リソグラフィー工程で、SiO2の表面にメサ(mesa)を製作し、並びにメサ領域のSiO2を除去し並びにn型GaN層を露出させ、さらにこのウエハーに対してMOCVDによりメサ領域に発光ダイオード構造をエピタキシャル成長させる。選択エピタキシャル成長させたGaNエピタキシャル層の特性により、pn同面の構造を形成し、最後にSiO2を除去してpn同面の発光ダイオード構造を得る。これにより本発明はエッチング工程を使用せずにLED装置に必要なpn同面の構造を完成し、これによりエッチングにより形成される数々の問題を解決する。 The present invention is an n-type GaN layer on the surface of the wafer by epitaxial growth, the interface layer SiO 2 was added, by lithography, to prepare a mesa (mesa) on the surface of SiO 2, and removing the SiO 2 of the mesa In addition, the n-type GaN layer is exposed, and a light emitting diode structure is epitaxially grown on the wafer in the mesa region by MOCVD. Depending on the characteristics of the selectively epitaxially grown GaN epitaxial layer, a pn coplanar structure is formed, and finally SiO 2 is removed to obtain a pn coplanar light emitting diode structure. As a result, the present invention completes the pn-coplanar structure necessary for the LED device without using an etching process, thereby solving a number of problems formed by etching.
本発明は、また、InAlGaNをエピタキシャル成長させた後、リソグラフィー工程その表面に溝を形成し、且つその局部領域を除去し並びに基板を露出させ、並びにこの溝にSiO2層を成長させ、最後にその上に発光ダイオード構造を成長させて発光ダイオード装置を形成する。このSiO2を拡散層として拡散効果を具備させることにより、発光層より射出された光線がこの拡散層で拡散されて全反射が減り、これにより発光効率が高まる。 The present invention also provides an epitaxial growth of InAlGaN, followed by a lithography process to form a groove in the surface, remove the local region and expose the substrate, and grow a SiO 2 layer in the groove, and finally A light emitting diode structure is formed thereon to form a light emitting diode device. By providing the diffusion effect using this SiO 2 as a diffusion layer, the light emitted from the light emitting layer is diffused by this diffusion layer and the total reflection is reduced, thereby increasing the light emission efficiency.
上述の発明の解決しようとする課題の前部に記載の目的を解決するため、図1に示されるように、サファイヤ基板(1)をMOCVDシステム中に置き、500〜600℃で20〜50nm厚さのGaNバッファ層(2)を成長させる。続いて、基板温度を1000〜1200℃に上げて一層の2〜4μm厚さのシリコンドープGaN層を成長させる。その後、ウエハーを取り出し、並びにPECVDで0.5〜1μmのSiO2(3)を成長させ、続いてリソグラフィー工程によりメサ領域(4)のSiO2を除去する。続いて、このウエハーを700〜900℃のMOCVDシステム中に置き、メサ領域にInGaN/GaN多重量子井戸構造(5)を成長させて発光層となす。その後、基板温度を1000〜1200℃に上げて一層の0.1〜0.2μm厚さのマグネシウムドープGaNコンタクト層を成長させる。最後にこのウエハーを取り出し、並びにメサ領域以外のSiO2を除去し、こうしてpn同面の発光ダイオードエピタキシャル構造(10)を製作完成する。さらに、Ni/Auをp型GaN表面に形成してp型オームコンタクト電極(7)となし、Ti/Alをn型GaN表面に形成してn型オームコンタクト電極(8)となし、以上により本発明のダイ構造を形成する。 In order to solve the above-mentioned object of the present invention, the sapphire substrate (1) is placed in an MOCVD system as shown in FIG. 1 and is 20 to 50 nm thick at 500 to 600 ° C. The GaN buffer layer (2) is grown. Subsequently, the substrate temperature is increased to 1000 to 1200 ° C. to grow a silicon doped GaN layer having a thickness of 2 to 4 μm. Thereafter, the wafer is taken out, and 0.5 to 1 μm of SiO 2 (3) is grown by PECVD. Subsequently, SiO 2 in the mesa region (4) is removed by a lithography process. Subsequently, this wafer is placed in a MOCVD system at 700 to 900 ° C., and an InGaN / GaN multiple quantum well structure (5) is grown in the mesa region to form a light emitting layer. Thereafter, the substrate temperature is raised to 1000 to 1200 ° C. to grow a single layer of a magnesium-doped GaN contact layer having a thickness of 0.1 to 0.2 μm. Finally, this wafer is taken out, and SiO 2 other than the mesa region is removed, and thus a light emitting diode epitaxial structure (10) having the same surface as that of pn is completed. Further, Ni / Au is formed on the p-type GaN surface to form a p-type ohmic contact electrode (7), and Ti / Al is formed on the n-type GaN surface to form an n-type ohmic contact electrode (8). The die structure of the present invention is formed.
上述の発明の解決しようとする課題の後部に記載の目的を具体的に実施するため、本発明は以下の方式を採用する。図2から図7を参照されたい。先ず、サファイヤ基板(11)をMOCVDシステム中に置き、厚さが0.1μmより厚いInAlGaN層(12)を成長させ、続いて、ウエハーを取り出し並びにリソグラフィー工程とドライエッチングによりバッファ層であるこのInAlGaN層(12)をエッチングして溝(14)を形成し、この溝(14)の厚さはInAlGaN層の厚さとする。続いてこの溝中にSiO2(13)を成長させ、さらにウエハーをMOCVDに置き、並びに基板温度を800〜1200℃に上げて、1〜2μm厚さのシリコンドープInAlGaN層を成長させる。続いて、基板温度を700〜900℃に下げ、InGaN/GaN多重量子井戸構造(15)を成長させて発光層となす。その後、基板温度を1000〜1200℃に上げて0.1〜0.2μm厚さのマグネシウムドープGaNコンタクト層(16)を成長させ、こうして発光ダイオードエピタキシャル構造(20)を形成する。このエピタキシャル構造に対して、ドライエッチングで一部のp型GaN(マグネシウムドープGaNコンタクト層(16))及びInGaN/GaN多重量子井戸構造(15)を除去し、並びにn型GaN表面を露出させ、更にNi/Auでp型GaN表面にp型オームコンタクト電極(17)を形成し、Ti/Alでn型GaN表面にn型オームコンタクト電極(18)を形成し、こうして本発明のダイ構造を完成する。 In order to specifically implement the object described in the rear part of the problem to be solved by the above-described invention, the present invention adopts the following scheme. Please refer to FIG. 2 to FIG. First, the sapphire substrate (11) is placed in an MOCVD system, and an InAlGaN layer (12) having a thickness of more than 0.1 μm is grown. Subsequently, the wafer is taken out, and this InAlGaN which is a buffer layer by a lithography process and dry etching The layer (12) is etched to form a groove (14), and the thickness of the groove (14) is the thickness of the InAlGaN layer. Subsequently, SiO 2 (13) is grown in this groove, and the wafer is further placed in MOCVD, and the substrate temperature is raised to 800-1200 ° C. to grow a silicon-doped InAlGaN layer having a thickness of 1-2 μm. Subsequently, the substrate temperature is lowered to 700 to 900 ° C., and an InGaN / GaN multiple quantum well structure (15) is grown to form a light emitting layer. Thereafter, the substrate temperature is raised to 1000 to 1200 ° C. to grow a magnesium-doped GaN contact layer (16) having a thickness of 0.1 to 0.2 μm, thus forming a light emitting diode epitaxial structure (20). For this epitaxial structure, some p-type GaN (magnesium-doped GaN contact layer (16)) and InGaN / GaN multiple quantum well structure (15) are removed by dry etching, and the n-type GaN surface is exposed. Further, a p-type ohmic contact electrode (17) is formed on the p-type GaN surface with Ni / Au, and an n-type ohmic contact electrode (18) is formed on the n-type GaN surface with Ti / Al, thus forming the die structure of the present invention. Complete.
図8から図13を参照されたい。サファイヤ基板(21)をMOCVDシステム中に置き、その上に一層の0.1μm厚さのInAlGaN層(22)を成長させる。続いて、ウエハーを取り出し、並びにリソグラフィー工程とドライエッチングを利用してこのInAlGaNバッファ層の上に溝(24)をエッチングし、溝の深さをInAlGaN層の厚さより0.2〜5μm深くする。続いてこの溝中にSiO2(23)を成長させ、さらにウエハーをMOCVD中に置き、並びに基板温度を800〜1200℃に上げて1〜2μm厚さのシリコンドープInAlGaN層を成長させる。続いて基板温度を700〜900℃に下げ、InGaN/GaN多重量子井戸構造(25)を成長させて発光層となす。その後、更に基板温度を1000〜1200℃に上げて0.1〜0.2μm厚さのマグネシウムドープGaNコンタクト層(26)を成長させ、異常で発光ダイオードエピタキシャル構造(30)を完成する。このエピタキシャル構造に対してドライエッチングで一部のp型GaN(マグネシウムドープGaNコンタクト層(26))及びInGaN/GaN多重量子井戸構造(25)を除去し、並びにn型GaN表面を露出させ、さらにNi/Auでp型GaN表面にp型オームコンタクト電極(27)を形成し、Ti/Alでn型GaN表面にn型オームコンタクト電極(28)を形成し、以上により本発明のダイ構造を完成する。 Please refer to FIG. 8 to FIG. A sapphire substrate (21) is placed in a MOCVD system, and a 0.1 μm thick InAlGaN layer (22) is grown thereon. Subsequently, the wafer is taken out, and a groove (24) is etched on the InAlGaN buffer layer using a lithography process and dry etching, so that the depth of the groove is 0.2 to 5 μm deeper than the thickness of the InAlGaN layer. Subsequently, SiO 2 (23) is grown in the trench, and the wafer is further placed in MOCVD, and the substrate temperature is raised to 800-1200 ° C. to grow a silicon-doped InAlGaN layer having a thickness of 1-2 μm. Subsequently, the substrate temperature is lowered to 700 to 900 ° C., and an InGaN / GaN multiple quantum well structure (25) is grown to form a light emitting layer. Thereafter, the substrate temperature is further raised to 1000 to 1200 ° C. to grow a magnesium-doped GaN contact layer (26) having a thickness of 0.1 to 0.2 μm, and an abnormal light-emitting diode epitaxial structure (30) is completed. The p-type GaN (magnesium-doped GaN contact layer (26)) and the InGaN / GaN multiple quantum well structure (25) are removed by dry etching on the epitaxial structure, and the n-type GaN surface is exposed. The p-type ohmic contact electrode (27) is formed on the p-type GaN surface with Ni / Au, and the n-type ohmic contact electrode (28) is formed on the n-type GaN surface with Ti / Al. Complete.
1 基板
2 GaNバッファ層
3 SiO2 領域
4 メサ領域
5 多重量子井戸構造
7 p型オームコンタクト電極
8 n型オームコンタクト電極
10 発光ダイオードエピタキシャル構造
11 基板
12 InAlGaN層
13 SiO2領域
14 溝
15 多重量子井戸構造
16 GaNコンタクト層
17 p型オームコンタクト電極
18 n型オームコンタクト電極
20 発光ダイオードエピタキシャル構造
21 基板
22 InAlGaN層
23 SiO2領域
24 溝
25 多重量子井戸構造
26 GaNコンタクト層
27 p型オームコンタクト電極
28 n型オームコンタクト電極
30 発光ダイオードエピタキシャル構造
1
Claims (10)
バッファ層を基板の上に形成し、
該バッファ層の一部分の領域を除去し、該バッファ層中に複数の溝を形成し、該基板を露出させ、
該複数の溝において、それぞれの溝中に露出する該基板の上に隔離層を形成し、
該バッファ層を第1半導体層として継続して成長させて、該溝を埋め、
発光活性層を該第1半導体層の上に形成し、
第2半導体層を該発光活性層の上に形成し、
該第2半導体層、該発光活性層と該第1半導体層の堆積構造の一部分を除去し、該第1半導体層を露出させ、
第1オームコンタクト電極を、露出した該第1半導体層上に形成し、第2オームコンタクト電極を該第2半導体層上の一部分に形成し、
以上のステップを包含し、
該バッファ層はInAlGaNとされ、その厚さは0.1μmとされることを特徴とする、発光ダイオード装置の製造方法。 In the manufacturing method of the light emitting diode device,
Forming a buffer layer on the substrate;
Removing a portion of the buffer layer, forming a plurality of grooves in the buffer layer, exposing the substrate;
Forming an isolation layer on the substrate exposed in each of the plurality of grooves;
The buffer layer is continuously grown as a first semiconductor layer to fill the trench,
Forming a light emitting active layer on the first semiconductor layer;
Forming a second semiconductor layer on the light emitting active layer;
Removing a part of the deposited structure of the second semiconductor layer, the light emitting active layer and the first semiconductor layer, exposing the first semiconductor layer;
Forming a first ohmic contact electrode on the exposed first semiconductor layer and forming a second ohmic contact electrode on a portion of the second semiconductor layer;
Including the above steps ,
The method for manufacturing a light-emitting diode device, wherein the buffer layer is made of InAlGaN and has a thickness of 0.1 μm .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013072810A JP5685617B2 (en) | 2013-03-29 | 2013-03-29 | Method for manufacturing light emitting diode device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013072810A JP5685617B2 (en) | 2013-03-29 | 2013-03-29 | Method for manufacturing light emitting diode device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010092185A Division JP2010157773A (en) | 2010-04-13 | 2010-04-13 | Method of manufacturing light emitting diode device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014246019A Division JP2015065465A (en) | 2014-12-04 | 2014-12-04 | Method of manufacturing light-emitting diode device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013153197A JP2013153197A (en) | 2013-08-08 |
JP5685617B2 true JP5685617B2 (en) | 2015-03-18 |
Family
ID=49049266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013072810A Expired - Fee Related JP5685617B2 (en) | 2013-03-29 | 2013-03-29 | Method for manufacturing light emitting diode device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5685617B2 (en) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69224640T2 (en) * | 1991-05-17 | 1998-10-01 | Lam Res Corp | METHOD FOR COATING A SIOx FILM WITH REDUCED INTRINSIC TENSION AND / OR REDUCED HYDROGEN CONTENT |
JPH0586479A (en) * | 1991-09-30 | 1993-04-06 | Fujitsu Ltd | Film forming method by ecr plasma cvd |
JP3491538B2 (en) * | 1997-10-09 | 2004-01-26 | 日亜化学工業株式会社 | Method for growing nitride semiconductor and nitride semiconductor device |
JPH11214750A (en) * | 1998-01-27 | 1999-08-06 | Sanyo Electric Co Ltd | Manufacture of gallium nitride compound semiconductor light-emitting device |
JP4145437B2 (en) * | 1999-09-28 | 2008-09-03 | 住友電気工業株式会社 | Single crystal GaN crystal growth method, single crystal GaN substrate manufacturing method, and single crystal GaN substrate |
JP3567826B2 (en) * | 1999-11-02 | 2004-09-22 | 日亜化学工業株式会社 | Gallium nitride based compound semiconductor growth method |
JP4698053B2 (en) * | 2001-03-29 | 2011-06-08 | 豊田合成株式会社 | Method for producing group III nitride compound semiconductor |
JP4784012B2 (en) * | 2001-07-27 | 2011-09-28 | 日亜化学工業株式会社 | Nitride semiconductor substrate and manufacturing method thereof |
JP3899936B2 (en) * | 2002-01-18 | 2007-03-28 | ソニー株式会社 | Semiconductor light emitting device and manufacturing method thereof |
JP2003289156A (en) * | 2002-03-28 | 2003-10-10 | Stanley Electric Co Ltd | Gallium nitride based semiconductor crystal growth method and compound semiconductor light emitting device |
-
2013
- 2013-03-29 JP JP2013072810A patent/JP5685617B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013153197A (en) | 2013-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9082934B2 (en) | Semiconductor optoelectronic structure with increased light extraction efficiency | |
KR100735496B1 (en) | Method for manufacturing vertical structure gallium nitride based LED device | |
US8314439B2 (en) | Light emitting diode with nanostructures and method of making the same | |
JP2020505762A (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
JP2016526789A (en) | Insulating layer for planarization and definition of the active region of nanowire devices | |
US9728670B2 (en) | Light-emitting diode and manufacturing method therefor | |
CN101542759B (en) | Semiconductor wafer and semiconductor device and manufacturing method thereof | |
KR100762003B1 (en) | Manufacturing method of vertical structure nitride-based light emitting diode device | |
CN110838538B (en) | A kind of light-emitting diode element and preparation method thereof | |
JP2005191099A (en) | Light emitting diode device | |
CN110828625B (en) | A flip chip and its manufacturing method | |
WO2015027654A1 (en) | Method for preparing gallium nitride-based high-voltage light-emitting diode | |
JP2015065465A (en) | Method of manufacturing light-emitting diode device | |
CN101859835A (en) | Light-emitting diode structure and manufacturing method thereof | |
US20210343902A1 (en) | Optoelectronic semiconductor component having a sapphire support and method for the production thereof | |
KR20100044403A (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
WO2020001007A1 (en) | Light emitting diode | |
JP5685617B2 (en) | Method for manufacturing light emitting diode device | |
KR100868361B1 (en) | Nitride-based semiconductor light emitting device and its manufacturing method | |
KR20130128745A (en) | Light emitting diode including void in substrate and fabrication method for the same | |
JP2005197506A (en) | Gallium nitride group iii-v compound semiconductor light emitting diode and its manufacturing method | |
JP2012079720A (en) | Method of manufacturing group iii nitride semiconductor light-emitting element | |
JP2010157773A (en) | Method of manufacturing light emitting diode device | |
CN101859844A (en) | Light-emitting diode structure and manufacturing method thereof | |
CN103956415A (en) | Method for preparing GaN-based light-emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140325 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5685617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |