JP5676924B2 - 投影装置及び投影方法 - Google Patents

Description

本発明は、台形補正を適用して画像を投影する技術に関する。

液晶プロジェクタ等の投影装置は、設置場所が限られる場合や、観測者の視界を妨げないように設置する場合等、スクリーン等の投影面に対して正対しない位置から、上向きや下向き等の方法で投影しなければならないことがある。このような場合、光軸と投影面がなす角度が、予め設定された適切に投影可能な角度と異なるため、投影面に投影される被投影画像には歪みが生じる。例えば、矩形の画像を表示した場合は台形状の歪み（キーストーン歪み）が生じる。

このように投影面への投影方法によって生じた被投影画像の歪みを、投影画像に台形補正（台形歪み補正、キーストーン補正）を行うことによって、被投影画像を矩形状に補正する技術が知られている。投影装置の中には、投影装置の傾斜角度や投影された被投影画像の形状から、投影面における画像の歪みを検出し、自動で台形補正を行う機能を備えるものも存在する。

近年、デジタルテレビ放送の開始等により、映像コンテンツの解像度（画素数）は高くなってきており、高解像度の映像コンテンツを、投影装置を用いて視聴する需要も増えつつある。投影装置において高解像度の映像コンテンツを投影するためには、映像コンテンツの１フレームにかかる時間が一定であるため、画素数の増加にしたがって、１画素を処理するためのクロックを高速化して、多画素の映像コンテンツの再生を実現していた。

しかしながら、高解像度の映像コンテンツを投影装置で投影しつつ、台形補正を行う場合、台形補正に係る乗算処理やメモリアクセスを必要とするため、次のような問題がある。即ち、多画素の映像コンテンツを再生するために高速クロックを必要とする場合、台形補正に係る乗算処理やメモリアクセスを１フレーム内に完了できず、映像のフレームレートが破綻することがあった。

特許文献１には、上述したような多画素の映像コンテンツを、映像の色情報のビット数を低減することでフレームレートの破綻を防ぐ技術が開示されている。

特開２００７−２５１７２３号公報

しかしながら、特許文献１では色情報のビット数を低減するため、投影される画像において画質劣化が生じる。また、画像の拡大処理を伴う台形補正処理においては、色情報のビット数の低減による画質劣化が、顕著に現れてしまうことがあった。

また、多画素の映像コンテンツを分割し、複数の画像処理回路で台形補正処理を並列に行うことによって、映像コンテンツの処理に要する時間を短縮する方法が考えられるが、以下のような問題が考えられる。

例えば、投影面であるスクリーンに対して、投影装置が図３（ａ）のような矩形画像をスクリーンの下方から打ち上げる形で投影する場合、スクリーン上に投影された被投影画像は図３（ｂ）のように台形状に変形する。矩形画像を分割しない場合、台形補正処理によって図３（ｃ）のような台形型に矩形画像を変形させて投影することにより、図３（ｄ）のようにスクリーンに歪みを補正した、矩形画像と相似形の画像を投影することができる。このとき、図３（ａ）のように投影する画像をＤ１からＤ４の、垂直方向に４等分した領域に分類すると、台形補正によってそれぞれの領域は図３（ｃ）のようにそれぞれ異なる大きさの台形型に変形される。具体的には、それぞれの領域は、投影面までの光学的な距離の違いによって水平及び垂直方向の縮小率が変化するため、台形補正後はＤ４からＤ１の順に領域が小さくなっている。

投影画像を複数の分割画像に分割して台形補正を行う場合、それぞれの分割画像から台形補正を行って得られた補正画像は水平及び垂直方向に縮小変形するため、画素値が存在しない領域が含まれることになる。即ち、台形補正を適用する回路は分割画像を格納可能な容量を有するメモリを備えるが、台形補正を適用して新たに得られた補正画像をメモリに格納すると、水平及び垂直方向に縮小されているためメモリには画素値が存在しないラインのアドレスが含まれる。

このため、複数の分割画像のそれぞれを台形補正して得られた複数の補正画像を図３（ｃ）のように１つの連結された台形画像として投影するためには、次のように処理する必要がある。即ち、複数の補正画像をメモリから読み出した後、画素値が存在しないラインを取り除いて１つの連結された台形画像に合成する処理が、投影する矩形画像を分割しない場合に比べて必要となってしまう問題が考えられる。

本発明は、上述の問題点に鑑みてなされたものであり、画像を分割して台形補正処理を並列に行うことにより、処理に要する時間を短縮する、または画質劣化を低減することを目的とする。

本発明に係る投影装置は、投影装置であって、投影面と前記投影装置との位置関係を検出する検出手段と、前記投影面と前記投影装置との位置関係に応じて、画像を第１の領域と第２の領域とに分割する分割手段と、前記第１の領域に対応する画像に対して台形補正を行う第１の処理手段と、前記第２の領域に対応する画像に対して台形補正を行う第２の処理手段と、前記第１の処理手段によって台形補正が行われた画像と、前記第２の処理手段によって台形補正が行われた画像とに応じて生成される画像を前記投影面に投影する投影手段とを有し、前記分割手段は、前記投影面と前記投影装置との位置関係に応じて、前記第１の領域の大きさと前記第２の領域の大きさとを異ならせることを特徴とする。また、本発明に係る投影装置は、投影装置であって、投影面と前記投影装置との位置関係を検出する検出手段と、前記投影面と前記投影装置との位置関係に応じて、画像を複数の領域に分割する分割手段と、前記複数の領域のうちの各領域に対応する画像に対してそれぞれ台形補正を行う複数の処理手段と、前記複数の処理手段によってそれぞれ台形補正が行われた複数の画像に応じて生成される画像を前記投影面に投影する投影手段とを有し、前記分割手段は、前記投影面と前記投影装置との位置関係に応じて、前記複数の領域のうちの一つの領域の大きさを他の領域の大きさと異ならせることを特徴とする。

このような構成により本発明によれば、多画素の画像を分割して台形補正処理を並列に行うことにより、処理に要する時間を短縮する、または画質劣化を低減することを可能とする。

実施形態に係る液晶プロジェクタの機能構成を示すブロック図。 実施形態に係る画像分割部の機能構成を示すブロック図。 垂直方向の台形補正処理を説明するための図。 実施形態１の画像分割部における投影画像の書き込みを説明するための図。 実施形態に係る画像処理部の機能構成を示すブロック図。 実施形態１の投影画像の分割方法を説明するための図。 実施形態１の各画像処理部から出力される補正画像の例を示した図。 実施形態１の台形補正処理のフローチャート。 実施形態２の画像分割部における投影画像の書き込みを説明するための図。 実施形態２及び３の投影画像の分割方法を説明するための図。 実施形態２及び３の分割画像と補正画像の対応を説明するための図。 実施形態２及び３の投影画像を分割する際のタイミングチャート。 実施形態２の台形補正処理のフローチャート。 実施形態３の台形補正処理のフローチャート。

（実施形態１）
以下、本発明の好適な一実施形態について、図面を参照して詳細に説明する。なお、以下に説明する一実施形態は、投影装置の一例としての、投影画像を分割し、分割したそれぞれの画像に台形補正処理を適用することが可能な液晶プロジェクタに、本発明を適用した例を説明する。

図１は、本発明の実施形態に係る液晶プロジェクタ１００の機能構成を示すブロック図である。
制御部１０１は、例えばＣＰＵであり、不図示の不揮発性メモリに記憶されている、液晶プロジェクタ１００の各ブロックの制御プログラムを、不図示のＲＡＭに展開して実行することにより、液晶プロジェクタ１００の各ブロックの動作を制御する。操作部１０２は、電源ボタンやカーソルキー等の液晶プロジェクタ１００が備えるユーザからの入力を受け付ける入力インタフェースであり、ユーザによってなされた操作を制御部１０１に伝送する。第１赤外線受信部１２１及び第２赤外線受信部１２２は、液晶プロジェクタ１００の前後面に設けられた赤外線信号を受光するブロックである。第１赤外線受信部１２１及び第２赤外線受信部１２２は、操作部１０２と同様に、ユーザがリモートコントローラを操作することにより送信された赤外線信号を解析し、ユーザによってなされた操作を制御部１０１に伝送する。また表示部１２７は、例えば小型ＬＣＤ等の表示装置であり、表示制御部１２８によって制御され、ユーザに対し液晶プロジェクタ１００の設定の通知や、ＧＵＩデータ等を表示する。

アナログ入力部１１０、デジタル入力部１１２、ＵＳＢ Ｉ／Ｆ１１３、カードＩ／Ｆ１１４、通信部１１５、及び内蔵メモリ１１６は、いずれも液晶プロジェクタ１００が備える、映像信号の入力を受け付けるインタフェースである。アナログ入力部１１０は、アナログ映像信号が入力された場合、入力されたアナログ映像信号はＡ／Ｄ変換部１１１でデジタル映像信号に変更された後、画像分割部１３３に入力される。また、各入力インタフェースからは、映像信号に限らず、画像ファイルや動画像ファイル等が入力され、ファイル再生部１３２によって液晶プロジェクタ１００で再生可能な映像信号に変換された後、画像分割部１３３に伝送される。

画像分割部１３３は、入力された映像信号の１フレームに係る１つの画像（投影画像）を複数の画像（分割画像）に分割して出力する。本発明では、１つの画像処理部のみで種々の画像処理を適用する際に処理に時間を要すため、提示する画像が規定のフレーム数／秒を実現できないような高解像度の（画素数が多い）画像を処理することを前提とする。このため本実施形態の液晶プロジェクタ１００は、第１画像処理部１１７、第２画像処理部１１８、第３画像処理部１１９、第４画像処理部１２０の４つの画像処理部を備え、画像分割部１３３は投影画像を４つの領域に分割し、各画像処理部に出力する。なお、画像を提示するタイミングについては、入力された映像信号とともに受信する垂直同期信号（ＶＳＹＮＣ）及び水平同期信号（ＨＳＹＮＣ）基づいて行われる。

第１画像処理部１１７、第２画像処理部１１８、第３画像処理部１１９、及び第４画像処理部１２０は、それぞれ入力された画像に対し、後述する液晶部１０４に画像を提示するために、種々の画像処理を適用し、液晶駆動部１０５に出力する。例えば、入力された画像を液晶部１０４の表示解像度に変換する解像度変換処理や、色調補正及びガンマ補正処理等を行う。また液晶部１０４が交流駆動を行う場合は、入力された映像信号のフレーム数を倍にして出力することにより、液晶部１０４において電圧方向がいずれであっても画像を表示可能とする。なお、本発明では各画像処理部において、スクリーンに対して斜め方向から映像を投影した際に、被投影画像が例えば台形状に歪んでしまう場合に、歪みを打ち消すように画像の形状を変形させる台形補正（キーストーン補正）処理を行う。台形補正処理は、例えば傾きセンサ１３４において検出された液晶プロジェクタ１００の傾斜角度や、撮像部１２４を備える場合は投影面に投影された所定パターンの形状の歪みを把握することにより、例えば投影対象のスクリーンの端辺等、スクリーンの形状を検出することにより台形補正の補正量を決定して行われる。台形補正処理において、傾斜角度の情報だけでなく、投影光学系１０７のズーム状態や光学特性情報を用いることで高精度な台形補正処理を行うことが可能であり、これらの情報は制御部１０１が台形補正後の画像端点の座標情報とともに各画像処理部に提供する。また、例えばユーザが操作部１０２を操作し、任意の台形補正の補正量を設定する場合は、各画像処理部は設定された値に基づいて台形補正処理を行う。台形補正処理では、後述する液晶部１０４に形成される画像の水平及び垂直方向の少なくとも一方に対して、縮小率を変更することにより、投影面上の台形状の歪みを相殺して、被投影画像を正常なアスペクト比の矩形画像に近づけることができる。

液晶駆動部１０５は、各画像処理部で種々の画像処理が適用された画像を、１つの画像の形に合成して液晶部１０４に出力する。具体的には、液晶駆動部１０５では、例えば投影する合成画像のラスタスキャン順になるように、各画像処理部の内部メモリから当該内部メモリのアドレス順に読み出されて入力される画素信号を、液晶部１０４に出力して表示させる。液晶部１０４は、例えば１枚のフルカラー液晶素子や、ＲＧＢそれぞれの液晶素子等であり、液晶駆動部１０５が、入力された画素信号に基づいて各画素への電圧出力を変化させることにより、液晶素子上に投影画像（補正画像）を形成する。液晶部１０４に形成された画像は、光源制御部１０８によって駆動された光源１０６によって、投影光学系１０７を介して外部のスクリーン（投影面）に結像（投影）される。光源１０６は、例えばスクリーン測光部１２５で測定された投影面上の輝度レベルが適正となるように算出された光量値に従って、光源制御部１０８によって光量を制御される。光源１０６の光量の情報は、光路上に設けられた光源測光部１２６のセンサによって検出され、光源制御部１０８にフィードバックされる。また投影光学系１０７は、ズームレンズ、焦点レンズ、シフトレンズ等で構成されるレンズ群であり、光学系制御部１０９によって駆動され、投影された画像のズーム倍率変更、焦点調整、投影位置制御等が可能である。例えば、焦点検出部１２３によって検出された、スクリーンと液晶プロジェクタ１００との距離から、焦点距離を算出し、制御部１０１は算出された焦点距離に基づいて、光学系制御部１０９に投影光学系１０７が有する焦点レンズを駆動させる。

電源入力部１３０は、外部から交流電力の入力を受け付けるインタフェースであり、入力された交流電力を所定の電圧に整流し、電源部１０３に供給する。電源部１０３は、電源駆動を行う液晶プロジェクタ１００の各ブロックに対し、制御部１０１を介して電力供給を行うブロックである。また電源部１０３は、バッテリ１２９に対して電力供給を行うことによりバッテリ１２９に蓄電し、電源入力部１３０に交流電力の入力がない際にも予備電力としてバッテリ１２９を利用することが可能である。タイマ１３１は、液晶プロジェクタ１００の各ブロックの処理に係る動作時間等を検出するタイマである。

このような構成をもつ本実施形態の液晶プロジェクタ１００において、投影する１つの画像を複数の画像に分割して、それぞれについて台形補正処理を行った後、台形補正が適用された１つの画像として投影する際の全体的な処理を、詳細に説明する。

本実施形態では、第１画像処理部１１７、第２画像処理部１１８、第３画像処理部１１９、第４画像処理部１２０のそれぞれから、投影画像を４等分した大きさの、台形補正を適用した補正画像を液晶駆動部１０５に出力する。各画像処理部から液晶駆動部１０５に出力される補正画像は、画素値が存在しないラインによる画像の不連続を考慮した、複数の補正画像を１つの連結画像に合成する処理が必要ない画像となっている。具体的には、台形補正を行って液晶部１０４に形成される、画素値が存在しないラインを含んだ矩形画像を４等分した画像となっている。

具体的には、図３（ａ）のような投影画像に対し、台形補正を行って液晶部１０４に形成される補正画像は図３（ｃ）のようになるため、各画像処理部から出力される補正画像は、図７のようになる。図７は、各画像処理部から出力される補正画像であり、最終的に液晶部１０４に形成される矩形画像を、垂直方向に４等分した画像になっている。即ち、各画像処理部において図７のような補正画像を生成する場合、複数の補正画像を、画素値が存在しないラインをソートした１つの連結画像に合成する処理を行うことなく、液晶駆動部１０５に連結画像を出力することが可能となる。つまり第１画像処理部１１７から順に、それぞれの画像処理部で得られた補正画像をアドレス順に読み出して液晶駆動部１０５に出力することで、連結画像がラスタスキャン順に液晶駆動部１０５に入力されたことと等しい効果を奏する。つまり即ち、第１画像処理部１１７から順に、それぞれの各画像処理部で得られた補正画像を、台形補正処理を行わずに投影する場合と同じアドレス順に読み出すことにより、連結画像のラスタスキャンする前と変わらないアドレス順に読み出すことができる。

以下、画像分割部１３３の内部構成を示した図２のブロック図を用いて、画像分割部１３３の具体的な処理について説明する。
デジタル入力部１１２等の入力インタフェースから入力された、映像信号の１フレームに係る画像は、制御部１０１によって画像分割部１３３に入力される。本実施形態では、画像分割部１３３において、入力された画像をまずは図４（ａ）のように垂直方向に４つの等しい大きさの領域に分割するものとする。このため画像分割部１３３には図２のように、分割された画像を記憶する第１分割メモリ２０１、第２分割メモリ２０２、第３分割メモリ２０３、及び第４分割メモリ２０４を備える。また画像分割部１３３は、分割された画像の記憶されるアドレスの管理や、各画像処理部への入出力のタイミングを制御する、第１分割メモリ制御部２０５、第２分割メモリ制御部２０６、第３分割メモリ制御部２０７、及び第４分割メモリ制御部２０８を備える。

画像分割部１３３に入力された１つの画像は、制御部１０１の指示により、分割する領域の画像をそれぞれの分割メモリに書き込むことにより分割する。画像分割部１３３に入力される画像は、例えば、ラスタスキャンの走査方向に従って走査順に読み込まれるため、本実施形態のように垂直方向に４分割する際は、映像信号とともに入力されるＶＳＹＮＣを利用する。なお、本実施形態ではラスタスキャンの走査方向は水平方向（左から右）で一定であるものとし、画像において左上の画素から水平方向のラインの画素を読み込んだ（走査）後、下のラインの左端の画素から水平方向への走査を繰り返すものとする。第１分割メモリ制御部２０５、第２分割メモリ制御部２０６、第３分割メモリ制御部２０７、及び第４分割メモリ制御部２０８は、入力されたＶＳＹＮＣの４分の１の期間でパルスを発生するＱＶＳＹＮＣを生成する。例えば図４（ａ）のような、水平方向Ｈｔ画素、垂直方向Ｖｔ画素の画像の場合、ＶＳＹＮＣは画像の左上の画素から、垂直方向にＶｔラインを読み込むごとにパルスが発生するため、ＱＶＳＹＮＣはＶｔ／４ラインを読み込むごとに発生する。そして、それぞれの分割メモリ制御部は図４（ｂ）のタイムチャートように、それぞれ異なるＱＶＳＹＮＣで分割メモリへの書き込み許可信号、チップセレクト（ＣＳ）信号、及び書き込みアドレスの情報を送信する。これにより、ラスタスキャン順に入力された画像信号は、垂直方向のライン毎に、書き込みが許可されている分割メモリに書き込まれるため、４つの分割メモリに分割されることになる。即ち、図４（ａ）のＤ１は第１分割メモリ２０１に、Ｄ２は第２分割メモリ２０２に、Ｄ３は第３分割メモリ２０３に、Ｄ４は第４分割メモリ２０４に書き込まれることになる。

このようにそれぞれの分割メモリに読み込まれて分割された画像信号は、さらに第１セレクタ２０９、第２セレクタ２１０、第３セレクタ２１１、第４セレクタ２１２を制御することにより、各画像処理部で台形補正処理を適用するための分割画像を出力する。本実施形態では、各画像処理部から出力される補正画像が、液晶部１０４に形成される矩形画像を等分割した画像（等分割画像）となるように、画像分割部１３３から各画像処理部に出力する際の各分割メモリの読み出し、及び各セレクタの動作を制御する。具体的には、例えば図６（ａ）のようにそれぞれ隣り合う分割画像で部分的に重複する領域（オーバーラップ領域）を有するように、分割メモリ及びセレクタの動作を制御する。

即ち、各画像処理部に出力する分割画像には、投影画像を４等分した画像の領域（Ｄ１〜Ｄ４）のいずれかと、その領域に隣接する領域から、予め定められたライン数の画像の領域が含まれる。図６（ａ）の例では、垂直方向に投影画像を４分割したＶｔ／４ラインの領域に、オーバーラップ領域として隣接する領域のＶｓラインをそれぞれ含めている。このように、各画像処理部に投影画像を等分割画像より広い領域の画像を出力することで、台形補正を行った場合に画素値が存在しないラインとなってしまうアドレスに、隣接する等分割画像に台形補正を行って得られた画素値の情報を記憶することが可能である。

なお、オーバーラップ領域を定める、予め定められたライン数の情報は、例えば不図示の不揮発性メモリに記憶されていればよく、投影画像が画像分割部１３３に入力されるとともに、制御部１０１が読み出して画像分割部１３３に伝送すればよい。なお、本実施形態では、オーバーラップ領域を定めるライン数の情報は予め定められているものとして以下に説明するが、例えばユーザが操作部１０２を用いて設定可能であってもよい。また、本実施形態では、各当分割画像の領域の上下方向にそれぞれオーバーラップ領域を含めているが、これは液晶プロジェクタ１００が、スクリーンの下方から投影を行う場合だけでなく、スクリーンの上方から投影を行う場合にも対応可能とするためである。

第１セレクタ２０９、第２セレクタ２１０、第３セレクタ２１１、及び第４セレクタ２１２は、図６（ｂ）のようにＶＳＹＮＣ信号に合わせて、それぞれ分割メモリから読み出された画像を、後段の画像処理部に出力する。このとき、制御部１０１は、各分割メモリから同時に読み出しを行わないように、それぞれの分割メモリ制御部及びセレクタを制御するものとする。

なお、分割メモリからの読み出しクロックは、書き込みクロックよりも低速でよい。読み出しクロック速度を、書き込みクロック速度の四分の一にすると、１フレーム期間で４個のメモリから全てのデータを読み出すことになる。本実施形態の場合、第１分割メモリ２０１〜第４分割メモリ２０４の全データに加え、オーバーラップ領域分の最大２Ｖｓライン分が第１セレクタ２０９〜第４セレクタ２１２に送られる。このため、書き込みクロックの４分の１の速度以下で読み出す場合は、１フレーム期間でデータの読み出しが完了しないため、処理の遅延や画像の更新の破綻を招く。即ち、メモリの読み出しクロック速度を書き込みクロックの速度の４分の１よりも速くすれば、１フレームでデータの読み出しを完了できる。

画像分割部１３３で分割された４つの画像信号は、４つの画像処理部で並列して画像処理が適用される。第１画像処理部１１７、第２画像処理部１１８、第３画像処理部１１９、及び第４画像処理部１２０は、全て同じ構成を備えるため、以下、第１画像処理部１１７を例にとって、各画像処理部での処理について説明する。

図５（ａ）は第１画像処理部１１７の機能構成を示すブロック図である。
第１画像処理部１１７に入力された画像信号は、第１画像処理メモリ制御部５０５によって第１画像処理メモリ５０６の指定されたアドレスに記憶された後、制御部１０１の指示により解像度変換部５０１に伝送され、解像度変換処理が適用される。解像度変換部５０１では、液晶部１０４の設定にあわせ、入力された画像を所定の解像度に変換し、再び第１画像処理メモリ制御部５０５によって第１画像処理メモリ５０６の指定されたアドレスに記憶される。なお、本実施形態では第１画像処理メモリ５０６は、第１画像処理部１１７での種々の画像処理を行うために必要な最低限の容量をもつ場合を想定する。即ち、解像度変換部５０１から出力された画像は、第１画像処理メモリ５０６の先頭アドレスから記憶され、第１画像処理部１１７に入力された画像が記憶されているアドレスに上書きされて記憶される。ただし、第１画像処理メモリ５０６が十分な領域を持つ場合は、解像度変換処理が適用された画像と、第１画像処理部１１７に入力された画像とは、別々にアドレスに記憶され、共存可能であってもよい。

解像度変換部５０１によって解像度変換がなされた画像は、台形補正部５０２で台形補正処理が適用される。ここで、図５（ｂ）のブロック図を用いて、台形補正部５０２の機能構成についてさらに詳細に説明する。

台形補正メモリ制御部５１１は、台形補正部５０２の処理を制御するブロックである。台形補正メモリ制御部５１１は、制御部１０１の指示を受けて第１画像処理メモリ５０６から台形補正処理を適用する、解像度変換部５０１で解像度変換が適用された画像を取得し、ブロックメモリ５１２に記憶する。このとき、台形補正メモリ制御部５１１が読み出した画素の情報、及び読み出した画素が記憶されるブロックメモリ５１２のアドレスの情報は、後述する座標演算部５１４で決定される。

座標演算部５１４は、制御部１０１から傾斜角度、投影光学系１０７のズーム状態、光学特性情報、台形補正後の画像の４隅の端点の座標値を制御部１０１から受信する。そして、座標演算部５１４は、受信した情報を基に台形補正後の画像の座標と、台形補正後の画像の対応関係を表す座標対応情報を算出する。座標対応情報とは、台形補正後の任意の座標の画素の情報が、第１画像処理メモリ５０６に記憶されている分割された画像のうち、どのアドレスに記憶されている画素の情報であるかを表す情報である。なお、本実施形態では、台形補正前の画像の画素から台形補正後の画素の情報を抽出して配置することにより台形補正を行う方法について説明するが台形補正の手法はこれに限らず、例えば補正前の複数の画素の色情報から、補正後の画素の色情報を算出してもよい。このようにして算出された座標対応情報は台形補正メモリ制御部５１１に伝送され、台形補正メモリ制御部５１１は座標対応情報を基に、第１画像処理メモリ５０６から画像の情報を読み出し、ブロックメモリ５１２に記憶させる。このとき、ブロックメモリ５１２には、台形補正後の画像の情報がラスタスキャンの順に記憶されているものとする。

フィルタ処理部５１３は、ブロックメモリ５１２に記憶する台形補正処理を適用する画像に対し、例えば拡大・縮小処理や、台形補正処理に伴う折り返し歪み除去等の処理を行う二次元フィルタである。フィルタ処理部５１３は、ブロックメモリ５１２に記憶する画像に補間処理を適用した後、得られた画像を再び第１画像処理メモリ５０６に、ラスタスキャンの順にアドレスに配置されるように出力する。なお、第１画像処理メモリ５０６への台形補正処理が適用された画像の記憶されるアドレスは、第１画像処理メモリ制御部５０５によって制御される。また、フィルタ処理部５１３で画像縮小処理を行った場合は、画素値が存在しない画素である無信号部が生じるため、不図示のマスキング回路を用いてその無信号部にブランキング等のマスク信号を付加してもよい。

なお、本実施形態では台形補正部５０２での台形補正処理を適用し、第１画像処理メモリ５０６に補正画像を書き込む際に、最終的に第１画像処理部１１７から出力される画像（抽出画像）の情報のみを抽出して書き込むものとする。即ち、各画像処理部にはオーバーラップ領域の情報を含む分割画像が入力されているため、各画像処理部で台形補正処理を行って得られた補正画像には、重複する画像が含まれることになる。このため、台形補正メモリ制御部５１１は、フィルタ処理部５１３での補間処理が完了した際に、最終的に各画像処理部から出力する画像を、座標対応情報を参照して抽出し、画像処理メモリに書き込む。例えば、第２画像処理部１１８の台形補正部５０２では、液晶駆動部１０５に出力して液晶部１０４に形成する画像の、Ｖｔ／４＋１ラインからＶｔ／２ラインまでの領域に含まれる画像の情報を、補正画像から抽出する。即ち、台形補正メモリ制御部５１１は、フィルタ処理部５１３での補間処理が適用された補正画像のうち、Ｖｔ／４＋１からＶｔ／２ラインの領域を座標対応情報から算出し、当該領域のみを第１画像処理メモリ５０６に記憶するように制御する。

また台形補正部５０２から出力される画像のサイズは、パネルに対して均等に４等分された形が最も望ましい。４等分で出力することで、第１画像処理部１１７内の台形補正以降のガンマ補正、むら補正といった処理のクロックを最も下げることができるためである。ただし、第１画像処理部１１７〜第４画像処理部１２０は最大でオーバーラップ領域を含む入力解像度分までは出力可能なため、例えば第１画像処理部１１７がＶｔ／４−Ｖｕラインを出力、第２画像処理部１１８はＶｔ／４＋Ｖｕライン分の画像を出力してもよい。即ち、本実施形態では等分割の場合のみ説明するが、液晶駆動部１０５に４つの画像処理部から液晶部１０４の解像度分の画像が出力されればよい。

（台形補正処理）
このような構成をもつ本実施形態の台形補正部５０２で実行される台形補正処理について、図８のフローチャートを用いて説明する。なお、本台形補正処理は、傾きセンサ１３４で液晶プロジェクタ１００の傾斜角度が検出され、かつ投影画像が画像分割部１３３においてオーバーラップ領域を含む分割画像に分割されて各画像処理部に入力された際に、制御部１０１が開始するものとして説明する。しかしながら本台形補正処理は、少なくとも画像処理部での台形補正処理を適用する前に、制御部１０１によって開始されればよい。

Ｓ８０１で、制御部１０１は傾きセンサ１３４から現在の液晶プロジェクタ１００の傾斜角度の情報を取得し、液晶プロジェクタ１００とスクリーンとの位置関係を把握する（角度検出）。制御部１０１は得られた傾斜角度の情報から、スクリーン上に投影された画像が、投影する画像と相似形に表示されるために、必要な補正量を算出する（Ｓ８０２）。具体的には制御部１０１は、例えば投影画像がＨｔ×Ｖｔ画素の画像であった場合、得られた傾斜角度の情報から、投影された画像が投影画像と相似形に表示される、図４（ｃ）のような台形の４つの端点の情報を算出する。

Ｓ８０３で、制御部１０１はＳ８０２で算出した補正量の情報から、画像処理メモリに記憶されている全ての画素の、台形補正処理後の座標を表す座標対応情報を算出する。そして、制御部１０１は座標対応情報を用いて、各画像処理部から出力する、液晶部１０４に形成する画像を等分割した領域に含まれる画像信号が、各画像処理メモリに記憶されている画像信号に台形補正処理後に含まれているかを判断する（Ｓ８０４）。具体的には、例えば第２画像処理部１１８の場合、制御部１０１はまず、第２画像処理メモリ５０７に記憶されている画像の４つの端点の画素の台形補正処理後の座標情報を、座標対応情報を用いて算出する。そして制御部１０１は、４つの端点の台形補正処理後の垂直座標が、第２画像処理部１１８から出力されて液晶部１０４に形成される画像の領域である、Ｖｔ／４＋１ラインからＶｔ／２ラインの垂直座標を含んでいるか否かを判断する。

制御部１０１は、全ての画像処理部において台形補正処理後の画像の領域が、液晶駆動部１０５に出力する画像を含んでいると判断された場合は、処理をＳ８０５に移す。そして、制御部１０１は、全ての画像処理部の台形補正部５０２に、座標対応情報に従って台形補正処理を行わせ、各画像処理部から出力する領域の画像信号を抽出して画像処理メモリに記憶させ、台形補正処理を完了する。

なお、台形補正処理が適用されて画像処理メモリに記憶された補正画像は、制御部１０１により液晶部１０４に形成する画像の例えばラスタスキャン順となるように、各画像処理部のアドレス順に読み出されて液晶駆動部１０５に入力される。具体的には、本実施形態では液晶部１０４に形成される画素値が存在しないラインを含む画像を、垂直方向に４分割した画像が各画像処理部の画像処理メモリに記憶される。このため、制御部１０１は第１画像処理メモリ５０６からアドレス順に画像を読み込んで液晶駆動部１０５に出力させる。そして、第１画像処理メモリ５０６に記憶されている画像の読み出しが完了した後、第２画像処理メモリ５０７からアドレス順に画像を読み込んで液晶駆動部１０５に出力する。このようにすることで、液晶駆動部１０５には液晶部１０４に形成する画像がラスタスキャン順に入力されるため、複数の画像処理部に記憶されている画像を合成する処理を行うことなく、台形補正を行った画像を走査方向順に液晶駆動部１０５に出力できる。

Ｓ８０４で、少なくとも１つの画像処理部において台形補正処理後の画像の領域が、液晶駆動部１０５に出力する画像を含んでいないと判断された場合、制御部１０１は処理をＳ８０６に移し、台形補正処理を行わずに台形補正処理を完了する。即ち、台形補正処理において、各画像処理部にオーバーラップ領域として含めた画像を参照しても、液晶部１０４に形成する画像を垂直方向に４分割した画像のうち、対応する領域の補正画像を生成できない場合、制御部１０１は台形補正処理を行わないと判断する。つまり、台形補正部５０２での台形補正処理は、予め定められているオーバーラップ領域のライン数によって限界量が制限される。

この場合、各画像処理部の台形補正部５０２における台形補正処理は行わない。しかし制御部１０１の指示により、各画像処理メモリ制御部は、オーバーラップ領域を含まない画像のみを各画像処理メモリに記憶するよう、必要のない領域の画像の情報をアドレスから削除する。そして液晶駆動部１０５には、投影画像を４分割した画像が各画像処理部から順に出力されるよう、制御部１０１は各画像処理メモリからの読み出しを制御する。

なお、台形補正処理を適用しないと判断した場合、制御部１０１は例えば不図示の不揮発性メモリに記憶されている、台形補正制限を越えてしまうため補正処理を行わないことを示すＯＳＤ画像を、投影光学系１０７を介してスクリーンに投影させてもよい。また、制御部１０１は台形補正処理が適用不可能なことをユーザに通知するために、不図示のスピーカより警告音を出力してもよい。

なお、本実施形態ではオーバーラップ領域を含む画像を用いても、台形補正処理後に液晶部１０４に形成する画像を等分割した画像を出力できないと判断した場合、台形補正処理を行わないものとして説明したが、本発明の実施はこれに限らない。例えば、制御部１０１は、各画像処理部においてオーバーラップ領域の画像を用いて、可能な限り最大量の台形補正を行った画像を、液晶駆動部１０５に出力させるようにしてもよい。また、本実施形態では各画像処理部が有する画像処理メモリの先頭アドレスから、第１画像処理メモリ、第２画像処理メモリ、第３画像処理メモリ、第４画像処理メモリの順に読み出して投影すると、ラスタスキャン順に投影されるものとして説明した。しかしながら本発明の実施はこれに限らず、台形補正を行って投影する場合に、少なくとも台形補正を行わずに投影を行う際に読み出すアドレス順と同じアドレス順に読み出して投影した場合に、ラスタスキャン順に投影されればよい。

以上説明したように、本実施形態の投影装置は、台形補正を行って投影画像を投影する際に、投影画像を分割し、それぞれについて台形補正を適用して得られた補正画像を台形補正を適用する前と変わらないアドレス順に読み出して、複数の補正画像を、連結した１つの画像として投影する。具体的には投影装置は、１つの投影画像を複数の分割画像に分割する際に、少なくとも隣り合う分割画像間において重複する画像の領域を有するように投影画像を分割する。分割された複数の分割画像に対して、それぞれに係る補正量の台形補正を適用し、得られた補正画像から抽出した画像を、それぞれアドレス構造を有する複数の記憶領域に記憶させる。そして、複数の記憶領域のそれぞれから台形補正を行わずに投影する場合に読み出すアドレス順と同じアドレス順に画像を読み出すことにより、走査方向の順に読み出した、複数の補正画像から抽出された画像が連結された１つの画像として投影面に投影する。なお、複数の記憶領域に画像を記憶する際、投影画像を複数の分割画像の数に等分割した大きさであり、投影面に投影した際に、被投影画像の台形状の歪みが補正された画像として連結されるような画像を、複数の補正画像のそれぞれから抽出して記憶する。

これにより投影装置は、分割した画像に対して複数の画像処理回路で台形補正を行った後、複数の補正画像を合成する処理を行うことなく、投影画像に対して台形補正を行った画像を走査方向の順に読み出して投影することと等価な効果を得ることができる。

（実施形態２）
前述の実施形態１では、投影画像を垂直方向に等分割した画像と、当該等分割した画像に隣り合う画像から予め定められたライン数の画像とを各画像処理部に出力して台形補正処理を行い、必要な領域の画像を抽出して液晶駆動部に出力する方法について説明した。本実施形態では、上述した方法とは異なり、各画像処理部に出力した画像に台形補正処理を行って得られた補正画像が、そのまま液晶駆動部に出力する画像となるように投影装置の傾きによって投影画像の分割方法を変更する方法について説明する。なお、以下に説明する本実施形態の投影装置の一例である液晶プロジェクタは、実施形態１と同様の機能構成をもつため、各ブロックの説明は省略する。

本実施形態では、各画像処理部の台形補正部５０２で台形補正を行って液晶駆動部１０５に出力する画像は、最終的に液晶部１０４に形成される画像を、中心を通る２つの直交するラインで４分割した画像となる。例えば、液晶プロジェクタ１００がスクリーンの下方から投影を行う場合、液晶部１０４には台形補正が適用された、図１１（ｂ）、（ｄ）のような画像が形成されるように、各画像処理部において図のように分割された補正画像を出力する。また、液晶プロジェクタ１００がスクリーンの左方から投影を行う場合、液晶部１０４には図１１（ｆ）、（ｈ）のような画像が形成されるように、各画像処理部において図のように分割された補正画像を出力する。この場合、画像分割部１３３は、それぞれ液晶プロジェクタ１００と投影面であるスクリーンとの位置関係から、各画像処理部に出力する画像をそれぞれ図１１（ａ）、（ｃ）、（ｅ）及び（ｇ）のように分割方法を異ならせて出力することになる。なお、図１１の例では投影画像を分割するラインの交点である分割中心は、液晶プロジェクタ１００とスクリーンの位置関係によって変更されていることがわかる。投影画像の分割中心は、液晶プロジェクタ１００の傾斜角度によって連続的に変更させてもよいし、予め機定数の分割点を用意して、それらの中から傾傾斜角度量に最適な分割点を選択する方式であってもよい。以下に示す本実施形態では、前者の傾斜角度量によって連続的に投影画像の分割中心を変更する方法について説明する。

以下、画像分割部１３３、及び各画像処理部で行われる具体的な台形補正に係る処理について説明する。
まず画像分割部１３３は、入力された映像信号の１フレームに係る１つの投影画像を、上述したように画像の中心を通る２つの直交するラインで区切られる４つの領域に分割し、第１分割メモリ２０１から第４分割メモリ２０４に記憶する。具体的には、図９（ａ）のように投影画像がＨｔ×Ｖｔ画素の画像であった場合、各分割メモリには投影画像を（Ｈｔ／２）×（Ｖｔ／２）画素の４つの領域に分類した画像がそれぞれ記憶される。

画像分割部１３３は、映像入力インタフェースから入力された１フレームの投影画像を、分割する領域の画像を、書き込みが許可されている分割メモリに書き込むことにより分割する。画像分割部１３３に入力される投影画像はラスタスキャンの走査方向に従って走査順に読み込まれるため、本実施形態ではＶＳＹＮＣ及びＨＳＹＮＣを利用することにより投影画像を４つの領域に分割する。

第１分割メモリ制御部２０５、第２分割メモリ制御部２０６、第３分割メモリ制御部２０７、及び第４分割メモリ制御部２０８は、入力されたＶＳＹＮＣの２分の１の期間でパルスを発生するＷＶＳＹＮＣを生成する。また、各分割メモリ制御部は、入力されたＨＳＹＮＣの２分の１の期間でパルスを発生するＷＨＳＹＮＣを生成する。そして、各分割メモリ制御部は、図９（ｂ）のタイムチャートのように、それぞれ異なるＷＶＳＹＮＣ及びＷＨＳＹＮＣで分割メモリへの書き込み許可信号、チップセレクト信号、及び書き込みアドレスの情報を送信する。例えば図９（ａ）のように分割する領域をＤ１からＤ４とし、それぞれが第１分割メモリ２０１から第４分割メモリ２０４に分離されて記憶される場合、最初のＷＶＳＹＮＣでは投影画像の上半分のＤ１とＤ３が読み込まれる。投影画像が１ライン読み込まれる際に２回のＷＨＳＹＮＣが発生し、１回目のＷＨＳＹＮＣでは、Ｄ１のラインの画素が第１分割メモリ２０１に読み込まれるように第１分割メモリ制御部２０５は書き込み許可信号を送信する。また２回目のＷＨＳＹＮＣでは、Ｄ３のラインの画素が第３分割メモリ２０３に読み込まれるように第３分割メモリ制御部２０７は書き込み許可信号を送信する。また、次のＷＶＳＹＮＣでは投影画像の下半分のＤ２とＤ４が読み込まれ、１ラインの読み込みで発生する２回のＷＨＳＹＮＣで、Ｄ２とＤ４が読み込まれる。即ち、１回目のＷＨＳＹＮＣでは、Ｄ２のラインの画素が第２分割メモリ２０２に読み込まれるように第２分割メモリ制御部２０６は書き込み許可信号を送信する。また、２回目のＷＨＳＹＮＣでは、Ｄ４のラインの画素が第４分割メモリ２０４に読み込まれるように第４分割メモリ制御部２０８は書き込み許可信号を送信する。このようにして、ラスタスキャン順に入力された画像信号は、読み込み中に発生するＷＶＳＹＮＣ及びＷＨＳＹＮＣによって変更される、書き込みが許可されている分割メモリに書き込まれるため、４つの分割メモリに分割されることになる。

各分割メモリに記憶されて分割された画像信号は、傾きセンサ１３４や撮像部１２４により検出された、液晶プロジェクタ１００とスクリーンとの位置関係によって決定された投影画像の分割方法に従って、後段の各画像処理部に出力される。本実施形態では、例えば決定された分割方法が、図１０（ａ）のように中心から水平方向にＨｓライン、及び垂直方向にＶｓラインずれたラインで投影画像を分割する場合を考える。即ち、上述した分割方法で分割された領域Ｑ１、Ｑ２、Ｑ３、及びＱ４が、それぞれ第１画像処理部１１７、第２画像処理部１１８、第３画像処理部１１９、及び第４画像処理部１２０に出力される画像となる。

ここで、決定した分割方法で分割された画像を各画像処理部に出力する際の各セレクタの動作について説明する。
図１０（ａ）に示した通り、出力する領域Ｑ１〜Ｑ４はそれぞれ各分割メモリに記憶されている、投影画像を４等分した領域Ｄ１〜Ｄ４が以下のように含まれている。
領域Ｑ１：領域Ｄ１の先頭から垂直方向Ｖｕライン＋
領域Ｄ２の先頭から水平方向Ｈｓライン×先頭から垂直方向Ｖｕライン
領域Ｑ２：領域Ｄ１の終端から垂直方向Ｖｓライン＋
領域Ｄ２の先頭から水平方向Ｈｓライン×終端から垂直方向Ｖｓライン＋
領域Ｄ３の全領域＋
領域Ｄ４の先頭から水平方向Ｈｓライン
領域Ｑ３：領域Ｄ３の終端から水平方向Ｈｕライン×先頭から垂直方向Ｖｕライン
領域Ｑ４：領域Ｄ３の終端から水平方向Ｈｕライン×終端から垂直方向Ｖｓライン＋
領域Ｄ４の終端から水平方向Ｈｕライン
このように分割された領域Ｑ１〜Ｑ４の画像（分割画像）を各画像処理部に出力するために、各セレクタから出力される画像データを表したタイミングチャートを図１２に示す。

図１２（ａ）は、水平同期期間での各セレクタからの出力を表しており、ＨＳＹＮＣパルスの入力に同期して第１分割メモリ２０１から第４分割メモリ２０４に記憶されている画像信号が各メモリ制御部によって読み出され、各セレクタから出力されている。なお、図１２（ａ）の例では全てのセレクタから同時に各画像処理部への出力を行っている場合のタイミングチャートとなっている。

図示されている通り、第１セレクタ２０９は第１分割メモリ２０１の先頭アドレスから読み出されたＨｔ／２画素全てを第１画像処理部１１７に出力した後、第３分割メモリ２０３の先頭アドレスから読み出されたＨｓ画素を出力する。また、第３セレクタ２１１は第３分割メモリ２０３の先頭アドレスからＨｓ画素分だけオフセットさせたアドレスから読み出されたＨｔ／２−Ｈｓ＝Ｈｕ画素を第３画像処理部１１９に出力する。同様に第２セレクタ２１０は第２分割メモリ２０２の先頭アドレスから読み出されたＨｔ／２画素全てを第２画像処理部１１８に出力した後、第４分割メモリ２０４の先頭アドレスから読み出されたＨｓ画素を出力する。また、第４セレクタ２１２は第４分割メモリ２０４の先頭アドレスからＨｓ画素分だけオフセットさせたアドレスから読み出されたＨｔ／２−Ｈｓ＝Ｈｕ画素を第４画像処理部１２０に出力する。

また、図１２（ｂ）は垂直同期期間での各セレクタからの出力を表しており、ＶＳＹＮＣパルスの入力に同期して第１分割メモリ２０１から第４分割メモリ２０４に記憶されている画像信号が各メモリ制御部によって読み出され、各セレクタから出力されている。なお、図１２（ｂ）の例では、各セレクタが、ＨＳＹＮＣのタイミングで各画像処理部に出力する画像の出力を示したタイミングチャートとなっている。

図示されている通り、第１セレクタ２０９はＨＳＹＮＣがＶｓ回経過後、第１分割メモリ２０１の先頭アドレスから読み出されたＶｕラインを第１画像処理部１１７に出力する。また、第２セレクタ２１０は第１分割メモリ２０１の先頭アドレスからＶｕライン分だけオフセットされたアドレスから読み出されたＶｔ／２−Ｖｕ＝Ｖｓラインを第２画像処理部１１８に出力する。その後、第２セレクタ２１０は第２分割メモリ２０２の先頭アドレスから読み出されたＶｔ／２ライン全てを、第２画像処理部１１８に出力する。同様に、第３セレクタ２１１はＨＳＹＮＣがＶｓ回経過後、第３分割メモリ２０３の先頭アドレスから読み出されたＶｕラインを第３画像処理部１１９に出力する。また、第４セレクタ２１２は第３分割メモリ２０３の先頭アドレスからＶｕライン分だけオフセットされたアドレスから読み出されたＶｔ／２−Ｖｕ＝Ｖｓラインを第４画像処理部１２０に出力する。その後、第４セレクタ２１２は第４分割メモリ２０４の先頭アドレスから読み出されたＶｔ／２ライン全てを、第４画像処理部１２０に出力する。

また、ＨＳＹＮＣ及びＶＳＹＮＣをまとめて、垂直同期期間での各セレクタの出力を詳細に表すと、図１２（ｃ）のようになる。第２セレクタ２１０及び第４セレクタ２１２は、まず最初Ｖｓ回のＨＳＹＮＣ中に、液晶部１０４に形成される画像の垂直方向のＶｕラインからＶｔ／２ラインに含まれる、領域Ｑ２及びＱ４の画像を出力する。さらに、Ｖｓ回のＨＳＹＮＣ経過後からＶｕ回のＨＳＹＮＣが経過するまで、即ち、垂直同期期間の半分の時間の間までに、第１セレクタ２０９から第４セレクタ２１２の全てが各画像処理部への画像信号の出力を行う。具体的には、第１セレクタ２０９及び第３セレクタ２１１は液晶部１０４に形成される画像の垂直方向の先頭ラインからＶｕラインに含まれる、領域Ｑ１及びＱ３の画像を出力する。また、第２セレクタ２１０及び第４セレクタ２１２は、液晶部１０４に形成される画像の垂直方向のＶｔ／２ラインからＶｔ／２＋Ｖｕラインに含まれる、領域Ｑ２及びＱ４の画像を出力する。即ち、Ｖｔ／２回のＨＳＹＮＣが経過すると、第１セレクタ２０９及び第３セレクタ２１１は、それぞれ第１画像処理部１１７及び第３画像処理部１１９への画像信号の出力を完了する。さらにその後、Ｖｔ／２回のＨＳＹＮＣ経過後からＶｓ回のＨＳＹＮＣが経過するまで、第２セレクタ２１０及び第４セレクタ２１２は液晶部１０４に形成される画像の垂直方向のＶｔ／２＋Ｖｕラインから終端ラインに含まれる領域Ｑ２及びＱ４の画像を出力する。

即ち、本実施形態の画像分割部１３３の各セレクタからの出力に係る、各分割メモリからの読み出しは、Ｖｔ／２＋Ｖｓ回のＨＳＹＮＣ中に完了することが可能であり、１フレーム期間で４つの分割メモリから全ての投影画像の画像信号を読み出すことになる。この場合、各分割メモリからの読み出しクロックは、当該分割メモリへの書き込みクロックよりも低速にすることができる。ただし、第２セレクタ２１０からは第２分割メモリ２０２の全画像信号に加え、第１分割メモリ２０１及び第４分割メモリ２０４の画像信号の一部も第２画像処理部１１８に出力するため、読み出しクロックは次のようにする必要がある。即ち、各分割メモリからの読み出しクロックは、最低でも書き込みクロックの速度の、４分の１の速度よりも速くする必要があり、このようにすることで、１フレーム期間で投影画像の全画像信号を、それぞれの画像処理部に出力するための読み出しを完了できる。なお、各分割メモリに複数のバンクを持たせることで、片方のバンクで書き込みを行うとともに、他方のバンクで読み出しを行うことで、書き込みと読み出しのアドレスが競合しないため、メモリ制御は容易になる。

なお、図２に示した画像分割部１３３の構成では、各分割メモリは２ポートメモリであることを前提として図示したが、本発明の実施はこれに限らず、各分割メモリは１ポートメモリであってもよい。この場合、各分割メモリはデータバスを介して投影画像の入力及び、各セレクタへの出力を行えばよい。

（台形補正処理）
このような構成をもつ本実施形態の台形補正部５０２で実行される台形補正処理について、図１３のフローチャートを用いて説明する。なお、本台形補正処理は、投影画像の画像分割部１３３への入力が開始した際に、制御部１０１が開始するものとして説明する。

Ｓ１３０１で、制御部１０１は画像分割部１３３の各分割メモリ制御部に対して、入力された投影画像を等分割して各分割メモリに記憶させるため、図９（ｂ）のようなＷＶＳＹＮＣ及びＷＨＳＹＮＣに同期したパルス信号を発生させる。画像分割部１３３には、投影画像はラスタスキャン順に入力され、分割メモリ制御部から書き込み可能なパルス信号が発生されている分割メモリに書き込まれる。

Ｓ１３０２で、制御部１０１は傾きセンサ１３４より現在の液晶プロジェクタ１００の傾斜角度の情報を取得し、液晶プロジェクタ１００とスクリーンとの位置関係を把握する。制御部１０１は得られた傾斜角度の情報から、スクリーン上に投影された画像が、投影する画像と相似形に表示されるために、必要な補正量を算出する（Ｓ１３０３）。また、制御部１０１は、Ｓ８０２で算出した補正量の情報から、各分割メモリに記憶されている全ての画素の、台形補正処理後の座標を表す座標対応情報を算出する（１３０４）。

Ｓ１３０５で、制御部１０１は、得られた座標対応情報に従って、各画像処理部に出力するための投影画像の分割方法を決定する。具体的には、制御部１０１は座標対応情報を用いて、各画像処理部で台形補正処理を適用して、液晶部１０４に形成される画像を画素値の存在しないラインも含めて等分割した画像が出力されるように、投影画像の分割方法を決定する。例えば投影画像がＨｔ×Ｖｔ画素の場合、画像分割部１３３では、台形補正処理後に水平座標がＨｔ／２及び垂直座標がＶｔ／２に対応する、投影画像の座標を分割中心としたラインで分割する。このため、制御部１０１は座標対応情報を用いて、投影画像における、台形補正後の画像中心となる座標を算出する。

Ｓ１３０６で、制御部１０１は、Ｓ１３０５で算出した台形補正後の画像中心となる座標の情報に基づいて、各分割メモリ制御部に図１２に例示したように各分割メモリから画像信号を読み出させ、各セレクタに出力させる。また、制御部１０１は各分割メモリから画像信号を読み出させるとともに、各セレクタの動作を制御し、各分割メモリから読み出された画像信号が所望の画像処理部に出力されるようにする。

Ｓ１３０７で、制御部１０１は、全ての画像処理部に、座標対応情報に従って１フレームに係る台形補正処理を行わせ、処理を完了する。本実施形態では上述した実施形態１とは異なり、台形補正部５０２で台形補正が行われて得られた補正画像は、液晶部１０４に形成する画像を４分割した画像と同じ大きさとなっているため、必要な領域の画像を抽出して各画像処理メモリに記憶する必要はない。即ち、台形補正部５０２から出力された補正画像は、各画像処理メモリのアドレス順に記憶されるものとする。

なお、台形補正処理が適用されて画像処理メモリに記憶された補正画像は、制御部１０１により液晶部１０４に形成する画像のラスタスキャン順となるように、各画像処理部のアドレス順に読み出されて液晶駆動部１０５に入力される。本実施形態では液晶部１０４に形成される画素値が存在しないラインを含む画像を、水平方向に２分割、垂直方向に２分割した画像が各画像処理メモリに記憶されるため、制御部１０１は次のように画像を読み出して液晶駆動部１０５に出力させる。即ち、制御部１０１は液晶部１０４に形成される画像の垂直方向のＶｔ／２ラインまでは、１ライン毎に第１画像処理メモリ５０６の先頭アドレスからＨｔ／２画素を読み出して後、第３画像処理メモリ５０８の先頭アドレスからＨｔ／２画素を読み出して出力する。なお、次のラインでは、既に読み出したラインの画素に続くアドレスから、それぞれＨｔ／２画素ずつ読み出すものとする。さらに、制御部１０１は液晶部１０４に形成される画像の垂直方向のＶｔ／２＋１ラインからは、１ライン毎に第２画像処理メモリ５０７の先頭アドレスからＨｔ／２画素、第４画像処理メモリ５０９の先頭アドレスからＨｔ／２画素を読み出して出力する。なお、Ｖｔ／２ラインまでと同様に、次のラインでは、既に読み出したラインの画素に続くアドレスから、それぞれＨｔ／２画素ずつ読み出すものとする。このように、液晶駆動部１０５には液晶部１０４に形成する画像がラスタスキャン順に入力されるため、複数の画像処理部に記憶されている画像を合成する処理を行うことなく、台形補正を行った画像を走査方向順に液晶駆動部１０５に出力することができる。

以上説明したように、本実施形態の投影装置は、台形補正を行って投影画像を投影する際に、投影画像を分割し、それぞれについて台形補正を適用した補正画像をアドレス順に読み出して、複数の補正画像が連結された１つの画像として投影する。具体的には投影装置は、１つの投影画像を複数の分割画像に分割する際に、台形補正を行って得られる補正画像のそれぞれが、投影画像に台形補正を行った場合に得られる画像を等分割した画像となるように、投影画像を分割する。分割された複数の分割画像に対して、それぞれに係る補正量の台形補正を適用し、得られた補正画像をそれぞれアドレス構造を有する複数の記憶領域に記憶させる。そして、複数の記憶領域のそれぞれからアドレス順に画像を読み出すことにより、走査方向の順に読み出した、複数の補正画像から抽出された画像が連結された１つの画像として投影面に投影する。

これにより投影装置は、分割した画像に対して複数の画像処理回路で台形補正を行った後、複数の補正画像を合成する処理を行うことなく、投影画像に対して台形補正を行った画像を走査方向の順に読み出して投影することと等価な効果を得ることができる。

（実施形態３）
上述した実施形態２では、画像分割部１３３の各分割メモリの読み出しクロックを、書き込みクロックの速度の４分の１以上の速度とし、１フレームで全ての投影画像を読み出して、各画像処理部への出力し、台形補正を含む種々の補正処理を行うものとした。本実施形態では、特定の画像処理部に出力される分割画像の、投影画像に対する割合が大きい場合の処理について説明する。即ち、例えば図１０（ｂ）のように、領域Ｑ２の画像が投影画像の７〜８割程度の面積を占める場合、第２画像処理部１１８の種々の補正処理を垂直同期期間内で処理するためには、各分割メモリへの書き込みクロックの７〜８割程度の速度を確保する必要がある。

このため、本実施形態の画像分割部１３３は、さらにＰＬＬ２１３（Phase Locked Loop）を備える。ＰＬＬ２１３は、液晶プロジェクタ１００とスクリーンとの位置関係から定まる投影画像の分割方法に応じて、全ての画像処理部における画像処理を垂直同期期間内で完了するためのクロックを発生させるブロックである。具体的にはＰＬＬ２１３は、分割メモリの読み出しクロックを逓倍した、新たな読み出しクロックｒｃｌｋを発生させて、画像分割部１３３における各分割メモリの読み出しを制御する。また、ＰＬＬ２１３で発生されたクロックは、画像信号とともに各画像処理部へと入力され、各画像処理部での補正処理を行う際のクロックにもなる。即ち、各画像処理部での処理動作の速度を揃えるために、投影画像に対する割合が大きい領域が入力される画像処理部のみ処理速度を速めるのではなく、各画像処理部での同期がとりやすいように、全ての画像処理部がＰＬＬ２１３により発生されたクロックに従う。なお、ＰＬＬ２１３には、各分割メモリへの書き込みクロックｗｃｌｋと共通のクロックと、液晶プロジェクタ１００とスクリーンとの位置関係に基づいて決定した読み出しクロックの逓倍数とが入力され、投影画像の分割方法に最適な読み出しクロックが発生する。

なお、図１０（ａ）のように、傾斜角度が比較的小さく、最大の面積を有する領域Ｑ２が、投影画像を均等に４分割した面積より２〜３割程度大きい場合、次のように考えることができる。即ち、各分割メモリの読み出しクロック、及び第２画像処理部１１８の動作クロックの速度は、書き込みクロックの速度の４分の１より２〜３割程度高速であれば、垂直同期期間内に各画像処理部における補正処理を完了させることができる。即ち、各画像分割メモリからの読み出しクロック及び各画像処理部での処理クロックを高速にする場合、通常のクロックで動作する場合よりも消費電力が大きくなるため、液晶プロジェクタ１００の傾斜角度によって必要最低限の動作クロックとすることが望ましい。

（台形補正処理）
このような構成をもつ本実施形態の台形補正部５０２で実行される台形補正処理について、図１４のフローチャートを用いて説明する。なお、本台形補正処理は、投影画像の画像分割部１３３への入力が開始した際に、制御部１０１が開始するものとして説明する。また、本実施形態の台形補正処理において、上述した実施形態２と同様の処理を行うステップについては同一の参照番号を付して説明を省略し、本実施形態に特徴的な処理の説明に留める。

Ｓ１３０５で台形補正後の画像中心となる座標の情報が算出されると、Ｓ１４０１で制御部１０１は、投影画像を分割する画像のうち、最大の面積となる画像の領域を特定する。そして制御部１０１は、当該領域の面積と投影画像の面積との比から、ＰＬＬ２１３で発生すべき、読み出しクロックの逓倍数を算出し、ＰＬＬ２１３に入力する。ＰＬＬ２１３は制御部１０１によって読み出しクロックの逓倍数が入力されると、各分割メモリからの読み出しクロックを発生させ、各分割メモリ制御部、及び後段の各画像処理部に出力する。

そしてＳ１３０６で、制御部１０１は、Ｓ１３０５で算出した台形補正後の画像中心となる投影画像の座標の情報に基づき、ＰＬＬ２１３で発生されたクロックで各分割メモリ制御部に各分割メモリから画像信号を読み出させ、各セレクタに出力させる。また、制御部１０１は各分割メモリから画像信号を読み出させるとともに、各セレクタの動作を制御し、各分割メモリから読み出された画像信号が所望の画像処理部に出力されるようにする。さらにＳ１３０７で、制御部１０１は、ＰＬＬ２１３で発生させたクロックで、全ての画像処理部に座標対応情報に従って１フレームに係る台形補正処理を行わせ、処理を完了する。

以上説明したように、本実施形態の投影装置は、台形補正を行って投影画像を投影する際に、投影画像を分割し、それぞれについて台形補正を適用した補正画像をアドレス順に読み出して、複数の補正画像が連結された１つの画像として投影する。具体的には投影装置は、１つの投影画像を複数の分割画像に分割する際に、台形補正を行って得られる補正画像のそれぞれが、投影画像に台形補正を行った場合に得られる画像を等分割した画像となるように、投影画像を分割する。分割された複数の分割画像に対して、それぞれに係る補正量の台形補正を適用し、得られた補正画像をそれぞれアドレス構造を有する複数の記憶領域に記憶させる。そして、複数の記憶領域のそれぞれから、台形補正を行わずに投影する場合に読み出すアドレス順と同じアドレス順に画像を読み出すことにより、走査方向の順に読み出した、複数の補正画像から抽出された画像が連結された１つの画像として投影面に投影する。

これにより投影装置は、分割した画像に対して複数の画像処理回路で台形補正を行った後、複数の補正画像を合成する処理を行うことなく、投影画像に対して台形補正を行った画像を走査方向の順に読み出して投影することと等価な効果を得ることができる。

また、投影画像を複数の分割画像に分割する際、及び各分割画像に台形補正を行う際に、複数の分割画像のうち、最大の領域を有する分割画像の大きさに対する投影画像の大きさの割合だけ、処理にかかるクロックの速度を変更する。これにより、必要以上に高速なクロックを処理に使用する必要がなくなり、クロック速度上昇に伴う消費電力の上昇を抑えることができる。

（その他の実施形態）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

Claims (8)

1. 投影装置であって、
   投影面と前記投影装置との位置関係を検出する検出手段と、
   前記投影面と前記投影装置との位置関係に応じて、画像を第１の領域と第２の領域とに分割する分割手段と、
   前記第１の領域に対応する画像に対して台形補正を行う第１の処理手段と、
   前記第２の領域に対応する画像に対して台形補正を行う第２の処理手段と、
   前記第１の処理手段によって台形補正が行われた画像と、前記第２の処理手段によって台形補正が行われた画像とに応じて生成される画像を前記投影面に投影する投影手段と
   を有し、
   前記分割手段は、前記投影面と前記投影装置との位置関係に応じて、前記第１の領域の大きさと前記第２の領域の大きさとを異ならせることを特徴とする投影装置。
2. 前記検出手段は、撮像手段であることを特徴とする請求項１に記載の投影装置。
3. 前記検出手段は、前記投影装置の傾斜角度を検出する手段であることを特徴とする請求項１に記載の投影装置。
4. 投影面と投影装置との位置関係を検出するステップと、
   前記投影面と前記投影装置との位置関係に応じて、第１の領域と前記第１の領域の大きさと異なる大きさの第２の領域とに画像を分割するステップと、
   第１の処理手段を用いて前記第１の領域に対応する画像に対して台形補正を行うステップと、
   第２の処理手段を用いて前記第２の領域に対応する画像に対して台形補正を行うステップと、
   前記第１の処理手段によって台形補正が行われた画像と、前記第２の処理手段によって台形補正が行われた画像とに応じて生成される画像を前記投影面に投影するステップと
   を有することを特徴とする投影方法。
5. 投影装置であって、
   投影面と前記投影装置との位置関係を検出する検出手段と、
   前記投影面と前記投影装置との位置関係に応じて、画像を複数の領域に分割する分割手段と、
   前記複数の領域のうちの各領域に対応する画像に対してそれぞれ台形補正を行う複数の処理手段と、
   前記複数の処理手段によってそれぞれ台形補正が行われた複数の画像に応じて生成される画像を前記投影面に投影する投影手段と
   を有し、
   前記分割手段は、前記投影面と前記投影装置との位置関係に応じて、前記複数の領域のうちの一つの領域の大きさを他の領域の大きさと異ならせることを特徴とする投影装置。
6. 前記検出手段は、撮像手段であることを特徴とする請求項５に記載の投影装置。
7. 前記検出手段は、前記投影装置の傾斜角度を検出する手段であることを特徴とする請求項５に記載の投影装置。
8. 投影面と投影装置との位置関係を検出するステップと、
   前記投影面と前記投影装置との位置関係に応じて、一つの領域と前記一つの領域の大きさと異なる大きさの他の領域とに画像を分割するステップと、
   複数の処理手段を用いて前記一つの領域と前記他の領域とを含む複数の領域のうちの各領域に対応する画像に対してそれぞれ台形補正を行うステップと、
   前記複数の処理手段によってそれぞれ台形補正が行われた複数の画像に応じて生成される画像を前記投影面に投影するステップと
   を有することを特徴とする投影方法。

Images