JP5672143B2 - Control method of resistance change element and semiconductor device - Google Patents
Control method of resistance change element and semiconductor device Download PDFInfo
- Publication number
- JP5672143B2 JP5672143B2 JP2011109329A JP2011109329A JP5672143B2 JP 5672143 B2 JP5672143 B2 JP 5672143B2 JP 2011109329 A JP2011109329 A JP 2011109329A JP 2011109329 A JP2011109329 A JP 2011109329A JP 5672143 B2 JP5672143 B2 JP 5672143B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- electrode
- resistance change
- pulse voltage
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008859 change Effects 0.000 title claims description 92
- 238000000034 method Methods 0.000 title claims description 64
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 230000007704 transition Effects 0.000 claims description 30
- 239000010949 copper Substances 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical group [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 239000010416 ion conductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、抵抗変化素子の制御方法、および、半導体装置に関し、特に、抵抗変化素子の書き込み、消去等のプログラミング方法、および、抵抗変化素子を有するメモリ、FPGA等の半導体装置に関する。 The present invention relates to a resistance change element control method and a semiconductor device, and more particularly, to a resistance change element writing and erasing programming method and a semiconductor device such as a memory and an FPGA having a resistance change element.
半導体装置、特に、シリコンデバイスは、微細化により高集積化・低電力化が進められ、3年で集積密度が4倍となるペース(Mooreによるスケーリング則)で開発が進められてきている。しかしながら、近年、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)のゲート長は20nm以下となり、リソグラフィプロセスの高騰(装置価格、マスクセット価格)、および、デバイス寸法の物理的限界(動作限界、ばらつき限界)により、これまでのスケーリング則とは異なるアプローチによるデバイス性能の改善が求められている。 Semiconductor devices, particularly silicon devices, have been advanced at higher pace and lower power by miniaturization, and have been developed at a pace (Moore's scaling rule) where the integration density is quadrupled in 3 years. However, in recent years, the gate length of MOSFET (Metal Oxide Semiconductor Field Effect Transistor) has become 20 nm or less, and due to soaring lithography process (apparatus price, mask set price) and physical limitations (operation limits, dispersion limits) of device dimensions. There is a need to improve device performance through an approach different from previous scaling laws.
このようなアプローチの1つとして、近年、ゲートアレイとスタンダードセルの中間に位置付けられる、フィールドプログラマブルゲートアレイ(FPGA:Field Programmable Gate Array)が開発されている。FPGAは、再書き換え可能なプログラマブルロジックデバイスであり、多層配線層内部に抵抗変化型不揮発性素子(以下、「抵抗変化素子」という。)を有する。FPGAによると、チップ製造後に顧客が任意に配線の電気的接続を施して回路を構成することができる。FPGAを搭載した半導体装置を用いることにより、回路の自由度を向上させることができる。 As one of such approaches, a field programmable gate array (FPGA), which is positioned between a gate array and a standard cell, has recently been developed. The FPGA is a rewritable programmable logic device and has a variable resistance nonvolatile element (hereinafter referred to as “resistance variable element”) inside a multilayer wiring layer. According to the FPGA, after the chip is manufactured, the customer can arbitrarily connect the wirings to form a circuit. By using a semiconductor device mounted with an FPGA, the degree of freedom of the circuit can be improved.
抵抗変化素子として、遷移金属酸化物を用いたReRAM(Resistance Random Access Memory)や、イオン伝導体を用いたNanoBridge(登録商標)等が知られている。非特許文献1、2には、電界等の印加によってイオンが自由に動くことのできる固体(すなわち、イオン伝導体)中における金属イオンの移動と、電気化学反応とを利用した抵抗変化素子が記載されている。非特許文献1、2に記載された抵抗変化素子は、イオン伝導層と、イオン伝導層に接してイオン伝導層の反対面に設けられた第1電極および第2電極とを有する。第1電極からイオン伝導層に金属イオンが供給される。一方、第2電極からはイオン伝導層に金属イオンは供給されない。非特許文献1、2に記載された抵抗変化素子では、印加電圧の極性を変更することでイオン伝導体の抵抗値を変化させ、2つの電極間の導通状態を制御する。 As a resistance change element, ReRAM (Resistance Random Access Memory) using a transition metal oxide, NanoBridge (registered trademark) using an ionic conductor, and the like are known. Non-Patent Documents 1 and 2 describe resistance change elements that utilize the movement of metal ions in a solid (that is, an ion conductor) in which ions can freely move by application of an electric field or the like, and an electrochemical reaction. Has been. The resistance change element described in Non-Patent Documents 1 and 2 includes an ion conductive layer, and a first electrode and a second electrode provided on the opposite surface of the ion conductive layer in contact with the ion conductive layer. Metal ions are supplied from the first electrode to the ion conductive layer. On the other hand, metal ions are not supplied from the second electrode to the ion conductive layer. In the resistance change elements described in Non-Patent Documents 1 and 2, the resistance value of the ion conductor is changed by changing the polarity of the applied voltage to control the conduction state between the two electrodes.
抵抗変化素子に関連する技術は、例えば、特許文献1ないし4に記載されている。特許文献3には、正極性と負極性の電圧を交互に印加し、抵抗変化素子を高抵抗状態と低抵抗状態との間で交互に遷移させる制御方法が記載されている。 Technologies related to the resistance change element are described in, for example, Patent Documents 1 to 4. Patent Document 3 describes a control method in which positive and negative voltages are alternately applied to cause a resistance change element to alternate between a high resistance state and a low resistance state.
以下の分析は、本発明者によってなされたものである。 The following analysis was made by the present inventors.
非特許文献1、2に記載された2端子型の抵抗変化素子を、一例として、ULSIの信号線に用いた場合、電極間に閾値電圧を越える電圧を印加することで抵抗値を変化させることができる。このときの閾値電圧は2〜4V程度であるが、閾値電圧はCMOSトランジスタの動作電圧である1V前後とすることが望ましい。 For example, when the two-terminal variable resistance element described in Non-Patent Documents 1 and 2 is used for a ULSI signal line, the resistance value is changed by applying a voltage exceeding the threshold voltage between the electrodes. Can do. The threshold voltage at this time is about 2 to 4 V, but the threshold voltage is preferably about 1 V, which is the operating voltage of the CMOS transistor.
閾値電圧は金属−絶縁体−金属(MIM:Metal−Insulator−Metal)間の電界強度に依存するため、電極間の膜厚を薄くすることで、閾値電圧の低電圧化を図ることが考えられる。しかしながら、閾値電圧の低電圧化に伴って、閾値電圧のばらつきが生じ、プログラミング動作が不安定になるという問題がある。 Since the threshold voltage depends on the electric field strength between metal-insulator-metal (MIM: Metal-Insulator-Metal), it is conceivable to reduce the threshold voltage by reducing the film thickness between the electrodes. . However, as the threshold voltage is lowered, there is a problem that the threshold voltage varies and the programming operation becomes unstable.
さらに、低抵抗状態(ON状態)から高抵抗状態(OFF状態)への遷移(以下、「消去」という。)をさせるには、一定の電流値が必要とされる。低抵抗になるに従って大きい消去電流が必要とされ、大きな電流を流すには駆動力の大きいプログラミングトランジスタを採用する必要があり、チップ面積の増大を招くという問題がある。 Furthermore, a constant current value is required to make a transition (hereinafter referred to as “erase”) from the low resistance state (ON state) to the high resistance state (OFF state). A large erasing current is required as the resistance becomes low, and a programming transistor having a large driving force needs to be adopted to flow a large current, which causes a problem of increasing the chip area.
そこで、抵抗変化素子の閾値電圧のばらつきを生じさせることなく、閾値電圧を低電圧化することが課題となる。本発明の目的は、かかる課題を解決する半導体装置、および、抵抗変化素子の制御方法を提供することにある。 Therefore, it is a problem to reduce the threshold voltage without causing variations in the threshold voltage of the resistance change element. An object of the present invention is to provide a semiconductor device and a resistance change element control method for solving such problems.
本発明の第1の視点に係る抵抗変化素子の制御方法は、
印加されたパルス電圧の極性に応じて抵抗値の異なる第1の状態と第2の状態との間で遷移する抵抗変化層と、該抵抗変化層の一端に接続された第1の電極と、他端に接続された第2の電極とを備えた抵抗変化素子の制御方法であって、
前記抵抗変化層を前記第1の状態から前記第2の状態へ遷移させる第1の極性とは逆の第2の極性を有する第1のパルス電圧を、前記抵抗変化層を前記第1の状態に保ちつつ、前記第1の電極と前記第2の電極との間に印加する工程と、
前記第1のパルス電圧を印加した後、前記第1の極性を有する第2のパルス電圧を前記第1の電極と前記第2の電極との間に印加して、前記抵抗変化層を前記第1の状態から前記第2の状態へ遷移させる工程と、を含む。
ここで、前記抵抗変化層は、少なくともシリコン(Si)、酸素(O)および炭素(C)を含むイオン伝導層であり、前記第1の電極は銅(Cu)を含み、前記第2の電極はルテニウム(Ru)を含む。
The control method of the resistance change element according to the first aspect of the present invention is as follows.
A resistance change layer that transitions between a first state and a second state having different resistance values according to the polarity of the applied pulse voltage; a first electrode connected to one end of the resistance change layer; A control method of a resistance change element including a second electrode connected to the other end,
A first pulse voltage having a second polarity opposite to a first polarity for causing the resistance change layer to transition from the first state to the second state is applied to the resistance change layer in the first state. Maintaining between the first electrode and the second electrode,
After applying the first pulse voltage, a second pulse voltage having the first polarity is applied between the first electrode and the second electrode, and the resistance change layer is moved to the first electrode. Transitioning from one state to the second state.
Here, the variable resistance layer is an ion conductive layer containing at least silicon (Si), oxygen (O), and carbon (C), the first electrode contains copper (Cu), and the second electrode Includes ruthenium (Ru).
本発明の第2の視点に係る半導体装置は、
印加されたパルス電圧の極性に応じて抵抗値の異なる第1の状態と第2の状態との間で遷移する抵抗変化層と、
前記抵抗変化層の一端に接続された第1の電極と、
前記抵抗変化層の他端に接続された第2の電極と、
前記抵抗変化層を前記第1の状態から前記第2の状態へ遷移させる第1の極性とは逆の第2の極性を有する第1のパルス電圧を、前記抵抗変化層を前記第1の状態に保ちつつ、前記第1の電極と前記第2の電極との間に印加した後、該第1の極性を有する第2のパルス電圧を前記第1の電極と前記第2の電極との間に印加して、前記抵抗変化層を前記第1の状態から前記第2の状態へ遷移させるプログラミング回路と、を備えている。
ここで、前記抵抗変化層は、少なくともシリコン(Si)、酸素(O)および炭素(C)を含むイオン伝導層であり、前記第1の電極は銅(Cu)を含み、前記第2の電極はルテニウム(Ru)を含む。
A semiconductor device according to a second aspect of the present invention is:
A resistance change layer that transitions between a first state and a second state having different resistance values according to the polarity of the applied pulse voltage;
A first electrode connected to one end of the variable resistance layer;
A second electrode connected to the other end of the variable resistance layer;
A first pulse voltage having a second polarity opposite to a first polarity for causing the resistance change layer to transition from the first state to the second state is applied to the resistance change layer in the first state. The second pulse voltage having the first polarity is applied between the first electrode and the second electrode after being applied between the first electrode and the second electrode. And a programming circuit that causes the resistance change layer to transition from the first state to the second state.
Here, the variable resistance layer is an ion conductive layer containing at least silicon (Si), oxygen (O), and carbon (C), the first electrode contains copper (Cu), and the second electrode Includes ruthenium (Ru).
本発明に係る抵抗変化素子の制御方法、および、半導体装置によると、抵抗変化素子の閾値電圧のばらつきを生じさせることなく、閾値電圧を低電圧化することが可能となる。 According to the variable resistance element control method and the semiconductor device according to the present invention, the threshold voltage can be lowered without causing variations in the threshold voltage of the variable resistance element.
はじめに、本発明の概要について説明する。なお、この概要に付記する図面参照符号は、専ら理解を助けるための例示であり、本発明を図示の態様に限定することを意図するものではない。 First, the outline of the present invention will be described. Note that the reference numerals of the drawings attached to this summary are merely examples for facilitating understanding, and are not intended to limit the present invention to the illustrated embodiment.
図3および図4を参照すると、本発明の抵抗変化素子の制御方法は、印加されたパルス電圧の極性に応じて抵抗値の異なる第1の状態(OFF状態/ON状態)と第2の状態(ON状態/OFF状態)との間で遷移する抵抗変化層(例えばイオン伝導層113)と、抵抗変化層(113)の一端に接続された第1の電極(110)と、他端に接続された第2の電極(114)とを備えた抵抗変化素子の制御方法であって、抵抗変化層(113)を第1の状態(OFF状態/ON状態)から第2の状態(ON状態/OFF状態)へ遷移させる第1の極性とは逆の第2の極性を有する第1のパルス電圧(図3の逆方向のパルス電圧)を、抵抗変化層(113)を第1の状態(OFF状態/ON状態)に保ちつつ、第1の電極(110)と第2の電極(114)との間に印加する工程と、第1のパルス電圧を印加した後、第1の極性を有する第2のパルス電圧(図3のプログラミングパルス電圧)を第1の電極(110)と第2の電極(114)との間に印加して、抵抗変化層(113)を第1の状態(OFF状態/ON状態)から第2の状態(ON状態/OFF状態)へ遷移させる工程と、を含む。 Referring to FIGS. 3 and 4, the resistance change element control method according to the present invention includes a first state (OFF state / ON state) and a second state having different resistance values according to the polarity of the applied pulse voltage. A resistance change layer (for example, ion conductive layer 113) that transitions between (ON state / OFF state), a first electrode (110) connected to one end of the resistance change layer (113), and a connection to the other end The resistance change element is provided with the second electrode (114), and the resistance change layer (113) is changed from the first state (OFF state / ON state) to the second state (ON state / The first pulse voltage having the second polarity opposite to the first polarity to be shifted to the OFF state) (the pulse voltage in the reverse direction in FIG. 3) is applied to the variable resistance layer 113 in the first state (OFF State / ON state) while maintaining the first electrode (110) and the second electrode (114) and after applying the first pulse voltage, the second pulse voltage having the first polarity (programming pulse voltage in FIG. 3) is connected to the first electrode (110). Applying between the second electrode (114) and transitioning the variable resistance layer (113) from the first state (OFF state / ON state) to the second state (ON state / OFF state); ,including.
図5を参照すると、本発明の半導体装置は、印加されたパルス電圧の極性に応じて抵抗値の異なる第1の状態と第2の状態との間で遷移する抵抗変化層(例えばイオン伝導層113)と、抵抗変化層(113)の一端に接続された第1の電極(110)と、抵抗変化層(113)の他端に接続された第2の電極(114)と、抵抗変化層(113)を第1の状態から第2の状態へ遷移させる第1の極性とは逆の第2の極性を有する第1のパルス電圧を、抵抗変化層(113)を第1の状態に保ちつつ、第1の電極(110)と第2の電極(114)との間に印加した後、第1の極性を有する第2のパルス電圧を第1の電極(110)と第2の電極(114)との間に印加して、抵抗変化層(113)を第1の状態から第2の状態へ遷移させるプログラミング回路と、を備えている。 Referring to FIG. 5, the semiconductor device of the present invention has a resistance change layer (for example, an ion conduction layer) that transitions between a first state and a second state having different resistance values according to the polarity of an applied pulse voltage. 113), a first electrode (110) connected to one end of the resistance change layer (113), a second electrode (114) connected to the other end of the resistance change layer (113), and the resistance change layer A first pulse voltage having a second polarity opposite to the first polarity that causes (113) to transition from the first state to the second state is maintained in the resistance change layer (113) in the first state. However, after being applied between the first electrode (110) and the second electrode (114), a second pulse voltage having the first polarity is applied to the first electrode (110) and the second electrode ( 114) to change the resistance change layer (113) from the first state to the second state. It includes a programming circuit.
本発明に係る抵抗変化素子の制御方法、および、半導体装置によると、抵抗変化素子の閾値電圧のばらつきを生じさせることなく、閾値電圧を低電圧化することが可能となる。 According to the variable resistance element control method and the semiconductor device according to the present invention, the threshold voltage can be lowered without causing variations in the threshold voltage of the variable resistance element.
本発明において、下記の形態が可能である。
[形態1]
上記第1の視点に係る抵抗変化素子の制御方法のとおりである。
[形態2]
上記抵抗変化素子の制御方法において、第1のパルス電圧を第1の電極と第2の電極との間に2回以上印加した後、第2のパルス電圧を第1の電極と第2の電極との間に印加するようにしてもよい。
[形態3]
上記抵抗変化素子の制御方法において、第2のパルス電圧のパルス幅は、第1のパルス電圧のパルス幅よりも広くてもよい。
[形態4]
上記抵抗変化素子の制御方法において、第1のパルス電圧と第2のパルス電圧との間隔が10nsec(ナノ秒)以下であってもよい。
[形態5]
上記抵抗変化素子の制御方法において、第1の状態がオフ状態(高抵抗状態)であり、第2の状態がオン状態(低抵抗状態)であってもよい。
[形態6]
上記抵抗変化素子の制御方法において、第1のパルス電圧は3V以下、かつ、10μsec(マイクロ秒)以下であってもよい。
[形態7]
上記抵抗変化素子の制御方法において、第1の状態がオン状態であり、第2の状態がオフ状態であってもよい。
[形態8]
上記抵抗変化素子の制御方法において、第1のパルス電圧は0.2V以下、かつ、1μsec以下であってもよい。
[形態9]
上記抵抗変化素子の制御方法において、第1のパルス電圧を印加した場合に抵抗変化素子を流れる電流値は、第2のパルスを印加した場合に抵抗変化素子を流れる電流値以下であってもよい。
[形態10]
上記抵抗変化素子の制御方法において、第1のパルス電圧を印加した場合に抵抗変化素子を流れる電流値は、第2のパルスを印加した場合に抵抗変化素子を流れる電流値に等しくてもよい。
[形態11]
上記第2の視点に係る半導体装置のとおりである。
[形態12]
上記半導体装置において、抵抗変化層は、少なくともシリコン(Si)、酸素(O)および炭素(C)を含むイオン伝導層であってもよい。
[形態13]
上記半導体装置において、第1の電極は銅(Cu)を含んでいてもよい。
[形態14]
上記半導体装置において、第2の電極はルテニウム(Ru)を含んでいてもよい。
In the present invention, the following modes are possible.
[Form 1]
It is as the control method of the resistance change element concerning the said 1st viewpoint.
[Form 2]
In the control method of the resistance change element, the first pulse voltage is applied twice or more between the first electrode and the second electrode, and then the second pulse voltage is applied to the first electrode and the second electrode. You may make it apply between.
[Form 3]
In the variable resistance element control method, the pulse width of the second pulse voltage may be wider than the pulse width of the first pulse voltage.
[Form 4]
In the variable resistance element control method, the interval between the first pulse voltage and the second pulse voltage may be 10 nsec (nanoseconds) or less.
[Form 5]
In the variable resistance element control method, the first state may be an off state (high resistance state), and the second state may be an on state (low resistance state).
[Form 6]
In the variable resistance element control method, the first pulse voltage may be 3 V or less and 10 μsec (microseconds) or less.
[Form 7]
In the variable resistance element control method, the first state may be an on state and the second state may be an off state.
[Form 8]
In the variable resistance element control method, the first pulse voltage may be 0.2 V or less and 1 μsec or less.
[Form 9]
In the resistance change element control method, the current value flowing through the resistance change element when the first pulse voltage is applied may be equal to or less than the current value flowing through the resistance change element when the second pulse is applied. .
[Mode 10]
In the resistance change element control method, the current value flowing through the resistance change element when the first pulse voltage is applied may be equal to the current value flowing through the resistance change element when the second pulse is applied.
[Form 11]
This is as the semiconductor device according to the second aspect.
[Form 12]
In the semiconductor device, the variable resistance layer may be an ion conductive layer containing at least silicon (Si), oxygen (O), and carbon (C).
[Form 13]
In the semiconductor device, the first electrode may contain copper (Cu).
[Form 14]
In the above semiconductor device, the second electrode may contain ruthenium (Ru).
(実施形態)
実施形態に係るスイッチ素子の制御方法について、図面を参照して説明する。実施形態について詳細に説明する前に、本実施形態における用語の意義について説明する。はじめに、「ユニポーラ型スイッチ素子」と、「バイポーラ型スイッチ素子」について説明する。
(Embodiment)
A method for controlling a switch element according to an embodiment will be described with reference to the drawings. Before describing the embodiment in detail, the meaning of terms in the present embodiment will be described. First, the “unipolar switch element” and the “bipolar switch element” will be described.
「ユニポーラ型スイッチ素子」とは、印加電圧のレベルに応じて、OFF状態(高抵抗状態)とON状態(低抵抗状態)とを切り替えるスイッチ素子をいう。図1は、ユニポーラ型スイッチ素子の動作特性を模式的に示す図である。図1を参照して、ユニポーラ型スイッチ素子の動作特性について説明する。 The “unipolar switch element” refers to a switch element that switches between an OFF state (high resistance state) and an ON state (low resistance state) according to the level of applied voltage. FIG. 1 is a diagram schematically showing operating characteristics of a unipolar switch element. With reference to FIG. 1, the operation characteristics of the unipolar switch element will be described.
図1(a)を参照すると、例えば、第1電極、スイッチ素子および第2電極から成るユニポーラ型抵抗変化素子の場合には、第1電極に正電圧を印加すると、所定のセット電圧を閾値電圧として、スイッチ素子はOFF状態(高抵抗状態)からON状態(低抵抗状態)へ遷移する。ここで、閾値電圧は、抵抗変化層の膜厚、組成、密度等に依存する。 Referring to FIG. 1A, for example, in the case of a unipolar variable resistance element including a first electrode, a switch element, and a second electrode, when a positive voltage is applied to the first electrode, a predetermined set voltage is set to a threshold voltage. As described above, the switch element transitions from the OFF state (high resistance state) to the ON state (low resistance state). Here, the threshold voltage depends on the film thickness, composition, density, and the like of the resistance change layer.
図1(b)を参照すると、ON状態のスイッチ素子において、第1電極に再度正電圧を印加すると、所定のリセット電圧を閾値電圧として、スイッチ素子はON状態からOFF状態へ遷移する。さらに、正電圧の印加を続け、電圧値がセット電圧に達すると、スイッチ素子は再びOFF状態からON状態へ遷移する。 Referring to FIG. 1B, when a positive voltage is applied again to the first electrode in the switch element in the ON state, the switch element transitions from the ON state to the OFF state using a predetermined reset voltage as a threshold voltage. Further, when the positive voltage is continuously applied and the voltage value reaches the set voltage, the switch element again transitions from the OFF state to the ON state.
図1(c)を参照すると、第1電極に負電圧を印加し、電圧の絶対値を大きくしていった場合には、所定のセット電圧を閾値電圧として、スイッチ素子はOFF状態(高抵抗状態)からON状態(低抵抗状態)へ遷移する。 Referring to FIG. 1C, when a negative voltage is applied to the first electrode and the absolute value of the voltage is increased, a predetermined set voltage is set as a threshold voltage, and the switch element is in an OFF state (high resistance State) to ON state (low resistance state).
図1(d)を参照すると、ON状態のスイッチ素子において、第1電極に再度負電圧を印加し、電圧の絶対値を大きくすると、所定のリセット電圧を閾値電圧として、スイッチ素子はON状態からOFF状態へ遷移する。 Referring to FIG. 1D, in the switch element in the ON state, when a negative voltage is again applied to the first electrode and the absolute value of the voltage is increased, the switch element is changed from the ON state to a predetermined reset voltage as a threshold voltage. Transition to OFF state.
図1(a)ないし(d)を参照すると、第1電極に正電圧を印加したときの動作(図1(a)、(b))と、負電圧を印加したときの動作(図1(c)、(d))とは対称となる。すなわち、抵抗変化素子の特性(抵抗値)は、電圧の印加方向(極性)には依存せず、電圧の大きさ(レベル)のみに依存する。このような抵抗変化の特性を示すスイッチ素子を、「ユニポーラ型スイッチ素子」という。 Referring to FIGS. 1A to 1D, the operation when a positive voltage is applied to the first electrode (FIGS. 1A and 1B) and the operation when a negative voltage is applied (FIG. 1 ( c) and (d)) are symmetrical. That is, the characteristic (resistance value) of the variable resistance element does not depend on the voltage application direction (polarity), but only on the magnitude (level) of the voltage. A switch element exhibiting such resistance change characteristics is referred to as a “unipolar switch element”.
一方、「バイポーラ型スイッチ素子」とは、印加電圧の極性に応じて、OFF状態(高抵抗状態)とON状態(低抵抗状態)とを切り替えるスイッチ素子をいう。図2は、バイポーラ型スイッチ素子の動作特性を模式的に示す図である。図2を参照して、バイポーラ型スイッチ素子の動作特性について説明する。 On the other hand, the “bipolar switch element” refers to a switch element that switches between an OFF state (high resistance state) and an ON state (low resistance state) according to the polarity of an applied voltage. FIG. 2 is a diagram schematically showing the operating characteristics of the bipolar switch element. With reference to FIG. 2, the operating characteristics of the bipolar switch element will be described.
図2(a)を参照すると、例えば、第1電極、イオン伝導体および第2電極から成るバイポーラ型スイッチ素子の場合には、第1電極に正電圧を印加すると、所定のセット電圧を閾値電圧として、スイッチ素子はOFF状態からON状態へ遷移する。 Referring to FIG. 2 (a), for example, in the case of a bipolar switch element including a first electrode, an ionic conductor and a second electrode, when a positive voltage is applied to the first electrode, a predetermined set voltage is set to a threshold voltage. As a result, the switch element transitions from the OFF state to the ON state.
図2(b)を参照すると、ON状態の抵抗変化素子において、第1電極に再度正電圧を印加した場合には、スイッチ素子はオーミックな電流−電圧特性を示す。 Referring to FIG. 2B, in the variable resistance element in the ON state, when a positive voltage is applied again to the first electrode, the switch element exhibits ohmic current-voltage characteristics.
図2(c)を参照すると、ON状態の抵抗変化素子において、第1電極に負電圧を印加し、電圧の絶対値を大きくすると、所定のリセット電圧を閾値電圧として、スイッチ素子はON状態(低抵抗状態)からOFF状態(高抵抗状態)へ遷移する。 Referring to FIG. 2C, in the variable resistance element in the ON state, when a negative voltage is applied to the first electrode and the absolute value of the voltage is increased, the switch element is in the ON state (with a predetermined reset voltage as a threshold voltage). Transition from the low resistance state to the OFF state (high resistance state).
図2(d)を参照すると、OFF状態の抵抗変化素子において、第1電極に再度正電圧を印加すると、所定の閾値電圧をセット電圧として、スイッチ素子はOFF状態からON状態へ遷移する。 Referring to FIG. 2D, when a positive voltage is applied again to the first electrode in the variable resistance element in the OFF state, the switch element transitions from the OFF state to the ON state using a predetermined threshold voltage as a set voltage.
このように、印加電圧の極性に応じてOFF状態(高抵抗状態)とON状態(低抵抗状態)とを切り替えるスイッチ素子を、「バイポーラ型スイッチ素子」という。 A switch element that switches between the OFF state (high resistance state) and the ON state (low resistance state) according to the polarity of the applied voltage is referred to as a “bipolar switch element”.
次に、バイポーラ型抵抗変化素子における電極の定義について説明する。ここでは、スイッチ素子がOFF状態からON状態に遷移する際に正電圧を印加する電極を第1電極(ないし活性電極)とし、他方の電極を第2電極(ないし不活性電極)とする。 Next, the definition of the electrodes in the bipolar variable resistance element will be described. Here, the electrode to which a positive voltage is applied when the switch element transitions from the OFF state to the ON state is a first electrode (or active electrode), and the other electrode is a second electrode (or inactive electrode).
本実施形態において、抵抗変化素子は、第1の電極と、電圧ないし電流の印加によって抵抗値が変化する絶縁膜と、第2の電極とを備えたバイポーラ型の素子とする。 In the present embodiment, the variable resistance element is a bipolar element including a first electrode, an insulating film whose resistance value is changed by application of voltage or current, and a second electrode.
抵抗変化素子のプログラミング方法について検討を行った結果、発明者等は次の手法を見い出すに至った。すなわち、発明者等は、バイポーラ型素子の書き込みと消去の間で電圧極性が異なることを利用し、低電圧かつ低電流で安定な動作を可能とするプログラミング方法を見い出した。 As a result of examining the programming method of the variable resistance element, the inventors have found the following method. That is, the inventors have found a programming method that enables a stable operation at a low voltage and a low current by utilizing the fact that the voltage polarity is different between writing and erasing of a bipolar element.
図3は、本実施形態におけるプログラミング方法と従来のプログラミング方法を一例として示す図である。図3を参照すると、例えば、抵抗変化素子をOFF状態からON状態へ遷移(書き込み)させるには、本実施形態では、直前に第1のパルス電圧として負パルス電圧を印加してから、第2のパルス電圧として正パルス電圧を印加する。すなわち、本実施形態では、プログラミング方向と逆方向のパルス電圧を印加した後に、プログラミング方向のパルス電圧を印加する。 FIG. 3 is a diagram illustrating an example of a programming method according to the present embodiment and a conventional programming method. Referring to FIG. 3, for example, in order to change (write) the resistance change element from the OFF state to the ON state, in the present embodiment, the negative pulse voltage is applied as the first pulse voltage immediately before the second pulse voltage is applied. A positive pulse voltage is applied as the pulse voltage. That is, in this embodiment, after applying the pulse voltage in the direction opposite to the programming direction, the pulse voltage in the programming direction is applied.
このとき、第1のパルス電圧の印加によってOFF状態の抵抗ばらつきが抑制されて小さくなるため、OFF状態からON状態への遷移が安定化する。なお、OFF状態において第1のパルス電圧として負パルス電圧を印加しても抵抗状態がOFF→ONへ遷移しないのは、バイポーラ型の抵抗変化素子の特性に基づく。 At this time, the resistance variation in the OFF state is suppressed and reduced by the application of the first pulse voltage, so that the transition from the OFF state to the ON state is stabilized. The fact that the resistance state does not transition from OFF to ON even when a negative pulse voltage is applied as the first pulse voltage in the OFF state is based on the characteristics of the bipolar variable resistance element.
一方、抵抗変化素子をON状態からOFF状態へ遷移させる(すなわち消去する)には、第1のパルス電圧として正パルス電圧を印加した後、第2のパルス電圧として負パルス電圧を印加する。 On the other hand, to change the resistance change element from the ON state to the OFF state (that is, to erase), after applying a positive pulse voltage as the first pulse voltage, a negative pulse voltage is applied as the second pulse voltage.
このとき、第1のパルスを印加することで流れた電流による局所的な発熱を生じさせることで温度上昇分だけ物質移動が容易となるため、抵抗変化素子を低電流でON状態からOFF状態へ遷移させることができる。 At this time, mass transfer is facilitated by an amount corresponding to the temperature rise by causing local heat generation due to the flowing current by applying the first pulse, so that the resistance change element is switched from the ON state to the OFF state with a low current. Transition can be made.
以下では、具体的な実施例に即して、実施形態に係る抵抗変化素子の制御方法について、さらに詳細に説明する。 Hereinafter, the control method of the resistance change element according to the embodiment will be described in more detail in accordance with a specific example.
<書き込み方法>
第1の実施例として、抵抗変化素子の書き込み方法について説明する。本実施例における抵抗変化素子は、第1の電極と、電圧ないし電流の印加によって抵抗値が変化する絶縁膜と、第2の電極とを備えたバイポーラ型の素子とする。
<Writing method>
As a first embodiment, a writing method of a resistance change element will be described. The resistance change element in the present embodiment is a bipolar element including a first electrode, an insulating film whose resistance value is changed by application of voltage or current, and a second electrode.
図4は、本実施例における抵抗変化素子の構成を一例として示す図である。図4を参照すると、抵抗変化素子は、第1の電極110と、酸化チタン膜112と、イオン伝導層113と、第2の電極114とを有する。第1の電極110は、銅(Cu)を主成分とする金属から成る。イオン伝導層113は、例えば、シリコン(Si)、酸素(O)および炭素(C)を材料として含む。第2の電極114は、ルテニウム(Ru)を含む。 FIG. 4 is a diagram illustrating an example of the configuration of the variable resistance element according to the present embodiment. Referring to FIG. 4, the variable resistance element includes a first electrode 110, a titanium oxide film 112, an ion conductive layer 113, and a second electrode 114. The first electrode 110 is made of a metal whose main component is copper (Cu). The ion conductive layer 113 includes, for example, silicon (Si), oxygen (O), and carbon (C) as materials. The second electrode 114 includes ruthenium (Ru).
酸化チタン膜112は、イオン伝導層113の形成中における第1の電極110の酸化を抑制するための膜であり、バルブメタルとして機能する。バルブメタルの酸化膜により、下層の第1の電極(銅)の酸化を抑制することができる。チタン(Ti)等の酸化物から成るバルブメタルの標準自由エネルギーは、銅と比較して、負側の大きい値を有する。したがって、バルブメタルはイオン伝導層形成中に発生する酸素を吸収する機能を果たし、バルブメタル酸化膜を形成する。これにより、第1の電極の酸化が抑制される。 The titanium oxide film 112 is a film for suppressing oxidation of the first electrode 110 during the formation of the ion conductive layer 113 and functions as a valve metal. The oxidation of the lower first electrode (copper) can be suppressed by the valve metal oxide film. The standard free energy of a valve metal made of an oxide such as titanium (Ti) has a larger value on the negative side than copper. Therefore, the valve metal functions to absorb oxygen generated during the formation of the ion conductive layer, and forms a valve metal oxide film. Thereby, the oxidation of the first electrode is suppressed.
バルブメタルは、銅の酸化を防ぐための金属であり、チタン(Ti)以外に、アルミニウム(Al)、タンタル(Ta)、ニオブ(Nb)、ハフニウム(Hf)、ジルコニウム(Zr)、亜鉛(Zn)、タングステン(W)、ビスマス(Bi)、アンチモン(Sb)等を用いることができる。 The valve metal is a metal for preventing oxidation of copper. Besides titanium (Ti), aluminum (Al), tantalum (Ta), niobium (Nb), hafnium (Hf), zirconium (Zr), zinc (Zn) ), Tungsten (W), bismuth (Bi), antimony (Sb), or the like can be used.
なお、本実施例における電気特性は、第1の電極110の材料をCuとし、膜厚を200nmとし、イオン伝導層113の材料をC7O1Si1とし、膜厚を6nmとし、第2の電極114の材料をRuとし、膜厚を20nmとしたときに得られた結果である。 The electrical characteristics in this example are as follows: the material of the first electrode 110 is Cu, the film thickness is 200 nm, the material of the ion conductive layer 113 is C 7 O 1 Si 1 , the film thickness is 6 nm, This is a result obtained when the material of the electrode 114 is Ru and the film thickness is 20 nm.
図5は、本実施例における半導体装置の構成を一例として示すブロック図である。図5を参照すると、半導体装置は、第1の電極(活性電極)110、イオン伝導層113および第2の電極(不活性電極)114を有する抵抗変化素子と、プログラミングトランジスタ115とを備えている。第1の電極110はプログラミングトランジスタ115のドレイン端子に接続され、プログラミングトランジスタ115のソース端子はV1端子に接続され、第2の電極114はV2端子に接続されている。 FIG. 5 is a block diagram showing an example of the configuration of the semiconductor device in this embodiment. Referring to FIG. 5, the semiconductor device includes a variable resistance element having a first electrode (active electrode) 110, an ion conductive layer 113 and a second electrode (inactive electrode) 114, and a programming transistor 115. . The first electrode 110 is connected to the drain terminal of the programming transistor 115, the source terminal of the programming transistor 115 is connected to the V1 terminal, and the second electrode 114 is connected to the V2 terminal.
抵抗変化素子に正パルス電圧を印加する場合には、V1に電圧を印加するとともに、V2をグラウンドとし、プログラミングトランジスタ115のゲート端子(Vg)に所定のパルス幅の電圧を印加する。一方、抵抗変化素子に負パルス電圧を印加する場合には、V1をグラウンドとするとともに、V2に電圧を印加し、プログラミングトランジスタ115のゲート端子(Vg)に所定のパルス幅の電圧を印加する。 When a positive pulse voltage is applied to the variable resistance element, a voltage is applied to V 1, V 2 is grounded, and a voltage having a predetermined pulse width is applied to the gate terminal (Vg) of the programming transistor 115. On the other hand, when a negative pulse voltage is applied to the variable resistance element, V1 is grounded, a voltage is applied to V2, and a voltage having a predetermined pulse width is applied to the gate terminal (Vg) of the programming transistor 115.
OFF状態からON状態へ遷移する際に流れる電流(ON電流)は、プログラミングトランジスタ115の駆動力(飽和電流)で制御することができる。本実施例では、プログラミングトランジスタ115として、Vg=1Vを印加した場合に500μAの飽和電流が流れるNMOSトランジスタを用いた。 The current (ON current) that flows when transitioning from the OFF state to the ON state can be controlled by the driving force (saturation current) of the programming transistor 115. In this embodiment, an NMOS transistor in which a saturation current of 500 μA flows when Vg = 1 V is applied is used as the programming transistor 115.
図6は、本実施例において、抵抗変化素子をOFF状態からON状態へ遷移させる方法(書き込み方法)を示す。図6を参照すると、OFF状態の抵抗値を安定化させるために、第1のパルス電圧(2V、1マイクロ秒(μsec)の負パルス電圧)を印加する。次に、10nsecのインターバルを設け、第2のパルス電圧(3V、10ナノ秒(nsec)の正パルス電圧)を印加する。 FIG. 6 shows a method (write method) for transitioning the variable resistance element from the OFF state to the ON state in this embodiment. Referring to FIG. 6, in order to stabilize the resistance value in the OFF state, a first pulse voltage (a negative pulse voltage of 2 V, 1 microsecond (μsec)) is applied. Next, a 10 nsec interval is provided, and a second pulse voltage (3 V, 10 nanosecond (nsec) positive pulse voltage) is applied.
第1のパルス電圧の印加によってOFF状態の抵抗ばらつきが抑制されて小さくなるため、OFF状態からON状態への遷移が安定化する。この状態において、1キロビット(kbit)の素子を測定したところ、ON抵抗のばらつきは1σ=30%であった。一方、第1のパルス電圧を印加することなくプログラミングを行った場合のON抵抗のばらつきは1σ=40%であった。したがって、本実施形態の書き込み方法によると、ON抵抗のばらつきを大幅に削減することが可能となる。 Since the application of the first pulse voltage suppresses and reduces the resistance variation in the OFF state, the transition from the OFF state to the ON state is stabilized. In this state, when a 1 kilobit (kbit) element was measured, the ON resistance variation was 1σ = 30%. On the other hand, the ON resistance variation when programming was performed without applying the first pulse voltage was 1σ = 40%. Therefore, according to the writing method of the present embodiment, it is possible to greatly reduce the ON resistance variation.
なお、OFF状態において第1のパルス電圧(負パルス電圧)を印加しても抵抗状態がOFF状態からON状態へ遷移しないのは、バイポーラ型の抵抗変化素子の特性に基づく。 Note that the resistance state does not transition from the OFF state to the ON state even when the first pulse voltage (negative pulse voltage) is applied in the OFF state, based on the characteristics of the bipolar variable resistance element.
また、第1のパルス電圧の印加を行わない従来プログラミング方法と比較して、第1のパルス電圧の印加を行う本実施例のプログラミング方法によると、抵抗状態の変化が生じる閾値電圧のばらつきも小さくなることが確認された。 In addition, compared with the conventional programming method in which the first pulse voltage is not applied, the programming method of the present embodiment in which the first pulse voltage is applied has less variation in threshold voltage that causes a change in resistance state. It was confirmed that
さらに、第1のパルス電圧を2回印加したところ、1回印加した場合と比較して、閾値電圧のばらつきをさらに小さくすることができることが判明した。ただし、第1のパルス電圧の印加回数を増やすに従って、1ビット(bit)のプログラミングに要する時間が増大することから、プログラミング時間と閾値ばらつきとの間でバランスを図りつつ、適切な印加回数を選択することが好ましい。 Furthermore, when the first pulse voltage was applied twice, it was found that the variation in threshold voltage can be further reduced as compared with the case where the first pulse voltage is applied once. However, as the number of times of application of the first pulse voltage is increased, the time required for programming one bit (bit) increases, so an appropriate number of times of application is selected while balancing between programming time and threshold variation. It is preferable to do.
<消去方法>
第2の実施例として、抵抗変化素子の消去方法について説明する。本実施例の半導体装置は、第1の実施例の半導体装置の構成(図5)と同一である。
<Erase method>
As a second embodiment, a method for erasing a resistance change element will be described. The semiconductor device of this embodiment has the same configuration as that of the semiconductor device of the first embodiment (FIG. 5).
図7は、本実施例において、抵抗変化素子をON状態からOFF状態へ遷移させる方法(消去方法)を示す。図7を参照すると、ON状態の抵抗変化素子に第1のパルス電圧(0.2V、1μsecの正パルス電圧)を印加する。このとき、抵抗変化素子のON抵抗値が200Ωであったため、抵抗変化素子には約1mAの電流が1μsecの期間に亘って流れる。次に、10nsecのインターバルを設け、第2のパルス電圧(10nsecの負パルス電圧)を印加する。 FIG. 7 shows a method (erase method) for transitioning the resistance change element from the ON state to the OFF state in this embodiment. Referring to FIG. 7, the first pulse voltage (0.2 V, 1 μsec positive pulse voltage) is applied to the variable resistance element in the ON state. At this time, since the ON resistance value of the variable resistance element was 200Ω, a current of about 1 mA flows through the variable resistance element over a period of 1 μsec. Next, a 10 nsec interval is provided, and a second pulse voltage (10 nsec negative pulse voltage) is applied.
ここで、負パルス電圧の電圧値を段階的に増加させることにより、閾値電圧を評価した。第1のパルス電圧の印加によって流れる電流のジュール熱(ジュールヒーティング)によって、抵抗変化素子の温度が上昇し、少ない電流でも容易に抵抗値を変化させることができる。第1のパルス電圧を印加しない従来プログラミング方法においては、1kbitの素子の全ビットを消去するには、4Vの電圧が必要であった。一方、第1のパルス電圧を印加する本実施例の方法によると、3.5Vの電圧印加により全ビットの消去が可能となった。 Here, the threshold voltage was evaluated by gradually increasing the voltage value of the negative pulse voltage. The temperature of the resistance change element rises due to the Joule heat of the current flowing by applying the first pulse voltage, and the resistance value can be easily changed even with a small current. In the conventional programming method in which the first pulse voltage is not applied, a voltage of 4 V is required to erase all bits of the 1 kbit element. On the other hand, according to the method of the present embodiment in which the first pulse voltage is applied, all bits can be erased by applying a voltage of 3.5V.
また、従来のプログラミング方法によると、消去に必要なピーク電流値は1mAであった。一方、本実施例のプログラミング方法によると、ピーク電流値を500μAへと低減することができた。したがって、本実施例によると、プログラミングトランジスタの駆動力を小さくすることができ、チップサイズを縮小することができる。 Further, according to the conventional programming method, the peak current value necessary for erasing was 1 mA. On the other hand, according to the programming method of the present example, the peak current value could be reduced to 500 μA. Therefore, according to the present embodiment, the driving force of the programming transistor can be reduced, and the chip size can be reduced.
さらに、第1のパルスを印加しない従来プログラミング方法と比較して、第1のパルスを印加する本実施例のプログラミング方法によると、OFF状態へ遷移後の抵抗状態のばらつきが小さくなることが判明した。従来手法によると、OFF抵抗値が107Ωのbitが2%存在していた。一方、本実施例のプログラミング方法によると、すべてのビットが108Ω以上となった。 Furthermore, it has been found that the resistance state variation after the transition to the OFF state is reduced according to the programming method of the present embodiment in which the first pulse is applied, compared to the conventional programming method in which the first pulse is not applied. . According to the conventional method, 2% of bits with an OFF resistance value of 10 7 Ω existed. On the other hand, according to the programming method of the present embodiment, all the bits were 10 8 Ω or more.
また、第1のパルス電圧を印加してから、第2のパルスを印加するまでの間隔を10nsec以上とした場合には、間隔が長くなるに従って、第1のパルス電圧を印加した効果が失われ、第2のパルス電圧のみを印加した場合の特性に近づくことが判明した。 In addition, when the interval between the application of the first pulse voltage and the application of the second pulse is 10 nsec or more, the effect of applying the first pulse voltage is lost as the interval increases. It was found that the characteristics approached when only the second pulse voltage was applied.
なお、以上の実施形態および実施例においては、バイポーラ型の抵抗変化層として、イオン伝導層を用いた場合について説明したが、本発明はかかる場合に限定されるものではない。本発明に係る抵抗変化素子の制御方法は、バイポーラ型の抵抗変化特性を示す素子であれば任意の素子に適用し得る。例えば、Ti,W,Niなどの酸化物を用いたReRAM素子においても、電極を適宜選択してバイポーラ型の抵抗変化動作を実現することで、本発明の方法を適用することが可能となる。 In the above embodiments and examples, the case where the ion conductive layer is used as the bipolar variable resistance layer has been described. However, the present invention is not limited to such a case. The resistance change element control method according to the present invention can be applied to any element as long as the element exhibits bipolar resistance change characteristics. For example, even in a ReRAM element using an oxide such as Ti, W, and Ni, the method of the present invention can be applied by appropriately selecting an electrode to realize a bipolar resistance change operation.
また、発明の背景として、CMOS回路を有する半導体装置について説明したが、本発明はかかる半導体装置に限定されるものではない。例えば、DRAM(Dynamic RAM)、SRAM(Static RAM)、フラッシュメモリ、FRAM(Ferro Electric RAM)、MRAM(Magnetic RAM)、抵抗変化型メモリ、バイポーラトランジスタ等のようなメモリ回路を有する半導体製品、マイクロプロセッサ等の論理回路を有する半導体製品、これらを同時に搭載したボードやパッケージの銅配線に対しても、本発明を適用することができる。 Further, as a background of the invention, a semiconductor device having a CMOS circuit has been described, but the present invention is not limited to such a semiconductor device. For example, a semiconductor product having a memory circuit such as a DRAM (Dynamic RAM), an SRAM (Static RAM), a flash memory, an FRAM (Ferroelectric RAM), an MRAM (Magnetic RAM), a resistance change memory, a bipolar transistor, or the like, a microprocessor The present invention can also be applied to a semiconductor product having a logic circuit such as the above and a copper wiring of a board or package on which these are simultaneously mounted.
さらに、電子回路装置、光回路装置、量子回路装置、マイクロマシン、MEMS(Micro Electro Mechanical Systems)、表示装置等にも、本発明を適用することができる。また、上記の実施形態および実施例においては、スイッチ機能を中心に説明したが、不揮発性と抵抗変化特性の双方を利用したメモリ素子のプログラミングにも、本発明の方法を適用することができる。 Furthermore, the present invention can be applied to an electronic circuit device, an optical circuit device, a quantum circuit device, a micro machine, a MEMS (Micro Electro Mechanical Systems), a display device, and the like. In the above-described embodiments and examples, the description has focused on the switching function. However, the method of the present invention can also be applied to programming of a memory element using both non-volatility and resistance change characteristics.
なお、上記の特許文献等の先行技術文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。 It should be noted that the disclosures of prior art documents such as the above patent documents are incorporated herein by reference. Within the scope of the entire disclosure (including claims) of the present invention, the embodiments and examples can be changed and adjusted based on the basic technical concept. Various combinations and selections of various disclosed elements are possible within the scope of the claims of the present invention. That is, the present invention of course includes various variations and modifications that could be made by those skilled in the art according to the entire disclosure including the claims and the technical idea.
110 第1の電極
112 酸化チタン膜
113 イオン伝導層(抵抗変化層)
114 第2の電極
115 プログラミングトランジスタ
110 First electrode 112 Titanium oxide film 113 Ion conduction layer (resistance change layer)
114 Second electrode 115 Programming transistor
Claims (9)
前記抵抗変化層を前記第1の状態から前記第2の状態へ遷移させる第1の極性とは逆の第2の極性を有する第1のパルス電圧を、前記抵抗変化層を前記第1の状態に保ちつつ、前記第1の電極と前記第2の電極との間に印加する工程と、
前記第1のパルス電圧を印加した後、前記第1の極性を有する第2のパルス電圧を前記第1の電極と前記第2の電極との間に印加して、前記抵抗変化層を前記第1の状態から前記第2の状態へ遷移させる工程と、を含み、
前記抵抗変化層は、少なくともシリコン(Si)、酸素(O)および炭素(C)を含むイオン伝導層であり、前記第1の電極は銅(Cu)を含み、前記第2の電極はルテニウム(Ru)を含む、ことを特徴とする、抵抗変化素子の制御方法。 A resistance change layer that transitions between a first state and a second state having different resistance values according to the polarity of the applied pulse voltage; a first electrode connected to one end of the resistance change layer; A control method of a resistance change element including a second electrode connected to the other end,
A first pulse voltage having a second polarity opposite to a first polarity for causing the resistance change layer to transition from the first state to the second state is applied to the resistance change layer in the first state. Maintaining between the first electrode and the second electrode,
After applying the first pulse voltage, a second pulse voltage having the first polarity is applied between the first electrode and the second electrode, and the resistance change layer is moved to the first electrode. a step of transitioning to the second state from the first state, only including,
The variable resistance layer is an ion conductive layer containing at least silicon (Si), oxygen (O), and carbon (C), the first electrode contains copper (Cu), and the second electrode is ruthenium ( including ru), and wherein the control method of the variable resistance element.
前記抵抗変化層の一端に接続された第1の電極と、
前記抵抗変化層の他端に接続された第2の電極と、
前記抵抗変化層を前記第1の状態から前記第2の状態へ遷移させる第1の極性とは逆の第2の極性を有する第1のパルス電圧を、前記抵抗変化層を前記第1の状態に保ちつつ、前記第1の電極と前記第2の電極との間に印加した後、該第1の極性を有する第2のパルス電圧を前記第1の電極と前記第2の電極との間に印加して、前記抵抗変化層を前記第1の状態から前記第2の状態へ遷移させるプログラミング回路と、を備え、
前記抵抗変化層は、少なくともシリコン(Si)、酸素(O)および炭素(C)を含むイオン伝導層であり、前記第1の電極は銅(Cu)を含み、前記第2の電極はルテニウム(Ru)を含む、ことを特徴とする半導体装置。 A resistance change layer that transitions between a first state and a second state having different resistance values according to the polarity of the applied pulse voltage;
A first electrode connected to one end of the variable resistance layer;
A second electrode connected to the other end of the variable resistance layer;
A first pulse voltage having a second polarity opposite to a first polarity for causing the resistance change layer to transition from the first state to the second state is applied to the resistance change layer in the first state. The second pulse voltage having the first polarity is applied between the first electrode and the second electrode after being applied between the first electrode and the second electrode. And a programming circuit that causes the resistance change layer to transition from the first state to the second state.
The variable resistance layer is an ion conductive layer containing at least silicon (Si), oxygen (O), and carbon (C), the first electrode contains copper (Cu), and the second electrode is ruthenium ( Ru) . A semiconductor device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011109329A JP5672143B2 (en) | 2011-05-16 | 2011-05-16 | Control method of resistance change element and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011109329A JP5672143B2 (en) | 2011-05-16 | 2011-05-16 | Control method of resistance change element and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012243334A JP2012243334A (en) | 2012-12-10 |
JP5672143B2 true JP5672143B2 (en) | 2015-02-18 |
Family
ID=47464896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011109329A Expired - Fee Related JP5672143B2 (en) | 2011-05-16 | 2011-05-16 | Control method of resistance change element and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5672143B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5418147B2 (en) * | 2009-10-26 | 2014-02-19 | 日本電気株式会社 | Element control circuit, switching element, and element control method |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006179560A (en) * | 2004-12-21 | 2006-07-06 | Matsushita Electric Ind Co Ltd | Reproducing method of storage element and memory circuit |
JP4535439B2 (en) * | 2005-02-10 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | Semiconductor integrated circuit device |
JP4742696B2 (en) * | 2005-06-27 | 2011-08-10 | ソニー株式会社 | Storage device |
WO2009157479A1 (en) * | 2008-06-26 | 2009-12-30 | 日本電気株式会社 | Switching element and switching element manufacturing method |
US9059402B2 (en) * | 2009-06-25 | 2015-06-16 | Nec Corporation | Resistance-variable element and method for manufacturing the same |
JP2011146111A (en) * | 2010-01-18 | 2011-07-28 | Toshiba Corp | Nonvolatile storage device and method for manufacturing the same |
US9378817B2 (en) * | 2011-03-25 | 2016-06-28 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device |
-
2011
- 2011-05-16 JP JP2011109329A patent/JP5672143B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012243334A (en) | 2012-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8659933B2 (en) | Hereto resistive switching material layer in RRAM device and method | |
US8947908B2 (en) | Hetero-switching layer in a RRAM device and method | |
US8952349B2 (en) | Switching device having a non-linear element | |
JP4332881B2 (en) | Solid electrolyte switching element, FPGA using the same, memory element, and method of manufacturing solid electrolyte switching element | |
CN101335330B (en) | Memory device with tungsten compound storage part and process method thereof | |
JP4781431B2 (en) | Nonvolatile semiconductor memory device and writing method thereof | |
CN103000806B (en) | Resistive nonvolatile memory device and its operating method, semiconductor devices | |
JP6750507B2 (en) | Select element, memory cell, and storage device | |
CN101779248B (en) | Storage device drive method | |
CN110729399B (en) | Switching Elements and Memory Elements | |
JP6329349B2 (en) | Nonvolatile resistance change memory device and bias method of resistance change memory structure | |
US9601692B1 (en) | Hetero-switching layer in a RRAM device and method | |
JP2007294592A (en) | Method for driving storage device | |
JP5201138B2 (en) | Semiconductor device and driving method thereof | |
JP2008135659A (en) | Memory element and memory device | |
Qin et al. | 8-layer 3D vertical Ru/AlO x N y/TiN RRAM with mega-Ω level LRS for low power and ultrahigh-density memory | |
US20240274189A1 (en) | Semiconductor memory devices with differential threshold voltages | |
JP5672143B2 (en) | Control method of resistance change element and semiconductor device | |
Palma et al. | A novel HfO 2-GeS 2-Ag based conductive bridge RAM for reconfigurable logic applications | |
KR101100422B1 (en) | Resistive DRAM device and its operation method | |
JP5092355B2 (en) | Storage device | |
JP2015005679A (en) | Switching element and programming method therefor | |
Wang et al. | Filament control of field-enhanced WO x resistive memory toward low power applications | |
CN101042935B (en) | Storage unit, memory and method for writing data to storage unit | |
Yu et al. | Unveiling switching mechanisms in RRAMs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5672143 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |