JP5666694B2 - Load current detection circuit - Google Patents
Load current detection circuit Download PDFInfo
- Publication number
- JP5666694B2 JP5666694B2 JP2013508834A JP2013508834A JP5666694B2 JP 5666694 B2 JP5666694 B2 JP 5666694B2 JP 2013508834 A JP2013508834 A JP 2013508834A JP 2013508834 A JP2013508834 A JP 2013508834A JP 5666694 B2 JP5666694 B2 JP 5666694B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- load
- circuit
- sense
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
本発明は、電流検出回路に関し、特に負荷回路に流れる負荷電流を検出するための負荷電流検出回路に関する。 The present invention relates to a current detection circuit, and more particularly to a load current detection circuit for detecting a load current flowing in a load circuit.
負荷に流れる電流（以下、負荷電流と記載する）を監視し、その負荷電流の変化に基づいて負荷の状態を判断する技術が知られている（例えば、特許文献１，２参照）。図１は、特許文献１に記載の電流検出回路の構成を示す回路図である。特許文献１に記載の電流検出回路は、負荷電流を検出しようとする電力用電界効果半導体構成要素１０１と、別の電界効果半導体構成要素１０２とを備えている。両方の半導体構成要素１０１、１０２のドレイン端子、及びゲート端子は、互いに接続されている。半導体構成要素１０２のソース端子には、制御可能な抵抗１０６を介して抵抗１０５が直列に接続されている。その抵抗１０５の他方の端子は、固定電圧に接続されている。抵抗１０６の作用により、半導体構成要素１０１、１０２のドレイン‐ソース間電圧が等しくなるように調節される。
A technique for monitoring a current flowing through a load (hereinafter referred to as a load current) and determining a load state based on a change in the load current is known (see, for example,
また、特許文献２には、電流検出に伴う電力損失を大幅に少なくし、且つ電流検出を常時行うとともに電流を安定に高精度に検出するための技術が開示されている。図２は、特許文献２に記載の電流検出回路の構成を示す回路図である。特許文献２に記載の技術では、パワートランジスタ２１１と電流検出トランジスタ２１２には、電源電圧Ｖcc及びスイッチ信号Ｓ１が共通に供給されている。その電流検出トランジスタ２１２の出力ノードにアイドリング電流Ｉｉｄｌを供給し、且つ、両トランジスタの出力電圧が仮想同電圧となるようにバッファ回路２００を設ける。これによりバッファ回路２００を常にＡ級増幅回路として動作させている。
図１、２に示される回路は、一般的にハイサイドスイッチと呼ばれ、電源側に接続されたスイッチを介して、ＧＮＤ側に接続された負荷に電流を供給している。このようなハイサイドスイッチでは、一つのスイッチで複数の負荷を駆動する場合がある。電流検出回路は、負荷電流を検出することにより、その複数の負荷の断線状態などを検出している。スイッチに接続された負荷が断線すると、負荷電流が急激に減少する。このような場合であっても、精度良く負荷電流を検出する技術が求められている。 The circuits shown in FIGS. 1 and 2 are generally called high-side switches, and supply current to a load connected to the GND side via a switch connected to the power supply side. In such a high-side switch, a plurality of loads may be driven by one switch. The current detection circuit detects the disconnection state of the plurality of loads by detecting the load current. When the load connected to the switch is disconnected, the load current decreases rapidly. Even in such a case, a technique for accurately detecting the load current is required.
特許文献１、２には、負荷電流の検出方法として、負荷を駆動する出力ＭＯＳＦＥＴ（電力用半導体構成要素１０１やパワートランジスタ２１１）と構造が類似したサイズの小さなトランジスタ（半導体構成要素１０２や電流検出トランジスタ２１２）を、出力ＭＯＳＦＥＴと並列に接続する技術が開示されている。特許文献１、２に記載の技術では、小さな負荷電流のときに、その負荷電流を検出する精度が低下してしまうことがあった。本発明は、負荷電流が急激に減少するような場合であっても、精度良く負荷電流を検出する技術を提供する。
In
負荷電流検出回路は、電源と負荷回路との間に設けられ、制御信号に応答して負荷回路に供給する負荷電流を生成する負荷電流生成回路と、負荷電流生成回路に並列に配置され、制御信号に応答して初期センス電流を生成するセンス電流生成回路と、負荷電流の変動を監視し、負荷電流の変動に対応して初期センス電流を変化させるセンス電流制御回路と、負荷電流の変動を検出するための電流を受ける出力ノードと、出力ノードに流れ込む電流を電圧に変換するセンス抵抗と、出力ノードに、初期センス電流の変化分を補償する補償電流を供給する補償電流生成回路とを具備する。
ここにおいて、センス電流制御回路は、センス電流生成回路の出力端と出力ノードとの間に設けられた抵抗性素子と、抵抗性素子の抵抗値を制御するための抵抗値制御信号を生成する演算器とを備えている。また、演算器は、センス電流生成回路の出力端に接続される第１入力端と、負荷電流生成回路の出力端に接続される第２入力端とを備えている。そして、初期センス電流は、第１入力端に供給される第１電流と、抵抗性素子の電源端に供給される第２電流とを含み、補償電流生成回路は、第１電流と同じ量の電流を、補償電流として出力ノードに供給する。The load current detection circuit is provided between the power supply and the load circuit, and is arranged in parallel with the load current generation circuit for generating the load current to be supplied to the load circuit in response to the control signal, and for controlling the load current generation circuit. A sense current generation circuit that generates an initial sense current in response to a signal, a sense current control circuit that monitors a change in the load current and changes the initial sense current in response to the change in the load current, and a load current fluctuation An output node that receives a current for detection; a sense resistor that converts a current flowing into the output node into a voltage; and a compensation current generation circuit that supplies a compensation current that compensates for a change in the initial sense current to the output node. To do.
Here, the sense current control circuit generates a resistance element provided between the output terminal of the sense current generation circuit and the output node, and a resistance value control signal for controlling the resistance value of the resistance element. With a bowl. The computing unit includes a first input terminal connected to the output terminal of the sense current generation circuit and a second input terminal connected to the output terminal of the load current generation circuit. The initial sense current includes a first current supplied to the first input terminal and a second current supplied to the power supply terminal of the resistive element, and the compensation current generation circuit has the same amount as the first current. Current is supplied to the output node as a compensation current.
本発明では、負荷電流が急激に減少するような場合であっても、精度良く負荷電流を検出することが可能となる。 In the present invention, it is possible to detect the load current with high accuracy even when the load current decreases rapidly.
以下、実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments will be described with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
［第１実施形態］
図３は、本実施形態の負荷電流検出回路１０を、自動車の電子制御システムに適用した場合の構成を例示するブロック図である。電子制御システムは、電子制御ユニット１と、バッテリー電源３と、複数の負荷を含む負荷回路２を備えている。その負荷回路２は、例えば、負荷回路２−１、負荷回路２−２、負荷回路２−ｎを含んでいる。また、電子制御ユニット１は、電力用半導体装置４と、電源ＩＣ５と、マイクロコンピュータ６と、安定化用容量７ａと、安定化用容量７ｂと、ツェナーダイオード８とを備えている。安定化用容量７ａは、電源端子ＶＤＤとＧＮＤ端子との間を安定化させる。ツェナーダイオード８は、ダンプサージに対して電圧をクランプする。[First Embodiment]
FIG. 3 is a block diagram illustrating a configuration when the load
図３に示されているように、電子制御ユニット１は、その外部に設けられたバッテリー電源３に接続されている。バッテリー電源３は、電子制御ユニット１の電源ＩＣ５と電力用半導体装置４に対して、電源電圧を供給している。電源ＩＣ５は、バッテリー電源３から供給される電圧に基づいて、安定化電圧を作り、マイクロコンピュータ６に電源電圧を供給する。電源ＩＣ５の出力端子とＧＮＤ端子との間には、安定化用容量７ｂが接続されている。電力用半導体装置４は、マイクロコンピュータ６に接続されている。また、電力用半導体装置４の出力端子ＯＵＴには、負荷回路２−１、負荷回路２−２、負荷回路２−ｎが接続されている。電力用半導体装置４は、マイクロコンピュータ６からの入力信号ＩＮに応じて、オン・オフが制御され、負荷回路２−１、負荷回路２−２・・・負荷回路２−ｎへの電力の供給を制御する。
As shown in FIG. 3, the
また、電力用半導体装置４は、負荷電流検出回路１０を備えている。負荷電流検出回路１０は、負荷回路２−１、負荷回路２−２、負荷回路２−ｎに流れる電流に比例したセンス電流を、ＩＳ端子を介して流す。ＩＳ端子に接続されたセンス抵抗９は、センス電流をセンス電圧に変換する。その電圧はマイクロコンピュータ６のＡ／Ｄ変換器に入力される。マイクロコンピュータ６は、ＩＳ端子の電圧を読みとることにより、負荷電流の大きさを判定することができる。
Further, the power semiconductor device 4 includes a load
例えば、負荷回路２−１、負荷回路２−２・・・負荷回路２−ｎの少なくとも一つが断線すると、ＩＳ端子に出力される電流が小さくなり、それに応じてＩＳ電圧も小さくなる。マイクロコンピュータ６は、ＩＳ電圧の変化に応じて、負荷回路２−１、負荷回路２−２・・・負荷回路２−ｎの断線を判定することができる。マイクロコンピュータ６は、ユーザーに対して断線を知らせることができる。
For example, if at least one of the load circuit 2-1, the load circuit 2-2,..., The load circuit 2-n is disconnected, the current output to the IS terminal is reduced, and the IS voltage is accordingly reduced. The
負荷回路２−１、負荷回路２−２・・・負荷回路２−ｎが低電力負荷の場合、それぞれに流れる電流は小さい。例えば、負荷回路２−１、負荷回路２−２・・・負荷回路２−ｎが全て５Ｗのランプで、１２Ｖのバッテリー電圧で駆動する場合を以下に説明する。この場合、それぞれの定常電流は、０．４Ａ程度となる。また、全ての負荷が接続されている正常状態では、１．２Ａ（＝０．４Ａ×３個）となる。仮に、負荷が１つ断線すると０．８Ａとなる。また、２つ断線すると０．４Ａとなる。したがって、電子制御ユニット１は、低電流を検出することが必要となる。本実施形態の電子制御ユニット１に搭載された負荷電流検出回路１０は、低負荷電流の検出精度が向上している。そのため、１つの負荷が断線しているか、２つの負荷が断線しているかなどを精度よく検出することできる。
When the load circuit 2-1, the load circuit 2-2... Load circuit 2-n is a low power load, the current flowing through each of them is small. For example, a case where the load circuit 2-1, the load circuit 2-2,..., The load circuit 2-n are all 5 W lamps and are driven with a battery voltage of 12V will be described below. In this case, each steady current is about 0.4A. Further, in a normal state where all loads are connected, 1.2 A (= 0.4 A × 3) is obtained. If one load is disconnected, it becomes 0.8A. Moreover, it will be set to 0.4 A when two are disconnected. Therefore, the
図４は、本実施形態の負荷電流検出回路１０の構成を例示する回路図である。負荷電流検出回路１０は、負荷電流生成回路としての出力ＭＯＳＦＥＴ１１と、センス電流生成回路としてのセンスＭＯＳＦＥＴ１２と、センス電流制御回路１３と、センス抵抗１４（センス抵抗９に相当）と、補償電流供給回路１５とを備えている。センス電流制御回路１３は、抵抗性素子としてのＰチャンネルＭＯＳＦＥＴ２１と、演算器としての演算増幅器２２と、レベルシフト回路２３と、レベルシフト回路２４とを備えている。レベルシフト回路２３には、ダイオード２５とセンス電流側電流源２６とが設けられている。レベルシフト回路２４には、ダイオード２７と負荷電流側電流源２８とが設けられている。補償電流供給回路１５は、補償電流側電流源３１と、ＰチャンネルＭＯＳＦＥＴ３２と、制御端子３３とを備えている。
FIG. 4 is a circuit diagram illustrating the configuration of the load
出力ＭＯＳＦＥＴ１１のドレインは電源端子１６に接続され、出力ＭＯＳＦＥＴ１１のソースは負荷（負荷回路）２を介して固定電圧（たとえばＧＮＤ）に接続されている。また、出力ＭＯＳＦＥＴ１１のソースは、ノードＮ３を介して、ダイオード２７のアノードに接続されている。出力ＭＯＳＦＥＴ１１のゲートは、センスＭＯＳＦＥＴ１２のゲートに接続されている。その出力ＭＯＳＦＥＴ１１のゲートは、抵抗１９を介してゲート制御端子１８に接続されている。
The drain of the
センスＭＯＳＦＥＴ１２のドレインは電源端子１６に接続され、センスＭＯＳＦＥＴ１２のソースはノードＮ４を介してダイオード２５のアノードに接続されている。また、センスＭＯＳＦＥＴ１２のソースはノードＮ４を介して、ＰチャンネルＭＯＳＦＥＴ２１のソースに接続されている。
The drain of the
ダイオード２５のカソードは、センス電流側電流源２６の一端に接続されている。ダイオード２７のカソードは、負荷電流側電流源２８の一端に接続されている。電流源（センス電流側電流源２６、負荷電流側電流源２８）の他端は固定電圧に接続されている。さらに、ダイオード２５のカソードは、演算増幅器２２の反転入力端子に接続され、ダイオード２７のカソードは演算増幅器２２の非反転入力端子に接続されている。ダイオード２５、センス電流側電流源２６、ダイオード２７、および負荷電流側電流源２８によって構成される回路は、演算増幅器２２の入力端子電圧を適正に設定するためのレベルシフト回路としての機能を提供している。演算増幅器２２の出力端子は、ＰチャンネルＭＯＳＦＥＴ２１のゲートに接続されている。
The cathode of the
ＰチャンネルＭＯＳＦＥＴ２１のドレインは接続ノードＮ２を介して、出力ノードＮ１に接続されている。出力ノードＮ１と固定電圧（接地端子１７）の間には、センス抵抗１４が接続されている。ＰチャンネルＭＯＳＦＥＴ３２のソースは、電源端子１６に接続されている。ＰチャンネルＭＯＳＦＥＴ３２のドレインは、補償電流側電流源３１の一端に接続されている。ＰチャンネルＭＯＳＦＥＴ３２のゲートは、制御端子３３に接続されている。補償電流側電流源３１の他端は接続ノードＮ２を介して、出力ノードＮ１に接続されている。本実施形態の負荷電流検出回路１０において、補償電流側電流源３１、センス電流側電流源２６、負荷電流側電流源２８には同じ電流値が設定されている。
The drain of the P-
ゲート端子１８には、チャージポンプなどの昇圧回路（図示されず）から、制御信号が供給される。また、制御端子３３には、制御回路（図示されず）から、ローレベル／ハイレベルの信号が供給される。ゲート端子１８にローレベル信号が入力された場合、出力ＭＯＳＦＥＴ１１はオフしており、負荷回路２へ電力は供給されない。このとき、制御端子３３にはハイレベルの信号が供給され、補償電流側電流源３１は出力ノードＮ１へ電流を出力しない。また、センスＭＯＳＦＥＴ１２にも電流が流れない。従って、センスＭＯＳＦＥＴ１２から出力ノードＮ１へはセンス電流が出力されない。
A control signal is supplied to the
ゲート端子１８にハイレベル信号が入力された場合、出力ＭＯＳＦＥＴ１１およびセンスＭＯＳＦＥＴ１２はオンする。それによって、負荷電流がノードＮ３を介して負荷回路２に供給される。また、センスＭＯＳＦＥＴ１２、ダイオード２５、ＰチャンネルＭＯＳＦＥＴ２１、センス抵抗１４を通って電流が流れる。センス電流制御回路１３には、ダイオード２５とセンス電流側電流源２６とを備えるレベルシフト回路２３、および、ダイオード２７と負荷電流側電流源２８とを備えるレベルシフト回路２４から構成されるレベルシフト回路が設けられている。そのレベルシフト回路は、センスＭＯＳＦＥＴ１２のソースからダイオード２５の順方向電圧（ＶＦ）分下がった電圧を演算増幅器２２の反転入力として供給している。また、出力ＭＯＳＦＥＴ１１のソースからダイオード２７の順方向電圧（ＶＦ）分下がった電圧を、演算増幅器２２の非反転入力として供給している。
When a high level signal is input to the
ここにおいて、センスＭＯＳＦＥＴ１２におけるドレイン−ソース間電圧が、出力ＭＯＳＦＥＴ１１のドレイン−ソース間電圧よりも大きいと仮定する。その場合、演算増幅器２２の入力端に、ＰチャンネルＭＯＳＦＥＴ２１をより高い抵抗に制御する電圧が供給される。センスＭＯＳＦＥＴ１２を通る電流は、演算増幅器２２の入力端への入力電圧の差が零になるまで、すなわち出力ＭＯＳＦＥＴ１１およびセンスＭＯＳＦＥＴ１２のドレイン−ソース間電圧が等しくなるように、調整される。このことは、調整された定常的な状態でセンス抵抗１４を通って、負荷回路２の負荷の大きさに無関係に負荷電流に常に固定的に比例している電流が流れることを意味する。すなわち、動作の進行中に、例えば部分的な短絡により、または、並列に接続されている負荷のいずれかの故障により負荷電流が変化すると、出力ＭＯＳＦＥＴ１１におけるドレイン−ソース間電圧が増大または減少し、その変化に応じてＰチャンネルＭＯＳＦＥＴ２１の抵抗値が、減少または増大するように制御され、演算増幅器２２の入力端における電圧差が零になる。
Here, it is assumed that the drain-source voltage in the
出力ＭＯＳＦＥＴ１１を通る電流とセンスＭＯＳＦＥＴ１２を通る電流の比例性の前提条件は、それぞれのＭＯＳＦＥＴのＩｄ−Ｖｄｓ特性曲線が互いに類似していることである。初期センス電流ＩｓｅｎｓｅとしてのセンスＭＯＳＦＥＴ１２を通る電流は、出力ＭＯＳＦＥＴ１１を流れる電流に比例している。センス抵抗１４は、センスＭＯＳＦＥＴ１２を通る電流を、接地点（接地端子１７）を基準にして、負荷電流に比例する電圧に変換する。この電圧が出力ノードＮ１から取り出される。出力ＭＯＳＦＥＴ１１とセンスＭＯＳＦＥＴ１２の相似性は、出力ＭＯＳＦＥＴ１１とセンスＭＯＳＦＥＴ１２とを同じ構造の単位セルを用いて構成することで容易に達成される。センスＭＯＳＦＥＴ１２のセル数と出力ＭＯＳＦＥＴ１１のセル数の比を、例えば１：１０００などとすることで、セル数の比に応じたセンス電流が得られる。
A precondition for the proportionality of the current through the
ここで、負荷の断線により負荷電流が減少する現象を考える。このとき、出力ＭＯＳＦＥＴ１１を通る電流が減少する。それに伴い、センスＭＯＳＦＥＴ１２を通る電流も減少する。センスＭＯＳＦＥＴ１２を通る電流（初期センス電流Ｉｓｅｎｓｅ）のうち、第１電流Ｉ１がセンス電流側電流源２６にながれ、センス端子（出力ノードＮ１）に出力される電流（第２電流Ｉ２）に大きな誤差を与えることがあった。
Here, let us consider a phenomenon in which the load current decreases due to the disconnection of the load. At this time, the current passing through the
センス電流側電流源２６による第１電流Ｉ１＝１０μＡ、
負荷電流側電流源２８による第４電流Ｉ４＝１０μＡ、
出力ＭＯＳＦＥＴ１１の電流＝０．１Ａ、
センスＭＯＳＦＥＴ１２の電流＝０．１Ａ/１０００＝０．１ｍＡとすると、
負荷電流（第５電流Ｉ５） ＝（出力ＭＯＳＦＥＴ１１に流れる電流Ｉｏｕｔ）−（負荷電流側電流源２８の第４電流Ｉ４）≒０．１Ａ
ＰチャンネルＭＯＳＦＥＴ２１に流れ込む電流（第２電流Ｉ２） ＝（センスＭＯＳＦＥＴ１２に流れる電流Ｉｓｅｎｓｅ）−（センス電流側電流源２６の第１電流Ｉ１）＝９０μＡとなる。First current I1 = 10 μA from the sense current side
Fourth current I4 = 10 μA by the load current side
When the current of the
Load current (fifth current I5) = (current Iout flowing through the output MOSFET 11) − (fourth current I4 of the load current side current source 28) ≈0.1 A
Current flowing into the P-channel MOSFET 21 (second current I2) = (current Isense flowing in the sense MOSFET 12) − (first current I1 of the sense current side current source 26) = 90 μA.
本実施形態の負荷電流検出回路１０は、補償電流供給回路１５を備え、その補償電流供給回路１５は、出力ノードＮ１に対して、補償電流側電流源３１の電流（１０μＡ）を供給（補償）している。そのため、
センス電流＝（センスＭＯＳＦＥＴ１２に流れる電流Ｉｓｅｎｓｅ）−（センス電流側電流源２６の第１電流Ｉ１）＋（補償電流側電流源３１の第３電流Ｉ３）＝１００μＡ＝センスＭＯＳＦＥＴ１２に流れる電流（初期センス電流Ｉｓｅｎｓｅ）
となる。即ち、補償電流側電流源３１の第３電流は、センス電流側電流源２６の第１電流Ｉ１に等しく、センス電流側電流源２６の第１電流Ｉ１による変化分を補償している。The load
Sense current = (current Isense flowing in the sense MOSFET 12) − (first current I1 of the sense current side current source 26) + (third current I3 of the compensation current side current source 31) = 100 μA = current flowing in the sense MOSFET 12 (initial sense) Current Isense)
It becomes. That is, the third current of the compensation current side
図５は、本実施形態の負荷電流検出回路１０の具体的な回路構成を例示する回路図である。以下では、本発明の理解を容易にするために、図４の負荷電流検出回路１０と異なる構成・動作について詳細に説明を行う。また、図５に例示する回路図において、上述の図４で例示した回路の同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
FIG. 5 is a circuit diagram illustrating a specific circuit configuration of the load
図５に示されている負荷電流検出回路１０では、センス電流側電流源２６、負荷電流側電流源２８、および補償電流側電流源３１が、デプレッション型ＭＯＳＦＥＴで構成されている。デプレッション型ＮチャンネルＭＯＳＦＥＴ２６ａはセンス電流側電流源２６に対応している。デプレッション型ＮチャンネルＭＯＳＦＥＴ２８ａは、負荷電流側電流源２８に対応している。デプレッション型ＮチャンネルＭＯＳＦＥＴ３１ａは、補償電流側電流源３１に対応している。その負荷電流検出回路１０は、ダイオード４１と、ダイオード４２と、ダイオード４３と、抵抗４４と、容量４５とを備えている。
In the load
ダイオード４１は、電源端子１６と演算増幅器２２の反転入力端との間に配置されている。ダイオード４２は、電源端子１６と演算増幅器２２の非反転入力端との間に配置されている。ダイオード４３のアノードは、ノードＮ４に接続され、カソードはノードＮ３に接続されている。抵抗４４は、演算増幅器２２の出力端とＰチャンネルＭＯＳＦＥＴ２１のゲートとの間に接続されている。容量４５の一端は、ＰチャンネルＭＯＳＦＥＴ２１のゲートに接続され、他端は接地線に接続されている。
The
デプレッション型ＮチャンネルＭＯＳＦＥＴ２８ａのドレインは、ダイオード２７のカソードに接続されている。デプレッション型ＮチャンネルＭＯＳＦＥＴ２６ａのドレインはダイオード２５のカソードに接続されている。デプレッション型ＮチャンネルＭＯＳＦＥＴ２８ａのソースとゲート、および、デプレッション型ＮチャンネルＭＯＳＦＥＴ２６ａソースとゲートは、それぞれ固定電圧（ＧＮＤ）に接続される。また、デプレッション型ＮチャンネルＭＯＳＦＥＴ３１ａは、ドレインがＰチャンネルＭＯＳＦＥＴ３２を介して電源端子１６に接続され、ゲートとソースが、接続ノードＮ２を介して出力ノードＮ１に接続されている。
The drain of the depletion type N-
本実施形態の負荷電流検出回路１０を、図５に示されるように、センス電流側電流源２６、負荷電流側電流源２８、および補償電流側電流源３１が、デプレッション型ＭＯＳＦＥＴで構成されている。デプレッション型ＮチャンネルＭＯＳＦＥＴ２６ａ、デプレッション型ＮチャンネルＭＯＳＦＥＴ２８ａ、およびデプレッション型ＮチャンネルＭＯＳＦＥＴ３１ａは、それぞれ定電流特性を示すトランジスタとして動作する。したがって、各トランジスタサイズを同じにすることにより、その定電流値を等しくすることができる。
In the load
図５の負荷電流検出回路１０におけるセンス電流は、以下の式で示されるような電流となる。
センス電流＝（センスＭＯＳＦＥＴ１２に流れる電流）−（デプレッション型ＮチャンネルＭＯＳＦＥＴ２６ａの電流）＋（デプレッション型ＮチャンネルＭＯＳＦＥＴ３１ａの電流）＝センスＭＯＳＦＥＴ１２に流れる電流
となり、図４に例示した回路と同様に、負荷電流の検出精度が向上させることが可能となっている。The sense current in the load
Sense current = (current flowing in the sense MOSFET 12) − (current of the depletion type N-
図５は、負荷電流検出回路１０を実現する具体的な回路構成について開示している。図４に例示した負荷電流検出回路１０と同様に、レベルシフト回路へ分流したセンス電流と同じ電流量を、接続ノードＮ２を介して出力ノードＮ１に加算することにより、センス電流の誤差を相殺することが可能である。その結果、低負荷電流領域に渡って、センス比（負荷電流とセンス電流の比）を向上することができる。
FIG. 5 discloses a specific circuit configuration for realizing the load
［比較例］ 図６は、本実施例の比較例を示す回路図である。負荷電流検出回路３１０は、上述の負荷電流検出回路１０に補償電流供給回路１５が備えられていない場合の回路を示している。図６を参照すると、負荷電流検出回路３１０は、電源端子３１６、ゲート端子３１８、出力ノードＮ３０１、出力ＭＯＳＦＥＴ（負荷電流生成回路）３１１、センスＭＯＳＦＥＴ（センス電流生成回路）３１２、負荷抵抗３０２、センス抵抗３１４、ダイオード３４１、ダイオード３４２、ダイオード３２５、ダイオード３２７、ダイオード３４３、電流源３２６、電流源３２８、演算増幅器（演算器）３２２、ＰチャンネルＭＯＳＦＥＴ３２１、抵抗３１９、抵抗３４４、容量３４５を備えている。負荷電流検出回路３１０の各素子の接続は、上述の負荷電流検出回路１０と同様である。
[Comparative Example] FIG. 6 is a circuit diagram showing a comparative example of the present embodiment. The load
ここにおいて、負荷電流検出回路３１０の動作について簡単に説明する。ゲート端子３１８にローレベル信号が入力された場合、出力ＭＯＳＦＥＴ３１１はオフしており、負荷抵抗３０２へ電力は供給されない。ゲート端子３１８にハイレベル信号が入力された場合、出力ＭＯＳＦＥＴ３１１はオンしており、負荷抵抗３０２へ電源端子３１６から電力が供給される。
Here, the operation of the load
出力ＭＯＳＦＥＴ３１１とセンスＭＯＳＦＥＴ３１２は並列に接続されており、演算増幅器３２２はＰチャンネルＭＯＳＦＥＴ３２１の抵抗を制御して、出力ＭＯＳＦＥＴ３１１とセンスＭＯＳＦＥＴ３１２のソース電圧を等しくする。これにより、出力ノードＮ３０１には負荷に比例した電流（センス電流）が出力される。センス抵抗３１４は、センス電流をセンス電圧に変換する。マイクロコンピュータ６はセンス電圧を読みとることにより、負荷に流れている電流を判定することができる。
The
オン状態では出力ＭＯＳＦＥＴ３１１のソース電圧は電源端子３１６の電圧に近いので、演算増幅器３２２の入力端子は、ダイオード３２５、ダイオード３２７および電流源３２６、電流源３２８から構成されるレベルシフト回路を介して、出力ＭＯＳＦＥＴ３１１のソースおよびセンスＭＯＳＦＥＴ３１２のソースに接続されている。
Since the source voltage of the
出力ＭＯＳＦＥＴ３１１に流れる電流が小さいとき、センスＭＯＳＦＥＴ３１２に流れるセンス電流も比例して小さくなる。このとき、センス電流の一部はレベルシフト回路を構成する電流源３２６に流れるので、出力ノードＮ３０１に出力されるセンス電流は減少する。負荷を流れる負荷電流も同様に電流源３２８により減少する。しかしながら、センス電流に比べてその影響は小さい。たとえば、
電流源３２６＝１０μＡ、
電流源３２８＝１０μＡ、
出力ＭＯＳＦＥＴ３１１の電流＝０．１Ａ、
センスＭＯＳＦＥＴ３１２の電流＝０．１Ａ/１０００＝０．１ｍＡとすると、
負荷電流＝（出力ＭＯＳＦＥＴ３１１に流れる電流）−（電流源３２８の電流）≒０．１Ａ
センス電流＝（センスＭＯＳＦＥＴ３１２に流れる電流−（電流源３２６の電流）＝９０μＡとなる。When the current flowing through the
If the current of the
Load current = (current flowing through the output MOSFET 311) − (current of the current source 328) ≈0.1 A
Sense current = (current flowing through
図７は、負荷電流とセンス電流の比（センス比）を、負荷電流をパラメータとして表すグラフである。負荷電流を横軸に、センス比（負荷電流/センス電流）を縦軸にプロットした場合に、図７の点線４７は、負荷電流検出回路３１０の負荷電流とセンス電流の比（センス比）を表している。負荷電流検出回路３１０のような構成の場合、低負荷電流においてセンス電流が小さくなり、センス比が増大してしまう。そのため、負荷電流の検出精度が悪くなる。
FIG. 7 is a graph showing the ratio of the load current to the sense current (sense ratio) using the load current as a parameter. When the load current is plotted on the horizontal axis and the sense ratio (load current / sense current) is plotted on the vertical axis, the dotted
本実施形態の負荷電流検出回路１０では、センス電流のうちレベルシフト回路への分流と同じ量の電流を出力ノードＮ１に供給することにより、分流によるセンス電流の変化分を補償することができる。その結果、低負荷電流領域に渡って、負荷電流の検出精度を向上することができる。図７の実線４６は、上述の負荷電流検出回路１０の負荷電流とセンス電流の比（センス比）を示すグラフである。図７に示されているように、負荷電流検出回路１０は、低負荷電流まで一定のセンス比を得ることができる。すなわち、高精度な電流検出を行うことができる。
In the load
［第２実施形態］
以下に、第２実施形態について説明を行う。図８は、第２実施形態の負荷電流検出回路１０の構成を例示する回路図である。以下の実施形態においては、理解を容易にするために、第１実施形態の負荷電流検出回路１０と異なる構成・動作について詳細に説明を行う。また、図８に例示する回路図において、上述の第１実施形態で例示した回路の同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。[Second Embodiment]
The second embodiment will be described below. FIG. 8 is a circuit diagram illustrating the configuration of the load
図８を参照すると、第２実施形態の負荷電流検出回路１０では、センス電流側電流源２６と負荷電流側電流源２８とが、エンハンスメント型ＭＯＳＦＥＴ（エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂ、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２８ｂ）で構成されている。図８の負荷電流検出回路１０に示される構成では、第１実施形態の定電流源よりも、定電流特性のマッチングに優れ、より高精度な負荷の電流検出が可能である。
Referring to FIG. 8, in the load
上述のように、第２実施形態の負荷電流検出回路１０において、ＮチャンネルＭＯＳＦＥＴ２６ｂとＮチャンネルＭＯＳＦＥＴ２８ｂはエンハンスメント型である。図８に示されるように、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂのドレインは、ダイオード２５のカソードに接続され、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２８ｂのドレインはダイオード２７のカソードに接続されている。また、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂとエンハンスメント型ＮチャンネルＭＯＳＦＥＴ２８ｂのソースは、それぞれ固定電圧に接続される。
As described above, in the load
エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂとエンハンスメント型ＮチャンネルＭＯＳＦＥＴ２８ｂのゲートは、バイアス回路１５ａに接続されている。バイアス回路１５ａは、Ｎチャンネルトランジスタ５１とＮチャンネルトランジスタ５５を備えている。また、バイアス回路１５ａは、ＰチャンネルＭＯＳＦＥＴ３２と、Ｐチャンネルトランジスタ５２と、Ｐチャンネルトランジスタ５３と、Ｐチャンネルトランジスタ５４とを備えている。Ｎチャンネルトランジスタ５１のドレインとゲートは、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂのゲート、および、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２８ｂのゲートに共通に接続されている。それによって、バイアス回路１５ａは、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂのゲートとエンハンスメント型ＮチャンネルＭＯＳＦＥＴ２８ｂのゲートをバイアスする。また、Ｎチャンネルトランジスタ５１のドレインとゲートは、Ｐチャンネルトランジスタ５２のドレインに接続されている。
The gates of the enhancement type
Ｐチャンネルトランジスタ５２は、ＰチャンネルＭＯＳＦＥＴ３２を介して電源端子１６と接続されている。Ｐチャンネルトランジスタ５２のゲートは、Ｐチャンネルトランジスタ５３のゲートに接続されている。また、そのＰチャンネルトランジスタ５２のゲートは、Ｎチャンネルトランジスタ５５のドレインと接続される。
The
Ｐチャンネルトランジスタ５４のソースは、電源端子１６と接続されている。Ｎチャンネルトランジスタ５５は、ゲートとソースには固定電圧が供給される。本実施形態では、Ｎチャンネルトランジスタ５５は、デプレッション型であり、この接続により定電流特性を示し、電流源としての機能を提供している。
The source of the P-
Ｐチャンネルトランジスタ５４とＰチャンネルトランジスタ５２とはカレントミラーを構成している。そのカレントミラーは、Ｎチャンネルトランジスタ５５の定電流を、Ｎチャンネルトランジスタ５１に流す。Ｎチャンネルトランジスタ５１とエンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂ、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２８ｂはカレントミラーを構成している。そのカレントミラーによって、Ｎチャンネルトランジスタ５１の電流と同じ量の電流が、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂとエンハンスメント型ＮチャンネルＭＯＳＦＥＴ２８ｂに流れる。すなわち、Ｎチャンネルトランジスタ５１、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂ、およびエンハンスメント型ＮチャンネルＭＯＳＦＥＴ２８ｂは、それぞれＮチャンネルトランジスタ５５で決まる定電流が流れる。
P-
ＰチャンネルＭＯＳＦＥＴ３２と出力ノードＮ１との間には、更に、Ｐチャンネルトランジスタ５３が接続されている。Ｐチャンネルトランジスタ５３のソースは、ＰチャンネルＭＯＳＦＥＴ３２のドレインに接続されている。Ｐチャンネルトランジスタ５３のドレインは、出力ノードＮ１に接続されている。Ｐチャンネルトランジスタ５３のゲートは、Ｐチャンネルトランジスタ５４のゲートと接続されている。
A P-
上述のように、Ｐチャンネルトランジスタ５４とＰチャンネルトランジスタ５３はカレントミラーを構成している。したがって、Ｎチャンネルトランジスタ５５に流れる定電流と同じ電流がＰチャンネルトランジスタ５３に流れる。すなわち、出力ノードＮ１において、Ｎチャンネルトランジスタ５５の定電流が加算される。以上により、センス電流は、
センス電流 ＝（センスＭＯＳＦＥＴ１２に流れる電流）−（エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂの電流）＋（Ｐチャンネルトランジスタ５３の電流） ＝センスＭＯＳＦＥＴ１２を流れる電流
となり、第１実施形態の負荷電流検出回路１０と同様に、負荷の電流検出精度が向上する。As described above, the
Sense current = (current flowing in the sense MOSFET 12) − (current of the enhancement type N-
このように、カレントミラー構成により定電流源を構成する方法は、デプレッション型電流源を用いるよりも相対精度が良い。エンハンスメント型トランジスタによって構成されるエンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂ、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２８ｂを使い、カレントミラー回路で定電流回路を作る方式は、デプレッション型のＮチャンネルトランジスタを用いて定電流を得るよりも、高精度な定電流特性を得ることができる。そのため、図５に例示した負荷電流検出回路１０に比べて、より高精度な負荷の電流検出を行うことができる。
Thus, the method of configuring the constant current source with the current mirror configuration has better relative accuracy than using the depletion type current source. The method of making a constant current circuit with a current mirror circuit using the enhancement type N-
［第３実施形態］
以下に、本願発明の第３実施形態について説明を行う。図９は、本願発明の第３実施形態の負荷電流検出回路１０の構成を例示する回路図である。以下の実施形態においては、本願発明の理解を容易にするために、第１、第２実施形態の負荷電流検出回路１０と異なる構成・動作について詳細に説明を行う。また、図９に例示する回路図において、上述の第１、第２実施形態で例示した回路の同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。[Third Embodiment]
The third embodiment of the present invention will be described below. FIG. 9 is a circuit diagram illustrating the configuration of the load
第３実施形態の負荷電流検出回路１０の補償電流供給回路１５ｂは、第２実施形態の負荷電流検出回路１０（図８）のバイアス回路１５ａ（補償電流供給回路１５）に対して、さらに、Ｐチャンネルトランジスタ５６、定電圧回路５７を備えている。また、Ｎチャンネルトランジスタ５５、Ｎチャンネルトランジスタ５１、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂ、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２８ｂのソースは、定電圧回路５７の出力に接続されている。第３実施形態の負荷電流検出回路１０の構成では、第２実施形態の定電流源よりも、定電流特性のマッチングに優れ、より高精度な負荷の電流検出が可能である。
The compensation
以下では、第２実施形態との差異を明確にし、理解を容易にするために、変更箇所以外の説明は省略する。また、以下の説明においては、Ｐチャンネルトランジスタ５３のドレインをノードＮａ、定電圧回路５７の出力をノードＮｂ、Ｐチャンネルトランジスタ５２のドレインをノードＮｃと称する。
Hereinafter, in order to clarify the difference from the second embodiment and facilitate understanding, explanations other than the changed portions will be omitted. In the following description, the drain of the
図９に示されているように、定電圧回路５７は電源電圧端子１６と固定電圧端子（ＧＮＤ）との間に接続され、ノードＮｂにそれらの間の定電圧を出力する。本実施形態においては、定電圧回路５７がノードＮｂにＶＢＢ―６Ｖ（電源端子１６の電圧をＶＢＢとする）の電圧を出力するものとする。
As shown in FIG. 9, the
図１０は、定電圧回路５７の構成を例示する回路図である。図１０の定電圧回路５７は、ツェナーダイオード６１、Ｎチャンネルトランジスタ６２、Ｎチャンネルトランジスタ６３、Ｐチャンネルトランジスタ６４、電源端子１６、固定電圧（接地）端子１７を有する。ツェナーダイオード６１のカソードは、電源電圧端子１６に接続されている。ツェナーダイオード６１のアノードは、Ｎチャンネルトランジスタ６２のドレインに接続されている。第３実施形態の負荷電流検出回路１０の定電圧回路５７において、ツェナーダイオード６１は、６Ｖの降伏電圧を有するものとする。
FIG. 10 is a circuit diagram illustrating the configuration of the
Ｎチャンネルトランジスタ６２は、ツェナーダイオード６１の動作電流を決める電流源としての役割を有する。第３実施形態の負荷電流検出回路１０の定電圧回路５７において、Ｎチャンネルトランジスタ６２はデプレッション型で、ドレイン、ソース、ゲートが、それぞれツェナーダイオード６１のアノード、固定電圧、固定電圧に接続された定電流源として使用される。
The N-
Ｎチャンネルトランジスタ６３は、定電圧回路５７の出力であるノードＮｂのプルアップ素子としての役割を有する。第３実施形態の負荷電流検出回路１０の定電圧回路５７では、Ｎチャンネルトランジスタ６３がデプレッション型の場合を示している。Ｎチャンネルトランジスタ６３のドレインは、電源端子１６に接続されている。Ｎチャンネルトランジスタ６３のソースは、ノードＮｂに接続されている。Ｎチャンネルトランジスタ６３のゲートは、ノードＮｂに接続されている。Ｎチャンネルトランジスタ６３は、定電流源として使用される。
The N-
Ｐチャンネルトランジスタ６４はエンハンスメント型で、ノードＮｂに対する出力バッファとしての役割を有する。Ｐチャンネルトランジスタ６４のドレインは、固定電圧（接地端子１７）に接続されている。Ｐチャンネルトランジスタ６４のソースは、ノードＮｂに接続されている。Ｐチャンネルトランジスタ６４のゲートは、ツェナーダイオード６１のアノードに接続されている。
P-
ツェナーダイオード６１のアノードには、電源端子１６から見て６Ｖ降下した電圧が出力される。Ｐチャンネルトランジスタ６４のしきい値電圧をＶｔｐ２、電源端子１６の電圧をＶＢＢとすると、ノードＮｂにはＶＢＢ−６Ｖ＋Ｖｔｐ２の電圧が出力される。
A voltage that is 6V lower as viewed from the
上述の第２実施形態の負荷電流検出回路１０（図９）において、Ｐチャンネルトランジスタ５３のドレインは出力ノードＮ１接続されていた。第３実施形態の負荷電流検出回路１０においては、Ｐチャンネルトランジスタ５３と出力ノードＮ１との間に、Ｐチャンネルトランジスタ５６が接続されている。Ｐチャンネルトランジスタ５６のソースはノードＮａに接続されている。Ｐチャンネルトランジスタ５６のドレインは、出力ノードＮ１に接続されている。Ｐチャンネルトランジスタ５６のゲートは、ノードＮｂに接続されている。
In the load current detection circuit 10 (FIG. 9) of the second embodiment described above, the drain of the P-
また、上述の第２実施形態では、Ｎチャンネルトランジスタ５５、Ｎチャンネルトランジスタ５１、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂ、およびエンハンスメント型ＮチャンネルＭＯＳＦＥＴ２８ｂのソースは、固定電圧（実質的にはＧＮＤ電圧）に接続されていた。第３実施形態の負荷電流検出回路１０においては、Ｎチャンネルトランジスタ５５、Ｎチャンネルトランジスタ５１、エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂ、およびエンハンスメント型ＮチャンネルＭＯＳＦＥＴ２８ｂのソースは、定電圧回路５７の出力（ノードＮｂ）に接続されている。
In the second embodiment described above, the sources of the N-
さらに、第２実施形態では、Ｐチャンネルトランジスタ５４とＰチャンネルトランジスタ５３とでカレントミラーが構成されている。カレントミラーを構成するＰチャンネルトランジスタ５４とＰチャンネルトランジスタ５３のチャンネル変調効果が大きいと、カレントミラー精度が悪くなる。チャンネル変調効果とは、ドレイン−ソース間電圧に対する飽和電流の傾きのことである。
Further, in the second embodiment, the P-
第２実施形態では、負荷電流が小さいときに、Ｐチャンネルトランジスタ５３のドレイン電圧が固定電圧近くまで下がる。そのため、カレントミラーを構成するＰチャンネルトランジスタ５４とＰチャンネルトランジスタ５３のチャンネル変調効果が大きくなり、Ｐチャンネルトランジスタ５４とＰチャンネルトランジスタ５３のカレントミラーの精度が悪くなることがある。
In the second embodiment, when the load current is small, the drain voltage of the P-
それに対して、第３実施形態の負荷電流検出回路１０では、Ｐチャンネルトランジスタ５６がソースホロワとして動作する。そのため、ノードＮａの電圧は、ノードＮｂ＋Ｖｔｐ（Ｖｔｐ：Ｐチャンネルトランジスタ５６のしきい値電圧）程度となる。すなわち、Ｐチャンネルトランジスタ５３のドレイン（ノードＮａ）は、固定電圧側まで大きく下がることがない。また、Ｐチャンネルトランジスタ５２のドレイン（ノードＮｃ）の電圧は、ノードＮｂ＋Ｖｔｎ（Ｖｔｎ：Ｎチャンネルトランジスタ５１のしきい値電圧）程度となる。従って、ＶｔｐとＶｔｎがほぼ等しい場合には、ノードＮａとノードＮｃはほぼ同電圧となる。これにより、Ｐチャンネルトランジスタ５３とＰチャンネルトランジスタ５２に流れる電流は、ほぼ同じ値となる。
In contrast, in the load
そのため、レベルシフト回路の電流源（エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂ）の電流は、
レベルシフト回路の電流源の電流＝Ｎチャンネルトランジスタ５１の電流＝Ｐチャンネルトランジスタ５３の電流
となり、Ｐチャンネルトランジスタ５３の電流は、Ｐチャンネルトランジスタ５２の電流と等しくなる。したがって、出力ノードＮ１において、レベルシフト回路の電流源の電流を加算することになる。よって、電流センス比が向上する。Therefore, the current of the current source (enhancement type N-
The current of the current source of the level shift circuit = the current of the N-
［第４実施形態］
以下に、第４実施形態について説明を行う。図１１は、第４実施形態の負荷電流検出回路１０の構成を例示する回路図である。以下の実施形態においては、理解を容易にするために、第１〜第３実施形態の負荷電流検出回路１０と異なる構成・動作について詳細に説明を行う。また、図１１に例示する回路図において、上述の第１〜第３実施形態で例示した回路の同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。[Fourth Embodiment]
The fourth embodiment will be described below. FIG. 11 is a circuit diagram illustrating the configuration of the load
第４実施形態の負荷電流検出回路１０の補償電流供給回路１５ｃは、第３実施形態の負荷電流検出回路１０（図９）の補償電流供給回路１５ｂに、さらに、演算増幅器５８を備えている。また、第４実施形態の負荷電流検出回路１０は、Ｐチャンネルトランジスタ５６の接続が第３実施形態とは異なっている。第４実施形態の負荷電流検出回路１０は、第３実施形態の定電流源よりも、定電流特性のマッチングに優れ、より高精度な負荷の電流検出が可能である。
The compensation
図１１を参照すると、演算増幅器５８は非反転端子、反転端子が、それぞれノードＮｃ、ノードＮｂに接続されている。演算増幅器５８の出力端子は、Ｐチャンネルトランジスタ５６のゲートに接続されている。演算増幅器５８は、ノードＮａとノードＮｃの電圧が等しくなるようにＰチャンネルトランジスタ５６の抵抗値を制御する。
Referring to FIG. 11, the
（ノードＮａの電圧＞ノードＮｃの電圧）のときは、Ｐチャンネルトランジスタ５６のゲートには、ローレベル信号が印加されるため、Ｐチャンネルトランジスタ５６は、より導通状態となり、ノードＮａの電圧を下げる。逆に、（ノードＮａの電圧＜ノードＮｃの電圧）のときは、Ｐチャンネルトランジスタ５６のゲートには、ハイレベル信号が印加されるため、Ｐチャンネルトランジスタ５６は、より非導通状態となり、ノードＮａの電圧を上げる。このようなフィードバック動作が働き、ノードＮａとノードＮｃは等しい電圧に保たれる。
When (the voltage of the node Na> the voltage of the node Nc), since the low level signal is applied to the gate of the
これにより、Ｐチャンネルトランジスタ５３のドレイン−ソース間電圧とＰチャンネルトランジスタ５２のドレイン−ソース間電圧は等しくなり、高精度なカレントミラー特性を得ることができる。すなわち、Ｐチャンネルトランジスタ５３とＰチャンネルトランジスタ５２の電流は、第３実施形態の負荷電流検出回路１０よりもマッチングが取れた等しい電流が流れる。そのため、レベルシフト回路の電流源（エンハンスメント型ＮチャンネルＭＯＳＦＥＴ２６ｂ）の電流は、
レベルシフト回路の電流源の電流＝Ｎチャンネルトランジスタ５１の電流＝Ｐチャンネルトランジスタ５３の電流
となり、そのＰチャンネルトランジスタ５３の電流は、Ｐチャンネルトランジスタ５２の電流は等しくなる。出力ノードＮ１において、レベルシフト回路の電流源の電流が加算され、電流センス比が向上する。As a result, the drain-source voltage of the P-
The current of the current source of the level shift circuit = the current of the N-
以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。 The embodiment of the present invention has been specifically described above. The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention.
本出願は、２０１１年４月５日に出願された日本国特許出願２０１１−０８３４５０を基礎とする優先権を主張し、その開示の全てをここに取り込む。 This application claims the priority on the basis of the Japan patent application 2011-083450 for which it applied on April 5, 2011, and takes in those the indications of all here.
Claims (6)
前記負荷電流生成回路に並列に設けられ、前記制御信号に応答して前記出力電流に比例するセンス電流を生成するセンス電流生成回路と、前記センス電流は、第１電流と第２電流とを含み、前記第２電流は出力ノードに供給され、
前記第１電流と、前記出力電流と前記負荷電流との差分とに基づいて、前記出力電流の変動に対応するように前記第２電流を変化させるセンス電流制御回路と、
前記電源に接続され、前記第１電流と同じ値の電流を補償電流として前記出力ノードに供給する補償電流生成回路と、
前記出力ノードに供給される前記第２電流と前記補償電流の和を電圧に変換するセンス抵抗と
を具備し、
前記センス電流制御回路は、
前記センス電流生成回路の出力電圧より前記第１電流に対応する電圧だけ低い電圧と、前記負荷電流生成回路の出力電圧より、前記出力電流と前記負荷電流との前記差分に対応する電圧だけ低い電圧との差がゼロになるように第２制御信号を出力する差動増幅器と、
前記センス電流生成回路と前記出力ノードの間に接続され、前記第２制御信号に応じて前記第２電流の値を増減する抵抗性素子と
を備える
負荷電流検出回路。 A load current generation circuit provided between a power supply and a load circuit, and in response to a control signal, generates an output current including a load current and supplies the load current to the load circuit;
A sense current generation circuit that is provided in parallel to the load current generation circuit and generates a sense current proportional to the output current in response to the control signal, and the sense current includes a first current and a second current , The second current is supplied to an output node;
A sense current control circuit configured to change the second current so as to correspond to a change in the output current based on the first current and a difference between the output current and the load current;
A compensation current generating circuit connected to the power supply and supplying a current having the same value as the first current to the output node as a compensation current;
A sense resistor that converts the sum of the second current supplied to the output node and the compensation current into a voltage ;
The sense current control circuit includes:
A voltage lower than the output voltage of the sense current generation circuit by a voltage corresponding to the first current, and a voltage lower than the output voltage of the load current generation circuit by a voltage corresponding to the difference between the output current and the load current. A differential amplifier that outputs the second control signal so that the difference between the first control signal and the second control signal becomes zero;
A resistive element connected between the sense current generation circuit and the output node and configured to increase or decrease a value of the second current according to the second control signal;
A load current detection circuit comprising:
前記補償電流生成回路は、
スイッチと、
前記スイッチがオンするとき前記補償電流を前記出力ノードに供給する補償電流側電流源とを備え、
前記センス電流制御回路は、
前記センス電流生成回路の前記出力電圧に接続される、第１ダイオードとセンス電流側電流源との直列結合と、
前記抵抗性素子と、
第１入力端と、第２ダイオードを介して前記負荷電流生成回路の前記出力電圧に接続される第２入力端とを備え、前記抵抗性素子の抵抗値を制御する前記差動増幅器と
を備え、
前記第１ダイオードと前記センス電流側電流源との間のノードは、前記第１入力端と接続され、
前記補償電流側電流源は、
前記センス電流側電流源と同じ電流値の電流源である
負荷電流検出回路。 The load current detection circuit according to claim 1,
The compensation current generation circuit includes:
A switch,
A compensation current side current source for supplying the compensation current to the output node when the switch is turned on;
The sense current control circuit includes:
A series combination of a first diode and a sense current side current source connected to the output voltage of the sense current generation circuit;
And before Ki抵 anti-element,
A first input terminal; and a second input terminal connected to the output voltage of the load current generation circuit via a second diode, and the differential amplifier for controlling a resistance value of the resistive element. ,
A node between the first diode and the sense current side current source is connected to the first input terminal,
The compensation current side current source is:
A load current detection circuit which is a current source having the same current value as the sense current side current source.
前記補償電流側電流源は、
前記スイッチと前記出力ノードとの間に配置され、前記補償電流を前記出力ノードに供給する
負荷電流検出回路。 The load current detection circuit according to claim 2,
The compensation current side current source is:
A load current detection circuit that is arranged between the switch and the output node and supplies the compensation current to the output node.
前記センス電流制御回路は、さらに、
前記負荷電流生成回路に接続される、前記第２ダイオードと負荷回路側電流源との直列結合を備え、
前記第２ダイオードと前記負荷回路側電流源の間のノードは、前記第２入力端と接続され、
前記負荷回路側電流源は、
前記補償電流側電流源と同じ電流値の電流源である
負荷電流検出回路。 In the load current detection circuit according to claim 2 or 3,
The sense current control circuit further includes:
Is connected to the load current generating circuit comprises a series combination of the second diode and the load circuit side current source,
A node between the second diode and the load circuit side current source is connected to the second input terminal,
The load circuit side current source is:
A load current detection circuit which is a current source having the same current value as the compensation current side current source.
前記センス電流側電流源と前記補償電流側電流源の各々は、同じサイズのデプレッション型トランジスタを備える
負荷電流検出回路。 The load current detection circuit according to claim 4,
Each of the sense current side current source and the compensation current side current source includes a depletion type transistor of the same size. Load current detection circuit.
前記センス電流側電流源と前記補償電流側電流源の各々は、同じサイズの、カレントミラー接続されたエンハンスメント型トランジスタを備える
負荷電流検出回路。
The load current detection circuit according to claim 4,
Each of the sense current side current source and the compensation current side current source includes an enhancement type transistor of the same size and connected in a current mirror. Load current detection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013508834A JP5666694B2 (en) | 2011-04-05 | 2012-03-29 | Load current detection circuit |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011083450 | 2011-04-05 | ||
| JP2011083450 | 2011-04-05 | ||
| PCT/JP2012/058455 WO2012137670A1 (en) | 2011-04-05 | 2012-03-29 | Load current detection circuit |
| JP2013508834A JP5666694B2 (en) | 2011-04-05 | 2012-03-29 | Load current detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2012137670A1 JPWO2012137670A1 (en) | 2014-07-28 |
| JP5666694B2 true JP5666694B2 (en) | 2015-02-12 |
Family
ID=46969071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013508834A Expired - Fee Related JP5666694B2 (en) | 2011-04-05 | 2012-03-29 | Load current detection circuit |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5666694B2 (en) |
| WO (1) | WO2012137670A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11262388B2 (en) | 2018-08-24 | 2022-03-01 | Kabushiki Kaisha Toshiba | Current detection circuit |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7155534B2 (en) | 2018-02-16 | 2022-10-19 | 富士電機株式会社 | semiconductor equipment |
| DE102023130222A1 (en) * | 2022-11-14 | 2024-05-16 | Cambridge Gan Devices Limited | Current measurement in power semiconductor devices |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63167277A (en) * | 1986-12-17 | 1988-07-11 | エス・ジー・エス ミクロエレトロニカ エス・ピー・エー | Linear type measuring circuit |
| JPS63316908A (en) * | 1987-06-08 | 1988-12-26 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | Differential amplifier and current detection circuit with differental amplifier |
| JPH02181664A (en) * | 1989-01-04 | 1990-07-16 | Nissan Motor Co Ltd | Current sensing circuit |
| JPH02181663A (en) * | 1989-01-04 | 1990-07-16 | Nissan Motor Co Ltd | Current sensing circuit |
| JPH07113826A (en) * | 1993-10-15 | 1995-05-02 | Nippon Motorola Ltd | Semiconductor integrated circuit apparatus for detecting load current without loss |
| JPH08334534A (en) * | 1995-06-07 | 1996-12-17 | Siemens Ag | Circuit device for load current detection of power semiconductor components |
| JPH1090312A (en) * | 1996-07-10 | 1998-04-10 | Motorola Inc | Current detection circuit |
| JP2000059982A (en) * | 1998-08-05 | 2000-02-25 | Toyota Motor Corp | Overcurrent detection circuit |
| JP2002082140A (en) * | 2000-09-06 | 2002-03-22 | Toyota Motor Corp | Current detection circuit |
| JP2004364280A (en) * | 2003-05-14 | 2004-12-24 | Internatl Rectifier Corp | Current sensing for power mosfet operable in linear and saturated regions |
| JP2005249518A (en) * | 2004-03-03 | 2005-09-15 | Rohm Co Ltd | Current detection circuit, load driving circuit and storage device |
| JP2009075957A (en) * | 2007-09-21 | 2009-04-09 | Renesas Technology Corp | Power circuit and semiconductor device |
| JP2009080036A (en) * | 2007-09-26 | 2009-04-16 | Nec Electronics Corp | Current detecting circuit and current detection method |
| JP2011166518A (en) * | 2010-02-10 | 2011-08-25 | Renesas Electronics Corp | Current limit circuit |
-
2012
- 2012-03-29 JP JP2013508834A patent/JP5666694B2/en not_active Expired - Fee Related
- 2012-03-29 WO PCT/JP2012/058455 patent/WO2012137670A1/en active Application Filing
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63167277A (en) * | 1986-12-17 | 1988-07-11 | エス・ジー・エス ミクロエレトロニカ エス・ピー・エー | Linear type measuring circuit |
| JPS63316908A (en) * | 1987-06-08 | 1988-12-26 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | Differential amplifier and current detection circuit with differental amplifier |
| JPH02181664A (en) * | 1989-01-04 | 1990-07-16 | Nissan Motor Co Ltd | Current sensing circuit |
| JPH02181663A (en) * | 1989-01-04 | 1990-07-16 | Nissan Motor Co Ltd | Current sensing circuit |
| JPH07113826A (en) * | 1993-10-15 | 1995-05-02 | Nippon Motorola Ltd | Semiconductor integrated circuit apparatus for detecting load current without loss |
| JPH08334534A (en) * | 1995-06-07 | 1996-12-17 | Siemens Ag | Circuit device for load current detection of power semiconductor components |
| JPH1090312A (en) * | 1996-07-10 | 1998-04-10 | Motorola Inc | Current detection circuit |
| JP2000059982A (en) * | 1998-08-05 | 2000-02-25 | Toyota Motor Corp | Overcurrent detection circuit |
| JP2002082140A (en) * | 2000-09-06 | 2002-03-22 | Toyota Motor Corp | Current detection circuit |
| JP2004364280A (en) * | 2003-05-14 | 2004-12-24 | Internatl Rectifier Corp | Current sensing for power mosfet operable in linear and saturated regions |
| JP2005249518A (en) * | 2004-03-03 | 2005-09-15 | Rohm Co Ltd | Current detection circuit, load driving circuit and storage device |
| JP2009075957A (en) * | 2007-09-21 | 2009-04-09 | Renesas Technology Corp | Power circuit and semiconductor device |
| JP2009080036A (en) * | 2007-09-26 | 2009-04-16 | Nec Electronics Corp | Current detecting circuit and current detection method |
| JP2011166518A (en) * | 2010-02-10 | 2011-08-25 | Renesas Electronics Corp | Current limit circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11262388B2 (en) | 2018-08-24 | 2022-03-01 | Kabushiki Kaisha Toshiba | Current detection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012137670A1 (en) | 2012-10-11 |
| JPWO2012137670A1 (en) | 2014-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109992032B (en) | Voltage regulator with voltage difference detector and bias current limiter and related method | |
| CN1900875B (en) | Voltage Regulator | |
| US6400209B1 (en) | Switch circuit with back gate voltage control and series regulator | |
| US8947008B2 (en) | Driver circuit and related error detection circuit and method | |
| CN108885474B (en) | Regulator circuit | |
| US7315154B2 (en) | Voltage regulator | |
| JP5008472B2 (en) | Voltage regulator | |
| JP5082908B2 (en) | Power supply circuit, overcurrent protection circuit thereof, and electronic device | |
| US10761549B2 (en) | Voltage sensing mechanism to minimize short-to-ground current for low drop-out and bypass mode regulators | |
| US20080191673A1 (en) | Series regulator circuit | |
| US20060001407A1 (en) | Voltage regulator | |
| JP6020223B2 (en) | Overcurrent detection circuit | |
| JP2017126259A (en) | Power supply unit | |
| JP6962851B2 (en) | Power supply circuit | |
| TWI672572B (en) | Voltage Regulator | |
| JP5576250B2 (en) | Voltage measuring device | |
| US11442480B2 (en) | Power supply circuit alternately switching between normal operation and sleep operation | |
| JP5666694B2 (en) | Load current detection circuit | |
| US9946276B2 (en) | Voltage regulators with current reduction mode | |
| US9772647B2 (en) | Powering of a charge with a floating node | |
| US20170025951A1 (en) | Combined High Side and Low Side Current Sensing | |
| JP6658269B2 (en) | Overcurrent detection circuit | |
| KR101443178B1 (en) | Voltage control circuit | |
| KR102658159B1 (en) | Overheat protection circuit and semiconductor apparatus having the same | |
| JP4793214B2 (en) | Semiconductor device drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140917 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5666694 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |