[go: up one dir, main page]

JP5630426B2 - Cleanliness evaluation method for vapor phase growth apparatus - Google Patents

Cleanliness evaluation method for vapor phase growth apparatus Download PDF

Info

Publication number
JP5630426B2
JP5630426B2 JP2011256304A JP2011256304A JP5630426B2 JP 5630426 B2 JP5630426 B2 JP 5630426B2 JP 2011256304 A JP2011256304 A JP 2011256304A JP 2011256304 A JP2011256304 A JP 2011256304A JP 5630426 B2 JP5630426 B2 JP 5630426B2
Authority
JP
Japan
Prior art keywords
wafer
vapor phase
phase growth
growth apparatus
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011256304A
Other languages
Japanese (ja)
Other versions
JP2013110359A (en
Inventor
吉田 知佐
知佐 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2011256304A priority Critical patent/JP5630426B2/en
Publication of JP2013110359A publication Critical patent/JP2013110359A/en
Application granted granted Critical
Publication of JP5630426B2 publication Critical patent/JP5630426B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

本発明は、エピタキシャルウェーハを作製するために用いる気相成長装置の清浄度を評価する方法に関する。   The present invention relates to a method for evaluating the cleanliness of a vapor phase growth apparatus used for producing an epitaxial wafer.

シリコンウェーハ中の金属不純物の検出方法として、ウェーハライフタイム(以下、略してWLTと呼ぶことがある。)法がある(例えば非特許文献1参照)。このWLT法の代表的な方法として、マイクロ波光導電減衰法少数キャリアライフタイム法(以下、略してμPCD法)がある。この方法は、例えば試料(基板)に対して光を当てて、発生する少数キャリアの寿命をマイクロ波の反射率の変化で検出することで、試料中の金属不純物を評価するものである。   As a method for detecting metal impurities in a silicon wafer, there is a wafer lifetime (hereinafter sometimes referred to as WLT for short) method (for example, see Non-Patent Document 1). As a typical method of the WLT method, there is a microwave photoconductive decay method minority carrier lifetime method (hereinafter, abbreviated as μPCD method). In this method, for example, light is applied to a sample (substrate), and the lifetime of the minority carriers generated is detected by a change in the reflectance of the microwave, thereby evaluating the metal impurities in the sample.

ウェーハ内に金属が取り込まれると、このWLT値が小さくなるため、熱処理や気相成長させたウェーハのWLT値を測定して評価することで、熱処理炉内の金属汚染の管理を行うことができる。つまり、汚染管理用のウェーハを準備して実工程で用いる熱処理炉で熱処理を行い、熱処理後のウェーハのWLT値を測定することで、熱処理炉が金属不純物に汚染されているかいないかを判定することができる。   When the metal is taken into the wafer, this WLT value becomes small. Therefore, the metal contamination in the heat treatment furnace can be managed by measuring and evaluating the WLT value of the wafer subjected to heat treatment or vapor phase growth. . That is, a wafer for contamination control is prepared and heat-treated in a heat treatment furnace used in an actual process, and the WLT value of the wafer after the heat treatment is measured to determine whether or not the heat treatment furnace is contaminated with metal impurities. be able to.

「シリコン結晶・ウエーハ技術の課題」(リアライズ社、平成6年1月31日発行)265頁〜269頁"Issues with Silicon Crystal / Wafer Technology" (Realize Inc., issued on January 31, 1994) pp. 265-269

このWLT法は、簡便でありながら微量の汚染でも検出できるため、熱処理炉の汚染管理や気相成長装置(エピ成膜装置)の汚染管理に広く用いられている。特に気相成長装置の場合、PやNの導電型を持つシリコンウェーハを準備し、評価対象となる気相成長装置を用いてそのシリコンウェーハの上にシリコンエピタキシャル層を成膜し、そのエピタキシャルウェーハを上述のμPCD法でWLT値を測定することで気相成長装置の清浄度評価を行うことができる。 Since this WLT method is simple but can detect even a small amount of contamination, it is widely used for contamination management of heat treatment furnaces and contamination management of a vapor phase growth apparatus (epi deposition apparatus). In particular, in the case of a vapor phase growth apparatus, a silicon wafer having a P or N conductivity type is prepared, and a silicon epitaxial layer is formed on the silicon wafer using the vapor phase growth apparatus to be evaluated. The cleanliness of the vapor phase growth apparatus can be evaluated by measuring the WLT value of the epitaxial wafer by the above-described μPCD method.

しかしながら、ライフタイムモニタリング用のエピタキシャルウェーハ(以下、モニタウェーハと呼ぶことがある)を用いてWLT法により気相成長装置の清浄度の評価を行っても、実際の清浄度が反映されていないことがあり、高感度に清浄度を評価できないという問題があった。   However, even if the cleanliness of the vapor phase growth apparatus is evaluated by the WLT method using an epitaxial wafer for lifetime monitoring (hereinafter sometimes referred to as a monitor wafer), the actual cleanliness is not reflected. There is a problem that the cleanliness cannot be evaluated with high sensitivity.

本発明は、上記問題に鑑みなされたものであって、気相成長装置の清浄度を高感度で評価することができる清浄度評価方法を提供することを目的とする。   This invention is made | formed in view of the said problem, Comprising: It aims at providing the cleanliness evaluation method which can evaluate the cleanliness of a vapor phase growth apparatus with high sensitivity.

本発明は、上記課題を解決するためになされたもので、気相成長装置の清浄度を評価する方法であって、厚み1000μm以上2000μm以下のシリコンウェーハを準備し、前記気相成長装置を用いて、前記シリコンウェーハ上にシリコンエピタキシャル層を成長させたモニタウェーハを作製し、前記モニタウェーハのライフタイム値を測定し、前記測定したモニタウェーハのライフタイム値から前記気相成長装置の清浄度を評価することを特徴とする気相成長装置の清浄度評価方法を提供する。   The present invention has been made to solve the above problems, and is a method for evaluating the cleanliness of a vapor phase growth apparatus. A silicon wafer having a thickness of 1000 μm or more and 2000 μm or less is prepared, and the vapor phase growth apparatus is used. And producing a monitor wafer having a silicon epitaxial layer grown on the silicon wafer, measuring the lifetime value of the monitor wafer, and determining the cleanliness of the vapor phase growth apparatus from the measured lifetime value of the monitor wafer. Provided is a method for evaluating the cleanliness of a vapor phase growth apparatus characterized by evaluating.

このように、モニタウェーハの基板となるシリコンウェーハとして1000μm以上2000μm以下の厚みを有するものを用いることにより、モニタウェーハにおける少数キャリアの再結合のうち、表面再結合の割合を小さくすることができる。その結果、ウェーハライフタイムの検出上限値を上げることができるので、気相成長装置の清浄度を高感度で評価することができる。   In this way, by using a silicon wafer having a thickness of 1000 μm or more and 2000 μm or less as the substrate of the monitor wafer, the ratio of surface recombination among the recombination of minority carriers in the monitor wafer can be reduced. As a result, the detection upper limit value of the wafer lifetime can be increased, so that the cleanliness of the vapor phase growth apparatus can be evaluated with high sensitivity.

また、本発明は、上記の気相成長装置の清浄度評価方法により評価した気相成長装置を用いて、シリコンエピタキシャルウェーハを製造することを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。   The present invention also provides a method for producing a silicon epitaxial wafer, characterized in that a silicon epitaxial wafer is produced using the vapor phase growth apparatus evaluated by the method for evaluating the cleanliness of the vapor phase growth apparatus.

このようにしてシリコンエピタキシャルウェーハを製造すれば、汚染の少ない高品位なエピタキシャルウェーハを歩留まり良く製造することが可能となる。   If a silicon epitaxial wafer is manufactured in this way, a high-quality epitaxial wafer with little contamination can be manufactured with a high yield.

本発明に係る気相成長装置の清浄度評価方法によれば、ウェーハライフタイムの検出上限値を上げることができるので、気相成長装置の清浄度を高感度で評価することができる。そのため、不純物汚染レベルが低い場合であっても高感度に正確に評価できる。また、本発明に係る方法で汚染がないことを評価した気相成長装置でシリコンエピタキシャルウェーハを製造することにより、汚染の少ない高品位なシリコンエピタキシャルウェーハを歩留まりよく製造することができる。   According to the method for evaluating the cleanliness of a vapor phase growth apparatus according to the present invention, the upper limit of detection of the wafer lifetime can be increased, and the cleanliness of the vapor phase growth apparatus can be evaluated with high sensitivity. Therefore, even if the impurity contamination level is low, it can be accurately evaluated with high sensitivity. In addition, by manufacturing a silicon epitaxial wafer with a vapor phase growth apparatus evaluated that there is no contamination by the method according to the present invention, a high-quality silicon epitaxial wafer with little contamination can be manufactured with a high yield.

本発明の気相成長装置の清浄度評価方法の概略を示すフロー図である。It is a flowchart which shows the outline of the cleanliness evaluation method of the vapor phase growth apparatus of this invention. 二層構造を有するエピタキシャルウェーハ(モニタウェーハ)の断面模式図である。It is a cross-sectional schematic diagram of the epitaxial wafer (monitor wafer) which has a two-layer structure. 本発明を適用した実施例、及び比較例のモニタウェーハのウェーハライフタイム値を示すグラフである。It is a graph which shows the wafer lifetime value of the monitor wafer of the Example to which this invention is applied, and a comparative example.

以下、本発明を詳細に説明するが、本発明はこれに限定されるものではない。   Hereinafter, the present invention will be described in detail, but the present invention is not limited thereto.

上記のように、従来通りにモニタウェーハを用いてWLT法により気相成長装置の清浄度の評価を行っても、高感度に清浄度を評価できないという問題があった。   As described above, there has been a problem that the cleanliness cannot be evaluated with high sensitivity even if the cleanliness of the vapor phase growth apparatus is evaluated by the WLT method using a monitor wafer as in the past.

本発明者は、上記問題点について検討を重ねた。モニタウェーハにおいて、少数キャリアが拡散し表面に到達すると、そこで表面再結合してしまう。この表面再結合の割合が高くなると、正確なウェーハライフタイムが測定できない。それならば、表面再結合の割合を少なくするためにウェーハの厚みを厚くすればいいのではないかと考え、本発明に至った。   The present inventor has repeatedly studied the above problems. In the monitor wafer, when minority carriers diffuse and reach the surface, surface recombination occurs there. If the ratio of surface recombination increases, an accurate wafer lifetime cannot be measured. Then, in order to reduce the ratio of surface recombination, it was thought that the thickness of the wafer should be increased, and the present invention has been achieved.

以下、本発明の実施の形態について図面を参照して具体的に説明するが、本発明はこれらに限定されるものではない。   Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings, but the present invention is not limited thereto.

図1に、本発明に係る気相成長装置の清浄度評価方法の概略を示した。   FIG. 1 shows an outline of a method for evaluating the cleanliness of a vapor phase growth apparatus according to the present invention.

本発明の気相成長装置の清浄度を評価する方法では、まず、図1(a)に示したように、モニタウェーハの基板となる、厚み1000μm以上2000μm以下のシリコンウェーハを準備する。厚みをこのような範囲とする詳細な理由は後述する。また、ここで準備するシリコンウェーハの直径、面方位、導電型、及び抵抗率等は特に制限されない。   In the method for evaluating the cleanliness of the vapor phase growth apparatus according to the present invention, first, as shown in FIG. 1A, a silicon wafer having a thickness of 1000 μm or more and 2000 μm or less is prepared. The detailed reason for setting the thickness in such a range will be described later. Further, the diameter, surface orientation, conductivity type, resistivity, etc. of the silicon wafer prepared here are not particularly limited.

次に、図1(b)に示したように、評価対象の気相成長装置を用いて、準備したシリコンウェーハ上にシリコンエピタキシャル層を成長させたモニタウェーハを作製する。図2に、2層からなるモニタウェーハ(エピタキシャルウェーハ)の構造を示した。モニタウェーハ10は、シリコンウェーハ11及びシリコンエピタキシャル層12からなる。シリコンエピタキシャル層12も、その直径、面方位、導電型、及び抵抗率等は特に制限されない。   Next, as shown in FIG. 1B, a monitor wafer in which a silicon epitaxial layer is grown on the prepared silicon wafer is manufactured using a vapor phase growth apparatus to be evaluated. FIG. 2 shows the structure of a two-layer monitor wafer (epitaxial wafer). The monitor wafer 10 includes a silicon wafer 11 and a silicon epitaxial layer 12. The diameter, plane orientation, conductivity type, resistivity and the like of the silicon epitaxial layer 12 are not particularly limited.

次に、図1(c)に示したように、作製したモニタウェーハのライフタイム値を測定する。ウェーハライフタイム値の測定方法は、公知の方法によることができ、特に制限されないが、簡単に測定を行えるμPCD法で行うことが好ましい。   Next, as shown in FIG. 1C, the lifetime value of the produced monitor wafer is measured. The method for measuring the wafer lifetime value can be a known method, and is not particularly limited, but is preferably performed by the μPCD method, which allows easy measurement.

次に、図1(d)に示したように、測定したモニタウェーハのライフタイム値から評価対象の気相成長装置の清浄度を評価する。モニタウェーハのシリコンエピタキシャル層に不純物、特に金属が取り込まれるとライフタイム値が小さくなる。そのため、評価対象となる気相成長装置を用いてモニタウェーハを製造した結果、そのモニタウェーハが汚染されてライフタイム値が小さくなっている場合には、気相成長装置の清浄度が低いと評価できる。逆に、ライフタイム値の減少が小さければ、気相成長装置に由来するモニタウェーハの汚染は少ないと評価でき、気相成長装置の清浄度は高いと評価できる。   Next, as shown in FIG. 1D, the cleanliness of the vapor phase growth apparatus to be evaluated is evaluated from the measured lifetime value of the monitor wafer. When impurities, particularly metal, are taken into the silicon epitaxial layer of the monitor wafer, the lifetime value is reduced. Therefore, if the monitor wafer is manufactured using the vapor phase growth apparatus to be evaluated and the monitor wafer is contaminated and the lifetime value is small, it is evaluated that the cleanness of the vapor phase growth apparatus is low. it can. Conversely, if the decrease in lifetime value is small, it can be evaluated that the contamination of the monitor wafer originating from the vapor phase growth apparatus is small, and the cleanliness of the vapor phase growth apparatus can be evaluated to be high.

以下では、本発明において準備する厚いシリコンウェーハの厚みを1000μm以上2000μm以下とする理由を具体的に説明する。   Hereinafter, the reason why the thickness of the thick silicon wafer prepared in the present invention is set to 1000 μm or more and 2000 μm or less will be specifically described.

ウェーハライフタイムは測定されるウェーハの厚みに強く影響される。その理由は、ウェーハ表面でのキャリア再結合のためである。上述のようμPCD法では、光によって少数キャリアを励起させる。その少数キャリアはウェーハ内を拡散し、やがてウェーハの汚染量に応じたライフタイムで再結合し消滅する。しかし、ウェーハの厚みが少数キャリアの拡散長に比べ小さい場合、励起された少数キャリアの多くがウェーハ内部で再結合する前に表面にまで達してしまう。この場合、ウェーハの汚染レベルに関係なく、ある表面再結合速度に応じて表面でキャリアの再結合が起きる。   Wafer lifetime is strongly influenced by the thickness of the wafer being measured. The reason is due to carrier recombination at the wafer surface. As described above, in the μPCD method, minority carriers are excited by light. The minority carriers diffuse in the wafer and eventually recombine with the lifetime corresponding to the amount of contamination of the wafer and disappear. However, if the thickness of the wafer is smaller than the minority carrier diffusion length, many of the excited minority carriers reach the surface before recombination inside the wafer. In this case, carrier recombination occurs at the surface according to a certain surface recombination rate regardless of the contamination level of the wafer.

従来のライフタイムモニタリング用のエピタキシャルウェーハ(モニタウェーハ)の構造は、直径200mmあるいは300mmのウェーハで700μm程度の厚みを有する、基板となるシリコンウェーハの上に、10μm程度のシリコンエピタキシャル層を成膜したものである。この場合、少数キャリアの拡散長に比べウェーハの厚みが小さいため、励起された少数キャリアがウェーハの表面まで簡単に達してしまう。そのため、ウェーハ表面でのキャリア再結合成分が多く含まれ、必要としているモニタウェーハ内部(バルク部)のライフタイム情報が薄まってしまう。この問題は、シリコン中での拡散速度が大きい金属不純物元素(例えば、Fe、Cu)に特に顕著である。   The structure of a conventional lifetime monitoring epitaxial wafer (monitor wafer) is a 200 mm or 300 mm diameter wafer having a thickness of about 700 μm, and a silicon epitaxial layer of about 10 μm is formed on a silicon wafer as a substrate. Is. In this case, since the thickness of the wafer is smaller than the diffusion length of minority carriers, the excited minority carriers easily reach the surface of the wafer. Therefore, a lot of carrier recombination components on the wafer surface are contained, and the required lifetime information inside the monitor wafer (bulk portion) is diluted. This problem is particularly remarkable for metal impurity elements (for example, Fe and Cu) having a high diffusion rate in silicon.

シリコンウェーハ中の少数キャリアの拡散長は以下の式で表される。
L=√(D×τ)
L:少数キャリアの拡散長
D:少数キャリアの拡散係数
τ:ライフタイム
The diffusion length of minority carriers in a silicon wafer is expressed by the following formula.
L = √ (D × τ)
L: minority carrier diffusion length D: minority carrier diffusion coefficient τ: lifetime

シリコン中における少数キャリアの拡散係数はおおよそ、正孔(ホール)の場合約12.5cm/secであり、電子の場合約35.5cm/secである。ライフタイムが1000μsecの場合、拡散長は1000〜2000μmとなる。モニタウェーハの厚みが、この拡散長と同程度かそれより長ければ、ウェーハ表面に拡散する少数キャリアの成分が少なくなり、表面再結合するキャリアも少なくなる。その結果、モニタウェーハ内部で再結合するキャリアの割合が増え、高感度に汚染を検出できるようになる。 The diffusion coefficient of minority carriers in silicon is approximately 12.5 cm 2 / sec for holes and approximately 35.5 cm 2 / sec for electrons. When the lifetime is 1000 μsec, the diffusion length is 1000 to 2000 μm. If the thickness of the monitor wafer is equal to or longer than this diffusion length, the minority carrier component diffused on the wafer surface is reduced and the number of carriers recombining with the surface is also reduced. As a result, the proportion of carriers recombined inside the monitor wafer increases, and contamination can be detected with high sensitivity.

また、基板となるシリコンウェーハの厚みは2000μm以下とする。基板となるシリコンウェーハの厚みが厚ければ厚いほど、表面再結合する割合は少なくなり、汚染に関する情報成分は多くなる。しかしながら、厚くすると経済的に無駄が生じる。さらに、気相成長装置で用いられるウェーハ搬送装置も、あまりウェーハの厚みが厚いと搬送できなくなる。このような理由により、基板となるシリコンウェーハの厚みは、キャリアの拡散長と同程度の2000μm以下の厚みとする。   Moreover, the thickness of the silicon wafer used as a board | substrate shall be 2000 micrometers or less. The thicker the silicon wafer that is the substrate, the smaller the rate of surface recombination and the greater the information component regarding contamination. However, it is economically wasteful if the thickness is increased. Further, the wafer transfer apparatus used in the vapor phase growth apparatus cannot be transferred if the wafer is too thick. For these reasons, the thickness of the silicon wafer serving as the substrate is set to 2000 μm or less, which is the same as the carrier diffusion length.

以上のような理由により、本発明では、モニタウェーハのウェーハライフタイムにおける表面再結合による寄与を小さくするため、基板となるシリコンウェーハの厚みを厚く、具体的には1000μm以上2000μm以下とする。   For the reasons described above, in the present invention, in order to reduce the contribution due to surface recombination in the wafer lifetime of the monitor wafer, the thickness of the silicon wafer serving as the substrate is increased, specifically, 1000 μm or more and 2000 μm or less.

一方、基板となるシリコンウェーハ上に形成するシリコンエピタキシャル層の厚みは特に限定されず、必要に応じて設定することができる。例えば、従来のように1〜20μm程度、典型的には10μm程度の薄いシリコンエピタキシャル層であっても、基板となるシリコンウェーハの厚みが1000μm以上2000μm以下と十分に厚いので、モニタウェーハ全体の厚みを、キャリアの表面再結合の影響を小さくするためには十分なものとすることができる。   On the other hand, the thickness of the silicon epitaxial layer formed on the silicon wafer to be the substrate is not particularly limited and can be set as necessary. For example, even if it is a thin silicon epitaxial layer of about 1 to 20 μm, typically about 10 μm as in the prior art, the thickness of the silicon wafer serving as the substrate is sufficiently thick, such as 1000 μm or more and 2000 μm or less. Can be sufficient to reduce the effect of carrier surface recombination.

さらに、以上のような本発明の気相成長装置の清浄度評価方法により評価した気相成長装置を用いて、シリコンエピタキシャルウェーハを製造することができる。本発明に係る清浄度評価方法で汚染がないことを評価した気相成長装置でシリコンエピタキシャルウェーハを製造することにより、汚染の少ない高品位なシリコンエピタキシャルウェーハを高歩留まりで製造することができる。特に、シリコン中での拡散速度が大きい金属の汚染が十分に反映された評価に基づいて、シリコンエピタキシャルウェーハを製造することができる。   Furthermore, a silicon epitaxial wafer can be manufactured using the vapor phase growth apparatus evaluated by the cleanliness evaluation method of the vapor phase growth apparatus of the present invention as described above. By manufacturing a silicon epitaxial wafer with a vapor phase growth apparatus that has been evaluated to be free of contamination by the cleanliness evaluation method according to the present invention, a high-quality silicon epitaxial wafer with little contamination can be manufactured with a high yield. In particular, a silicon epitaxial wafer can be manufactured based on an evaluation that sufficiently reflects the contamination of a metal having a high diffusion rate in silicon.

以下、実施例及び比較例を挙げて本発明をさらに具体的に説明するが、これらは本発明を限定するものではない。   EXAMPLES Hereinafter, although an Example and a comparative example are given and this invention is demonstrated further more concretely, these do not limit this invention.

(実施例)
まず、シリコンウェーハとして、直径が200mm、抵抗率が10Ωcm、厚みが1500μmのP型シリコンウェーハを多数枚準備した。
(Example)
First, a large number of P-type silicon wafers having a diameter of 200 mm, a resistivity of 10 Ωcm, and a thickness of 1500 μm were prepared as silicon wafers.

次に、評価対象の気相成長装置を大気開放し、いわゆるメンテナンス作業を行った。なお、一般に、メンテナンス作業を行うと気相成長装置の反応器内が若干汚染され、メンテナンス後から、汚染源がほとんど除去されて汚染による影響がほぼ無くなる(汚染が枯れる)まで数日間を要する。   Next, the vapor phase growth apparatus to be evaluated was opened to the atmosphere, and so-called maintenance work was performed. In general, when maintenance work is performed, the inside of the reactor of the vapor phase growth apparatus is slightly contaminated, and it takes several days after the maintenance until the contamination source is almost removed and the influence of the contamination is almost eliminated (contamination is withered).

このように、メンテナンス作業を行った気相成長装置を準備し、この装置を使って、上記のように準備したシリコンウェーハの上に、抵抗率10ΩcmのP型シリコンエピタキシャル層を10μm堆積し、一日一枚の頻度でモニタウェーハを作製した。なお、モニタウェーハを作製していない間は、シリコンエピタキシャル層の成長を行うのと同じシーケンスで気相成長装置の加熱を行い、汚染源を除去する処理を行い続けた。   In this way, a vapor phase growth apparatus that has undergone maintenance work is prepared. Using this apparatus, a P-type silicon epitaxial layer having a resistivity of 10 Ωcm is deposited on the silicon wafer prepared as described above by 10 μm. Monitor wafers were produced once a day. While the monitor wafer was not manufactured, the vapor phase growth apparatus was heated in the same sequence as the growth of the silicon epitaxial layer to continue the process of removing the contamination source.

このようにして作製したモニタウェーハについて、ケミカルパッシベーションによる表面処理を行い、μPCD法によるウェーハライフタイム測定装置を使用して、ウェーハライフタイム値を測定した。図3中に、実施例におけるウェーハライフタイム値の日間推移を示した。メンテナンス直後に作製したモニタウェーハでは、ウェーハライフタイム値は約800μsecであるが、その後日数の経過と共にウェーハライフタイム値は高くなり、ほぼ10日目で4500μsec程度まで増加した。   The monitor wafer thus produced was subjected to a surface treatment by chemical passivation, and a wafer lifetime value was measured using a wafer lifetime measuring apparatus by a μPCD method. FIG. 3 shows the daily transition of the wafer lifetime value in the example. In the monitor wafer produced immediately after the maintenance, the wafer lifetime value is about 800 μsec, but the wafer lifetime value increased with the passage of days thereafter, and increased to about 4500 μsec on the 10th day.

(比較例)
次に、比較例として、シリコンウェーハの厚みが従来のように薄い(1000μm未満)モニタウェーハを作製する例を示す。
(Comparative example)
Next, as a comparative example, an example is shown in which a monitor wafer having a thin silicon wafer thickness (less than 1000 μm) as in the prior art is manufactured.

まず、シリコンウェーハとして、直径が200mm、抵抗率が10Ωcm、厚みが725μmのP型シリコンウェーハを多数枚準備した。   First, a large number of P-type silicon wafers having a diameter of 200 mm, a resistivity of 10 Ωcm, and a thickness of 725 μm were prepared as silicon wafers.

実施例と同じメンテナンス作業を行った気相成長装置を準備し、メンテナンス後からの経過時間が実施例のモニタウェーハ作製と同じときに、比較例のモニタウェーハを作製した。このモニタウェーハ作製の際の条件は、シリコンウェーハの上に、抵抗率10ΩcmのP型シリコンエピタキシャル層を10μm堆積するというものである。   A vapor phase growth apparatus in which the same maintenance work as that of the example was performed was prepared, and a monitor wafer of a comparative example was produced when the elapsed time after the maintenance was the same as the production of the monitor wafer of the example. The condition for producing the monitor wafer is that a P-type silicon epitaxial layer having a resistivity of 10 Ωcm is deposited on the silicon wafer by 10 μm.

このようにして作製したモニタウェーハについて、ケミカルパッシベーションによる表面処理を行い、μPCD法によるウェーハライフタイム装置を使ってウェーハライフタイム値を測定した。図3中に、比較例におけるウェーハライフタイム値の日間推移を示した。メンテナンス直後に作製したモニタウェーハでは、ウェーハライフタイム値は約800μsecであるが、その後日数の経過と共にウェーハライフタイムは高くなり、ほぼ2日目で1800μsec程度に落ち着いた。その後、10日目まで大きな変化は無かった。   The monitor wafer thus produced was subjected to surface treatment by chemical passivation, and the wafer lifetime value was measured using a wafer lifetime apparatus by the μPCD method. In FIG. 3, the daily transition of the wafer lifetime value in the comparative example is shown. In the monitor wafer manufactured immediately after the maintenance, the wafer lifetime value is about 800 μsec. However, the wafer lifetime increased with the passage of days thereafter, and settled to about 1800 μsec on the second day. After that, there was no big change until the 10th day.

実施例と比べると、比較例では2日目以降、汚染レベルには変化がないように見える。これはすなわち、比較例は2日目以降の汚染レベルの低減が検出できていないことを示している。つまり、実施例の方が不純物の検出能力が高いことが確認された。   Compared to the examples, it appears that the contamination level does not change after the second day in the comparative example. This means that the comparative example has not been able to detect a reduction in the contamination level after the second day. That is, it was confirmed that the example has higher impurity detection capability.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

10…モニタウェーハ(エピタキシャルウェーハ)、
11…シリコンウェーハ、 12…シリコンエピタキシャル層。
10: Monitor wafer (epitaxial wafer),
11 ... silicon wafer, 12 ... silicon epitaxial layer.

Claims (2)

気相成長装置の清浄度を評価する方法であって、
厚み1000μm以上2000μm以下(ただし、1000μmを除く)のシリコンウェーハを準備し、
前記気相成長装置を用いて、前記シリコンウェーハ上にシリコンエピタキシャル層を成長させたモニタウェーハを作製し、
前記モニタウェーハのライフタイム値を測定し、
前記測定したモニタウェーハのライフタイム値から前記気相成長装置の清浄度を評価することを特徴とする気相成長装置の清浄度評価方法。
A method for evaluating the cleanliness of a vapor phase growth apparatus,
Prepare a silicon wafer having a thickness of 1000 μm to 2000 μm (excluding 1000 μm)
Using the vapor phase growth apparatus, producing a monitor wafer having a silicon epitaxial layer grown on the silicon wafer,
Measure the lifetime value of the monitor wafer,
A cleanliness evaluation method for a vapor phase growth apparatus, wherein the cleanliness of the vapor phase growth apparatus is evaluated from the measured lifetime value of the monitor wafer.
請求項1に記載の気相成長装置の清浄度評価方法により評価した気相成長装置を用いて、シリコンエピタキシャルウェーハを製造することを特徴とするシリコンエピタキシャルウェーハの製造方法。   A method for producing a silicon epitaxial wafer, comprising producing a silicon epitaxial wafer using the vapor phase growth apparatus evaluated by the method for evaluating the cleanliness of the vapor phase growth apparatus according to claim 1.
JP2011256304A 2011-11-24 2011-11-24 Cleanliness evaluation method for vapor phase growth apparatus Active JP5630426B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011256304A JP5630426B2 (en) 2011-11-24 2011-11-24 Cleanliness evaluation method for vapor phase growth apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011256304A JP5630426B2 (en) 2011-11-24 2011-11-24 Cleanliness evaluation method for vapor phase growth apparatus

Publications (2)

Publication Number Publication Date
JP2013110359A JP2013110359A (en) 2013-06-06
JP5630426B2 true JP5630426B2 (en) 2014-11-26

Family

ID=48706818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011256304A Active JP5630426B2 (en) 2011-11-24 2011-11-24 Cleanliness evaluation method for vapor phase growth apparatus

Country Status (1)

Country Link
JP (1) JP5630426B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018682B2 (en) * 2008-08-04 2012-09-05 信越半導体株式会社 Silicon substrate evaluation method, contamination detection method, and epitaxial substrate manufacturing method
JP5099024B2 (en) * 2009-01-27 2012-12-12 信越半導体株式会社 Epitaxial wafer manufacturing method and semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP2013110359A (en) 2013-06-06

Similar Documents

Publication Publication Date Title
Grant et al. Permanent annihilation of thermally activated defects which limit the lifetime of float‐zone silicon
JP5024224B2 (en) Silicon substrate evaluation method, contamination detection method, and epitaxial substrate manufacturing method
JP5018682B2 (en) Silicon substrate evaluation method, contamination detection method, and epitaxial substrate manufacturing method
JP5407212B2 (en) Heat treatment furnace evaluation method and semiconductor wafer manufacturing method
JP5099024B2 (en) Epitaxial wafer manufacturing method and semiconductor device manufacturing method
JP5439752B2 (en) Contamination detection monitor wafer, contamination detection method, and epitaxial wafer manufacturing method
JP5741467B2 (en) Cleanliness evaluation method for vapor phase growth apparatus
JP5630426B2 (en) Cleanliness evaluation method for vapor phase growth apparatus
JP5975627B2 (en) Silicon carbide semiconductor device manufacturing method and inspection method thereof, and silicon carbide semiconductor wafer manufacturing method and inspection method thereof
JP5504634B2 (en) Lifetime evaluation method
JP5794212B2 (en) Method for evaluating contamination of vapor phase growth apparatus and method for manufacturing silicon epitaxial wafer
JP2013105914A (en) Vapor deposition device cleanliness evaluation method
JP5967019B2 (en) Semiconductor wafer evaluation method
JP5561245B2 (en) Semiconductor substrate evaluation method
JP5472173B2 (en) Method for evaluating Cu concentration in silicon wafer
JP2017112256A (en) Contamination evaluation method of semiconductor epitaxial wafer and contamination evaluation method of epitaxial growth device using the same
JP6003447B2 (en) Method for evaluating metal contamination of semiconductor substrate and method for manufacturing semiconductor substrate
JP5077145B2 (en) Method for evaluating silicon single crystal substrate and method for producing epitaxial substrate
JP2005223098A (en) Evaluation method and measuring method of dopant contamination, and managing method of thermal treatment process
JP5949303B2 (en) Epitaxial growth furnace evaluation method and epitaxial wafer manufacturing method
JP5614394B2 (en) Cleanliness evaluation method for vapor phase growth apparatus
JP5454298B2 (en) Manufacturing method of semiconductor substrate
JP2014207369A (en) Method of evaluating impurity in wafer, and inspection method of n-type silicon wafer
JP7501392B2 (en) DLTS evaluation method for silicon single crystal
JP5201126B2 (en) Impurity evaluation method of silicon epitaxial wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140922

R150 Certificate of patent or registration of utility model

Ref document number: 5630426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250