[go: up one dir, main page]

JP5629335B2 - 横方向に可変の仕事関数を有するゲート電極を含む半導体構造体 - Google Patents

横方向に可変の仕事関数を有するゲート電極を含む半導体構造体 Download PDF

Info

Publication number
JP5629335B2
JP5629335B2 JP2013009396A JP2013009396A JP5629335B2 JP 5629335 B2 JP5629335 B2 JP 5629335B2 JP 2013009396 A JP2013009396 A JP 2013009396A JP 2013009396 A JP2013009396 A JP 2013009396A JP 5629335 B2 JP5629335 B2 JP 5629335B2
Authority
JP
Japan
Prior art keywords
work function
layer
gate electrode
semiconductor
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013009396A
Other languages
English (en)
Other versions
JP2013123066A (ja
Inventor
スティーブン・ジョン・ケスター
アムラン・マジュムダール
ウィルフライド・エルンスト・オーガスト・ヘーンシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2013123066A publication Critical patent/JP2013123066A/ja
Application granted granted Critical
Publication of JP5629335B2 publication Critical patent/JP5629335B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、一般に、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスを含むことができる半導体構造体に関する。より具体的には、本発明は向上した性能をもつ半導体構造体に関する。
ＭＯＳＦＥＴデバイスの寸法が減少するにつれ、特にＭＯＳＦＥＴのゲート電極の寸法が減少するにつれ、幾つかの新しい効果がＭＯＳＦＥＴデバイスにおいてより顕著になってきた。特に有害な新しい効果は短チャネル効果（short channel effect）である。短チャネル効果は、ＭＯＳＦＥＴ内のチャネル領域の上にあるゲート電極の不適切なレベルの電気的制御によって生じる。短チャネル効果の望ましくない結果は、ＭＯＳＦＥＴの高いオフ状態電流、高い待機時消費電力、及びＭＯＳＦＥＴデバイス内の有害な電気パラメータ変動を含む。
短チャネル効果を最小にして閾値電圧の変動を減らすために、最近、ＭＯＳＦＥＴデバイスは、非ドープの極めて薄いチャネル領域を含む、非ドープの極薄の本体領域をもつように製造されている。しかしながら、これらの非ドープの本体領域は向上した短チャネル効果の制御をＭＯＳＦＥＴデバイスにもたらす一方で、非ドープ本体領域は、実際には、ＭＯＳＦＥＴデバイスの他の電気的パラメータを悪くする可能性がある。
向上した性能を有する種々の半導体構造体、及びその製造方法は、半導体製造技術においては既知である。
そのような半導体構造体の具体的な例は、（１）Ｋｅｄｚｉｅｒｓｋｉ他による非特許文献１、（２）Ｋｒｉｖｏｋａｐｉｃ他による非特許文献２、（３）Ｋｅｄｚｉｅｒｓｋｉ他による非特許文献３、及び（４）Ｄｏｒｉｓ他による非特許文献４よって開示されている。
Ｋｅｄｚｉｅｒｓｋｉ他、「Ｍｅｔａｌ−ｇａｔｅ ＦｉｎＦＥＴ ａｎｄ ｆｕｌｌｙ−ｄｅｐｌｅｔｅｄ ＳＯＩ ｄｅｖｉｃｅｓ ｕｓｉｎｇ ｔｏｔａｌ ｇａｔｅ ｓｉｌｉｃｉｄｔｉｏｎ」、ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｐｐ．２４７−５０、２００２（向上した電気的性能をもつ金属ゲートＦｉｎＦＥＴ及び完全空乏化ＳＯＩデバイス）。 Ｋｒｉｖｏｋａｐｉｃ他、「Ｌｏｃａｌｌｙ Ｓｔｒａｉｎｅｄ Ｕｌｔｒａ−Ｔｈｉｎ Ｃｈａｎｎｅｌ ２５ｎｍ Ｎａｒｒｏｗ ＦＤＳＯＩ Ｄｅｖｉｃｅｓ ｗｉｔｈ Ｍｅｔａｌ Ｇａｔｅ ａｎｄ Ｍｅｓａ Ｉｓｏｌａｔｉｏｎ」、ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、２００３（向上した性能のための半導体・オン・インシュレータ（ＳＯＩ）基板内に製作されたＮＭＯＳ＆ＰＭＯＳデバイス）。 Ｋｅｄｚｉｅｒｓｋｉ他、「Ｆａｂｒｉｃａｔｉｏｎ ｏｆ Ｍｅｔａｌ Ｇａｔｅｄ ＦｉｎＦＥＴｓ Ｔｈｒｏｕｇｈ Ｃｏｍｐｌｅｔｅ Ｇａｔｅ Ｓｉｌｉｃｉｄａｔｉｏｎ Ｗｉｔｈ Ｎｉ」、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、ｖｏｌ．５１、ｎｏ．１２、ｐｐ．２１１５−２０、２００４（向上した仕事関数の制御により製作された金属ゲートＦｉｎＦＥＴ）。 Ｄｏｒｉｓ他、「Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ ＦＤＳＯＩ ＣＭＯＳ Ｔｅｃｈｎｏｌｏｇｙ ｗｉｔｈ Ｍｅｔａｌ Ｇａｔｅ ａｎｄ Ｈｉｇｈ−Ｋ」、２００５、Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ、ｐｐ．２１４−１５、２００５（向上した性能に適合する仕事関数をもつＣＭＯＳデバイス）。
半導体構造体の性能に対する要求は、半導体構造体及びデバイスの寸法が減少するにつれて確実に増加している。従って、縮小した寸法で向上した性能を与える半導体構造体及びその製造方法が望まれている。
本発明は、半導体構造体及び該半導体構造体を製造するための関連方法を含む。半導体構造体は、横方向に可変の仕事関数を有するように設計されたゲート電極を含む。このゲート電極は、ＭＯＳＦＥＴ、ＣＭＯＳ及びｆｉｎＦＥＴデバイス内で用いることができる。本方法は、横方向に可変の仕事関数を有するゲート電極を製造することに向けられる。開示され請求される本発明の脈絡の中で、「横方向に可変の仕事関数(laterally variable work function)」とは、ゲート電極のライン幅(line width)（即ち、代りにゲート長(gate length)と呼ばれる）の関数としてのゲート電極の仕事関数の変化を意味する。横方向に可変の仕事関数を有するこのようなゲート電極はまた、垂直に可変の仕事関数を有することができる。
本発明による半導体構造体の動作に関して特定の理論に束縛されることは望まないが、ｎ−ＦＥＴ又はｐ−ＦＥＴの閾値電圧は、そのゲート電極の仕事関数を高くするか又は低くすることによって高くすることができる。ｎ−ＦＥＴ又はｐ−ＦＥＴが、中央部(center)と比較して縁部(edge)上でより高い又はより低い仕事関数のゲート電極を有する場合には、有効(effective)仕事関数はゲート電極のより短いゲート長において高くなるか又は低くなることになる。それ故に、ｎ−ＦＥＴ又はｐ−ＦＥＴの閾値電圧は、より短いゲート長においては、短チャネル効果が上記の仕事関数関連の効果を押し潰す前に上昇することになり、従って、ハロ・ドーピングを用いることにより従来のＦＥＴにおいて実現されるのに類似した、閾値電圧対ゲート長の特性におけるピークを生じる。
本発明による半導体構造体は、半導体基板上に配置されたゲート電極を含む。半導体構造体内では、ゲート電極は横方向に可変の仕事関数を有する。
本発明による特定の方法は、半導体基板上に形成されたゲート電極を含む半導体基板を準備するステップを含む。この特定の方法はまた、ゲート電極を加工処理して横方向に可変の仕事関数を有する加工処理されたゲート電極を設けるステップを含む。
本発明による別の特定の方法は、半導体基板上の誘電体層内部に形成されたダミーのゲート電極を含む半導体基板を準備するステップを含む。この特定の方法はまた、ダミーのゲート電極を除去して開口を形成するステップを含む。この特定の方法はまた、開口内に仕事関数変更層(work function modifying layer)、次いでゲート電極を逐次形成する(forming sequentially)ステップを含む。
本発明の目的、特徴及び利点は、以下に説明されるように好ましい実施形態の説明の脈絡の中で理解される。好ましい実施形態の説明は、この開示の資料部分である添付の図面の脈絡の中で理解される。
本発明は、横方向に可変の仕事関数を有するゲート電極を順番に含む半導体構造体（及びその製造方法）を含むものでが、以下で前述の図面の脈絡の中で詳細に説明される。図面は例示の目的のためであるので、図面は必ずしも一定の尺度で描かれてはいない。
図１乃至図６は、本発明の一実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図を示す。本発明のこの特定の実施形態は、本発明の第１の実施形態を構成する。図１は、第１の実施形態による製造の初期段階における半導体構造体の略断面図を示す。
図１はベースの半導体基板１０を示す。埋め込み誘電体層１２がベースの半導体基板１０上に配置され、表面半導体層１４が埋め込み誘電体層１２の上に配置される。表面半導体層１４の部分が分離領域１５により分離される。全体として、ベースの半導体基板１０、埋め込み誘電体層１２及び表面半導体層１４が、半導体・オン・インシュレータ基板を構成する。
ベースの半導体基板１０は、幾つかの半導体材料の何れかを含むことができる。非限定的な例には、シリコン、ゲルマニウム、シリコン・ゲルマニウム合金、炭化シリコン、炭化シリコン・ゲルマニウム合金、及び化合物（すなわちＩＩＩ−Ｖ族及びＩＩ−ＶＩ族）半導体材料が含まれる。化合物半導体材料の非限定的な例には、ガリウムヒ素、ヒ化インジウム及びリン化インジウム半導体材料が含まれる。典型的には、ベースの半導体基板１０は、約０．５ミリメートルから約１．５ミリメートルまでの厚さを有する。
埋め込み誘電体層１２は、幾つかの誘電体材料の何れかを含むことができる。非限定的な例には、特にシリコンの酸化物、窒化物及び酸窒化物が含まれるが、他の元素の酸化物、窒化物及び酸窒化物は除外されない。埋め込み誘電体層１２は、結晶又は非結晶の誘電体材料を含むことができる。埋め込み誘電体層１２は、幾つかの方法の何れかを用いて形成することができる。非限定的な例には、イオン注入法、熱又はプラズマ酸化又は窒化法、化学気相堆積法及び物理気相堆積法が含まれる。埋め込み誘電体層１２はまた、ウェハ・ボンディング又はラミネート法を用いて形成することができる。典型的には、埋め込み誘電体層１２は、ベースの半導体基板１０がそれから構成される半導体材料の酸化物を含む。典型的には、埋め込み誘電体層１２は約５０オングストロームから約２００００オングストロームまでの厚さを有する。
表面半導体層１４は、ベースの半導体基板１０をそれから構成することができる幾つかの半導体材料のいずれかを含むことができる。表面半導体層１４及びベースの半導体基板１０は、化学組成、ドーパントの極性、ドーパントの濃度及び結晶配向に関して同一の又は異なる半導体材料のいずれかを含むことができる。典型的には、表面半導体層１４は、約５００オングストロームから約１０００オングストロームまでの厚さを有することができる。しかしながら、現在の及び以下の実施形態の脈絡において、表面半導体層１４は約２０オングストロームから約２００オングストロームまでの厚さを有することがより好ましい。
分離領域１５は、典型的には、誘電体絶縁材料を含むことになる幾つかの絶縁材料の何れかを含むことができる。典型的には、分離領域１５は、埋め込み誘電体層１２に用いた誘電体絶縁材料の同じ群から選択される誘電体絶縁材料を含む。しかしながら、分離領域１５を作成する方法は、埋め込み誘電体層１２を作成するのに用いた方法とは異なってもよい。例えば、制限なしに、分離領域１５がそれから構成される絶縁誘電体材料は、（１）急速熱処理法、例えば、ＨＴＯとしても知られている高温酸化物法、又は（２）プラズマ蒸着法、例えば、ＨＤＰ酸化物法としても知られている高密度プラズマ酸化物法、或いは、（３）（１）と（２）の組合せを用いて堆積させることができる。
図１に示される半導体構造体の半導体・オン・インシュレータ基板部分は、幾つかの方法の何れかを用いて作成することができる。非限定的な例には、ラミネート法、層転写法及び酸素注入による分離（ＳＩＭＯＸ）法が含まれる。
現在の実施形態は、ベースの半導体基板１０、埋め込み誘電体層１２及び表面半導体層１４を備えた半導体・オン・インシュレータ基板の脈絡のなかで本発明を示すが、実施形態及び本発明のいずれもそれには限定されない。むしろ、その実施形態は、代替的に、バルク半導体基板（さもなければベース半導体基板１０及び表面半導体層１４が同一の化学組成及び結晶配向を有する状況の下で埋め込み誘電体層１２がないことから生ずることになる）を用いる特定の状況の下で実行することができる。実施形態にはまた、ハイブリッド配向（ＨＯＴ）基板の使用が考慮されている。ハイブリッド配向基板は、単一の半導体基板内の複数の結晶配向を有する。
図１はまた、分離領域１５によって分離され、表面半導体層１４の部分の内部及び上に配置された複数の電界効果トランジスタ・デバイスＴ１及びＴ２を（断面図で）示す。電界効果トランジスタ・デバイスＴ１及びＴ２は、（１）表面半導体層１４上に配置された複数のゲート誘電体１６、（２）ゲート誘電体１６の上に配置された複数のゲート電極１８、（３）ゲート誘電体１６及びゲート電極１８の対向する側壁に隣接して配置された複数のスペーサ層２０（平面図でこれらの構造部を完全に取り囲むように示そうとしているが）、（４）表面半導体層１４の内部に配置され、ゲート電極１８の下方の好ましくは非ドープのチャネル領域により分離される複数のエクステンション及びソース／ドレイン領域２２、及び（５）ソース／ドレイン領域２２及びゲート電極１８の複数の上部表面上に配置された複数のシリサイド層２４を備える。
また図１の略断面図内に極細線で示されるのは、エクステンション及びソース／ドレイン領域２２及びシリサイド層２４の代わりに用いることのできる随意の好ましい隆起したエクステンション及びソース／ドレイン領域２２’及びシリサイド層２４’である。
前述の層及び構造体の各々は、半導体製造技術における従来の材料を含み、寸法を有することができる。前述の層及び構造体の各々はまた、半導体製造技術における従来の方法を用いて形成することができる。
ゲート誘電体１６は、真空を基準として約４（即ち、典型的には酸化シリコン）から約８（即ち、典型的には、窒化シリコン）までの誘電率を有するシリコンの酸化物、窒化物及び酸窒化物のような従来の誘電体材料を含むことができる。代替的に、ゲート誘電体１６は、一般的には、約８から少なくとも約１００までの誘電率を有するより高誘電率の誘電体材料を含むことができる。このような高誘電率の誘電体材料は、酸化ハフニウム、ハフニウム・シリケート、酸化ジルコニウム、酸化ランタン、酸化チタン、チタン酸バリウムストロンチウム（ＢＳＴ）及びチタン酸ジルコン酸鉛（ＰＺＴ）を含むことができるが、それらに限定はされない。ゲート誘電体１６は、それらの組成物の材料に適切な幾つかの方法のいずれかを使用して形成することができる。非限定的な例には、熱又はプラズマ酸化又は窒化法、化学気相堆積法（原子層堆積法を含む）及び物理気相堆積法が含まれる。典型的には、ゲート誘電体１６は、約５オングストロームから約７０オングストロームまでの厚さを有する熱酸化シリコン誘電体材料を含む。
ゲート電極１８は、特定の金属、金属合金、金属窒化物、金属シリサイド、並びに、それらの積層及びそれらの複合物を含んだ材料を含むことができるが、それらに限定はされない。ゲート電極１８はまた、ドープ・ポリシリコン及びポリシリコンゲルマニウム合金材料（即ち、１立方センチメートル当り約１×１０１８個から約１×１０２２個までのドーパント原子のドーパント濃度を有する）、並びにポリサイド材料（ドープ・ポリシリコン／金属シリサイドの積層材料）を含むことができる。同様に、前述の材料はまた、幾つかの方法のいずれかを用いて形成することができる。非限定的な例には、それらに限定はされないが、蒸発法及びスパッタリング法のような、サリサイド法、化学気相堆積法及び物理気相堆積法が含まれる。典型的には、ゲート電極１８は、約４００オングストロームから約２０００オングストロームまでの厚さを有するドープ・ポリシリコン材料を含む。ゲート電極１８は、ドープ・ポリシリコン材料から形成されるときには、典型的にはリソグラフィ及びイオン注入方法を用いて形成される。ＮＦＥＴゲートをｎ型ドーパントで、そしてＰＦＥＴゲートをｐ型ドーパントでドープするにはイオン注入ステップが必要である。
スペーサ２０は、誘電体材料を含むことができ、特に、スペーサは一般的に、約４より小さな誘電率を有する低誘電率の誘電体材料を含むことができる。このような低誘電率は、ゲート１８とエクステンション及びソース／ドレイン領域２２との間の寄生容量を減少させる。スペーサ材料は、それらに限定はされないが、化学気相堆積法及び物理気相堆積法を含む方法を用いて形成することができる。スペーサ２０はまた、ブランケット層堆積及び異方性エッチバック法を用いることにより、特徴的な内側向きスペーサの形状に形成される。典型的には、スペーサ２０は、酸化シリコン及び窒化シリコン誘電体材料の組合せを含む。
エクステンション及びソース／ドレイン領域２２は、必要に応じて、一般に従来のｎ導電性型ドーパント又は一般に従来のｐ導電性型ドーパントを含む。当業者により理解されるように、エクステンション及びソース／ドレイン領域２２が、２ステップのイオン注入法を用いて形成される。この方法の第１のイオン注入プロセス・ステップでは、スペーサ２０がない状態で、ゲート電極１８をマスクとして用いて、それぞれがスペーサ２０の下方に延びる複数のエクステンション領域が形成される。第２のイオン注入プロセス・ステップでは、ゲート電極１８及びスペーサ２０をマスクとして用いて、エクステンション及びソース／ドレイン領域２２のより大きな接触領域部分が形成され、同時にエクステンション領域が組み込まれる。ドーパント濃度は、各々のエクステンション及びソース／ドレイン領域２２の内部で１立方センチメートルあたり約１×１０１９個から約１×１０２１個までのドーパント原子とする。一対のエクステンション及びソース／ドレイン領域２２内のエクステンション領域は、ある状況下では、一対のエクステンション及びソース／ドレイン領域２２との接触領域よりも薄くドープすることができるが、しかしそのような異なるドープ濃度は本発明の必要条件ではない。
シリサイド層２４は、幾つかのシリサイド形成金属のいずれかを含むことができる。シリサイド形成金属の候補の非限定的な例には、ニッケル、コバルト、チタン、タングステン、エルビウム、イッテルビウム、白金及びバナジウムのシリサイド形成金属、又は上記材料の合金が含まれる。ニッケル及びコバルトのシリサイド形成金属は特に一般的である。上に列挙した以外のシリサイド形成金属は、あまり一般的ではない。典型的には、シリサイド層２４はサリサイド法を用いて形成される。サリサイド法は、（１）シリサイド層２４が存在しない図１の半導体構造体上にブランケット・シリサイド形成金属層を形成するステップと、（２）ブランケット・シリサイド形成金属層とそれが接触するシリコン表面とを熱アニール処理して選択的にシリサイド層を形成し、一方、例えばスペーサ２０上の未反応の金属シリサイド形成金属層は残すステップと、（３）例えばスペーサ２０から金属シリサイド形成金属層の未反応部分を選択的に剥離するステップとを含む。典型的には、シリサイド層２４は、約５０オングストロームから約３００オングストロームまでの厚さを有するニッケルシリサイド材料又はコバルトシリサイド材料を含む。
図２は、図１に示される半導体構造体を平坦化するために配置された層間誘電体（ＩＬＤ）層２６を示す。層間誘電体層２６は、埋め込み誘電体層１２及び分離領域１５が構成される幾つかの誘電体材料のいずれかを含むことができる。代替的に、約４（即ち、フッ素ドープ及び炭素ドープの酸化シリコン材料）より小さな誘電率を有する低誘電率の誘電体材料もまた、層間誘電体（ＩＬＤ）層２６に用いることができるが、その理由はそれらがゲート電極１８の導体の間の寄生容量を減少させるためである。層間誘電体層２６は、典型的には、ブランケット層として堆積させ、次いで平坦化して層間誘電体層２６を形成する。このような平坦化は、半導体製造技術における従来の方法を用いて行うことができる。このような平坦化の方法には、それらに限定はされないが、機械的平坦化方法、及び化学的機械研磨平坦化方法が含まれる。化学的機械研磨平坦化法が最も一般的である。
図３は、初めに第２トランジスタＴ２を覆って配置されるマスク層２８を示す。マスク層２８は、幾つかのマスク材料のいずれかを含むことができる。非限定的な例には、ハード・マスク材料及びフォトレジスト・マスク材料が含まれる。フォトレジスト・マスク材料は、概してより一般的である。候補となるフォトレジスト材料には、ポジティブ・フォトレジスト材料、ネガティブ・フォトレジスト材料及びハイブリッド・フォトレジスト材料が含まれる。典型的には、マスク層２８は、約１０００オングストロームから約３０００オングストロームまでの厚さを有するポジティブ・フォトレジスト材料又はネガティブ・フォトレジスト材料を含む。
図３はまた、第１トランジスタＴ１のゲート電極１８に注入してゲート電極１８’を有する第１トランジスタＴ１’を形成するための第１仕事関数変更イオン３０のドーズ量を示す。第１仕事関数変更イオン３０のドーズ量は、ベースの半導体基板１０の平面に対して約１０度から約４５度までの傾斜角で注入されるので、ゲート電極１８’の中央の逆Ｖ字形の底部分は第１仕事関数変更イオン３０のドーズ量では注入されない。ゲート電極１８がシリサイド材料（それらに限定されないが、例えば、ニッケルシリサイド材料又はコバルトシリサイド材料）又はドープ・ポリシリコン材料を含む場合には、第１仕事関数変更イオン３０のドーズ量は、ドーパント、より具体的には、カウンタ・ドーパントを含むことができ、それがゲート電極１８’内の仕事関数の横方向（即ち、ゲート長又はゲートライン幅）に依存する変化をもたらす。典型的なドーパントは、それらに限定されないが、従来のヒ素、ホウ素及びリン含有ドーパント種を含むことができる。また、やはり限定的ではないが、インジウム及びアンチモン含有ドーパント種も含まれる。一般的には、ＩＩＩ族（即ち、ｐ型）及びＶ族（即ち、ｎ型）ドーパント種のいずれかを用いることができる。典型的には、第１仕事関数変更イオン３０のドーズ量は、１立方センチメートルの基板面積当り約１０１４個から約１０１６個までイオンのドーズ量で与えられる。
図４は、図３の半導体構造体から第１マスク２８を剥離した結果を示す。第１マスクは、半導体製造技術における従来の方法及び材料を用いて剥離することができる。非限定的な例には、湿式化学剥離法及び材料、乾式プラズマ剥離法及び材料、及びそれらを総合した剥離法及び材料が含まれる。
図５は、第１トランジスタＴ１’を覆って配置された第２マスク３２と、第２トランジスタＴ２のゲート電極１８に注入してゲート電極１８”を有する第２トランジスタＴ２’を形成するための第２仕事関数変更イオン３４のドーズ量とを示す。第２マスク３２は、他の点では、第１マスク２８と類似、等価又は同一であるが、第２マスクは第２トランジスタＴ２ではなく、第１トランジスタＴ１’を覆って配置される。第２仕事関数変更イオン３４のドーズ量は、他の点では、第１の仕事関数変更イオン３０のドーズ量と類似、等価又は同一であるが、第１仕事関数変更イオン３０のドーズ量と比較して反対の仕事関数変更効果をもつように意図されたものである。より具体的には、第１仕事関数変更イオン３０のドーズ量と第２仕事関数変更イオン３４のドーズ量とのうちの１つが、ゲート電極１８’又は１８”の中央部と比較してゲート電極１８’又は１８”の縁部でより高い仕事関数を生じるように意図されている（それ故ｎ−ＦＥＴに適用できる）。同様に、第１仕事関数変更イオン３０のドーズ量と第２仕事関数変更イオン３４のドーズ量とのうちの別の一つは、ゲート電極１８’又は１８”の縁部と比較してゲート電極１８’又は１８”の中央部でより高い仕事関数を生じるように意図されている（それ故ｐ−ＦＥＴに適用できる）。一般に、（１）ゲート電極１８’又は１８”の中央部の仕事関数は、ｎＦＥＴに対して約４．４電子ボルトから約４．６電子ボルトまで、そしてｐＦＥＴに対しては約４．６電子ボルトから約４．８電子ボルトまでであり、（２）ゲート電極１８’又は１８”の外側部分のより低い仕事関数は、ｐＦＥＴに対しては約４．４電子ボルトから約４．６電子ボルトまでであり、そして（３）ゲート電極１８’又は１８”の外側部分のより高い仕事関数は、ｎＦＥＴに対して約４．６電子ボルトから約４．８電子ボルトまでである。
図６は、図５の半導体構造体から第２マスク３２を剥離した結果を示す。第２マスク３２は、図３の半導体構造体から第１マスク２８を剥離して図４の半導体構造体を生ずるのに用いた方法及び材料と類似、等価又は同一の方法及び材料を用いて剥離することができる。
図６は、本発明の一実施形態による半導体構造体を示す。この半導体構造体は、典型的には異なる導電率型（即ち、異なるドーパント極性）の第１トランジスタＴ１’及び第２トランジスタＴ２’を有するＣＭＯＳ構造体を含む。第１トランジスタＴ１’及び第２トランジスタＴ２’は、それぞれ、第１ゲート電極１８’及び第２ゲート電極１８”を含む。第１ゲート電極１８’及び第２ゲート電極１８”の各々は、横方向に（即ち、ライン幅又はゲート長）可変の仕事関数を有する。ゲート電極１８’及び１８”の各々の内部の横方向に可変の仕事関数は、適切に注入された仕事関数変更イオン３０又は３４を用いる大きな傾斜角の注入法を用いて達成される。以下の実施例の脈絡の中でさらに詳細に示されるように、トランジスタ内のゲート電極内部の仕事関数の横方向の変化は、半導体・オン・インシュレータ基板内部の特に薄い（即ち、約５０オングストロームから約１００オングストロームまでの）表面半導体層を用いて製造される非ドープ・チャネル・トランジスタの電気的特性を向上させるために特に望ましい。
図７乃至図１７は、本発明の別の実施形態による半導体構造体の製造中の進行段階の結果を示す一連の略断面図を示す。この別の実施形態は、本発明の第２の実施形態を構成する。図７は、第２の実施形態による製造の初期段階における半導体構造体の略断面図を示す。
図７は、図１乃至図６に示された第１の実施形態に示されたのと同じベースの半導体基板１０、埋め込み誘電体層１２、表面半導体層１４及び分離領域１５を示す。前述の基板、層及び構造体は、図１乃至図６に関連して第１の実施形態の脈絡の中で説明されたものと類似、等価又は同一の材料を含み、厚さを有し、方法を用いて形成することができる。
図７はまた、図１乃至図６に示された第１の実施形態のゲート誘電体１６に対応する複数のゲート誘電体１６’を示すが、しかしそれは横方向の寸法がもっと大きく、表面半導体層１４を完全に覆う。
図７は、結局、複数のゲート電極スタックＧ１及びＧ２を示すが、それら各々の１つは、中間ギャップ材料層１８ａを含み、その上にドープ・ポリシリコン材料層１８ｂ（即ち、１立方センチメートル当り約１０１８個から約１０２１個までのドーパント原子のドーパント濃度を含む）が配置される。ゲート電極スタックＧ１及びＧ２の各々は、図７に示される半導体構造体のさらなる加工処理に伴って作成される、横方向に可変の仕事関数のゲート電極に対して中程度の仕事関数の中央領域（即ち、約４．４電子ボルトから約４．８電子ボルトまでの仕事関数を有する）を与えるように意図されている。中間ギャップ材料層１８ａを構成することのできる中間ギャップ材料は、タングステン（Ｗ）、窒化チタン（ＴｉＮ）及び窒化タンタル（ＴａＮ）を含む。中間ギャップ材料層１８ａを構成することのできる中間ギャップ材料、及びドープ・ポリシリコン材料層１８ｂを構成することのできるドープ・ポリシリコン材料の各々は、半導体製造技術における従来の方法を用いて形成することができる。方法の非限定的な例には、化学気相堆積法、物理気相堆積法及び原子層堆積（ＡＬＤ）法が含まれる。典型的には、中間ギャップ材料層１８ａの各々は、約５０オングストロームから約１００オングストロームまでの厚さを有し、ドープ・ポリシリコン層１８ｂの各々は、約５００オングストロームから約１０００オングストロームまでの厚さを有する。
図８は、図７の半導体構造体を共形的に覆って配置される第１キャップ層２１ａを示す。第１キャップ層２１ａは、幾つかのキャップ材料のいずれかを含むことができるが、誘電体キャッップ材料が特に一般的ではある。典型的には、第１キャップ層２１ａは、約２００オングストロームから約１０００オングストロームまでの厚さを有する窒化シリコンのキャップ材料を含む。図９は、第１キャップ層２１ａをパターン付けして、図７に示すように、第２ゲート電極スタックＧ２を覆うが、第１ゲート電極スタックＧ１は覆わない第１キャップ層２１ａ’を形成した結果を示す。パターン付けは、半導体製造技術における従来のフォトリソグラフィ及びエッチング法を用いて達成することができる。特に、エッチング法は、湿式化学エッチング法、乾式プラズマ・エッチング法、及びそれらを総合したエッチング法を含む。
図１０は、図９の半導体構造体上に配置された第１仕事関数変更層１９ａを示す。第１仕事関数変更層１９ａは、ゲート電極スタックＧ１及びＧ２の仕事関数より低いか又は高い仕事関数を有する材料を含むことができる。より低い仕事関数の材料は、それらに限定されないが、アルミニウム（Ａｌ）、チタン（Ｔｉ）及びタンタル（Ｔａ）材料を含むことができる。より高い仕事関数の材料は、それらに限定されないが、ニッケル（Ｎｉ）、白金（Ｐｔ）及びパラジウム（Ｐｄ）材料を含むことができる。典型的には、第１仕事関数変更層１９ａは、それらに限定はされないが、約５オングストロームから約２５オングストロームまでの厚さを有するアルミニウム（Ａｌ）、チタン（Ｔｉ）及びタンタル（Ｔａ）のような低い仕事関数の材料を含む。
図１１は、第１仕事関数変更層１９ａを異方的にエッチングして第１仕事関数変更層１９ａ’を形成した結果を示す。異方性エッチングには、第１仕事関数変更層１９ａを形成するのに用いられた材料に好適な腐食ガス組成物を用いる。図１２は、第１キャップ層２１ａ’及び第１仕事関数変更層１９ａ’を第２ゲート電極スタックＧ２から剥離し、しかし第１ゲート電極スタックＧ１からは剥離せず、その結果第１ゲート電極スタックＧ１から第１ゲート電極スタックＧ１’が生じた結果を示す。前述の剥離ステップは、第１ゲート電極スタックＧ１を、典型的には従来のフォトリソグラフィ法を用いて形成されたフォトレジスト層でマスクした後に行われる。従って、第１ゲート電極スタックＧ１’は、第１仕事関数変更層１９ａ’の存在により横方向に可変の仕事関数を有する。
図１３乃至図１７は、図８乃至図１２の半導体構造体の製造プロセス・ステップに概ね対応する半導体構造体の製造プロセス・ステップを示す。
特に、図１３は図１２の半導体構造体上に配置された第２キャップ層２１ｂを示す。第２キャップ層２１ｂは、図８に示された第１キャップ層２１ａを形成するのに用いられた材料、厚さ寸法及び方法に類似、等価又は同一の材料を含み、厚さ寸法を有し、方法を用いて形成することができる。図１４は、第２キャップ層２１ｂをパターン付けして、第１ゲート電極スタックＧ１’を覆い、しかし第２ゲート電極スタックＧ２は覆わない第２キャップ層２１ｂ’を形成した結果を示す。
図１５は、図１４の半導体構造体上に第２仕事関数変更層１９ｂを形成した結果を示す。第２仕事関数変更層１９ｂは、他の点では概ね、図１０に例示された第１仕事関数変更層１９ａに類似、等価又は同一であるが、一般的には、第１ゲート電極スタックＧ１’と比較して第２ゲート電極スタックＧ２の仕事関数の逆の変更を与える。典型的には、第２仕事関数変更層１９ｂは、それらに限定はされないが、約５オングストロームから約２５オングストロームまでの厚さを有するニッケル（Ｎｉ）、白金（Ｐｔ）及びパラジウム（Ｐｄ）のようなより高い仕事関数の材料を含む。
図１６は、第２仕事関数変更層１９ｂを異方的にエッチングして第２仕事関数変更層１９ｂ’を形成した結果を示す。最後に、図１７は、第２仕事関数変更層１９ｂ’及び第２キャップ層２１ｂ’を第１ゲート電極スタックＧ１’から剥離して一対のゲート電極スタックＧ１’及びＧ２’を生成した結果を示す。第２ゲート電極スタックＧ２’は第２仕事関数変更層１９ｂ’を含み、第１ゲート電極スタックＧ１’は第１仕事関数変更層１９ａ’を含む。さらに、図１７の半導体構造体の製造は、第１の実施形態によるＣＭＯＳ半導体構造体をもたらすことができる。
図１７は、本発明の第２の実施形態による半導体構造体を示す。半導体構造体は、第１及び第２ゲート電極スタックＧ１’及びＧ２’を含む。第１ゲート電極スタックＧ１’は、中間ギャップ材料層１８ａ及びその上に配置されたポリシリコン層１８ｂを備えたコアを含む。第１ゲート電極スタックＧ１’はまた、中間ギャップ材料層１８ａ及びポリシリコン層１８ｂの側壁に積層された第１仕事関数変更層１９ａ’を含む。第２ゲート電極スタックＧ２’はまた、中間ギャップ材料層１８ａ及びその上に配置されたポリシリコン層１８ｂを備えたコアを含む。第２ゲート電極スタックＧ２’はまた、中間ギャップ層１８ａ及びポリシリコン層１８ｂの側壁に積層された第２仕事関数変更層１９ｂ’を含む。第２の実施形態においては、第１仕事関数変更層１９ａ’と第２仕事関数変更層１９ｂ’に別々の仕事関数変更材料を用いて、第１ゲート電極スタックＧ１’と第２ゲート電極スタックＧ２’に異なる横方向に可変の仕事関数を与える。
図１８乃至図２７は、本発明のさらに別の実施形態による半導体構造体の製造中の進行段階の結果を示す一連の略断面図を示す。本発明のこの付加的な実施形態は、本発明の第３の実施形態を構成する。図１８は、この第３の実施形態による製造の初期段階における半導体構造体の略断面図を示す。
図１８及び図１９は、第１の実施形態における図１及び図２に概ね対応するが、シリサイド層２４はなく、複数のゲート電極１８の代わりに複数の犠牲層１７が存在する。犠牲層１７は、幾つかの犠牲材料のいずれかを含むことができる。非限定的な例には、導体犠牲材料、半導体犠牲材料及び誘電体犠牲材料が含まれる。典型的には、犠牲層１７は、図１９の半導体構造体のさらなる加工処理を可能にするように適切なエッチング選択性をもたらすポリシリコン犠牲材料を含む。
図２０は、右側の犠牲層１７を剥離して開口Ａ１を残した結果を示す。図２０には具体的に示されていないが、左側の犠牲層１７は、典型的には、右側の犠牲層１７の剥離に伴いマスクされる（例えば、図３の第１マスク層２８を参照）。右側の犠牲層１７は半導体製造技術における従来の方法及び材料を用いて剥離することができる。非限定的な例には、湿式化学剥離法、乾式プラズマ剥離法、及びそれらを総合した剥離法が含まれる。典型的には、右側の犠牲層１７は、ポリシリコン材料から構成されるとき、適切な酸水溶液、又は代替的に、塩素含有腐食ガスを含むプラズマ腐食ガス組成物を用いて、効果的に剥離することができる。さらに、そして随意に、開口Ａ１の底部のゲート誘電体１６はまた、剥離し、次いで異なるゲート誘電体材料で置き換えることができる。
図２１は、図２０の半導体構造体の上に配置され、開口Ａ１を部分的に充填して開口Ａ１’を形成する、第１仕事関数変更層１９ａを示す。図２１の第１仕事関数変更層１９ａは、図１０に示された第２の実施形態における第１仕事関数変更層１９ａに類似しているが、第１仕事関数変更層１９ａが、第３の実施形態と比較して第２の実施形態では異なる形状部分を覆う点で異なる。
図２２は、第１仕事関数変更層１９ａを異方的にエッチングして開口Ａ１’内に第１仕事関数変更層１９ａ’を形成した結果を示す。第１仕事関数変更層１９ａは、半導体製造技術における従来の異方性エッチング法及び材料を用いて異方的にエッチングし、第１仕事関数変更層１９ａ’を形成することができる。
図２３は、ゲート電極１８’’’で開口Ａ１’を埋め戻した結果を示す。ゲート電極１８’’’は、図１に示された第１の実施形態におけるゲート電極１８を形成するのに用いられた材料及び寸法に類似した材料を含み、寸法を有することができる。ゲート電極１８’’’を形成する方法は、通常ゲート電極１８’’’はブランケット層堆積及び平坦化法を用いて形成されるので、一般には異なる。典型的には、ゲート電極１８’’’は、それらに限定はされないが、化学機械研磨平坦化法を用いて平坦化されるタングステン（Ｗ）、窒化チタン（ＴｉＮ）及び窒化タンタル（ＴａＮ）のような、中間ギャップ材料（即ち、図７乃至図１７の第２の実施形態において示された中間ギャップ材料層１８ａに類似の）を含む。
図２４乃至図２７は、図２０乃至図２３に示された半導体構造体の製造に類似した半導体構造体の製造の結果を示す。具体的には、図２４は、左側の犠牲層１７を剥離して第２開口Ａ２を形成した結果を示す（同様にゲート電極１８’’’のマスクを想定する）。図２５は、図２４の半導体構造体上に配置され、開口Ａ２’を形成する第２仕事関数変更層１９ｂを示す。図２６は、第２仕事関数変更層１９ｂを異方的にエッチングして開口Ａ２’の内部に第２仕事関数変更層１９ｂ’を形成した結果を示す。最後に、図２７は、別のゲート電極１８’’’で第２開口Ａ２’を埋め戻した結果を示す。
図２８は、図２７の半導体構造体から層間誘電体層２６を剥離した結果を示す。剥離は半導体製造技術における従来の方法及び材料を用いて実施することができる。このような方法は、典型的には、それらに限定はされないが、湿式化学剥離法及び乾式プラズマ剥離法を含むことになる。図２８の半導体構造体は、さらに製造加工して、図１乃至図６の略断面図に示されるシリサイド層２４に類似したシリサイド層を、ゲート電極１８’’’、及びソース／ドレイン領域２２の上に設けることができる。
図２７及び図２８は、本発明の第３の実施形態による半導体構造体の略断面図を示す。第１の実施形態に類似して、第３の実施形態はまた、それぞれが横方向に可変の仕事関数をもつ複数のゲート電極（即ち、（１）第１トランジスタＴ１’’内のゲート電極１８’’’及び第１仕事関数変更層１９ａ’、並びに（２）第２トランジスタＴ２’’内のゲート電極１８’’’及び第２仕事関数変更層１９ｂ’）を含むＣＭＯＳ構造体を与える。
図２９は、横方向に可変の仕事関数をもたないゲート電極を用いて製造された電界効果トランジスタに対する閾値電圧対ゲート長（各々の軸に対して任意の単位の）のグラフを示す。図２９はまた、表面半導体層の厚さの５ｎｍから９ｎｍまでの範囲において、表面半導体層の厚さの関数として閾値電圧及びゲート長に対応する一連の曲線を示す。図２９に示されるように、ロール・オフ特性は、表面半導体層の厚さに非常に敏感である。薄い表面半導体層に対しては、閾値電圧は「ロール・オフ」する前には、より小さなゲート長の値で一定のままであるのに対して、より厚い表面半導体層に対しては、ロール・オフがより大きなゲート長で起る。薄い表面半導体層においては、量子力学的閉じ込め効果により、閾値電圧の値はまた、より薄い表面半導体層に対して増加する。図２９にはさらに、８ｎｍ厚の表面半導体層に対する最小のゲート長における閾値電圧に関する基準点２９ａが示される。最後に、図２９には、７ｎｍ厚の表面半導体層に対する公称ゲート長における閾値電圧に関する別の基準点２９ｂが示される。前述の２つの閾値電圧の間の差は、デルタＶｔとして示される。
半導体・オン・インシュレータ基板内のゲート長と半導体表面層の厚さとの両方における通常の製造変動性のため、特定のデバイスに関するオフ状態電流は、最悪状態に対して仕様を決める必要がある。それ故に、デバイスは、基準点２９ａにより示されるように、ある最小ゲート長及び最悪状態の表面半導体層の厚さの値において、オフ状態電流の仕様を満たすように設計される必要がある。それ故に、公称デバイスの閾値電圧は、最悪の場合のデバイスのオフ状態電流の仕様を満たすために、基準点２９ｂに示されるように、所望の値より遥かに高い値に上げる必要がある。このデルタＶｔは、技術全体の効率を劇的に低下させる可能性がある。
図３０は、図２９のグラフに対応するが、ゲート電極がコア層及び横方向に積層された外側の層を備え、その結果、全体のゲート電極が横方向に可変の仕事関数を有する点で異なるグラフを示す。基準点３０ａ及び３０ｂは、図２９の基準点２９ａ及び２９ｂに対応する。図３０はまた、相当に小さなデルタＶｔを示すが、これは、表面半導体層の厚さの変動が閾値電圧に対してより限定された効果を有し、非ドープの極薄半導体・オン・インシュレータ基板内にＣＯＭＳデバイス及び他の電界効果デバイスを製造するためのより大きな製造プロセス・ウィンドウを提供することになるので、望ましいことである。より小さなデルタＶｔはまた、図３０の基準点３０ｂにより表される公称デバイスが、図２９の基準点２９ｂで示される公称デバイスよりも高い性能を有することを意味する。
本発明の好ましい実施形態は、本発明の例証であって、本発明を限定するものではない。好ましい実施形態による半導体構造体の方法、材料、構造体及び寸法に対して修正及び変更を施すことができ、添付の特許請求の範囲による本発明に調和する実施形態をさらに提供することができる。
本発明の一実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の一実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の一実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の一実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の一実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の一実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の別の実施形態による半導体構造体の製造中の進行段階の結果を例 示する一連の略断面図の一つを示す。 本発明の別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明のさらに別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明のさらに別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明のさらに別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明のさらに別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明のさらに別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明のさらに別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明のさらに別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明のさらに別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明のさらに別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明のさらに別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明のさらに別の実施形態による半導体構造体の製造中の進行段階の結果を例示する一連の略断面図の一つを示す。 本発明の値を例示する表面半導体層の厚さの関数としての閾値電圧対ゲート長のグラフを示す。 本発明の値を例示する表面半導体層の厚さの関数としての閾値電圧対ゲート長のグラフを示す。
１０：ベースの半導体基板
１２：埋め込み誘電体層
１４：表面半導体層
１５：分離領域
１６：ゲート誘電体
１７：犠牲層
１８、１８’１８”、１８’’’：ゲート電極
１８ａ：中間ギャップ材料層
１８ｂ：ドープ・ポリシリコン材料層
１９ａ、１９ａ’：第１仕事関数変更層
１９ｂ、１９ｂ’：第２仕事関数変更層
２０：スペーサ層
２１ａ：第１キャップ層
２１ｂ：第２キャップ層
２２、２２’：ソース／ドレイン領域
２４、２４’：シリサイド層
２６：層間誘電体（ＩＬＤ）層
２８：マスク層（第１マスク）
３０：第１仕事関数変更イオン
３２：第２マスク
３４：第２仕事関数変更イオン
Ａ１、Ａ１’：開口
Ｇ１、Ｇ１’：第１ゲート電極スタック
Ｇ２、Ｇ２’：第２ゲート電極スタック
Ｔ１、Ｔ１’：電界効果トランジスタ・デバイス（第１トランジスタ）
Ｔ２、Ｔ２’：電界効果トランジスタ・デバイス（第２トランジスタ）
２９ａ、２９ｂ：基準点

Claims (5)

  1. 半導体構造体を製造する方法であって、
    半導体基板を準備するステップであって、前記半導体基板の上面上に存在するゲート誘電体上の誘電体層内に形成されたダミー・ゲート電極を含み、前記ダミー・ゲート電極の側壁に隣接してスペーサ層が配置されている、前記準備するステップと、
    前記ダミー・ゲート電極を除去して、前記ゲート誘電体を暴露する開口部を形成するステップと、
    前記開口部の前記側壁上に第１の仕事関数金属の金属ライナを形成するステップであって、当該金属ライナを形成するステップは、前記第１の仕事関数金属を前記開口部の前記側壁上及び前記ゲート誘電体上に形成するステップと、次に、前記金属ライナが前記ゲート誘電体の第１の部分と直接接触し、前記ゲート誘電体の第２の部分が暴露し、且つ前記第２の部分が前記第１の部分の間にあるように、前記第１の仕事関数金属を異方的にエッチングするステップとを含む、前記金属ライナを形成するステップと、
    前記開口部の少なくとも一部を充填し、前記第２の部分と直接接触する第２の仕事関数金属を形成するステップであって、前記第２の仕事関数金属は前記第１の仕事関数金属よりも高い又は第１の仕事関数金属よりも低い仕事関数を有する、前記第２の仕事関数金属を形成するステップと
    を含む、前記方法。
  2. 前記準備するステップは、バルク半導体基板を準備するステップを含む、請求項１に記載の方法。
  3. 前記準備するステップは、半導体・オン・インシュレータ基板を準備するステップを含む、請求項１に記載の方法。
  4. 前記除去することは、前記半導体基板内の非ドープ・チャネルの上に開口部を形成することを含む、請求項１〜３のいずれか一項に記載の方法。
  5. 前記第２の仕事関数金属を形成することによって得られるゲート電極が、横方向に可変の仕事関数をもつ、請求項１〜４のいずれか一項に記載の方法。
JP2013009396A 2007-02-21 2013-01-22 横方向に可変の仕事関数を有するゲート電極を含む半導体構造体 Expired - Fee Related JP5629335B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/677,207 US7781288B2 (en) 2007-02-21 2007-02-21 Semiconductor structure including gate electrode having laterally variable work function
US11/677207 2007-02-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008038075A Division JP2008205476A (ja) 2007-02-21 2008-02-19 横方向に可変の仕事関数を有するゲート電極を含む半導体構造体

Publications (2)

Publication Number Publication Date
JP2013123066A JP2013123066A (ja) 2013-06-20
JP5629335B2 true JP5629335B2 (ja) 2014-11-19

Family

ID=39705908

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008038075A Pending JP2008205476A (ja) 2007-02-21 2008-02-19 横方向に可変の仕事関数を有するゲート電極を含む半導体構造体
JP2013009395A Active JP5607768B2 (ja) 2007-02-21 2013-01-22 横方向に可変の仕事関数を有するゲート電極を含む半導体構造体
JP2013009396A Expired - Fee Related JP5629335B2 (ja) 2007-02-21 2013-01-22 横方向に可変の仕事関数を有するゲート電極を含む半導体構造体

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2008038075A Pending JP2008205476A (ja) 2007-02-21 2008-02-19 横方向に可変の仕事関数を有するゲート電極を含む半導体構造体
JP2013009395A Active JP5607768B2 (ja) 2007-02-21 2013-01-22 横方向に可変の仕事関数を有するゲート電極を含む半導体構造体

Country Status (4)

Country Link
US (2) US7781288B2 (ja)
JP (3) JP2008205476A (ja)
CN (1) CN101252146B (ja)
TW (1) TW200849483A (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084824B2 (en) * 2008-09-11 2011-12-27 United Microelectronics Corp. Metal gate transistor and method for fabricating the same
WO2010079389A1 (en) * 2009-01-12 2010-07-15 Nxp B.V. Semiconductor device and method of manufacturing a semiconductor device
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
CN102097376B (zh) * 2009-12-10 2013-05-01 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
US8609495B2 (en) * 2010-04-08 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid gate process for fabricating finfet device
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
JP5652939B2 (ja) * 2010-07-07 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
TWI509702B (zh) * 2010-09-23 2015-11-21 United Microelectronics Corp 具有金屬閘極之電晶體及其製作方法
US8497210B2 (en) * 2010-10-04 2013-07-30 International Business Machines Corporation Shallow trench isolation chemical mechanical planarization
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8338242B2 (en) 2011-03-31 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Backside bevel protection
US8431453B2 (en) * 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
CN102738083B (zh) * 2011-04-06 2016-05-25 联华电子股份有限公司 具有金属栅极的半导体元件的制作方法
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8546208B2 (en) 2011-08-19 2013-10-01 International Business Machines Corporation Isolation region fabrication for replacement gate processing
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
CN103094210B (zh) * 2011-10-28 2015-02-11 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8610172B2 (en) * 2011-12-15 2013-12-17 International Business Machines Corporation FETs with hybrid channel materials
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8835233B2 (en) * 2012-07-02 2014-09-16 GlobalFoundries, Inc. FinFET structure with multiple workfunctions and method for fabricating the same
US8492228B1 (en) * 2012-07-12 2013-07-23 International Business Machines Corporation Field effect transistor devices having thick gate dielectric layers and thin gate dielectric layers
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
CN103681263A (zh) * 2012-09-20 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种用于减小接触插塞和栅极结构之间的寄生电容的方法
CN103681340B (zh) * 2012-09-20 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
CN103794501B (zh) * 2012-10-30 2016-08-31 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US9431068B2 (en) 2012-10-31 2016-08-30 Mie Fujitsu Semiconductor Limited Dynamic random access memory (DRAM) with low variation transistor peripheral circuits
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9130059B2 (en) * 2013-01-18 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device having a capping layer
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
KR102178827B1 (ko) 2014-02-13 2020-11-13 삼성전자 주식회사 Mosfet, 그 제조 방법, 및 mosfet을 구비한 반도체 장치
JP6230455B2 (ja) * 2014-03-19 2017-11-15 株式会社東芝 半導体装置
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
CN105826265B (zh) * 2015-01-09 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105870020A (zh) * 2015-01-23 2016-08-17 中国科学院微电子研究所 一种半导体器件及其形成方法
JP6850096B2 (ja) * 2015-09-24 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法及び電子機器の作製方法
JP2019096814A (ja) * 2017-11-27 2019-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN111415934B (zh) * 2020-03-31 2023-06-09 上海华力集成电路制造有限公司 Pmos和nmos的集成结构及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249486A (ja) * 1986-04-22 1987-10-30 Mitsubishi Electric Corp 半導体装置の製造方法
JP2548994B2 (ja) * 1990-03-19 1996-10-30 富士通株式会社 電界効果型トランジスタ及びその製造方法
US5210435A (en) * 1990-10-12 1993-05-11 Motorola, Inc. ITLDD transistor having a variable work function
US5175117A (en) * 1991-12-23 1992-12-29 Motorola, Inc. Method for making buried isolation
KR960012585B1 (en) * 1993-06-25 1996-09-23 Samsung Electronics Co Ltd Transistor structure and the method for manufacturing the same
JP3518059B2 (ja) * 1995-06-12 2004-04-12 ソニー株式会社 Ｍｉｓ型トランジスタの製造方法
EP0798785B1 (en) * 1996-03-29 2003-12-03 STMicroelectronics S.r.l. High-voltage-resistant MOS transistor, and corresponding manufacturing process
US5804496A (en) * 1997-01-08 1998-09-08 Advanced Micro Devices Semiconductor device having reduced overlap capacitance and method of manufacture thereof
JPH10214964A (ja) * 1997-01-30 1998-08-11 Oki Electric Ind Co Ltd Ｍｏｓｆｅｔ及びその製造方法
US5977588A (en) * 1997-10-31 1999-11-02 Stmicroelectronics, Inc. Radio frequency power MOSFET device having improved performance characteristics
JP3147161B2 (ja) * 1998-06-24 2001-03-19 日本電気株式会社 電界効果型トランジスタ及びその製造方法
US5998848A (en) * 1998-09-18 1999-12-07 International Business Machines Corporation Depleted poly-silicon edged MOSFET structure and method
US6051470A (en) * 1999-01-15 2000-04-18 Advanced Micro Devices, Inc. Dual-gate MOSFET with channel potential engineering
US6281559B1 (en) * 1999-03-03 2001-08-28 Advanced Micro Devices, Inc. Gate stack structure for variable threshold voltage
US6255175B1 (en) * 2000-01-07 2001-07-03 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with minimized parasitic Miller capacitance
US6423632B1 (en) * 2000-07-21 2002-07-23 Motorola, Inc. Semiconductor device and a process for forming the same
US6300177B1 (en) * 2001-01-25 2001-10-09 Chartered Semiconductor Manufacturing Inc. Method to form transistors with multiple threshold voltages (VT) using a combination of different work function gate materials
JP2003258251A (ja) * 2001-12-26 2003-09-12 Toshiba Corp 半導体装置およびその製造方法
JP2004079722A (ja) * 2002-08-15 2004-03-11 Sony Corp 絶縁ゲート電界効果トランジスタの製造方法、および、当該トランジスタ
US6936895B2 (en) * 2003-10-09 2005-08-30 Chartered Semiconductor Manufacturing Ltd. ESD protection device
US7118979B2 (en) * 2003-11-05 2006-10-10 Texas Instruments Incorporated Method of manufacturing transistor having germanium implant region on the sidewalls of the polysilicon gate electrode
US7285829B2 (en) * 2004-03-31 2007-10-23 Intel Corporation Semiconductor device having a laterally modulated gate workfunction and method of fabrication
US7005302B2 (en) * 2004-04-07 2006-02-28 Advanced Micro Devices, Inc. Semiconductor on insulator substrate and devices formed therefrom
US7138323B2 (en) * 2004-07-28 2006-11-21 Intel Corporation Planarizing a semiconductor structure to form replacement metal gates
US7195969B2 (en) * 2004-12-31 2007-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Strained channel CMOS device with fully silicided gate electrode
KR100724563B1 (ko) * 2005-04-29 2007-06-04 삼성전자주식회사 다중 일함수 금속 질화물 게이트 전극을 갖는 모스트랜지스터들, 이를 채택하는 씨모스 집적회로 소자들 및그 제조방법들
US7229873B2 (en) * 2005-08-10 2007-06-12 Texas Instruments Incorporated Process for manufacturing dual work function metal gates in a microelectronics device

Also Published As

Publication number Publication date
US20080197424A1 (en) 2008-08-21
US7781288B2 (en) 2010-08-24
TW200849483A (en) 2008-12-16
CN101252146A (zh) 2008-08-27
CN101252146B (zh) 2010-06-23
US7989900B2 (en) 2011-08-02
JP5607768B2 (ja) 2014-10-15
JP2013123066A (ja) 2013-06-20
JP2013102203A (ja) 2013-05-23
JP2008205476A (ja) 2008-09-04
US20090309148A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP5629335B2 (ja) 横方向に可変の仕事関数を有するゲート電極を含む半導体構造体
CN108666273B (zh) 半导体装置
USRE45165E1 (en) Structure for a multiple-gate FET device and a method for its fabrication
US10020230B2 (en) FinFETs with multiple threshold voltages
JP5552155B2 (ja) 多重Ｖｔ電界効果トランジスタ素子
US7151023B1 (en) Metal gate MOSFET by full semiconductor metal alloy conversion
US20070052037A1 (en) Semiconductor devices and methods of manufacture thereof
JP2007208260A (ja) 二重仕事関数金属ゲートスタックを備えるｃｍｏｓ半導体装置
WO2005109493A1 (en) Dual-metal cmos transistors with tunable gate electrode work function and method of making the same
WO2022122595A1 (en) Ncfets with complimentary capacitance matching using stacked n-type and p-type nanosheets
JP2009181978A (ja) 半導体装置およびその製造方法
TWI805947B (zh) 水平gaa奈米線及奈米平板電晶體
US7666774B2 (en) CMOS structure including dual metal containing composite gates
JP2009277961A (ja) Ｃｍｉｓトランジスタの製造方法
US20240038867A1 (en) Isolation pillar structures for stacked device structures
US20150021714A1 (en) Integrated circuits having a metal gate structure and methods for fabricating the same
JP2006066757A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140514

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140514

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140919

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20140919

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141003

R150 Certificate of patent or registration of utility model

Ref document number: 5629335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees