JP5624644B2 - 光電変換装置の製造方法 - Google Patents

Description

本発明は、光電変換装置の製造方法に関する。

従来、画像信号を電気信号に変換する固体撮像素子として、ＣＣＤが知られている。このＣＣＤはフォトダイオードアレイを有し、各フォトダイオードに蓄積された電荷にパルス電圧を印加して電気信号として読み出すようになっている。

また、近年、ＣＭＯＳプロセスにより周辺回路も一体的に形成したＣＭＯＳエリアセンサが用いられている。

ＣＭＯＳエリアセンサはＣＣＤと比較して、消費電力が小さい、駆動電力が低いなどの利点を有しており、今後の需要拡大が予想される。

光電変換装置の代表例としてＣＭＯＳエリアセンサを、図８を用いて説明する。

図８は、ＣＭＯＳエリアセンサのフォトダイオード部３０１と転送ＭＯＳトランジスタ部３０２の断面模式図を示す。

３０３はＮ型シリコン基板、３０４はＰ型ウエル、３０７は転送ＭＯＳトランジスタのゲート電極、３０８はフォトダイオードのＮ型電荷蓄積領域、３０９はフォトダイオードを埋め込み構造とするための表面Ｐ型領域、３０５は素子分離のためのフィールド酸化膜、３１０はフローティングディフュージョンを形成し、転送ＭＯＳトランジスタ３０７のドレイン領域としての機能を持つＮ型高濃度領域である。

３１１はゲート電極と第１の配線層を絶縁するシリコン酸化膜、３１２はコンタクトプラグ、３１３は第１の配線層、３１４は第１の配線層と第２の配線層を絶縁する層間絶縁膜、３１５は第２の配線層、３１６は第２の配線層と第３の配線層を絶縁する層間絶縁膜、３１７は第３の配線層、３１８はパッシベーション膜である。

パッシベーション膜３１８の上層に不図示のカラーフィルター層、さらに感度向上のためのマイクロレンズを形成する。

表面から入射した光は第３の配線層３１７のない開口部を通して、フォトダイオードに入る。

光はフォトダイオードのＮ型電荷蓄積領域３０８又はＰ型ウエル３０４内で吸収され、電子・ホール対を生成する。このうち電子はＮ型電荷蓄積領域３０８に蓄積されてゆく。

ＣＭＯＳエリアセンサの転送ＭＯＳトランジスタ部はフォトダイオードに蓄積された電子をフローティングディフュージョン部に、効率良く、好ましくは完全に転送することができるように設計されるのが好ましい。

転送効率が低い画素が存在すると該当する画素の出力は正常な画素よりも小さくなるため、出力画像が黒くなる黒キズと呼ばれる不良になる。

さらに、撮影ごとに出力が変動し、ランダムノイズとして画像の劣化を引き起こす場合もある。

また、転送ＭＯＳトランジスタはフォトダイオードと接続されており、転送ＭＯＳトランジスタのオフ期間中に暗電流が発生し、フォトダイオードに電子が漏れ込むと該当する画素の出力は正常な画素よりも大きくなるため、出力画像が白くなる白キズと呼ばれる不良になる場合がある。

以上のような不具合を防ぐために、転送ＭＯＳ構造の従来技術としては、例えば、特許文献１のようにゲート電極の仕事関数を制御したり、特許文献２のようにゲート電極を追加するような構造が提案されている。

特開２００１−１９６５７２号公報 特開２００４−０３９６７１号公報

しかしながら、従来の光電変換装置、特に、ＣＭＯＳエリアセンサの転送ＭＯＳトランジスタの構造においては、フォトダイオードの電子の転送効率を向上させる、好ましくは完全に転送させるために、転送ＭＯＳトランジスタとフォトダイオードの間にｎ型の拡散層（転送ＭＯＳトランジスタがｎＭＯＳの場合）を設ける必要があり、この拡散層の不純物濃度を高めなければならなかった。

また、電荷転送時に、転送ＭＯＳトランジスタのゲート電極にプラス側の高い電圧を印加しなければならなかった。

一方、転送ＭＯＳトランジスタのオフ期間、すなわち電荷蓄積中にＭＯＳトランジスタのＳｉとＳｉＯ_２界面から発生する電子がフォトダイオード側に流入するため、オフ電圧を界面近傍のチャネル層が充分正孔で蓄積された状態になるまでマイナス側に絶対値で高い電圧を印加しなければならなかった。

この電圧は転送ＭＯＳトランジスタとフォトダイオードの間のｎ型領域の不純物濃度が高いほどマイナス側にしなければならない。

その結果、よりよい画像を得るためにはゲート電極にオン時とオフ時で大きな電圧差を有する電圧を印加する必要があった。

このため、高い電圧をＭＯＳトランジスタのゲート電極に印加する必要があり、ゲート絶縁膜の絶縁破壊やＭＯＳトランジスタの特性が劣化してしまう懸念がある。

それらの問題を解決するためには、ＭＯＳトランジスタのゲート絶縁膜の厚膜化やＭＯＳトランジスタの素子寸法拡大が必要になり、ＣＭＯＳエリアセンサの高集積化、小型化の障害になっていた。

また、特許文献１に記載される構造では、転送ＭＯＳトランジスタのゲート電極に特別な製造工程を付加し仕事関数を制御するので、製造コストが上昇してしまう問題があり、また、特許文献２のようにゲート電極を追加することにより、一画素あたりの素子数が増加し、高集積化が阻害されるという課題がそれぞれ発生している。

本明細書に記載された発明は、上記課題を解決するためになされたもので、光電変換装置の飽和電荷数や画像のキズ、ランダムノイズをはじめとする諸特性を向上させる光電変換装置の転送ＭＯＳトランジスタとフォトダイオード及びその製造方法を提供する。

本明細書に記載された発明の１つは、第１導電型の半導体基板と、当該第１導電型と反対導電型の第２導電型の第１の不純物領域内に設けられた第１導電型の第２の不純物領域及び当該第２の不純物領域に隣接して形成された第２導電型の第３の不純物領域を備える光電変換素子と、前記第１の不純物領域に隣接して配置され、前記第２の不純物領域に蓄積された電荷を転送するための転送ＭＯＳトランジスタと、を備える光電変換装置において、前記転送ＭＯＳトランジスタのチャネル不純物濃度が１Ｅ１５から５Ｅ１７ｃｍ３の範囲であり、前記第２の不純物領域は、深さが０.２から２.０μｍであり、かつ、不純物濃度は１Ｅ１６から１Ｅ１８ｃｍ^−３の範囲であり、かつ、前記転送ＭＯＳトランジスタのゲート電極下にゲート電極端部から０から０.６μｍの範囲に存在し、前記第３の不純物領域は、深さが０.０５から１.０μｍの範囲であり、かつ、不純物濃度は５Ｅ１６から１Ｅ１９ｃｍ^−３の範囲であり、かつ、前記転送ＭＯＳトランジスタのゲート電極からの距離は０から０.５μｍの範囲であることを特徴とする。

また、本明細書に記載された発明の１つは、さらに、前記第１の不純物領域は複数の不純物濃度ピークを有することを特徴とする。

また、本明細書に記載された発明の１つは、前記第２の不純物領域が少なくとも二つの異なるプロファイルをもつ第４及び第５の不純物領域を含み、前記第４の不純物領域は、深さが０.５から２.０μｍであり、かつ、不純物濃度は、１Ｅ１６から２Ｅ１７ｃｍ^−３の範囲であり、かつ、前記転送ＭＯＳトランジスタのゲート電極下にゲート電極端部から０から０.４μｍの範囲で存在し、前記第５の不純物領域は、深さが０.２から１.０μｍであり、かつ、不純物濃度は１Ｅ１６から１Ｅ１８ｃｍ^−３の範囲であり、かつ、前記転送ＭＯＳトランジスタのゲート電極下に０.１から０.６μｍの範囲で存在することを特徴とする。

また、本明細書に記載された発明の１つは、前記第１の不純物領域の複数の不純物濃度ピークのうち、第１の不純物濃度ピークは第２の不純物濃度ピークよりも大きく、該第１の不純物濃度ピークは第２の不純物濃度ピークよりも基板中の深い位置に形成されていることを特徴とする。

また、本明細書に記載された発明の１つは、前記第１の不純物濃度ピークが、前記第２の不純物濃度ピークの３倍以上の不純物濃度であることを特徴とする。

また、本明細書に記載された発明の１つは、ｎ型の半導体基板と、ｐ型の第１の不純物領域内に設けられたｎ型の第２の不純物領域及び当該第２の不純物領域に隣接して形成されたｐ型の第３の不純物領域を備える光電変換素子と、前記第1の不純物領域に隣接して配置され、前記第２の不純物領域に蓄積された電荷を転送するためのｎＭＯＳトランジスタと、を備える光電変換装置において、前記第２の不純物領域を空乏化させるための電圧をＶ１、電源電圧をＶ２、電荷蓄積期間中の前記転送ＭＯＳトランジスタのゲート電位をＶ３、電荷転送期間中の前記転送ＭＯＳトランジスタのゲート電位をＶ４とすると、０＜Ｖ１＜Ｖ２／２、−Ｖ２／２＜Ｖ３＜０，Ｖ２／２＜Ｖ４＜Ｖ２であることを特徴とする。

また、本明細書に記載された発明の１つは、ｐ型の半導体基板と、ｎ型の第１の不純物領域内に設けられたｐ型の第２の不純物領域及び当該第２の不純物領域に隣接して形成されたｎ型の第３の不純物領域を備える光電変換素子と、前記第1の不純物領域に隣接して配置され、前記第２の不純物領域に蓄積された電荷を転送するためのｐＭＯＳトランジスタと、を備える光電変換装置において、前記第２の不純物領域を空乏化させるための電圧をＶ１、電源電圧をＶ２、電荷蓄積期間中の前記転送ＭＯＳトランジスタのゲート電位をＶ３、電荷転送期間中の前記転送ＭＯＳトランジスタのゲート電位をＶ４とすると、０＜Ｖ１＜Ｖ２／２、Ｖ２／２＜Ｖ３＜Ｖ２、−Ｖ２／２＜Ｖ４＜０であることを特徴とする。

また、本明細書に記載された発明の１つは、前記電荷蓄積期間中は、前記第２の不純物領域から前記転送ＭＯＳトランジスタまで前記第２の不純物領域とは反対導電型の電荷が配された領域が連続的に形成されており、前記電荷転送期間中は、前記第２の不純物領域から前記転送ＭＯＳトランジスタのチャネル領域まで前記第２の不純物領域と同じ導電型の電荷領域が連続的に配置されることを特徴とする。

また、本明細書に記載された発明の１つは、第１導電型の半導体基板と、前記第１導電型と反対導電型の第２導電型の複数の不純物濃度ピークを有する第１の不純物領域内に設けられた第１導電型の第２の不純物領域及び前記第２の不純物領域に接して形成された第１導電型の第３の不純物領域を備える光電変換素子と、前記第２の不純物領域に隣接して配置し、該第２の不純物領域に蓄積された電荷を転送するための転送ＭＯＳトランジスタと、を備える光電変換装置の製造方法であって、前記第２の不純物領域は複数の工程により形成し、当該複数の工程のうち、少なくとも一つの工程で形成された領域は、前記転送ＭＯＳトランジスタのゲート電極下に存在するように形成され、前記第３の不純物領域はイオン注入により、前記転送ＭＯＳトランジスタのゲート電極に重ならないように形成されることを特徴とする。

また、本明細書に記載された発明の１つは、前記第３の不純物領域は、前記半導体基板の法線方向に対して２０から３０度の角度の方向からイオン注入されることを特徴とする。

また、本明細書に記載された発明の１つは、前記第２の不純物領域が少なくとも二つの異なるプロファイルを有する第４及び第５の不純物領域を備え、当該第４の不純物領域は、前記転送ＭＯＳトランジスタのゲート電極下に存在するように、前記半導体基板の法線方向から０から７度の角度の方向からイオン注入して形成され、前記第５の不純物領域は、前記転送ＭＯＳトランジスタのゲート電極下に存在するように、前記半導体基板の法線方向から０から４５度の角度の方向からイオン注入して形成されることを特徴とする。

本明細書に記載された発明の１つによれば、転送ＭＯＳトランジスタがオンの時、すなわち電荷転送時にはフォトダイオードの電荷蓄積領域に蓄積された電荷のフローティングディフュージョン領域への転送効率が向上され、転送ＭＯＳトランジスタがオフの時、すなわち電荷蓄積時には暗電流発生の抑制が可能となり、転送効率の向上と電荷蓄積時の暗電流抑制を両立することができ、したがって、光電変換装置の飽和電荷数や画像のキズ、ランダムノイズをはじめとする諸特性を向上させることが可能となる。

本発明の一実施の形態としてのＣＭＯＳエリアセンサの断面図である。 本発明の実施の形態としてのＣＭＯＳエリアセンサのフォトダイオードと転送ＭＯＳトランジスタの部分を拡大した断面図である。 本発明の実施の形態としてのＣＭＯＳエリアセンサの回路図である。 フォトダイオードからフローティングディフュージョン領域へ電荷を転送する特性を示すグラフである。 転送ＭＯＳトランジスタのオフ時ゲート電圧と暗電流の関係を示すグラフである。 本発明の実施形態の製造方法を説明するための断面図である。 本発明の実施の形態としての光電変換装置をスチルビデオカメラに適用した場合を示すブロック図である。 従来のＣＭＯＳエリアセンサの断面図である。

以下、本発明の実施の形態について図面を用いて詳細に説明する。

図１は本発明の実施形態を説明する断面模式図であり、ＣＭＯＳエリアセンサのフォトダイオード部１と転送ＭＯＳトランジスタ部２を示したものである。

なお、以下の実施の形態では、第１の導電型をＮ型とし、第２の導電型をＰ型としているが、これに限定されるものではなく、第１の導電型をＰ型とし、第２の導電型をＮ型としてもよい。

３はＮ型シリコン基板、４はＰ型ウエル（第１の不純物領域）であり、７は転送ＭＯＳトランジスタのゲート電極、８はフォトダイオードのＮ型電荷蓄積領域（第２の不純物領域）、９はフォトダイオードを埋め込み構造とするための表面Ｐ型領域（表面電荷再結合領域となる第３の不純物領域）、５は素子分離のためのフィールド酸化膜、１０はＮ型電荷蓄積領域８からの電荷が転送されるフローティングディフュージョンとなるＮ型高濃度領域である。

１１はゲート電極と第１の配線層を絶縁するシリコン酸化膜、１２はコンタクトプラグ、１３は第１の配線層、１４は第１の配線層と第２の配線層を絶縁する層間絶縁膜、１５は第２の配線層、１６は第２の配線層と第３の配線層を絶縁する層間絶縁膜、１７は第３の配線層、１８はパッシベーション膜である。

さらに、パッシベーション膜１８の上層に不図示のカラーフィルター層、感度向上のためのマイクロレンズを形成してもよい。

本実施形態では配線層は３層形成したが、センサの仕様によっては、光学特性を確保する上で、配線層を１層又は２層としてもよい。

図２は、本実施の形態のフォトダイオード部と転送ＭＯＳトランジスタ部を拡大した断面図である。

８のＮ型電荷蓄積領域は複数回（本実施の形態では２回）のイオン注入により形成されており、それぞれ、８Ａ（第４の不純物領域）と８Ｂ（第５の不純物領域）で表している。７０はゲート酸化膜である。

本実施の形態としては、ゲート酸化膜７０は厚さが４から２０ｎｍの範囲で形成され、転送ＭＯＳトランジスタのチャネル濃度、即ち、Ｐ型ウエル４の表面濃度は１Ｅ１５から５Ｅ１７ｃｍ^−３の範囲で形成されている。

電荷蓄積領域８Ａは０.５から２μｍの深さで、ゲート電極のフォトダイオード側端からゲート電極下に存在するように配設され、ゲート電極端部から０から０.４μｍの範囲に存在し、不純物濃度は１Ｅ１６から１Ｅ１８ｃｍ^−３の範囲で形成される。

電荷蓄積領域８Ｂは０.２から１μｍの深さで、ゲート電極のフォトダイオード側端からゲート電極下に存在するように配設され、ゲート電極端部から０.１から０.６μｍの範囲に存在し、不純物濃度は１Ｅ１６から２Ｅ１７ｃｍ^−３の範囲で形成される。

また、電荷蓄積領域を一つの不純物領域で形成する場合には、深さ０．２から２．０ｍ、不純物濃度１Ｅ１６から１Ｅ１８ｃｍ^−３で形成される。

表面Ｐ型領域９は０.０５から１μｍの深さで、ゲート電極のフォトダイオード側端から離れるように（ゲート電極と重ならないように）配設され、ゲート電極端から表面Ｐ型領域９までの距離は０から０.５μｍ(０は含まない)であり、不純物濃度は５Ｅ１６から１Ｅ１９ｃｍ^−３の範囲で形成される。

図３は、本実施の形態のＣＭＯＳセンサの回路図である。

本実施の形態のＣＭＯＳセンサは回路図で示すと、図３のようになる。

図４は、上記のような構造のフォトダイオードの電荷転送特性を示すグラフである。

図４のａ点がフォトダイオードの空乏化電圧であり、電荷蓄積領域がほぼ完全に空乏化する電圧を示す。一般的にはフォトダイオードで蓄積できる飽和電荷数と相関がある。

図４のｂ点は転送可能電圧であり、転送可能電圧以上の電圧を転送ＭＯＳトランジスタのゲート電極に印加すればフォトダイオードの電荷をフローティングディフュージョン領域に効率良く、更に場合によっては完全に転送することが可能である。

図５は、電荷蓄積中の転送ＭＯＳトランジスタのゲート電極に印加する電圧とフォトダイオードに蓄積する暗電流との関係を示すグラフである。

ｃ点以下の電圧をゲート電極に印加することにより蓄積期間中に発生する暗電流を抑制することができる。

本発明者らの検討の結果、本実施の形態では、上記記載を元に各電位をそれぞれ以下のように設定することによって、上記効果、すなわち転送効率の向上と電荷蓄積時の暗電流抑制の両立することが可能となる。

転送用ＭＯＳトランジスタがｎＭＯＳの場合には、受光部となるフォトダイオードを空乏化させるための電圧をＶ１、電源電圧をＶ２、電荷蓄積期間中の転送ＭＯＳトランジスタのゲート電位をＶ３、電荷転送期間中の前記転送ＭＯＳトランジスタのゲート電位をＶ４とすると、０＜Ｖ１＜Ｖ２／２、−Ｖ２／２＜Ｖ３＜０，Ｖ２／２＜Ｖ４＜Ｖ２となる。ここで、空乏化電圧とはｐｎ接合に印加する逆バイアスとなる電圧を示す。

また転送ＭＯＳトランジスタが、ｐＭＯＳの場合には、空乏化電圧をＶ１、電源電圧をＶ２、電荷蓄積期間中の転送ＭＯＳトランジスタのゲート電位をＶ３、電荷転送期間中の前記転送ＭＯＳトランジスタのゲート電位をＶ４とすると、０＜Ｖ１＜Ｖ２／２、Ｖ２／２＜Ｖ３＜Ｖ２、−Ｖ２／２＜Ｖ４＜０である。

図６は、本実施の形態の製造工程を示す断面図である。

ｎ型半導体基板上に画素形成用のウエルを形成する。画素形成用のＰ型のウエル（第１の不純物領域）を形成するためのフォトレジストをパターニングし、イオン注入を行う。（図６−ａ）このとき、この画素領域のウエルは、以下のような複数層の構成となるような条件でイオン注入により形成する。

最下部のウエル層５０７Ａはその不純物濃度のピークがほぼ１×１０^１７ｃｍ^−３であり、ピークの深さはほぼ２．５μｍのところにある。

ウエル層５０７Ｂはその不純物濃度のピークがほぼ５×１０^１５ｃｍ^−３であり、ピークの深さはほぼ１．７μｍのところにある。

ウエル層５０７Ｃはその不純物濃度のピークがほぼ５×１０^１５ｃｍ^−３であり、ピークの深さはほぼ１．０ｍのところにある。

ウエル層５０７Ｄはその不純物濃度のピークがほぼ２×１０^１６ｃｍ^−３であり、ピークの深さはほぼ０．７μｍのところにある。

一番浅い領域にはチャネル濃度を決定するためのウエル層５０７Ｅがあり、その不純物濃度のピークがほぼ３×１０^１６ｃｍ^−３でありピークの深さはほぼ０．１μｍのところにある。

ウエル層５０７Ａから５０７Ｄの４層は以下のような機能をそれぞれもつ。

浅い部分に位置するウエル層５０７Ｂ〜５０７Ｄでは、光キャリアを画素内のフォトダイオードに導く繋ぎ部分を形成、さらに最も深い部分のウエル層５０７Ａで、分光感度を決めるポテンシャルピークを形成する。

ここで、最深部のウエル層５０７Ａの濃度をウエル層５０７Ｂの濃度よりも大きく、好ましくは３倍以上の濃度、より好ましくは５倍以上とすることで、両者の間にポテンシャル障壁が形成され、入射した光により発生したキャリアを基板方向に損失することなく効率よくフォトダイオードに導くことができるため、感度の向上が可能となる。

また、ウエル層５０７Ｄ及び５０７Ｃの拡散層の濃度や深さを制御することにより、この後形成するＮ型電荷蓄積領域５１１で保持できる飽和電荷数を制御することもできる。

さらに、ウエル層５０７Ｅの拡散層の濃度や深さを制御することにより、フォトダイオードからフローティングディフュージョンへ電荷を転送する特性とオフ時の暗電流特性を両立させることができる。

感度向上にはより深いウエルを形成するほうが、光を吸収できるウエル層の容積が増えるため望ましいが、それを実現するためにイオン注入の回数を増加させることは、工期短縮という観点からは逸脱してしまう。

そこで、５０７Ａ〜５０７Ｄのそれぞれのウエル層ではさまれた領域は反対導電型の領域がビルトインポテンシャルにより完全に空乏化しており、動作上問題とならないよう、各ウエル層５０７Ａ〜５０７Ｄのイオン注入のエネルギーを設定することによってイオン注入回数を最低限でウエル層を形成することが可能となる。

本実施形態では、複数層からなるＰ型ウエル層５０７は３層の繋ぎウエル層５０７Ｂ〜５０７Ｄと最深部ウエル層とチャネル領域の５層構成であるが、繋ぎウエル層数は必要とする感度に応じてウエル深さを設定するべきものであるため、その層数の上限は特に設定されない。

また、少なくとも二層の繋ぎウエルを形成すれば、感度向上の効果は得られる。

引き続き、回路駆動のためのデバイス形成領域（周辺回路領域）となるＰ型ウエル５０８及びＮ型ウエル５０９をそれぞれ異なるのフォトマスクを使用し、パターニングを行い、不純物を導入することで形成する。（図６−ｂ）
ここで、画素領域及び周辺回路領域は、独立に形成しても、画素領域と共用でも可能である。また、画素領域及び周辺回路領域の形成順序は、入れ替わっていても問題ない。

次に、ゲート酸化膜を７から２０ｎｍの厚さになるように形成した後に、ポリシリコンを堆積し、フォトレジストを所望の形状パターニングすることにより、ポリシリコン電極５１０を形成する。（図６−ｃ）
次に、イオン注入により、フォトダイオードＮ型電荷蓄積領域５１１（第２の不純物領域）を形成する。

このとき、Ｎ型領域は転送ＭＯＳトランジスタのゲート電極下に存在するように半導体基板の法線方向に対して傾いた方向から打ち込み、その角度は０度から７度の範囲である。

加速エネルギーは打ち込むイオン種がＡｓの場合は３５０から１０００ｋｅＶの範囲であり、打ち込みイオン種がＰｈの場合は２５０から７５０ｋｅＶの範囲である。

この範囲で転送ＭＯＳトランジスタの直下にイオン種が突き抜けないように、ポリシリコンやマスク材料の膜厚を適性に選択する。

さらに、上記の打ち込む拡散層より浅い領域にＡｓか、Ｐｈか、Ｓｂをイオン注入すると転送特性がより制御しやすくなる。

浅い拡散層のイオン注入条件は深い拡散層を形成するときの条件の約１／２の加速エネルギーでイオン注入することが好ましい。

また、打ち込む方向は転送ＭＯＳトランジスタのゲート電極下に存在するように行い、その角度は０度から４５度の範囲である。

次に、表面電荷蓄積領域（第３の半導体領域）をＢ又はＢＦ２のイオン注入により形成する。

このとき、Ｐ型領域は転送ＭＯＳトランジスタのゲート電極から離れる方向に（ゲート電極と重ならないように）打ち込み、その角度は半導体基板の法線方向から７度から４５度傾いた方向範囲である。

以上の実施の形態でさらに詳細に条件を設定すると、例えば、ゲート酸化膜の厚さが１５ｎｍ、ゲート電極の厚さが３００ｎｍ、チャネル濃度が３Ｅ１６ｃｍ^−３のとき、Ｐ型領域を形成する条件はイオン種がＢで加速エネルギーが１５ｋｅＶ、注入量が５Ｅ１３から１Ｅ１４ｃｍ−２、打ち込み角度が転送ＭＯＳトランジスタのゲート電極から離れる方向に２０から３０度の範囲で製造すると、転送特性と暗電流特性の良好な両立が達成できる。

本実施の形態によると、図４の空乏化電圧（電圧ａ）は０.９から１.６Ｖ、転送可能電圧（電圧ｂ）は２.５から３.５Ｖ、図５の暗電流抑制電圧（電圧ｃ）は−１.５から−０.５Ｖの範囲で制御可能であり、転送特性と暗電流抑制の両立が可能である。

本実施形態はフォトダイオードに電子を蓄積する構造について説明したが、正孔を蓄積する構造でも同様の効果がある。その場合は、Ｐ型層とＮ型層を全て逆に形成すればよい。

また、本実施形態はＣＭＯＳエリアセンサに関して説明したが、ＣＣＤに適用しても同様の効果がある。その場合は、フローティングディフュージョン１０領域がＶＣＣＤに置き換わる。

コンタクト開口工程以降の製造方法は、従来のＣＭＯＳエリアセンサと同様であるので、省略する。

また、フォトダイオード部のウエル層を複数層とし、最深ウエル層の濃度をその上部のウエル層の濃度より高くすることによって、ウエル層で吸収された光キャリアを基板方向に損失することなく効率よくフォトダイオードに導くことができ、感度が向上するようになった。

次に、上記の実施形態の光電変換装置を用いた撮像システムについて説明する。

図７に基づいて、本発明の光電変換装置をスチルカメラに適用した場合の一例について詳述する。

図７は本発明の光電変換装置を“スチルビデオカメラ”に適用した場合を示すブロック図である。上記の実施の形態の光電変換装置は、固体撮像素子１０４として説明する。

図７において、１０１はレンズのプロテクトとメインスイッチを兼ねるバリア、１０２は被写体の光学像を固体撮像素子１０４に結像させるレンズ、１０３はレンズ１０２を通った光量を可変するための絞り、１０４はレンズ１０２で結像された被写体を画像信号として取り込むための固体撮像素子、１０６は固体撮像素子１０４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、１０７はＡ／Ｄ変換器１０６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、１０８は固体撮像素子１０４、撮像信号処理回路１０５、Ａ／Ｄ変換器１０６及び信号処理部１０７に、各種タイミング信号を出力するタイミング発生部、１０９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１１０は画像データを一時的に記憶するためのメモリ部、１１１は記録媒体に記録又は読み出しを行うためのインターフェース部、１１２は画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体、１１３は外部コンピュータ等と通信するためのインターフェース部である。

次に、前述の構成における撮影時のスチルビデオカメラの動作について、説明する。

バリア１０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、Ａ／Ｄ変換器１０６などの撮像系回路の電源がオンされる。

それから、露光量を制御するために、全体制御・演算部１０９は絞り１０３を開放にし、固体撮像素子１０４から出力された信号はＡ／Ｄ変換器１０６で変換された後、信号処理部１０７に入力される。そのデータを基に露出の演算を全体制御・演算部１０９で行う。

この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部１０９は絞りを制御する。

次に、固体撮像素子１０４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部１０９で行う。

その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。

そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子１０４から出力された画像信号はＡ／Ｄ変換器１０６でＡ−Ｄ変換され、信号処理部１０７を通り全体制御・演算１０９によりメモリ部に書き込まれる。

その後、メモリ部１１０に蓄積されたデータは、全体制御・演算部１０９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１１２に記録される。又、外部Ｉ／Ｆ部１１３を通り直接コンピュータなどに入力して画像の加工を行ってもよい。

本発明はＣＣＤやＣＭＯＳエリアセンサの感度を向上できるので、好感度のスチルカメラやビデオカメラに用いることができる。

１、３０１、５０２ フォトダイオード
２、３０２ 電荷転送用ＭＯＳトランジスタ
３、３０３、５０１ 半導体基板
４、３０４、５０７ Ｐ型ウエル
４Ａ〜４Ｄ、５０７Ａ〜５０７Ｅ ウエル層
５、３０５、５０５ フィールド酸化膜
６、３０６、５０６ チャンネルストップ層
７、３０７、５１０ 転送用ＭＯＳゲート電極
７０ 転送用ＭＯＳゲート酸化膜
８、８Ａ、８Ｂ、３０８、５１１ フォトダイオードＮ型電荷蓄積領域
９、３０９、５１２ 表面Ｐ型領域
１０、３１０ ドレインｎ型高濃度領域
１１、３１１ シリコン酸化膜
１２、３１２ コンタクトプラグ
１３、３１３ メタル第１層
１４、３１４ メタル第１層とメタル第２層層間絶縁膜
１５、３１５ メタル第２層
１６、３１６ メタル第２層とメタル第３層層間絶縁膜
１７、３１７ メタル第３層
１８、３１８ パッシベーション膜

Claims (7)

1. 光電変換素子が配された画素領域と、周辺回路領域とを有する光電変換装置の製造方法であって、
   前記画素領域となる部分と前記周辺回路領域となる部分を有する第１導電型の半導体基板を準備する工程と、
   前記半導体基板の前記画素領域となる部分に対して複数回のイオン注入を行い、第１の不純物濃度ピークと、前記第１の不純物濃度ピークよりも前記半導体基板の浅い部分に位置し、前記第１の不純物濃度ピークよりもピーク値が低い第２の不純物濃度ピークと、前記第１の不純物濃度ピークが存在する深さと前記第２の不純物濃度ピークが存在する深さとの間に存在し、前記第１の不純物濃度ピークおよび前記第２の不純物濃度ピークよりもピーク値が低い第３の不純物濃度ピークとを含む複数の不純物濃度ピークを有する、前記第１導電型とは反対導電型の第２導電型の第１のウエルを形成する工程と、
   前記半導体基板の前記周辺回路領域となる部分に対してイオン注入を行い、第２導電型の第２のウエルを形成する工程と、
   前記光電変換素子にて生じた電荷を転送するための転送ＭＯＳトランジスタのゲート電極を形成する工程と、
   前記第１のウエルとともに前記光電変換素子を構成する第１導電型の第１の不純物領域を形成する工程と、を有し、
   前記第１の不純物領域は、前記第１の不純物領域の一部が前記ゲート電極の下に存在するように形成されることを特徴とする光電変換装置の製造方法。
2. 前記第１の不純物領域は、複数回のイオン注入によって形成されることを特徴とする請求項１に記載の光電変換装置の製造方法。
3. 前記第１の不純物領域を形成する前記複数回のイオン注入は、第１のイオン注入と、第２のイオン注入とを含み、
   前記第１のイオン注入は、前記半導体基板の法線方向に対して０度から７度の範囲内で傾いた方向で行われ、
   前記第２のイオン注入は、前記半導体基板の法線方向に対して０度から４５度の範囲内で傾いた方向で行われることを特徴とする請求項２に記載の光電変換装置の製造方法。
4. 更に、イオン注入を行い、前記第１導電型の不純物領域の上であって、前記ゲート電極に重ならない位置に、第２導電型の第２の不純物領域を形成することを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置の製造方法。
5. 前記第２の不純物領域は、前記半導体基板の法線方向に対して２０度から３０度の範囲内で傾いた方向でイオン注入を行うことによって形成されることを特徴とする請求項４記載の光電変換装置の製造方法。
6. 前記第１導電型の第１の不純物領域と前記ゲート電極を形成する工程において、
   前記ゲート電極は、ゲート絶縁膜を形成した後に、前記ゲート絶縁膜の上にポリシリコンで形成されることを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置の製造方法。
7. 前記第１のウエルを形成する工程と前記第２のウエルを形成する工程とは、互いに異なるフォトマスクを使用して実施されることを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置の製造方法。