[go: up one dir, main page]

JP5617787B2 - Chip pickup method, chip mounting method, and chip mounting apparatus - Google Patents

Chip pickup method, chip mounting method, and chip mounting apparatus Download PDF

Info

Publication number
JP5617787B2
JP5617787B2 JP2011161677A JP2011161677A JP5617787B2 JP 5617787 B2 JP5617787 B2 JP 5617787B2 JP 2011161677 A JP2011161677 A JP 2011161677A JP 2011161677 A JP2011161677 A JP 2011161677A JP 5617787 B2 JP5617787 B2 JP 5617787B2
Authority
JP
Japan
Prior art keywords
chip
area
mounting
pickup
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011161677A
Other languages
Japanese (ja)
Other versions
JP2013026537A (en
Inventor
守 内田
守 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011161677A priority Critical patent/JP5617787B2/en
Publication of JP2013026537A publication Critical patent/JP2013026537A/en
Application granted granted Critical
Publication of JP5617787B2 publication Critical patent/JP5617787B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Description

本発明は、複数のチップが配列されたウェハからチップをピックアップするチップピックアップ方法およびピックアップされたチップを基板に実装するチップ実装方法ならびにチップ実装装置に関するものである。   The present invention relates to a chip pickup method for picking up a chip from a wafer on which a plurality of chips are arranged, a chip mounting method for mounting the picked-up chip on a substrate, and a chip mounting apparatus.

半導体素子やLED素子などのチップを基板に実装する部品実装過程においては、複数のチップが一括して作り込まれたウェハから個片のチップを取り出すピックアップ工程が実行される(例えば特許文献1参照)。この特許文献に示す先行技術においては、ウェハ上での一定の広さの領域内に存在する複数個のチップ(ペレット)が同一グループとして順次ピックアップされるように、ウェハの領域やピックアップ順序を設定する例が示されている。これにより、一連にピックアップされるチップの特性を極力同一特性とすることができるという効果を得る。   In a component mounting process in which chips such as semiconductor elements and LED elements are mounted on a substrate, a pick-up process is performed in which individual chips are taken out from a wafer on which a plurality of chips are formed at once (see, for example, Patent Document 1). ). In the prior art described in this patent document, the wafer area and pick-up order are set so that a plurality of chips (pellets) existing within a certain area on the wafer are picked up sequentially as the same group. An example is shown. Thereby, the effect that the characteristic of the chip picked up in series can be made the same characteristic as much as possible is obtained.

特開昭61−292933号公報Japanese Patent Laid-Open No. 61-292933

ところで各種の照明装置の光源として用いられるLED素子は、製造過程における種々の誤差要因、例えばウェハにおける膜形成時の組成の不均一などに起因して、ウェハ状態から個片に分割されたLED素子には、発光特性にばらつきが生じることが避けられない。このため、従来よりウェハから同一特性のLED素子をピックアップするために、複数のLED素子の特性を予め測定して得られた特性情報とウェハにおける位置情報とを組み合わせたマップデータを予め準備しておき、ピックアップ過程においてマップデータを参照しながらピックアップ順序を決定する方法が用いられるようになっている。   By the way, LED elements used as light sources of various illumination devices are LED elements that are divided into individual pieces from the wafer state due to various error factors in the manufacturing process, such as non-uniform composition during film formation on the wafer. Therefore, it is inevitable that the light emission characteristics vary. For this reason, in order to pick up LED elements having the same characteristics from the wafer, map data combining characteristic information obtained by measuring the characteristics of a plurality of LED elements in advance and position information on the wafer is prepared in advance. In addition, a method of determining the pickup order while referring to the map data in the pickup process is used.

しかしながら、LED素子の発光特性はウェハ上の領域によって偏向する傾向にあるため、単にマップデータを参照して所望の発光特性のLED素子を所定のピックアップ順序にしたがってサーチする方法では、必ずしも高い作業効率でピックアップ作業を行うことができない。例えば、同一特性のLED素子がウェハの外周部分に偏在しているような場合において、格子状に設定されたピックアップ順序でサーチすると、ピックアップヘッドをウェハに対して相対移動させるピックアップ動作において、ウェハの端から端までの相対移動を反復実行することとなり、無駄な動作時間が発生して作業効率を大幅に低下させる結果となる。このように、従来のチップピックアップにおいては、作業効率の向上が困難であるという課題があった。   However, since the light emission characteristics of LED elements tend to be deflected depending on the area on the wafer, a method of simply searching for LED elements having a desired light emission characteristic according to a predetermined pick-up sequence with reference to map data does not necessarily have high work efficiency. Cannot pick up. For example, in the case where LED elements having the same characteristics are unevenly distributed on the outer peripheral portion of the wafer, searching in the pick-up order set in a lattice shape causes the pick-up operation to move the pick-up head relative to the wafer. Relative movement from end to end is repeatedly executed, and wasteful operation time occurs, resulting in a significant reduction in work efficiency. As described above, the conventional chip pickup has a problem that it is difficult to improve the working efficiency.

そこで本発明は、作業効率の向上を実現することができるチップピックアップ方法およびチップ実装方法ならびにチップ実装装置を提供することを目的とする。   Therefore, an object of the present invention is to provide a chip pickup method, a chip mounting method, and a chip mounting apparatus that can improve work efficiency.

本発明のチップのピックアップ方法は、複数のチップが配列されたウェハからチップをピックアップするチップのピックアップ方法であって、前記ウェハを複数の領域に区分して設定されたエリア毎に当該エリアにおける前記チップの配列位置を示す位置情報と前記チップの特性を示す特性情報と当該エリアと他の複数のエリアとの近接度合いを示すエリア近接情報を関連付けたマップデータを記憶させるマップデータ記憶工程と、一の前記チップを一の前記エリアからピックアップした後に、次にピックアップすべきチップを前記特性情報に基づいて決定するピックアップチップ決定工程と、前記ピックアップチップ決定工程において決定されたチップを前記位置情報に基づいてピックアップするピックアップ実行工程とを含み、前記ピックアップチップ決定工程において、次にピックアップされるチップとしての適格性を有する適格チップを前記マップデータを参照してサーチして、同一の前記エリア内に存在する前記適格チップを優先的に次にピックアップすべきチップとして決定し、当該エリア内に前記適格チップが存在しない場合には、前記エリア近接情報に基づいて当該エリアとの近接度合いを判断し、当該エリアとの近接度合いが最も高いエリア内に存在する前記適格チップを、次にピックアップすべきチップとして決定する。 The chip pick-up method of the present invention is a chip pick-up method for picking up a chip from a wafer on which a plurality of chips are arranged, and the area in each area set by dividing the wafer into a plurality of areas. A map data storage step for storing map data in which position information indicating chip arrangement positions, characteristic information indicating the characteristics of the chip, and area proximity information indicating the degree of proximity between the area and other areas are stored; A pickup chip determining step of determining a chip to be picked up next based on the characteristic information after picking up the chip from one area, and a chip determined in the pickup chip determining step based on the position information A pickup execution step of picking up the In the up-chip determination step, a qualified chip having a qualification as a chip to be picked up next is searched with reference to the map data, and the qualified chip existing in the same area is preferentially picked up next. If it is determined as a chip to be processed and the eligible chip does not exist in the area, the proximity degree to the area is determined based on the area proximity information, and the area having the highest proximity degree to the area is determined. The eligible chip present is determined as the next chip to be picked up.

本発明のチップ実装方法は、複数のチップが配列されたウェハからチップをピックアップして基板に実装するチップ実装方法であって、前記ウェハを複数に区分して設定されたエリア毎に当該エリアにおける前記チップの配列位置を示す位置情報と前記チップの特性を示す特性情報と当該エリアと他の複数のエリアとの近接度合いを示すエリア近接情報を関連付けたマップデータを記憶させるマップデータ記憶工程と、一の前記チップを一の前記エリアからピックアップした後に、次にピックアップすべきチップを前記特性情報に基づいて決定するピックアップチップ決定工程と、前記ピックアップチップ決定工程において決定されたチップを前記位置情報に基づいてピックアップするピックアップ実行工程と、ピックアップした前記チップを前記基板に実装するチップ実装工程とを含み、前記ピックアップチップ決定工程において、次にピックアップされるチップとしての適格性を有する適格チップを前記マップデータを参照してサーチして、同一の前記エリア内に存在する前記適格チップを優先的に次にピックアップすべきチップとして決定し、当該エリア内に前記適格チップが存在しない場合には、前記エリア近接情報に基づいて当該エリアとの近接度合いを判断し、当該エリアとの近接度合いが最も高いエリア内に存在する前記適格チップを、次にピックアップすべきチップとして決定する。 The chip mounting method of the present invention is a chip mounting method for picking up a chip from a wafer on which a plurality of chips are arranged and mounting the chip on a substrate, and for each area set by dividing the wafer into a plurality of areas. A map data storage step for storing map data in which position information indicating the arrangement position of the chips, characteristic information indicating the characteristics of the chip, and area proximity information indicating the degree of proximity between the area and other areas are stored; After picking up one of the chips from one of the areas, a pick-up chip determining step of determining a chip to be picked up next based on the characteristic information, and a chip determined in the pick-up chip determining step as the position information Pickup execution process for picking up based on the chip picked up A chip mounting step of mounting on the substrate, and in the pickup chip determination step, a qualified chip having a qualification as a chip to be picked up next is searched with reference to the map data, and the same area is searched. If the eligible chip is preferentially picked up as the next chip to be picked up, and the qualified chip does not exist in the area, the degree of proximity to the area is determined based on the area proximity information. The qualified chip existing in the area having the highest degree of proximity to the area is determined as the chip to be picked up next.

本発明のチップ実装装置は、複数のチップが配列されたウェハからチップをピックアップして基板に実装するチップ実装装置であって、前記ウェハを水平姿勢で保持するウェハ保持部と、前記基板を位置決めして保持する基板保持部と、前記ウェハから前記チップをピックアップして前記基板保持部に保持された基板に移送搭載するチップ実装機構と、前記ウェハを複数に区分して設定されたエリア毎に当該エリアにおける前記チップの配列位置を示す位置情報と前記チップの特性を示す特性情報と当該エリアと他の複数のエリアとの近接度合いを示すエリア近接情報を関連付けたマップデータを記憶するマップデータ記憶部と、一の前記チップを一の前記エリアからピックアップした後に、次にピックアップすべきチップを前記特性情報に基づいて決定するピックアップチップ決定処理部と、前記チップ実装機構を制御することにより、前記ピックアップチップ決定処理部により決定されたチップを前記位置情報に基づいてピックアップして前記基板に実装する実装制御部とを備え、前記ピックアップチップ決定処理部は、次にピックアップされるチップとしての適格性を有する適格チップを前記マップデータを参照してサーチして、同一の前記エリア内に存在する前記適格チップを優先的に次にピックアップすべきチップとして決定し、当該エリア内に前記適格チップが存在しない場合には、前記エリア近接情報に基づいて当該エリアとの近接度合いを判断し、当該エリアとの近接度合いが最も高いエリア内に存在する前記適格チップを、次にピックアップすべきチップとして決定する。 A chip mounting apparatus according to the present invention is a chip mounting apparatus that picks up a chip from a wafer on which a plurality of chips are arranged and mounts the chip on a substrate, and a wafer holding unit that holds the wafer in a horizontal position, and positions the substrate A substrate holding unit for holding the chip, a chip mounting mechanism for picking up the chip from the wafer and transferring and mounting it on the substrate held by the substrate holding unit, and for each area set by dividing the wafer into a plurality Map data storage for storing map data in which position information indicating the arrangement position of the chip in the area, characteristic information indicating the characteristics of the chip, and area proximity information indicating the degree of proximity between the area and other areas are stored And after picking up one chip from one area, the next chip to be picked up is the characteristic information. A pickup chip determination processing unit determined based on the chip mounting mechanism, and a mounting control unit for controlling the chip mounting mechanism to pick up the chip determined by the pickup chip determination processing unit based on the position information and mounting the chip on the substrate The pick-up chip determination processing unit searches for a qualified chip having a qualification as a chip to be picked up next with reference to the map data, and finds the qualified chip existing in the same area. If the chip to be picked up next is preferentially determined and the eligible chip does not exist in the area, the degree of proximity to the area is determined based on the area proximity information, and the degree of proximity to the area The eligible chip in the area with the highest A constant.

本発明によれば、一のチップを一のエリアからピックアップした後に、次にピックアップすべきチップを特性情報に基づいて決定するピックアップチップ決定工程において、次にピックアップされるチップとしての適格性を有する適格チップをマップデータを参照してサーチして、同一のエリア内に存在する適格チップを優先的に次にピックアップすべきチップとして決定し、当該エリア内に適格チップが存在しない場合には、エリア近接情報に基づいて当該エリアとの近接度合いを判断し、当該エリアとの近接度合いが最も高いエリア内に存在する適格チップを、次にピックアップすべきチップとして決定することにより、ピックアップヘッドをウェハに対して相対移動させるピックアップ動作において、ウェハの端から端までの相対移動を反復実行する無駄な動作時間を削減して、チップのピックアップの作業効率を向上させることができる。 According to the present invention, after one chip is picked up from one area, the chip to be picked up next is determined based on the characteristic information, and the chip is qualified as the next chip to be picked up. A qualified chip is searched with reference to the map data, and a qualified chip existing in the same area is determined as a chip to be preferentially picked up next. If there is no qualified chip in the area , the area is Based on the proximity information, the degree of proximity to the area is determined, and the qualified chip existing in the area having the highest degree of proximity to the area is determined as the chip to be picked up next, so that the pickup head is attached to the wafer. In the pick-up operation to move relative to the wafer, relative movement from end to end of the wafer And reduce unnecessary operating time of iteration, it is possible to improve the work efficiency of the pickup of the chip.

本発明の一実施の形態のチップ実装装置の全体斜視図1 is an overall perspective view of a chip mounting apparatus according to an embodiment of the present invention. 本発明の一実施の形態のチップ実装装置の部分斜視図The fragmentary perspective view of the chip mounting apparatus of one embodiment of this invention 本発明の一実施の形態のチップ実装装置の正面図1 is a front view of a chip mounting apparatus according to an embodiment of the present invention. 本発明の一実施の形態のチップ実装装置の制御系の構成を示すブロック図The block diagram which shows the structure of the control system of the chip | tip mounting apparatus of one embodiment of this invention 本発明の一実施の形態のチップ実装装置によるチップの取り出し対象となるウェハの説明図Explanatory drawing of the wafer used as the taking-out object of the chip | tip by the chip | tip mounting apparatus of one embodiment of this invention 本発明の一実施の形態のチップ実装方法におけるマップデータの説明図Explanatory drawing of the map data in the chip | tip mounting method of one embodiment of this invention 本発明の一実施の形態のチップ実装方法におけるチップ実装データの説明図Explanatory drawing of the chip mounting data in the chip mounting method of one embodiment of this invention 本発明の一実施の形態のチップ実装方法におけるチップ実装パターンの説明図Explanatory drawing of the chip mounting pattern in the chip mounting method of one embodiment of this invention 本発明の一実施の形態のチップ実装方法を示すフロー図The flowchart which shows the chip | tip mounting method of one embodiment of this invention

次に本発明の実施の形態を図面を参照して説明する。まず図1を参照して、チップ実装装置1の全体構成を説明する。チップ実装装置1は複数のチップが配列されたウェハからチップをピックアップして基板に実装する機能を有するものであり、本実施の形態においては、チップとしてのLED素子をLEDウェハからピックアップして、それぞれが1つのLEDユニットに対応する複数の単位実装区画7aに区分された基板7(図2,図8参照)に実装する作業を行う。   Next, embodiments of the present invention will be described with reference to the drawings. First, the overall configuration of the chip mounting apparatus 1 will be described with reference to FIG. The chip mounting apparatus 1 has a function of picking up a chip from a wafer on which a plurality of chips are arranged and mounting the chip on a substrate. In the present embodiment, an LED element as a chip is picked up from the LED wafer, Each of them is mounted on a substrate 7 (see FIGS. 2 and 8) divided into a plurality of unit mounting sections 7a corresponding to one LED unit.

図1において基台2上には、部品供給ステージ3、ユニット集合ステージ4および基板保持ステージ5がY方向に配列されている。部品供給ステージ3に備えられたウェハ保持テーブル3aには、実装対象となる複数のLED素子(以下、チップ6aと略記する。)が作り込まれたウェハ状集合体であるLEDウェハ(以下、ウェハ6と略記する。)が水平姿勢で保持されている。チップ6aを保持した部品供給ステージ3は、ウェハ6を水平姿勢で保持するウェハ保持部となっている。LEDユニットを製造するためのチップ実装作業においては、このウェハ6によってチップ6aが、以下に説明する構成のチップ実装機構に供給される。   In FIG. 1, a component supply stage 3, a unit assembly stage 4, and a substrate holding stage 5 are arranged on the base 2 in the Y direction. The wafer holding table 3a provided in the component supply stage 3 has an LED wafer (hereinafter referred to as a wafer) that is a wafer-like assembly in which a plurality of LED elements to be mounted (hereinafter abbreviated as chips 6a) are fabricated. 6 is abbreviated as 6). The component supply stage 3 holding the chip 6a is a wafer holding unit that holds the wafer 6 in a horizontal posture. In the chip mounting operation for manufacturing the LED unit, the chip 6a is supplied by the wafer 6 to a chip mounting mechanism having a configuration described below.

ユニット集合ステージ4は、直動機構(図2,3に示すX軸移動機構40参照)によってX方向に往復動する移動テーブル4aに、後述するツールストッカ15、部品回収部16,較正基準マーク17,中継ステージ18、部品認識カメラ23などの機能ユニットを集合的に配設した構成となっている。基板保持ステージ5は、チップ6aが実装される基板7を保持する基板保持テーブル5aをXYテーブル機構53(図3参照)によって水平駆動する構成となっており、基板7を位置決めして保持する機能を有している。   The unit assembly stage 4 includes a tool stocker 15, a component collection unit 16, and a calibration reference mark 17, which will be described later, on a moving table 4 a that reciprocates in the X direction by a linear motion mechanism (see the X-axis moving mechanism 40 shown in FIGS. , The relay stage 18, the component recognition camera 23, and other functional units are collectively arranged. The substrate holding stage 5 is configured to horizontally drive the substrate holding table 5a holding the substrate 7 on which the chip 6a is mounted by means of an XY table mechanism 53 (see FIG. 3), and functions to position and hold the substrate 7 have.

部品供給ステージ3、ユニット集合ステージ4および基板保持ステージ5の上方には、基台2のX方向の端部に位置して、Y軸フレーム8が支持ポスト8aによって両端部を支持されてY方向に架設されている。Y軸フレーム8の前面には、以下に説明する実装ヘッド11をリニアモータ駆動によりY方向に案内して駆動する実装ヘッド移動機構9が組み込まれている。実装ヘッド11にはチップ6aを保持して基板7に搭載する機能を有する搭載ユニット19が装着されている。部品供給ステージ3、基板保持ステージ5の上方には、位置認識のために第1カメラ21、第2カメラ22が配設されている。第1カメラ21は部品供給ステージ3において取り出し対象のチップ6aを撮像する。第2カメラ22は、基板保持ステージ5に保持された基板7を撮像してチップ実装位置を認識する。またユニット集合ステージ4に配設された部品認識カメラ23は、部品供給ステージ3から取り出されて実装ヘッド11に保持されたチップ6aを下方から撮像する。   Above the component supply stage 3, the unit assembly stage 4, and the substrate holding stage 5, the Y-axis frame 8 is positioned at the end of the base 2 in the X direction, and both ends are supported by the support posts 8a in the Y direction. It is built in. A mounting head moving mechanism 9 is incorporated on the front surface of the Y-axis frame 8 to guide and drive a mounting head 11 described below in the Y direction by linear motor driving. A mounting unit 19 having a function of holding the chip 6 a and mounting it on the substrate 7 is mounted on the mounting head 11. A first camera 21 and a second camera 22 are disposed above the component supply stage 3 and the substrate holding stage 5 for position recognition. The first camera 21 images the chip 6 a to be taken out at the component supply stage 3. The second camera 22 images the substrate 7 held on the substrate holding stage 5 and recognizes the chip mounting position. The component recognition camera 23 disposed on the unit assembly stage 4 images the chip 6 a taken out from the component supply stage 3 and held on the mounting head 11 from below.

次に、図2,図3を参照して各部の構造を説明する。部品供給ステージ3はXYテーブル機構31を備えており、XYテーブル機構31の上面に装着された水平な移動プレート32には、複数の支持部材33が立設されている。支持部材33は、上面にウェハ6が装着保持されるウェハ保持テーブル3aを支持している。ウェハ6はウェハシート6bに複数のチップ6aを所定配列で貼着した構成となっている。ウェハシート6bには、能動面を上向きにしたフェイスアップ姿勢で個片に分割された状態の複数のチップ6aが貼着保持されている(図5も参照)。   Next, the structure of each part will be described with reference to FIGS. The component supply stage 3 includes an XY table mechanism 31, and a plurality of support members 33 are erected on a horizontal moving plate 32 mounted on the upper surface of the XY table mechanism 31. The support member 33 supports the wafer holding table 3a on which the wafer 6 is mounted and held on the upper surface. The wafer 6 has a configuration in which a plurality of chips 6a are bonded to a wafer sheet 6b in a predetermined arrangement. On the wafer sheet 6b, a plurality of chips 6a in a state of being divided into pieces in a face-up posture with the active surface facing upward are adhered and held (see also FIG. 5).

部品供給ステージ3には、ウェハ6からチップ6aをピックアップするためのピックアップ作業位置[P1]が設定されている。第1カメラ21の位置はピックアップ作業位置[P1]に対応しており、第1カメラ21によってLEDウェハ6を撮像した撮像結果を認識処理することにより、ピックアップ対象のチップ6aの位置が検出される。ウェハ保持テーブル3aの内部においてピックアップ作業位置[P1]に対応する位置には、エジェクタ機構34が配設されている。エジェクタ機構34は、ウェハシート6bの下面側からチップ6aをピンで突き上げることにより、チップ6aのウェハシート6bからの剥離を促進する機能を有している。チップ6aの取り出し時にエジェクタ機構34を昇降させてウェハシート6bの下面に当接させることにより、後述するピックアップヘッド14によるチップ6aのウェハシート6bからの取り出しを容易に行うことができる。   In the component supply stage 3, a pick-up work position [P1] for picking up the chip 6a from the wafer 6 is set. The position of the first camera 21 corresponds to the pickup work position [P1], and the position of the chip 6a to be picked up is detected by recognizing the imaging result obtained by imaging the LED wafer 6 by the first camera 21. . An ejector mechanism 34 is disposed at a position corresponding to the pickup work position [P1] inside the wafer holding table 3a. The ejector mechanism 34 has a function of promoting peeling of the chip 6a from the wafer sheet 6b by pushing up the chip 6a with a pin from the lower surface side of the wafer sheet 6b. When the chip 6a is taken out, the ejector mechanism 34 is moved up and down and brought into contact with the lower surface of the wafer sheet 6b, so that the pickup head 14 described later can easily take out the chip 6a from the wafer sheet 6b.

部品取り出し動作においては、XYテーブル機構31を駆動してウェハシート6bをXY方向に水平移動させる(矢印a)ことにより、ウェハシート6bに貼着された複数のチップ6aのうち、取り出し対象となる所望のチップ6aをピックアップ作業位置[P1]に位置させる。なおここでは、部品供給ステージ3として、ウェハシート6bに貼着されたウェハ状態の部品を供給する方式のウェハテーブルを用いる例を示したが、複数の部品を所定の平面配列で供給する部品トレイを、ウェハテーブルと交換自在に部品供給ステージ3に配置するようにしてもよい。   In the component take-out operation, the XY table mechanism 31 is driven to move the wafer sheet 6b horizontally in the XY direction (arrow a), so that a plurality of chips 6a attached to the wafer sheet 6b are taken out. A desired chip 6a is positioned at the pick-up work position [P1]. Here, an example is shown in which a wafer table of a system for supplying wafer-state components attached to the wafer sheet 6b is used as the component supply stage 3, but a component tray that supplies a plurality of components in a predetermined planar arrangement. May be arranged on the component supply stage 3 so as to be exchangeable with the wafer table.

部品供給ステージ3の上方には、チップ6aを吸着して保持するピックアップノズル14aを備えたピックアップヘッド14が配設されている。ピックアップヘッド14はピックアップアーム13aによって保持されており、ピックアップアーム13aは、Y軸フレーム8の下面に縣吊して配置されたピックアップヘッド移動機構13から、部品供給ステージ3の上方に延出して設けられている。ピックアップヘッド移動機構13を駆動することにより、ピックアップアーム13aはXYZ方向に移動する(矢印b)とともに、X方向の軸廻りに回転する(矢印c)。   Above the component supply stage 3, a pickup head 14 including a pickup nozzle 14a that sucks and holds the chip 6a is disposed. The pickup head 14 is held by a pickup arm 13a. The pickup arm 13a extends from the pickup head moving mechanism 13 suspended from the lower surface of the Y-axis frame 8 and extends above the component supply stage 3. It has been. By driving the pickup head moving mechanism 13, the pickup arm 13a moves in the XYZ directions (arrow b) and rotates around the X direction axis (arrow c).

これにより、ピックアップヘッド14は部品供給ステージ3の上方とユニット集合ステージ4の上方との間でY方向に移動するとともに、X方向に進退する。この動作により、ピックアップヘッド14は、部品供給ステージ3からチップ6aをピックアップして、ユニット集合ステージ4に設けられた中継ステージ18に移送する動作を行う。実装ヘッド11の搭載ユニット19へ受け渡す部品受渡し位置[P2]に移動する。このときピックアップアーム13aを回転させてピックアップヘッド14を反転させることにより、ピックアップノズル14aに保持したチップ6aの姿勢を表裏反転させることが可能となっている(図3参照)。   As a result, the pickup head 14 moves in the Y direction between the upper part of the component supply stage 3 and the upper part of the unit assembly stage 4 and advances and retreats in the X direction. By this operation, the pickup head 14 performs an operation of picking up the chip 6 a from the component supply stage 3 and transferring it to the relay stage 18 provided in the unit assembly stage 4. It moves to the component delivery position [P2] delivered to the mounting unit 19 of the mounting head 11. At this time, by rotating the pickup arm 13a and reversing the pickup head 14, the posture of the chip 6a held by the pickup nozzle 14a can be reversed (see FIG. 3).

なお本実施の形態では、XYテーブル機構31を駆動してウェハシート6bをXY方向に水平移動させることにより、ピックアップヘッド14に対してウェハ6を相対移動させる例を示しているが、ピックアップヘッド移動機構13を駆動してピックアップヘッド14をXY方向に水平移動させることにより、ピックアップヘッド14に対してウェハ6を相対移動させるようにしてもよい。   In this embodiment, an example is shown in which the wafer 6 is moved relative to the pickup head 14 by driving the XY table mechanism 31 and horizontally moving the wafer sheet 6b in the XY direction. The wafer 6 may be moved relative to the pickup head 14 by driving the mechanism 13 and horizontally moving the pickup head 14 in the XY directions.

図3に示すように、ユニット集合ステージ4および基板保持ステージ5は、ベースプレート52の上面に設けられており、ベースプレート52は基台2の上面に立設された複数の支持ポスト51によって下方から支持されている。ここでユニット集合ステージ4の詳細構造について説明する。X軸移動機構40は、移動テーブル4aをX方向に移動させる機能を有しており、ベース部41に以下に説明する機構要素を配設して構成されている。ベース部41の上面にはX方向にガイドレール42aが配設されており、ガイドレール42aにスライド自在に嵌合したスライダ42bは、移動テーブル4aの下面に固着されている。   As shown in FIG. 3, the unit assembly stage 4 and the substrate holding stage 5 are provided on the upper surface of the base plate 52, and the base plate 52 is supported from below by a plurality of support posts 51 erected on the upper surface of the base 2. Has been. Here, the detailed structure of the unit assembly stage 4 will be described. The X-axis moving mechanism 40 has a function of moving the moving table 4a in the X direction, and is configured by disposing a mechanism element described below on the base 41. A guide rail 42a is disposed on the upper surface of the base portion 41 in the X direction, and a slider 42b slidably fitted to the guide rail 42a is fixed to the lower surface of the moving table 4a.

図2に示すように、ベース部41の端部に立設されたブラケット43には、モータ(図示省略)によって回転駆動される送りねじ44が軸支されている。送りねじ44は移動テーブル4aの下面に結合されたナット部材(図示省略)に螺合しており、送りねじ44が正逆方向に回転することにより、移動テーブル4aはX方向に往復移動する(矢印g)。これにより、移動テーブル4aに配設された以下の機能ユニットを一体的にX方向に移動させることができ、これらの機能ユニットを実装ヘッド11がアクセス可能な領域に位置させることが可能となっている。   As shown in FIG. 2, a feed screw 44 that is rotationally driven by a motor (not shown) is pivotally supported on a bracket 43 erected on an end portion of the base portion 41. The feed screw 44 is screwed into a nut member (not shown) coupled to the lower surface of the moving table 4a, and the moving table 4a reciprocates in the X direction when the feed screw 44 rotates in the forward and reverse directions ( Arrow g). As a result, the following functional units arranged on the moving table 4a can be integrally moved in the X direction, and these functional units can be positioned in an area accessible by the mounting head 11. Yes.

移動テーブル4aには、ツールストッカ15、部品回収部16、較正基準マーク17、中継ステージ18および部品認識カメラ23が集合的に配設されている。ツールストッカ15には、搭載ユニット19に装着される部品保持ノズル19aなど、部品種に応じて交換されて使用される複数の作業ツールが各部品種毎に収納される。個々に収納される作業ツールには、ピックアップヘッド14に装着されるピックアップノズル14a、そしてツールストッカ15を実装ヘッド11、ピックアップヘッド14がアクセス可能な領域に移動した状態において、実装ヘッド11、ピックアップヘッド14をユニット集合ステージ4に移動させることにより、搭載ユニット19に装着される部品保持ノズル19a、ピックアップヘッド14に装着されるピックアップノズル14aを、対象とする部品種に応じたものに交換することができるようになっている。   A tool stocker 15, a component collection unit 16, a calibration reference mark 17, a relay stage 18, and a component recognition camera 23 are collectively arranged on the moving table 4a. In the tool stocker 15, a plurality of work tools, such as a component holding nozzle 19 a mounted on the mounting unit 19, exchanged according to the component type are stored for each component type. The work tools housed individually include the pick-up nozzle 14a attached to the pick-up head 14 and the tool stocker 15 in a state where the pick-up head 11 and pick-up head 14 are accessible to the mounting head 11, pick-up head. By moving 14 to the unit assembly stage 4, the component holding nozzle 19 a mounted on the mounting unit 19 and the pickup nozzle 14 a mounted on the pickup head 14 can be replaced with ones corresponding to the target component type. It can be done.

部品回収部16は、部品供給ステージ3から取り出された後に、不良部品や混入した異種部品など基板7への実装が不適と判断された部品を廃棄回収する機能を有している。較正基準マーク17は、X軸移動機構40を継続して駆動する際に熱伸縮によって生じる機構的な位置誤差を、上方に配設された第2カメラ22によって撮像して較正するために設けられた基準マークである。中継ステージ18には、部品供給ステージ3からピックアップヘッド14によって取り出されたチップ6aが必要に応じて載置される。部品認識カメラ23は撮像面を中継ステージ18に隣接させて配置されており、同様にX軸移動機構40を駆動することにより、部品認識カメラ23の撮像面を部品受渡し位置[P2]に位置させることができる。部品認識カメラ23は、部品供給ステージ3からピックアップヘッド14によってピックアップされ、実装ヘッド11に受け渡されたチップ6aを下方から認識する場合に用いられる。   The component collection unit 16 has a function of discarding and collecting components that are determined to be unsuitable for mounting on the substrate 7 such as defective components or mixed different components after being taken out from the component supply stage 3. The calibration reference mark 17 is provided for imaging and calibrating a mechanical position error caused by thermal expansion and contraction when the X-axis moving mechanism 40 is continuously driven by the second camera 22 disposed above. The reference mark. The chip 6a taken out from the component supply stage 3 by the pickup head 14 is placed on the relay stage 18 as necessary. The component recognition camera 23 is disposed with its imaging surface adjacent to the relay stage 18. Similarly, by driving the X-axis moving mechanism 40, the imaging surface of the component recognition camera 23 is positioned at the component delivery position [P2]. be able to. The component recognition camera 23 is used when the chip 6a picked up by the pickup head 14 from the component supply stage 3 and delivered to the mounting head 11 is recognized from below.

基板保持ステージ5は、XYテーブル機構53上に基板7を保持する基板保持テーブル5aを設けた構成となっている。基板7は、それぞれが1つのLEDユニットに対応した複数の単位実装区画7aに区分されている。基板保持ステージ5には、チップ6aを基板保持テーブル5aに保持された基板7に実装するための実装作業位置[P3]が設定されており、第2カメラ22は実装作業位置[P3]に対応して配置されている。第2カメラ22によって基板7を撮像することにより、基板7の単位実装区画7aに設定されたチップ実装位置が検出される。そしてXYテーブル機構53を駆動することにより、基板保持テーブル5aは基板7とともにXY方向に水平移動し(矢印f)、基板7に設定された任意のチップ実装位置を実装作業位置[P3]に位置させることができる。   The substrate holding stage 5 has a configuration in which a substrate holding table 5 a for holding the substrate 7 is provided on the XY table mechanism 53. The substrate 7 is divided into a plurality of unit mounting sections 7a each corresponding to one LED unit. A mounting work position [P3] for mounting the chip 6a on the substrate 7 held on the substrate holding table 5a is set on the substrate holding stage 5, and the second camera 22 corresponds to the mounting work position [P3]. Are arranged. By imaging the substrate 7 with the second camera 22, the chip mounting position set in the unit mounting section 7 a of the substrate 7 is detected. Then, by driving the XY table mechanism 53, the substrate holding table 5a moves horizontally in the XY direction together with the substrate 7 (arrow f), and an arbitrary chip mounting position set on the substrate 7 is positioned at the mounting work position [P3]. Can be made.

次に、実装ヘッド11について説明する。図2においてY軸フレーム8に設けられた実装ヘッド移動機構9の前面には、実装ヘッド11およびをY方向にガイドするための2条のガイドレール9aが設けられており、これらのガイドレール9aの間には以下に説明する実装ヘッド11およびをY方向に駆動するためのリニアモータを構成する固定子9bが配設されている。ガイドレール9aには図示しないスライダがY方向にスライド自在に嵌合しており、このスライダは垂直な移動プレート11aの背面に固着されている。   Next, the mounting head 11 will be described. In FIG. 2, two guide rails 9a for guiding the mounting head 11 and the mounting head 11 in the Y direction are provided on the front surface of the mounting head moving mechanism 9 provided on the Y-axis frame 8. These guide rails 9a A stator 9b that constitutes a linear motor for driving the mounting head 11 and the mounting head 11 described below in the Y direction is disposed between them. A slider (not shown) is slidably fitted in the Y direction in the guide rail 9a, and this slider is fixed to the back surface of the vertical moving plate 11a.

移動プレート11aの背面には、固定子9bに対向してリニアモータを構成するする可動子(図示省略)が配設されている。これらのリニアモータを駆動することにより、実装ヘッド11はガイドレール9aによってガイドされてY方向に移動する(矢印d)。移動プレート11aの前面には昇降機構11bが配設されており、昇降機構11bの前面には昇降プレート11cが垂直方向にスライド自在に配設されている。昇降機構11bを駆動することにより、昇降プレート11cは昇降する(矢印e)。昇降プレート11cには下部に部品保持ノズル19aを備えた搭載ユニット19が着脱自在に装着されている。   On the back surface of the moving plate 11a, a mover (not shown) that constitutes a linear motor is disposed facing the stator 9b. By driving these linear motors, the mounting head 11 is guided by the guide rail 9a and moves in the Y direction (arrow d). An elevating mechanism 11b is disposed on the front surface of the moving plate 11a, and an elevating plate 11c is disposed on the front surface of the elevating mechanism 11b so as to be slidable in the vertical direction. By driving the lifting mechanism 11b, the lifting plate 11c moves up and down (arrow e). A mounting unit 19 having a component holding nozzle 19a at the bottom is detachably mounted on the elevating plate 11c.

搭載ユニット19は部品保持ノズル19aによって実装対象であるチップ6aを保持する機能を有しており、実装ヘッド11をY方向に水平移動させて昇降プレート11cが昇降することにより、搭載ユニット19は部品供給ステージ3から供給されたチップ6aを、基板保持ステージ5に保持された基板7に搭載する。ここでは、搭載ユニット19が装着された実装ヘッド11による実装形態として、ピックアップヘッド14によって部品供給ステージ3から取り出され中継ステージ18上に載置されたチップ6aを搭載ユニット19によって保持して基板7に搭載するプリセンタ実装形態と、ピックアップヘッド14によって部品供給ステージ3から取り出され表裏反転状態でピックアップヘッド14に保持されたチップ6aを、搭載ユニット19によって保持して基板7に搭載するフェイスダウン実装形態とを選択的に実行できるようになっている。   The mounting unit 19 has a function of holding the chip 6a to be mounted by the component holding nozzle 19a. When the mounting head 11 is moved horizontally in the Y direction and the lifting plate 11c is moved up and down, the mounting unit 19 is operated as a component. The chip 6 a supplied from the supply stage 3 is mounted on the substrate 7 held on the substrate holding stage 5. Here, as a mounting form by the mounting head 11 to which the mounting unit 19 is mounted, the chip 6 a taken out from the component supply stage 3 by the pickup head 14 and placed on the relay stage 18 is held by the mounting unit 19 and is mounted on the substrate 7. And a face-down mounting configuration in which the chip 6 a taken out from the component supply stage 3 by the pickup head 14 and held on the pickup head 14 in a reverse state is held by the mounting unit 19 and mounted on the substrate 7. And can be selectively executed.

本実施の形態においては、搭載ユニット19が装着された実装ヘッド11は、部品供給ステージ3から供給されピックアップヘッド14によってピックアップされ上下反転された状態のチップ6aを、部品受渡し位置[P2]にて受け取って基板保持ステージ5に保持された基板7に搭載する。上述構成において、実装ヘッド移動機構9、搭載ユニット19を備えた実装ヘッド11、ピックアップヘッド移動機構13、ピックアップヘッド14は、部品供給ステージ3からチップであるチップ6aをピックアップして基板保持部である基板保持ステージ5に保持された基板7に移送搭載するチップ実装機構を構成する。   In the present embodiment, the mounting head 11 to which the mounting unit 19 is mounted has the chip 6a supplied from the component supply stage 3 and picked up by the pickup head 14 and turned upside down at the component delivery position [P2]. It is received and mounted on the substrate 7 held on the substrate holding stage 5. In the above-described configuration, the mounting head 11 including the mounting head moving mechanism 9 and the mounting unit 19, the pickup head moving mechanism 13, and the pickup head 14 serve as a substrate holding unit by picking up the chip 6 a as a chip from the component supply stage 3. A chip mounting mechanism for transferring and mounting the substrate 7 held on the substrate holding stage 5 is configured.

次に、図4を参照して制御系の構成を説明する。図4において、制御部60は、制御処理機能としてチップ実装データ作成処理部60a、ピックアップチップ決定処理部60bおよび実装制御部60cを備えており、記憶部61はチップ実装動作に使用される各種の動作プログラムやデータのほか、マップデータ記憶部61a,チップ実装データ記憶部61bを備えている。制御部60が記憶部61に記憶された各種のプログラムやデータを参照しながら以下に説明する各部を制御することにより、部品供給ステージ3から取り出した複数のチップ6aを基板7に実装して、LEDユニットを製造する作業が実行される。   Next, the configuration of the control system will be described with reference to FIG. In FIG. 4, the control unit 60 includes a chip mounting data creation processing unit 60a, a pickup chip determination processing unit 60b, and a mounting control unit 60c as control processing functions, and a storage unit 61 is used for various chip mounting operations. In addition to the operation program and data, a map data storage unit 61a and a chip mounting data storage unit 61b are provided. By controlling each unit described below while referring to various programs and data stored in the storage unit 61 by the control unit 60, a plurality of chips 6a taken out from the component supply stage 3 are mounted on the substrate 7, An operation for manufacturing the LED unit is performed.

まず、マップデータ記憶部61aに記憶されるマップデータ66(図6参照)について説明する。マップデータ66はウェハ6におけるチップ6aの配列を示す位置情報と個別のチップ6aの発光特性を示す特性情報とを対応させたデータである。本実施の形態においては、図5に示すように、ウェハ6は格子状の分割線によって複数のエリアA1〜A16に区分されている。なおこれらのエリアにおけるエリア番号の付与順は、上左側端を起点(エリアA1)として一方向(最初は右方向)に歩進し、端部に至ると下方に移行して反対方向に歩進することを繰り返すジグザグ形状のエリア番号付与方法を採用している。   First, the map data 66 (see FIG. 6) stored in the map data storage unit 61a will be described. The map data 66 is data in which position information indicating the arrangement of the chips 6a on the wafer 6 is associated with characteristic information indicating the light emission characteristics of the individual chips 6a. In the present embodiment, as shown in FIG. 5, the wafer 6 is divided into a plurality of areas A1 to A16 by a grid-like dividing line. Note that the area numbers are assigned in these areas in the order of starting from the upper left end (area A1) in one direction (initially in the right direction) and then moving downward in the opposite direction. A zigzag area number assigning method that repeats this is adopted.

そして各エリアA1〜A16について、当該エリアにおける座標原点を示すエリア別座標原点(O1〜O16)が設定されており、最終エリアのエリアA16の座標原点O16が、ウェハ6全体の座標原点Oと一致する。なおここでは、円形のウェハ6を格子分割しているため、ウェハ6の内部においては正方格子の規則形状のエリアが形成されるものの、ウェハ6の外縁部においては、エリアの形状は不規則でエリア内におけるチップ6aの配置も部分的に階段状の不規則配置となっている。   Then, for each area A1 to A16, an area-specific coordinate origin (O1 to O16) indicating the coordinate origin in the area is set, and the coordinate origin O16 of the area A16 in the final area matches the coordinate origin O of the entire wafer 6. To do. Here, since the circular wafer 6 is divided into lattices, a regular area of a square lattice is formed inside the wafer 6, but the area shape is irregular at the outer edge of the wafer 6. The arrangement of the chips 6a in the area is also partly irregularly arranged stepwise.

ウェハ6内の任意のチップ6aを特定するためには、ウェハ6をチップ6a毎に格子状に区分するマトリクスにおけるX方向セル番号、Y方向セル番号を組み合わせたマトリクス座標(X,Y)が用いられる。ここでウェハ6全体の座標原点Oを基準とする全体のマトリクス座標を用いてもよく、また当該チップ6aが属するエリア番号Aiをまず特定し、当該エリアAiの個別の座標原点Oiを基準とするローカルのマトリクス座標を用いるようにしてもよい。本実施の形態においては、個別の座標原点Oiを基準とするローカルのマトリクス座標を用いて個別のチップ6aを特定する例を示している。   In order to specify an arbitrary chip 6a in the wafer 6, matrix coordinates (X, Y) in which X-direction cell numbers and Y-direction cell numbers in a matrix that divides the wafer 6 into a lattice pattern for each chip 6a are used. It is done. Here, the entire matrix coordinates based on the coordinate origin O of the entire wafer 6 may be used, and the area number Ai to which the chip 6a belongs is first identified, and the individual coordinate origin Oi of the area Ai is used as a reference. Local matrix coordinates may be used. In the present embodiment, an example is shown in which individual chips 6a are specified using local matrix coordinates based on individual coordinate origins Oi.

次に上述構成のウェハ6を対象として作成され、マップデータ記憶部61aに記憶されるマップデータ66のデータ構成を,図6を参照して説明する。図6(a)は、マップデータ66のうち、図5に示す各エリアのうち、図6(b)に示すエリアA1,エリアA2について作成されたマップデータ66の一部を例示している。図6(a)において、エリア66aはウェハ6を複数に区分した個別のエリア(エリアA1〜エリアA16)を示しており、各エリアに属するチップ6aには、当該エリア内におけるチップ6aを特定するエリア内チップNo.66bが付与されている。位置情報66cは、エリア内チップNo.66bによって特定されるチップ6aの当該エリア内での位置を、当該エリアAiの座標原点Oiを基準とするローカルのマトリックス座標を用いて表している。   Next, the data configuration of the map data 66 created for the wafer 6 having the above-described configuration and stored in the map data storage unit 61a will be described with reference to FIG. FIG. 6A illustrates a part of the map data 66 created for the areas A1 and A2 shown in FIG. 6B among the areas shown in FIG. In FIG. 6A, an area 66a indicates individual areas (area A1 to area A16) obtained by dividing the wafer 6 into a plurality of pieces, and the chip 6a in each area is specified as the chip 6a belonging to each area. In-area chip No. 66b is given. The position information 66c includes the in-area chip No. The position of the chip 6a specified by 66b in the area is represented by using local matrix coordinates based on the coordinate origin Oi of the area Ai.

例えば、エリアA1のチップNo.(1)は、当該エリアA1においてX方向セル番号が5,Y方向セル番号が3であることから、位置情報66cとして(x5、y3)のマトリクス座標が付されている。同様に、エリアA2のチップNo.(1)は、当該エリアA2においてX方向セル番号が5,Y方向セル番号が6であることから、位置情報66cとして(x5、y6)のマトリクス座標が付されている。   For example, the chip No. in area A1. In (1), since the X-direction cell number is 5 and the Y-direction cell number is 3 in the area A1, (x5, y3) matrix coordinates are attached as the position information 66c. Similarly, the chip No. In (1), since the X-direction cell number is 5 and the Y-direction cell number is 6 in the area A2, matrix coordinates (x5, y6) are attached as the position information 66c.

特性情報66dは、エリア内チップNo.66bによって特定されるチップ6aの特性情報、すなわち本実施の形態においてはLED素子の発光特性ランクを示している。ここでは発光特性ランクは、実装対象となる複数のチップ6aを対象として前工程装置によって実測により求められた発光特性(ここでは発光波長)の分布を複数に区分したランク分けにおいて、個々のチップ6aがどのランクに属しているかを示すものである。本実施の形態に示す例では、発光波長の分布を高/低の2つにランク分けして、発光波長が高い方をランクA、低い方をランクBとしている。   The characteristic information 66d includes the in-area chip No. The characteristic information of the chip 6a specified by 66b, that is, the light emission characteristic rank of the LED element is shown in the present embodiment. Here, the light emission characteristic rank is determined by dividing each of the chips 6a into a plurality of distributions of light emission characteristics (here, light emission wavelengths) obtained by actual measurement by a pre-process device for a plurality of chips 6a to be mounted. Indicates which rank belongs to. In the example shown in this embodiment, the distribution of the emission wavelength is ranked into two, high / low, and the higher emission wavelength is ranked A and the lower is rank B.

図6(a)に示す例では、エリアA1のチップNo.(1)についてはランクA,エリアA2のチップNo.(1)についてはランクBに分類されている。なお、ここに示す例では区分例として2区分にランク分けする例を示したが、必要に応じてより多くの区分にランク分けするようにしてもよい。このマップデータ66は、前工程装置においてウェハ6を対象として、予め発光特性を検査した検査結果に基づいて作成され、LAN回線などの通信手段を介して、またはCD−ROMなどの記憶媒体に記録された形でチップ実装装置1に提供され,マップデータ記憶部61aに書き込まれる。   In the example shown in FIG. 6A, the chip No. in area A1. For (1), the chip No. in rank A and area A2. (1) is classified into rank B. In the example shown here, as an example of division, an example in which ranks are divided into two categories is shown. However, ranks may be classified into more categories as necessary. This map data 66 is created based on the inspection result obtained by inspecting the light emission characteristics in advance for the wafer 6 in the pre-process apparatus, and is recorded via a communication means such as a LAN line or on a storage medium such as a CD-ROM. It is provided to the chip mounting apparatus 1 in the form and is written in the map data storage unit 61a.

すなわち記憶部61は、ウェハ6を複数に区分して設定されたエリア毎に、当該該エリアにおけるチップ6aの配列位置を示す位置情報とチップ6aの特性を示す特性情報とを関連づけたマップデータ66を記憶する。図6に示すように、マップデータ66を参照することにより、ウェハ6の複数のチップ6aのうちの個別のチップ6aの特性情報を個別に判別することができる。本実施の形態においては、チップ6aはLED素子であり、特性情報はLED素子の発光特性を個別にランク分けした発光特性情報である。ここでは、上述のように、ウェハ6はエリアに区分されていることから、個別のチップ6aの特定を当該チップ6aが属するエリアを介して行うことができるようになっている。   That is, for each area set by dividing the wafer 6 into a plurality of areas, the storage unit 61 associates position information indicating the arrangement position of the chips 6a in the area with characteristic information indicating the characteristics of the chip 6a. Remember. As shown in FIG. 6, by referring to the map data 66, the characteristic information of the individual chips 6a among the plurality of chips 6a of the wafer 6 can be individually determined. In the present embodiment, the chip 6a is an LED element, and the characteristic information is light emission characteristic information obtained by individually ranking the light emission characteristics of the LED elements. Here, as described above, since the wafer 6 is divided into areas, individual chips 6a can be specified through the area to which the chips 6a belong.

さらに本実施の形態に示すマップデータ66は、一のエリアと他の複数のエリアとの近接度合いを示すエリア近接情報66eを含むものとなっている。すなわち、図6(a)に示すように、各エリア66aには、当該エリアとの近接度合いを近接順位66fと該当エリア66gとの組み合わせによって示すエリア近接情報66eが対応しており、1つのエリアが指定されると、当該エリアから位置的に近接する順にエリアを順位付けすることが可能となっている。   Furthermore, the map data 66 shown in the present embodiment includes area proximity information 66e indicating the degree of proximity between one area and a plurality of other areas. That is, as shown in FIG. 6A, each area 66a corresponds to area proximity information 66e indicating the degree of proximity to the area by a combination of the proximity rank 66f and the area 66g, and one area Is designated, it is possible to rank the areas in the order of positional proximity from the area.

すなわち、エリアA1の例では、最も近接した近接順位1には上下に隣接したエリアA2,A8がリストアップされ、次に近接した近接順位2には斜め下方に隣接したエリアA7がリストアップされている。またエリアA2の例では、最も近接した近接順位1には左右および直下に隣接した位置関係にあるエリアA1,A3、A7がリストアップされ、次に近接した近接順位2には斜め下方に隣接したエリアA8,A6がリストアップされている。なおここで示すエリア近接情報66eの意義は、チップ6aのピックアップ動作において、ピックアップヘッド14のウェハ6に対する相対移動を極力効率化することにあることから、近接順位の定義は厳密に設定する必要はなく、大まかな括りで近接度合いを定義してもよい。 That is, in the example of area A1, the closest proximity ranking 1 lists up and down adjacent areas A2 and A8, and the next closest proximity ranking 2 lists diagonally downward adjacent area A7. Yes. Also, in the example of area A2, areas A1, A3, and A7 that are adjacent to each other in the closest proximity rank 1 are listed, and the next closest proximity rank 2 is diagonally below. Areas A8 and A6 are listed. The significance of the area proximity information 66e shown here is to make the relative movement of the pickup head 14 relative to the wafer 6 as efficient as possible in the pickup operation of the chip 6a, so the definition of the proximity order needs to be set strictly. Alternatively, the degree of proximity may be defined by rough wrapping.

チップ実装データ記憶部61bは、チップ実装データ67(図7参照),すなわち基板7におけるチップ6aの個別の実装位置を示す実装位置情報と各実装位置に実装されるべきチップ6aの特性情報(発光特性ランク)とを関連づけたチップ実装データ67を記憶する。図7,図8を参照してチップ実装データ67の詳細構成について説明する。図7に示すチップ実装データ67は生産対象となる基板7毎に準備される実装データであり、当該基板7を対象とするチップ実装作業に用いられるウェハ6のマップデータ66を参照して、予めチップ実装データ作成処理部60aによって作成されて、チップ実装データ記憶部61bに書き込まれる。   The chip mounting data storage unit 61b includes chip mounting data 67 (see FIG. 7), that is, mounting position information indicating individual mounting positions of the chip 6a on the substrate 7, and characteristic information (light emission) of the chip 6a to be mounted at each mounting position. The chip mounting data 67 associated with the characteristic rank is stored. A detailed configuration of the chip mounting data 67 will be described with reference to FIGS. The chip mounting data 67 shown in FIG. 7 is mounting data prepared for each substrate 7 to be produced. Refer to the map data 66 of the wafer 6 used for chip mounting work for the substrate 7 in advance. It is created by the chip mounting data creation processing unit 60a and written to the chip mounting data storage unit 61b.

図8(a)(b)に示すように、基板7は1つのLEDユニットに対応する複数の単位実装区画7aに区分されており、各単位実装区画7aに複数(ここでは4個)のチップ6aを実装することにより、各単位実装区画7a毎に1つのLEDユニット70が形成される。そして実装作業終了後に基板7を各単位実装区画7a毎に分割することにより、製品としての個片のLEDユニット70となる。   As shown in FIGS. 8A and 8B, the substrate 7 is divided into a plurality of unit mounting sections 7a corresponding to one LED unit, and a plurality of (here, four) chips are provided in each unit mounting section 7a. By mounting 6a, one LED unit 70 is formed for each unit mounting section 7a. Then, after the mounting operation is completed, the substrate 7 is divided into the unit mounting sections 7a, whereby the individual LED unit 70 as a product is obtained.

図7(a)(b)に示すように、基板7における単位実装区画7aの配列にしたがって、各LEDユニット70にはユニット番号67b((1)(2)(3)(4)・・・)が付されており、このユニット番号67bが特定されることにより、基板7の単位実装区画7aに実装される4個のチップ6aの組み合わせが特定される。そしてこれらのチップ6aには、ユニット番号67bの順番にしたがって一連の実装番号67aが対応して付されており、チップ実装のための素子実装作業においては、実装番号67aにしたがって順に素子実装を行うことにより、図8に示すLEDユニット70(1)(2)(3)(4)・・・が、基板7の各単位実装区画7aに順次形成される。   As shown in FIGS. 7A and 7B, each LED unit 70 has a unit number 67b ((1) (2) (3) (4)... According to the arrangement of the unit mounting sections 7a on the substrate 7. ) And the unit number 67b is specified, whereby the combination of the four chips 6a mounted on the unit mounting section 7a of the substrate 7 is specified. These chips 6a are assigned with a series of mounting numbers 67a corresponding to the order of the unit numbers 67b. In the element mounting work for chip mounting, the elements are mounted in order according to the mounting number 67a. As a result, the LED units 70 (1), (2), (3), (4), etc. shown in FIG. 8 are sequentially formed in each unit mounting section 7 a of the substrate 7.

なお、図7,図8においては、1つのLEDユニット70を構成するチップ6aにおける発光特性ランクの組み合わせの形態に応じて、2つのパターンのチップ実装データ67の例を示している。すなわち図7(a)に示すパターン1のチップ実装データ67においては、発光特性が同一ランク(ここではランクA)のチップ6aのみを組み合わせて,1つのLEDユニット70を完成させる例を示している。このような形態のチップ実装データ67を適用することにより、図8(a)に示すように、各単位実装区画7aには、全て同一の発光ランクAのチップ6aが実装される。   7 and 8 show examples of chip mounting data 67 having two patterns according to the combination of the light emission characteristic ranks in the chip 6a constituting one LED unit 70. FIG. That is, in the chip mounting data 67 of pattern 1 shown in FIG. 7A, an example is shown in which one LED unit 70 is completed by combining only the chips 6a having the same light emission characteristics (here, rank A). . By applying the chip mounting data 67 in such a form, as shown in FIG. 8A, the chips 6a having the same light emission rank A are mounted in each unit mounting section 7a.

これに対し、図7(b)に示すパターン2のチップ実装データ67においては、発光特性が異なる2つのランク,すなわち、ランクAのチップ6aとランクBのチップ6aとを同一個数だけ組み合わせて,1つのLEDユニット70を完成させる例を示している。このような形態のチップ実装データ67を適用することにより、図8(b)に示すように、各単位実装区画7aには、発光ランクAのチップ6a、発光ランクBのチップ6aがそれぞれ2個づつ実装される。   On the other hand, in the chip mounting data 67 of the pattern 2 shown in FIG. 7B, two ranks having different light emission characteristics, that is, rank A chips 6a and rank B chips 6a are combined in the same number. The example which completes one LED unit 70 is shown. By applying the chip mounting data 67 in such a form, as shown in FIG. 8B, each unit mounting section 7a includes two chips 6a of the light emission rank A and two chips 6a of the light emission rank B. Implemented one by one.

すなわち、チップ実装データ作成処理部60aは、基板7におけるチップ6aの個別の実装位置を示す実装位置情報と各実装位置に実装されるべきチップ6aの特性情報とを関連づけたチップ実装データ67を作成する処理を行う。そして実装制御部60cは、上述のマップデータ66およびチップ実装データ67に基づいて前述構成のチップ実装機構を制御することにより、部品供給ステージ3から取り出した複数のチップ6aを基板7に実装するチップ実装動作を実行する。   That is, the chip mounting data creation processing unit 60a creates chip mounting data 67 in which mounting position information indicating individual mounting positions of the chip 6a on the substrate 7 is associated with characteristic information of the chip 6a to be mounted at each mounting position. Perform the process. Then, the mounting control unit 60c controls the chip mounting mechanism configured as described above based on the map data 66 and the chip mounting data 67, thereby mounting the plurality of chips 6a taken out from the component supply stage 3 on the substrate 7. Execute the mounting operation.

そしてこのチップ実装動作において、ピックアップヘッド14が部品供給ステージ3に保持されたウェハ6からチップ6aを取り出すピックアップ動作を実行する度に、次にピックアップされるチップ6aを特定する処理がピックアップチップ決定処理部60bによって実行される。前述のように、ウェハ6におけるチップ6aの特性の分布はばらついており、また基板7の各単位実装区画7aに実装されるチップ6aについては予めその特性が指定されている。このためチップピックアップ動作においては、次にピックアップすべきチップ6aはチップ実装データ67によって規定される特性を有するチップ6a、換言すれば当該ピックアップ動作においてピックアップされるべき適格性を有する適格チップであるか否かを判定しながら、チップ実装作業を反復実行する必要がある。   In this chip mounting operation, every time the pickup head 14 performs a pickup operation to take out the chip 6a from the wafer 6 held on the component supply stage 3, the process for specifying the next chip 6a to be picked up is the pickup chip determination process. This is executed by the unit 60b. As described above, the distribution of the characteristics of the chips 6a on the wafer 6 varies, and the characteristics of the chips 6a mounted on the unit mounting sections 7a of the substrate 7 are specified in advance. For this reason, in the chip pickup operation, the next chip 6a to be picked up is the chip 6a having the characteristics defined by the chip mounting data 67, in other words, is the qualified chip having the eligibility to be picked up in the pickup operation. It is necessary to repeatedly execute the chip mounting operation while determining whether or not.

このため本実施の形態においては、ピックアップチップ決定処理部60bの機能によって、ピックアップ動作毎に、次にピックアップされるべき適格チップをマップデータ66の特性情報66dに基づいて決定し、その位置を位置情報66cによって特定するようにしている。ここでは、チップ実装データ67によって規定される特性を備え、且つピックアップヘッド14によるピックアップ動作の動作効率の改善が実現されるようなピックアップ順序を想定しつつ、ピックアップチップの決定を行う。   Therefore, in the present embodiment, the function of the pickup chip determination processing unit 60b determines the eligible chip to be picked up next for each pickup operation based on the characteristic information 66d of the map data 66, and determines the position thereof. The information 66c is specified. Here, the pick-up chip is determined while assuming a pick-up order that has characteristics defined by the chip mounting data 67 and that realizes improvement in the operation efficiency of the pick-up operation by the pick-up head 14.

すなわちピックアップチップ決定処理部60bは、まず直前に実行された動作においてチップ6aのピックアップの対象となった同一のエリア内に、次にピックアップすべき適格チップが存在するか否かをマップデータ66をサーチすることにより判定する。そして同一のエリア内に適格チップが存在するならば、当該適格チップを優先的に次にピックアップすべきチップ6aとして決定する。そして当該エリア内に適格チップが存在しない場合には、当該エリアとの近接度合いが最も高いエリア内に存在する適格チップを、次にピックアップすべきチップ6aとして決定する。このとき、当該エリアとの近接度合いを判定するために、マップデータ66に含まれているエリア近接情報66eが参照される。そしてこのようにして次にピックアップすべきとして決定されたチップ6aは、部品供給ステージ3からピックアップヘッド14によってピックアップされ、搭載ユニット19に受け渡された後、実装位置情報67cによって示される基板7の実装位置に実装される。   That is, the pick-up chip determination processing unit 60b first determines the map data 66 as to whether or not there is an eligible chip to be picked up next in the same area that was picked up by the chip 6a in the operation executed immediately before. Judgment is made by searching. If there is a qualified chip in the same area, the qualified chip is preferentially determined as the next chip 6a to be picked up. If there is no qualified chip in the area, the qualified chip present in the area having the highest degree of proximity to the area is determined as the chip 6a to be picked up next. At this time, the area proximity information 66e included in the map data 66 is referred to in order to determine the degree of proximity to the area. The chip 6a thus determined to be picked up next is picked up by the pick-up head 14 from the component supply stage 3 and transferred to the mounting unit 19, and then the substrate 7 indicated by the mounting position information 67c. Mounted at the mounting position.

機構駆動部62は、制御部60によって制御されて、部品供給ステージ3、ユニット集合ステージ4、基板保持ステージ5、実装ヘッド移動機構9、実装ヘッド11、ピックアップヘッド移動機構13、ピックアップヘッド14の各部を駆動する。認識処理部63は、第1カメラ21、第2カメラ22、部品認識カメラ23による撮像結果を認識処理する。これにより、部品供給ステージ3においてピックアップヘッド14によってチップ6aを取り出す際のチップ位置認識、基板保持ステージ5に保持された基板7にチップ6aを実装する際の基板位置認識、実装ヘッド11によって保持された状態におけるチップ6aの位置認識が行われる。操作・入力部64はタッチパネルやキーボードなどの入力装置であり、チップ実装装置1を稼働させるための操作コマンドや各種データの入力を行う。表示部65は液晶パネルなどの表示装置であり、操作・入力部64による入力操作時の案内画面や各種の報知画面の表示を行う。   The mechanism driving unit 62 is controlled by the control unit 60 to be a component supply stage 3, a unit assembly stage 4, a substrate holding stage 5, a mounting head moving mechanism 9, a mounting head 11, a pickup head moving mechanism 13, and a pickup head 14. Drive. The recognition processing unit 63 performs recognition processing on the imaging results obtained by the first camera 21, the second camera 22, and the component recognition camera 23. As a result, chip position recognition when the chip 6 a is taken out by the pickup head 14 in the component supply stage 3, substrate position recognition when the chip 6 a is mounted on the substrate 7 held on the substrate holding stage 5, and held by the mounting head 11. In this state, the position of the chip 6a is recognized. The operation / input unit 64 is an input device such as a touch panel or a keyboard, and inputs operation commands and various data for operating the chip mounting apparatus 1. The display unit 65 is a display device such as a liquid crystal panel, and displays a guidance screen and various notification screens during an input operation by the operation / input unit 64.

このチップ実装装置1は上記のように構成されており、以下チップ実装装置1によるチップ実装方法,すなわち複数のチップ6aが配列されたウェハ6からチップ6aをピックアップして取り出し、基板7の単位実装区画7aに実装するチップ実装方法について、図9のフローに則して説明する。ここでは部品供給ステージ3に保持されたウェハ6は、複数のチップ6aとしてのLED素子を一括して作り込んだ状態のLEDウェハであり、このLEDウェハにおけるLED素子の配列順序には何ら並び替え操作が行われていない。したがって、ウェハ6におけるチップ6aの特性はウェハ6の領域によって分布が不規則に偏った状態にある場合が多い。   The chip mounting apparatus 1 is configured as described above. Hereinafter, a chip mounting method by the chip mounting apparatus 1, that is, picking up and taking out the chip 6a from the wafer 6 on which a plurality of chips 6a are arranged, and unit mounting of the substrate 7 is performed. A chip mounting method to be mounted on the section 7a will be described in accordance with the flow of FIG. Here, the wafer 6 held on the component supply stage 3 is an LED wafer in which LED elements as a plurality of chips 6a are formed in a lump, and the arrangement order of the LED elements on the LED wafer is not changed at all. No operation has been performed. Therefore, the characteristics of the chip 6a on the wafer 6 are often unevenly distributed depending on the region of the wafer 6.

まずウェハ6は、チップ実装装置1に搬入される前に特性検査の対象となり、図6に示すマップデータ66、すなわちウェハ6を複数の領域に区分して設定されたエリアA1〜A16毎に当該エリアにおけるチップ6aの配列位置を示す位置情報66cとチップ6aの特性を示す特性情報66dとを関連付けたマップデータ66が予め作成される。そして作成されたマップデータ66を、記憶部61のマップデータ記憶部61aに記憶させる(ST1)(マップデータ記憶工程)。これにより、部品供給ステージ3に保持されたウェハ6からチップ6aをピックアップして基板7に実装するチップピックアップ動作が実行可能となり、ピックアップされたチップ6aを順次基板7の単位実装区画7aに実装するチップ実装動作が実行される。   First, the wafer 6 is subjected to a characteristic inspection before being carried into the chip mounting apparatus 1, and the map data 66 shown in FIG. 6, that is, the areas A1 to A16 set by dividing the wafer 6 into a plurality of regions. Map data 66 in which position information 66c indicating the arrangement position of the chips 6a in the area and characteristic information 66d indicating the characteristics of the chip 6a are associated is created in advance. The created map data 66 is stored in the map data storage unit 61a of the storage unit 61 (ST1) (map data storage step). As a result, the chip pick-up operation for picking up the chip 6a from the wafer 6 held on the component supply stage 3 and mounting it on the substrate 7 can be executed, and the picked-up chips 6a are sequentially mounted on the unit mounting section 7a of the substrate 7. Chip mounting operation is executed.

このチップ実行動作を反復実行する過程においては、ピックアップすべきチップ6aを決定する処理がピックアップチップ決定処理部60bによって実行される。すなわち、1つのチップピックアップ動作において一のチップ6aを一のエリアからピックアップした後に、次にピックアップすべきチップ6aをマップデータ66に規定された特性情報66dに基づいて決定する(ST2)(ピックアップチップ決定工程)。本実施の形態においては、チップ6aはLED素子であり、ピックアップチップ決定工程において、特性情報66dに示される発光特性のランク分けに基づいて特定されるLED素子を適格チップとして決定するようにしている。   In the process of repeatedly executing this chip execution operation, the process of determining the chip 6a to be picked up is executed by the pickup chip determination processing unit 60b. That is, after one chip 6a is picked up from one area in one chip pickup operation, the next chip 6a to be picked up is determined based on the characteristic information 66d defined in the map data 66 (ST2) (Pickup chip) Decision process). In the present embodiment, the chip 6a is an LED element, and in the pickup chip determination step, the LED element specified based on the ranking of the light emission characteristics indicated in the characteristic information 66d is determined as a qualified chip. .

ピックアップチップ決定工程では、次にピックアップされるチップ6aとしての適格性を有する適格チップ、すなわちチップ実装データ67の特性情報67dにて規定される特性(発光特性ランク)に該当するチップ6aをマップデータ66を参照してサーチする。このとき、ピックアップヘッド14をウェハ6に対して相対移動させるピックアップ動作の作業効率を極力向上させるため、ウェハ6の端から端までの相対移動を反復実行する無駄な動作時間を削減することを目的として、以下のような方法で次にピックアップされるチップ6aを決定する。   In the pick-up chip determination step, map data is obtained from the qualified chip having the qualification as the next chip 6a to be picked up, that is, the chip 6a corresponding to the characteristic (light emission characteristic rank) specified by the characteristic information 67d of the chip mounting data 67. Search with reference to 66. At this time, in order to improve the working efficiency of the pick-up operation for moving the pick-up head 14 relative to the wafer 6 as much as possible, the purpose is to reduce useless operation time for repeatedly executing the relative movement from end to end of the wafer 6. Then, the chip 6a to be picked up next is determined by the following method.

まず同一のエリア内に適格チップが存在するか否かを判断する(ST3)。ここで、YESならば、すなわち同一のエリア内に適格チップが存在するならば、当該適格チップを次にピックアップすべきチップ6aとして決定する(ST4)。またNOならば、すなわち同一のエリア内に適格チップが存在しないならば、当該エリアとの近接度合いが最も高いエリア内に存在する適格チップを、次にピックアップすべきチップ6aとして決定する(ST5)。ここで、近接度合いの判断は、マップデータ66に含まれるエリア近接情報66eに基づいて行われる。すなわちエリア近接情報66eを参照して、近接順位66fが高い順にエリア内のチップ6aをサーチし、これらの中から当該エリアとの近接度合いが最も高いエリア内に存在する適格チップを見出す。   First, it is determined whether or not a qualified chip exists in the same area (ST3). Here, if YES, that is, if there is a qualified chip in the same area, the qualified chip is determined as the chip 6a to be picked up next (ST4). If NO, that is, if there is no qualified chip in the same area, the qualified chip existing in the area having the highest degree of proximity to the area is determined as the next chip 6a to be picked up (ST5). . Here, the determination of the proximity degree is performed based on the area proximity information 66e included in the map data 66. That is, referring to the area proximity information 66e, the chip 6a in the area is searched in descending order of the proximity rank 66f, and a qualified chip existing in the area having the highest degree of proximity to the area is found from these.

次いで上述のピックアップチップ決定工程において決定された適格チップを、位置情報66cに基づいてピックアップする(ST6)(ピックアップ実行工程)。すなわち、部品供給ステージ3に保持されたウェハ6から、ピックアップヘッド14によってチップ6aをピックアップし、ピックアップヘッド14を上下反転させながら部品受渡し位置[P2]に移動させ、ここで保持したチップ6aを実装ヘッド11の搭載ユニット19に受け渡す。   Next, the qualified chip determined in the above-described pickup chip determination step is picked up based on the position information 66c (ST6) (pickup execution step). That is, the chip 6a is picked up by the pickup head 14 from the wafer 6 held on the component supply stage 3, and the pickup head 14 is moved up and down to the component delivery position [P2], and the chip 6a held here is mounted. Delivered to the mounting unit 19 of the head 11.

そしてピックアップしたチップ6aを基板7に実装する(ST7)。すなわち、実装ヘッド11を実装作業位置[P3]に移動させ、搭載ユニット19を下降させることにより、保持したチップ6aを基板7においてチップ実装データ67に示すユニット番号67bにて特定される単位実装区画7aのチップ実装位置に実装する。そしてこのチップ実装動作を基板7における全ての単位実装区画7aについて反復実行することにより、1つの基板7を対象としたチップ実装作業を完了する。   The picked-up chip 6a is mounted on the substrate 7 (ST7). That is, by moving the mounting head 11 to the mounting work position [P3] and lowering the mounting unit 19, the unit mounting section specified by the unit number 67b indicated by the chip mounting data 67 on the substrate 7 is held on the substrate 7. 7a is mounted at the chip mounting position. Then, the chip mounting operation for one substrate 7 is completed by repeatedly executing this chip mounting operation for all the unit mounting sections 7 a on the substrate 7.

上記説明したように、本実施の形態に示すチップ実装におけるチップピックアップ作業においては、まず、部品供給ステージ3に保持されたウェハ6を複数に区分して設定されたエリア毎に当該エリアにおけるチップ6aの配列位置を示す位置情報とチップ6aの特性を示す特性情報66dとを関連付けたマップデータ66を記憶させておくようにしている。   As described above, in the chip pickup operation in the chip mounting shown in the present embodiment, first, the chip 6a in the area is set for each area set by dividing the wafer 6 held on the component supply stage 3 into a plurality of areas. The map data 66 in which the position information indicating the array position and the characteristic information 66d indicating the characteristics of the chip 6a are associated with each other is stored.

そしてチップピックアップ動作の実行過程では、一のチップ6aを一のエリアからピックアップした後に、次にピックアップすべきチップ6aを特性情報66dに基づいて決定するピックアップチップ決定工程において、次にピックアップされるチップ6aとしての適格性を有する適格チップをマップデータ66を参照してサーチして、同一のエリア内に存在する適格チップを優先的に次にピックアップすべきチップとして決定し、当該エリア内に適格チップが存在しない場合には、当該エリアとの近接度合いが最も高いエリア内に存在する適格チップを、次にピックアップすべきチップとして決定するようにしている。   In the execution process of the chip pick-up operation, after picking up one chip 6a from one area, the next chip to be picked up in the pick-up chip determination step of determining the next chip 6a to be picked up based on the characteristic information 66d. The qualified chip having the qualification as 6a is searched with reference to the map data 66, and the qualified chip existing in the same area is preferentially determined as the next chip to be picked up. In the case where no is present, a qualified chip existing in an area having the highest degree of proximity to the area is determined as a chip to be picked up next.

これにより、従来技術において予め定められたサーチ経路にしたがってサーチを実行する場合に生じていた無駄な時間、すなわちピックアップヘッド14をウェハ6に対して相対移動させるピックアップ動作において、ウェハ6の端から端までの相対移動を反復実行する無駄な動作時間を削減して、チップ6aのピックアップ動作の作業効率を向上させることができる。一般に、ウェハ6において同一特性のチップ6aは近接した特定領域に偏在する傾向があることから、特に図7(a)に示すチップ実装データ67のパターン1のように、同一特性のチップ6aを連続してピックアップする場合において、この作業効率の改善効果は顕著である。   Thus, in the pick-up operation in which the pick-up head 14 is moved relative to the wafer 6 in a wasteful time that occurs when a search is performed according to a predetermined search path in the prior art, that is, from the end of the wafer 6 to the end. Thus, it is possible to reduce the useless operation time for repeatedly executing the relative movement until the work efficiency of the pickup operation of the chip 6a is improved. In general, since the chips 6a having the same characteristics in the wafer 6 tend to be unevenly distributed in specific areas close to each other, the chips 6a having the same characteristics are continuously connected, particularly as in the pattern 1 of the chip mounting data 67 shown in FIG. In the case of picking up, the effect of improving the working efficiency is remarkable.

なお上述の実施の形態では、チップ6aがLED素子であって特性情報がLED素子の発光特性ランクである例を示したが、本発明はこのような例には限定されず、複数のチップ6aが規則配列で作り込まれたウェハ6から、チップ6aを特性情報に基づいて順次ピックアップする形態であれば、本発明を適用することができる。例えば、複数の半導体素子が作り込まれた半導体ウェハから、特性情報としての半導体素子の良否判定情報に基づいて半導体素子を順次ピックアップする場合も本発明の適用対象となる。   In the above-described embodiment, the example in which the chip 6a is an LED element and the characteristic information is the light emission characteristic rank of the LED element is shown. However, the present invention is not limited to such an example, and a plurality of chips 6a is used. The present invention can be applied as long as the chips 6a are sequentially picked up from the wafer 6 formed in a regular arrangement based on the characteristic information. For example, the present invention is also applicable to a case where semiconductor elements are picked up sequentially from a semiconductor wafer in which a plurality of semiconductor elements are built based on the quality determination information of the semiconductor elements as characteristic information.

本発明のチップピックアップ方法およびチップ実装方法ならびにチップ実装装置は、作業効率の向上を実現することができるという効果を有し、LED素子などのチップをウェハから取り出して基板に実装する分野に利用可能である。   INDUSTRIAL APPLICABILITY The chip pickup method, the chip mounting method, and the chip mounting apparatus according to the present invention have an effect of improving work efficiency, and can be used in the field of taking chips such as LED elements from a wafer and mounting them on a substrate. It is.

1 チップ実装装置
3 部品供給ステージ
4 ユニット集合ステージ
5 基板保持ステージ
6 ウェハ
6a チップ
7 基板
7a 単位実装区画
9 実装ヘッド移動機構
11 実装ヘッド
13 ピックアップヘッド移動機構
14 ピックアップヘッド
[P1] ピックアップ作業位置
[P2] 部品受渡し位置
[P3] 実装作業位置
DESCRIPTION OF SYMBOLS 1 Chip mounting apparatus 3 Component supply stage 4 Unit assembly stage 5 Substrate holding stage 6 Wafer 6a Chip 7 Substrate 7a Unit mounting section 9 Mounting head moving mechanism 11 Mounting head 13 Pickup head moving mechanism 14 Pickup head [P1] Pickup work position [P2 ] Parts delivery position [P3] Mounting work position

Claims (4)

複数のチップが配列されたウェハからチップをピックアップするチップのピックアップ方法であって、
前記ウェハを複数の領域に区分して設定されたエリア毎に当該エリアにおける前記チップの配列位置を示す位置情報と前記チップの特性を示す特性情報と当該エリアと他の複数のエリアとの近接度合いを示すエリア近接情報を関連付けたマップデータを記憶させるマップデータ記憶工程と、
一の前記チップを一の前記エリアからピックアップした後に、次にピックアップすべきチップを前記特性情報に基づいて決定するピックアップチップ決定工程と、
前記ピックアップチップ決定工程において決定されたチップを前記位置情報に基づいてピックアップするピックアップ実行工程とを含み、
前記ピックアップチップ決定工程において、次にピックアップされるチップとしての適格性を有する適格チップを前記マップデータを参照してサーチして、
同一の前記エリア内に存在する前記適格チップを優先的に次にピックアップすべきチップとして決定し、
当該エリア内に前記適格チップが存在しない場合には、前記エリア近接情報に基づいて当該エリアとの近接度合いを判断し、当該エリアとの近接度合いが最も高いエリア内に存在する前記適格チップを、次にピックアップすべきチップとして決定することを特徴とするチップピックアップ方法。
A chip pickup method for picking up a chip from a wafer on which a plurality of chips are arranged,
For each area set by dividing the wafer into a plurality of areas, position information indicating the arrangement position of the chips in the area, characteristic information indicating the characteristics of the chip, and the degree of proximity between the area and other areas A map data storage step for storing map data associated with area proximity information indicating :
A pickup chip determination step of determining a chip to be picked up next based on the characteristic information after picking up one chip from the one area;
A pickup execution step of picking up the chip determined in the pickup chip determination step based on the position information,
In the pickup chip determination step, a qualified chip having a qualification as a chip to be picked up next is searched with reference to the map data,
Determining the eligible chips present in the same area preferentially as the next chip to be picked up;
When the qualified chip does not exist in the area, the proximity degree to the area is determined based on the area proximity information, and the qualified chip is present in the area having the highest proximity degree to the area. A chip pick-up method characterized in that it is determined as a chip to be picked up next.
前記チップはLED素子であって、前記特性情報は前記LED素子の発光特性を個別にランク分けした発光特性情報であり、
前記ピックアップチップ決定工程において、前記ランク分けに基づいて特定されるLED素子を前記適格チップとして決定することを特徴とする請求項1記載のチップピックアップ方法。
The chip is an LED element, and the characteristic information is light emission characteristic information obtained by individually ranking the light emission characteristics of the LED elements,
In the pickup chip determination step, according to claim 1 Symbol placement of the chip pickup method and determining the LED element specified based on the ranking as the qualifying chips.
複数のチップが配列されたウェハからチップをピックアップして基板に実装するチップ実装方法であって、
前記ウェハを複数に区分して設定されたエリア毎に当該エリアにおける前記チップの配列位置を示す位置情報と前記チップの特性を示す特性情報と当該エリアと他の複数のエリアとの近接度合いを示すエリア近接情報を関連付けたマップデータを記憶させるマップデータ記憶工程と、
一の前記チップを一の前記エリアからピックアップした後に、次にピックアップすべきチップを前記特性情報に基づいて決定するピックアップチップ決定工程と、
前記ピックアップチップ決定工程において決定されたチップを前記位置情報に基づいてピックアップするピックアップ実行工程と、
ピックアップした前記チップを前記基板に実装するチップ実装工程とを含み、
前記ピックアップチップ決定工程において、次にピックアップされるチップとしての適格性を有する適格チップを前記マップデータを参照してサーチして、
同一の前記エリア内に存在する前記適格チップを優先的に次にピックアップすべきチップとして決定し、
当該エリア内に前記適格チップが存在しない場合には、前記エリア近接情報に基づいて当該エリアとの近接度合いを判断し、当該エリアとの近接度合いが最も高いエリア内に存在する前記適格チップを、次にピックアップすべきチップとして決定することを特徴とするチップ実装方法。
A chip mounting method for picking up a chip from a wafer on which a plurality of chips are arranged and mounting the chip on a substrate,
For each area set by dividing the wafer into a plurality of areas, the position information indicating the arrangement position of the chips in the area, the characteristic information indicating the characteristics of the chip, and the degree of proximity between the area and other areas A map data storage step for storing map data associated with area proximity information ;
A pickup chip determination step of determining a chip to be picked up next based on the characteristic information after picking up one chip from the one area;
A pickup execution step of picking up the chip determined in the pickup chip determination step based on the position information;
A chip mounting step of mounting the picked-up chip on the substrate,
In the pickup chip determination step, a qualified chip having a qualification as a chip to be picked up next is searched with reference to the map data,
Determining the eligible chips present in the same area preferentially as the next chip to be picked up;
When the qualified chip does not exist in the area, the proximity degree to the area is determined based on the area proximity information, and the qualified chip is present in the area having the highest proximity degree to the area. Next, the chip mounting method is characterized in that it is determined as a chip to be picked up.
複数のチップが配列されたウェハからチップをピックアップして基板に実装するチップ実装装置であって、
前記ウェハを水平姿勢で保持するウェハ保持部と、
前記基板を位置決めして保持する基板保持部と、
前記ウェハから前記チップをピックアップして前記基板保持部に保持された基板に移送搭載するチップ実装機構と、
前記ウェハを複数に区分して設定されたエリア毎に当該エリアにおける前記チップの配列位置を示す位置情報と前記チップの特性を示す特性情報と当該エリアと他の複数のエリアとの近接度合いを示すエリア近接情報を関連付けたマップデータを記憶するマップデータ記憶部と、
一の前記チップを一の前記エリアからピックアップした後に、次にピックアップすべきチップを前記特性情報に基づいて決定するピックアップチップ決定処理部と、
前記チップ実装機構を制御することにより、前記ピックアップチップ決定処理部により決定されたチップを前記位置情報に基づいてピックアップして前記基板に実装する実装制御部とを備え、
前記ピックアップチップ決定処理部は、次にピックアップされるチップとしての適格性を有する適格チップを前記マップデータを参照してサーチして、
同一の前記エリア内に存在する前記適格チップを優先的に次にピックアップすべきチップとして決定し、
当該エリア内に前記適格チップが存在しない場合には、前記エリア近接情報に基づいて当該エリアとの近接度合いを判断し、当該エリアとの近接度合いが最も高いエリア内に存在する前記適格チップを、次にピックアップすべきチップとして決定することを特徴とするチップ実装装置。
A chip mounting apparatus for picking up a chip from a wafer on which a plurality of chips are arranged and mounting the chip on a substrate,
A wafer holding unit for holding the wafer in a horizontal posture;
A substrate holder for positioning and holding the substrate;
A chip mounting mechanism for picking up the chip from the wafer and transferring and mounting it on the substrate held by the substrate holding unit;
For each area set by dividing the wafer into a plurality of areas, the position information indicating the arrangement position of the chips in the area, the characteristic information indicating the characteristics of the chip, and the degree of proximity between the area and other areas A map data storage unit for storing map data associated with area proximity information ;
A pickup chip determination processing unit for determining a chip to be picked up next based on the characteristic information after picking up one chip from the one area;
By controlling the chip mounting mechanism, a mounting control unit that picks up the chip determined by the pickup chip determination processing unit based on the position information and mounts it on the substrate, and
The pickup chip determination processing unit searches for qualified chips having eligibility as chips to be picked up next with reference to the map data,
Determining the eligible chips present in the same area preferentially as the next chip to be picked up;
When the qualified chip does not exist in the area, the proximity degree to the area is determined based on the area proximity information, and the qualified chip is present in the area having the highest proximity degree to the area. A chip mounting apparatus characterized in that it is determined as a chip to be picked up next.
JP2011161677A 2011-07-25 2011-07-25 Chip pickup method, chip mounting method, and chip mounting apparatus Active JP5617787B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011161677A JP5617787B2 (en) 2011-07-25 2011-07-25 Chip pickup method, chip mounting method, and chip mounting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011161677A JP5617787B2 (en) 2011-07-25 2011-07-25 Chip pickup method, chip mounting method, and chip mounting apparatus

Publications (2)

Publication Number Publication Date
JP2013026537A JP2013026537A (en) 2013-02-04
JP5617787B2 true JP5617787B2 (en) 2014-11-05

Family

ID=47784499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011161677A Active JP5617787B2 (en) 2011-07-25 2011-07-25 Chip pickup method, chip mounting method, and chip mounting apparatus

Country Status (1)

Country Link
JP (1) JP5617787B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6209607B2 (en) * 2013-06-24 2017-10-04 富士機械製造株式会社 Component mounting system and component mounting method
JP6391225B2 (en) * 2013-09-13 2018-09-19 ファスフォードテクノロジ株式会社 Flip chip bonder and flip chip bonding method
CN107432118B (en) * 2015-03-30 2019-10-25 株式会社富士 Apparatus for management of information and approaches to IM
JP6828223B2 (en) * 2016-02-04 2021-02-10 株式会社Fuji Mounting device
EP3723115B1 (en) * 2017-12-07 2023-06-14 Fuji Corporation Information management device and information management method
KR102782924B1 (en) * 2018-07-23 2025-03-19 삼성전자주식회사 Electronic apparatus including led transmission device and controlling method thereof
KR102493189B1 (en) * 2018-10-09 2023-01-30 야마하하쓰도키 가부시키가이샤 component mounting device
CN112992752B (en) * 2021-03-04 2023-01-13 深圳源明杰科技股份有限公司 Wafer map display method, system, equipment and storage medium
CN113488402B (en) * 2021-07-02 2024-02-13 先进光电器材(深圳)有限公司 Method for solidifying and finding crystals in different wave bands
DE102022204077A1 (en) * 2022-04-27 2023-11-02 Robert Bosch Gesellschaft mit beschränkter Haftung Method for determining a picking order for a semiconductor assembly device
CN115083958B (en) * 2022-05-25 2023-04-25 深圳新益昌科技股份有限公司 Method for sucking wafer and electronic equipment
CN115831814B (en) * 2022-11-22 2024-07-05 深圳新益昌科技股份有限公司 Wafer searching method, system, equipment and readable storage medium
EP4435837A1 (en) * 2023-03-20 2024-09-25 Nexperia B.V. Pick-and-place apparatus and method
CN117790379B (en) * 2024-02-27 2024-04-26 深圳市金创图电子设备有限公司 Double-station mini chip moving control system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575345A (en) * 1980-06-13 1982-01-12 Hitachi Ltd Isolating and picking up method for pellet
JP2537971B2 (en) * 1988-06-17 1996-09-25 松下電器産業株式会社 Electronic component mounting device
JPH0821601B2 (en) * 1988-12-26 1996-03-04 株式会社東芝 Die bonding method for semiconductor pellets

Also Published As

Publication number Publication date
JP2013026537A (en) 2013-02-04

Similar Documents

Publication Publication Date Title
JP5617787B2 (en) Chip pickup method, chip mounting method, and chip mounting apparatus
TWI267956B (en) Electronic component mounting apparatus and electronic component mounting method
US8991681B2 (en) Die bonder and bonding method
JP5789681B2 (en) Electronic component mounting apparatus and electronic component mounting method
JP4811073B2 (en) Electronic component mounting apparatus and electronic component mounting method
US6842974B1 (en) Component mounting method and component mounting apparatus
CN1772428A (en) Laser processing machine and method
KR20200109044A (en) Chip ejecting apparatus
JP2012134303A (en) Electronic component attachment device, and electronic component attachment method
JP4622980B2 (en) Electronic component mounting apparatus and electronic component mounting method
JP5745104B2 (en) Electronic component transfer apparatus and electronic component transfer method
JP6855148B2 (en) Parts mounting machine, parts inspection method, parts inspection program, recording medium
JPWO2007026433A1 (en) Work handling device
CN103766016A (en) Electronic component mounting device and electronic component mounting method
JP2010135363A (en) Component mounting apparatus and tool arrangement data preparing method for the same
CN1673765A (en) Line defect detection and maintenance equipment and method
US20120246929A1 (en) Component mounting device and substrate manufacturing method
KR101471900B1 (en) Substrate processing apparatus
JP5610123B2 (en) Dicing machine
JP6114921B2 (en) Component mounting system and component mounting method
KR101422401B1 (en) Apparatus for bonding light-emitting device chips
JP5688558B2 (en) LED unit manufacturing apparatus and LED unit manufacturing method
CN113199135B (en) SIC wafer invisible processing method
JP2003273166A (en) Electronic component mounting apparatus and electronic component mounting method
JP4992934B2 (en) Chip inspection apparatus and chip inspection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130726

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130807

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140417

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

R151 Written notification of patent or utility model registration

Ref document number: 5617787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151