JP5591384B2 - Wiring circuit board and manufacturing method thereof - Google Patents
Wiring circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- JP5591384B2 JP5591384B2 JP2013167412A JP2013167412A JP5591384B2 JP 5591384 B2 JP5591384 B2 JP 5591384B2 JP 2013167412 A JP2013167412 A JP 2013167412A JP 2013167412 A JP2013167412 A JP 2013167412A JP 5591384 B2 JP5591384 B2 JP 5591384B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- lead wire
- wiring pattern
- linear
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000007747 plating Methods 0.000 claims description 215
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 166
- 239000004020 conductor Substances 0.000 claims description 12
- 239000000725 suspension Substances 0.000 description 48
- 238000000034 method Methods 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 9
- 230000002238 attenuated effect Effects 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、配線回路基板およびその製造方法に関する。 The present invention relates to a printed circuit board and a method for manufacturing the same.
配線回路基板の製造時には、基板上にサブトラクティブ法等により導体パターンが配線パターンとして形成される。また、導体パターンの一部に電解めっきを施すことにより接続端子が形成される。電解めっきを行うためには、導体パターンに給電を行う必要がある。そのため、導体パターンの形成時に、接続端子を形成すべき部分から基板上の一端部まで延びる給電用の配線部(以下、めっき用リード線と呼ぶ)が形成される。このめっき用リード線から導体パターンに給電が行われる。 At the time of manufacturing the printed circuit board, a conductor pattern is formed on the board as a wiring pattern by a subtractive method or the like. Moreover, a connection terminal is formed by electroplating a part of conductor pattern. In order to perform electroplating, it is necessary to supply power to the conductor pattern. Therefore, when the conductor pattern is formed, a power supply wiring portion (hereinafter referred to as a plating lead wire) extending from a portion where the connection terminal is to be formed to one end portion on the substrate is formed. Power is supplied to the conductor pattern from the lead wire for plating.
例えば、特許文献1によれば、半導体装置に用いられるBGA(Ball Grid Array)と呼ばれる配線回路基板を製造する場合、サブトラクティブ法により形成された導体パターンのボンディングパッド上に電解ニッケルめっきおよび電解金めっきが施されることにより接続端子が形成される。
For example, according to
基板上のボンディングパッドから基板上の一端部まで延びるめっき用リード線が外部のめっき用電極と電気的に接続されることにより給電が行われる。そして、ボンディングパッド上に電解ニッケルめっきが行われた後、電解金めっきが行われる。 Power is supplied by electrically connecting a plating lead wire extending from a bonding pad on the substrate to one end on the substrate with an external plating electrode. Then, after electrolytic nickel plating is performed on the bonding pad, electrolytic gold plating is performed.
しかしながら、上記方法では、電解めっきが終了した後もめっき用リード線が不要な部分として配線回路基板上に残存する。配線回路基板の接続端子に他の電子回路が接続された状態で、導体パターンを電気信号が伝送される場合、上記のめっき用リード線は伝送線路から枝分かれしたスタブとなる。このようなスタブでは、特定の周波数で共振が起こる。それにより、電気信号の特定の周波数成分が減衰する。その結果、電気信号の波形が鈍る等の不都合が生じる場合がある。 However, in the above method, the lead wire for plating remains on the printed circuit board as an unnecessary portion even after the electrolytic plating is completed. When an electrical signal is transmitted through the conductor pattern in a state where another electronic circuit is connected to the connection terminal of the printed circuit board, the lead wire for plating is a stub branched from the transmission line. In such a stub, resonance occurs at a specific frequency. Thereby, a specific frequency component of the electric signal is attenuated. As a result, inconveniences such as a dull waveform of the electric signal may occur.
めっき用リード線は電解めっきの終了後には不要である。そこで、電解めっきの終了後に、めっき用リード線を除去することも考えられる。しかしながら、めっき用リード線を除去する工程が必要となるため製造コストが増加する。 The lead wire for plating is unnecessary after the completion of the electrolytic plating. Therefore, it is conceivable to remove the lead wire for plating after the end of electrolytic plating. However, since a process for removing the lead wire for plating is required, the manufacturing cost increases.
本発明の目的は、めっき用リード線が電気信号の波形に与える影響が低減された配線回路基板およびその製造方法を提供することである。 An object of the present invention is to provide a printed circuit board in which an influence of a lead wire for plating on a waveform of an electric signal is reduced, and a manufacturing method thereof.
[1]本発明
(1)第1の発明に係る配線回路基板は、ベース絶縁層と、ベース絶縁層上に形成される配線パターンと、配線パターンの一端部に設けられる第1の端子部と、配線パターンの他端部に設けられる第2の端子部と、配線パターンの第1の端子部から延びるようにベース絶縁層上に形成されるめっき用リード線と、第1および第2の端子部を除く配線パターンの部分を覆うようにベース絶縁層上に設けられるカバー絶縁層と、第1の端子部上に形成されるめっき層とを備え、めっき用リード線は、第1の端子部から延びる第1の線状部と、第1の線状部から分岐して延びる複数の第2の線状部とを含むものである。
その配線回路基板においては、ベース絶縁層上に、配線パターン、配線パターンの一端部および他端部に設けられる第1および第2の端子部、ならびに第1の端子部から延びるめっき用リード線が形成される。この場合、めっき用リード線が、複数の線状部に分岐するように形成される。
配線パターンを通して電気信号が伝送される場合、めっき用リード線が複数の線状部に分岐することにより、めっき用リード線における共振周波数が低くなる。
そのため、めっき用リード線における共振周波数を配線パターンにより伝送される電気信号の周波数よりも低くすることができる。それにより、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線での共振による電気信号の波形の鈍りを抑制することができる。
また、配線回路基板のレイアウト上の制約からめっき用リード線の長さに制限がある場合でも、めっき用リード線を分岐させることにより、めっき用リード線の長さを調整することなくめっき用リード線における共振周波数を電気信号の周波数よりも低くすることができる。
(2)第2の発明に係る配線回路基板の製造方法は、ベース絶縁層上に、配線パターン、配線パターンの一端部に設けられる第1の端子部、配線パターンの他端部に設けられる第2の端子部、および配線パターンの第1の端子部から延びるめっき用リード線を含む導体パターンを形成する工程と、第1および第2の端子部を除く配線パターンの部分を覆うようにベース絶縁層上にカバー絶縁層を形成する工程と、めっき用リード線を通して配線パターンに給電することにより第1の端子部上にめっき層を形成する工程とを備え、めっき用リード線は、第1の端子部から延びる第1の線状部と、第1の線状部から分岐して延びる複数の第2の線状部とを含むものである。
その配線回路基板の製造方法においては、ベース絶縁層上に、配線パターン、配線パターンの一端部および他端部に設けられる第1および第2の端子部、ならびに第1の端子部から延びるめっき用リード線を含む導体パターンが形成される。この場合、めっき用リード線が、複数の線状部に分岐するように形成される。めっき用リード線を通して配線パターンに給電されることにより、端子部上にめっき層が形成される。
このように製造された配線回路基板において、配線パターンを通して電気信号が伝送される場合、めっき用リード線が複数の線状部に分岐することにより、めっき用リード線における共振周波数が低くなる。
そのため、めっき用リード線における共振周波数を配線パターンにより伝送される電気信号の周波数よりも低くすることができる。それにより、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線での共振による電気信号の波形の鈍りを抑制することができる。
また、配線回路基板のレイアウト上の制約からめっき用リード線の長さに制限がある場合でも、めっき用リード線を分岐させることにより、めっき用リード線の長さを調整することなくめっき用リード線における共振周波数を電気信号の周波数よりも低くすることができる。
[2]参考形態
(1)第1の参考形態に係る配線回路基板は、絶縁層と、絶縁層上に形成される配線パターンと、配線パターンの一部に設けられる端子部と、配線パターンから延びるように絶縁層上に形成されるめっき用リード線とを備え、めっき用リード線は、複数の線状部に分岐するものである。
[1] The present invention
(1) A printed circuit board according to a first invention includes a base insulating layer, a wiring pattern formed on the base insulating layer, a first terminal portion provided at one end of the wiring pattern, and the wiring pattern. 2nd terminal part provided in an edge part, the lead wire for plating formed on a base insulating layer so that it may extend from the 1st terminal part of a wiring pattern, and a wiring pattern except a 1st and 2nd terminal part A cover insulating layer provided on the base insulating layer so as to cover the portion and a plating layer formed on the first terminal portion, wherein the plating lead wire extends from the first terminal portion. It includes a linear part and a plurality of second linear parts extending from the first linear part.
In the printed circuit board, a wiring pattern, first and second terminal portions provided at one end portion and the other end portion of the wiring pattern, and a plating lead wire extending from the first terminal portion are formed on the base insulating layer. It is formed. In this case, the plating lead wire is formed to branch into a plurality of linear portions.
When an electrical signal is transmitted through the wiring pattern, the plating lead wire is branched into a plurality of linear portions, so that the resonance frequency of the plating lead wire is lowered.
Therefore, the resonance frequency in the lead wire for plating can be made lower than the frequency of the electric signal transmitted by the wiring pattern. Thereby, the influence which the resonance in the lead wire for plating has on the waveform of the electric signal can be reduced. As a result, it is possible to suppress the dullness of the waveform of the electric signal due to resonance in the lead wire for plating.
In addition, even if the length of the lead wire for plating is limited due to restrictions on the layout of the printed circuit board, the lead for plating can be made without adjusting the length of the lead wire for plating by branching the lead wire for plating. The resonant frequency in the line can be made lower than the frequency of the electrical signal.
(2) According to a second aspect of the present invention, there is provided a printed circuit board manufacturing method comprising: a wiring pattern; a first terminal provided at one end of the wiring pattern; and a second terminal provided at the other end of the wiring pattern on the insulating base layer. And a step of forming a conductor pattern including a lead wire for plating extending from the first terminal portion of the wiring pattern and the first terminal portion of the wiring pattern, and base insulation so as to cover a portion of the wiring pattern excluding the first and second terminal portions A step of forming a cover insulating layer on the layer, and a step of forming a plating layer on the first terminal portion by supplying power to the wiring pattern through the lead wire for plating. It includes a first linear portion extending from the terminal portion and a plurality of second linear portions extending from the first linear portion.
In the method for manufacturing a printed circuit board, on a base insulating layer, a wiring pattern, first and second terminal portions provided at one end and the other end of the wiring pattern, and plating for extending from the first terminal portion A conductor pattern including lead wires is formed. In this case, the plating lead wire is formed to branch into a plurality of linear portions. By supplying power to the wiring pattern through the lead wire for plating, a plating layer is formed on the terminal portion.
In the printed circuit board manufactured in this way, when an electrical signal is transmitted through the wiring pattern, the plating lead wire branches into a plurality of linear portions, so that the resonance frequency of the plating lead wire is lowered.
Therefore, the resonance frequency in the lead wire for plating can be made lower than the frequency of the electric signal transmitted by the wiring pattern. Thereby, the influence which the resonance in the lead wire for plating has on the waveform of the electric signal can be reduced. As a result, it is possible to suppress the dullness of the waveform of the electric signal due to resonance in the lead wire for plating.
In addition, even if the length of the lead wire for plating is limited due to restrictions on the layout of the printed circuit board, the lead for plating can be made without adjusting the length of the lead wire for plating by branching the lead wire for plating. The resonant frequency in the line can be made lower than the frequency of the electrical signal.
[2] Reference Form (1) A printed circuit board according to a first reference form includes an insulating layer, a wiring pattern formed on the insulating layer, a terminal portion provided in a part of the wiring pattern, and a wiring pattern. The lead wire for plating formed on the insulating layer so as to extend, and the lead wire for plating branches into a plurality of linear portions.
その配線回路基板においては、絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード線が形成される。この場合、めっき用リード線が、複数の線状部に分岐するように形成される。 In the printed circuit board, a wiring pattern, a terminal portion provided in a part of the wiring pattern, and a lead wire for plating extending from the wiring pattern are formed on the insulating layer. In this case, the plating lead wire is formed to branch into a plurality of linear portions.
配線パターンを通して電気信号が伝送される場合、めっき用リード線が複数の線状部に分岐することにより、めっき用リード線における共振周波数が低くなる。 When an electrical signal is transmitted through the wiring pattern, the plating lead wire is branched into a plurality of linear portions, so that the resonance frequency of the plating lead wire is lowered.
そのため、めっき用リード線における共振周波数を配線パターンにより伝送される電気信号の周波数よりも低くすることができる。それにより、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線での共振による電気信号の波形の鈍りを抑制することができる。 Therefore, the resonance frequency in the lead wire for plating can be made lower than the frequency of the electric signal transmitted by the wiring pattern. Thereby, the influence which the resonance in the lead wire for plating has on the waveform of the electric signal can be reduced. As a result, it is possible to suppress the dullness of the waveform of the electric signal due to resonance in the lead wire for plating.
また、配線回路基板のレイアウト上の制約からめっき用リード線の長さに制限がある場合でも、めっき用リード線を分岐させることにより、めっき用リード線の長さを調整することなくめっき用リード線における共振周波数を電気信号の周波数よりも低くすることができる。 In addition, even if the length of the lead wire for plating is limited due to restrictions on the layout of the printed circuit board, the lead for plating can be made without adjusting the length of the lead wire for plating by branching the lead wire for plating. The resonant frequency in the line can be made lower than the frequency of the electrical signal.
(2)めっき用リード線は、配線パターンから延びる第3の線状部と、第3の線状部から分岐して延びる複数の第4の線状部とを含んでもよい。 (2) The lead wire for plating may include a third linear portion extending from the wiring pattern and a plurality of fourth linear portions extending from the third linear portion.
この場合、めっき用リード線の配置スペースの増大を抑制しつつめっき用リード線における共振周波数を低くすることができる。 In this case, it is possible to reduce the resonance frequency of the plating lead wire while suppressing an increase in the arrangement space of the plating lead wire.
(3)第2の参考形態に係る配線回路基板の製造方法は、絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード線を含む導体パターンを形成する工程と、めっき用リード線を通して配線パターンに給電することにより端子部上にめっき層を形成する工程とを備え、導体パターンを形成する工程において、めっき用リード線を複数の線状部に分岐させるものである。 (3) In the method for manufacturing a printed circuit board according to the second embodiment , a conductive pattern including a wiring pattern, a terminal portion provided in a part of the wiring pattern, and a lead wire for plating extending from the wiring pattern is formed on the insulating layer. Forming a plating layer on the terminal portion by supplying power to the wiring pattern through the lead wire for plating, and in the step of forming the conductor pattern, the lead wire for plating is formed into a plurality of linear portions. It is to be branched.
その配線回路基板の製造方法においては、絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード線を含む導体パターンが形成される。この場合、めっき用リード線が、複数の線状部に分岐するように形成される。めっき用リード線を通して配線パターンに給電されることにより、端子部上にめっき層が形成される。 In the method for manufacturing a printed circuit board, a conductor pattern including a wiring pattern, a terminal portion provided in a part of the wiring pattern, and a lead wire for plating extending from the wiring pattern is formed on the insulating layer. In this case, the plating lead wire is formed to branch into a plurality of linear portions. By supplying power to the wiring pattern through the lead wire for plating, a plating layer is formed on the terminal portion.
このように製造された配線回路基板において、配線パターンを通して電気信号が伝送される場合、めっき用リード線が複数の線状部に分岐することにより、めっき用リード線における共振周波数が低くなる。 In the printed circuit board manufactured in this way, when an electrical signal is transmitted through the wiring pattern, the plating lead wire branches into a plurality of linear portions, so that the resonance frequency of the plating lead wire is lowered.
そのため、めっき用リード線における共振周波数を配線パターンにより伝送される電気信号の周波数よりも低くすることができる。それにより、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線での共振による電気信号の波形の鈍りを抑制することができる。 Therefore, the resonance frequency in the lead wire for plating can be made lower than the frequency of the electric signal transmitted by the wiring pattern. Thereby, the influence which the resonance in the lead wire for plating has on the waveform of the electric signal can be reduced. As a result, it is possible to suppress the dullness of the waveform of the electric signal due to resonance in the lead wire for plating.
また、配線回路基板のレイアウト上の制約からめっき用リード線の長さに制限がある場合でも、めっき用リード線を分岐させることにより、めっき用リード線の長さを調整することなくめっき用リード線における共振周波数を電気信号の周波数よりも低くすることができる。 In addition, even if the length of the lead wire for plating is limited due to restrictions on the layout of the printed circuit board, the lead for plating can be made without adjusting the length of the lead wire for plating by branching the lead wire for plating. The resonant frequency in the line can be made lower than the frequency of the electrical signal.
本発明によれば、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線での共振による電気信号の波形の鈍りを抑制することができる。 According to the present invention, the influence of resonance in the plating lead wire on the waveform of the electric signal can be reduced. As a result, it is possible to suppress the dullness of the waveform of the electric signal due to resonance in the lead wire for plating.
以下、本発明の参考形態および実施の形態に係る配線回路基板およびその製造方法について図面を参照しながら説明する。以下の参考形態および実施の形態においては、配線回路基板の一例として、ハードディスクの読み取りおよび書き込みに用いられるサスペンション基板について説明する。 Hereinafter, a printed circuit board according to a reference embodiment and an embodiment of the present invention and a manufacturing method thereof will be described with reference to the drawings. In the following reference embodiments and embodiments, a suspension board used for reading and writing of a hard disk will be described as an example of a printed circuit board.
(1)サスペンション基板の構造
図1は本発明の参考形態に係るサスペンション基板の上面図である。図1に示すように、サスペンション基板1は、金属製の長尺状基板により形成されるサスペンション本体部10を備える。サスペンション本体部10には複数の孔部Hが形成されている。サスペンション本体部10上には、複数の配線パターン20が形成されている。各配線パターン20の一端部および他端部には、電極パッド23,30がそれぞれ設けられている。
(1) Structure of Suspension Board FIG. 1 is a top view of a suspension board according to a reference embodiment of the present invention. As shown in FIG. 1, the
サスペンション本体部10の先端部には、U字状の開口部21を形成することにより磁気ヘッド搭載部(以下、タング部と呼ぶ)12が設けられている。タング部12は、サスペンション本体部10に対して所定の角度をなすように破線Rの箇所で折り曲げ加工される。タング部12の端部に複数の電極パッド23が形成されている。
A magnetic head mounting portion (hereinafter referred to as a tongue portion) 12 is provided at the distal end portion of the suspension
タング部12上に、ハードディスクに対して読み取りおよび書き込みを行う磁気ヘッド(図示せず)が実装される。磁気ヘッドの端子部は、複数の電極パッド23にそれぞれ接続される。
On the
サスペンション本体部10の他端部に複数の電極パッド30が形成されている。また、複数の電極パッド30から配線パターン20と逆側に延びるように複数のめっき用リード線Sがそれぞれ形成されている。
A plurality of
製造時には、金属製の支持基板50に複数のサスペンション基板1が同時に形成された後、各サスペンション基板1が支持基板50の他の領域から分離される。この場合、サスペンション本体部10は支持基板50の一部分からなる。
During manufacturing, after a plurality of
各サスペンション基板1の複数のめっき用リード線Sは、各サスペンション基板1の外側の支持基板50上の領域まで延び、図示しない給電端子に接続されている。各サスペンション基板1が完成した後、一点鎖線Z1において各サスペンション本体部10が支持基板50の他の領域から分離される。
The plurality of lead wires S for plating of each
図2は、めっき用リード線Sおよびその周辺部分の模式的断面図である。また、図3は、めっき用リード線Sおよびその周辺部分の拡大平面図である。 FIG. 2 is a schematic cross-sectional view of the lead wire S for plating and the peripheral portion thereof. FIG. 3 is an enlarged plan view of the plating lead wire S and its peripheral portion.
図2に示すように、例えばステンレス鋼(SUS)からなるサスペンション本体部10上に、例えばポリイミドからなるベース絶縁層11が形成される。
As shown in FIG. 2, a
ベース絶縁層11上に、例えば銅からなる複数の配線パターン20および複数のめっき用リード線Sが形成される。なお、図2においては、1つの配線パターン20および1つのめっき用リード線Sのみが示される。
On the
各配線パターン20と各めっき用リード線Sとは、互いに一体的に形成される。この場合、各配線パターン20の端部に電極パッド30が設けられ、各電極パッド30から配線パターン20と逆側に延びるようにめっき用リード線Sが設けられる。
Each
複数のめっき用リード線Sおよび複数の配線パターン20を覆うように、ベース絶縁層11上に、例えばポリイミドからなるカバー絶縁層13が形成される。
A
各配線パターン20の電極パッド30上におけるカバー絶縁層13の部分には、各電極パッド30の上面に達する孔部14が形成される。孔部14を埋めるように、例えば金からなるめっき層30aが形成される。
A
図3に示すように、各めっき用リード線Sの幅H1は、各配線パターン20の幅H2よりも大きく設定される。各めっき用リード線Sの幅H1は、各配線パターン20の幅H2の1倍より大きく10倍以下であることが好ましい。ここで、配線パターン20の幅が均一でない場合において、配線パターン20の幅H2とは、配線パターン20の幅の最小値をいう。
As shown in FIG. 3, the width H <b> 1 of each plating lead S is set larger than the width H <b> 2 of each
(2)サスペンション基板の製造方法
以下、本参考形態に係るサスペンション基板1の製造方法について説明する。ここでは、図1のタング部12、複数の電極パッド23および孔部Hの形成工程についての説明は省略する。
(2) Method for Manufacturing Suspension Board Hereinafter, a method for manufacturing the
図4は、本発明の参考形態に係るサスペンション基板1の製造工程を示す模式的工程断面図である。なお、図4には、図2と同じ箇所の断面における製造工程が示される。
FIG. 4 is a schematic process cross-sectional view showing the manufacturing process of the
最初に、例えばステンレス鋼(SUS)からなる支持基板50を用意する。次に、図4(a)に示すように、支持基板50上に、例えばポリイミドからなるベース絶縁層11を形成する。
First, a
支持基板50の材料としては、ステンレス鋼に代えてアルミニウム等の他の材料を用いてもよい。支持基板50の厚みは、5μm以上200μm以下であることが好ましく、10μm以上50μm以下であることがより好ましい。
As a material of the
ベース絶縁層11の材料としては、ポリイミドに代えてエポキシ等の他の絶縁材料を用いてもよい。ベース絶縁層11の厚みは、1μm以上100μm以下であることが好ましく、2μm以上25μm以下であることがより好ましい。
As a material of the
次に、図4(b)に示すように、ベース絶縁層11上に例えば銅からなる複数(図4では1つ)の配線パターン20および複数(図4では1つ)のめっき用リード線Sを形成する。この場合、各配線パターン20の端部に電極パッド30が設けられ、各電極パッド30から配線パターン20と逆側に延びるようにめっき用リード線Sが設けられる。
Next, as shown in FIG. 4B, a plurality (one in FIG. 4) of
配線パターン20およびめっき用リード線Sは、例えばセミアディティブ法を用いて形成してもよく、サブトラクティブ法等の他の方法を用いて形成してもよい。配線パターン20およびめっき用リード線Sの材料としては、銅に代えて金、アルミニウム等の他の金属、または銅合金、アルミニウム合金等の合金を用いてもよい。
The
配線パターン20およびめっき用リード線Sの厚みは、例えば2μm以上100μm以下であることが好ましく、3μm以上25μm以下であることがより好ましい。配線パターン20の幅は、例えば5μm以上1000μm以下であることが好ましく、10μm以上250μm以下であることがより好ましい。めっき用リード線Sの幅は、例えば5μm以上1000μm以下であることが好ましく、10μm以上250μm以下であることがより好ましい。
The thickness of the
次に、図4(c)に示すように、複数の配線パターン20およびめっき用リード線Sを覆うように、ベース絶縁層11上に例えばポリイミドからなるカバー絶縁層13を形成する。カバー絶縁層13の材料としては、ポリイミドに代えてエポキシ等の他の材料を用いてもよい。
Next, as shown in FIG. 4C, a
次に、図4(d)に示すように、例えばエッチングまたはレーザ加工により、各配線パターン20の電極パッド30上におけるカバー絶縁層13の部分に、電極パッド30の上面に達する孔部14を形成する。
Next, as shown in FIG. 4D, a
次に、図4(e)に示すように、電解めっきにより、孔部14を埋めるように例えば金からなるめっき層30aを形成する。この場合、めっき用リード線Sを通して、電解めっきのための給電が行われる。めっき層30aが形成された後、一点鎖線Z1において、支持基板50、ベース絶縁層11、めっき用リード線Sおよびカバー絶縁層13を切断する。それにより、サスペンション本体部10を有するサスペンション基板1が完成する。
Next, as shown in FIG. 4E, a
(3)サスペンション基板とFPC基板との接合
サスペンション基板1の複数の電極パッド30は、他の配線回路基板(例えばフレキシブル配線回路基板)の端子部と接合される。以下、サスペンション基板1の電極パッド30とフレキシブル配線回路基板(以下、FPC基板と呼ぶ)の端子部との接合例について説明する。
(3) Joining of Suspension Board and FPC Board The plurality of
図5は、FPC基板の模式的断面図であり、図6は、サスペンション基板1の電極パッド30とFPC基板の端子部との接続状態を示す模式的断面図である。なお、図6においては、図5のFPC基板の上下が逆に示される。
FIG. 5 is a schematic cross-sectional view of the FPC board, and FIG. 6 is a schematic cross-sectional view showing a connection state between the
図5に示すように、FPC基板100aは、例えばポリイミドからなるベース絶縁層41を備える。ベース絶縁層41上に、例えば銅からなる複数の配線パターン42が形成される。なお、図5および図6には、1つの配線パターン42のみが示される。
As shown in FIG. 5, the
各配線パターン42の端部に、端子部45が形成される。複数の配線パターン42を覆うように、ベース絶縁層41上に例えばポリイミドからなるカバー絶縁層43が形成される。各配線パターン42の端子部45上におけるカバー絶縁層43の部分には、孔部44が形成される。各孔部44を埋めるように、例えば金からなるめっき層45aが形成される。
A
図6に示すように、サスペンション基板1の電極パッド30とFPC基板100aの端子部45とが互いに接触するようにサスペンション基板1およびFPC基板100aが配置され、例えば超音波または半田を用いて電極パッド30(めっき層30a)と端子部45(めっき層45a)とが互いに接合される。
As shown in FIG. 6, the
(4)めっき用リード線Sによる周波数成分の減衰
ここで、サスペンション基板1とFPC基板100aとの間で電気信号が伝送される際のめっき用リード線Sによる周波数成分の減衰について説明する。
(4) Attenuation of frequency component by plating lead S Here, the attenuation of the frequency component by the plating lead S when an electric signal is transmitted between the
サスペンション基板1の配線パターン20およびFPC基板100aの配線パターン42を電気信号が伝送される場合、配線パターン20および配線パターン42が伝送経路となり、めっき用リード線Sは伝送経路から枝分かれするスタブとなる。
When electric signals are transmitted through the
この場合、スタブにおいて特定の周波数で共振が起こる。それにより、伝送経路を伝送する電気信号の共振周波数の成分が減衰する。 In this case, resonance occurs at a specific frequency in the stub. Thereby, the component of the resonance frequency of the electric signal transmitted through the transmission path is attenuated.
デジタル信号には複数の周波数成分が含まれる。例えば、矩形波からなるデジタル信号にはその周波数の整数倍の複数の周波数成分が含まれる。そのため、デジタル信号に含まれる特定の周波数成分が減衰すると、デジタル信号の波形が鈍り、立上がりエッジおよび立下がりエッジの傾きが穏やかになる。 A digital signal includes a plurality of frequency components. For example, a digital signal composed of a rectangular wave includes a plurality of frequency components that are integral multiples of the frequency. Therefore, when a specific frequency component included in the digital signal is attenuated, the waveform of the digital signal becomes dull, and the slopes of the rising edge and the falling edge become gentle.
本参考形態では、めっき用リード線Sの幅H1(図3)が配線パターン20の幅H2(図3)より大きく設定される。この場合、めっき用リード線Sの幅H1が配線パターン20の幅H2と等しい場合に比べて、めっき用リード線Sにおける共振周波数が低くなる。
In this reference embodiment, the width H1 (FIG. 3) of the lead wire S for plating is set larger than the width H2 (FIG. 3) of the
本参考形態では、めっき用リード線Sにおける共振周波数が配線パターン20を伝送する電気信号の周波数よりも低くなるように、めっき用リード線Sの幅H1が設定される。
In the present embodiment, the width H1 of the plating lead wire S is set so that the resonance frequency of the plating lead wire S is lower than the frequency of the electrical signal transmitted through the
(5)本参考形態の効果
本参考形態に係るサスペンション基板1においては、めっき用リード線Sの幅H1が配線パターン20の幅H2より大きく設定されることにより、めっき用リード線Sの幅H1が配線パターン20の幅H2と等しい場合に比べて、めっき用リード線Sの共振周波数が低くなる。めっき用リード線Sの幅H1を大きくすることによってめっき用リード線Sにおける共振周波数を電気信号の周波数よりも低くすることにより、めっき用リード線Sにおける共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線Sでの共振による電気信号の波形の鈍りを抑制することができる。
(5) Effects of this reference embodiment In the
また、サスペンション基板1のレイアウト上の制約からめっき用リード線Sの長さに制限がある場合でも、めっき用リード線Sの長さを調整することなくめっき用リード線Sの幅H1を調整することにより、めっき用リード線Sにおける共振周波数を電気信号の周波数よりも低くすることができる。
Further, even when the length of the lead wire S for plating is limited due to restrictions on the layout of the
(6)めっき用リード線の他の例
上記のサスペンション基板1において、めっき用リード線Sの代わりに、以下に示すめっき用リード線を設けてもよい。
(6) Other Examples of Lead Wire for Plating In the
(6−1)
図7は、めっき用リード線Saおよびその周辺部分の拡大平面図である。なお、図7には、複数のめっき用リード線Saのうちの1つのめっき用リード線Saのみが示される。
(6-1)
FIG. 7 is an enlarged plan view of the lead wire Sa for plating and the peripheral portion thereof. In FIG. 7, only one lead wire Sa for plating among the plurality of lead wires Sa for plating is shown.
図7に示すように、めっき用リード線Saは、互いに一体的に形成された線状部S1,S2からなる。線状部S1は、電極パッド30から配線パターン20と逆側に所定の長さ延びるように設けられる。線状部S2は、第1の線状部S1の端部からサスペンション本体部10の端部まで延びるように設けられる。
As shown in FIG. 7, the lead wire Sa for plating is composed of linear portions S1 and S2 formed integrally with each other. The linear portion S1 is provided so as to extend a predetermined length from the
線状部S2の幅H4は、線状部S1の幅H3よりも大きく設定される。線状部S2の幅H4は、線状部S1の幅H3の例えば1.1倍以上10倍以下であり、1.5倍以上8倍以下であることが好ましい。 The width H4 of the linear part S2 is set larger than the width H3 of the linear part S1. The width H4 of the linear part S2 is, for example, 1.1 to 10 times, preferably 1.5 to 8 times the width H3 of the linear part S1.
また、めっき用リード線Saの全体の長さに対する線状部S2の長さの比率は、例えば0.1以上0.9以下であり、0.2以上0.8以下であることが好ましい。 The ratio of the length of the linear portion S2 to the entire length of the lead wire Sa for plating is, for example, 0.1 or more and 0.9 or less, and preferably 0.2 or more and 0.8 or less.
めっき用リード線Saの線状部S2の幅H4が線状部S1の幅H3よりも大きく設定されることにより、線状部S2の幅H4が線状部S1の幅H3と等しい場合に比べて、めっき用リード線Saにおける共振周波数が低くなる。この場合、めっき用リード線Saの線状部S2の幅H4を線状部S1の幅H3よりも大きくすることによってめっき用リード線Saにおける共振周波数を電気信号の周波数よりも低くすることにより、めっき用リード線Saにおける共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線Saでの共振による電気信号の波形の鈍りを抑制することができる。 By setting the width H4 of the linear portion S2 of the lead wire Sa for plating larger than the width H3 of the linear portion S1, the width H4 of the linear portion S2 is equal to the width H3 of the linear portion S1. Thus, the resonance frequency of the lead wire Sa for plating is lowered. In this case, by making the width H4 of the linear portion S2 of the plating lead Sa larger than the width H3 of the linear portion S1, the resonance frequency in the plating lead Sa is made lower than the frequency of the electrical signal, The influence of resonance in the plating lead Sa on the waveform of the electric signal can be reduced. As a result, it is possible to suppress the dullness of the waveform of the electric signal due to resonance in the plating lead Sa.
また、サスペンション基板1のレイアウト上の制約からめっき用リード線Saの長さに制限がある場合でも、めっき用リード線Saの長さを調整することなく線状部S1,S2の幅H3,H4を調整することにより、めっき用リード線Saにおける共振周波数を電気信号の周波数よりも低くすることができる。
Even when the length of the lead wire Sa for plating is limited due to restrictions on the layout of the
(6−2)
図8は、めっき用リード線Sbおよびその周辺部分の拡大平面図である。なお、図8には、複数のめっき用リード線Sbのうちの1つのめっき用リード線Sbのみが示される。
(6-2)
FIG. 8 is an enlarged plan view of the plating lead wire Sb and its peripheral portion. FIG. 8 shows only one plating lead wire Sb among the plurality of plating lead wires Sb.
図8に示すように、めっき用リード線Sbは、互いに一体的に形成された線状部S3,S4からなる。線状部S3は、電極パッド30から配線パターン20と逆側に所定の長さ延びるように設けられる。線状部S4は、線状部S3の端部からサスペンション本体部10の端部まで延びるように設けられる。
As shown in FIG. 8, the plating lead wire Sb is composed of linear portions S3 and S4 that are integrally formed with each other. The linear portion S3 is provided so as to extend from the
線状部S3の幅H5は、線状部S4の幅H6よりも大きく設定される。線状部S3の幅H5は、線状部S4の幅H6の例えば1.1倍以上10倍以下であり、1.5倍以上8倍以下であることが好ましい。 The width H5 of the linear portion S3 is set larger than the width H6 of the linear portion S4. The width H5 of the linear portion S3 is, for example, 1.1 to 10 times, preferably 1.5 to 8 times the width H6 of the linear portion S4.
また、めっき用リード線Sbの全体の長さに対する線状部S3の長さの比率は、例えば0.1以上0.9以下であり、0.2以上0.8以下であることが好ましい。 Further, the ratio of the length of the linear portion S3 to the entire length of the plating lead wire Sb is, for example, 0.1 or more and 0.9 or less, and preferably 0.2 or more and 0.8 or less.
めっき用リード線Sbの線状部S3の幅H5が線状部S4の幅H6よりも大きく設定されることにより、線状部S3の幅H5が線状部S4の幅H6と等しい場合に比べて、めっき用リード線Sbの共振周波数が高くなる。この場合、めっき用リード線Sbの線状部S3の幅H5を線状部S4の幅H6よりも大きくすることによってめっき用リード線Sbにおける共振周波数を電気信号の周波数よりも高くすることにより、めっき用リード線Sbにおける共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線Sbでの共振による電気信号の波形の鈍りを抑制することができる。 By setting the width H5 of the linear portion S3 of the lead wire Sb for plating larger than the width H6 of the linear portion S4, the width H5 of the linear portion S3 is equal to the width H6 of the linear portion S4. Thus, the resonance frequency of the lead wire Sb for plating is increased. In this case, by making the width H5 of the linear portion S3 of the plating lead wire Sb larger than the width H6 of the linear portion S4, the resonance frequency in the plating lead wire Sb is made higher than the frequency of the electrical signal, The influence of resonance in the plating lead wire Sb on the waveform of the electric signal can be reduced. As a result, it is possible to suppress the blunting of the waveform of the electric signal due to resonance in the plating lead wire Sb.
また、サスペンション基板1のレイアウト上の制約からめっき用リード線Sbの長さに制限がある場合でも、めっき用リード線Sbの長さを調整することなく線状部S3,S4の幅H5,H6を調整することにより、めっき用リード線Sbにおける共振周波数を電気信号の周波数よりも高くすることができる。
Even if the length of the lead wire Sb for plating is limited due to restrictions on the layout of the
(6−3)
図9は、めっき用リード線Scのおよびその周辺部分の拡大平面図である。なお、図9には、複数のめっき用リード線Scのうちの1つのめっき用リード線Scのみが示される。本発明の実施の形態に係るサスペンション基板1は、上記のめっき用リード線Sの代わりに図9のめっき用リード線Scを備える。
(6-3)
FIG. 9 is an enlarged plan view of the plating lead wire Sc and its peripheral portion. In FIG. 9, only one plating lead wire Sc among the plurality of plating lead wires Sc is shown. The
図9に示すように、めっき用リード線Scは、互いに一体的に形成された線状部S5,S6,S7からなる。線状部S5は、電極パッド30から配線パターン20と逆側に所定の長さ延びるように設けられる。線状部S6,S7は、線状部S5の端部からサスペンション本体部10の端部までそれぞれ延びるように設けられる。
As shown in FIG. 9, the lead wire Sc for plating includes linear portions S5, S6, and S7 that are integrally formed with each other. The linear part S5 is provided so as to extend from the
めっき用リード線Scの全体の長さ(線状部S5,S6,S7の長さの合計)に対する線状部S5の長さの比率は、例えば0.1以上0.9以下であり、0.2以上0.8以下であることが好ましい。また、線状部S6,S7の長さは、互いに等しいことが好ましい。 The ratio of the length of the linear portion S5 to the total length of the lead wire Sc for plating (the total length of the linear portions S5, S6, S7) is, for example, 0.1 or more and 0.9 or less, and 0 It is preferable that it is 2 or more and 0.8 or less. The lengths of the linear portions S6 and S7 are preferably equal to each other.
めっき用リード線Scの線状部S5が線状部S6,S7に分岐することにより、めっき用リード線Scが分岐しない場合に比べて、めっき用リード線Scにおける共振周波数が低くなる。この場合、めっき用リード線Scの線状部S5を線状部S6,S7に分岐させることによってめっき用リード線Scにおける共振周波数を電気信号の周波数よりも低くすることにより、めっき用リード線Scにおける共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線Scでの共振による電気信号の波形の鈍りを抑制することができる。 Since the linear portion S5 of the plating lead wire Sc is branched into the linear portions S6 and S7, the resonance frequency of the plating lead wire Sc is lower than when the plating lead wire Sc is not branched. In this case, the plating lead wire Sc is made by making the resonance frequency of the plating lead wire Sc lower than the frequency of the electric signal by branching the linear portion S5 of the plating lead wire Sc into the linear portions S6 and S7. It is possible to reduce the influence of the resonance in the waveform of the electric signal. As a result, it is possible to suppress the dullness of the waveform of the electric signal due to resonance in the plating lead wire Sc.
また、サスペンション基板1のレイアウト上の制約からめっき用リード線Scの長さに制限がある場合でも、めっき用リード線Scの長さを調整することなくめっき用リード線Scを分岐させることにより、めっき用リード線Scにおける共振周波数を電気信号の周波数よりも低くすることができる。
Further, even when the length of the lead wire Sc for plating is limited due to restrictions on the layout of the
(7)参考例、実施例および比較例
めっき用リード線での共振による電気信号への影響をシミュレーションにより求めた。この場合、サスペンション本体部10が設けられず、ポリイミドからなるベース絶縁層11上に銅からなる配線パターン20および銅からなるめっき用リード線S(Sa〜Sc)のみが設けられた状態で、配線パターン20を電気信号が伝送する場合を想定した。
(7) Reference Example, Example and Comparative Example The influence on the electrical signal due to resonance in the lead wire for plating was determined by simulation. In this case, the
なお、以下の参考例1〜5、実施例1および2、ならびに比較例においては、ベース絶縁層11の厚さを20μmとし、配線パターン20の厚さを12μmとし、配線パターン20の幅H2を100μmとした。
In the following Reference Examples 1 to 5, Examples 1 and 2, and Comparative Example, the thickness of the insulating
(7−1)参考例1
参考例1では、図3のめっき用リード線Sが設けられる場合を想定した。
(7-1) Reference Example 1
In the reference example 1, the case where the lead wire S for plating of FIG. 3 is provided was assumed.
参考例1では、めっき用リード線Sの厚さを12μmとし、めっき用リード線Sの幅H1を300μmとし、めっき用リード線Sの長さを4800μmとした。 In Reference Example 1, the thickness of the plating lead wire S was 12 μm, the width H1 of the plating lead wire S was 300 μm, and the length of the plating lead wire S was 4800 μm.
(7−2)参考例2
参考例2では、図7のめっき用リード線Saが設けられる場合を想定した。
(7-2) Reference Example 2
In the reference example 2, the case where the lead wire Sa for plating of FIG. 7 is provided was assumed.
参考例2では、めっき用リード線Saの厚さを12μmとし、線状部S1の幅H3を100μmとし、線状部S2の幅H4を300μmとし、線状部S1の長さを2400μmとし、線状部S2の長さを2400μmとした。 In Reference Example 2, the thickness of the lead wire Sa for plating is 12 μm, the width H3 of the linear portion S1 is 100 μm, the width H4 of the linear portion S2 is 300 μm, and the length of the linear portion S1 is 2400 μm. The length of the linear portion S2 was 2400 μm.
(7−3)参考例3〜5
参考例3〜5では、図8のめっき用リード線Sbが設けられる場合を想定した。
(7-3) Reference Examples 3-5
In Reference Examples 3 to 5, it was assumed that the lead wire Sb for plating of FIG. 8 is provided.
参考例3〜5では、めっき用リード線Sbの厚さを12μmとし、線状部S3の幅H5を300μmとし、線状部S4の幅H6を100μmとした。 In Reference Examples 3 to 5, the thickness of the lead wire Sb for plating was 12 μm, the width H5 of the linear portion S3 was 300 μm, and the width H6 of the linear portion S4 was 100 μm.
また、参考例3では、線状部S3の長さを2400μmとし、線状部S4の長さを2400μmとした。参考例4では、線状部S3の長さを1200μmとし、線状部S4の長さを3600μmとした。参考例5では、線状部S3の長さを600μmとし、線状部S4の長さを4200μmとした。 In Reference Example 3, the length of the linear portion S3 was 2400 μm, and the length of the linear portion S4 was 2400 μm. In Reference Example 4, the length of the linear portion S3 was 1200 μm, and the length of the linear portion S4 was 3600 μm. In Reference Example 5, the length of the linear portion S3 was 600 μm, and the length of the linear portion S4 was 4200 μm.
(7−4)実施例1および2
実施例1および2では、図9のめっき用リード線Scが設けられる場合を想定した。
(7-4) Examples 1 and 2
In Examples 1 and 2, it is assumed that the lead wire Sc for plating of FIG. 9 is provided.
実施例1および2では、めっき用リード線Scの厚さを12μmとし、線状部S5の幅H7を100μmとし、線状部S6の幅H8を100μmとし、線状部S7の幅H9を100μmとした。 In Examples 1 and 2, the thickness of the lead wire Sc for plating is 12 μm, the width H7 of the linear portion S5 is 100 μm, the width H8 of the linear portion S6 is 100 μm, and the width H9 of the linear portion S7 is 100 μm. It was.
また、実施例1では、線状部S5の長さを2400μmとし、線状部S6,S7の長さをそれぞれ2400μmとした。実施例2では、線状部S5の長さを3600μmとし、線状部S6,S7の長さをそれぞれ1200μmとした。 In Example 1, the length of the linear portion S5 was 2400 μm, and the length of the linear portions S6 and S7 was 2400 μm, respectively. In Example 2, the length of the linear portion S5 was 3600 μm, and the length of the linear portions S6 and S7 was 1200 μm.
(7−5)比較例
比較例では、めっき用リード線Sの代わりに配線パターン20と同じ幅のめっき用リード線が設けられる点を除いて、上記参考例1と同様の構成を想定した。
(7-5) Comparative Example In the comparative example, the same configuration as the reference example 1 was assumed except that a plating lead wire having the same width as the
(7−6)参考例1〜5、実施例1および2、ならびに比較例の評価
参考例1〜5、実施例1および2、ならびに比較例における電気信号の透過性をシミュレーションにより求めた。
(7-6) Evaluation of Reference Examples 1 to 5, Examples 1 and 2, and Comparative Example The electrical signal permeability in Reference Examples 1 to 5, Examples 1 and 2, and Comparative Example was determined by simulation.
なお、参考例1のめっき用リード線Sの長さ、参考例2のめっき用リード線Saの長さ(線状部S1,S2の長さの合計)、参考例3〜5のめっき用リード線Sbの長さ(線状部S3,S4の長さの合計)、実施例1および2のめっき用リード線Scの長さ(線状部S5,S6(S7)の長さの合計)ならびに比較例のめっき用リード線の長さは、互いに等しい。 Note that the length of the lead wire S for plating in Reference Example 1, the length of the lead wire Sa for plating in Reference Example 2 (the total length of the linear portions S1 and S2), and the lead for plating in Reference Examples 3 to 5 The length of the wire Sb (the total length of the linear portions S3, S4), the length of the lead wire Sc for plating of Examples 1 and 2 (the total length of the linear portions S5, S6 (S7)), and The lengths of the lead wires for plating in the comparative example are equal to each other.
シミュレーションの結果、参考例1では約9.4GHzをピークとして電気信号の大きな減衰が生じた。参考例2では約6.7GHzをピークとして電気信号の大きな減衰が生じた。参考例3では約12.2GHzをピークとして電気信号の大きな減衰が生じた。参考例4では約11.2GHzをピークとして電気信号の大きな減衰が生じた。参考例5では約10.4GHzをピークとして電気信号の大きな減衰が生じた。実施例1では約7.4GHzをピークとして電気信号の大きな減衰が生じた。実施例2では約7.7GHzをピークとして電気信号の大きな減衰が生じた。一方、比較例では、約9.6GHzをピークとして電気信号の大きな減衰が生じた。 As a result of the simulation, in Reference Example 1, a large attenuation of the electric signal occurred with a peak at about 9.4 GHz. In Reference Example 2, a large attenuation of the electric signal occurred with a peak at about 6.7 GHz. In Reference Example 3, a large attenuation of the electric signal occurred with a peak at about 12.2 GHz. In Reference Example 4, a large attenuation of the electric signal occurred with a peak at about 11.2 GHz. In Reference Example 5, the electric signal was greatly attenuated with a peak at about 10.4 GHz. In Example 1, the electric signal was greatly attenuated with a peak at about 7.4 GHz. In Example 2, the electric signal was greatly attenuated with a peak at about 7.7 GHz. On the other hand, in the comparative example, a large attenuation of the electric signal occurred with a peak at about 9.6 GHz.
このように、参考例1および2ならびに実施例1および2においては、比較例に比べて、より低い周波数領域で電気信号の大きな減衰が生じ、参考例3〜5においては、比較例に比べて、より高い周波数領域で電気信号の大きな減衰が生じた。 Thus, in Reference Examples 1 and 2 and Examples 1 and 2, a large attenuation of the electric signal occurs in a lower frequency region as compared with the comparative example, and in Reference Examples 3 to 5, compared with the comparative example. In the higher frequency range, a large attenuation of the electrical signal occurred.
これにより、めっき用リード線Sの幅H1が配線パターン20の幅H2より大きいことにより、めっき用リード線Sの幅H1が配線パターン20の幅H2と等しい場合に比べて、電気信号の大きな減衰が生じる周波数領域がより低くなることがわかった。
As a result, since the width H1 of the plating lead wire S is larger than the width H2 of the
また、めっき用リード線Saの線状部S2の幅H4が線状部S1の幅H3よりも大きく設定されることにより、線状部S2の幅H4が線状部S1の幅H3と等しい場合に比べて、電気信号の大きな減衰が生じる周波数領域がより低くなることがわかった。 Further, when the width H4 of the linear portion S2 of the lead wire Sa for plating is set larger than the width H3 of the linear portion S1, the width H4 of the linear portion S2 is equal to the width H3 of the linear portion S1. It was found that the frequency region in which the electrical signal is greatly attenuated is lower than that in FIG.
また、めっき用リード線Sbの線状部S4の幅H6が線状部S3の幅H5よりも小さく設定されることにより、線状部S4の幅H6が線状部S3の幅H5と等しい場合に比べて、電気信号の大きな減衰が生じる周波数領域がより高くなることがわかった。 Further, when the width H6 of the linear portion S4 of the lead wire Sb for plating is set smaller than the width H5 of the linear portion S3, the width H6 of the linear portion S4 is equal to the width H5 of the linear portion S3. It was found that the frequency region in which a large attenuation of the electric signal occurs is higher than that in FIG.
また、めっき用リード線Scが線状部S6,S7に分岐することにより、めっき用リード線Scが分岐しない場合に比べて、電気信号の大きな減衰が生じる周波数領域がより低くなることがわかった。 In addition, it was found that the frequency region in which the electric signal is greatly attenuated is lower when the plating lead Sc is branched into the linear portions S6 and S7 than when the plating lead Sc is not branched. .
したがって、所定の周波数領域(本例では、約9.6GHz)において、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができることがわかった。 Therefore, it has been found that the influence of the resonance in the plating lead wire on the waveform of the electric signal can be reduced in a predetermined frequency region (in this example, about 9.6 GHz).
(8)請求項の各構成要素と実施の形態および参考形態の各部との対応関係
以下、請求項の各構成要素と実施の形態および参考形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
(8) Correspondence relationship between each component of claim and each part of embodiment and reference embodiment Hereinafter, an example of a correspondence between each component of the claim and each part of the embodiment and the reference embodiment will be described. The invention is not limited to the following examples.
上記実施の形態および参考形態においては、ベース絶縁層11が絶縁層の例であり、電極パッド30が端子部の例であり、サスペンション基板1が配線回路基板の例であり、配線パターン20が配線パターンの例であり、めっき用リード線Scがめっき用リード線の例であり、線状部S5が第3の線状部の例であり、線状部S6,S7が第4の線状部の例である。
In the above embodiment and reference embodiment, the
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。 As each constituent element in the claims, various other elements having configurations or functions described in the claims can be used.
本発明は種々の配線回路基板に有効に利用することができる。 The present invention can be effectively used for various printed circuit boards.
1 サスペンション基板
10 サスペンション本体部
11 ベース絶縁層
12 タング部
13 カバー絶縁層
20 配線パターン
23,30 電極パッド
30a,45a めっき層
50 支持基板
100a FPC基板
S めっき用リード線
S1〜S7 線状部
DESCRIPTION OF
Claims (2)
前記ベース絶縁層上に形成される配線パターンと、
前記配線パターンの一端部に設けられる第1の端子部と、
前記配線パターンの他端部に設けられる第2の端子部と、
前記配線パターンの前記第1の端子部から延びるように前記ベース絶縁層上に形成されるめっき用リード線と、
前記第1および第2の端子部を除く前記配線パターンの部分を覆うように前記ベース絶縁層上に設けられるカバー絶縁層と、
前記第1の端子部上に形成されるめっき層とを備え、
前記めっき用リード線は、
前記第1の端子部から延びる第1の線状部と、
前記第1の線状部から分岐して延びる複数の第2の線状部とを含むことを特徴とする配線回路基板。 A base insulating layer;
A wiring pattern formed on the base insulating layer;
A first terminal provided at one end of the wiring pattern;
A second terminal provided at the other end of the wiring pattern;
A lead wire for plating formed on the insulating base layer so as to extend from the first terminal portion of the wiring pattern;
A cover insulating layer provided on the base insulating layer so as to cover a portion of the wiring pattern excluding the first and second terminal portions;
A plating layer formed on the first terminal portion ,
The lead wire for plating is
A first linear portion extending from the first terminal portion;
A printed circuit board comprising a plurality of second linear portions extending from the first linear portions and extending .
前記第1および第2の端子部を除く前記配線パターンの部分を覆うように前記ベース絶縁層上にカバー絶縁層を形成する工程と、
前記めっき用リード線を通して前記配線パターンに給電することにより前記第1の端子部上にめっき層を形成する工程とを備え、
前記めっき用リード線は、
前記第1の端子部から延びる第1の線状部と、
前記第1の線状部から分岐して延びる複数の第2の線状部とを含むことを特徴とする配線回路基板の製造方法。 On the base insulating layer, a wiring pattern, a first terminal provided at one end of the wiring pattern, a second terminal provided at the other end of the wiring pattern , and the first terminal of the wiring pattern Forming a conductor pattern including a lead wire for plating extending from the portion ;
Forming an insulating cover layer on the insulating base layer so as to cover a portion of the wiring pattern excluding the first and second terminal portions;
Forming a plating layer on the first terminal portion by supplying power to the wiring pattern through the lead wire for plating,
The lead wire for plating is
A first linear portion extending from the first terminal portion;
A method of manufacturing a printed circuit board, comprising: a plurality of second linear parts extending from the first linear part .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013167412A JP5591384B2 (en) | 2013-08-12 | 2013-08-12 | Wiring circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013167412A JP5591384B2 (en) | 2013-08-12 | 2013-08-12 | Wiring circuit board and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009198288A Division JP5345023B2 (en) | 2009-08-28 | 2009-08-28 | Wiring circuit board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013236107A JP2013236107A (en) | 2013-11-21 |
JP5591384B2 true JP5591384B2 (en) | 2014-09-17 |
Family
ID=49761914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013167412A Expired - Fee Related JP5591384B2 (en) | 2013-08-12 | 2013-08-12 | Wiring circuit board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5591384B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7085328B2 (en) | 2017-09-29 | 2022-06-16 | 日東電工株式会社 | Wiring circuit board, its manufacturing method and image pickup device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11340609A (en) * | 1998-05-26 | 1999-12-10 | Eastern Co Ltd | Manufacture of printed wiring board and manufacture of unit wiring board |
JP5005307B2 (en) * | 2006-09-27 | 2012-08-22 | 日東電工株式会社 | Wiring circuit board and manufacturing method thereof |
-
2013
- 2013-08-12 JP JP2013167412A patent/JP5591384B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013236107A (en) | 2013-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5249870B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP5345023B2 (en) | Wiring circuit board and manufacturing method thereof | |
US9839132B2 (en) | Component-embedded substrate | |
JP2018125414A (en) | Inductor device and method for manufacturing the same | |
JP2015109126A (en) | Manufacturing method of suspension substrate with circuit | |
JP5188289B2 (en) | Method for manufacturing printed circuit board | |
JP5591384B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP5639238B2 (en) | Suspension board and manufacturing method thereof | |
JP5653492B2 (en) | Suspension board and manufacturing method thereof | |
JP2006100301A (en) | Wiring circuit board device and connection structure | |
CN105976836B (en) | Suspension board with circuit and method for manufacturing the same | |
JP5469261B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP2007220873A (en) | Semiconductor device and its manufacturing method | |
JP5561591B2 (en) | Wiring circuit board and method for manufacturing wiring circuit board | |
JP7017995B2 (en) | Wiring board | |
JP5351830B2 (en) | Wiring circuit board and manufacturing method thereof | |
KR101351188B1 (en) | Ball grid array package printed-circuit board and manufacturing method thereof | |
JP5890978B2 (en) | Wiring board manufacturing method | |
JP3928152B2 (en) | Printed wiring board | |
JP2007042957A (en) | Method for partially plating multilayer substrate for semiconductor device | |
JP4964526B2 (en) | Method for manufacturing hybrid integrated circuit board | |
JP5821085B2 (en) | Manufacturing method of wiring board module | |
JP2006310546A (en) | Printed circuit boards and electronic devices | |
JP2010087087A (en) | High-frequency module | |
JP2006032580A (en) | Method of manufacturing substrate for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5591384 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |