[go: up one dir, main page]

JP5589617B2 - Thin film capacitor and manufacturing method thereof - Google Patents

Thin film capacitor and manufacturing method thereof Download PDF

Info

Publication number
JP5589617B2
JP5589617B2 JP2010150373A JP2010150373A JP5589617B2 JP 5589617 B2 JP5589617 B2 JP 5589617B2 JP 2010150373 A JP2010150373 A JP 2010150373A JP 2010150373 A JP2010150373 A JP 2010150373A JP 5589617 B2 JP5589617 B2 JP 5589617B2
Authority
JP
Japan
Prior art keywords
electrode
electrodes
protective layer
thin film
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010150373A
Other languages
Japanese (ja)
Other versions
JP2012015326A (en
Inventor
隆史 大塚
京九 崔
達男 浪川
恵理子 味岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010150373A priority Critical patent/JP5589617B2/en
Publication of JP2012015326A publication Critical patent/JP2012015326A/en
Application granted granted Critical
Publication of JP5589617B2 publication Critical patent/JP5589617B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、薄膜コンデンサ及びその製造方法に関する。   The present invention relates to a thin film capacitor and a method for manufacturing the same.

従来、誘電体膜を使用した薄膜コンデンサが一般的に知られている(例えば、特許文献1参照)。   Conventionally, a thin film capacitor using a dielectric film is generally known (see, for example, Patent Document 1).

このような薄膜コンデンサの耐電圧を向上させることを目的として、例えば、2つのコンデンサを直列に接続した構造にすることにより、誘電体膜に印加される電圧を略1/2に低下させて、耐電圧を略2倍に向上させる手法が提案されている(例えば、特許文献2参照)。   For the purpose of improving the withstand voltage of such a thin film capacitor, for example, by making a structure in which two capacitors are connected in series, the voltage applied to the dielectric film is reduced to approximately ½, A technique for improving the withstand voltage approximately twice has been proposed (see, for example, Patent Document 2).

より具体的には、特許文献2に記載されたコンデンサは、基板上に第1の電極(下部電極)が形成され、その下部電極を覆うように誘電体膜が成膜され、さらに、下部電極の両端部における誘電体膜上に並置された一対の第2の電極(上部電極)が形成され、これらが保護層(絶縁層)で覆われ、且つ、上部電極の上部の保護層に開口部を設けてその開口部を用いて端子電極が導体接続される直列構造を有している。   More specifically, in the capacitor described in Patent Document 2, a first electrode (lower electrode) is formed on a substrate, a dielectric film is formed to cover the lower electrode, and the lower electrode is further formed. A pair of second electrodes (upper electrodes) juxtaposed on the dielectric film at both ends of the upper electrode are formed, these are covered with a protective layer (insulating layer), and an opening is formed in the protective layer above the upper electrode And a series structure in which the terminal electrode is conductor-connected using the opening.

特開平5−47586号公報JP-A-5-47586 特開2004−63949号公報JP 2004-63949 A

ところで、上記従来の(特に特許文献2に記載された)コンデンサの直列構造においては、2つのコンデンサ間の距離、すなわち、下部電極上に並置された上部電極間の距離が相当程度離れており、コンデンサ間に流れる電流の経路が下部電極の1層であるため、コンデンサ間の距離に比例して下部電極の抵抗値は増加し、コンデンサの電気的な特性や機能が低下してしまうという問題点があった。また下部電極の角部にてコンデンサを構成するため下部電極の角部では電界集中による耐電圧の低下を起こす可能性もあった。   By the way, in the above-mentioned conventional capacitor series (particularly described in Patent Document 2), the distance between the two capacitors, that is, the distance between the upper electrodes juxtaposed on the lower electrode is considerably separated, Since the path of the current flowing between the capacitors is one layer of the lower electrode, the resistance value of the lower electrode increases in proportion to the distance between the capacitors, and the electrical characteristics and functions of the capacitor deteriorate. was there. In addition, since the capacitor is formed by the corner portion of the lower electrode, the withstand voltage may be lowered due to electric field concentration at the corner portion of the lower electrode.

また、従来の構成では、コンデンサは、上部電極(第2の電極)と下部電極(第1の電極)の対のみを有していたため、この薄膜コンデンサを実装、つまり、上部電極(第2の電極)をハンダ接合等によって外部基板に接続・固定して、電子部品パッケージや電子部品モジュール、電子デバイス等を作製した場合、コンデンサが外部応力(外力)や外部荷重(衝撃荷重含む)を受けた場合、それらの応力や荷重が上部電極(第2の電極)のハンダ接合部を通じて上部電極(第2の電極)または下部電極(第1の電極)に集中してしまい、斯様な外力や荷重に対する耐性が脆弱である傾向にあった。   In the conventional configuration, since the capacitor has only a pair of the upper electrode (second electrode) and the lower electrode (first electrode), the thin film capacitor is mounted, that is, the upper electrode (second electrode). When an electronic component package, electronic component module, electronic device, or the like is manufactured by connecting and fixing the electrode) to an external substrate by soldering or the like, the capacitor is subjected to external stress (external force) or external load (including impact load) In this case, those stresses and loads are concentrated on the upper electrode (second electrode) or the lower electrode (first electrode) through the solder joint portion of the upper electrode (second electrode), and such external force or load is applied. The resistance to tended to be fragile.

そこで、本発明は、かかる事情に鑑みてなされたものであり、下部電極の抵抗値を減少させることができ、これにより、薄膜コンデンサの電気的な特性や機能を十分に高めることができる薄膜コンデンサ及びその製造方法を提供することを目的とする。   Therefore, the present invention has been made in view of such circumstances, and the resistance value of the lower electrode can be reduced, whereby the thin film capacitor can sufficiently enhance the electrical characteristics and functions of the thin film capacitor. And it aims at providing the manufacturing method.

上記課題を解決するために、本発明による薄膜コンデンサは、基板上に形成された第1の電極(いわゆる下部電極;層であってもよい)と、第1の電極に誘電体膜(層でもよい)を介して対向して並置され、且つ、互いに離間して配置された少なくとも2つの第2の電極(いわゆる上部電極;層であってもよい)と、第1の電極上において、少なくも2つの第2の電極のそれぞれの間に配置され、且つ、第1の電極から上部に突出した突出部(中間導体部)と、誘電体膜の少なくとも一部、及び、突出部を覆い、且つ、少なくとも2つの第2の電極のそれぞれの上に開口を有する保護層と、保護層上に形成され、且つ、保護層の開口に露出した少なくとも2つの第2の電極のそれぞれの少なくとも一部と電気的に接続された少なくとも2つの端子電極とを有し、突出部はいずれの前記端子電極とも(電気的に)接続されていない。なお、「中間導体部」の「中間」と記したのは、少なくとも2つの第2の電極「間」に配置されることを明確にするためであり、「中間導体」は、第2の電極間の完全な中間位置に配置される必要はない。
In order to solve the above problems, a thin film capacitor according to the present invention includes a first electrode (so-called lower electrode; may be a layer) formed on a substrate, and a dielectric film (also a layer) on the first electrode. At least two second electrodes (so-called upper electrodes; which may be layers) which are juxtaposed in opposition to each other and spaced apart from each other, and at least on the first electrode A protrusion (intermediate conductor portion) disposed between each of the two second electrodes and protruding upward from the first electrode , covering at least a part of the dielectric film, and the protrusion; and A protective layer having an opening on each of the at least two second electrodes; and at least a part of each of the at least two second electrodes formed on the protective layer and exposed to the opening of the protective layer; At least two electrically connected And a child electrodes, protruding portions (electrically) is to any of the terminal electrode is not connected. Note that “intermediate” of the “intermediate conductor portion” is for the sake of clarity that the “intermediate conductor” is arranged between at least two second electrodes “between”. There is no need to be placed in a completely intermediate position.

このような構成においては、少なくとも2つの第2の電極のそれぞれと第1の電極が誘電体膜を挟持する構成の少なくとも2つのコンデンサが直列に接続される。このとき、第1の電極上において第2の電極間に、第1の電極から突出した突出部が配置されているので、薄膜コンデンサ間の電流が第1の電極に加えて突出部にも流れることにより、換言すれば、その電流の経路の断面積が増加することにより、抵抗値を減少させることができ、これにより、薄膜コンデンサの電気的な特性や機能を十分に高めることができる。また、第2の電極間に突出部が設けられることにより、第2の電極の膜厚に突出部の膜厚が加わるので、コンデンサ間の電極膜厚が実質的に増加することとなり、その結果、外部応力や外部荷重に対する耐性を向上することができる。   In such a configuration, at least two capacitors having a configuration in which each of the at least two second electrodes and the first electrode sandwich the dielectric film are connected in series. At this time, since the protruding portion protruding from the first electrode is disposed between the second electrodes on the first electrode, the current between the thin film capacitors flows to the protruding portion in addition to the first electrode. In other words, the resistance value can be decreased by increasing the cross-sectional area of the current path, and thereby the electrical characteristics and functions of the thin film capacitor can be sufficiently enhanced. Further, since the protrusion is provided between the second electrodes, the film thickness of the protrusion is added to the film thickness of the second electrode, so that the electrode film thickness between the capacitors is substantially increased. The resistance to external stress and external load can be improved.

ここで、上述した従来の薄膜コンデンサでは、下部電極とその上に並置された各上部電極とで画成される各段差の間隔が比較的広い状態で、薄膜コンデンサ全体をポリイミド等の樹脂製の保護層で覆う場合、その段差によって塗布後の保護層の平坦性を十分に確保することができず、場合によっては、上部電極の例えば端部(保護層で覆われていて欲しい部位)が、外部に露出してしまうことも想定され得る。これに対し、上述のとおり、第2の電極間に配置された保護層が突出部の少なくとも一部(好ましくは全部)で覆われるように保護層を設けることにより、上記従来の如く保護層の平坦性が損なわれるという問題を簡易に解決することができる。すなわち、第2の電極間に突出部を有し、その突出部を保護層で覆うことにより、第2の電極と第1の電極とで形成される段差と、突出部と第1の電極とで形成される段差との間隔を、従来の下部電極及び上部電極構造で画成される各段差間の間隔よりも狭めることができ、これにより、保護層の平坦性を十分に確保することができる。この場合、保護層は、少なくとも2つの第2の電極のそれぞれの少なくとも一部を更に覆ってもよい。   Here, in the above-described conventional thin film capacitor, the entire thin film capacitor is made of a resin such as polyimide with a relatively wide gap between the steps defined by the lower electrode and the upper electrodes juxtaposed thereon. When covering with a protective layer, the flatness of the protective layer after application cannot be ensured sufficiently due to the step, and in some cases, for example, the end portion of the upper electrode (the part desired to be covered with the protective layer) It can also be assumed that it is exposed to the outside. On the other hand, as described above, by providing the protective layer so that the protective layer disposed between the second electrodes is covered with at least a part (preferably all) of the protrusions, The problem that flatness is impaired can be easily solved. That is, by having a protrusion between the second electrodes and covering the protrusion with a protective layer, the step formed by the second electrode and the first electrode, the protrusion and the first electrode, The distance between the step formed by the step can be made narrower than the distance between the steps defined by the conventional lower electrode and upper electrode structure, thereby ensuring sufficient flatness of the protective layer. it can. In this case, the protective layer may further cover at least a part of each of the at least two second electrodes.

また、突出部は、その突出部の垂直断面(垂直断面視)において、誘電体膜側の端部よりも、誘電体膜から遠い側の端部の幅が大きくされたもの、例えば、断面形状がT字形又は略T字形をなす形状とすることができる。かかる突出部の形状によれば、第1の電極と突出部の下部にポリイミド等の樹脂製の保護層の材料が流入し、第1の電極と突出部との間にその保護層が挟まれる構造が生起されるので、保護層の剥離を有効に抑制することができる。
Further, in the vertical section (perpendicular sectional view) of the protruding portion , the protruding portion has a width of the end portion farther from the dielectric film than the end portion on the dielectric film side, for example, a cross-sectional shape Can have a T-shape or a substantially T-shape. According to the shape of the protruding portion, the material of the protective layer made of a resin such as polyimide flows into the first electrode and the lower portion of the protruding portion, and the protective layer is sandwiched between the first electrode and the protruding portion. Since the structure is generated, peeling of the protective layer can be effectively suppressed.

さらにまた、少なくとも2つの第2の電極のそれぞれ、及び、突出部の各水平断面形状(平面視における形状)は、特に制限されず、単純な矩形状でも構わず、或いは、少なくとも第2の電極及び突出部のうち少なくともいずれか1つが、屈曲を有する形状とすることができる。こうすれば、そのような少なくとも2つの第2の電極又は突出部に屈曲形状が生起されていない場合(第1の電極が薄膜コンデンサの幅方向(長手方向でも短手方向でも構わない)に直線状に延設されて、その上方に少なくとも2つの第2の電極や突出部等の構造体がない場合)に比して、薄膜コンデンサを外部基板等に実装した後に受ける外部応力や外部荷重(衝撃荷重)、特に、薄膜コンデンサの側面等から受ける応力等に対して強い耐性を有することができる。   Furthermore, each of the at least two second electrodes and each horizontal cross-sectional shape (shape in plan view) of the protrusion are not particularly limited, and may be a simple rectangular shape, or at least the second electrode. And at least one of the protrusions may have a bent shape. In this way, when the bent shape is not generated in such at least two second electrodes or protrusions (the first electrode may be in the width direction (longitudinal direction or short direction) of the thin film capacitor). Compared to the case where there is no structure such as at least two second electrodes and protrusions above it), external stress or external load received after mounting the thin film capacitor on an external substrate ( It is possible to have strong resistance against impact load), in particular, stress received from the side surface of the thin film capacitor.

また、突出部は、第1の電極と同一の材質からなってもよく、又は、第1の電極の材質よりも電気抵抗率が低い材質からなってもよい。特に、突出部を第1の電極層の材質より電気抵抗率が低い材質で構成すれば、コンデンサ間の電流が突出部に多く流れることにより、コンデンサ間の抵抗値を更に一層減少させることができる。その結果、薄膜コンデンサの電気的な特性や機能をより一層十分に高めることができる。例えば、抵抗値が減少してコンデンサ間の導電性を十分に確保することにより、薄膜コンデンサの等価直列抵抗(ESR)の低下を図ることができ、また、Q(Qualityfactor)値を高くすることができる。   Further, the protruding portion may be made of the same material as the first electrode, or may be made of a material having a lower electrical resistivity than the material of the first electrode. In particular, if the protruding portion is made of a material having a lower electrical resistivity than the material of the first electrode layer, a large amount of current between the capacitors flows through the protruding portion, so that the resistance value between the capacitors can be further reduced. . As a result, the electrical characteristics and functions of the thin film capacitor can be further enhanced. For example, by reducing the resistance value and sufficiently ensuring the conductivity between the capacitors, the equivalent series resistance (ESR) of the thin film capacitor can be reduced, and the Q (Quality factor) value can be increased. it can.

また、突出部は、第2の電極と同一の材質からなってもよい。突出部と第2の電極を同時に形成することで、製造工程を複雑化させず、突出部のみを別途形成する場合に比べて費用の面でも有利であるばかりか、材質の違いによる界面での抵抗成分の増大を防止することができ、電気的特性の向上も期待できる。   The protruding portion may be made of the same material as that of the second electrode. By forming the protrusion and the second electrode at the same time, the manufacturing process is not complicated, and it is advantageous in terms of cost as compared with the case where only the protrusion is separately formed. An increase in resistance component can be prevented, and an improvement in electrical characteristics can be expected.

さらに、本発明による薄膜コンデンサの製造方法は、本発明の薄膜コンデンサを有効に製造するための方法であり、基板上に第1の電極(いわゆる下部電極;層であってもよい)を形成する工程と、第1の電極に誘電体膜を介して対向し、且つ、互いに離間して配置される少なくとも2つの第2の電極(いわゆる上部電極;層であってもよい)を形成する工程と、第1の電極上において、少なくとも2つの第2の電極のそれぞれ間に配置され、且つ、第1の電極と電気的に接続された突出部を形成する工程と、誘電体膜の少なくとも一部、及び、突出部を覆い、且つ、少なくとも2つの第2の電極のそれぞれの上に開口を有する保護層を形成する工程と、保護層上に、保護層の開口に露出した前記少なくとも2つの第2の電極のそれぞれの少なくとも一部と電気的に接続された少なくとも2つの端子電極を形成する工程と、を含む。
Furthermore, the thin film capacitor manufacturing method according to the present invention is a method for effectively manufacturing the thin film capacitor of the present invention, and a first electrode (so-called lower electrode; may be a layer) is formed on a substrate. A step of forming at least two second electrodes (so-called upper electrodes; may be layers) facing the first electrode with a dielectric film therebetween and spaced apart from each other; Forming a protrusion on the first electrode between each of the at least two second electrodes and electrically connected to the first electrode; and at least a part of the dielectric film And forming a protective layer covering the protrusion and having an opening on each of the at least two second electrodes, and on the protective layer, the at least two second electrodes exposed to the opening of the protective layer Each of the two electrodes Comprising Ku and forming at least two terminal electrodes which also partially electrically connected, the.

以上のように構成された本発明による薄膜コンデンサ及びその製造方法によれば、第1の電極層上の第2の電極層間の位置に、第1の電極層と電気的に接続して形成された積層部を有することで、薄膜コンデンサ間の電流経路の断面積が増加することにより、抵抗値を減少させることができ、これにより、薄膜コンデンサの電気的な特性や機能を十分に高めることができる。また、第2の電極層間に積層部が設けられることで、コンデンサ間の電極膜厚増加により、外部応力に対する耐性を向上することができる。   According to the thin film capacitor and the manufacturing method thereof according to the present invention configured as described above, the thin film capacitor is formed in a position between the second electrode layers on the first electrode layer and electrically connected to the first electrode layer. By having the laminated portion, the cross-sectional area of the current path between the thin film capacitors can be increased, so that the resistance value can be reduced, thereby sufficiently improving the electrical characteristics and functions of the thin film capacitor. it can. Further, by providing the laminated portion between the second electrode layers, resistance to external stress can be improved by increasing the electrode film thickness between the capacitors.

本発明の好適な一実施形態の薄膜コンデンサの概略構造を示す上面図(平面図)である。1 is a top view (plan view) showing a schematic structure of a thin film capacitor according to a preferred embodiment of the present invention. 図1のII−II線に沿う断面図である。It is sectional drawing which follows the II-II line | wire of FIG. (A)乃至(C)は、薄膜コンデンサを製造している手順を示す工程図である。(A) thru | or (C) are process drawings which show the procedure which manufactures the thin film capacitor. (A)乃至(C)は、薄膜コンデンサを製造している手順を示す工程図である。(A) thru | or (C) are process drawings which show the procedure which manufactures the thin film capacitor. (A)乃至(B)は、薄膜コンデンサを製造している手順を示す工程図である。(A) thru | or (B) is process drawing which shows the procedure which manufactures the thin film capacitor. (A)乃至(B)は、薄膜コンデンサを製造している手順を示す工程図である。(A) thru | or (B) is process drawing which shows the procedure which manufactures the thin film capacitor. (A)乃至(B)は、薄膜コンデンサを製造している手順を示す工程図である。(A) thru | or (B) is process drawing which shows the procedure which manufactures the thin film capacitor. (A)乃至(C)は、薄膜コンデンサを製造している手順を示す工程図である。(A) thru | or (C) are process drawings which show the procedure which manufactures the thin film capacitor. (A)乃至(B)は、薄膜コンデンサを製造している手順を示す工程図である。(A) thru | or (B) is process drawing which shows the procedure which manufactures the thin film capacitor. 本実施形態による薄膜コンデンサの構造の変形例を示す上面図である。It is a top view which shows the modification of the structure of the thin film capacitor by this embodiment. 本実施形態による薄膜コンデンサの構造の変形例を示す断面図である。It is sectional drawing which shows the modification of the structure of the thin film capacitor by this embodiment.

以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。   Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. Further, the positional relationship such as up, down, left and right is based on the positional relationship shown in the drawings unless otherwise specified. Furthermore, the dimensional ratios in the drawings are not limited to the illustrated ratios. Further, the following embodiments are exemplifications for explaining the present invention, and are not intended to limit the present invention only to the embodiments. Furthermore, the present invention can be variously modified without departing from the gist thereof.

<薄膜コンデンサ>
図1は、本発明の好適な一実施形態による薄膜コンデンサの概略構造を示す上面図(平面図)であり、図2は、図1のII−II線に沿う断面図である。なお、本実施形態の薄膜コンデンサ(以下、単に「コンデンサ」と称する)1は、図1及び図2に示すとおり、2つのコンデンサが直列に接続された構造を有するものである。
<Thin film capacitor>
FIG. 1 is a top view (plan view) showing a schematic structure of a thin film capacitor according to a preferred embodiment of the present invention, and FIG. 2 is a sectional view taken along line II-II in FIG. The thin film capacitor (hereinafter simply referred to as “capacitor”) 1 of the present embodiment has a structure in which two capacitors are connected in series as shown in FIGS. 1 and 2.

コンデンサ1は、図2に示す如く、平面矩形状をなす基板2上に、下部電極(第1の電極)3、誘電体膜4、上部電極(第2の電極)5A,5B、第3の電極(突出部)6、保護層7、及び端子電極8が、順次積層されてなるものである。   As shown in FIG. 2, the capacitor 1 includes a lower electrode (first electrode) 3, a dielectric film 4, upper electrodes (second electrodes) 5 A and 5 B, and a third electrode on a planar rectangular substrate 2. The electrode (protrusion part) 6, the protective layer 7, and the terminal electrode 8 are laminated | stacked one by one.

ここで、基板2の母材料としては、半導体基板を用いることができるが、これに限られず、例えば、金属基板、セラミックス基板、ガラスセラミックス基板、ガラス基板、単結晶基板等を用いることができ、化学的且つ熱的に安定であり、且つ、応力発生が少なく表面の平滑性を保持し易いものを用いることが好ましい。なお、基板2は、必要に応じて厚さを適宜調整することができる。   Here, as a base material of the substrate 2, a semiconductor substrate can be used, but is not limited thereto, and for example, a metal substrate, a ceramic substrate, a glass ceramic substrate, a glass substrate, a single crystal substrate, and the like can be used. It is preferable to use a material that is chemically and thermally stable and that generates less stress and easily maintains the smoothness of the surface. In addition, the thickness of the board | substrate 2 can be adjusted suitably as needed.

下部電極3は、基板2の外周よりも内側の領域上に形成される。下部電極3の材料は、金属材料であれば特に制限されず、例えば、Al、Cu、Ni、Al−Cu、Al−Si、Al−Cu−Si等の卑金属材料であって、且つ、半導体プロセスで用いられる材料であれば、製造コスト及びプロセス管理の面で好ましい。   The lower electrode 3 is formed on a region inside the outer periphery of the substrate 2. The material of the lower electrode 3 is not particularly limited as long as it is a metal material. For example, it is a base metal material such as Al, Cu, Ni, Al—Cu, Al—Si, Al—Cu—Si, and a semiconductor process. If it is the material used by (4), it is preferable in terms of manufacturing cost and process management.

誘電体膜4は、下部電極3の上面及び側壁面、さらに下部電極3の外方の基板2上面の一部を覆うように形成された薄膜からなる。なお、誘電体膜4が覆う箇所は、下部電極3の上面における上部電極5A(5B)が設置される箇所であって、上部電極5A(5B)の設置領域より大きい領域を少なくとも含めばよく、その他の箇所を覆うか否かは適宜調整することができる。また、誘電体膜4の材料としては、特に制限されず、例えば、SiO2、SiN、Al23、Zr02、Hf02等の常誘電体薄膜、又は、BaTi03、BaSrTi03、PbTi03等の強誘電体薄膜を用いることができる。 The dielectric film 4 is made of a thin film formed so as to cover the upper surface and side wall surface of the lower electrode 3 and a part of the upper surface of the substrate 2 outside the lower electrode 3. The location covered by the dielectric film 4 is a location where the upper electrode 5A (5B) is installed on the upper surface of the lower electrode 3, and it is sufficient to include at least a region larger than the installation region of the upper electrode 5A (5B). Whether or not other portions are covered can be adjusted as appropriate. The material of the dielectric film 4 is not particularly limited, and for example, a paraelectric thin film such as SiO 2 , SiN, Al 2 0 3 , Zr0 2 , Hf0 2 , or BaTi0 3 , BaSrTi0 3 , PbTi0 3 A ferroelectric thin film such as can be used.

また、誘電体膜4は、上部電極5Aと上部電極5Bとの間の位置に開口部41(開口)を有する。開口部41の位置に、下部電極3と電気的に接続する第3の電極6が形成される。開口部41は、例えば、誘電体膜4を成膜後、フォトレジストで開口部(ホール、ビアホール、スルーホール)の領域を決定し、化学エッチング、イオンミリング、RIE(Reactive Ion Etching)等の適宜の方法を用い、レジストによってカバーされていない部分の誘電体膜4を除去することにより簡易に形成することができる。   The dielectric film 4 has an opening 41 (opening) at a position between the upper electrode 5A and the upper electrode 5B. A third electrode 6 that is electrically connected to the lower electrode 3 is formed at the position of the opening 41. For example, after forming the dielectric film 4, the opening 41 determines the region of the opening (hole, via hole, through hole) with a photoresist, and appropriately performs chemical etching, ion milling, RIE (Reactive Ion Etching), or the like. Using this method, it is possible to easily form the dielectric film 4 by removing the portion of the dielectric film 4 not covered with the resist.

上部電極5A,5Bは、下部電極3に誘電体膜4を介して対向して並置され、互いに離間して形成される。なお、上部電極5A,5Bの材料は、下部電極3と同様に、金属材料であれば特に制限されず、例えば、Al、Cu、Ni、Al−Cu、Al−Si、Al−Cu−Si等の卑金属材料であって、且つ、半導体プロセスで用いられる材料であれば、製造コスト及びプロセス管理の面で好ましい。   The upper electrodes 5A and 5B are juxtaposed with the lower electrode 3 so as to face each other with the dielectric film 4 interposed therebetween, and are formed apart from each other. The material of the upper electrodes 5A and 5B is not particularly limited as long as it is a metal material, as with the lower electrode 3, and examples thereof include Al, Cu, Ni, Al—Cu, Al—Si, Al—Cu—Si, and the like. Any base metal material that is used in a semiconductor process is preferable in terms of manufacturing cost and process management.

また、上部電極5A,5Bの水平断面形状は、図1に示すように、それぞれL字型の屈曲形状を有しており、且つ、第3の電極6もそれらの上部電極5A,5Bの外形にそって屈曲した平面形状で設けられているので、上部電極5A,5Bと第3の電極6との間隙に屈曲部9が画成されている。屈曲部9は、各上部電極5A,5Bと第3の電極6との間隙であって、該間隙の水平断面形状において屈曲した部分を含む概念である。かかる形状とすることで、そのような屈曲形状が生起されていない場合(下部電極3がコンデンサ1の幅方向に直線状に延設されて、その上方に上部電極5A,5Bや第3の電極6等の構造体がない場合)に比して、コンデンサ1の幅方向に沿って、コンデンサ1を外部基板等に実装した後に受ける外部応力や外部荷重(衝撃荷重)、特に、コンデンサ1の側面等から受ける応力等に対して強い耐性を有することができる。なお、上部電極5A,5Bの形状は、上記L字型に限られず、後述する第3の電極6の形状とともに種々の形状にすることができ、例えば、凹型、凸型等の屈曲部(直角に曲がっていなくてもよい)を有する形状に適宜選択することができる。また、本実施形態のコンデンサ1は、屈曲部9を省略することもでき、この場合、上部電極5A,5Bの水平断面形状は、例えば、正方形や長方形等の形状とすることができる。   Further, as shown in FIG. 1, the horizontal sectional shapes of the upper electrodes 5A and 5B have L-shaped bent shapes, respectively, and the third electrode 6 also has an outer shape of the upper electrodes 5A and 5B. Accordingly, the bent portion 9 is defined in the gap between the upper electrodes 5A and 5B and the third electrode 6. The bent portion 9 is a concept including a gap between each of the upper electrodes 5A and 5B and the third electrode 6 and a bent portion in the horizontal sectional shape of the gap. By adopting such a shape, when such a bent shape is not generated (the lower electrode 3 is linearly extended in the width direction of the capacitor 1, and the upper electrodes 5A and 5B and the third electrode are disposed above the lower electrode 3. 6), the external stress and external load (impact load) received after the capacitor 1 is mounted on an external substrate along the width direction of the capacitor 1, in particular, the side surface of the capacitor 1 It is possible to have a strong resistance to stress received from the like. The shapes of the upper electrodes 5A and 5B are not limited to the L-shape, and can be various shapes together with the shape of the third electrode 6 to be described later. Can be selected as appropriate. Moreover, the capacitor | condenser 1 of this embodiment can also omit the bending part 9, and the horizontal cross-sectional shape of upper electrode 5A, 5B can be made into shapes, such as a square and a rectangle, in this case.

第3の電極6は、下部電極3上の上部電極5Aと上部電極5Bとの間の位置であって、誘電体膜4の開口部41の位置に、下部電極3と電気的に接続して形成されるものであって、いわゆる下部電極3から突出した突出部(中間導体部)と言うこともできる。なお、第3の電極6の材質は、金属材料であれば特に制限されず、例えば、下部電極3と同一の材質から成ってもよく、又は、下部電極3の材質より電気抵抗率が低い材質から成ることができる。また、第3の電極6の材質は、上部電極5A,5Bと同一の材質から成ることもできる。   The third electrode 6 is electrically connected to the lower electrode 3 at a position between the upper electrode 5A and the upper electrode 5B on the lower electrode 3 and at the position of the opening 41 of the dielectric film 4. It is formed and can also be called a protruding portion (intermediate conductor portion) protruding from a so-called lower electrode 3. The material of the third electrode 6 is not particularly limited as long as it is a metal material. For example, the third electrode 6 may be made of the same material as that of the lower electrode 3 or a material having a lower electrical resistivity than the material of the lower electrode 3. Can consist of The material of the third electrode 6 can be made of the same material as that of the upper electrodes 5A and 5B.

また、第3の電極6は、図2に示すとおり、該第3の電極6の垂直断面形状がT字形(きのこ形)を含む形状とすることができる。かかる第3の電極6の形状によれば、下部電極3と第3の電極6との間にポリイミド等の樹脂の保護層7が挟まれる構造となり、ポリイミド等の樹脂の保護層7の剥離を抑制することができる。なお、第3の電極6の垂直断面形状は、T字形を含む形状に限られず、種々の形状にすることができ、第3の電極6の垂直断面(視)において、誘電体膜4側の端部(図示下部の下部電極3と接続される部位)よりも、誘電体膜4から遠い側(図示上部)の端部の幅が大きくされたものであると有用である。   Further, as shown in FIG. 2, the third electrode 6 may have a shape in which the vertical sectional shape of the third electrode 6 includes a T shape (mushroom shape). According to the shape of the third electrode 6, the protective layer 7 made of a resin such as polyimide is sandwiched between the lower electrode 3 and the third electrode 6, and the protective layer 7 made of a resin such as polyimide is peeled off. Can be suppressed. The vertical cross-sectional shape of the third electrode 6 is not limited to the shape including the T-shape, and can be various shapes. In the vertical cross-section (view) of the third electrode 6, It is useful if the width of the end portion on the side farther from the dielectric film 4 (upper part in the figure) is made larger than the end part (part connected to the lower electrode 3 in the lower part in the figure).

さらに、第3の電極6の水平断面形状は、上部電極5A,5Bと第3の電極6との間隙に屈曲部9を有するような形状であって、各上部電極5A,5Bとの間隙の距離を一定距離以上保持する形状とすることができる。例えば、図1に示す如く、各上部電極5A,5Bの形状に沿った形状(Z字型の形状)とすることもできる。   Further, the horizontal cross-sectional shape of the third electrode 6 is a shape having a bent portion 9 in the gap between the upper electrodes 5A and 5B and the third electrode 6, and the gap between the upper electrodes 5A and 5B is as follows. The distance can be a shape that maintains a certain distance or more. For example, as shown in FIG. 1, it may be a shape (Z-shaped shape) along the shape of each of the upper electrodes 5A and 5B.

保護層7は層間絶縁膜として機能し、誘電体膜4、上部電極5A,5B、及び第3の電極6を覆うように形成される。また、保護層7は、上部電極5A,5Bと端子電極8A,8Bとを電気的に接続するための開口部71,72(ホール、ビアホール、スルーホール)を有する。なお、保護層7は、その材質は特に制限されず、例えば、ポリイミド、BCB(ベンゾシクロブテン)、エポキシ等の樹脂系、又は、SiO2、SiN、Al23等の主に気相堆積法で成膜できるセラミックス系のものを用いることができる。また、開口部71,72は、感光性の樹脂系の材質を用いる場合は、フォトマスクを使用する露光・現像を行う方法で形成でき、一方、セラミックス系の材質を用いる場合は、誘電体膜の開口部41と同様の方法を用いて形成できる。 The protective layer 7 functions as an interlayer insulating film and is formed so as to cover the dielectric film 4, the upper electrodes 5 </ b> A and 5 </ b> B, and the third electrode 6. The protective layer 7 has openings 71 and 72 (holes, via holes, and through holes) for electrically connecting the upper electrodes 5A and 5B and the terminal electrodes 8A and 8B. The material of the protective layer 7 is not particularly limited, and for example, a resin system such as polyimide, BCB (benzocyclobutene), epoxy, or mainly vapor phase deposition such as SiO 2 , SiN, Al 2 O 3, etc. Ceramics that can be formed by a method can be used. The openings 71 and 72 can be formed by a method of performing exposure and development using a photomask when a photosensitive resin material is used, while the dielectric film is used when a ceramic material is used. The opening 41 can be formed using the same method.

端子電極8A,8Bは、保護層7上に形成され、且つ、保護層7の開口部71,72を通じて上部電極5A,5Bとそれぞれ電気的に接続されるものである。端子電極8A,8Bの材質は、例えば、下部電極3又は上部電極5A,5Bと同様の材質で形成することができる。また、端子電極8A,8Bは、コンデンサ1の電子部品への実装時に、プリント配線基板とハンダで接続される部分であるため、ハンダくわれやハンダの濡れ性等の特性を考慮した表面処理が必要となる。そのため、端子電極8A,8Bは、その表面に、例えば、Ni系バリヤー層−Au表面層、又は、Ni系バリヤー層−Sn表面層等の表面層を形成することが好ましい。なお、バリヤー層においては、Ti、Cr、Ni、Fe等の材質を用いることもでき、或いは、これらの材質を適宜組み合わせて多層構造とすることもできる。   The terminal electrodes 8A and 8B are formed on the protective layer 7 and are electrically connected to the upper electrodes 5A and 5B through the openings 71 and 72 of the protective layer 7, respectively. The material of the terminal electrodes 8A and 8B can be formed of the same material as that of the lower electrode 3 or the upper electrodes 5A and 5B, for example. Further, since the terminal electrodes 8A and 8B are portions that are connected to the printed wiring board by solder when the capacitor 1 is mounted on an electronic component, surface treatment in consideration of characteristics such as solder bite and solder wettability is performed. Necessary. Therefore, the terminal electrodes 8A and 8B are preferably formed with a surface layer such as a Ni-based barrier layer-Au surface layer or a Ni-based barrier layer-Sn surface layer on the surface thereof. In the barrier layer, materials such as Ti, Cr, Ni, and Fe can be used, or a multilayer structure can be formed by appropriately combining these materials.

このように構成されたコンデンサ1によれば、下部電極3上の上部電極5A,5B間の位置に、下部電極3と電気的に接続して形成された第3の電極6を有することにより、コンデンサ間の電流が下部電極3に加えて第3の電極6にも流れること、換言すれば、該電流の経路の断面積が増加することにより、電流経路の抵抗値を減少させることができ、その結果、コンデンサ1の電気的な特性や機能を十分に高めることができる。   According to the capacitor 1 configured as described above, by having the third electrode 6 formed in electrical connection with the lower electrode 3 at a position between the upper electrodes 5A and 5B on the lower electrode 3, The current between the capacitors flows to the third electrode 6 in addition to the lower electrode 3, in other words, the cross-sectional area of the current path is increased, thereby reducing the resistance value of the current path, As a result, the electrical characteristics and functions of the capacitor 1 can be sufficiently enhanced.

また、従来の直列コンデンサは、コンデンサ間が下部電極の1層のみであったため、このコンデンサを実装した後、コンデンサに受ける外部応力に対する耐性が弱いという問題点があったが、本実施形態のように、上部電極5A,5B間に第3の電極6を設けることで、コンデンサ間の電極膜厚増加により、外部応力に対する耐性を向上させることができ、その問題点を解決することができる。   In addition, since the conventional series capacitor has only one layer of the lower electrode between the capacitors, there is a problem that resistance to external stress applied to the capacitor is weak after mounting this capacitor. Further, by providing the third electrode 6 between the upper electrodes 5A and 5B, the resistance to external stress can be improved by increasing the electrode film thickness between the capacitors, and the problem can be solved.

さらに、従来の直列コンデンサは、上部電極5Aと上部電極5Bとの間に段差を有する下部電極3が存在するのみであり、且つ、上部電極5A,5B間の下部電極3のみの間隔が広いため、保護層を形成すると、上部電極5A,5B間の中央が陥没してしまい、上部電極の端部が保護層に覆われず、露出してしまうおそれがあったが、本実施形態によるコンデンサ1のように、上部電極5Aと上部電極5Bとの間に第3の電極6を設けることにより、従来の段差間の間隔を狭くすることができ、保護層の平坦性を確保することができる。   Furthermore, the conventional series capacitor has only the lower electrode 3 having a step between the upper electrode 5A and the upper electrode 5B, and the distance between only the lower electrode 3 between the upper electrodes 5A and 5B is wide. When the protective layer is formed, the center between the upper electrodes 5A and 5B is depressed, and the end of the upper electrode is not covered with the protective layer and may be exposed. However, the capacitor 1 according to the present embodiment may be exposed. As described above, by providing the third electrode 6 between the upper electrode 5A and the upper electrode 5B, the interval between the conventional steps can be narrowed, and the flatness of the protective layer can be ensured.

またさらに、第3の電極6を設けることで、上部電極5A(5B)−誘電体膜4−下部電極3で形成されるコンデンサのキャパシタ容量に加え、上部電極5A(5B)−保護層7−第3の電極6の個所でもキャパシタ容量を得ることができ、コンデンサ1全体のキャパシタ容量を増大させることができる。すなわち、上部電極5A−誘電体膜4−下部電極3で形成されるコンデンサと上部電極5A−保護層7−第3の電極6で形成されるコンデンサとが並列コンデンサとして機能し、且つ、上部電極5B−誘電体膜4−下部電極3で形成されるコンデンサと上部電極5B−保護層7−第3の電極6で形成されるコンデンサとが並列コンデンサとして機能することで、これら並列コンデンサを直列接続した構造とみなすことができる。   Furthermore, by providing the third electrode 6, in addition to the capacitor capacity of the capacitor formed by the upper electrode 5A (5B) -dielectric film 4-lower electrode 3, the upper electrode 5A (5B) -protective layer 7- Capacitor capacity can be obtained also at the third electrode 6, and the capacitor capacity of the entire capacitor 1 can be increased. That is, the capacitor formed by the upper electrode 5A-dielectric film 4-lower electrode 3 and the capacitor formed by the upper electrode 5A-protective layer 7-third electrode 6 function as a parallel capacitor, and the upper electrode A capacitor formed by 5B-dielectric film 4-lower electrode 3 and a capacitor formed by upper electrode 5B-protective layer 7-third electrode 6 function as a parallel capacitor, and these parallel capacitors are connected in series. Can be regarded as a structure.

<薄膜コンデンサの製造方法>
ここで、このような構成を有するコンデンサ1を製造する方法の一例について、以下に説明する。図3〜図9は、コンデンサ1を製造している手順を示す工程図である。
<Manufacturing method of thin film capacitor>
Here, an example of a method for manufacturing the capacitor 1 having such a configuration will be described below. 3 to 9 are process diagrams showing a procedure for manufacturing the capacitor 1.

(基板形成)
まず、基板2を準備し、その表面を例えばCMP法で研磨して平坦化する。また、基板2の材料が金属又は半導体である場合は、基板2表面に絶縁層を形成する。なお、一枚の基板2上には、コンデンサ1の素子構造が複数形成され(例えば、ライン/スペースが数μm/数μmの微細構造)、最終的には、素子単位で個片(個品)化され、複数のコンデンサが得られるが、以下の図示においては、一つのコンデンサ1の素子構造の部分を例示する。
(Substrate formation)
First, the substrate 2 is prepared, and the surface thereof is polished and planarized by, for example, a CMP method. Further, when the material of the substrate 2 is a metal or a semiconductor, an insulating layer is formed on the surface of the substrate 2. Note that a plurality of element structures of the capacitor 1 are formed on a single substrate 2 (for example, a fine structure having a line / space of several μm / several μm), and finally an individual unit (individual product). A plurality of capacitors can be obtained. In the following illustration, an element structure portion of one capacitor 1 is illustrated.

(下部電極形成)
この基板2上に、フォトリソグラフィとめっきにより、下部電極3を形成する。より具体的には、例えば、まず、基板2の表面上にシード層として下地導体層(膜厚:0.01〜1μm程度)3aを、スパッタリング又は無電解めっきにて形成する(図3(A)参照)。次いで、下地導体層3a上にフォトレジストを成膜し、それをフォトリソグラフィによって、下部電極3に対応した選択めっき用のレジストマスクM1にパターニングする(図3(B))。
(Lower electrode formation)
A lower electrode 3 is formed on the substrate 2 by photolithography and plating. More specifically, for example, first, a base conductor layer (film thickness: about 0.01 to 1 μm) 3a is formed as a seed layer on the surface of the substrate 2 by sputtering or electroless plating (FIG. 3A). )reference). Next, a photoresist is formed on the underlying conductor layer 3a, and is patterned by photolithography into a resist mask M1 for selective plating corresponding to the lower electrode 3 (FIG. 3B).

それから、レジストマスクM1をめっきマスクとして下地導体層3aが露呈している部分に、選択的に電気(電解)めっきを施し、下部電極3形成用の電気めっき導体層3bを所望の厚さとなるまで電着形成する。次いで、レジストマスクM1及び電気めっき導体層3b外部の下地導体層3aを除去することにより、下部電極用の導体層3を得る(図3(C))。なお、図3(C)においては、この導体層を下部電極3と同じ符合で示す。   Then, the electroconductive (electrolytic) plating is selectively performed on the exposed portion of the underlying conductor layer 3a using the resist mask M1 as a plating mask until the electroplated conductor layer 3b for forming the lower electrode 3 has a desired thickness. Electrodeposition formation. Next, by removing the resist mask M1 and the underlying conductor layer 3a outside the electroplating conductor layer 3b, a lower electrode conductor layer 3 is obtained (FIG. 3C). In FIG. 3C, this conductor layer is indicated by the same symbol as the lower electrode 3.

(誘電体膜形成)
次に、下部電極3の上面端部及び側壁面、さらに、下部電極3の外方の基板2上面の一部を覆う誘電体膜4を形成する。より具体的には、下部電極3及び露呈している基板2の部位上の全面に、スパッタリング等のPVD法、CVD法、ALD法、溶液法等により、誘電体膜4(膜厚:0.01〜1μm程度)を形成する(図4(A))。
(Dielectric film formation)
Next, a dielectric film 4 is formed to cover the upper surface end and side wall surface of the lower electrode 3 and a part of the upper surface of the substrate 2 outside the lower electrode 3. More specifically, the dielectric film 4 (thickness: 0.00 mm) is formed on the entire surface of the lower electrode 3 and the exposed substrate 2 by a PVD method such as sputtering, a CVD method, an ALD method, or a solution method. (About 01 to 1 μm) is formed (FIG. 4A).

(開口部形成)
次に、誘電体膜4において、下部電極3と第3の電極6とを接続する開口部(コンタクトホール)41を形成する。より具体的には、フォトレジストからなるレジストマスクM2を、誘電体膜4上であり、且つ、下部電極3と第3の電極6とを電気的に接続する開口部位を除く部位に成膜し(図4(B))、さらに、レジストマスクM2をエッチマスクとして、誘電体膜4をエッチングにより除去し、これにより、誘電体膜4の一部を除去して開口部41を形成するとともに、開口部41を有した誘電体膜4を得る(図4(C))。
(Opening formation)
Next, an opening (contact hole) 41 for connecting the lower electrode 3 and the third electrode 6 is formed in the dielectric film 4. More specifically, a resist mask M2 made of a photoresist is formed on the dielectric film 4 and on a portion excluding an opening portion that electrically connects the lower electrode 3 and the third electrode 6. Further, the dielectric film 4 is removed by etching using the resist mask M2 as an etch mask, whereby a part of the dielectric film 4 is removed to form an opening 41, and The dielectric film 4 having the opening 41 is obtained (FIG. 4C).

(第1上部電極及び下層部位形成)
次に、図5に示す状態の誘電体膜4の上面に、コンデンサ1の電極面積を決める上部電極5A,5Bの第1上部電極51A,51Bを形成し、下部電極3が露呈している部分(開口部41)に第3の電極6の下層部位61を形成する。より具体的には、例えば、誘電体膜4上、及び開口部41に位置する下部電極3上に、シード層として下地導体層(膜厚:0.01〜1μm程度)5aをスパッタリング又は無電解めっきにて形成する。次いで、シード層上にレジストマスクM3を配置する(図5(A))。次いで、下部電極3上に形成され、且つ、レジストマスクM3に覆われていないシード層が露呈している部分に、選択的に電気(電解)めっきを施し、第1上部電極形成用の電気めっき導体層と、下層部位形成用の電気めっき導体層を所望の厚さとなるまで電着形成する。次いで、レジストマスク及び電気めっき導体層外部のシード層を除去することにより、第1上部電極用の導体層51A,51B、及び下層部位用の導体層61を得る(図5(B))。なお、図5(B)においては、この第1上部電極用の導体層を上部電極51A,51Bと、また、下層部位用の導体層を下層部位61と同じ符合で示す。
(First upper electrode and lower layer formation)
Next, the first upper electrodes 51A and 51B of the upper electrodes 5A and 5B for determining the electrode area of the capacitor 1 are formed on the upper surface of the dielectric film 4 in the state shown in FIG. 5, and the lower electrode 3 is exposed. A lower layer portion 61 of the third electrode 6 is formed in the (opening 41). More specifically, for example, a base conductor layer (film thickness: about 0.01 to 1 μm) 5a is sputtered or electrolessly formed as a seed layer on the dielectric film 4 and the lower electrode 3 located in the opening 41. It is formed by plating. Next, a resist mask M3 is disposed over the seed layer (FIG. 5A). Next, a portion of the seed layer that is formed on the lower electrode 3 and is not covered with the resist mask M3 is selectively subjected to electroplating to form a first upper electrode. The conductor layer and the electroplated conductor layer for forming the lower layer part are electrodeposited to a desired thickness. Next, by removing the resist mask and the seed layer outside the electroplating conductor layer, first upper electrode conductor layers 51A and 51B and a lower layer conductor layer 61 are obtained (FIG. 5B). In FIG. 5B, the conductor layer for the first upper electrode is indicated by the same reference numerals as the upper electrodes 51A and 51B, and the conductor layer for the lower part is indicated by the same reference numeral as the lower layer part 61.

(第1保護層形成)
次に、第1上部電極51A,51Bの端部、下層部位61の端部、下部電極3上に形成された誘電体膜4の上面、下部電極3の側壁面上に形成された誘電体膜4、及び基板2上に形成された誘電体膜4を覆うように、第1保護層73を形成する。例えば、未硬化状態の光硬化型樹脂を充填する。その後、第1保護層73を形成しない部位の上にメタルマスクM4を設置した状態で(図6(A))、フォトリソグラフィによるパターニングを行うことで、第1上部電極51A,51Bの端部,下層部位61の端部、下部電極3上に形成された誘電体膜4の上面、下部電極3の側壁面上に形成された誘電体膜4、及び基板2上に形成された誘電体膜4を覆う第1保護層73を形成する(図6(B))。なお、第1上部電極51A,51B、及び下層部位61の上面で、後述する第2上部電極52A,52B、及び第3の電極6の上層部位62と接続する箇所は、第1保護層73に覆われずに露出している。
(Formation of first protective layer)
Next, the end portions of the first upper electrodes 51A and 51B, the end portions of the lower layer portion 61, the upper surface of the dielectric film 4 formed on the lower electrode 3, and the dielectric film formed on the side wall surface of the lower electrode 3 4 and a first protective layer 73 is formed so as to cover the dielectric film 4 formed on the substrate 2. For example, an uncured photo-curing resin is filled. Thereafter, in a state where the metal mask M4 is placed on a portion where the first protective layer 73 is not formed (FIG. 6A), by performing patterning by photolithography, the end portions of the first upper electrodes 51A and 51B, The dielectric film 4 formed on the substrate 2, the dielectric film 4 formed on the end portion of the lower layer portion 61, the upper surface of the dielectric film 4 formed on the lower electrode 3, the side wall surface of the lower electrode 3, and the dielectric film 4 formed on the substrate 2. A first protective layer 73 is formed to cover (FIG. 6B). In addition, on the upper surfaces of the first upper electrodes 51A and 51B and the lower layer portion 61, the portions connected to the second upper electrodes 52A and 52B and the upper layer portion 62 of the third electrode 6 described later are connected to the first protective layer 73. It is exposed without being covered.

(第2上部電極及び上層部位形成)
次に、第1上部電極51A,51Bに接続する第2上部電極52A,52B、及び第3の電極6の上層部位62を形成する。より具体的には、まず第1保護層73上に、シード層として下地導体層(膜厚:0.01〜1μm程度)7aを、スパッタリング又は無電解めっきにて形成する。次いで、下地導体層7a上にレジストマスクM5を配置する(図7(A))。次いで、第1保護層73上、且つ、第1上部電極51A,51B及び上層部位62の露出箇所に形成され、且つ、レジストマスクM5に覆われていないシード層が露呈している部分に選択的に電気(電解)めっきを施し、第2上部電極形成用の電気めっき導体層52A,52B、及び上層部位用の電気めっき導体層62を所望の厚さとなるまで電着形成し、次いで、レジストマスクM5及び電気めっき導体層外部の下地導体層7aを除去することにより、第2上部電極用の導体層52A,52B、及び上層部位用の導体層62を得る(図7(B))。なお、図7(B)においては、この第2上部電極用の導体層を第2電極52A,52Bと同じ符合で示し、また、この上層部位用の導体層を上層部位62と同じ符合で示す。
(Second upper electrode and upper layer formation)
Next, the second upper electrodes 52A and 52B connected to the first upper electrodes 51A and 51B, and the upper layer portion 62 of the third electrode 6 are formed. More specifically, first, a base conductor layer (film thickness: about 0.01 to 1 μm) 7a is formed as a seed layer on the first protective layer 73 by sputtering or electroless plating. Next, a resist mask M5 is disposed over the base conductor layer 7a (FIG. 7A). Next, it is selectively formed on the exposed portion of the first protective layer 73 and the exposed portions of the first upper electrodes 51A and 51B and the upper layer portion 62, and the seed layer not covered with the resist mask M5 is exposed. Then, electroplating is performed to form a second upper electrode electroplating conductor layers 52A and 52B and an upper layer electroplating conductor layer 62 to a desired thickness, and then a resist mask. By removing M5 and the underlying conductor layer 7a outside the electroplated conductor layer, the second upper electrode conductor layers 52A and 52B and the upper layer conductor layer 62 are obtained (FIG. 7B). In FIG. 7B, the conductor layer for the second upper electrode is shown with the same sign as the second electrodes 52A and 52B, and the conductor layer for the upper layer part is shown with the same sign as the upper layer part 62. .

(第2保護層形成)
次に、第2上部電極52A,52Bの端部と、上層部位62の上面及び側面と、第1保護層73の上面を覆うように、第2保護層74を形成する。より具体的には、例えば、未硬化状態の光硬化型樹脂を充填し、その後、第2保護層74を形成しない部位の上にメタルマスクM6を設置した状態で(図8(A))、フォトリソグラフィによるパターニングを行うことで、第2上部電極52A,52Bの上面で端子電極8A,8Bと接続する箇所(開口部71,72)は、第2保護層74に覆われずに露出している(図8(B))。
(Second protective layer formation)
Next, the second protective layer 74 is formed so as to cover the end portions of the second upper electrodes 52 </ b> A and 52 </ b> B, the upper surface and side surfaces of the upper layer portion 62, and the upper surface of the first protective layer 73. More specifically, for example, in an uncured photo-curing resin, and then a metal mask M6 is placed on a portion where the second protective layer 74 is not formed (FIG. 8A), By performing patterning by photolithography, portions (openings 71 and 72) connected to the terminal electrodes 8A and 8B on the upper surfaces of the second upper electrodes 52A and 52B are exposed without being covered by the second protective layer 74. (FIG. 8B).

(端子電極形成)
次に、第2保護層74の上面に形成され、第2上部電極52A,52Bに接続する端子電極8A,8Bを形成する。より具体的には、第2保護層74の上面に、シード層として下地導電層8aをスパッタリング又は無電解めっきにて形成する。次いで、シード層上にレジストマスクM7を配置する(図9(A))。次いで、第2保護層74上及び第2上部電極52A,52Bの露出箇所に形成され、且つ、レジストマスクに覆われていないシード層が露呈している部分に選択的に電気(電解)めっきを施し、端子電極形成用の電気めっき導体層8A,8Bを所望の厚さとなるまで電着形成し、次いで、レジストマスク及び電気めっき導体層外部のシード層8aを除去することにより、端子電極用の導体層8A,8B(端子電極8A,8Bの前駆体)を得る(図9(B))。なお、図9(B)においては、この端子電極用の導体層を端子電極8A,8Bと同じ符合で示す。
(Terminal electrode formation)
Next, terminal electrodes 8A and 8B formed on the upper surface of the second protective layer 74 and connected to the second upper electrodes 52A and 52B are formed. More specifically, the base conductive layer 8a is formed as a seed layer on the upper surface of the second protective layer 74 by sputtering or electroless plating. Next, a resist mask M7 is disposed over the seed layer (FIG. 9A). Next, selective electroplating is performed on the second protective layer 74 and the exposed portions of the second upper electrodes 52A and 52B, and the portions where the seed layer not covered with the resist mask is exposed. Then, electroplating conductor layers 8A and 8B for terminal electrode formation are formed by electrodeposition until a desired thickness is obtained, and then the resist mask and the seed layer 8a outside the electroplating conductor layer are removed to thereby form the terminal electrode layer. Conductive layers 8A and 8B (precursors of terminal electrodes 8A and 8B) are obtained (FIG. 9B). In FIG. 9B, the terminal electrode conductor layer is indicated by the same reference numerals as the terminal electrodes 8A and 8B.

その後、例えば、必要に応じてコンデンサ1の識別番号を付すための保護層を、端子電極8A,8Bの間であって、端子電極8A,8Bと同層に形成した後(図示せず)、コンデンサ1間の所定の部位で基板2を切断(ダイシング)することによって個片化し、図1に示すコンデンサ1を得る。   Thereafter, for example, after a protective layer for attaching the identification number of the capacitor 1 is formed between the terminal electrodes 8A and 8B in the same layer as the terminal electrodes 8A and 8B (not shown), for example, The substrate 2 is cut (diced) at a predetermined position between the capacitors 1 to be separated into pieces, thereby obtaining the capacitor 1 shown in FIG.

このようなコンデンサ1の製造工程においては、上部電極5A,5Bとともに、第3の電極6を形成することで、上述したように、段差を有する下部電極3のみの間隔を狭くすることができ、保護層の平坦性を確保することができる。   In the manufacturing process of such a capacitor 1, by forming the third electrode 6 together with the upper electrodes 5A and 5B, as described above, the interval of only the lower electrode 3 having a step can be narrowed. The flatness of the protective layer can be ensured.

また、第3の電極(積層部)6を下層部位61と上層部位62とに分割して形成することで、上部電極5A(5B)と第3の電極6との間隙に第1保護層73及び第2保護層74を段階的に埋め込むことができるので、保護層の平坦化を更に図ることができる。すなわち、例えば、保護層の形成前に第3の電極を形成すると、第3の電極と上部電極との段差が大きく、保護層の埋め込み不足(気泡)を発生するおそれがあり、また、保護層形成後に第3の電極を形成すると、保護層の厚さが厚く、開口部の形成が困難となるおそれがあるが、本実施形態のコンデンサ1の製造工程によれば、これらの問題点を有することなく、保護層の平坦化を図ることができる。また、上述したように、第3の電極6を上部電極5A,5Bと同時に形成するため、製造工程を複雑化させず、第3の電極6のみを別途形成する場合に比べて費用の面でも有利である。   In addition, the third electrode (laminated portion) 6 is divided into the lower layer portion 61 and the upper layer portion 62, so that the first protective layer 73 is formed in the gap between the upper electrode 5A (5B) and the third electrode 6. And since the 2nd protective layer 74 can be embedded in steps, planarization of a protective layer can further be aimed at. That is, for example, if the third electrode is formed before the formation of the protective layer, there is a large step between the third electrode and the upper electrode, and there is a risk of insufficient filling (bubbles) of the protective layer. If the third electrode is formed after the formation, the protective layer is thick and it may be difficult to form the opening. However, the manufacturing process of the capacitor 1 of the present embodiment has these problems. Therefore, the protective layer can be flattened. In addition, as described above, the third electrode 6 is formed simultaneously with the upper electrodes 5A and 5B, so that the manufacturing process is not complicated, and the cost is lower than when only the third electrode 6 is separately formed. It is advantageous.

さらに、第3の電極6に関して、下層部位61、第1保護層73、上層部位62、及び第2保護層74を段階的に形成することで、上層部位62の垂直断面形状を、T字型を含む形状に形成することができ、第3の電極6と保護層7が接触する界面面積を増大させることができる。これにより、第3の電極6と保護層7との間の剥離を防止することができる。しかも、第3の電極6の上層部位の下端部の形状部分がアンカーとしての役割を担い、第3の電極6と保護層7との間の剥離をより一層防止する。   Furthermore, with respect to the third electrode 6, by forming the lower layer portion 61, the first protective layer 73, the upper layer portion 62, and the second protective layer 74 in a stepwise manner, the vertical sectional shape of the upper layer portion 62 is changed to a T-shape. It is possible to increase the interface area where the third electrode 6 and the protective layer 7 are in contact with each other. Thereby, peeling between the third electrode 6 and the protective layer 7 can be prevented. And the shape part of the lower end part of the upper layer part of the 3rd electrode 6 plays a role as an anchor, and prevents peeling between the 3rd electrode 6 and the protective layer 7 further.

<変形例>
なお、上述したとおり、本発明は上記実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、コンデンサ1は、2つのコンデンサを直列接続した構造を有するものであるが、1つの素子の中に2つのコンデンサを直列接続した構造を少なくとも2つ以上並置することもできる。例えば、図10に示すとおり、上部電極および端子電極を4つ並置することで、1つの素子の中に直列コンデンサを2つ並置した構造にすることができる。図10は、上部電極5C,5D,5E,5F、及びこの各上部電極の上に端子電極8C,8D,8E,8Fを有し、各上部電極の間に第3の電極6'(突出部)が設けられる場合の一例を示す。4つの端子電極のうち、一対の2箇所(例えば図10の端子電極8C,8D)を選択して外部回路に接続し、さらに他方の一対の2箇所(例えば図10の端子電極8E,8F)を別の外部回路に接続することで、直列コンデンサを2つ並置した素子として機能することができる。また、上部電極5C,5D,5E,5Fの面積が異なる場合、一対の2箇所の端子電極の組み合わせによって直列コンデンサの容量値を変えることができるため、複数の容量値から所望な容量値を選択して使用することができる。このように、1つの素子の中に直列コンデンサを複数形成することで、電子部品パッケージや電子部品モジュール、電子デバイス等の実装面積を削減することができる。
<Modification>
In addition, as above-mentioned, this invention is not limited to the said embodiment, A various deformation | transformation is possible in the limit which does not change the summary. For example, the capacitor 1 has a structure in which two capacitors are connected in series. However, at least two or more structures in which two capacitors are connected in series can be arranged in one element. For example, as shown in FIG. 10, by arranging four upper electrodes and terminal electrodes in parallel, it is possible to make a structure in which two series capacitors are juxtaposed in one element. FIG. 10 includes upper electrodes 5C, 5D, 5E, 5F and terminal electrodes 8C, 8D, 8E, 8F on the upper electrodes, and a third electrode 6 ′ (protrusion) between the upper electrodes. ) Is shown as an example. Of the four terminal electrodes, a pair of two locations (for example, the terminal electrodes 8C and 8D in FIG. 10) are selected and connected to an external circuit, and the other pair of two locations (for example, the terminal electrodes 8E and 8F in FIG. 10). Can be connected to another external circuit to function as an element in which two series capacitors are juxtaposed. Moreover, when the areas of the upper electrodes 5C, 5D, 5E, and 5F are different, the capacitance value of the series capacitor can be changed by a combination of a pair of two terminal electrodes, so a desired capacitance value can be selected from a plurality of capacitance values. Can be used. Thus, by forming a plurality of series capacitors in one element, the mounting area of an electronic component package, an electronic component module, an electronic device, or the like can be reduced.

また、図2に示すコンデンサ1は、第3の電極6が、隣接する上部電極の高さと略同一である場合を例示したが、それに代えて、例えば、図11に示す如く、第3の電極6'' (突出部)を端子電極の高さまで更に積層し、その上に保護層7'を形成してもよい。かかる構成とすることにより、端子電極間に位置する保護層7'の高さが、各端子電極の高さより高くなるため、薄膜コンデンサの電子部品への実装時(マウント時)に、衝撃荷重を緩和及び/又は分散させることができる。また、端子電極間に障壁が画成されることとなり、ハンダブリッジを防止することができる。加えて、第3の電極6,6',6''は、一体に形成されていても、別体に(例えば、積層体として)形成されていてもよい。   In the capacitor 1 shown in FIG. 2, the case where the third electrode 6 is substantially the same as the height of the adjacent upper electrode is exemplified. Instead, for example, as shown in FIG. 6 ″ (protrusion) may be further laminated to the height of the terminal electrode, and a protective layer 7 ′ may be formed thereon. By adopting such a configuration, the height of the protective layer 7 'positioned between the terminal electrodes becomes higher than the height of each terminal electrode, so that an impact load is applied when the thin film capacitor is mounted on an electronic component (when mounted). Can be relaxed and / or dispersed. In addition, a barrier is defined between the terminal electrodes, and solder bridges can be prevented. In addition, the third electrodes 6, 6 ′, 6 ″ may be formed integrally or separately (for example, as a laminated body).

以上説明したとおり、本発明の薄膜コンデンサ及びその製造方法によれば、直列コンデンサとしてコンデンサの耐電圧を向上させること、さらにはコンデンサ間の電極の抵抗値を減少させることができ、これにより、薄膜コンデンサの電気的な特性や機能を十分に高めることができるので、薄膜コンデンサを用いる電子部品、及び該電子部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるもの、並びにそれらの生産、製造等に広く且つ有効に利用することができる。   As described above, according to the thin film capacitor and the method of manufacturing the same of the present invention, it is possible to improve the withstand voltage of the capacitor as a series capacitor and further reduce the resistance value of the electrode between the capacitors. Since the electrical characteristics and functions of capacitors can be sufficiently enhanced, electronic components that use thin film capacitors, and equipment, devices, systems, and various devices that incorporate such electronic components are particularly required to be smaller and have higher performance. Can be used widely and effectively for production, production and the like.

1…コンデンサ(薄膜コンデンサ)、2…基板、3…下部電極(第1の電極)、4…誘電体膜、5A,5B,5C,5D,5E,5F…上部電極(第2の電極)、6,6',6''…第3の電極(突出部)、7,7'…保護層、8A,8B,8C,8D,8E,8F…端子電極、9…屈曲部、41…開口部(開口)。 DESCRIPTION OF SYMBOLS 1 ... Capacitor (thin film capacitor), 2 ... Board | substrate, 3 ... Lower electrode (1st electrode), 4 ... Dielectric film, 5A, 5B, 5C, 5D, 5E, 5F ... Upper electrode (2nd electrode), 6, 6 ', 6' '... 3rd electrode (protrusion part), 7, 7' ... protective layer, 8A, 8B, 8C, 8D, 8E, 8F ... terminal electrode, 9 ... bent part, 41 ... opening (Opening).

Claims (7)

基板上に形成された第1の電極と、
前記第1の電極に誘電体膜を介して対向して並置され、且つ、互いに離間して配置され
た少なくとも2つの第2の電極と、
前記第1の電極上において、前記少なくとも2つの第2の電極のそれぞれの間に配置さ
れ、且つ、前記第1の電極から上部に突出した突出部と、
前記誘電体膜の少なくとも一部、及び、前記突出部を覆い、且つ、前記少なくとも2つの第2の電極のそれぞれの上に開口を有する保護層と、
前記保護層上に形成され、且つ、前記保護層の開口に露出した前記少なくとも2つの第
2の電極のそれぞれの少なくとも一部と電気的に接続された少なくとも2つの端子電極とを有し
前記突出部はいずれの前記端子電極とも(電気的に)接続されていない
ことを特徴とする薄膜コンデンサ。
A first electrode formed on a substrate;
At least two second electrodes juxtaposed facing each other through the dielectric film and spaced apart from each other;
On the first electrode, a protrusion disposed between each of the at least two second electrodes and protruding upward from the first electrode ;
A protective layer covering at least a part of the dielectric film and the protrusion and having an opening on each of the at least two second electrodes;
The at least two second layers formed on the protective layer and exposed at the openings of the protective layer.
And at least two terminal electrodes electrically connected to at least a portion of each of the two electrodes ,
The protrusion is not (electrically) connected to any of the terminal electrodes
A thin film capacitor characterized by that .
前記突出部は、該突出部の垂直断面において、前記誘電体膜側の端部よりも、前記誘電
体膜から遠い側の端部の幅が大きくされたものである、
請求項1に記載の薄膜コンデンサ。
The projecting portion has a lower dielectric section than the end on the dielectric film side in a vertical cross section of the projecting portion.
The width of the end on the side far from the body membrane is increased,
The thin film capacitor according to claim 1 .
前記少なくとも2つの第2の電極のそれぞれ、及び、前記突出部のうち少なくともいず
れか1つの水平断面形状は、屈曲を有する形状である、
請求項1又は請求項2に記載の薄膜コンデンサ。
Each of the at least two second electrodes and at least one of the protrusions
One horizontal cross-sectional shape is a shape having a bend,
The thin film capacitor according to claim 1 or 2 .
前記突出部は、前記第1の電極と同一の材質からなる、
請求項1〜請求項3のいずれか1項に記載の薄膜コンデンサ。
The protrusion is made of the same material as the first electrode.
The thin film capacitor of any one of Claims 1-3 .
前記突出部は、前記第1の電極の材質よりも電気抵抗率が低い材質からなる、
請求項1〜請求項4のいずれか1項に記載の薄膜コンデンサ。
The protrusion is made of a material having a lower electrical resistivity than the material of the first electrode.
The thin film capacitor of any one of Claims 1-4 .
前記突出部は、前記第2の電極と同一の材質からなる、
請求項1〜請求項5のいずれか1項に記載の薄膜コンデンサ。
The protrusion is made of the same material as the second electrode.
The thin film capacitor of any one of Claims 1-5 .
基板上に第1の電極を形成する工程と、
前記第1の電極に誘電体膜を介して対向し、且つ、互いに離間して配置される少なくと
も2つの第2の電極を形成する工程と、
前記第1の電極上において、前記少なくとも2つの第2の電極のそれぞれの間に配置さ
れ、且つ、前記第1の電極から上部に突出した突出部を形成する工程と、
前記誘電体膜の少なくとも一部、及び、前記突出部を覆い、且つ、前記少なくとも2つの第2の電極のそれぞれの上に開口を有する保護層を形成する工程と、
前記保護層上に、前記保護層の開口に露出した前記少なくとも2つの第
2の電極のそれぞれの少なくとも一部と電気的に接続された少なくとも2つの端子電極を形成する工程と、
を含む薄膜コンデンサの製造方法。
Forming a first electrode on a substrate;
At least opposed to the first electrode through a dielectric film and spaced apart from each other
Forming two second electrodes; and
On the first electrode, disposed between each of the at least two second electrodes.
And forming a protrusion protruding upward from the first electrode;
Forming a protective layer covering at least a part of the dielectric film and the protrusion and having an opening on each of the at least two second electrodes;
On the protective layer, the at least two second exposed at the openings of the protective layer.
Forming at least two terminal electrodes electrically connected to at least a portion of each of the two electrodes;
A method for manufacturing a thin film capacitor including:
JP2010150373A 2010-06-30 2010-06-30 Thin film capacitor and manufacturing method thereof Active JP5589617B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010150373A JP5589617B2 (en) 2010-06-30 2010-06-30 Thin film capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010150373A JP5589617B2 (en) 2010-06-30 2010-06-30 Thin film capacitor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012015326A JP2012015326A (en) 2012-01-19
JP5589617B2 true JP5589617B2 (en) 2014-09-17

Family

ID=45601396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010150373A Active JP5589617B2 (en) 2010-06-30 2010-06-30 Thin film capacitor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5589617B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6489202B2 (en) 2015-02-27 2019-03-27 株式会社村田製作所 Capacitors
JPWO2018003445A1 (en) * 2016-06-28 2019-03-07 株式会社村田製作所 Capacitors
CN112041954B (en) * 2018-04-27 2022-08-02 株式会社村田制作所 Capacitor assembly
JP2023129808A (en) * 2022-03-07 2023-09-20 住友電工デバイス・イノベーション株式会社 Capacitor and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126290A (en) * 1997-06-30 1999-01-29 Kyocera Corp Thin film capacitors
JP4523299B2 (en) * 2003-10-31 2010-08-11 学校法人早稲田大学 Thin film capacitor manufacturing method
JP2009246180A (en) * 2008-03-31 2009-10-22 Tdk Corp Thin-film capacitor
JP5369519B2 (en) * 2008-07-09 2013-12-18 株式会社村田製作所 Capacitor

Also Published As

Publication number Publication date
JP2012015326A (en) 2012-01-19

Similar Documents

Publication Publication Date Title
JP5234521B2 (en) Electronic component and manufacturing method thereof
US8618634B2 (en) Semiconductor device manufacturing method and semiconductor device
US7696849B2 (en) Electronic component
JP4450071B2 (en) Electronic components
US8664764B2 (en) Semiconductor device including a core substrate and a semiconductor element
CN101123854A (en) Capacitor built-in substrate and method of manufacturing the same and electronic component device
JP6795327B2 (en) Chip capacitor
KR20190069076A (en) Inductor and method for manufacturing the same
JP2010219332A (en) Power supply wiring structure of multilayer wiring layer and method for manufacturing the same
JP2010045297A (en) Trench type capacitor and method of manufacturing the same
JP5589617B2 (en) Thin film capacitor and manufacturing method thereof
JP4647194B2 (en) Capacitor device and manufacturing method thereof
JP6731777B2 (en) Chip capacitor
JP6788847B2 (en) Capacitor
JP4952937B2 (en) Thin film capacitor and manufacturing method thereof
JP2009182228A (en) Wiring circuit board and its manufacturing method
JP4752280B2 (en) Chip-type electronic component and manufacturing method thereof
JP5061895B2 (en) Capacitor and wiring board incorporating the capacitor
JP2021158157A (en) Electronic components and their manufacturing methods
US7327011B2 (en) Multi-surfaced plate-to-plate capacitor and method of forming same
JP7150571B2 (en) CHIP CAPACITOR AND CHIP CAPACITOR MANUFACTURING METHOD
WO2023181806A1 (en) Electronic component
WO2023181917A1 (en) Method for manufacturing electronic component
WO2023145365A1 (en) Electronic component and method for manufacturing electronic component
JP2024150654A (en) Electronic component, electronic circuit, and method for manufacturing electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130212

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20130419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R150 Certificate of patent or registration of utility model

Ref document number: 5589617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150