JP5588425B2 - Step attenuator and signal generator having the same - Google Patents
Step attenuator and signal generator having the same Download PDFInfo
- Publication number
- JP5588425B2 JP5588425B2 JP2011281495A JP2011281495A JP5588425B2 JP 5588425 B2 JP5588425 B2 JP 5588425B2 JP 2011281495 A JP2011281495 A JP 2011281495A JP 2011281495 A JP2011281495 A JP 2011281495A JP 5588425 B2 JP5588425 B2 JP 5588425B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- att
- partition wall
- signal line
- inner layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005192 partition Methods 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 39
- 238000003860 storage Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 48
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- 238000002955 isolation Methods 0.000 description 22
- 238000012360 testing method Methods 0.000 description 18
- 238000013500 data storage Methods 0.000 description 10
- 230000010355 oscillation Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004308 accommodation Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000004512 die casting Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Attenuators (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
本発明は、入力信号の減衰量をステップ状に変化させるステップアッテネータ及びそれを備えた信号発生装置に関する。 The present invention relates to a step attenuator that changes an attenuation amount of an input signal in a step-like manner and a signal generation device including the step attenuator.
従来、この種のステップアッテネータを備えた信号発生装置としては、例えば、特許文献1に記載のものが知られている。
Conventionally, as a signal generator provided with this type of step attenuator, for example, the one described in
特許文献1記載の信号発生装置は、信号を発生する信号源と、信号源からの信号を所定レベルに補正するレベル補正部と、レベル補正部からの信号を所定のレベルに減衰して出力するステップアッテネータと、を備え、試験者が指定した無線周波数及び信号レベルを有する試験信号を出力できるようになっている。
The signal generation device described in
前述の構成において、ステップアッテネータは、複数のアッテネータセクションが直列に選択的に接続され、各アッテネータセクションの減衰量の組み合わせにより、減衰量をステップ可変できるようになっている。一般に、従来のステップアッテネータは、高周波信号に対する入出力間のアイソレーション(遮断性)を高めるため、各アッテネータセクションが金属製のシールドケースで覆われた構成を有する。 In the above-described configuration, the step attenuator is configured such that a plurality of attenuator sections are selectively connected in series, and the attenuation amount can be varied in steps by a combination of attenuation amounts of the respective attenuator sections. In general, the conventional step attenuator has a configuration in which each attenuator section is covered with a metal shield case in order to improve isolation between the input and output with respect to a high frequency signal.
しかしながら、従来の信号発生装置では、キロヘルツからギガヘルツまでの広範囲な周波数の試験信号を発生する必要があるが、広範囲な周波数を対象としてステップアッテネータの最大減衰量を増加させることは困難であるという課題があり、出力信号レベルのダイナミックレンジをさらに広範囲に可変可能にするために、さらなるアイソレーションの改善が求められていた。 However, in the conventional signal generator, it is necessary to generate a test signal having a wide range of frequencies from kilohertz to gigahertz, but it is difficult to increase the maximum attenuation of the step attenuator for a wide range of frequencies. In order to make the dynamic range of the output signal level variable in a wider range, further improvement of isolation has been demanded.
本発明は、前述の事情に鑑みてなされたものであり、入出力間のアイソレーションを従来のものよりも高めることができるステップアッテネータ及びそれを備えた信号発生装置を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a step attenuator and a signal generator including the step attenuator that can increase isolation between input and output as compared with the conventional one. .
本発明の請求項1に係るステップアッテネータは、基板(30)上に形成され、複数のアッテネータ(21〜26)を一の方向に並べて組み合わせることにより所定のステップ値で減衰量を可変可能なステップアッテネータ(20)において、前記各アッテネータに対して信号の入力又は出力を行う信号線路(1〜7)と、前記基板上に配置され、前記複数のアッテネータを予め定められた個数ごとに収容する複数の収容室(40a〜40d)を有するシールドケース(40)と、を備え、前記信号線路は、前記基板の表面に形成された表面信号線路(1、3、7)と、前記基板の内層に形成された内層信号線路(32a、32b)と、を備え、前記シールドケースは、前記各収容室を仕切る第1及び第2の仕切壁(41〜45)を備え、前記第1の仕切壁(41)は、前記基板の表面に接触する第1の接触部(41b)及び前記第1の接触部の一部を開口して前記表面信号線路を通す開口部(41a)を備え、前記第2の仕切壁(42)は、前記内層信号線路を前記基板の表面に投影した投影領域の一部を含む前記基板の表面領域に接触する第2の接触部(42a)を備え、前記信号の入力側から出力側に沿って、前記第1の仕切壁と前記第2の仕切壁とが交互に少なくとも1組設けられている構成を有している。
The step attenuator according to
この構成により、本発明の請求項1に係るステップアッテネータは、第1及び第2の仕切壁を備えることにより、入出力間のアイソレーションを従来のものよりも高めることができる。また、この構成により、本発明の請求項1に係るステップアッテネータは、第2の仕切壁が位置する基板の内層に設けられた、表面信号線路に接続された内層信号線路間のアイソレーションを高めることができる。
With this configuration, the step attenuator according to
本発明は、入出力間のアイソレーションを従来のものよりも高めることができるという効果を有するステップアッテネータ及びそれを備えた信号発生装置を提供することができるものである。 The present invention can provide a step attenuator having an effect that isolation between input and output can be increased as compared with the conventional one, and a signal generating device including the step attenuator.
以下、本発明の実施形態について図面を用いて説明する。なお、本発明に係るステップアッテネータを信号発生装置に適用した例を挙げて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. An example in which the step attenuator according to the present invention is applied to a signal generator will be described.
まず、本発明に係る信号発生装置の一実施形態における構成について説明する。 First, the configuration of an embodiment of a signal generator according to the present invention will be described.
図1に示すように、本実施形態における信号発生装置10は、波形データ記憶部11、デジタルアナログコンバータ(DAC)12及び13、直交変調器14、局部発振器15、自動レベル制御回路(ALC)17、操作部18、設定部19、ステップアッテネータ(ステップATT)20を備えている。
As shown in FIG. 1, the
波形データ記憶部11は、被試験装置を試験するための複数の試験信号データとして、デジタル値のベースバンドの波形データを記憶している。試験者は、操作部18を操作し、設定部19を介して、波形データ記憶部11に記憶された試験信号データを選択して出力できるようになっている。試験信号データは、I相成分(同相成分)及びQ相成分(直交成分)のベースバンドの波形データを含む。波形データは、例えば、図示しないDSP(Digital Signal Processor)によって生成される。なお、波形データ記憶部11は、本発明に係るベースバンド信号出力手段を構成する。
The waveform data storage unit 11 stores digital baseband waveform data as a plurality of test signal data for testing the device under test. The tester can operate the
DAC12及び13は、それぞれ、波形データ記憶部11が出力するI相成分及びQ相成分のデジタル値のベースバンド信号波形データをアナログ値に変換して直交変調器14に出力するようになっている。
Each of the
局部発振器15は、設定部19からの設定信号に基づいた局部発振周波数の局部発振信号を生成し、直交変調器14に出力するようになっている。この局部発振器15は、本発明に係る局部発振信号生成手段を構成する。
The
直交変調器14は、乗算器14a及び14b、90度移相器14c、加算器14dを備え、DAC12からのI相成分及びDAC13からのQ相成分と、局部発振器15から入力した局部発振信号とを乗算することにより直交変調及び周波数変換を行って無線周波数の信号(RF信号)を生成してALC17に出力するようになっている。この直交変調器14は、本発明に係る無線周波数信号生成手段を構成する。
The
ALC17は、直交変調器14の出力信号の電力レベルを所定の電力レベルに調整してステップATT20に出力するようになっている。ALC17が設定する電力レベルは、設定部19からの設定信号によって設定されるようになっている。ALC17は、出力信号レベルを例えば0.1dB単位で調整できるものである。このALC17は、本発明に係る信号レベル設定手段を構成する。
The
操作部18は、試験者が試験条件及び試験手順に関する設定等を行うために操作するものであり、例えば、キーボード、ダイヤル又はマウスのような入力デバイス、これらを制御する制御回路等で構成される。試験者が設定する試験条件としては、例えば、波形データ記憶部11に記憶された波形データ、ステップATT20が出力するRF試験信号の出力レベル及び無線周波数等がある。
The
設定部19は、例えばマイクロコンピュータによって構成されており、装置全体の制御を行うようになっている。また、設定部19は、試験者が操作部18を操作して設定した各試験条件に基づき、各試験条件を設定する設定信号を波形データ記憶部11、局部発振器15、ALC17、ステップATT20にそれぞれ出力し、各試験条件を設定するようになっている。
The
ここで、ALC17に対する設定としては、例えば、ユーザが信号発生装置10の出力レベルを−40.2dBmに設定した場合、設定部19は、ステップATT20の減衰量を30dBに設定し、ALC17に対し、出力信号レベルを−10.2dBmに設定するための制御信号を出力する。
Here, as a setting for the
ステップATT20は、複数のATT部21〜26を備え、入力したRF信号のレベルを所定の減衰量のステップで減衰することができるATTである。このステップATT20の減衰量は、設定部19からの設定信号によって設定されるようになっている。このステップATT20の詳細な構成について図2を用いて説明する。
The step ATT20 includes a plurality of
図2は、ステップATT20を多層基板30上に実装した状態を模式的に示している。なお、ステップATT20は、後述するようにシールドケースで覆われているが、図2では、シールドケースを取り外した状態を示している。
FIG. 2 schematically shows a state in which the step ATT 20 is mounted on the
図2(a)に示すように、ステップATT20は、4つのセクションS1〜S4を有している。セクションS1〜S3は、それぞれ、ATT部21〜23を含む。セクションS4は、直列に接続された3つのATT部24〜26を含む。なお、図2(a)に記載した記号"A"はATTを表している。
As shown in FIG. 2A, the step ATT20 has four sections S1 to S4. Sections S1 to S3 include
ATT部21は、2つの切替スイッチ(SW)21a及び21cと、減衰量が40dBのATT21bとを備えている。図2(b)に示すように、切替SW21a及び21cは、ATT21bを選択する減衰状態と、ATT21bをバイパスする表面信号線路31aを選択するバイパス状態とを切り替えるようになっている。すなわち、切替SW21a及び21cは、ATT部21の減衰量を40dB又は0dBに切り替えることができる。切替SW21a及び21cによる減衰量の切り替えは、設定部19からの設定信号に基づいて行われるようになっている。同様に、ATT部22〜26においても各切替SWにより、減衰状態とバイパス状態とを切り替えることができるようになっている。
The
ATT部21の切替SW21aには、多層基板30の表面に形成された表面信号線路1が接続されている。
A
ATT部21と22との間には、多層基板30の内層信号線路(後述)を経由した表面信号線路が形成されている。すなわち、ATT部21のSW21cと、ATT部22のSW22aとの間は、多層基板30の表面に形成された表面信号線路2a及び2dと、内層信号線路(図示省略)と、表面信号線路2a及び2dのそれぞれと内層信号線路とを接続する層間信号線路2b及び2cとで接続されている。ここで、層間信号線路2b及び2cは、例えば、ドリル加工やレーザ加工により形成したスルーホールやビアホールにパネルメッキを行って形成される。
A surface signal line is formed between the
ATT部22と23との間は、多層基板30の表面に形成された表面信号線路3で接続されている。
The
ATT部23と24との間は、前述したATT部21と22との間と同様に形成されており、多層基板30の表面に形成された表面信号線路4a及び4d、内層信号線路、表面信号線路4a及び4dのそれぞれと内層信号線路とを接続する層間信号線路4b及び4cとで接続されている。
The space between the
ATT部24と25との間、ATT部25と26との間は、それぞれ、多層基板30の表面に形成された表面信号線路5及び6が接続されている。ATT部26の切替SW26cには、多層基板30の表面に形成された表面信号線路7が接続されている。
次に、図3に基づき、ステップATT20をシールドケース40で覆った構成について説明する。図3(a)はシールドケース40の断面図を含むステップATT20の平面図であり、図3(b)はシールドケース40で覆ったステップATT20の断面図である。
Next, a configuration in which step ATT20 is covered with a
多層基板30は、表面に形成され前述の表面信号線路5及び6を構成する表面金属層31、前述の内層信号線路を構成する第1金属内層32、接地される第2金属内層33を有する。
The
シールドケース40は、仕切壁41〜45と、側面壁46及び47と、上面壁48と、これらの各壁によって形成された収容室40a〜40dと、を備えている。このシールドケース40は、例えばアルミダイキャストで一体成型されて形成される。ただし、シールドケース40は、プレス加工技術による打ち抜きや折り曲げ加工、溶着等の工程により形成されたものでもよい。
The
仕切壁41、43及び45と、仕切壁42及び44とは、互いに異なる形状を有している。ここで、仕切壁41、43及び45は、それぞれ、本発明に係る第1の仕切壁を構成する。また、仕切壁42及び44は、それぞれ、本発明に係る第2の仕切壁を構成する。
The
仕切壁41は、図4に示すように、開口部41a、接触部41bを有する。開口部41aは、多層基板30の表面に接触する接触部41bの一部を開口して形成され、表面信号線路1を通すようになっている。この開口部41aは、使用周波数に対して表面信号線路1と仕切壁41との電磁的結合を抑制するため、幅寸法W及び高さ寸応Hが極力小さくなるよう設定されている。なお、接触部41bは、本発明に係る第1の接触部を構成する。
As shown in FIG. 4, the
仕切壁43及び45も、図示を省略したが、仕切壁41と同様な構成を有している。なお、図4に示した例では、仕切壁41が表面信号線路1と直交するよう配置されているが、これに限定されず、仕切壁41と表面信号線路1とが任意の角度で交差する構成であってもよい。
The
仕切壁42は、図5に示すように、多層基板30の表面に接触する接触部42aを有する。表面信号線路2aは、層間信号線路2b及び2cと、内層信号線路32aとを介し、表面信号線路2dに接続されている。図示のように、仕切壁42の接触部42aは、内層信号線路32aを多層基板30の表面に投影した投影領域の一部を含む多層基板30の表面領域に接触するようになっている。なお、接触部42aは、本発明に係る第2の接触部を構成する。
As shown in FIG. 5, the
仕切壁44も、図示を省略したが、仕切壁42と同様な構成を有している。なお、図5に示した例では、仕切壁42が内層信号線路32aと直交するよう配置されているが、これに限定されず、仕切壁42と内層信号線路32aとが任意の角度で交差する構成であってもよい。
Although not shown, the
図3に戻り、ATT部21〜26について説明する。ATT部21〜26に含まれる各ATTの減衰量は異なっており、ATT21bは40dB、ATT22bは20dB、ATT23bは40dB、ATT24bは5dB、ATT25bは10dB、ATT26bは5dBの減衰量を有する。この構成により、ステップATT20は、0dBから120dBまでの減衰量を5dBステップで設定することができる。
Returning to FIG. 3, the
ここで、本実施形態では、基準減衰量を20dBとして定め、この基準減衰量に基づいてATT部21〜26を収容室40a〜40dに収容する構成としている。すなわち、20dB以上の減衰量を有するATT部21〜23は、それぞれ、収容室40a〜40cに収容されている。また、20dB未満の減衰量を有するATT部24〜26は、1つの収容室40dに収容されている。基準減衰量は、実験又はシミュレーションにより予め求めておく。この構成により、ステップATT20は、入出力間における信号漏洩の影響を受けにくい複数のATT部24〜26を1つの収容室40dに収容できるので、仕切壁の個数を削減でき、シールドケース40の構造を単純化することができる。
Here, in this embodiment, the reference attenuation amount is set to 20 dB, and the
また、ATT部21〜26のうち、最大の減衰量40dBを有するATT部21及び23の間には、これらよりも減衰量の小さいATT部22を設けている。これは、減衰量が比較的大きなATTはできるだけ離した方が、ステップATT20の減衰特性が安定する傾向にあるからである。したがって、減衰量が比較的大きく、互いに隣接させないことが好ましいATT部を実験又はシミュレーションにより予め求めておくのが望ましい。
Further, among the
さらに、ステップATT20には、入力側から出力側に向かって仕切壁41、42、43、44及び45が順次設けられている。すなわち、ステップATT20には、仕切壁41、43、45(第1の仕切壁)と、仕切壁42、44(第2の仕切壁)とが交互に設けられている。この構成により、ステップATT20は、全ての仕切壁を第1の仕切壁で形成したもの、又は第2の仕切壁で形成したものよりも入出力間のアイソレーションを高めることができる。
Further, the
なお、図3に示した例では、仕切壁41及び42と、仕切壁43及び44とで、第1の仕切壁と第2の仕切壁との組を2組含むが、ステップATT20の構成に応じて第1の仕切壁と第2の仕切壁との組数を増減するのが望ましい。
In the example shown in FIG. 3, the
次に、本実施形態におけるステップATT20のアイソレーション特性について図6を用いて説明する。図6は、100MHzから6000MHzまでの周波数範囲でのアイソレーション特性について、従来のステップATTの(破線)と、本実施形態におけるステップATT20(実線)とを比較した実験結果を示したものである。この実験では、各ATT部21〜26を機能させない状態とし、アイソレーション測定の入力信号として信号レベルが0dBmの連続波を用いた。
Next, the isolation characteristic of step ATT20 in this embodiment is demonstrated using FIG. FIG. 6 shows experimental results comparing the conventional step ATT (broken line) with the step ATT20 (solid line) in the present embodiment for the isolation characteristics in the frequency range from 100 MHz to 6000 MHz. In this experiment, the
図6に示すように、従来のステップATTのアイソレーションは−113dB以下である。論理上、アイソレーションと同等の減衰量を得ることはできず、−113dB程度のアイソレーションであれば最大の減衰量が−80dB程度のステップATTとなる。 As shown in FIG. 6, the isolation of the conventional step ATT is −113 dB or less. Logically, it is impossible to obtain an attenuation equal to that of isolation. If the isolation is about −113 dB, the maximum attenuation is a step ATT of about −80 dB.
これに対し、本実施形態におけるステップATT20のアイソレーションは−150dB以下を確保できており、従来のものより40dBも改善されている。このステップATT20は、最大の減衰量が−120dBのステップATTとして実用可能である。 On the other hand, the isolation of step ATT20 in this embodiment can secure −150 dB or less, which is improved by 40 dB from the conventional one. This step ATT20 is practical as a step ATT having a maximum attenuation of −120 dB.
次に、本実施形態における信号発生装置10の動作について図1に示したブロック構成図を用いて説明する。
Next, the operation of the
試験者が操作部18を操作することにより、試験者が所望する試験条件が入力され、設定部19によって試験条件が各部に設定される。具体的には、設定部19は、波形データ記憶部11に波形データを指定する信号を、局部発振器15に局部発振周波数を指定する信号をそれぞれ出力する。また、設定部19は、ALC17に出力信号の電力レベルを指定する信号を、ステップATT20に減衰量を指定する信号をそれぞれ出力する。
When the tester operates the
波形データ記憶部11は、試験者が指定した、I相成分及びQ相成分のベースバンドの波形データを、それぞれ、DAC12及び13に出力する。
The waveform data storage unit 11 outputs I-phase component and Q-phase component baseband waveform data designated by the tester to the
DAC12及び13は、それぞれ、I相成分及びQ相成分のベースバンドの波形データをアナログの波形データに変換し、直交変調器14に出力する。
The
直交変調器14は、DAC12及び13からベースバンド信号と、局部発振器15から局部発振信号とを入力し、直交変調信号と局部発振信号とを乗算することにより、直交変調及び周波数変換を行ってRF信号を生成し、生成したRF信号をALC17に出力する。
The
ALC17は、入力したRF信号のレベルを、例えば−10dBmに設定するレベル制御を行って、ステップATT20に出力する。
The
ステップATT20は、設定部19が設定した減衰量でRF信号を減衰し、RF試験信号として出力する。出力先の試験対象は、例えば、移動体通信の端末や基地局、あるいはそれらに用いられるデバイスなどである。
The step ATT20 attenuates the RF signal by the attenuation amount set by the setting
以上のように、本実施形態における信号発生装置10は、仕切壁41、43及び45と、仕切壁42及び44とを備え、仕切壁41、43及び45の位置では信号線路を多層基板30の表面上で通し、仕切壁42及び44の位置では信号線路を多層基板30の内層側で通す構成としたので、入出力間のアイソレーションを従来のものよりも高めることができる。
As described above, the
次に、ステップATTの他の態様について2つの例を挙げて説明する。 Next, another aspect of the step ATT will be described with two examples.
第1の他の態様に係るステップATTは、図7に示すように、多層基板50上に形成されている。多層基板50は、表面に形成された表面金属層51、内層信号線路を構成する第1金属内層52及び第2金属内層53、接地される第3金属内層54を有する。
The step ATT according to the first other aspect is formed on the
図示のように、仕切壁42の位置では、多層基板50内で第1金属内層52に形成された内層信号線路52aが層間信号線路2b及び2cに接続されている。また、仕切壁44の位置では、多層基板50内で第2金属内層53に形成された内層信号線路53aが層間信号線路3b及び3cに接続されている。この構成のステップATTは、内層信号線路52aと内層信号線路53aとを異なる層に形成することにより、これらの内層信号線路間のアイソレーションが改善されるので、前述のステップATT20と同様に、従来のものよりもアイソレーションを大幅に改善することができる。
As shown in the drawing, at the position of the
第2の他の態様に係るステップATTは、図8に示すように、多層基板60上に形成されている。多層基板60は、表面に形成された表面金属層61、内層信号線路を構成する第1金属内層62、第2金属内層63及び第3金属内層64、接地される第4金属内層65を有する。
The step ATT according to the second other aspect is formed on the
図示のように、この例ではステップATTが5つの仕切壁42を備えている。内層信号線路を構成する金属内層が、順次、信号の入力側から第1金属内層62、第2金属内層63、第3金属内層64となっている。この構成のステップATTは、隣り合う内層信号線路を異なる層に形成することにより、これらの内層信号線路間のアイソレーションを改善するとともに、開口部を有する仕切壁41を用いないので、特に、多層基板30の表面側におけるアイソレーションを大幅に改善することができる。
As shown in the figure, in this example, the step ATT includes five
なお、前述の実施形態において、図3に示したように、ATT部21〜26を直線上に一列に接続した例を挙げて説明したが、本発明はこれに限定されるものではなく、例えば、複数のATT部を平面状に配置する構成としてもよい。
In the above-described embodiment, as illustrated in FIG. 3, the
以上のように、本発明に係るステップアッテネータ及びそれを備えた信号発生装置は、入出力間のアイソレーションを従来のものよりも高めることができるという効果を有し、入力信号の減衰量をステップ状に変化させるステップアッテネータ及びそれを備えた信号発生装置として有用である。 As described above, the step attenuator according to the present invention and the signal generation apparatus including the step attenuator have an effect that isolation between input and output can be increased as compared with the conventional one, and the attenuation amount of the input signal is stepped. The present invention is useful as a step attenuator that changes the shape of a signal and a signal generator equipped with the same.
1、2a、2d、3、4a、4d、5〜7、31a 表面信号線路
1a、1b、2b、2c、3b、3c、4b、4c、7a、7b 層間信号線路
10 信号発生装置
11 波形データ記憶部(ベースバンド信号出力手段)
12、13 DAC
14 直交変調器(無線周波数信号生成手段)
15 局部発振器(局部発振信号生成手段)
17 ALC(信号レベル設定手段)
18 操作部
19 設定部
20 ステップATT
21〜26 ATT部
21a、21c、22a、26c 切替SW
21b、22b、23b、24b、25b、26b ATT
30、50、60 多層基板
31、51、61 表面金属層
32、52、62 第1金属内層
32a、32b 内層信号線路
33、53、63 第2金属内層
40 シールドケース
40a、40b、40c、40d 収容室
41、43、45 仕切壁(第1の仕切壁)
41a、43a 開口部
41b 接触部(第1の接触部)
42、44 仕切壁(第2の仕切壁)
42a 接触部(第2の接触部)
46、47 側面壁
48 上面壁
52a、53a、62a、63a、64a、62b、63b 内層信号線路
54、64 第3金属内層
65 第4金属内層
1, 2a, 2d, 3, 4a, 4d, 5-7, 31a
12, 13 DAC
14 Quadrature modulator (radio frequency signal generating means)
15 Local oscillator (local oscillation signal generating means)
17 ALC (Signal level setting means)
18
21-26
21b, 22b, 23b, 24b, 25b, 26b ATT
30, 50, 60
41a,
42, 44 Partition wall (second partition wall)
42a Contact part (second contact part)
46, 47
Claims (1)
前記各アッテネータに対して信号の入力又は出力を行う信号線路(1〜7)と、
前記基板上に配置され、前記複数のアッテネータを予め定められた個数ごとに収容する複数の収容室(40a〜40d)を有するシールドケース(40)と、を備え、
前記信号線路は、
前記基板の表面に形成された表面信号線路(1、3、7)と、
前記基板の内層に形成された内層信号線路(32a、32b)と、を備え、
前記シールドケースは、前記各収容室を仕切る第1及び第2の仕切壁(41〜45)を備え、
前記第1の仕切壁(41)は、前記基板の表面に接触する第1の接触部(41b)及び前記第1の接触部の一部を開口して前記表面信号線路を通す開口部(41a)を備え、
前記第2の仕切壁(42)は、前記内層信号線路を前記基板の表面に投影した投影領域の一部を含む前記基板の表面領域に接触する第2の接触部(42a)を備え、
前記信号の入力側から出力側に沿って、前記第1の仕切壁と前記第2の仕切壁とが交互に少なくとも1組設けられていることを特徴とするステップアッテネータ。 In the step attenuator (20) formed on the substrate (30) and capable of varying the attenuation by a predetermined step value by combining a plurality of attenuators (21 to 26) arranged in one direction,
A signal line (1-7) for inputting or outputting a signal to each attenuator;
A shield case (40) disposed on the substrate and having a plurality of storage chambers (40a to 40d) for storing the plurality of attenuators in a predetermined number;
The signal line is
Surface signal lines (1, 3, 7) formed on the surface of the substrate;
The inner-layer signal line formed on the inner layer of the substrate (32a, 32 b), provided with,
The shield case includes first and second partition walls (41 to 45) that partition the storage chambers,
The first partition wall (41) has a first contact part (41b) that contacts the surface of the substrate and an opening part (41a) that opens a part of the first contact part and passes the surface signal line. )
The second partition wall (42) includes a second contact portion (42a) that contacts a surface region of the substrate including a part of a projection region obtained by projecting the inner layer signal line onto the surface of the substrate,
A step attenuator, wherein at least one set of the first partition wall and the second partition wall is alternately provided from the signal input side to the output side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011281495A JP5588425B2 (en) | 2011-12-22 | 2011-12-22 | Step attenuator and signal generator having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011281495A JP5588425B2 (en) | 2011-12-22 | 2011-12-22 | Step attenuator and signal generator having the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013131986A JP2013131986A (en) | 2013-07-04 |
JP5588425B2 true JP5588425B2 (en) | 2014-09-10 |
Family
ID=48909214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011281495A Active JP5588425B2 (en) | 2011-12-22 | 2011-12-22 | Step attenuator and signal generator having the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5588425B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59125108A (en) * | 1982-12-29 | 1984-07-19 | Anritsu Corp | Control circuit of program attenuator |
JPS61182098U (en) * | 1985-04-30 | 1986-11-13 | ||
JPH07212129A (en) * | 1994-01-24 | 1995-08-11 | Matsushita Electric Ind Co Ltd | Voltage controlled oscillator and duplex communication equipment using this oscillator |
JPH088573A (en) * | 1994-06-21 | 1996-01-12 | Nec Corp | Structure for shield case |
JPH11214942A (en) * | 1998-01-22 | 1999-08-06 | Nec Eng Ltd | Variable attenuator |
US20080074204A1 (en) * | 2004-09-21 | 2008-03-27 | Keiichi Ichikawa | High-Frequency Oscillator Circuit and Transmitter-Receiver |
JP4455605B2 (en) * | 2007-02-20 | 2010-04-21 | アンリツ株式会社 | Signal generator |
-
2011
- 2011-12-22 JP JP2011281495A patent/JP5588425B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013131986A (en) | 2013-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2273676B1 (en) | Filter shaping using a signal-cancellation function | |
JP7063907B2 (en) | Harmonic beamforming | |
US9774405B2 (en) | Systems and methods for frequency-isolated self-interference cancellation | |
JPH11330841A (en) | Active array antenna system | |
US10230422B2 (en) | Systems and methods for modified frequency-isolation self-interference cancellation | |
CN105763220A (en) | Broadband Distributed Antenna System With Non-duplexer Isolator Sub-system | |
JP2006352852A (en) | Power series predistorter and control method thereof | |
JP2012027034A (en) | Analyzer, active load pull circuit, response measurement method for electronic device to high frequency input signal, calibration method thereon and method for improving and manufacturing circuit design including the same | |
JP2013034129A (en) | Inter-branch correction device of phased array antenna and inter-branch correction method of phased array antenna | |
JP2017118483A (en) | Communication apparatus and transmission method | |
JPWO2015045709A1 (en) | Signal transmission device, distortion compensation device, and signal transmission method | |
JP5588425B2 (en) | Step attenuator and signal generator having the same | |
JP4322268B2 (en) | Signal generating apparatus and method | |
JP2019193181A (en) | Transceiver and phase adjustment method in transceiver | |
JP2010016829A (en) | Reconfigurable heterodyne mixer and configuration method | |
JP2007318684A (en) | Reception apparatus and adaptive algorithm control method | |
KR101306800B1 (en) | Apparatus and method for x band frequency generator | |
JP6536159B2 (en) | Wireless communication apparatus and method of determining weight matrix | |
JP2013138308A (en) | Signal generator and signal generation method | |
JP4845633B2 (en) | Jamming signal elimination apparatus and jamming signal elimination method | |
JP3911444B2 (en) | Feedforward distortion compensation amplifier control circuit and feedforward distortion compensation amplifier | |
JP6037941B2 (en) | Interference wave suppressor | |
Mavric et al. | Design and evaluation of a low-level RF control system analog/digital receiver for the ILC main LINACs | |
Debard et al. | Flexible In-Band Full-Duplex Transceivers Based on a Modified MIMO RF Architecture | |
KR20110038991A (en) | Operation Method of Offset Pulse Generator for Peak Reduction in Multicarrier System and Pc-Cfr Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5588425 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |