[go: up one dir, main page]

JP5583070B2 - Heat treatment method for silicon wafer - Google Patents

Heat treatment method for silicon wafer Download PDF

Info

Publication number
JP5583070B2
JP5583070B2 JP2011099157A JP2011099157A JP5583070B2 JP 5583070 B2 JP5583070 B2 JP 5583070B2 JP 2011099157 A JP2011099157 A JP 2011099157A JP 2011099157 A JP2011099157 A JP 2011099157A JP 5583070 B2 JP5583070 B2 JP 5583070B2
Authority
JP
Japan
Prior art keywords
temperature
wafer
rtp
silicon wafer
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011099157A
Other languages
Japanese (ja)
Other versions
JP2012231050A (en
Inventor
剛士 仙田
浩司 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Priority to JP2011099157A priority Critical patent/JP5583070B2/en
Priority to KR1020120029589A priority patent/KR101311003B1/en
Publication of JP2012231050A publication Critical patent/JP2012231050A/en
Application granted granted Critical
Publication of JP5583070B2 publication Critical patent/JP5583070B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、シリコンウェーハ(以下、単にウェーハともいう)に対して熱処理を行うシリコンウェーハの熱処理方法に関する。   The present invention relates to a heat treatment method for a silicon wafer in which heat treatment is performed on a silicon wafer (hereinafter also simply referred to as a wafer).

半導体デバイス形成用基板として用いられるシリコンウェーハは、デバイス活性領域となるウェーハの表面近傍(以下、表層部という)において、COP(Crystal Originated Particle)やLSTD(Laser Scattering Tomography Defects)等のボイド欠陥を低減させて無欠陥とする努力が求められている。   Silicon wafers used as semiconductor device forming substrates reduce void defects such as COP (Crystal Originated Particles) and LSTD (Laser Scattering Tomography Defects) in the vicinity of the surface of the wafer that will be the device active region (hereinafter referred to as the surface layer portion). There is a need for efforts to make them defect-free.

近年、このようなシリコンウェーハを高生産性で製造する方法として、少なくとも半導体デバイスが形成される表面が鏡面研磨されたシリコンウェーハ(以下、前記鏡面研磨された表面を研磨面ともいう)に、急速昇降温熱処理(Rapid Thermal Process:以下、単にRTPともいう)を行う技術が知られている。   In recent years, as a method of manufacturing such a silicon wafer with high productivity, at least a surface on which a semiconductor device is formed is mirror-polished (hereinafter, the mirror-polished surface is also referred to as a polished surface). A technique for performing a thermal treatment (Rapid Thermal Process: hereinafter also simply referred to as RTP) is known.

このような技術として、特許文献1には、主としてアルゴンまたはヘリウムである酸素含有ガス雰囲気(本願発明でいう不活性ガス雰囲気)中で約1175℃を超える温度において、約5000ppma未満の酸素分圧下、60秒未満の時間、ウェーハを加熱する熱処理方法が開示されている。   As such a technique, Patent Document 1 discloses that an oxygen-containing gas atmosphere (inert gas atmosphere as referred to in the present invention) that is mainly argon or helium at a temperature exceeding about 1175 ° C. under an oxygen partial pressure of less than about 5000 ppma, A heat treatment method is disclosed in which the wafer is heated for less than 60 seconds.

しかしながら、特許文献1に記載の方法は、アルゴンまたはヘリウム等の不活性ガス雰囲気でRTPを行うため、ウェーハの表層部のボイド欠陥を大きく低減することが可能であるが、このような不活性ガス雰囲気や水素等の還元性ガス雰囲気において、1175℃を超えるような高温下でRTPを行う場合には、前記RTP前にウェーハの研磨面に形成されている自然酸化膜の影響によりRTP後の研磨面の表面粗さが悪化するという問題がある。   However, since the method described in Patent Document 1 performs RTP in an inert gas atmosphere such as argon or helium, it is possible to greatly reduce void defects in the surface layer portion of the wafer. When RTP is performed at a high temperature exceeding 1175 ° C. in a reducing gas atmosphere such as an atmosphere or hydrogen, polishing after RTP is caused by the influence of a natural oxide film formed on the polishing surface of the wafer before RTP. There is a problem that the surface roughness of the surface deteriorates.

このような問題に対し、特許文献2には、ウェーハ表面上の自然酸化膜をフッ酸処理により除去した後、RTP装置を用いて、水素100%あるいは水素を10%以上含有するアルゴンの混合ガス雰囲気下で熱処理することで、ウェーハ表面のマイクロラフネスを小さくし、ウェーハ表面に存在するボイド欠陥をも除去することができる熱処理方法が開示されている。   In order to solve such a problem, Patent Document 2 discloses a mixed gas of argon containing 100% hydrogen or 10% or more of hydrogen using an RTP apparatus after removing a natural oxide film on the wafer surface by hydrofluoric acid treatment. Disclosed is a heat treatment method that can reduce the microroughness of the wafer surface and remove void defects existing on the wafer surface by heat treatment in an atmosphere.

特表2001−509319号公報JP-T-2001-509319 特開2000−91342号公報JP 2000-91342 A

このような特許文献2に記載の方法は、フッ酸処理によってウェーハ表面のシリコン原子に水素が終端されるため、前記表面に自然酸化膜が形成されにくい状態となる。従って、前記RTPを行ってもウェーハ表面における表面粗さの悪化を抑制することができる。
しかしながら、ウェーハの表層部に存在するボイド欠陥をRTPで消滅させるためには、前記不活性ガス雰囲気や還元性ガス雰囲気にて、最低でも1000℃以上の高温熱処理が必要であり、このような高温下では、シリコン原子に終端された水素原子の結合が切れやすくなり、ウェーハ表面にシリコン原子が露出しやすくなる。このように露出したシリコン原子は不安定であり、他の原子と反応しやすい状態となっている。
In such a method described in Patent Document 2, since hydrogen is terminated at silicon atoms on the wafer surface by hydrofluoric acid treatment, a natural oxide film is hardly formed on the surface. Therefore, even if the RTP is performed, deterioration of the surface roughness on the wafer surface can be suppressed.
However, in order to eliminate void defects existing in the surface layer portion of the wafer by RTP, a high-temperature heat treatment of at least 1000 ° C. is required in the inert gas atmosphere or the reducing gas atmosphere. Below, the bond of the hydrogen atom terminated by the silicon atom is easily broken, and the silicon atom is easily exposed on the wafer surface. The exposed silicon atoms are unstable and are likely to react with other atoms.

そのため、例えば、前記雰囲気中に他の反応性ガス(窒素等)が存在すると、これが露出したシリコン原子と反応して結合し、更には、その結合が前記雰囲気によってエッチングされるという現象が繰り返し発生するため、ウェーハの表面形状が変化し、表面粗さが悪化するという問題がある。   Therefore, for example, when other reactive gas (such as nitrogen) is present in the atmosphere, it reacts and bonds with the exposed silicon atoms, and the bond is repeatedly etched by the atmosphere. Therefore, there is a problem that the surface shape of the wafer changes and the surface roughness deteriorates.

更に、前記雰囲気に微量の酸素が含まれている場合には、前記露出したシリコン原子と酸素が反応して、ウェーハ表面にアイランド状に酸化膜が形成され、この酸化膜は前記雰囲気によってエッチングされるが、当該エッチングされた部分には凹形状のピットが形成されてしまうという問題もある。
以上の問題は、RTPにおける熱処理温度が高くなるほどより顕著となるものであるが、その一方で熱処理温度が高くなるほど、ウェーハの表層部のボイド欠陥の消滅力が高くなるという利点を有している。
Further, when the atmosphere contains a small amount of oxygen, the exposed silicon atoms and oxygen react to form an oxide film in an island shape on the wafer surface, and this oxide film is etched by the atmosphere. However, there is a problem that concave pits are formed in the etched portion.
The above problem becomes more conspicuous as the heat treatment temperature in RTP becomes higher. On the other hand, the higher the heat treatment temperature, the higher the void defect extinction power of the surface layer portion of the wafer. .

本発明は、上述の事情に鑑みてなされたものであり、ボイド欠陥の消滅力が高い高温下でRTPを行っても、表面粗さの悪化を抑制することができ、更に、凹形状のピットの発生も抑制することができるシリコンウェーハの熱処理方法を提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and even when RTP is performed at a high temperature at which void defect annihilation power is high, deterioration of surface roughness can be suppressed. An object of the present invention is to provide a method for heat-treating a silicon wafer that can also suppress the occurrence of the above.

本発明に係るシリコンウェーハの熱処理方法は、少なくとも半導体デバイスが形成される表面が鏡面研磨されたシリコンウェーハの前記表面をフッ化水素系溶液により洗浄する工程と、前記洗浄したシリコンウェーハを、アンモニア系ガス雰囲気中、900℃以上1250℃以下の第1の温度範囲に急速昇温し保持した後、急速降温する第1の急速昇降温熱処理を行う工程と、前記第1の急速昇降温熱処理を行ったシリコンウェーハを、ガス(窒素ガスを除く、希ガスをいう。以下、同様。)雰囲気中、1300℃以上1400℃以下の第2の温度範囲に急速昇温し保持した後、急速降温する第2の急速昇降温熱処理を行う工程と、を備えることを特徴とする。 The method for heat-treating a silicon wafer according to the present invention includes a step of cleaning the surface of a silicon wafer on which at least a surface on which a semiconductor device is formed is mirror-polished with a hydrogen fluoride-based solution, and an ammonia-based cleaning of the cleaned silicon wafer. A step of performing a first rapid heating / cooling heat treatment in which a temperature is rapidly raised and maintained in a first temperature range of 900 ° C. or more and 1250 ° C. or less in a gas atmosphere, and then the temperature is rapidly lowered; The silicon wafer is rapidly heated and maintained in a second temperature range of 1300 ° C. to 1400 ° C. in a rare gas (excluding nitrogen gas, meaning a rare gas, the same applies hereinafter) atmosphere, and then rapidly cooled. And a step of performing a second rapid heating / cooling heat treatment.

また、本発明に係るシリコンウェーハの熱処理方法は、少なくとも半導体デバイスが形成される表面が鏡面研磨されたシリコンウェーハの前記表面をフッ化水素系溶液により洗浄する工程と、前記洗浄したシリコンウェーハを、アンモニア系ガス雰囲気中、900℃以上1250℃以下の第1の温度範囲に急速昇温し、前記第1の温度範囲で前記アンモニア系ガス雰囲気をガス雰囲気に切り替えて、更に、1300℃以上1400℃以下の第2の温度範囲に急速昇温し保持した後、急速降温する急速昇降温熱処理を行う工程と、を備えることを特徴とする。 The silicon wafer heat treatment method according to the present invention includes a step of cleaning the surface of a silicon wafer on which at least a surface on which a semiconductor device is formed is mirror-polished with a hydrogen fluoride solution, and the cleaned silicon wafer, In the ammonia gas atmosphere, the temperature is rapidly raised to a first temperature range of 900 ° C. or more and 1250 ° C. or less, the ammonia gas atmosphere is switched to a rare gas atmosphere in the first temperature range, and further, 1300 ° C. or more and 1400 ° C. And a step of performing a rapid temperature raising and lowering heat treatment in which the temperature is rapidly raised and held in a second temperature range of not more than 0 ° C. and then rapidly lowered.

本発明によれば、ボイド欠陥の消滅力が高い高温下でRTPを行っても、表面粗さの悪化を抑制することができ、更に、凹形状のピットの発生も抑制することができるシリコンウェーハの熱処理方法が提供される。   According to the present invention, even when RTP is performed at a high temperature with high void defect annihilation power, the deterioration of surface roughness can be suppressed, and furthermore, the generation of concave pits can be suppressed. A heat treatment method is provided.

本発明に係わるシリコンウェーハの熱処理方法に適用されるRTP装置の一例を示す断面概念図である。It is a cross-sectional conceptual diagram which shows an example of the RTP apparatus applied to the heat processing method of the silicon wafer concerning this invention. 第1の実施形態に係わるシリコンウェーハの熱処理方法に適用される第1のRTPの熱処理シーケンスの一例を示す概念図である。It is a conceptual diagram which shows an example of the heat processing sequence of 1st RTP applied to the heat processing method of the silicon wafer concerning 1st Embodiment. 第1の実施形態に係わるシリコンウェーハの熱処理方法に適用される第2のRTPの熱処理シーケンスの一例を示す概念図である。It is a conceptual diagram which shows an example of the heat processing sequence of 2nd RTP applied to the heat processing method of the silicon wafer concerning 1st Embodiment. 第2の実施形態に係わるシリコンウェーハの熱処理方法に適用されるRTPにおける熱処理シーケンスの一例を示す概念図である。It is a conceptual diagram which shows an example of the heat processing sequence in RTP applied to the heat processing method of the silicon wafer concerning 2nd Embodiment. 第2の実施形態に係わるシリコンウェーハの熱処理方法に適用されるRTPにおける熱処理シーケンスの他の一例を示す概念図である。It is a conceptual diagram which shows another example of the heat processing sequence in RTP applied to the heat processing method of the silicon wafer concerning 2nd Embodiment.

以下、本発明の実施形態について図面等を参照して詳細に説明する。
(第1の実施形態)
本実施形態に係るシリコンウェーハの熱処理方法は、少なくとも半導体デバイスが形成される表面が鏡面研磨されたシリコンウェーハの前記表面(研磨面)をフッ化水素系溶液により洗浄する工程と、前記洗浄したシリコンウェーハを、アンモニア系ガス雰囲気中、900℃以上1250℃以下の第1の温度範囲に急速昇温し保持した後、急速降温する第1のRTPを行う工程と、前記第1のRTPを行ったシリコンウェーハを、不活性ガス雰囲気中、1300℃以上1400℃以下の第2の温度範囲に急速昇温し保持した後、急速降温する第2のRTPを行う工程と、を備える。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
The silicon wafer heat treatment method according to the present embodiment includes a step of cleaning the surface (polished surface) of a silicon wafer on which at least a surface on which a semiconductor device is formed is mirror-polished with a hydrogen fluoride-based solution, and the cleaned silicon After the wafer was rapidly heated and held in a first temperature range of 900 ° C. or higher and 1250 ° C. or lower in an ammonia-based gas atmosphere, a first RTP for rapidly lowering the temperature was performed, and the first RTP was performed. Performing a second RTP that rapidly lowers the temperature of the silicon wafer after rapidly heating and holding the silicon wafer in a second temperature range of 1300 ° C. to 1400 ° C. in an inert gas atmosphere.

このように、前記フッ化水素系溶液により洗浄したシリコンウェーハに対して、更に、アンモニア系ガス雰囲気中でRTPを行うことで、前記研磨面のシリコン原子に窒素も終端させることができる。そのため、前記研磨面のシリコン原子と水素との結合力を更に高めることができる。
従って、1300℃以上1400℃以下の高温下であっても前記結合が切れにくく安定した状態とすることができる。
よって、雰囲気中に他の反応性ガス(窒素等)が存在しても、シリコン原子と当該反応性ガスとの結合を抑制することができるため、ウェーハの研磨面の表面粗さの悪化を抑制することができる。また、前記雰囲気に微量の酸素が含まれている場合であっても、酸素とシリコン原子との反応を抑制することができるため、凹形状のピットの発生も抑制することができる。
As described above, by further performing RTP on the silicon wafer cleaned with the hydrogen fluoride-based solution in an ammonia-based gas atmosphere, nitrogen can also be terminated at the silicon atoms on the polished surface. Therefore, the bonding force between the silicon atoms on the polished surface and hydrogen can be further increased.
Therefore, even at a high temperature of 1300 ° C. or higher and 1400 ° C. or lower, the bond is hardly broken and a stable state can be obtained.
Therefore, even if other reactive gases (such as nitrogen) are present in the atmosphere, the bonding between the silicon atoms and the reactive gas can be suppressed, so the deterioration of the surface roughness of the polished surface of the wafer is suppressed. can do. In addition, even when a small amount of oxygen is contained in the atmosphere, the reaction between oxygen and silicon atoms can be suppressed, so that generation of concave pits can also be suppressed.

前記鏡面研磨されたシリコンウェーハは、主に、チョクラルスキー法(以下、CZ法という)により育成したシリコン単結晶インゴットから切り出して製造される。
CZ法によるシリコン単結晶インゴットの育成は周知の方法で行う。
具体的には、シリコン単結晶インゴットは、石英ルツボに充填したシリコン原料を加熱してシリコン融液とし、該シリコン融液の液面に種結晶を接触させて、種結晶と石英ルツボを回転させながら種結晶を引上げて、種結晶にネック部、クラウン部及び直胴部を結晶成長させて、その後、シリコン融液から切り離すことで育成することができる。
次に、周知の方法により、前記育成したシリコン単結晶インゴットを切り出して、少なくとも半導体デバイスが形成される表面が鏡面研磨されたシリコンウェーハに加工する。
具体的には、シリコン単結晶インゴットの直胴部を内周刃又はワイヤソーによりウェーハ状に切り出し、外周部の面取り、ラッピング、エッチング、鏡面研磨等の加工を行う。
The mirror-polished silicon wafer is manufactured by cutting out from a silicon single crystal ingot grown mainly by the Czochralski method (hereinafter referred to as CZ method).
The silicon single crystal ingot is grown by the CZ method by a known method.
Specifically, a silicon single crystal ingot heats a silicon raw material filled in a quartz crucible to form a silicon melt, contacts the seed crystal with the liquid surface of the silicon melt, and rotates the seed crystal and the quartz crucible. The seed crystal can be pulled up to grow the neck portion, the crown portion, and the straight body portion on the seed crystal, and then separated from the silicon melt.
Next, the grown silicon single crystal ingot is cut out by a known method and processed into a silicon wafer in which at least the surface on which the semiconductor device is formed is mirror-polished.
Specifically, a straight body portion of a silicon single crystal ingot is cut into a wafer shape with an inner peripheral blade or a wire saw, and processing such as chamfering, lapping, etching, and mirror polishing of the outer peripheral portion is performed.

前記フッ化水素系溶液により洗浄する工程は、周知の方法(前記溶液に少なくともウェーハの研磨面を浸漬させる方法、前記ウェーハを回転させながら前記研磨面に前記溶液をスピンコートする方法等)により行うことができる。好ましくは、前記ウェーハの研磨面を浸漬させる方法が生産性及びコスト面において好適である。   The step of cleaning with the hydrogen fluoride-based solution is performed by a known method (a method of immersing at least a polished surface of a wafer in the solution, a method of spin-coating the solution on the polished surface while rotating the wafer, or the like). be able to. Preferably, the method of immersing the polished surface of the wafer is suitable in terms of productivity and cost.

前記フッ化水素系溶液による洗浄は、前記ウェーハの研磨面を1分以上10分以下の間、前記溶液に接触させて行うことが好ましい。
このような洗浄時間とすることで、生産性の低下を抑制しつつ、効率よく前記研磨面のシリコン原子を水素で終端させることができる。
The cleaning with the hydrogen fluoride-based solution is preferably performed by bringing the polished surface of the wafer into contact with the solution for 1 minute to 10 minutes.
By setting it as such washing | cleaning time, the silicon atom of the said grinding | polishing surface can be terminated with hydrogen efficiently, suppressing the fall of productivity.

前記フッ化水素系溶液は、主に、フッ酸溶液(HF)、バッファードHF溶液(NHF+HF)が含まれる。 The hydrogen fluoride-based solution mainly includes a hydrofluoric acid solution (HF) and a buffered HF solution (NH 4 F + HF).

図1は、本発明に係わるシリコンウェーハの熱処理方法に適用されるRTP装置の一例を示す断面概念図である。
図1に示すRTP装置10は、ウェーハWを収容して熱処理を施すための反応室20と、反応室20内に設けられ、ウェーハWを保持するウェーハ保持部30と、ウェーハWを加熱する加熱部40と、を備える。ウェーハWがウェーハ保持部30に保持された状態では、反応室20の内壁とウェーハWの表面(デバイス形成面)W1側とで囲まれた空間である第1空間20aと、反応室20の内壁と表面W1側に対向するウェーハWの裏面W2側とで囲まれた空間である第2空間20bとが形成される。
FIG. 1 is a conceptual cross-sectional view showing an example of an RTP apparatus applied to a silicon wafer heat treatment method according to the present invention.
An RTP apparatus 10 shown in FIG. 1 contains a reaction chamber 20 for accommodating a wafer W and performing a heat treatment, a wafer holding unit 30 provided in the reaction chamber 20 for holding the wafer W, and heating for heating the wafer W. Unit 40. In a state where the wafer W is held by the wafer holder 30, the first space 20 a that is a space surrounded by the inner wall of the reaction chamber 20 and the surface (device formation surface) W 1 side of the wafer W, and the inner wall of the reaction chamber 20 And a second space 20b that is a space surrounded by the back surface W2 side of the wafer W facing the front surface W1 side.

反応室20は、第1空間20a及び第2空間20b内に雰囲気ガスF(実線矢印)を供給する供給口22と、前記供給した雰囲気ガスFを第1空間20a及び第2空間20bから排出する排出口26と、を備える。反応室20は、例えば、石英で構成されている。 The reaction chamber 20 has a supply port 22 for supplying atmospheric gas F A (solid arrow) into the first space 20a and the second space 20b, and the supplied atmospheric gas F A from the first space 20a and the second space 20b. And a discharge port 26 for discharging. The reaction chamber 20 is made of, for example, quartz.

ウェーハ保持部30は、ウェーハWの裏面W2の外周部をリング状に保持するサセプタ32と、サセプタ32を保持すると共に、ウェーハWの中心を軸としてサセプタ32を回転させる回転体34とを備える。サセプタ32及び回転体34は、例えば、SiCで構成されている。   The wafer holding unit 30 includes a susceptor 32 that holds the outer peripheral portion of the back surface W2 of the wafer W in a ring shape, and a rotating body 34 that holds the susceptor 32 and rotates the susceptor 32 about the center of the wafer W. The susceptor 32 and the rotating body 34 are made of, for example, SiC.

加熱部40は、ウェーハ保持部30に保持されたウェーハWの表面W1の上方及び裏面W2の下方の反応室20外に配置され、ウェーハWを両面から加熱する。加熱部40は、例えば、複数のハロゲンランプ50で構成されている。   The heating unit 40 is disposed outside the reaction chamber 20 above the front surface W1 and below the back surface W2 of the wafer W held by the wafer holding unit 30, and heats the wafer W from both sides. The heating unit 40 is composed of, for example, a plurality of halogen lamps 50.

図1に示すRTP装置10を用いて、RTPを行う場合は、反応室20に設けられた図示しないウェーハ導入口より、ウェーハWを反応室20内に導入して、ウェーハWの裏面W2の外周部をウェーハ保持部30のサセプタ32上にリング状に保持し、雰囲気ガスFを供給すると共に、ウェーハWを回転させながら、加熱部40によってウェーハWを加熱することで行う。 When RTP is performed using the RTP apparatus 10 shown in FIG. 1, the wafer W is introduced into the reaction chamber 20 from a wafer introduction port (not shown) provided in the reaction chamber 20, and the outer periphery of the back surface W <b> 2 of the wafer W is introduced. part was held on the susceptor 32 of the wafer holder 30 in a ring shape, it supplies the atmospheric gas F a, while rotating the wafer W, carried out by heating the wafer W by the heating unit 40.

アンモニア系ガス雰囲気中、急速昇温し保持する第1の温度範囲は、900℃以上1250℃以下であることが好ましい。
前記第1の温度範囲が900℃未満である場合には、前記研磨面のシリコン原子に窒素を終端させることが難しいため、後の第2のRTPにおいて前記研磨面の表面粗さの悪化を抑制することが難しい。前記第1の温度範囲が1250℃を超える場合には、アンモニア系ガスによりウェーハの研磨面がエッチングされてしまい、表面粗さが悪化する。
前記アンモニア系ガスは、アンモニアガス(NH)、ヒドラジン(HNNH)が含まれる。
The first temperature range in which the temperature is rapidly raised and maintained in the ammonia-based gas atmosphere is preferably 900 ° C. or higher and 1250 ° C. or lower.
When the first temperature range is less than 900 ° C., it is difficult to terminate nitrogen on the silicon atoms on the polished surface, so that deterioration of the surface roughness of the polished surface is suppressed in the subsequent second RTP. Difficult to do. When the first temperature range exceeds 1250 ° C., the polished surface of the wafer is etched by the ammonia-based gas, and the surface roughness is deteriorated.
The ammonia-based gas includes ammonia gas (NH 3 ) and hydrazine (H 2 NNH 2 ).

前記アンモニア系ガス雰囲気によるRTPは、400℃以下の温度範囲で保持された図1に示すようなRTP装置10の反応室20内に前記洗浄したシリコンウェーハを投入し、前記第1の温度範囲に急速昇温することが好ましい。
このような温度範囲で投入することにより、前記第1のRTPにおいて、生産性の低下を抑制しつつ、反応室20内への投入時の急激な温度変化によるスリップの発生を抑制することができる。
The RTP in the ammonia-based gas atmosphere is charged into the first temperature range by introducing the cleaned silicon wafer into the reaction chamber 20 of the RTP apparatus 10 as shown in FIG. 1 held in a temperature range of 400 ° C. or less. It is preferable to rapidly raise the temperature.
By introducing in such a temperature range, in the first RTP, it is possible to suppress the occurrence of slip due to a rapid temperature change at the time of introduction into the reaction chamber 20 while suppressing a decrease in productivity. .

図2は、本実施形態に係わるシリコンウェーハの熱処理方法に適用される第1のRTPの熱処理シーケンスの一例を示す概念図である。
前記第1のRTPに用いられる熱処理シーケンスは、図2に示すように、温度T0(例えば、200℃)で保持された図1に示すようなRTP装置10の反応室20内に少なくとも半導体デバイスが形成される表面W1側が鏡面研磨され、フッ化水素系溶液により洗浄したウェーハWを設置し、前記第1空間20a及び第2空間20b内にアンモニア系ガスを供給する。
FIG. 2 is a conceptual diagram showing an example of a first RTP heat treatment sequence applied to the silicon wafer heat treatment method according to the present embodiment.
As shown in FIG. 2, the heat treatment sequence used for the first RTP is such that at least a semiconductor device is placed in the reaction chamber 20 of the RTP apparatus 10 shown in FIG. 1 held at a temperature T0 (for example, 200 ° C.). The surface W1 side to be formed is mirror-polished and a wafer W cleaned with a hydrogen fluoride-based solution is placed, and ammonia-based gas is supplied into the first space 20a and the second space 20b.

次に、温度T0(℃)から900℃以上1250℃以下(温度T1(℃))の第1の温度範囲まで、昇温速度ΔTu1(℃/秒)で急速昇温し、温度T1(℃)にて所定時間t1(秒)一定に保持した後、例えば、温度T0(℃)まで、降温速度ΔTd1(℃/秒)で急速降温する。
なお、温度T0、T1は、図1に示すようなRTP装置10の反応室20内にウェーハWを設置した場合において、ウェーハ保持部30の下方に設置された図示しない放射温度計によって測定されたウェーハWの表面温度(放射温度計がウェーハWの径方向に複数配置されている場合はその平均温度)である。
Next, the temperature is rapidly increased from a temperature T0 (° C.) to a first temperature range of 900 ° C. to 1250 ° C. (temperature T1 (° C.)) at a temperature increase rate ΔTu1 (° C./sec). Then, for example, the temperature is rapidly lowered at a temperature drop rate ΔTd1 (° C./second) to a temperature T0 (° C.).
The temperatures T0 and T1 were measured by a radiation thermometer (not shown) installed below the wafer holder 30 when the wafer W was installed in the reaction chamber 20 of the RTP apparatus 10 as shown in FIG. It is the surface temperature of the wafer W (the average temperature when a plurality of radiation thermometers are arranged in the radial direction of the wafer W).

前記第2のRTPは、不活性ガス雰囲気で行うことが好ましい。
このような雰囲気でRTPを行うことで、ボイド欠陥の消滅力を高くすることができる。
前記第2のRTPをアンモニア系ガス雰囲気で行う場合には、アンモニア系ガスによりウェーハの研磨面がエッチングされてしまい、表面粗さが悪化する。
また、前記第2のRTPを水素等の還元性ガス雰囲気で行う場合には、前記表面W1から酸素が外方拡散しやすくなるため、デバイス活性領域となるウェーハの表層部の酸素濃度が低下し、後の半導体デバイス形成時の熱処理においてスリップが発生しやすくなる。
前記不活性ガスは、アルゴンガス(Ar)が好適に用いられる。
The second RTP is preferably performed in an inert gas atmosphere.
By performing RTP in such an atmosphere, the annihilation power of void defects can be increased.
When the second RTP is performed in an ammonia gas atmosphere, the polished surface of the wafer is etched by the ammonia gas, and the surface roughness is deteriorated.
Further, when the second RTP is performed in a reducing gas atmosphere such as hydrogen, oxygen easily diffuses out from the surface W1, so that the oxygen concentration in the surface layer portion of the wafer serving as the device active region decreases. Slip is likely to occur in the heat treatment when forming the semiconductor device later.
Argon gas (Ar) is preferably used as the inert gas.

前記第2のRTPは、1300℃以上1400℃以下の第2の温度範囲に急速昇温し保持することが好ましい。
前記第2の温度範囲が1300℃未満である場合には、ボイド欠陥の消滅力が低下する。前記第2の温度範囲が1400℃を超える場合には、シリコンの融点に近くなるため、シリコンウェーハが軟化又は融解する可能性がある。
前記第2の温度範囲は、前記RTPを行うために使用するRTP装置としての装置寿命の観点から1300℃以上1380℃以下であることがより好ましい。
It is preferable that the second RTP is rapidly heated and held in a second temperature range of 1300 ° C. or higher and 1400 ° C. or lower.
When the second temperature range is less than 1300 ° C., the void defect extinction power is reduced. When the second temperature range exceeds 1400 ° C., the silicon wafer is close to the melting point of silicon, so that the silicon wafer may be softened or melted.
The second temperature range is more preferably 1300 ° C. or higher and 1380 ° C. or lower from the viewpoint of device life as an RTP device used for performing the RTP.

前記第2のRTPは、400℃以下の温度範囲で保持された図1に示すようなRTP装置10の反応室20内に前記第1のRTPを行ったシリコンウェーハを投入し、前記第2の温度範囲に急速昇温することが好ましい。
このような温度範囲で投入することにより、前記第2のRTPにおいて、生産性の低下を抑制しつつ、反応室20内への投入時の急激な温度変化によるスリップの発生を抑制することができる。
In the second RTP, a silicon wafer subjected to the first RTP is put into a reaction chamber 20 of an RTP apparatus 10 as shown in FIG. It is preferable to rapidly raise the temperature to a temperature range.
By introducing in such a temperature range, in the second RTP, it is possible to suppress the occurrence of slip due to a rapid temperature change at the time of introduction into the reaction chamber 20 while suppressing a decrease in productivity. .

図3は、本実施形態に係わるシリコンウェーハの熱処理方法に適用される第2のRTPの熱処理シーケンスの一例を示す概念図である。
前記第2のRTPに用いられる熱処理シーケンスは、図3に示すように、温度T0(例えば、200℃)で保持された図1に示すようなRTP装置10の反応室20内に少なくとも半導体デバイスが形成される表面W1側が鏡面研磨され、前記第1のRTPを行ったウェーハWを設置し、前記第1空間20a及び第2空間20b内に不活性ガスを供給する。
FIG. 3 is a conceptual diagram showing an example of a second RTP heat treatment sequence applied to the silicon wafer heat treatment method according to the present embodiment.
As shown in FIG. 3, the heat treatment sequence used for the second RTP is such that at least a semiconductor device is placed in the reaction chamber 20 of the RTP apparatus 10 shown in FIG. 1 held at a temperature T0 (for example, 200 ° C.). The surface W1 side to be formed is mirror-polished, the wafer W subjected to the first RTP is placed, and an inert gas is supplied into the first space 20a and the second space 20b.

次に、温度T0(℃)から1300℃以上1400℃以下(温度T2(℃))の第2の温度範囲まで、昇温速度ΔTu2(℃/秒)で急速昇温し、その後、温度T2(℃)にて所定時間t2(秒)一定に保持した後、例えば、温度T0(℃)まで、降温速度ΔTd2(℃/秒)で急速降温する。
なお、温度T2は、図1に示すようなRTP装置10の反応室20内にウェーハWを設置した場合において、ウェーハ保持部30の下方に設置された図示しない放射温度計によって測定されたウェーハWの表面温度(放射温度計がウェーハWの径方向に複数配置されている場合はその平均温度)である。
Next, the temperature is rapidly increased from the temperature T0 (° C.) to a second temperature range of 1300 ° C. to 1400 ° C. (temperature T2 (° C.)) at a temperature increase rate ΔTu2 (° C./second), and then the temperature T2 ( After the temperature is kept constant for a predetermined time t2 (seconds), the temperature is rapidly lowered to a temperature T0 (° C) at a temperature drop rate ΔTd2 (° C / second), for example.
The temperature T2 is measured by a radiation thermometer (not shown) installed below the wafer holder 30 when the wafer W is installed in the reaction chamber 20 of the RTP apparatus 10 as shown in FIG. Surface temperature (average temperature when a plurality of radiation thermometers are arranged in the radial direction of the wafer W).

前記第1及び第2のRTPにおける昇温速度ΔTu1、ΔTu2は、10℃/秒以上150℃/秒以下であることが好ましい。
このような昇温速度とすることで、前記RTPにおいて、生産性の低下を抑制しつつ、急速昇温時の急激な温度変化による接触痕やスリップの発生を抑制することができる。
The temperature increase rates ΔTu1 and ΔTu2 in the first and second RTP are preferably 10 ° C./second or more and 150 ° C./second or less.
By setting it as such a temperature increase rate, in the said RTP, generation | occurrence | production of the contact trace and slip by the rapid temperature change at the time of rapid temperature increase can be suppressed, suppressing the fall of productivity.

前記第1及び第2のRTPにおける降温速度ΔTd1、ΔTd2は、10℃/秒以上150℃/秒以下であることが好ましい。
このような降温速度とすることで、前記RTPにおいて、生産性の低下を抑制しつつ、急速降温時の急激な温度変化による接触痕やスリップの発生を抑制することができる。
The temperature drop rates ΔTd1 and ΔTd2 in the first and second RTP are preferably 10 ° C./second or more and 150 ° C./second or less.
By setting it as such a temperature fall rate, generation | occurrence | production of the contact trace and slip by the rapid temperature change at the time of rapid temperature fall can be suppressed in said RTP, suppressing the fall of productivity.

前記第1のRTPにおける900℃以上1250℃以下の温度範囲(温度T1(℃))の保持時間t1は、1秒以上10秒以下であることが好ましい。
このような保持時間t1とすることで、生産性の低下を抑制しつつ、効率よく研磨面のシリコン原子を窒素で終端させることができる。
前記第2のRTPにおける1300℃以上1400℃以下の温度範囲(温度T2(℃))の保持時間t2は、1秒以上30秒以下であることが好ましい。
このような保持時間t2とすることで、生産性の低下を抑制しつつ、効率よくボイド欠陥の消滅を図ることができる。
The holding time t1 in the temperature range (temperature T1 (° C.)) of 900 ° C. or more and 1250 ° C. or less in the first RTP is preferably 1 second or more and 10 seconds or less.
By setting such a holding time t1, it is possible to efficiently terminate the silicon atoms on the polished surface with nitrogen while suppressing a decrease in productivity.
The holding time t2 in the temperature range (temperature T2 (° C.)) of 1300 ° C. to 1400 ° C. in the second RTP is preferably 1 second to 30 seconds.
By setting the holding time t2 as described above, it is possible to efficiently eliminate void defects while suppressing a decrease in productivity.

(第2の実施形態)
本実施形態に係るシリコンウェーハの熱処理方法は、少なくとも半導体デバイスが形成される表面が鏡面研磨されたシリコンウェーハの前記表面をフッ化水素系溶液により洗浄する工程と、前記洗浄したシリコンウェーハを、アンモニア系ガス雰囲気中、900℃以上1250℃以下の第1の温度範囲に急速昇温し、前記第1の温度範囲で前記アンモニア系ガス雰囲気を不活性ガス雰囲気に切り替えて、更に、1300℃以上1400℃以下の第2の温度範囲に急速昇温し保持した後、急速降温する急速昇降温熱処理を行う工程と、を備える。
すなわち、本実施形態に係るシリコンウェーハの熱処理方法は、第1の実施形態における第1のRTP及び第2のRTPを、連続した一回のRTPで行う点が異なる。
その他は、第1の実施形態と同様であるため説明を省略する。
(Second Embodiment)
The silicon wafer heat treatment method according to the present embodiment includes a step of cleaning at least the surface of a silicon wafer on which a surface on which a semiconductor device is formed is mirror-polished with a hydrogen fluoride-based solution; In the system gas atmosphere, the temperature is rapidly increased to a first temperature range of 900 ° C. or more and 1250 ° C. or less, and the ammonia-based gas atmosphere is switched to an inert gas atmosphere in the first temperature range. And a step of performing a rapid heating / cooling heat treatment in which the temperature is rapidly raised and held in a second temperature range of not higher than ° C. and then rapidly lowered.
In other words, the silicon wafer heat treatment method according to this embodiment is different in that the first RTP and the second RTP in the first embodiment are performed by one continuous RTP.
Since others are the same as that of 1st Embodiment, description is abbreviate | omitted.

本実施形態に係るシリコンウェーハの熱処理方法は、上述したような構成を備えているため、前述した第1の実施形態の効果に加えて、前記第1のRTPを行う工程を一つ削減することができるため、生産性の向上及びコストダウンを図ることができる。   Since the silicon wafer heat treatment method according to the present embodiment has the above-described configuration, in addition to the effects of the first embodiment described above, the number of steps for performing the first RTP is reduced by one. Therefore, productivity can be improved and costs can be reduced.

図4は、本実施形態に係わるシリコンウェーハの熱処理方法に適用されるRTPにおける熱処理シーケンスの一例を示す概念図である。
前記RTPに用いられる熱処理シーケンスは、図4に示すように、温度T0(例えば、200℃)で保持された図1に示すようなRTP装置10の反応室20内に少なくとも半導体デバイスが形成される表面W1側が鏡面研磨され、更に、フッ化水素系溶液により洗浄したウェーハWを設置し、第1空間20a及び第2空間20b内にアンモニア系ガスを供給する。
次に、温度T0(℃)から900℃以上1250℃以下(温度T1(℃))の第1の温度範囲まで、昇温速度ΔTu2(℃/秒)で急速昇温することで窒素を終端させる。その後、連続して、前記第1の温度範囲(温度T1(℃))で前記アンモニア系ガス雰囲気を不活性ガス雰囲気に切り替えて、前記第1空間20a及び前記第2空間20b内に供給する。
次に、前記第1の温度範囲(温度T1(℃))から1300℃以上1400℃以下の第2の温度範囲(温度T2(℃))まで、昇温速度ΔTu2(℃/秒)で更に急速昇温し、前記第2の温度範囲(温度T2(℃))にて所定時間t2(秒)一定に保持した後、例えば、温度T0(℃)まで、降温速度ΔTd2(℃/秒)で急速降温を行う。
FIG. 4 is a conceptual diagram showing an example of a heat treatment sequence in RTP applied to the silicon wafer heat treatment method according to the present embodiment.
In the heat treatment sequence used for the RTP, as shown in FIG. 4, at least a semiconductor device is formed in the reaction chamber 20 of the RTP apparatus 10 shown in FIG. 1 held at a temperature T0 (for example, 200 ° C.). A wafer W whose surface W1 side is mirror-polished and further cleaned with a hydrogen fluoride-based solution is installed, and ammonia-based gas is supplied into the first space 20a and the second space 20b.
Next, nitrogen is terminated by rapidly raising the temperature from a temperature T0 (° C.) to a first temperature range of 900 ° C. to 1250 ° C. (temperature T1 (° C.)) at a temperature increase rate ΔTu2 (° C./sec). . Subsequently, the ammonia-based gas atmosphere is switched to an inert gas atmosphere in the first temperature range (temperature T1 (° C.)) and supplied into the first space 20a and the second space 20b.
Next, from the first temperature range (temperature T1 (° C.)) to a second temperature range (temperature T2 (° C.)) of 1300 ° C. or more and 1400 ° C. or less, the temperature rise rate ΔTu2 (° C./second) is further increased. The temperature is raised and held constant for a predetermined time t2 (seconds) in the second temperature range (temperature T2 (° C)), and then rapidly, for example, at a temperature drop rate ΔTd2 (° C / second) until the temperature T0 (° C). Lower the temperature.

図5は、本実施形態に係わるシリコンウェーハの熱処理方法に適用されるRTPにおける熱処理シーケンスの他の一例を示す概念図である。
前記アンモニア系ガス雰囲気から不活性ガス雰囲気への切替えは、図5に示すように、前記第1の温度範囲(温度T1(℃))で一定に保持した状態で行うことが好ましい。
すなわち、温度T0(例えば、200℃)で保持された図1に示すようなRTP装置10の反応室20内に少なくとも半導体デバイスが形成される表面W1側が鏡面研磨され、更に、フッ化水素系溶液により洗浄したウェーハWを設置し、第1空間20a及び第2空間20b内にアンモニア系ガスを供給する。
FIG. 5 is a conceptual diagram showing another example of the heat treatment sequence in RTP applied to the silicon wafer heat treatment method according to this embodiment.
As shown in FIG. 5, the switching from the ammonia-based gas atmosphere to the inert gas atmosphere is preferably performed in a state of being kept constant in the first temperature range (temperature T1 (° C.)).
That is, at least the surface W1 side on which the semiconductor device is formed in the reaction chamber 20 of the RTP apparatus 10 as shown in FIG. 1 held at a temperature T0 (for example, 200 ° C.) is mirror-polished, and further, a hydrogen fluoride solution The wafer W cleaned by the above is installed, and ammonia gas is supplied into the first space 20a and the second space 20b.

次に、温度T0(℃)から900℃以上1250℃以下(温度T1(℃))の第1の温度範囲まで、昇温速度ΔTu2a(℃/秒)で急速昇温し、前記第1の温度範囲(温度T1(℃))で所定時間(t1a(秒))保持することで窒素を終端させる。その後、連続して、前記第1の温度範囲(温度T1(℃))で前記アンモニア系ガス雰囲気を不活性ガス雰囲気に切り替えて、更に、所定時間(t1b(秒))一定に保持し、その後、1300℃以上1400℃以下の第2の温度範囲(温度T2(℃))まで昇温速度ΔTu2b(℃/秒)で更に急速昇温し、前記第2の温度範囲(温度T2(℃))にて所定時間t2(秒)一定に保持した後、例えば、温度T0(℃)まで、降温速度ΔTd2(℃/秒)で急速降温を行う。   Next, the temperature is rapidly raised from a temperature T0 (° C.) to a first temperature range of 900 ° C. to 1250 ° C. (temperature T1 (° C.)) at a temperature increase rate ΔTu2a (° C./sec), and the first temperature Nitrogen is terminated by holding within a range (temperature T1 (° C.)) for a predetermined time (t1a (seconds)). Subsequently, the ammonia-based gas atmosphere is continuously switched to an inert gas atmosphere in the first temperature range (temperature T1 (° C.)), and is kept constant for a predetermined time (t1b (seconds)). The temperature is further rapidly increased to a second temperature range (temperature T2 (° C.)) of 1300 ° C. to 1400 ° C. at a temperature increase rate ΔTu2b (° C./second), and the second temperature range (temperature T2 (° C.)). Then, the temperature is kept constant for a predetermined time t2 (seconds), and then, for example, the temperature is rapidly lowered to a temperature T0 (° C) at a temperature drop rate ΔTd2 (° C / second).

本実施形態に係わるシリコンウェーハの熱処理方法を図5に示すような熱処理シーケンスで行う場合には、生産性は若干低下するものの、図4に示すような熱処理シーケンスよりも窒素を多く終端させることが可能となり、更に、ガス切り替えの際、反応室20内から前記アンモニア系ガスを完全に排出させやすくなる。従って、1250℃を超える高温下でウェーハの研磨面がアンモニア系ガスに晒される危険性が少なくなるため、前記研磨面における表面粗さの悪化を抑制することができる。   When the silicon wafer heat treatment method according to the present embodiment is performed in a heat treatment sequence as shown in FIG. 5, although productivity is slightly reduced, more nitrogen may be terminated than in the heat treatment sequence as shown in FIG. 4. Furthermore, it becomes easy to completely discharge the ammonia-based gas from the reaction chamber 20 when the gas is switched. Therefore, since the risk of the wafer polishing surface being exposed to the ammonia-based gas at a high temperature exceeding 1250 ° C. is reduced, deterioration of the surface roughness of the polishing surface can be suppressed.

前記アンモニア系ガス雰囲気にて、前記第1の温度範囲(温度T1(℃))を保持する保持時間(t1a(秒))は、1秒以上5秒以下であり、前記切り替え後、不活性ガス雰囲気中、前記第1の温度範囲(温度T1(℃))を保持する保持時間(t1b(秒))は、1秒以上5秒以下であることが好ましい。
このような保持時間とすることで、生産性の低下を抑制しつつ、効率よく窒素を終端させることができる。
The holding time (t1a (second)) for maintaining the first temperature range (temperature T1 (° C.)) in the ammonia-based gas atmosphere is 1 second or more and 5 seconds or less, and after the switching, the inert gas In the atmosphere, the holding time (t1b (second)) for holding the first temperature range (temperature T1 (° C.)) is preferably 1 second or more and 5 seconds or less.
By setting it as such holding time, nitrogen can be terminated efficiently, suppressing the fall of productivity.

前記RTPにおける昇温速度ΔTu2a、ΔTu2bは、10℃/秒以上150℃/秒以下であることが好ましい。
このような昇温速度とすることで、前記RTPにおいて、生産性の低下を抑制しつつ、かつ、急速昇温時の急激な温度変化による接触痕やスリップの発生を抑制することができる。
なお、昇温速度ΔTu2a及びΔTu2bは、10℃/秒以上150℃/秒以下であれば同じ昇温速度であってもよく、異なる昇温速度であってもよい。
The temperature increase rates ΔTu2a and ΔTu2b in the RTP are preferably 10 ° C./second or more and 150 ° C./second or less.
By setting it as such a temperature increase rate, in the said RTP, while suppressing the fall of productivity, generation | occurrence | production of the contact trace and slip by the rapid temperature change at the time of rapid temperature increase can be suppressed.
Note that the temperature increase rates ΔTu2a and ΔTu2b may be the same temperature increase rate or different temperature increase rates as long as they are 10 ° C./second or more and 150 ° C./second or less.

前記第1の実施形態と第2の実施形態は、前記研磨面に効率よく窒素を終端させるという観点から考えると、第1の実施形態で示すように、第1のRTPと第2のRTPを個別に行うことが好ましい。このような構成とすることで、第2のRTP後の表面粗さを向上させることができる。   In the first embodiment and the second embodiment, from the viewpoint of efficiently terminating nitrogen on the polishing surface, as shown in the first embodiment, the first RTP and the second RTP are combined. It is preferable to perform them individually. By setting it as such a structure, the surface roughness after 2nd RTP can be improved.

以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により限定解釈されるものではない。
(試験1)
CZ法によりv/G(v:引上速度、G:単結晶内の引上軸方向の温度勾配)を制御して空孔型点欠陥が存在する領域を有するシリコン単結晶インゴットを製造し、該領域から切り出して得られた両面が鏡面研磨されたシリコンウェーハ(直径300mm、面方位{100}、厚さ775μm、酸素濃度1.2〜1.3×1018atoms/cm)を、濃度5%のフッ酸溶液にウェーハ全体を浸漬し、一定時間(5分間)洗浄させた後、純水洗浄して乾燥させた。
次に、前記洗浄を行ったサンプルに対して、図1に示すようなRTP装置10を用いて、図2に示すような熱処理シーケンスにて温度T1(℃)を変化させた第1のRTPを行った。
具体的には、200℃で保持された反応室内に前記洗浄したウェーハを投入し、雰囲気として、アンモニアガス(NH)を供給し、昇温速度(ΔTu1)75℃/秒で、温度T1(℃)を800℃、950℃、1100℃、1250℃、1300℃と変化させて各々急速昇温し、温度T1(℃)を各々10秒間保持した後に、降温速度(ΔTd1)90℃/秒で200℃まで急速降温させた(第1のRTP)。
EXAMPLES Hereinafter, although this invention is demonstrated further more concretely based on an Example, this invention is not limitedly interpreted by the following Example.
(Test 1)
Controlling v / G (v: pulling speed, G: temperature gradient in the pulling axis direction in the single crystal) by the CZ method to produce a silicon single crystal ingot having a region in which vacant point defects exist, A silicon wafer (diameter 300 mm, surface orientation {100}, thickness 775 μm, oxygen concentration 1.2 to 1.3 × 10 18 atoms / cm 3 ) obtained by cutting out from the region and having both surfaces mirror-polished The entire wafer was immersed in a 5% hydrofluoric acid solution, washed for a certain time (5 minutes), then washed with pure water and dried.
Next, the first RTP in which the temperature T1 (° C.) is changed in the heat treatment sequence as shown in FIG. 2 is applied to the cleaned sample using the RTP apparatus 10 as shown in FIG. went.
Specifically, the cleaned wafer is put into a reaction chamber maintained at 200 ° C., ammonia gas (NH 3 ) is supplied as an atmosphere, a temperature increase rate (ΔTu1) is 75 ° C./second, and a temperature T1 ( ° C) was changed to 800 ° C, 950 ° C, 1100 ° C, 1250 ° C, 1300 ° C, and each temperature was rapidly increased, and each temperature T1 (° C) was held for 10 seconds, and then the temperature decrease rate (ΔTd1) was 90 ° C / second The temperature was rapidly lowered to 200 ° C. (first RTP).

次に、前記第1のRTPを行った各々のサンプルに対して、図1に示すようなRTP装置10を用いて、図3に示すような熱処理シーケンスにて温度T2(℃)を更に変化させた第2のRTPを行い、アニールウェーハを作製した。
具体的には、200℃で保持された反応室内に前記第1のRTPを行ったウェーハを投入し、雰囲気として、アルゴンガス(Ar)を供給し、昇温速度(ΔTu2)75℃/秒で、温度T2(℃)を1250℃、1300℃、1350℃と変化させて各々急速昇温し、温度T2(℃)を各々15秒間保持した後に、降温速度(ΔTd2)90℃/秒で500℃まで急速降温させた(第2のRTP)。なお、このアルゴンガス(Ar)には、反応室内に設置された酸素濃度計による測定において0.1ppm以下の非常に微量の酸素が含まれていることが分かっている。
Next, for each sample subjected to the first RTP, the temperature T2 (° C.) is further changed by the heat treatment sequence as shown in FIG. 3 using the RTP apparatus 10 as shown in FIG. The second RTP was performed to produce an annealed wafer.
Specifically, the wafer subjected to the first RTP is put into a reaction chamber held at 200 ° C., and an argon gas (Ar) is supplied as an atmosphere, and a temperature increase rate (ΔTu 2) is 75 ° C./second. The temperature T2 (° C.) was changed rapidly to 1250 ° C., 1300 ° C., and 1350 ° C., respectively. The temperature T2 (° C.) was maintained for 15 seconds, and then the temperature decrease rate (ΔTd2) was 90 ° C./sec. (2nd RTP). The argon gas (Ar) is known to contain a very small amount of oxygen of 0.1 ppm or less as measured by an oxygen concentration meter installed in the reaction chamber.

得られたアニールウェーハの半導体デバイス形成面における表面粗さをAFM(Atomic Force Microscope)を用いて、RMS(測定範囲:3μm×3μm)を評価した。
また、半導体デバイス形成面における凹形状のピットの発生状況をAFM画像から評価した。
更に、ウェーハ表面から深さ5μmまでの表層部における欠陥密度に関し、LSTDスキャナ(Laser Scattering Topography Defect
Scanner)にて波長680nmで評価した。
また、参考例として前記洗浄前のウェーハの半導体デバイス形成面における表面粗さを、同様に、AFMを用いて、RMS(測定範囲:3μm×3μm)を評価した。
本試験における試験条件及び評価結果を表1に示す。
RMS (measurement range: 3 μm × 3 μm) of the surface roughness of the obtained annealed wafer on the semiconductor device formation surface was evaluated using an AFM (Atomic Force Microscope).
In addition, the occurrence of concave pits on the semiconductor device formation surface was evaluated from the AFM image.
Furthermore, regarding the defect density in the surface layer part from the wafer surface to a depth of 5 μm, an LSTD scanner (Laser Scattering Topology Defect)
(Scanner) at a wavelength of 680 nm.
Further, as a reference example, the surface roughness on the semiconductor device forming surface of the wafer before cleaning was similarly evaluated by RMS (measurement range: 3 μm × 3 μm) using AFM.
Table 1 shows test conditions and evaluation results in this test.

Figure 0005583070
Figure 0005583070

表1に示すように、温度T1が800℃又は1300℃である場合(比較例1から3、比較例7から9)は、第2のRTP後の表面粗さが悪化する傾向が認められる。また、温度T1が800℃である場合(比較例1から3)は、凹形状のピットの発生が認められる。更に、温度T2が1250℃である場合(比較例1、4、5、6、7)は、欠陥密度が高くなる傾向が認められる。
従って、温度T1を900℃以上1250℃以下として、更に、温度T2を1300℃以上とすることで、表面粗さの悪化を抑制することができ、凹形状のピットも発生せず、かつ、欠陥密度が低いことが認められる。
As shown in Table 1, when the temperature T1 is 800 ° C. or 1300 ° C. (Comparative Examples 1 to 3, Comparative Examples 7 to 9), a tendency that the surface roughness after the second RTP deteriorates is recognized. Further, when the temperature T1 is 800 ° C. (Comparative Examples 1 to 3), generation of concave pits is observed. Furthermore, when temperature T2 is 1250 degreeC (comparative examples 1, 4, 5, 6, and 7), the tendency for a defect density to become high is recognized.
Therefore, by setting the temperature T1 to 900 ° C. or more and 1250 ° C. or less and further setting the temperature T2 to 1300 ° C. or more, deterioration of the surface roughness can be suppressed, concave pits are not generated, and defects It can be seen that the density is low.

(試験2)
前記洗浄を行った各々のサンプルに対して、図1に示すようなRTP装置10を用いて、図4に示すような熱処理シーケンスにて温度T1(℃)及び温度T2(℃)を試験1と同様の条件で変化させたRTPを行い、アニールウェーハを作製した。その他は、試験1と同様であるため説明を省略する。
具体的には、200℃で保持された反応室内に前記洗浄したウェーハを投入し、雰囲気として、アンモニアガス(NH)を供給し、温度T1を800℃、950℃、1100℃、1250℃、1300℃と変化させて、昇温速度(ΔTu2)75℃/秒で、各々温度T1まで急速昇温し、その後、温度T1にて、雰囲気をアンモニアガス(NH)からアルゴンガス(Ar)に切り替えて、温度T2を1250℃、1300℃、1350℃と更に変化させて、昇温速度(ΔTu2)75℃/秒で、各々温度T2まで急速昇温し、温度T2で15秒間保持した後に、降温速度(ΔTd2)90℃/秒で500℃まで急速降温させた。なお、このアルゴンガス(Ar)には、反応室内に設置された酸素濃度計による測定において0.1ppm以下の非常に微量の酸素が含まれていることが分かっている。
得られたアニールウェーハの半導体デバイス形成面における表面粗さ、凹形状のピットの発生状況及び欠陥密度をそれぞれ試験1と同様な方法にて測定した。
表2に、試験2における評価結果を示す。
(Test 2)
With respect to each of the cleaned samples, the temperature T1 (° C.) and the temperature T2 (° C.) are set to the test 1 using the RTP apparatus 10 as shown in FIG. An annealed wafer was produced by performing RTP under the same conditions. Since others are the same as those in Test 1, description thereof is omitted.
Specifically, the cleaned wafer is put into a reaction chamber maintained at 200 ° C., and ammonia gas (NH 3 ) is supplied as an atmosphere, and the temperature T1 is 800 ° C., 950 ° C., 1100 ° C., 1250 ° C., The temperature is changed to 1300 ° C., and the temperature is rapidly increased to a temperature T1 at a temperature increase rate (ΔTu2) of 75 ° C./second. Thereafter, the atmosphere is changed from ammonia gas (NH 3 ) to argon gas (Ar) at temperature T1. The temperature T2 was further changed to 1250 ° C., 1300 ° C., and 1350 ° C., and each temperature was rapidly increased to a temperature T 2 at a temperature increase rate (ΔTu 2) of 75 ° C./second, and held at the temperature T 2 for 15 seconds. The temperature was rapidly lowered to 500 ° C. at a temperature drop rate (ΔTd 2) of 90 ° C./second. The argon gas (Ar) is known to contain a very small amount of oxygen of 0.1 ppm or less as measured by an oxygen concentration meter installed in the reaction chamber.
The surface roughness on the semiconductor device formation surface of the obtained annealed wafer, the occurrence of concave pits, and the defect density were measured in the same manner as in Test 1.
Table 2 shows the evaluation results in Test 2.

Figure 0005583070
Figure 0005583070

表2に示すように、試験2では、試験1と比べると表面粗さが若干程度(RMSにして、0.01〜0.03nm程度)粗くなる傾向が認められるが、試験2においても試験1と同様な傾向が認められる。すなわち、温度T1が800℃又は1300℃である場合(比較例10から12、比較例16から18)は、第2のRTP後の表面粗さが悪化する傾向が認められる。また、温度T1が800℃である場合(比較例10から12)は、凹形状のピットの発生が認められる。更に、温度T2が1250℃である場合(比較例10、13、14、15、16)は、欠陥密度が高くなる傾向が認められる。   As shown in Table 2, in Test 2, the surface roughness tends to be slightly rough (RMS is about 0.01 to 0.03 nm) compared to Test 1, but Test 2 also has Test 1 A similar tendency is observed. That is, when temperature T1 is 800 degreeC or 1300 degreeC (Comparative Examples 10-12, Comparative Examples 16-18), the tendency for the surface roughness after 2nd RTP to get worse is recognized. Further, when the temperature T1 is 800 ° C. (Comparative Examples 10 to 12), generation of concave pits is observed. Furthermore, when the temperature T2 is 1250 ° C. (Comparative Examples 10, 13, 14, 15, 16), a tendency that the defect density tends to increase is recognized.

従って、試験2においても試験1と同様に、温度T1を900℃以上1250℃以下として、更に、温度T2を1300℃以上とすることで、表面粗さの悪化を抑制することができ、凹形状のピットも発生せず、かつ、欠陥密度が低いことが認められる。   Therefore, in Test 2, as in Test 1, the temperature T1 is set to 900 ° C. or more and 1250 ° C. or less, and further, the temperature T2 is set to 1300 ° C. or more. Pits are not generated and the defect density is low.

10 RTP装置
20 反応室
30 ウェーハ保持部
40 加熱部
10 RTP apparatus 20 Reaction chamber 30 Wafer holding part 40 Heating part

Claims (2)

少なくとも半導体デバイスが形成される表面が鏡面研磨されたシリコンウェーハの前記表面をフッ化水素系溶液により洗浄する工程と、
前記洗浄したシリコンウェーハを、アンモニア系ガス雰囲気中、900℃以上1250℃以下の第1の温度範囲に急速昇温し保持した後、急速降温する第1の急速昇降温熱処理を行う工程と、
前記第1の急速昇降温熱処理を行ったシリコンウェーハを、ガス雰囲気中、1300℃以上1400℃以下の第2の温度範囲に急速昇温し保持した後、急速降温する第2の急速昇降温熱処理を行う工程と、を備えることを特徴とするシリコンウェーハの熱処理方法。
Cleaning at least the surface of the silicon wafer on which the surface on which the semiconductor device is formed is mirror-polished with a hydrogen fluoride-based solution;
A step of performing a first rapid heating / cooling heat treatment in which the cleaned silicon wafer is rapidly heated and held in a first temperature range of 900 ° C. or higher and 1250 ° C. or lower in an ammonia-based gas atmosphere;
The second rapid heating / cooling heat that rapidly cools after the temperature of the silicon wafer subjected to the first rapid heating / cooling heat treatment is rapidly raised and maintained in a second temperature range of 1300 ° C. to 1400 ° C. in a rare gas atmosphere. And a step of performing a treatment. A method for heat treating a silicon wafer.
少なくとも半導体デバイスが形成される表面が鏡面研磨されたシリコンウェーハの前記表面をフッ化水素系溶液により洗浄する工程と、
前記洗浄したシリコンウェーハを、アンモニア系ガス雰囲気中、900℃以上1250℃以下の第1の温度範囲に急速昇温し、前記第1の温度範囲で前記アンモニア系ガス雰囲気をガス雰囲気に切り替えて、更に、1300℃以上1400℃以下の第2の温度範囲に急速昇温し保持した後、急速降温する急速昇降温熱処理を行う工程と、を備えることを特徴とするシリコンウェーハの熱処理方法。
Cleaning at least the surface of the silicon wafer on which the surface on which the semiconductor device is formed is mirror-polished with a hydrogen fluoride-based solution;
The cleaned silicon wafer is rapidly heated to a first temperature range of 900 ° C. or higher and 1250 ° C. or lower in an ammonia-based gas atmosphere, and the ammonia-based gas atmosphere is switched to a rare gas atmosphere in the first temperature range. And a step of performing a rapid temperature raising and lowering heat treatment in which the temperature is rapidly raised and held in a second temperature range of 1300 ° C. or higher and 1400 ° C. or lower and then rapidly lowered, and then a silicon wafer heat treatment method.
JP2011099157A 2011-03-22 2011-04-27 Heat treatment method for silicon wafer Active JP5583070B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011099157A JP5583070B2 (en) 2011-04-27 2011-04-27 Heat treatment method for silicon wafer
KR1020120029589A KR101311003B1 (en) 2011-03-22 2012-03-22 Thermal treatment method of silicon wafer and silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011099157A JP5583070B2 (en) 2011-04-27 2011-04-27 Heat treatment method for silicon wafer

Publications (2)

Publication Number Publication Date
JP2012231050A JP2012231050A (en) 2012-11-22
JP5583070B2 true JP5583070B2 (en) 2014-09-03

Family

ID=47432366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011099157A Active JP5583070B2 (en) 2011-03-22 2011-04-27 Heat treatment method for silicon wafer

Country Status (1)

Country Link
JP (1) JP5583070B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7014694B2 (en) * 2018-10-15 2022-02-01 グローバルウェーハズ・ジャパン株式会社 Heat treatment method for silicon wafer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3874815B2 (en) * 1994-08-31 2007-01-31 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP3478141B2 (en) * 1998-09-14 2003-12-15 信越半導体株式会社 Heat treatment method for silicon wafer and silicon wafer
JP4720058B2 (en) * 2000-11-28 2011-07-13 株式会社Sumco Silicon wafer manufacturing method
KR100531552B1 (en) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 Silicon wafer and method of fabricating the same
JP5350623B2 (en) * 2006-12-28 2013-11-27 グローバルウェーハズ・ジャパン株式会社 Heat treatment method for silicon wafer
JP5561918B2 (en) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 Silicon wafer manufacturing method
JP5455449B2 (en) * 2009-06-03 2014-03-26 グローバルウェーハズ・ジャパン株式会社 Heat treatment method for silicon wafer

Also Published As

Publication number Publication date
JP2012231050A (en) 2012-11-22

Similar Documents

Publication Publication Date Title
CN101638806B (en) Method for manufacturing silicon wafer
CN102473614B (en) Method for heat treating silicon wafer
JP5590644B2 (en) Heat treatment method for silicon wafer
JP5912368B2 (en) Silicon wafer heat treatment method and silicon wafer
JP5583070B2 (en) Heat treatment method for silicon wafer
JP5641537B2 (en) Heat treatment method for silicon wafer
JP5427636B2 (en) Heat treatment method for silicon wafer
JP5641538B2 (en) Heat treatment method for silicon wafer
KR101311003B1 (en) Thermal treatment method of silicon wafer and silicon wafer
TWI523107B (en) Method for heat-treating silicon wafer
KR101823229B1 (en) Manufacturing method of silicon wafer
JP5583053B2 (en) Heat treatment method for silicon wafer
JP5641533B2 (en) Heat treatment method for silicon wafer
JP2011233556A (en) Silicon wafer heat treatment method
JP5455449B2 (en) Heat treatment method for silicon wafer
JP5441261B2 (en) Heat treatment method for silicon wafer
JP2004221435A (en) Semiconductor wafer and manufacturing method thereof
JP2019192831A (en) Heat treatment method for silicon wafer
JP2011009631A (en) Method for heat treatment of silicon wafer

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121206

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140715

R150 Certificate of patent or registration of utility model

Ref document number: 5583070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250