JP5561072B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5561072B2 JP5561072B2 JP2010219329A JP2010219329A JP5561072B2 JP 5561072 B2 JP5561072 B2 JP 5561072B2 JP 2010219329 A JP2010219329 A JP 2010219329A JP 2010219329 A JP2010219329 A JP 2010219329A JP 5561072 B2 JP5561072 B2 JP 5561072B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- resin
- protrusion
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、樹脂封止された半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a resin-sealed semiconductor device.
近年、電子機器の小型化及び多機能化などに伴い、それに搭載される半導体装置の多端子化が進められ、また、半導体装置の消費電力及び/又は発熱密度が増大している。半導体装置は、一般的に、樹脂モールドパッケージを有する。多端子化に適したパッケージとしては、例えば、パッケージの4辺にリード端子を配設するクワッド・フラット・パッケージ(QFP)や、パッケージの下面にボール端子アレイを配設するボール・グリッド・アレイ(BGA)型パッケージが知られている。また、パッケージ内の半導体チップを効率的に冷却するため、パッケージ内に放熱板を配設し、その一面をパッケージから露出させるタイプのパッケージも知られている。さらに、TE(Thermally Enhanced)QFPなど、半導体チップを搭載するリードフレームのステージ部をパッケージから露出させて低熱抵抗化を図ったパッケージが開発されている。 In recent years, with the miniaturization and multifunctionalization of electronic devices, the number of semiconductor devices mounted thereon has been increased, and the power consumption and / or heat generation density of semiconductor devices has increased. A semiconductor device generally has a resin mold package. As a package suitable for multi-terminal, for example, a quad flat package (QFP) in which lead terminals are arranged on four sides of the package, or a ball grid array (in which a ball terminal array is arranged on the lower surface of the package) BGA) type packages are known. In addition, in order to efficiently cool the semiconductor chip in the package, there is also known a type of package in which a heat sink is provided in the package and one surface thereof is exposed from the package. Further, packages such as TE (Thermally Enhanced) QFP have been developed in which a stage portion of a lead frame on which a semiconductor chip is mounted is exposed from the package to achieve low thermal resistance.
図1に、TEQFP型パッケージ10の概略構造を示す。図1(a)はパッケージを表面側から見た斜視図、図1(b)はパッケージを裏面側から見た斜視図、図1(c)はパッケージ内部を透視的に示す斜視図、図1(d)は立断面図である。 FIG. 1 shows a schematic structure of the TEQFP type package 10. 1A is a perspective view of the package as viewed from the front surface side, FIG. 1B is a perspective view of the package as viewed from the back surface side, and FIG. 1C is a perspective view illustrating the inside of the package in a perspective view. (D) is a sectional elevation view.
TEQFP型パッケージ10は、半導体チップ20を搭載したリードフレームを樹脂モールドすることにより製造される。ダイパッド又はダイステージなどとも称されるリードフレームのステージ部31の上に半導体チップ20が搭載され、半導体チップ20上の電極パッドがリードフレームのリード部32に例えば金(Au)ワイヤなどの導電体21によって接続される。その後、半導体チップ20及び導電体21を封止するようにモールド樹脂40が形成される。TEQFP型パッケージ10においては、ダイステージ31の裏面がモールド樹脂40から露出されており、例えばパッケージ10を実装するマザーボード等にダイステージ31を接合することにより、半導体チップ20からの放熱を強化することができる。 The TEQFP type package 10 is manufactured by resin-molding a lead frame on which the semiconductor chip 20 is mounted. A semiconductor chip 20 is mounted on a stage portion 31 of a lead frame, also called a die pad or a die stage, and an electrode pad on the semiconductor chip 20 is a conductor such as a gold (Au) wire on a lead portion 32 of the lead frame. 21 is connected. Thereafter, a mold resin 40 is formed so as to seal the semiconductor chip 20 and the conductor 21. In the TEQFP type package 10, the back surface of the die stage 31 is exposed from the mold resin 40. For example, the heat radiation from the semiconductor chip 20 is enhanced by bonding the die stage 31 to a motherboard or the like on which the package 10 is mounted. Can do.
TEQFP型又はBGA型などの樹脂モールドパッケージを有する半導体装置の製造においては、一般的に、複数個取りのリードフレーム又は基板を用いて複数個の半導体装置を同時に製造する。すなわち、半導体装置は、複数個の半導体装置について同時に樹脂モールド及び端子めっきなどを行った後に個片化される。そして、樹脂モールドされた複数のパッケージを有する概してシート状の組立体は、一時保管及び/又は後続工程への搬送のため、一般的にスタックマガジン内で積み重ねて収容される。 In manufacturing a semiconductor device having a resin mold package such as a TEQFP type or a BGA type, a plurality of semiconductor devices are generally manufactured simultaneously using a plurality of lead frames or substrates. That is, the semiconductor device is divided into pieces after simultaneously performing resin molding and terminal plating on a plurality of semiconductor devices. The generally sheet-like assemblies having a plurality of resin-molded packages are generally stacked and accommodated in a stack magazine for temporary storage and / or transport to subsequent processes.
このとき、図2に示すような問題が発生し得る。図2は、一例として、TEQFP型パッケージの製造過程において、樹脂モールドと、リード及びステージの露出部のめっき処理とを終えた4つの組立体が、スタックマガジン60に収納された様子を示している。スタックされたパッケージ間でダイステージ31の露出面とモールド樹脂40の頂面とが接触しており、例えば搬送時の振動などによって、これらが擦れ合ってダイステージのめっきが樹脂表面に付着する転写問題が生じ得る。このようなめっき転写は半導体装置の外観不良となり、半導体装置の歩留まりの低下及び製造コストの上昇をもたらす。また、ダイステージ31のめっき剥がれの発生は、マザーボード上での実装信頼性を低下させ得る。このように、スタックされたパッケージ間でモールド樹脂と露出ステージ又は端子とが接触し合うことは、スタックマガジン収納時及び/又は搬送時の振動などにより、半導体装置の外観不良及び/又は実装信頼性を低下させる原因となり得る。 At this time, a problem as shown in FIG. 2 may occur. FIG. 2 shows, as an example, a state in which four assemblies that have finished resin molding and plating of exposed portions of the leads and the stage are stored in the stack magazine 60 in the manufacturing process of the TEQFP type package. . The transfer surface in which the exposed surface of the die stage 31 and the top surface of the mold resin 40 are in contact with each other between the stacked packages, and the die stage plating adheres to the resin surface due to, for example, vibration during transportation. Problems can arise. Such plating transfer results in poor appearance of the semiconductor device, resulting in a decrease in yield of the semiconductor device and an increase in manufacturing cost. Further, the occurrence of peeling of the plating on the die stage 31 can reduce the mounting reliability on the mother board. As described above, the contact between the mold resin and the exposed stage or the terminal between the stacked packages is due to the appearance defect of the semiconductor device and / or the mounting reliability due to vibration at the time of storing and / or transporting the stack magazine. Can be a cause of lowering.
BGA型、又は例えばクワッド・フラット・ノンリーディド(QFN)パッケージなどのノンリード型パッケージに関し、樹脂モールド後の組立体のスタック時にパッケージ同士が接触することを防止する技術が提案されている。既知の技術においては、樹脂モールド時に、パッケージの1つ以上の隅部にパッケージ厚より高い樹脂突起が設けられる。それら樹脂突起は、モールド金型のパッケージ用キャビティの1つ以上の隅部に、エアベントに連通した樹脂溜まり又はキャビティを設け、その部分に樹脂を流し込むことによって形成される。これらの樹脂突起はまた、製品出荷に先立って樹脂パッケージ本体から切断される。 Regarding a BGA type or a non-lead type package such as a quad flat non-read (QFN) package, a technique for preventing the packages from contacting each other when the assembly after resin molding is stacked has been proposed. In the known technique, a resin protrusion higher than the package thickness is provided at one or more corners of the package during resin molding. These resin protrusions are formed by providing a resin reservoir or cavity communicating with the air vent at one or more corners of the package cavity of the mold, and pouring the resin into that portion. These resin protrusions are also cut from the resin package body prior to product shipment.
既知の技術においては、スタックされるパッケージ間の接触を樹脂突起によって防止することができる。しかしながら、パッケージごとに1つ以上の突起が設けられることにより、樹脂の使用量が増大される。また、パッケージ用キャビティを介して樹脂溜まりなどに突起形成樹脂を圧送する必要があるため、突起を設けない場合に対して樹脂モールド時の加圧力及び/又は加圧速度などを変更する必要が生じ得る。さらに、樹脂パッケージに一体形成された突起を切断する際に、パッケージの外形バラつき、ひいては、新たな外観不良を生じさせる虞がある。 In known techniques, contact between stacked packages can be prevented by resin protrusions. However, the amount of resin used is increased by providing one or more protrusions for each package. In addition, since it is necessary to pump the protrusion-forming resin through the package cavity to the resin reservoir, it is necessary to change the pressure and / or pressurization speed at the time of resin molding compared to the case where no protrusion is provided. obtain. Furthermore, when cutting the protrusions integrally formed on the resin package, there is a risk that the outer shape of the package may vary, and a new appearance defect may occur.
故に、半導体装置の製造プロセスにおいて、樹脂モールドされた組立体のスタック時にパッケージ同士の接触を防止することが可能な技術が依然として望まれる。 Therefore, in the manufacturing process of a semiconductor device, there is still a demand for a technique that can prevent contact between packages when a resin-molded assembly is stacked.
一観点によれば、半導体素子を封止する樹脂パッケージを形成する工程を有する半導体装置の製造方法が提供される。樹脂パッケージとともに、該樹脂パッケージに接続されたランナー部と、該ランナー部に接続された突起部とが形成される。突起部は、樹脂パッケージの厚さ方向に延在し、樹脂パッケージの厚さより大きい高さを有する。 According to one aspect, a method for manufacturing a semiconductor device including a step of forming a resin package for sealing a semiconductor element is provided. A runner portion connected to the resin package and a protrusion connected to the runner portion are formed together with the resin package. The protrusion extends in the thickness direction of the resin package and has a height greater than the thickness of the resin package.
パッケージから離隔して形成された突起部がスタックされた組立体を支持することにより、パッケージ同士の接触が防止され、半導体装置の外観不良及び/又は実装信頼性の低下が回避される。 By supporting the assembly in which the protrusions formed apart from the package are stacked, contact between the packages is prevented, and appearance defects and / or deterioration of mounting reliability of the semiconductor device are avoided.
以下、図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描いていない。また、図面全体を通して、同一あるいは対応する構成要素には同一あるいは類似の参照符号を付する。 Hereinafter, embodiments will be described in detail with reference to the drawings. In the drawings, various components are not necessarily drawn to the same scale. Throughout the drawings, the same or corresponding components are denoted by the same or similar reference numerals.
先ず、図3及び4を参照して、図1に示したようなTEQFP型パッケージ10を例に採り、実施形態に係る半導体装置の製造方法の基礎とし得る典型的な製造方法の一例を説明する。 First, with reference to FIGS. 3 and 4, an example of a typical manufacturing method that can be used as the basis of the method for manufacturing a semiconductor device according to the embodiment will be described using the TEQFP type package 10 as shown in FIG. 1 as an example. .
TEQFP型パッケージの製造は、典型的に、半導体ウェハから個片化されたチップ又はダイなどと呼ぶ複数の半導体素子20と、複数の半導体素子20を搭載可能な複数個取りのリードフレーム30とを用いて開始される。リードフレーム30は、その一部として、半導体素子20が搭載されるステージ部(ダイステージ)31と、ステージ部31を取り囲むように配列された複数のリード部(リード)32とを有する。先ず、各ダイステージ31に接着剤21を介して半導体素子20を搭載するダイボンディングを行う(図3(a))。接着剤21は、ダイステージ31を介した半導体素子20からパッケージ外部への放熱経路の一部を構成するため、好ましくは、例えば銀ペースト又ははんだなどの良熱伝導性接着剤とし得る。 The manufacture of a TEQFP type package typically includes a plurality of semiconductor elements 20 called chips or dies separated from a semiconductor wafer, and a plurality of lead frames 30 on which the plurality of semiconductor elements 20 can be mounted. Start with. The lead frame 30 includes, as a part thereof, a stage portion (die stage) 31 on which the semiconductor element 20 is mounted and a plurality of lead portions (leads) 32 arranged so as to surround the stage portion 31. First, die bonding for mounting the semiconductor element 20 on each die stage 31 through the adhesive 21 is performed (FIG. 3A). Since the adhesive 21 constitutes a part of a heat dissipation path from the semiconductor element 20 to the outside of the package via the die stage 31, it can be preferably a heat conductive adhesive such as silver paste or solder.
次に、半導体素子20上の各電極パッドとそれに対応するリード32とを導電体22によって電気的に接続する(図3(b))。この工程は典型的に、Auワイヤなどの金属ワイヤ22をワイヤボンディングすることによって行われる。 Next, each electrode pad on the semiconductor element 20 and the corresponding lead 32 are electrically connected by the conductor 22 (FIG. 3B). This step is typically performed by wire bonding a metal wire 22 such as an Au wire.
そして、半導体素子20及び導電体22を封止する樹脂パッケージ40をモールド形成する(図3(c))。TEQFP型パッケージにおいては、ダイステージ31の下面は樹脂パッケージ40から露出される。この封止工程は、樹脂パッケージ40を画成するキャビティを有する上金型及び下金型でリードフレーム30を挟持し、例えばエポキシ樹脂などのモールド樹脂を加熱・加圧してキャビティ内に注入することによって行われる。リード32を挟んで両面にパッケージを形成する両面モールド型パッケージとすることにより、モールド樹脂の成形収縮による反りの発生を抑制することができる。図5に関連付けて更に詳細に後述するように、この封止工程は、キャビティ内に樹脂を供給する樹脂流路(ランナー)に対応して、樹脂パッケージ40に接続されたランナー部を形成する。しかしながら、ランナー部は、一般的にゲート部と呼ばれる先細り形状の接続部を切断すること(ゲートブレイク)により除去される。 Then, a resin package 40 for sealing the semiconductor element 20 and the conductor 22 is formed by molding (FIG. 3C). In the TEQFP type package, the lower surface of the die stage 31 is exposed from the resin package 40. In this sealing step, the lead frame 30 is sandwiched between an upper mold and a lower mold having cavities that define the resin package 40, and a mold resin such as an epoxy resin is heated and pressurized to be injected into the cavities. Is done by. By using a double-sided mold type package in which the package is formed on both sides with the lead 32 interposed therebetween, it is possible to suppress the occurrence of warping due to molding shrinkage of the mold resin. As will be described later in detail with reference to FIG. 5, this sealing step forms a runner portion connected to the resin package 40 corresponding to the resin flow path (runner) for supplying the resin into the cavity. However, the runner portion is removed by cutting a tapered connection portion generally called a gate portion (gate break).
次に、樹脂パッケージ40への半導体装置の型番などの捺印、及び樹脂パッケージ40から露出したリードフレーム部分のめっき処理を行う(図4(a))。それにより、ダイステージ31の下面及びリード32のアウタリード部にめっき膜35が形成され、マザーボードなどとの電気接続の低抵抗性及び/又は信頼性などが確保され得る。 Next, the semiconductor package is marked on the resin package 40, such as the model number, and the lead frame exposed from the resin package 40 is plated (FIG. 4A). Thereby, the plating film 35 is formed on the lower surface of the die stage 31 and the outer lead portion of the lead 32, and low resistance and / or reliability of electrical connection with a mother board or the like can be ensured.
最後に、複数個取りのリードフレーム30からの個片化及びアウタリードの成形により個々の半導体装置10が完成される(図4(b))。 Finally, individual semiconductor devices 10 are completed by dividing the lead frame 30 into a plurality of pieces and molding the outer leads (FIG. 4B).
続いて、図5及び6を参照して、一実施形態に係る半導体装置の製造方法に特有の封止工程を更に詳細に説明する。図5(a)は、樹脂モールド後のリードフレーム30の全体構成を模式的に示す上面図であり、図5(b)は、図5(a)のB−B’断面を示している。ただし、図5(b)においては、理解を容易にするため、図5(a)のB−B’断面にない構成要素(外形を破線で示す)をも示している。また、図6(a)は、図5(a)の領域Cを拡大して示す上面図であり、図6(b)は、図6(a)のD−D’断面を示している。 Next, with reference to FIGS. 5 and 6, a sealing process unique to the method for manufacturing a semiconductor device according to an embodiment will be described in more detail. FIG. 5A is a top view schematically showing the entire configuration of the lead frame 30 after resin molding, and FIG. 5B shows a B-B ′ cross section of FIG. However, in FIG. 5B, in order to facilitate understanding, components that are not on the B-B ′ cross section of FIG. FIG. 6A is an enlarged top view showing a region C in FIG. 5A, and FIG. 6B shows a D-D ′ cross section in FIG.
図5(a)及び(b)に示すように、封止工程は、図示の例では2枚である1枚以上のリードフレーム30に対して同時に実行することが可能である。各リードフレーム30上に、例えば、複数の行及び列を構成するマトリクス状に配列された複数の樹脂パッケージ40が形成される。樹脂パッケージ40を形成する樹脂は、樹脂材料を収容したポットが配設されるカルから、リードフレームに沿うように形成されたモールド金型のランナーを介して供給される。故に、封止工程は、樹脂パッケージ40とともに、該パッケージと同じ樹脂を有するカル部41及びランナー部42を形成する。好ましくは、樹脂の使用量を削減するため、複数の樹脂パッケージ40に対して1つのランナー部42が形成されるように金型が設計される。図5及び6に示した封止工程は更に、ランナー部42に接続された突起部50を形成する。突起部50は、モールド金型に、ランナーに連通した突起部形成用キャビティを設けることによって、樹脂パッケージ40及びランナー部42と同時に形成され得る。 As shown in FIGS. 5A and 5B, the sealing step can be performed simultaneously on one or more lead frames 30, which are two in the illustrated example. On each lead frame 30, for example, a plurality of resin packages 40 arranged in a matrix that forms a plurality of rows and columns are formed. The resin forming the resin package 40 is supplied from a cull in which a pot containing a resin material is disposed through a mold mold runner formed along the lead frame. Therefore, a sealing process forms the cull part 41 and the runner part 42 which have the resin same as this package with the resin package 40. FIG. Preferably, in order to reduce the amount of resin used, the mold is designed so that one runner portion 42 is formed for a plurality of resin packages 40. The sealing process shown in FIGS. 5 and 6 further forms a protrusion 50 connected to the runner portion 42. The protrusion 50 can be formed at the same time as the resin package 40 and the runner part 42 by providing the mold die with a protrusion forming cavity communicated with the runner.
なお、モールド金型の樹脂パッケージ用キャビティには、例えば、ランナーと接続される1つの隅部以外の3つの隅部に、樹脂パッケージ40内にボイドが発生することを防止するためのエアベントが形成される。本実施形態に従って形成される突起部形成用キャビティは、このようなパッケージ用キャビティに連通するエアベント近傍に形成されるものではない。故に、突起部50の形成は、パッケージ用キャビティの設計や、該キャビティに圧入する樹脂量を変化させることなく、従来の金型に簡易な変更を加えるのみで実現することができる。また、モールド時の加圧力及び/又は加圧速度などの条件を有意に変更する必要もない。 In the resin package cavity of the mold, for example, air vents for preventing the generation of voids in the resin package 40 are formed at three corners other than the one corner connected to the runner. Is done. The protrusion forming cavity formed according to the present embodiment is not formed in the vicinity of the air vent communicating with such a package cavity. Therefore, the formation of the protrusion 50 can be realized by simply changing the conventional mold without changing the design of the package cavity and the amount of resin press-fitted into the cavity. Further, it is not necessary to significantly change conditions such as a pressing force and / or a pressing speed during molding.
また、突起部50は、樹脂パッケージ40から離隔して形成されるため、複数個取りのリードフレーム30からのパッケージの個片化(例えば、図4(b)参照)時に、半導体装置に不要なリードフレーム部分とともに除去される。故に、突起部50は、パッケージの個片化に影響を及ぼさず、例えば樹脂バリなどのパッケージの外観不良を引き起こさない。 Further, since the protrusion 50 is formed apart from the resin package 40, it is unnecessary for the semiconductor device when the package is separated from the plurality of lead frames 30 (see, for example, FIG. 4B). It is removed together with the lead frame part. Therefore, the protrusion 50 does not affect the individualization of the package, and does not cause a defective appearance of the package such as a resin burr.
図6に拡大して示すように、突起部50は、ランナー部42と樹脂パッケージ40との接続部のゲート(図示せず)と同様の先細り形状を有するゲート部43を介して、ランナー部42に接続され得る。ゲート部43を設け、樹脂パッケージ40のゲートブレイク時にゲート部43を併せて切断することにより、ランナー部42及びそれに連通したカル部41を除去し、図7に示すように樹脂パッケージ40及び突起部50を残存させることが容易になる。このゲートブレイクにより、樹脂突起50を有するリードフレーム組立体15が得られる。 As shown in an enlarged view in FIG. 6, the protruding portion 50 is connected to the runner portion 42 via a gate portion 43 having a tapered shape similar to a gate (not shown) of the connecting portion between the runner portion 42 and the resin package 40. Can be connected to. The gate portion 43 is provided and the gate portion 43 is cut at the time of the gate break of the resin package 40, thereby removing the runner portion 42 and the cull portion 41 communicating with the runner portion 42. As shown in FIG. It becomes easy to leave 50. By this gate break, the lead frame assembly 15 having the resin protrusion 50 is obtained.
突起部50は、図8に示すように、一時保管又は後続工程への搬送のために、リードフレーム組立体15を積み重ねてスタックマガジン60などに収容するとき、突起部50同士が積み重なることで、パッケージが接触することを防止するよう作用する。そのため、突起部50の高さはパッケージの厚さより大きくされる。故に、例えば、ダイステージ及びアウタリードのめっき処理(例えば図4(a)参照)後の組立体15をスタックして搬送する際、上段の露出ダイステージ31が下段の樹脂パッケージ40の頂面に擦れて、めっきが転写される問題が回避される。 As shown in FIG. 8, when the lead frame assembly 15 is stacked and accommodated in the stack magazine 60 or the like for temporary storage or transport to a subsequent process, the protrusion 50 is stacked between the protrusions 50. It acts to prevent the package from touching. Therefore, the height of the protrusion 50 is made larger than the thickness of the package. Therefore, for example, when the assembly 15 after the die stage and outer lead plating process (for example, see FIG. 4A) is stacked and conveyed, the upper exposed die stage 31 rubs against the top surface of the lower resin package 40. Thus, the problem that the plating is transferred is avoided.
リードフレーム30上の突起部50のレイアウトは、概してシート状の組立体15をバランスさせた姿勢で支持し、スタック時にパッケージ同士が接触することを防止し得るものであれば特に限定されない。例えば、図5及び7に示した例のように、4列に配置された樹脂パッケージ40に対して2列に突起部50を形成するなど、パッケージ数より少ない突起部50を形成することも可能である。それにより、例えばパッケージごとに1つ以上の突起を設ける既知の技術と比較して、樹脂の使用量を削減することができる。 The layout of the protrusions 50 on the lead frame 30 is not particularly limited as long as it supports the sheet-like assembly 15 in a balanced posture and can prevent the packages from contacting each other during stacking. For example, as in the example shown in FIGS. 5 and 7, it is possible to form the protrusions 50 that are smaller than the number of packages, such as forming the protrusions 50 in two rows with respect to the resin packages 40 arranged in four rows. It is. Thereby, for example, the amount of resin used can be reduced as compared with a known technique in which one or more protrusions are provided for each package.
突起部50は好ましくは、リードフレーム30の両面側から突出するように形成される。リードフレーム30の両面に突起部50の一部を設けることにより、突起部50によるリードフレーム30の反りを抑制あるいは防止することができる。また、好ましくは、下面側から突出する部分がパッケージの下面より下方まで延在するように形成される。それにより、スタックの最下段の組立体15においても、例えばめっきされたダイステージ31の下面がスタックマガジン60などに接触することを防止することができる。 The protrusions 50 are preferably formed so as to protrude from both sides of the lead frame 30. By providing a part of the protrusion 50 on both surfaces of the lead frame 30, warping of the lead frame 30 by the protrusion 50 can be suppressed or prevented. Preferably, the portion protruding from the lower surface side is formed to extend below the lower surface of the package. Thereby, also in the assembly 15 at the lowest stage of the stack, for example, the lower surface of the plated die stage 31 can be prevented from coming into contact with the stack magazine 60 or the like.
さらに、突起部50は、リードフレーム30の開口部を貫通してリードフレーム30の両面側から突出するように形成されることが好ましい。開口部を貫通させることにより、単にリードフレーム表面に接触させて形成する場合と比較して、突起部50の強度を高めることができる。故に、樹脂モールドされたリードフレーム組立体15を、より少数の突起部50で支持することができ、樹脂の使用量を更に削減することが可能となり得る。 Further, the protrusion 50 is preferably formed so as to protrude from both sides of the lead frame 30 through the opening of the lead frame 30. By penetrating the opening, it is possible to increase the strength of the protrusion 50 as compared with the case where the opening is simply brought into contact with the surface of the lead frame. Therefore, the resin-molded lead frame assembly 15 can be supported by a smaller number of protrusions 50, and the amount of resin used can be further reduced.
なお、図5及び6においては、リードフレーム30の上面に沿うように樹脂ランナー部42が形成されているが、図9に示すように、ランナー部42はリードフレーム30の下面側に沿って形成されてもよい。また、ランナー部42をリードフレーム30の両面側に形成することも可能である。 5 and 6, the resin runner portion 42 is formed along the upper surface of the lead frame 30, but the runner portion 42 is formed along the lower surface side of the lead frame 30 as shown in FIG. 9. May be. In addition, the runner portions 42 can be formed on both sides of the lead frame 30.
続いて、突起部50の形状及び寸法について更に詳細に説明する。突起部50は、樹脂の使用量を過度に増大させない形状及び寸法を有することが好ましく、例えば、概して円柱状又は四角柱状などのピン形状を有し得る。ただし、突起部50の機械的強度を確保すること、及び、スタックマガジンなどを用いた搬送時に、上段の組立体15の突起部50が下段の組立体15の突起部50上から脱落することを防止することが必要である。このような観点から、突起部50は、上述のようにリードフレーム30の開口部を貫通して設けられることが好ましく、さらに、リードフレーム30の少なくとも一方の面(図示の例では上面)で該開口の径より幅広に形成されることが好ましい。 Next, the shape and dimensions of the protrusion 50 will be described in more detail. The protrusion 50 preferably has a shape and dimensions that do not excessively increase the amount of resin used. For example, the protrusion 50 may have a pin shape such as a generally cylindrical shape or a quadrangular prism shape. However, ensuring the mechanical strength of the protrusion 50 and that the protrusion 50 of the upper assembly 15 falls off the protrusion 50 of the lower assembly 15 during transport using a stack magazine or the like. It is necessary to prevent. From this point of view, the protrusion 50 is preferably provided so as to penetrate the opening of the lead frame 30 as described above, and is further provided on at least one surface (the upper surface in the illustrated example) of the lead frame 30. It is preferably formed wider than the diameter of the opening.
好適な一例として、図10に示すように、リードフレーム30の開口径、及びそれを貫通してリードフレーム30の一方側に突出する突起部の部分51の径を2mm程度、リードフレーム30の他方側に突出する突起部の幅広部分52の径を2.5mm程度とし得る。突起部50の高さは、製造される半導体装置のパッケージ厚に応じて決定されるが、例えば、突起部50の上端の高さ位置をパッケージの頂面の高さ位置と同一とし、突起部50の下端の高さ位置をパッケージの底面の高さ位置より0.5mm程度低い位置とし得る。また、突起部50とゲート部43との接続高さは、例えば0.15mm程度とし得る。 As a preferred example, as shown in FIG. 10, the opening diameter of the lead frame 30 and the diameter of the protruding portion 51 that penetrates the lead frame 30 and protrudes to one side of the lead frame 30 are about 2 mm. The diameter of the wide portion 52 of the protruding portion protruding to the side can be about 2.5 mm. The height of the protruding portion 50 is determined according to the package thickness of the semiconductor device to be manufactured. For example, the height position of the upper end of the protruding portion 50 is the same as the height position of the top surface of the package. The height position of the lower end of 50 can be set to a position lower by about 0.5 mm than the height position of the bottom surface of the package. The connection height between the protrusion 50 and the gate 43 can be, for example, about 0.15 mm.
また、突起部50は、スタック時に上段と下段との間で脱落を防止する構造を有していてもよい。例えば、図11に示すように、突起部50’はその上端及び下端の一方に凸部53、他方に凹部54を有し得る。スタック時に凸部53が凹部54に挿入され、上段と下段との間での横滑りが防止される。このような脱落防止構造は、リードフレームのサイズに適合しないスタックマガジンの使用、及び/又はスタックマガジンなどを使用せずにリードフレーム組立体を積み重ねることを可能にする。 Further, the protrusion 50 may have a structure that prevents the protrusion 50 from dropping between the upper stage and the lower stage when stacked. For example, as shown in FIG. 11, the protrusion 50 ′ may have a convex portion 53 at one of its upper end and lower end, and a concave portion 54 at the other. The convex portion 53 is inserted into the concave portion 54 at the time of stacking, and a side slip between the upper stage and the lower stage is prevented. Such a drop-off prevention structure allows the use of a stack magazine that does not match the size of the lead frame and / or the stack of lead frame assemblies without using a stack magazine or the like.
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。例えば、以上の説明では、TEQFP型パッケージの製造方法に関連付けて特定の実施形態を詳述したが、BGA型及びノンリード型などのその他のパッケージの製造においても同様に突起部を形成することができる。例えば、BGA型パッケージの製造においては、インターポーザなどの基板に上述の突起部を設けることにより、製造過程でのスタック時におけるはんだボールなどの端子と樹脂パッケージとの接触、ひいては、パッケージの外観不良や端子の損傷などを防止し得る。 Although the embodiment has been described in detail above, the present invention is not limited to the specific embodiment, and various modifications and changes can be made within the scope of the gist described in the claims. For example, in the above description, the specific embodiment has been described in detail in relation to the manufacturing method of the TEQFP type package. However, in the manufacture of other packages such as the BGA type and the non-lead type, the protrusions can be formed similarly. . For example, in the manufacture of a BGA type package, by providing the above-mentioned protrusions on a substrate such as an interposer, the contact between a terminal such as a solder ball and a resin package at the time of stacking in the manufacturing process, and consequently, the appearance of the package Damage to the terminals can be prevented.
以上の説明に関し、更に以下の付記を開示する。
(付記1)
半導体素子を封止する樹脂パッケージを形成する封止工程を有し、
前記封止工程は更に、前記樹脂パッケージに接続されたランナー部と、該ランナー部に接続され且つ前記樹脂パッケージの厚さ方向に延在する突起部とを形成し、
前記突起部は、前記樹脂パッケージの厚さより大きい高さを有する、
ことを特徴とする半導体装置の製造方法。
(付記2)
前記ランナー部は複数個の樹脂パッケージに接続されていることを特徴とする付記1に記載の半導体装置の製造方法。
(付記3)
前記ランナー部に接続された前記突起部の個数は、前記樹脂パッケージの個数より少ない、ことを特徴とする付記2に記載の半導体装置の製造方法。
(付記4)
前記封止工程は更に、前記ランナー部と前記樹脂パッケージとの接続部、及び前記ランナー部と前記突起部との接続部にゲート部を形成する、ことを特徴とする付記1乃至3の何れか一に記載の半導体装置の製造方法。
(付記5)
前記封止工程の後に、前記樹脂パッケージ及び前記突起部を残存させるように前記ランナー部を除去する工程、を更に有することを特徴とする付記1乃至4の何れか一に記載の半導体装置の製造方法。
(付記6)
前記半導体素子はリードフレームのステージ部の上面に搭載され、前記ランナー部は前記リードフレームの上面及び下面の少なくとも一方に沿って形成され、前記突起部は、前記リードフレームの上面及び下面の双方から突出している、ことを特徴とする付記1乃至5の何れか一に記載の半導体装置の製造方法。
(付記7)
前記突起部は、前記樹脂パッケージの下面より下方まで突出している、ことを特徴とする付記6に記載の半導体装置の製造方法。
(付記8)
前記突起部は前記リードフレームの開口部を貫通するように形成される、ことを特徴とする付記6又は7に記載の半導体装置の製造方法。
(付記9)
前記突起部の上端は凸部及び凹部の一方を有し、前記突起部の下端は凸部及び凹部の他方を有し、前記突起部を備えた前記リードフレームの積み重ね時に、前記凸部が前記凹部に挿入される、ことを特徴とする付記6乃至8の何れか一に記載の半導体装置の製造方法。
(付記10)
前記半導体装置に不要な前記リードフレームの部分を、該部分に備えられた前記突起部とともに切断する工程、を更に有することを特徴とする付記6乃至9の何れか一に記載の半導体装置の製造方法。
Regarding the above description, the following additional notes are disclosed.
(Appendix 1)
A sealing step of forming a resin package for sealing the semiconductor element;
The sealing step further forms a runner portion connected to the resin package, and a protrusion connected to the runner portion and extending in the thickness direction of the resin package,
The protrusion has a height greater than the thickness of the resin package.
A method for manufacturing a semiconductor device.
(Appendix 2)
2. The method of manufacturing a semiconductor device according to appendix 1, wherein the runner portion is connected to a plurality of resin packages.
(Appendix 3)
The method of manufacturing a semiconductor device according to appendix 2, wherein the number of the protrusions connected to the runner portion is smaller than the number of the resin packages.
(Appendix 4)
Any one of appendices 1 to 3, wherein the sealing step further includes forming a gate portion at a connection portion between the runner portion and the resin package, and a connection portion between the runner portion and the projection portion. A method for manufacturing a semiconductor device according to claim 1.
(Appendix 5)
The manufacturing of the semiconductor device according to any one of appendices 1 to 4, further comprising a step of removing the runner portion so as to leave the resin package and the protruding portion after the sealing step. Method.
(Appendix 6)
The semiconductor element is mounted on the upper surface of the stage portion of the lead frame, the runner portion is formed along at least one of the upper surface and the lower surface of the lead frame, and the protrusion is formed from both the upper surface and the lower surface of the lead frame. The method for manufacturing a semiconductor device according to any one of appendices 1 to 5, wherein the semiconductor device is protruding.
(Appendix 7)
The method of manufacturing a semiconductor device according to appendix 6, wherein the protruding portion protrudes downward from a lower surface of the resin package.
(Appendix 8)
8. The method of manufacturing a semiconductor device according to appendix 6 or 7, wherein the protrusion is formed so as to penetrate the opening of the lead frame.
(Appendix 9)
The upper end of the protruding portion has one of a convex portion and a concave portion, the lower end of the protruding portion has the other of the convex portion and the concave portion, and when the lead frame having the protruding portion is stacked, the convex portion is 9. The method for manufacturing a semiconductor device according to any one of appendices 6 to 8, wherein the semiconductor device is inserted into a recess.
(Appendix 10)
The manufacturing method of a semiconductor device according to any one of appendices 6 to 9, further comprising a step of cutting a portion of the lead frame unnecessary for the semiconductor device together with the protrusion provided in the portion. Method.
10 半導体装置
15 組立体
20 半導体素子
21 接着剤
22 金属ワイヤ
30 リードフレーム
31 ダイステージ
32 リード
35 めっき膜
40 樹脂パッケージ
41 カル部
42 ライナー部
43 ゲート部
50、50’ 突起部
53 突起の凸部
54 突起の凹部
60 スタックマガジン
DESCRIPTION OF SYMBOLS 10 Semiconductor device 15 Assembly 20 Semiconductor element 21 Adhesive 22 Metal wire 30 Lead frame 31 Die stage 32 Lead 35 Plating film 40 Resin package 41 Cull part 42 Liner part 43 Gate part 50, 50 'Protrusion part 53 Protrusion part 54 Recess of protrusion 60 Stack magazine
Claims (5)
前記封止工程は更に、前記樹脂パッケージに接続されたランナー部と、前記ランナー部に接続され且つ前記樹脂パッケージの厚さ方向に延在する突起部とを形成し、
前記突起部は、前記樹脂パッケージの厚さより大きい高さを有し、
前記突起部は更に、リードフレームの上面及び下面の双方から突出し、前記突起部の上端は凸部及び凹部の一方を有し、前記突起部の下端は凸部及び凹部の他方を有し、前記突起部を備えた前記リードフレームの積み重ね時に、前記凸部が前記凹部に挿入される、
ことを特徴とする半導体装置の製造方法。 A sealing step of forming a resin package for sealing the semiconductor element;
The sealing step further forms a runner section connected to the resin package, and a protruding portion extending in the thickness direction of the connected and the resin package to the runner,
The protrusions have a height greater than the thickness of the resin package,
The protrusion further protrudes from both the upper surface and the lower surface of the lead frame, the upper end of the protrusion has one of a protrusion and a recess, the lower end of the protrusion has the other of the protrusion and the recess, When stacking the lead frame with a protruding portion, the convex portion is inserted into the concave portion,
A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010219329A JP5561072B2 (en) | 2010-09-29 | 2010-09-29 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010219329A JP5561072B2 (en) | 2010-09-29 | 2010-09-29 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012074599A JP2012074599A (en) | 2012-04-12 |
JP5561072B2 true JP5561072B2 (en) | 2014-07-30 |
Family
ID=46170458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010219329A Expired - Fee Related JP5561072B2 (en) | 2010-09-29 | 2010-09-29 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5561072B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6020246B2 (en) * | 2013-02-20 | 2016-11-02 | 大日本印刷株式会社 | Multi-faceted body of lead frame with resin, multi-faceted body of optical semiconductor device |
JP6136345B2 (en) * | 2013-02-20 | 2017-05-31 | 大日本印刷株式会社 | Multi-faceted body of lead frame with resin, multi-faceted body of optical semiconductor device |
JP6201335B2 (en) * | 2013-02-20 | 2017-09-27 | 大日本印刷株式会社 | Multi-faceted body of lead frame with resin, multi-faceted body of optical semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH081707A (en) * | 1994-06-22 | 1996-01-09 | Apic Yamada Kk | Resin molding device and resin molded product |
JP2002033432A (en) * | 2000-07-14 | 2002-01-31 | Hitachi Ltd | Method for manufacturing semiconductor device |
JP2003007950A (en) * | 2001-06-27 | 2003-01-10 | Matsushita Electric Ind Co Ltd | Manufacturing method for resin-sealing semiconductor device |
JP2004235541A (en) * | 2003-01-31 | 2004-08-19 | Sharp Corp | Method of manufacturing optical device and multiple work of optical device |
-
2010
- 2010-09-29 JP JP2010219329A patent/JP5561072B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012074599A (en) | 2012-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6812063B2 (en) | Semiconductor package and fabricating method thereof | |
US6951982B2 (en) | Packaged microelectronic component assemblies | |
US8546183B2 (en) | Method for fabricating heat dissipating semiconductor package | |
US7834469B2 (en) | Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame | |
US20020113325A1 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
US20070164411A1 (en) | Semiconductor package structure and fabrication method thereof | |
US7592694B2 (en) | Chip package and method of manufacturing the same | |
US20190148173A1 (en) | Resin encapsulating mold and method of manufacturing semiconductor device | |
CN101295696B (en) | Semiconductor packaging structure and lead frame | |
JP5561072B2 (en) | Manufacturing method of semiconductor device | |
US11869831B2 (en) | Semiconductor package with improved board level reliability | |
US9171740B2 (en) | Quad flat non-leaded semiconductor package and fabrication method thereof | |
US11348863B2 (en) | Semiconductor package having a semiconductor die on a plated conductive layer | |
KR100227120B1 (en) | Semiconductor chip package with a combination of LOC lead and standard lead | |
JP4001608B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20050046012A1 (en) | Leadframe-based mold array package heat spreader and fabrication method therefor | |
US6696750B1 (en) | Semiconductor package with heat dissipating structure | |
US20090029537A1 (en) | Method for forming semiconductor package and mold cast used for the same | |
JP4207791B2 (en) | Semiconductor device | |
JP5587464B2 (en) | Manufacturing method of semiconductor device | |
JP4823161B2 (en) | Semiconductor device | |
JP4840305B2 (en) | Manufacturing method of semiconductor device | |
CN101226915A (en) | Package substrate and method for manufacturing the same | |
JP4446719B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
US7348660B2 (en) | Semiconductor package based on lead-on-chip architecture, the fabrication thereof and a leadframe for implementing in a semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5561072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |