JP5554543B2 - リードフレーム及び半導体装置の中間製品 - Google Patents
リードフレーム及び半導体装置の中間製品 Download PDFInfo
- Publication number
- JP5554543B2 JP5554543B2 JP2009255330A JP2009255330A JP5554543B2 JP 5554543 B2 JP5554543 B2 JP 5554543B2 JP 2009255330 A JP2009255330 A JP 2009255330A JP 2009255330 A JP2009255330 A JP 2009255330A JP 5554543 B2 JP5554543 B2 JP 5554543B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- lead frame
- outer frame
- surface side
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
特許文献1の半導体装置の製造方法では、まず、リードフレーム材の上面側のワイヤボンディング部、及び下面側の外部接続端子部を形成する位置等にめっき層を形成し、リードフレーム材の上面側のハーフエッチング加工を行っている。そして、半導体素子を搭載した後、ワイヤボンディングを行い、上面側を樹脂封止し、次に、下面側のエッチング加工を行って、外部接続端子部を突出及び独立させ、半導体装置を製造している。
図10(A)に示すように、リードフレーム材81の上面側のハーフエッチング加工を行い、半導体素子(図示せず)を搭載し、ワイヤボンディングを行い、上面側を樹脂封止した状態の外枠80には、エッチングマスクとして上面めっき層82及び下面めっき層83が上面側及び下面側の同じ位置にそれぞれ同じ面積を有して形成されている。また、リードフレーム材81は、外枠80に、上面めっき層82及び下面めっき層83の間にある外縁部84を備え、外縁部84の内側に、上面側からエッチングされたエッチング領域部85を有している。
そして、上面めっき層82は、上面側を樹脂封止する樹脂86との密着性(接合性)が悪いため、外縁部84の内側側面の上半分、及びエッチング領域部85の上面を樹脂86に密着して、外枠80が樹脂86から剥離しないよう安定性を保っている。
そして、図10(B)に示すように、エッチング領域部85は、下面側からのエッチング加工によって、除去されるので、リードフレーム材81と樹脂86との接触面積が減り、樹脂86と外縁部84との密着強度が低下し、わずかな衝撃でも外枠80が樹脂86から剥離するという問題を生じる。このため、下面側のエッチング加工を行ってからカッティング(個片化)により各半導体装置を製造するまでの間、半導体装置の中間製品の取り扱いには注意が必要であった。
本発明は、かかる事情に鑑みてなされるもので、外枠の樹脂からの剥離を防止するリードフレーム及び半導体装置の中間製品を提供することを目的とする。
前記外枠の上面側には内側一部が樹脂で封止される上面めっき層が、前記外枠の下面側には前記上面めっき層より内側に伸長し、エッチングマスクとして機能する下面めっき層がそれぞれ形成され、しかも、前記リードフレーム材は、前記上面めっき層の内側に前記上側端子部を突出させた薄肉部を有し、前記薄肉部の外周領域であって下面側に前記下面めっき層が形成された外側薄肉部を有している。
前記外枠の上面側には内側一部が樹脂で封止される上面めっき層が、前記外枠の下面側には前記上面めっき層より内側に伸長し、エッチングマスクとして機能する下面めっき層がそれぞれ形成され、しかも、前記リードフレーム材は、前記上面めっき層の内側に前記上側端子部を突出させた薄肉部を有し、前記薄肉部の外周領域であって下面側に前記下面めっき層が形成された外側薄肉部を有している。
そして、この密着性の向上によって、外枠の樹脂からの剥離を防止可能であり、これによる不良品の発生を防止することができる。また、半導体装置の中間製品を下面側からエッチングして、個片化するまでの取り扱いを容易にすることができる。
図1、図5、図6に示すように、本発明の第1の実施の形態に係るリードフレーム10は、銅又は銅合金からなるリードフレーム材11に第1回目のエッチングにより、半導体素子搭載領域12の周囲に複数の上側端子部13を有する単位リードフレーム14を多列に備えた回路パターン群15と、回路パターン群15を隙間を有して囲む外枠16とを突出形成した後、単位リードフレーム14毎に半導体素子17を搭載し必要な配線を行い、半導体素子17が搭載された回路パターン群15の全体と、外枠16の内側領域とを上面側から樹脂18で封止し、更に下面側から第2回目のエッチングをして回路パターン群15の上側端子部13に連接する下側端子部19を形成して半導体装置20を製造するために用いられる。以下、これらについて詳説する。
また、横並びに配置された複数(本実施の形態では4つ)のリードフレーム10を有して、リードフレーム集合体21が形成されている(図2参照)。
リードフレーム10のリードフレーム材11は、上面めっき層23の下部に外縁部25を有し、上面めっき層23(外縁部25)の内側領域には、所定位置に複数の上側端子部13を突出させた板状の薄肉部26を有している。なお、薄肉部26は、外縁部25の略半分の厚みである。
単位リードフレーム14には、中央に半導体素子17を搭載する半導体素子搭載領域12が設けられ、半導体素子搭載領域12の周囲に、半導体素子17と電気的に接続される複数の上側端子部13が配置されている。
半導体素子搭載領域12は、薄肉部26の一部領域と、その薄肉部26の一部領域の下面側に設けられた下面めっき層28とによって形成されている(図5(G)参照)。
また、リードフレーム材11の下面側には、上側端子部13が形成された領域に下面めっき層31が設けられている。
なお、上面めっき層23、30は、リードフレーム材11の上側の表面に下地めっきの一例であるNiめっきをなし、その上に貴金属めっき層としてPdめっき、更に、その上にAuめっきをなして形成(Ni/Pd/Au)しているが、下地Niめっきの上にAuめっきをなした2層構造で形成(Ni/Au)することもできる。
また、下面めっき層24、28、31は、リードフレーム材11の下側の表面に下地めっきの一例であるNiめっきをなし、その上(下側)にPdめっき、更に、その上にAuめっきをなして形成(Ni/Pd/Au)しているが、Niめっき又はSnめっきの1層構造により形成することも、あるいは下地Niめっきの上にSnめっきをなして2層構造により形成(Ni/Sn)することもでき、エッチング液等の条件を考慮して、めっき原料を適宜選択することができる。
ここで、外枠16の下面めっき層24は、上面めっき層23より内側に伸長して形成されているので、半導体装置の中間製品35を下面側からエッチング(第2回目のエッチング)するとき、下面めっき層24がエッチングマスクとなり、外側薄肉部27はエッチングされずに残ることになる(図6(B)参照)。そして、めっきは、一般的に、樹脂との接着(密着)強度が弱いが、外側薄肉部27を残すことによって、外枠16の外側薄肉部27の上面及び外縁部25の内側側面の上半分、即ちリードフレーム材11が露出した部分と樹脂18との接触面積を広くして、樹脂18と外枠16の密着性を強化し、外枠16の樹脂18からの剥離を防止することができる。
なお、半導体装置の中間製品35を複数(本実施の形態では4つ)連結して、半導体装置の中間製品集合体37が形成されている(図4参照)。樹脂18は、図3、図4において、2点鎖線で記載している。
図5(A)〜(C)に示すように、板状のリードフレーム材11の上面及び下面にレジスト膜41、42をそれぞれ形成し、露光及び現像を行って、レジスト膜41に開口部43を設けると共に、レジスト膜42に開口部44及び開口部45を設け、更に、外枠形成領域46の上面及び下面に配置されたレジスト膜41、42の一部を取除く。
なお、開口部43、45はそれぞれ、上側端子部13及び下側端子部19の形成領域に対応する位置に設けられ、開口部44は、半導体素子搭載領域12に対応する位置に形成される。
なお、上面めっき層23は、外枠16の外縁部25の形成領域に設けられ、下面めっき層24は、外枠16の外縁部25及び外側薄肉部27の形成領域に設けられており、下面めっき層24は、上面めっき層23に比べてα(α≧0.3mm)の長さを内側に伸長して形成されている。
なお、エッチングされるリードフレーム材11の略半分の厚みとは、例えば45〜70%の範囲であり、この範囲は、リードフレーム材11の板厚の変化や、アスペクト比等の影響により生じるエッチングの誤差等からもたらされる。
そして、図5(G)に示すように、リードフレーム材11からレジスト膜47を取除いて、単位リードフレーム14の形成と共に、16個の単位リードフレーム14からなる回路パターン群15と、外枠16とを設けたリードフレーム10が形成される。
図7(A)、(B)に示すように、下面めっき層24は、上面めっき層23に比べてαの長さ(0.3mm以上)内側に伸長して形成されているので、第2回目のエッチングをすると、外側薄肉部27は、α(0.3mm以上)の幅を有することができる。従って、リードフレーム材11が露出した外側薄肉部27の上面及び外縁部25の内側側面によって、樹脂18とリードフレーム材11との接触面を十分に確保して、外枠16が樹脂18から剥離するのを防止することができる。
そして、図6(C)に示すように、刃物の一例であるダイサーによって隣り合った各単位リードフレーム14の間及び外枠16と各単位リードフレーム14の間を切断分離して個々の半導体装置20が製造される。なお、1つの単位リードフレーム14につき、1つの半導体装置20が製造される。
以下、リードフレーム10の変形例である、外枠59を設けたリードフレーム60について詳説する。なお、リードフレーム10と同一の構成要素については同一の符号を付して詳しい説明を省略する。
下面めっき層24の上部には、外縁部58及び外側薄肉部61が設けられ、下面めっき層24は上面めっき層57に対して内側に0.3〜2.0mmの範囲で伸長して形成されている。
リードフレーム60のリードフレーム材11は、上面めっき層57(外縁部58)の内側領域に板状の薄肉部62を有している。薄肉部62は、外縁部58の30〜55%の厚みを有している。また、外側薄肉部61は薄肉部62の外周領域に設けられ、リードフレーム材11を上側から45〜70%までエッチング(第1回目のエッチング)して形成されている。
内側突出部68及び窪み部69は交互に設けられ、内隅領域63〜66の間の各領域にそれそれ複数配置されている。
また、内側突出部68及び窪み部69は、平面視してT字状に形成され、そのT字状の頭部の幅広領域を、横長の長方形にして形成することができるが、上側(突出側)左右の角部に丸みを持たせてもよい。なお、本実施の形態では、窪み部69が上側(窪み側)左右の角部に丸みを持って形成されている。
そして、半導体装置の中間製品70は、半導体素子17を搭載した回路パターン群15と、外枠59の外縁部58の内側領域及び外側薄肉部61とを樹脂18によって封止されている。なお、樹脂18は、図9において、2点鎖線で記載している。
更に、半導体装置の中間製品70を下側からエッチングしたとき、下面めっき層24がエッチングマスクとなって、外枠59に外側薄肉部61を残すので、外側薄肉部61がない場合に比べ樹脂18とリードフレーム材11の接触面を広く確保することができ、外枠59が樹脂18から剥離するのを回避可能である。
例えば、回路パターン群には、単位リードフレームを一列だけ配置することができる。
更に、内側突出部と窪み部は交互に配置することに限定されず、内側突出部又は窪み部を連続して設けてもよく、内側突出部と窪み部の形状は、平面視してT字状以外の形状、例えば矢印形状でもよい。
そして、めっきの原料については、Ni、Pd、Au、Snを例として挙げたが、その他の耐エッチング性を備えた原料を用いることができる。
Claims (4)
- リードフレーム材に、半導体素子搭載領域の周囲に複数の上側端子部を有する単位リードフレームを一列又は多列に備えた回路パターン群と、該回路パターン群を隙間を有して囲む外枠とをエッチングにより突出形成した後、前記単位リードフレーム毎に半導体素子を搭載し必要な配線を行い、前記半導体素子が搭載された前記回路パターン群の全体と、前記外枠の内側領域と、これに続く該外枠の内側一部とを上面側から樹脂で封止し、更に下面側からエッチングをして前記回路パターン群の前記上側端子部に連接する下側端子部を形成して半導体装置を製造するために用いるリードフレームであって、
前記外枠の上面側には内側一部が樹脂で封止される上面めっき層が、前記外枠の下面側には前記上面めっき層より内側に伸長し、エッチングマスクとして機能する下面めっき層がそれぞれ形成され、しかも、前記リードフレーム材は、前記上面めっき層の内側に前記上側端子部を突出させた薄肉部を有し、前記薄肉部の外周領域であって下面側に前記下面めっき層が形成された外側薄肉部を有していることを特徴とするリードフレーム。 - 請求項1記載のリードフレームにおいて、前記下面めっき層は、前記上面めっき層に対して0.3mm以上内側に広がっていることを特徴とするリードフレーム。
- リードフレーム材に、半導体素子搭載領域の周囲に複数の上側端子部を有する単位リードフレームを一列又は多列に備えた回路パターン群と、該回路パターン群を隙間を有して囲む外枠とをエッチングにより突出形成した後、前記単位リードフレーム毎に半導体素子を搭載し必要な配線を行い、前記半導体素子が搭載された前記回路パターン群の全体と、前記外枠の内側領域と、これに続く該外枠の内側一部とを上面側から樹脂で封止した半導体装置の中間製品であって、
前記外枠の上面側には内側一部が樹脂で封止される上面めっき層が、前記外枠の下面側には前記上面めっき層より内側に伸長し、エッチングマスクとして機能する下面めっき層がそれぞれ形成され、しかも、前記リードフレーム材は、前記上面めっき層の内側に前記上側端子部を突出させた薄肉部を有し、前記薄肉部の外周領域であって下面側に前記下面めっき層が形成された外側薄肉部を有していることを特徴とする半導体装置の中間製品。 - 請求項3記載の半導体装置の中間製品において、前記下面めっき層は、前記上面めっき層に対して0.3mm以上内側に広がっていることを特徴とする半導体装置の中間製品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009255330A JP5554543B2 (ja) | 2009-11-06 | 2009-11-06 | リードフレーム及び半導体装置の中間製品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009255330A JP5554543B2 (ja) | 2009-11-06 | 2009-11-06 | リードフレーム及び半導体装置の中間製品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011100899A JP2011100899A (ja) | 2011-05-19 |
JP5554543B2 true JP5554543B2 (ja) | 2014-07-23 |
Family
ID=44191849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009255330A Active JP5554543B2 (ja) | 2009-11-06 | 2009-11-06 | リードフレーム及び半導体装置の中間製品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5554543B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6476492B2 (ja) * | 2015-08-10 | 2019-03-06 | 大口マテリアル株式会社 | リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3780122B2 (ja) * | 1999-07-07 | 2006-05-31 | 株式会社三井ハイテック | 半導体装置の製造方法 |
JP4034073B2 (ja) * | 2001-05-11 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2009
- 2009-11-06 JP JP2009255330A patent/JP5554543B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011100899A (ja) | 2011-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6798047B1 (en) | Pre-molded leadframe | |
JP6319644B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 | |
JP2005057067A (ja) | 半導体装置およびその製造方法 | |
US10201917B2 (en) | Lead frame | |
US10276478B2 (en) | Lead frame | |
JP5529494B2 (ja) | リードフレーム | |
JP6841550B2 (ja) | リードフレーム及びその製造方法 | |
JP4091050B2 (ja) | 半導体装置の製造方法 | |
JP7193284B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP2018022772A (ja) | リードフレーム | |
JP5554543B2 (ja) | リードフレーム及び半導体装置の中間製品 | |
WO2010061826A1 (ja) | リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法 | |
JP2008227410A (ja) | 半導体装置およびその製造方法 | |
JP5991712B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP6057285B2 (ja) | 半導体素子搭載用基板 | |
JP5997964B2 (ja) | リードフレーム | |
JP2012114115A (ja) | リードフレームとそれを用いた半導体装置の製造方法 | |
JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP5870681B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
JP7404763B2 (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
KR101333001B1 (ko) | 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법 | |
JP2524645B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
JP5574297B2 (ja) | リードフレームの製造方法 | |
JP7112663B2 (ja) | リードフレームおよび半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140529 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5554543 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |