JP5492728B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP5492728B2 JP5492728B2 JP2010216374A JP2010216374A JP5492728B2 JP 5492728 B2 JP5492728 B2 JP 5492728B2 JP 2010216374 A JP2010216374 A JP 2010216374A JP 2010216374 A JP2010216374 A JP 2010216374A JP 5492728 B2 JP5492728 B2 JP 5492728B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- power supply
- output
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/025—Reduction of instantaneous peaks of current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Emergency Protection Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Voltage And Current In General (AREA)
- Liquid Crystal (AREA)
Description
本発明は、表示装置に係わり、特に、電源回路の過電流保護回路に関する。
アクティブ素子として薄膜トランジスタを使用するＴＦＴ方式の液晶表示装置は、高精細な画像を表示できるため、テレビ、パソコン用ディスプレイ等の表示装置として使用されている。
液晶表示装置は、基本的には、少なくとも一方が透明なガラス等からなる二枚の（一対の）基板の間に、液晶層を挟持した、所謂、液晶表示パネルを有し、この液晶表示パネルの基板に形成した画素形成用の各種電極に選択的に電圧を印加して、所定画素の点灯と消灯を行うもので、コントラスト性能、高速表示性能に優れている。
一般に、液晶表示装置は、液晶表示パネルと、ゲート・ドライバ部と、ソース・ドライバ部と、表示制御回路と、電源回路とで構成される。（下記特許文献１参照）
液晶表示装置は、基本的には、少なくとも一方が透明なガラス等からなる二枚の（一対の）基板の間に、液晶層を挟持した、所謂、液晶表示パネルを有し、この液晶表示パネルの基板に形成した画素形成用の各種電極に選択的に電圧を印加して、所定画素の点灯と消灯を行うもので、コントラスト性能、高速表示性能に優れている。
一般に、液晶表示装置は、液晶表示パネルと、ゲート・ドライバ部と、ソース・ドライバ部と、表示制御回路と、電源回路とで構成される。（下記特許文献１参照）
前述した液晶表示装置の電源回路では、何らかの原因で出力がショートし、過電流が流れた場合、部品の異常発熱による信頼性問題を起さないような配慮が必要であり、保護回路を備える必要ある。
このような保護回路として、出力トランジスタのコレクタ電流を、ショート発生時に制限する方式（以下、方式１の保護回路という）と、出力トランジスタのバイアス電位をショート発生時に制御し、出力をカットオフする方式（以下、方式２の保護回路という）とが知られている。
しかしながら、前述の方式１の場合は、制限された電流が流れ続けることから、発熱に耐える部品を選定する必要があり、余分な部品コストが発生する。また、前述の方式２の場合は、システム復帰には回路のリセット動作が必要となるため、異常が取り除かれた後の出力自動復帰をさせたい用途には、適用できない。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、過電流による保護からの自動復帰が可能で、電源回路の保護機能を安価に構成でき、コストを低減することが可能な表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
このような保護回路として、出力トランジスタのコレクタ電流を、ショート発生時に制限する方式（以下、方式１の保護回路という）と、出力トランジスタのバイアス電位をショート発生時に制御し、出力をカットオフする方式（以下、方式２の保護回路という）とが知られている。
しかしながら、前述の方式１の場合は、制限された電流が流れ続けることから、発熱に耐える部品を選定する必要があり、余分な部品コストが発生する。また、前述の方式２の場合は、システム復帰には回路のリセット動作が必要となるため、異常が取り除かれた後の出力自動復帰をさせたい用途には、適用できない。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、過電流による保護からの自動復帰が可能で、電源回路の保護機能を安価に構成でき、コストを低減することが可能な表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）駆動回路を有する表示パネル（例えば、液晶表示パネル）と、前記駆動回路に駆動電圧を供給する電源回路とを備え、前記電源回路は、駆動電圧信号を生成する駆動電圧信号生成回路と、前記駆動電圧信号生成回路で生成された駆動電圧信号が入力され、当該駆動電圧信号に基づき前記駆動電圧を出力する出力回路と、前記出力回路に過電流が流れたときに前記出力回路を保護する保護回路とを有する表示装置であって、前記出力回路に過電流が継続して流れている期間を過電流動作期間、前記出力回路が正常に動作している期間を正常動作期間するとき、前記保護回路は、前記過電流動作期間内に前記出力回路を間欠動作させ、前記過電流動作期間から正常動作期間に移行したときに、前記保護回路は、オフとなり、前記出力回路は、自動的に正常動作に復帰する。
（１）駆動回路を有する表示パネル（例えば、液晶表示パネル）と、前記駆動回路に駆動電圧を供給する電源回路とを備え、前記電源回路は、駆動電圧信号を生成する駆動電圧信号生成回路と、前記駆動電圧信号生成回路で生成された駆動電圧信号が入力され、当該駆動電圧信号に基づき前記駆動電圧を出力する出力回路と、前記出力回路に過電流が流れたときに前記出力回路を保護する保護回路とを有する表示装置であって、前記出力回路に過電流が継続して流れている期間を過電流動作期間、前記出力回路が正常に動作している期間を正常動作期間するとき、前記保護回路は、前記過電流動作期間内に前記出力回路を間欠動作させ、前記過電流動作期間から正常動作期間に移行したときに、前記保護回路は、オフとなり、前記出力回路は、自動的に正常動作に復帰する。
（２）駆動回路を有する表示パネル（例えば、液晶表示パネル）と、前記駆動回路に駆動電圧を供給する電源回路とを備え、前記電源回路は、駆動電圧信号を生成する駆動電圧信号生成回路と、前記駆動電圧信号生成回路で生成された駆動電圧信号が入力され、当該駆動電圧信号に基づき前記駆動電圧を出力する出力回路と、前記出力回路に過電流が流れたときに前記出力回路を保護する保護回路とを有する表示装置であって、前記保護回路は、前記出力回路に過電流が流れていることを検出する検出回路と、前記検出回路において前記出力回路に過電流が流れていることを検出したときに前記出力回路を制御するバイアス回路とを備え、前記出力回路に過電流が継続して流れている期間を過電流動作期間、前記出力回路が正常に動作している期間を正常動作期間するとき、前記バイアス回路は、前記過電流動作期間内に前記出力回路を間欠動作させ、前記過電流動作期間から正常動作期間に移行したときに、前記バイアス回路は、オフとなり、前記出力回路は、自動的に正常動作に復帰する。
（３）駆動回路を有する表示パネル（例えば、液晶表示パネル）と、前記駆動回路に駆動電圧を供給する電源回路とを備え、前記電源回路は、駆動電圧信号を生成する駆動電圧信号生成回路と、制御電極に、前記駆動電圧信号生成回路で生成された駆動電圧信号が入力され、第１電極から前記駆動電圧を出力する出力トランジスタと、前記出力トランジスタに過電流が流れた時にオンとなる第１トランジスタと、前記第１トランジスタがオンの時にオンとなり、前記出力トランジスタをオフとする第２トランジスタとを有し、前記出力トランジスタに過電流が継続して流れている期間を過電流動作期間、前記出力トランジスタが正常に動作している期間を正常動作期間するとき、前記過電流動作期間内に、前記第１トランジスタと前記第２トランジスタとは、オン・オフを繰り返し、前記出力トランジスタを間欠動作させ、前記過電流動作期間から正常動作期間に移行したときに、前記第１トランジスタと前記第２トランジスタとはオフとなり、前記出力トランジスタは、自動的に正常動作に復帰する。
（４）駆動回路を有する表示パネル（例えば、液晶表示パネル）と、前記駆動回路に駆動電圧を供給する電源回路とを備え、前記電源回路は、駆動電圧信号を生成する駆動電圧信号生成回路と、制御電極に、前記駆動電圧信号生成回路で生成された駆動電圧信号が入力され、第１電極から前記駆動電圧を出力する出力トランジスタと、前記出力トランジスタの第２電極と、第１電源電圧が供給される第１電源線との間に接続される第１抵抗素子と、第１電極が前記第１電源線に接続され、制御電極が前記出力トランジスタの第２電極に接続される第１トランジスタと、前記第１トランジスタの第２電極と、第２電源電圧が供給される第２電源線との間に接続される第２抵抗素子と、第２電極が前記出力トランジスタの制御電極に接続され、第１電極が前記第２電源線に接続されるとともに、制御電極が、前記第１トランジスタの第２電極に接続される第２トランジスタとを有し、前記出力トランジスタに過電流が継続して流れている期間を過電流動作期間、前記出力トランジスタが正常に動作している期間を正常動作期間するとき、前記過電流動作期間内に、前記第１トランジスタと前記第２トランジスタとは、オン・オフを繰り返し、前記出力トランジスタを間欠動作させ、前記過電流動作期間から正常動作期間に移行したときに、前記第１トランジスタと前記第２トランジスタとはオフとなり、前記出力トランジスタは、自動的に正常動作に復帰する。
（５）（４）において、前記第２抵抗素子と前記第２電源線との間に、第３抵抗素子と第４抵抗素子の直列回路を有し、前記第２トランジスタの制御電極は、前記第３抵抗素子と前記第４抵抗素子の接続点に接続される。
（６）（４）または（５）において、前記出力トランジスタと、前記第１トランジスタと、前記第２トランジスタとは、バイポーラトランジスタである。
（７）（６）において、前記出力トランジスタと前記第２トランジスタは、ｎｐｎ型のバイポーラトランジスタであり、前記第１トランジスタは、ｐｎｐ型のバイポーラトランジスタである。
（５）（４）において、前記第２抵抗素子と前記第２電源線との間に、第３抵抗素子と第４抵抗素子の直列回路を有し、前記第２トランジスタの制御電極は、前記第３抵抗素子と前記第４抵抗素子の接続点に接続される。
（６）（４）または（５）において、前記出力トランジスタと、前記第１トランジスタと、前記第２トランジスタとは、バイポーラトランジスタである。
（７）（６）において、前記出力トランジスタと前記第２トランジスタは、ｎｐｎ型のバイポーラトランジスタであり、前記第１トランジスタは、ｐｎｐ型のバイポーラトランジスタである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、過電流による保護からの自動復帰が可能で、電源回路の保護機能を安価に構成でき、コストを低減することが可能な表示装置を提供することが可能となる。
本発明によれば、過電流による保護からの自動復帰が可能で、電源回路の保護機能を安価に構成でき、コストを低減することが可能な表示装置を提供することが可能となる。
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
[実施例]
図１は、本発明の実施例の液晶表示装置の概略構成を示すブロック図である。
本実施例の液晶表示装置は、液晶表示パネル２１と、ドレイン・ドライバ部２２と、ゲート・ドライバ部２３と、表示制御回路２４と、電源回路２５とで構成される。
ドレイン・ドライバ部２２は、複数のドレインドライバで構成され、当該複数のドレインドライバは、液晶表示パネル２１の周辺部に設置される。例えば、複数のドレインドライバは、液晶表示パネル２１の一対の基板の第１の基板（例えば、ガラス基板）の１辺の周辺部にＣＯＧ方式で実装される。あるいは、複数のドレインドライバは、液晶表示パネル２１の第１の基板の辺の周辺部に配置されるフレキシブル回路基板にＣＯＦ方式で実装される。
同様に、ゲート・ドライバ部２３は、複数のゲートドライバで構成され、当該複数のゲートドライバは、液晶表示パネル２１の周辺部に設置される。例えば、複数のゲートドライバは、液晶表示パネル２１の一対の基板の第１の基板（例えば、ガラス基板）の１辺（ドレインドライバが実装されている辺の以外の１辺）の周辺部にＣＯＧ方式で実装される。あるいは、複数のゲートドライバは、液晶表示パネル２１の第１の基板の１辺（ドレインドライバが実装されている辺の以外の１辺）の周辺部に配置されるフレキシブル回路基板にＣＯＦ方式で実装される。
また、表示制御回路２４と、電源回路２５は、液晶表示パネル２１の周辺部（例えば、液晶表示装置の裏側）に配置される回路基板にそれぞれ実装される。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
[実施例]
図１は、本発明の実施例の液晶表示装置の概略構成を示すブロック図である。
本実施例の液晶表示装置は、液晶表示パネル２１と、ドレイン・ドライバ部２２と、ゲート・ドライバ部２３と、表示制御回路２４と、電源回路２５とで構成される。
ドレイン・ドライバ部２２は、複数のドレインドライバで構成され、当該複数のドレインドライバは、液晶表示パネル２１の周辺部に設置される。例えば、複数のドレインドライバは、液晶表示パネル２１の一対の基板の第１の基板（例えば、ガラス基板）の１辺の周辺部にＣＯＧ方式で実装される。あるいは、複数のドレインドライバは、液晶表示パネル２１の第１の基板の辺の周辺部に配置されるフレキシブル回路基板にＣＯＦ方式で実装される。
同様に、ゲート・ドライバ部２３は、複数のゲートドライバで構成され、当該複数のゲートドライバは、液晶表示パネル２１の周辺部に設置される。例えば、複数のゲートドライバは、液晶表示パネル２１の一対の基板の第１の基板（例えば、ガラス基板）の１辺（ドレインドライバが実装されている辺の以外の１辺）の周辺部にＣＯＧ方式で実装される。あるいは、複数のゲートドライバは、液晶表示パネル２１の第１の基板の１辺（ドレインドライバが実装されている辺の以外の１辺）の周辺部に配置されるフレキシブル回路基板にＣＯＦ方式で実装される。
また、表示制御回路２４と、電源回路２５は、液晶表示パネル２１の周辺部（例えば、液晶表示装置の裏側）に配置される回路基板にそれぞれ実装される。
表示制御回路２４は、パソコンやテレビ受信回路等の表示信号源（ホスト側）から入力する表示信号を、データの交流化等、液晶表示パネル２１の表示に適したタイミング調整を行い、表示形式の表示データに変換して同期信号（クロック信号）と共にドレイン・ドライバ部２２の各ドレインドライバと、ゲート・ドライバ部２３の各ゲート・ドライバに入力する。
各ゲートドライバは、表示制御回路２４の制御の基に走査線（ゲート線ともいう；ＧＬ）に選択走査電圧を順次供給し、また、各ドレインドライバは、映像線（ドレイン線、ソース線ともいう；ＤＬ）に映像電圧を供給して映像を表示する。電源回路２５は液晶表示装置に要する各種の電圧を生成する。
液晶表示パネル２１は、複数のサブピクセルを有し、各サブピクセルは、映像線（ＤＬ）と走査線（ＧＬ）とで囲まれた領域に設けられる。
各サブピクセルは、薄膜トランジスタ（ＴＦＴ）を有し、薄膜トランジスタ（ＴＦＴ）の第１の電極（ドレイン電極またはソース電極）は映像線（ＤＬ）に接続され、薄膜トランジスタ（ＴＦＴ）の第２の電極（ソース電極またはドレイン電極）は画素電極（ＰＸ）に接続される。また、薄膜トランジスタ（ＴＦＴ）のゲート電極は、走査線（ＧＬ）に接続される。
なお、図１において、ＬＣは、画素電極（ＰＸ）と対向電極（ＣＴ）との間に配置される液晶層を等価的に示す液晶容量であり、Ｃａｄｄは、画素電極（ＰＸ）と対向電極（ＣＴ）との間に形成される保持容量である。なお、図１において、サブピクセルは、１個しか図示していないが、実際は、複数のサブピクセルがマトリクス状に配置される。
各ゲートドライバは、表示制御回路２４の制御の基に走査線（ゲート線ともいう；ＧＬ）に選択走査電圧を順次供給し、また、各ドレインドライバは、映像線（ドレイン線、ソース線ともいう；ＤＬ）に映像電圧を供給して映像を表示する。電源回路２５は液晶表示装置に要する各種の電圧を生成する。
液晶表示パネル２１は、複数のサブピクセルを有し、各サブピクセルは、映像線（ＤＬ）と走査線（ＧＬ）とで囲まれた領域に設けられる。
各サブピクセルは、薄膜トランジスタ（ＴＦＴ）を有し、薄膜トランジスタ（ＴＦＴ）の第１の電極（ドレイン電極またはソース電極）は映像線（ＤＬ）に接続され、薄膜トランジスタ（ＴＦＴ）の第２の電極（ソース電極またはドレイン電極）は画素電極（ＰＸ）に接続される。また、薄膜トランジスタ（ＴＦＴ）のゲート電極は、走査線（ＧＬ）に接続される。
なお、図１において、ＬＣは、画素電極（ＰＸ）と対向電極（ＣＴ）との間に配置される液晶層を等価的に示す液晶容量であり、Ｃａｄｄは、画素電極（ＰＸ）と対向電極（ＣＴ）との間に形成される保持容量である。なお、図１において、サブピクセルは、１個しか図示していないが、実際は、複数のサブピクセルがマトリクス状に配置される。
図１に示す液晶表示パネル２１において、列方向に配置された各サブピクセルの薄膜トランジスタ（ＴＦＴ）の第１の電極は、それぞれ映像線（ＤＬ）に接続され、各映像線（ＤＬ）は列方向に配置されたサブピクセルに、表示データに対応する映像電圧を供給するドレインドライバに接続される。
また、行方向に配置された各サブピクセルにおける薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞれ走査線（ＧＬ）に接続され、各走査線（ＧＬ）は、１水平走査時間、薄膜トランジスタ（ＴＦＴ）のゲートに走査電圧（正または負のバイアス電圧）を供給するゲートドライバに接続される。
液晶表示パネル２１に画像を表示する際、ゲートドライバは、走査線（ＧＬ）を、順次、例えば、上から下に向かって選択し、一方、ある走査線の選択期間中に、ドレインドライバは、表示データに対応する映像電圧を、映像線（ＤＬ）に供給する。
映像線（ＤＬ）に供給された電圧は、薄膜トランジスタ（ＴＦＴ）を経由して、画素電極（ＰＸ）に印加され、最終的に、保持容量（Ｃadd）と、液晶容量（ＬＣ）に電荷がチャージされ、液晶分子をコントロールすることにより画像が表示される。
また、行方向に配置された各サブピクセルにおける薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞれ走査線（ＧＬ）に接続され、各走査線（ＧＬ）は、１水平走査時間、薄膜トランジスタ（ＴＦＴ）のゲートに走査電圧（正または負のバイアス電圧）を供給するゲートドライバに接続される。
液晶表示パネル２１に画像を表示する際、ゲートドライバは、走査線（ＧＬ）を、順次、例えば、上から下に向かって選択し、一方、ある走査線の選択期間中に、ドレインドライバは、表示データに対応する映像電圧を、映像線（ＤＬ）に供給する。
映像線（ＤＬ）に供給された電圧は、薄膜トランジスタ（ＴＦＴ）を経由して、画素電極（ＰＸ）に印加され、最終的に、保持容量（Ｃadd）と、液晶容量（ＬＣ）に電荷がチャージされ、液晶分子をコントロールすることにより画像が表示される。
液晶表示パネル２１は、画素電極（ＰＸ）、薄膜トランジスタ（ＴＦＴ）等が形成される第１の基板と、カラーフィルタ等が形成される第２の基板とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
なお、対向電極（ＣＴ）は、ＴＮ方式やＶＡ方式の液晶表示パネルであれば第２の基板側に設けられる。ＩＰＳ方式の場合は、第１の基板側に設けられる。
また、本発明は、液晶パネルの内部構造とは関係がないので、液晶パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶パネルであっても適用可能である。
なお、対向電極（ＣＴ）は、ＴＮ方式やＶＡ方式の液晶表示パネルであれば第２の基板側に設けられる。ＩＰＳ方式の場合は、第１の基板側に設けられる。
また、本発明は、液晶パネルの内部構造とは関係がないので、液晶パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶パネルであっても適用可能である。
［従来の電源回路の保護回路の一例］
図５は、従来の電源回路の出力回路と保護回路の一例の回路構成を示す回路図である。この図５は、前述の［発明が解決しようとする課題］の欄で説明した方式１の保護回路である。
図５において、ＴＲ１、ＴＲ２とは、ｎｐｎ型のバイポーラトランジスタである。ＴＲ１は、バッファ回路を構成する出力トランジスタであり、出力トランジスタ（ＴＲ１）は、駆動電圧信号生成回路（Ｓ−ＲＦ）から出力される駆動電圧信号（ＲＦ）を電流増幅して、駆動電圧（ＶＯＵＴ）としてコレクタ（Ｃ）から出力する。即ち、出力トランジスタ（ＴＲ１）は、ベース（Ｂ）に入力される駆動電圧信号（ＲＦ）を電流増幅して、駆動電圧（ＶＯＵＴ）としてコレクタ（Ｃ）から出力する。
また、トランジスタ（ＴＲ２）と抵抗素子（Ｒ１）とは、保護回路を構成する。
図５に示す出力回路では、駆動電圧（ＶＯＵＴ）が供給されている線路が短絡（所謂、ショート）する等の理由により、出力トランジスタ（ＴＲ１）に過電流が流れる（以下、過電流動作状態という）と、抵抗素子（Ｒ１）の電圧降下が大きくなり、トランジスタ（ＴＲ２）がオンとなる。トランジスタ（ＴＲ２）がオンとなると、出力トランジスタ（ＴＲ１）のベース電位が低下し、出力トランジスタ（ＴＲ１）のコレクタ電流を減少させる。
このように、図５に示す保護回路では、出力トランジスタ（ＴＲ１）が過電流動作状態になると、出力トランジスタ（ＴＲ１）のベース電流が減少する方向に制御され、出力トランジスタ（ＴＲ１）のコレクタ電流を一定値で制限して、出力トランジスタ（ＴＲ１）を過電流から保護している。
しかしながら、図５に示す保護回路では、出力トランジスタ（ＴＲ１）の過電流動作状態において、出力トランジスタ（ＴＲ１）のコレクタ電流がある一定の制限値で流れつづけることなる。そのため、出力トランジスタ（ＴＲ１）と、抵抗素子（Ｒ１）の発熱が大きくなるので、許容電力のより大きい部品を採用する必要がある。その結果として、部品サイズ、実装面積が大きくなり、部品コストが上昇する原因となる。
図５は、従来の電源回路の出力回路と保護回路の一例の回路構成を示す回路図である。この図５は、前述の［発明が解決しようとする課題］の欄で説明した方式１の保護回路である。
図５において、ＴＲ１、ＴＲ２とは、ｎｐｎ型のバイポーラトランジスタである。ＴＲ１は、バッファ回路を構成する出力トランジスタであり、出力トランジスタ（ＴＲ１）は、駆動電圧信号生成回路（Ｓ−ＲＦ）から出力される駆動電圧信号（ＲＦ）を電流増幅して、駆動電圧（ＶＯＵＴ）としてコレクタ（Ｃ）から出力する。即ち、出力トランジスタ（ＴＲ１）は、ベース（Ｂ）に入力される駆動電圧信号（ＲＦ）を電流増幅して、駆動電圧（ＶＯＵＴ）としてコレクタ（Ｃ）から出力する。
また、トランジスタ（ＴＲ２）と抵抗素子（Ｒ１）とは、保護回路を構成する。
図５に示す出力回路では、駆動電圧（ＶＯＵＴ）が供給されている線路が短絡（所謂、ショート）する等の理由により、出力トランジスタ（ＴＲ１）に過電流が流れる（以下、過電流動作状態という）と、抵抗素子（Ｒ１）の電圧降下が大きくなり、トランジスタ（ＴＲ２）がオンとなる。トランジスタ（ＴＲ２）がオンとなると、出力トランジスタ（ＴＲ１）のベース電位が低下し、出力トランジスタ（ＴＲ１）のコレクタ電流を減少させる。
このように、図５に示す保護回路では、出力トランジスタ（ＴＲ１）が過電流動作状態になると、出力トランジスタ（ＴＲ１）のベース電流が減少する方向に制御され、出力トランジスタ（ＴＲ１）のコレクタ電流を一定値で制限して、出力トランジスタ（ＴＲ１）を過電流から保護している。
しかしながら、図５に示す保護回路では、出力トランジスタ（ＴＲ１）の過電流動作状態において、出力トランジスタ（ＴＲ１）のコレクタ電流がある一定の制限値で流れつづけることなる。そのため、出力トランジスタ（ＴＲ１）と、抵抗素子（Ｒ１）の発熱が大きくなるので、許容電力のより大きい部品を採用する必要がある。その結果として、部品サイズ、実装面積が大きくなり、部品コストが上昇する原因となる。
［従来の電源回路の保護回路の他の例］
図６は、従来の電源回路の出力回路と保護回路の他の例の回路構成を示す回路図である。この図６は、前述の［発明が解決しようとする課題］の欄で説明した方式２の保護回路である。
図６において、ＴＲ１〜ＴＲ４は、ｎｐｎ型のバイポーラトランジスタである。ＴＲ１は、バッファ回路を構成する出力トランジスタであり、出力トランジスタ（ＴＲ１）には、駆動電圧信号生成回路（Ｓ−ＲＦ）から出力される駆動電圧信号（ＲＦ）が、出力制御トランジスタ（ＴＲ２）を介して入力される。
出力トランジスタ（ＴＲ１）は、ベース（Ｂ）に入力される駆動電圧信号を、電流増幅して、駆動電圧（ＶＯＵＴ）としてコレクタ（Ｃ）から出力する。
また、トランジスタ（ＴＲ３，ＴＲ４）と、抵抗素子（Ｒ５〜Ｒ８）と、ダイオード（Ｄ１）とは、保護回路を構成する。
図６に示す出力回路では、駆動電圧（ＶＯＵＴ）が供給されている線路が短絡（所謂、ショート）する等の理由により、出力トランジスタ（ＴＲ１）に過電流が流れ（以下、過電流動作状態という）、出力トランジスタ（ＴＲ１）のエミッタ電位が低下すると、ダイオード（Ｄ１）、抵抗素子（Ｒ５，Ｒ６）で設定した電圧値により、トランジスタ（ＴＲ３）がオフとなり、トランジスタ（ＴＲ４）のベース電位が上昇するので、トランジスタ（ＴＲ４）がオンとなる。
トランジスタ（ＴＲ４）がオンとなると、出力制御トランジスタ（ＴＲ２）がオフとなり、出力トランジスタ（ＴＲ１）がオフとなって、出力トランジスタ（ＴＲ１）を過電流から保護している。
しかしながら、図６に示す出力回路では、駆動電圧（ＶＯＵＴ）が供給されている線路の短絡等によって、出力トランジスタ（ＴＲ１）がオフとなった後で、線路の短絡等の過電流の原因が取り除かれたときの出力復帰のためには、駆動電圧信号生成回路（Ｓ−ＲＦ）から出力する駆動電圧信号（ＲＦ）をＬｏｗレベルにリセットする必要がある。
このように、図６に示す出力回路では、一時的な過電流の場合も、出力トランジスタ（ＴＲ１）がオフとなり、自動復帰することができない。
図６は、従来の電源回路の出力回路と保護回路の他の例の回路構成を示す回路図である。この図６は、前述の［発明が解決しようとする課題］の欄で説明した方式２の保護回路である。
図６において、ＴＲ１〜ＴＲ４は、ｎｐｎ型のバイポーラトランジスタである。ＴＲ１は、バッファ回路を構成する出力トランジスタであり、出力トランジスタ（ＴＲ１）には、駆動電圧信号生成回路（Ｓ−ＲＦ）から出力される駆動電圧信号（ＲＦ）が、出力制御トランジスタ（ＴＲ２）を介して入力される。
出力トランジスタ（ＴＲ１）は、ベース（Ｂ）に入力される駆動電圧信号を、電流増幅して、駆動電圧（ＶＯＵＴ）としてコレクタ（Ｃ）から出力する。
また、トランジスタ（ＴＲ３，ＴＲ４）と、抵抗素子（Ｒ５〜Ｒ８）と、ダイオード（Ｄ１）とは、保護回路を構成する。
図６に示す出力回路では、駆動電圧（ＶＯＵＴ）が供給されている線路が短絡（所謂、ショート）する等の理由により、出力トランジスタ（ＴＲ１）に過電流が流れ（以下、過電流動作状態という）、出力トランジスタ（ＴＲ１）のエミッタ電位が低下すると、ダイオード（Ｄ１）、抵抗素子（Ｒ５，Ｒ６）で設定した電圧値により、トランジスタ（ＴＲ３）がオフとなり、トランジスタ（ＴＲ４）のベース電位が上昇するので、トランジスタ（ＴＲ４）がオンとなる。
トランジスタ（ＴＲ４）がオンとなると、出力制御トランジスタ（ＴＲ２）がオフとなり、出力トランジスタ（ＴＲ１）がオフとなって、出力トランジスタ（ＴＲ１）を過電流から保護している。
しかしながら、図６に示す出力回路では、駆動電圧（ＶＯＵＴ）が供給されている線路の短絡等によって、出力トランジスタ（ＴＲ１）がオフとなった後で、線路の短絡等の過電流の原因が取り除かれたときの出力復帰のためには、駆動電圧信号生成回路（Ｓ−ＲＦ）から出力する駆動電圧信号（ＲＦ）をＬｏｗレベルにリセットする必要がある。
このように、図６に示す出力回路では、一時的な過電流の場合も、出力トランジスタ（ＴＲ１）がオフとなり、自動復帰することができない。
［本発明の電源回路の一例］
図２は、図１に示す電源回路の回路構成を示すブロック図である。
図２において、Ｓ−ＢＵは出力回路、Ｓ−ＢＰは保護バイパス回路である。本実施例では、出力回路（Ｓ−ＢＵ）に過電流が発生すると、保護バイパス回路（Ｓ−ＢＰ）が、一時的に出力回路（Ｓ−ＢＵ）をオフとして、出力回路（Ｓ−ＢＵ）を保護する。
その後、自動的に出力回路（Ｓ−ＢＵ）のオフ状態は解除されるが、過電流動作状態が続いていれば、過電流の異常が取り除かれるまで、出力回路（Ｓ−ＢＵ）のオフ→出力回路（Ｓ−ＢＵ）のオン→出力回路（Ｓ−ＢＵ）のオフ、・・・を繰り返す。これにより、過電流による部品の発熱を抑えることができ、さらに、過電流の原因が取り除かれたときには、出力回路（Ｓ−ＢＵ）は、正常動作に自動的に復帰することができる。
このように、本実施例では、過電流による保護からの自動復帰が可能でありながら、出力回路（Ｓ−ＢＵ）の保護機能を安価に構成でき、価格低減が可能である。
図２は、図１に示す電源回路の回路構成を示すブロック図である。
図２において、Ｓ−ＢＵは出力回路、Ｓ−ＢＰは保護バイパス回路である。本実施例では、出力回路（Ｓ−ＢＵ）に過電流が発生すると、保護バイパス回路（Ｓ−ＢＰ）が、一時的に出力回路（Ｓ−ＢＵ）をオフとして、出力回路（Ｓ−ＢＵ）を保護する。
その後、自動的に出力回路（Ｓ−ＢＵ）のオフ状態は解除されるが、過電流動作状態が続いていれば、過電流の異常が取り除かれるまで、出力回路（Ｓ−ＢＵ）のオフ→出力回路（Ｓ−ＢＵ）のオン→出力回路（Ｓ−ＢＵ）のオフ、・・・を繰り返す。これにより、過電流による部品の発熱を抑えることができ、さらに、過電流の原因が取り除かれたときには、出力回路（Ｓ−ＢＵ）は、正常動作に自動的に復帰することができる。
このように、本実施例では、過電流による保護からの自動復帰が可能でありながら、出力回路（Ｓ−ＢＵ）の保護機能を安価に構成でき、価格低減が可能である。
図３は、図２に示す出力回路と保護回路の回路構成を示す回路図である。
図３において、ＴＲ１，ＴＲ３は、ｎｐｎ型のバイポーラトランジスタ、ＴＲ２はｐｎｐ型のバイポーラトランジスタである。
ＴＲ１は、バッファ回路を構成する出力トランジスタであり、出力トランジスタ（ＴＲ１）は、駆動電圧信号生成回路（Ｓ−ＲＦ）から出力される駆動電圧信号（ＲＦ）を電流増幅し、駆動電圧（ＶＯＵＴ）としてコレクタ（Ｃ）から出力する。即ち、出力トランジスタ（ＴＲ１）は、ベース（Ｂ）に入力される駆動電圧信号（ＲＦ）を電流増幅して、駆動電圧（ＶＯＵＴ）としてコレクタ（Ｃ）から出力する。
本実施例において、駆動電圧信号生成回路（Ｓ−ＲＦ）で生成される駆動電圧信号（ＲＦ）とは、電流増幅される前の駆動電圧（ＶＯＵＴ）を意味する。即ち、駆動電圧（ＶＯＵＴ）は、バッファ回路を介して出力される、駆動電圧信号生成回路（Ｓ−ＲＦ）で生成される駆動電圧である。
ここで、ドレインドライバに入力される駆動電圧は、階調基準電圧と、ロジック用の電源電圧と、ロジック用の電源電圧よりも高電圧の高電圧電源電圧等があり、また、ゲートドライバに入力される駆動電圧は、薄膜トランジスタ（ＴＦＴ）をオンとするゲートオン電圧と、薄膜トランジスタ（ＴＦＴ）をオフとするゲートオフ電圧と、ロジック用の電源電圧等がある。
図３において、ＴＲ１，ＴＲ３は、ｎｐｎ型のバイポーラトランジスタ、ＴＲ２はｐｎｐ型のバイポーラトランジスタである。
ＴＲ１は、バッファ回路を構成する出力トランジスタであり、出力トランジスタ（ＴＲ１）は、駆動電圧信号生成回路（Ｓ−ＲＦ）から出力される駆動電圧信号（ＲＦ）を電流増幅し、駆動電圧（ＶＯＵＴ）としてコレクタ（Ｃ）から出力する。即ち、出力トランジスタ（ＴＲ１）は、ベース（Ｂ）に入力される駆動電圧信号（ＲＦ）を電流増幅して、駆動電圧（ＶＯＵＴ）としてコレクタ（Ｃ）から出力する。
本実施例において、駆動電圧信号生成回路（Ｓ−ＲＦ）で生成される駆動電圧信号（ＲＦ）とは、電流増幅される前の駆動電圧（ＶＯＵＴ）を意味する。即ち、駆動電圧（ＶＯＵＴ）は、バッファ回路を介して出力される、駆動電圧信号生成回路（Ｓ−ＲＦ）で生成される駆動電圧である。
ここで、ドレインドライバに入力される駆動電圧は、階調基準電圧と、ロジック用の電源電圧と、ロジック用の電源電圧よりも高電圧の高電圧電源電圧等があり、また、ゲートドライバに入力される駆動電圧は、薄膜トランジスタ（ＴＦＴ）をオンとするゲートオン電圧と、薄膜トランジスタ（ＴＦＴ）をオフとするゲートオフ電圧と、ロジック用の電源電圧等がある。
また、トランジスタ（ＴＲ２，ＴＲ３）と、抵抗素子（Ｒ４〜Ｒ６）は、保護回路を構成する。
本実施例の出力回路では、例えば、図２のＡに示すように、駆動電圧（ＶＯＵＴ）が供給されている線路が短絡（所謂、ショート）する等の理由により、出力トランジスタ（ＴＲ１）に過電流が流れる（以下、過電流動作状態という）と、抵抗素子（Ｒ２）の電圧降下が大きくなり、トランジスタ（ＴＲ２）がオンとなる。
トランジスタ（ＴＲ２）がオンとなると、抵抗素子（Ｒ４）の電圧降下が大きくなり、トランジスタ（ＴＲ３）のベース電位が上昇し、トランジスタ（ＴＲ３）がオンとなるので、出力トランジスタ（ＴＲ１）のベース電位が低下し、出力トランジスタ（ＴＲ１）がオフとなる。
出力トランジスタ（ＴＲ１）がオフとなると、抵抗素子（Ｒ２）の電圧降下がなくなるので、トランジスタ（ＴＲ２）がオフ、トランジスタ（ＴＲ３）がオフとなり、その結果、出力トランジスタ（ＴＲ１）がオンとなり、出力トランジスタ（ＴＲ１）が復帰する。
この状態で、過電流動作状態が継続しているならば、抵抗素子（Ｒ２）の電圧降下により再び出力トランジスタ（ＴＲ１）がオフとなる。
このように、図３の出力回路では、過電流動作状態の期間内に、トランジスタ（ＴＲ２）とトランジスタ（ＴＲ３）とはオン・オフを繰り返し、出力トランジスタ（ＴＲ１）を間欠動作させ、過電流動作状態から正常動作状態に移行したときに、トランジスタ（ＴＲ２）とトランジスタ（ＴＲ３）とはオフとなり、出力トランジスタ（ＴＲ１）は、自動的に正常動作に復帰する。
本実施例の出力回路では、例えば、図２のＡに示すように、駆動電圧（ＶＯＵＴ）が供給されている線路が短絡（所謂、ショート）する等の理由により、出力トランジスタ（ＴＲ１）に過電流が流れる（以下、過電流動作状態という）と、抵抗素子（Ｒ２）の電圧降下が大きくなり、トランジスタ（ＴＲ２）がオンとなる。
トランジスタ（ＴＲ２）がオンとなると、抵抗素子（Ｒ４）の電圧降下が大きくなり、トランジスタ（ＴＲ３）のベース電位が上昇し、トランジスタ（ＴＲ３）がオンとなるので、出力トランジスタ（ＴＲ１）のベース電位が低下し、出力トランジスタ（ＴＲ１）がオフとなる。
出力トランジスタ（ＴＲ１）がオフとなると、抵抗素子（Ｒ２）の電圧降下がなくなるので、トランジスタ（ＴＲ２）がオフ、トランジスタ（ＴＲ３）がオフとなり、その結果、出力トランジスタ（ＴＲ１）がオンとなり、出力トランジスタ（ＴＲ１）が復帰する。
この状態で、過電流動作状態が継続しているならば、抵抗素子（Ｒ２）の電圧降下により再び出力トランジスタ（ＴＲ１）がオフとなる。
このように、図３の出力回路では、過電流動作状態の期間内に、トランジスタ（ＴＲ２）とトランジスタ（ＴＲ３）とはオン・オフを繰り返し、出力トランジスタ（ＴＲ１）を間欠動作させ、過電流動作状態から正常動作状態に移行したときに、トランジスタ（ＴＲ２）とトランジスタ（ＴＲ３）とはオフとなり、出力トランジスタ（ＴＲ１）は、自動的に正常動作に復帰する。
以上説明したように、本実施例では、過電流動作状態が継続している期間内は、出力トランジスタ（ＴＲ１）の間欠動作により、回路保護を行い、これにより、回路部品の過電流による発熱を防いでいる。
そして、過電流動作状態から正常動作状態に移行した時には、出力トランジスタ（ＴＲ１）は自動的に正常動作に復帰することができる。このように、本実施例では、過電流動作状態のときには部品に大電流が生じない保護方式となっているため、部品の定格電力マージンを大きくする必要はなく、部品コストを低減することができる。
なお、図４に示すように、出力トランジスタ（ＴＲ１）およびトランジスタ（ＴＲ３）として、ｎｐｎ型のバイポーラトランジスタに代えて、ｐｎｐ型のバイポーラトランジスタを使用し、トランジスタ（ＴＲ３）として、ｐｎｐ型のバイポーラトランジスタに代えて、ｎｐｎ型のバイポーラトランジスタを使用することも可能である。
さらに、ＴＲ１〜ＴＲ４のバイポーラトランジスタに代えて、電界効果トランジスタなどのユニポーラトランジスタを使用することも可能である。
なお、前述の実施例では、本発明を液晶表示装置に適用した実施例について説明したが、本発明はこれに限定されるものではなく、例えば、有機ＥＬ表示装置などの他の表示装置に適用可能であることはいうまでもない。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
そして、過電流動作状態から正常動作状態に移行した時には、出力トランジスタ（ＴＲ１）は自動的に正常動作に復帰することができる。このように、本実施例では、過電流動作状態のときには部品に大電流が生じない保護方式となっているため、部品の定格電力マージンを大きくする必要はなく、部品コストを低減することができる。
なお、図４に示すように、出力トランジスタ（ＴＲ１）およびトランジスタ（ＴＲ３）として、ｎｐｎ型のバイポーラトランジスタに代えて、ｐｎｐ型のバイポーラトランジスタを使用し、トランジスタ（ＴＲ３）として、ｐｎｐ型のバイポーラトランジスタに代えて、ｎｐｎ型のバイポーラトランジスタを使用することも可能である。
さらに、ＴＲ１〜ＴＲ４のバイポーラトランジスタに代えて、電界効果トランジスタなどのユニポーラトランジスタを使用することも可能である。
なお、前述の実施例では、本発明を液晶表示装置に適用した実施例について説明したが、本発明はこれに限定されるものではなく、例えば、有機ＥＬ表示装置などの他の表示装置に適用可能であることはいうまでもない。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
２１ 液晶表示パネル
２２ ドレイン・ドライバ部
２３ ゲート・ドライバ部
２４ 表示制御回路
２５ 電源回路
ＴＲ１〜ＴＲ４ トランジスタ
Ｒ１〜Ｒ８ 抵抗素子
Ｄ１ ダイオード
Ｓ−ＢＵ 出力回路
Ｓ−ＲＦ 駆動電圧信号生成回路
Ｓ−ＢＰ 保護バイパス回路
２２ ドレイン・ドライバ部
２３ ゲート・ドライバ部
２４ 表示制御回路
２５ 電源回路
ＴＲ１〜ＴＲ４ トランジスタ
Ｒ１〜Ｒ８ 抵抗素子
Ｄ１ ダイオード
Ｓ−ＢＵ 出力回路
Ｓ−ＲＦ 駆動電圧信号生成回路
Ｓ−ＢＰ 保護バイパス回路
Claims (9)
- 駆動回路を有する表示パネルと、
前記駆動回路に駆動電圧を供給する電源回路とを備え、
前記電源回路は、駆動電圧信号を生成する駆動電圧信号生成回路と、
制御電極に、前記駆動電圧信号生成回路で生成された駆動電圧信号が入力され、第１電極から前記駆動電圧を出力する出力トランジスタと、
前記出力トランジスタの第２電極と、第１電源電圧が供給される第１電源線との間に接続される第１抵抗素子と、
第１電極が前記第１電源線に接続され、制御電極が前記出力トランジスタの第２電極に接続される第１トランジスタと、
前記第１トランジスタの第２電極と、第２電源電圧が供給される第２電源線との間に接続される第２抵抗素子と、
第２電極が前記出力トランジスタの制御電極に接続され、第１電極が前記第２電源線に接続されるとともに、制御電極が、前記第１トランジスタの第２電極に接続される第２トランジスタとを有し、
前記出力トランジスタに過電流が継続して流れている期間を過電流動作期間、前記出力トランジスタが正常に動作している期間を正常動作期間とするとき、
前記過電流動作期間内に、前記第１トランジスタと前記第２トランジスタとは、オン・オフを繰り返し、前記出力トランジスタを間欠動作させ、
前記過電流動作期間から正常動作期間に移行したときに、前記第１トランジスタと前記第２トランジスタとはオフとなり、前記出力トランジスタは自動的に正常動作に復帰することを特徴とする表示装置。 - 前記第１トランジスタの前記第２電極と前記第２電源線との間に、前記第２抵抗素子と並列に、第３抵抗素子と第４抵抗素子の直列回路が配置され、
前記第２トランジスタの制御電極は、前記第３抵抗素子と前記第４抵抗素子の接続点に接続されることを特徴とする請求項１に記載の表示装置。 - 前記電源回路は、
前記第２抵抗素子と前記第１トランジスタの第２電極との接続点と、前記第２トランジスタの制御電極と、の間に接続される第３抵抗素子と、
前記第３抵抗素子と前記第２トランジスタの制御電極との接続点と、前記第２電源線と、の間に接続される第４抵抗素子と、
をさらに有する請求項１に記載の表示装置。 - 前記出力トランジスタと、前記第１トランジスタと、前記第２トランジスタとは、バイポーラトランジスタであることを特徴とする請求項１ないし請求項３のいずれか１項に記載の表示装置。
- 前記出力トランジスタと前記第２トランジスタは、ｎｐｎ型のバイポーラトランジスタであり、
前記第１トランジスタは、ｐｎｐ型のバイポーラトランジスタであることを特徴とする請求項４に記載の表示装置。 - 前記第２電源電圧は接地電位であり、前記第１電源電圧は前記第２電源電圧より高い電位であることを特徴とする請求項５に記載の表示装置。
- 前記出力トランジスタと前記第２トランジスタは、ｐｎｐ型のバイポーラトランジスタであり、
前記第１トランジスタは、ｎｐｎ型のバイポーラトランジスタであることを特徴とする請求項４に記載の表示装置。 - 前記第１電源電圧は接地電位であり、前記第２電源電圧は前記第１電源電圧より高い電位であることを特徴とする請求項７に記載の表示装置。
- 前記表示装置は、液晶表示装置であり、
前記表示パネルは、液晶表示パネルであることを特徴とする請求項１ないし請求項８のいずれか１項に記載の表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010216374A JP5492728B2 (ja) | 2010-09-28 | 2010-09-28 | 表示装置 |
| US13/242,005 US8749937B2 (en) | 2010-09-28 | 2011-09-23 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010216374A JP5492728B2 (ja) | 2010-09-28 | 2010-09-28 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012073306A JP2012073306A (ja) | 2012-04-12 |
| JP5492728B2 true JP5492728B2 (ja) | 2014-05-14 |
Family
ID=45870436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010216374A Active JP5492728B2 (ja) | 2010-09-28 | 2010-09-28 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8749937B2 (ja) |
| JP (1) | JP5492728B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304047A (zh) * | 2015-11-19 | 2016-02-03 | 深圳市华星光电技术有限公司 | 保护电路及具有该保护电路的液晶显示器 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6252293B2 (ja) * | 2014-03-26 | 2017-12-27 | 株式会社デンソー | 半導体装置 |
| CN107527602B (zh) * | 2017-09-30 | 2019-07-16 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示面板及开关机控制电路 |
| CN109637412B (zh) | 2018-12-25 | 2020-10-30 | 惠科股份有限公司 | 显示面板的过流保护方法及显示装置 |
| CN110401170B (zh) * | 2019-06-10 | 2021-08-06 | 惠科股份有限公司 | 一种过流保护电路、过流保护电路的驱动方法及显示装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3845405A (en) * | 1973-05-24 | 1974-10-29 | Rca Corp | Composite transistor device with over current protection |
| JPS63242120A (ja) * | 1987-03-28 | 1988-10-07 | 株式会社東芝 | 電源供給回路 |
| US4893158A (en) * | 1987-06-22 | 1990-01-09 | Nissan Motor Co., Ltd. | MOSFET device |
| JPH0584140A (ja) | 1991-06-06 | 1993-04-06 | Yasunori Mori | 卓上調理容器の加熱方法及び加熱用発熱体 |
| JPH0584140U (ja) * | 1992-04-07 | 1993-11-12 | 矢崎総業株式会社 | 自動復帰型の過電流防止回路 |
| US5400206A (en) * | 1993-07-27 | 1995-03-21 | Honeywell Inc. | Short circuit and overload protection circuit which allows a predetermined number of reconnection attempts |
| JP3442942B2 (ja) * | 1996-10-08 | 2003-09-02 | シャープ株式会社 | 直流安定化電源回路の出力ドライブ回路 |
| US6313658B1 (en) * | 1998-05-22 | 2001-11-06 | Micron Technology, Inc. | Device and method for isolating a short-circuited integrated circuit (IC) from other IC's on a semiconductor wafer |
| JP2000175345A (ja) * | 1998-12-08 | 2000-06-23 | Nippon Avionics Co Ltd | 過電流保護回路装置 |
| JP2002101547A (ja) * | 2000-09-25 | 2002-04-05 | Toshiba Corp | 液晶表示装置の電源回路 |
| DE10062026A1 (de) * | 2000-12-13 | 2002-07-04 | Siemens Ag | Elektronische Schalteinrichtung |
| JP2004080087A (ja) * | 2002-08-09 | 2004-03-11 | Renesas Technology Corp | 過電流検出回路 |
| JP2004260776A (ja) * | 2003-02-28 | 2004-09-16 | Matsushita Electric Ind Co Ltd | 容量性負荷駆動回路および液晶表示装置 |
| WO2005067136A1 (ja) * | 2004-01-09 | 2005-07-21 | Rohm Co., Ltd | 電流制限回路およびモータドライブ回路 |
| WO2006016456A1 (ja) * | 2004-08-10 | 2006-02-16 | Rohm Co., Ltd | 回路の保護方法、保護回路およびそれを利用した電源装置 |
| JP4626513B2 (ja) * | 2005-12-28 | 2011-02-09 | 株式会社デンソー | ドライバ用半導体素子の過電流保護装置 |
| JP4859464B2 (ja) | 2006-01-05 | 2012-01-25 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP4752811B2 (ja) * | 2007-06-06 | 2011-08-17 | 日産自動車株式会社 | 電圧駆動型素子の駆動回路 |
| WO2010050917A1 (en) * | 2008-10-31 | 2010-05-06 | Moog Inc. | Power supplies with testable current limiters, and methods of operating same |
| JP2011078235A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ten Ltd | 過電流保護回路及び車載用表示装置 |
-
2010
- 2010-09-28 JP JP2010216374A patent/JP5492728B2/ja active Active
-
2011
- 2011-09-23 US US13/242,005 patent/US8749937B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304047A (zh) * | 2015-11-19 | 2016-02-03 | 深圳市华星光电技术有限公司 | 保护电路及具有该保护电路的液晶显示器 |
| CN105304047B (zh) * | 2015-11-19 | 2018-07-03 | 深圳市华星光电技术有限公司 | 保护电路及具有该保护电路的液晶显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8749937B2 (en) | 2014-06-10 |
| US20120075764A1 (en) | 2012-03-29 |
| JP2012073306A (ja) | 2012-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102169169B1 (ko) | 표시장치와 그 구동방법 | |
| US8379011B2 (en) | Driving device, display apparatus having the same and method of driving the display apparatus | |
| KR101373861B1 (ko) | 액정표시장치 | |
| KR101931335B1 (ko) | 액정표시장치의 레벨 시프터 | |
| KR101327491B1 (ko) | 영상표시장치의 전원전압생성회로 | |
| US8174018B2 (en) | Display device and control method of the same | |
| US8253721B2 (en) | Liquid crystal display device including source voltage generator and method of driving liquid crystal display device | |
| CN109377952B (zh) | 一种显示装置的驱动方法、显示装置和显示器 | |
| JP5492728B2 (ja) | 表示装置 | |
| CN109461415B (zh) | 一种显示面板的驱动电路和显示面板 | |
| CN101976556B (zh) | 控制栅极信号的方法及相关装置 | |
| KR20170087119A (ko) | 클럭 발생 회로, 클럭 발생 회로의 동작 방법 및 표시 장치 | |
| WO2020097988A1 (zh) | 显示装置的驱动方法及其显示装置 | |
| JP2012022160A (ja) | 液晶表示装置及び表示制御方法 | |
| JP2008241828A (ja) | 表示装置 | |
| JP3660838B2 (ja) | 液晶表示装置 | |
| JP2014203082A (ja) | 液晶表示装置 | |
| US20120169317A1 (en) | Dc-dc converter for liquid crystal display device | |
| TWI547934B (zh) | 顯示裝置 | |
| KR101127865B1 (ko) | 과전류보호회로를 구비한 액정표시장치 | |
| WO2020155217A1 (zh) | 驱动方法、显示面板和驱动电路 | |
| KR102556962B1 (ko) | 표시 장치와 그 구동방법 | |
| KR20140046930A (ko) | 리셋회로를 포함하는 액정표시장치 | |
| KR20080051828A (ko) | 정전기 차단기 및 이를 구비한 평판표시장치 | |
| JP4722562B2 (ja) | 液晶表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130306 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140303 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5492728 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |