JP5483465B2

JP5483465B2 - Computer system and power saving control method

Info

Publication number: JP5483465B2
Application number: JP2011090128A
Authority: JP
Inventors: 寿齋藤
Original assignee: NEC Computertechno Ltd
Current assignee: NEC Computertechno Ltd
Priority date: 2011-04-14
Filing date: 2011-04-14
Publication date: 2014-05-07
Anticipated expiration: 2031-04-14
Also published as: JP2012221465A

Description

本発明は、コンピュータシステム、及びコンピュータシステムにおける省電力制御方法に関する。 The present invention relates to a computer system and a power saving control method in the computer system.

コンピュータシステムでは、消費電力を抑制するために、省電力機能が搭載される。現在、ほとんどのコンピュータシステムでは、省電力動作を実現するために、ＯＳ（ＯｐｅｒａｔｉｎｇＳｙｓｔｅｍ）とハードウェア部分との間のインターフェースとして、ＡＣＰＩ（ＡｄｖａｎｃｅｄＣｏｎｆｉｇｕｒａｔｉｏｎａｎｄＰｏｗｅｒＩｎｔｅｒｆａｃｅ）規格に従う手段が採用されている。特に、プロセッサを省電力で動作させるために、ＡＣＰＩＳｐｅｃｉｆｉｃａｔｉｏｎ（Ｒｅｖｉｓｉｏｎ３．０ａ）の「８ＰｒｏｃｅｓｓｏｒＰｏｗｅｒａｎｄＰｅｒｆｏｒｍａｎｃｅＳｔａｔｅＣｏｎｆｉｇｕｒａｔｉｏｎａｎｄＣｏｎｔｒｏｌ」の章に記載されている手段が利用されている。 In a computer system, a power saving function is installed to reduce power consumption. Currently, in most computer systems, in order to realize a power saving operation, means conforming to the ACPI (Advanced Configuration and Power Interface) standard is adopted as an interface between an OS (Operating System) and a hardware part. In particular, the means described in the chapter “8 Processor Power and Performance State Configuration and Control” of ACPI Specification (Revision 3.0a) is used to operate the processor with power saving.

コンピュータシステムとして、複数のプロセッサを備えるマルチプロセッサシステムが知られている。マルチプロセッサシステムにおいても、上述のように、ＡＣＰＩ規格を利用して、省電力機能が実現される。 As a computer system, a multiprocessor system including a plurality of processors is known. Also in the multiprocessor system, as described above, the power saving function is realized by using the ACPI standard.

図１は、コンピュータシステムにおける省電力動作を概念的に示す図である。コンピュータシステムにおいては、ハードウェア部分１０１（ハードウェア及びファームウェア）上において、ＯＳ（ＯｐｅｒａｔｉｎｇＳｙｓｔｅｍ）１０２が動作する。また、ＯＳ１０２上においては、ＡＰＩ（ＡｐｐｌｉｃａｔｉｏｎＰｒｏｇｒａｍＩｎｔｅｒｆａｃｅ）１０５を介して、ＳＭＳ（ＳｙｓｔｅｍＭａｎａｇｅｍｅｎｔＳｏｆｔｗａｒｅ）１０３が動作する。ハードウェア部分１０１には、プロセッサの電力を制御するためのプロセッサ電力制御手段１０６が設けられる。ＯＳ１０２は、プロセッサ電力制御手段１０７を有している。また、ＯＳ１０２又はＳＭＳ１０３は、プロセッサ状態監視手段１０８を有している。プロセッサ電力制御手段１０６及びプロセッサ電力制御手段１０７は、ＡＣＰＩ規格に規定される機能により、プロセッサの省電力動作を実現する。 FIG. 1 is a diagram conceptually illustrating a power saving operation in a computer system. In the computer system, an OS (Operating System) 102 operates on a hardware portion 101 (hardware and firmware). On the OS 102, an SMS (System Management Software) 103 operates via an API (Application Program Interface) 105. The hardware portion 101 is provided with processor power control means 106 for controlling the power of the processor. The OS 102 has processor power control means 107. In addition, the OS 102 or the SMS 103 has a processor state monitoring unit 108. The processor power control unit 106 and the processor power control unit 107 realize a power saving operation of the processor by a function defined in the ACPI standard.

図１に示されるコンピュータシステムにおいては、ＯＳ１０２又はＳＭＳ１０３が、プロセッサ状態監視手段１０８により、プロセッサの動作状態を監視し、省電力モードに移行するか否かを決定する。省電力モードに移行する場合、ＯＳ１０２において、プロセッサ電力制御手段１０７が、どの状態（ステート）でプロセッサを動作させるかを決定する。そして、プロセッサ電力制御手段１０７は、ＡＣＰＩ１０４を介して、決定された状態でプロセッサが動作するように、ハードウェア部分１０１を制御する。ハードウェア部分１０１では、プロセッサ電力制御手段１０６により、決定された状態で動作するように、プロセッサが制御される。 In the computer system shown in FIG. 1, the OS 102 or the SMS 103 monitors the operation state of the processor by the processor state monitoring unit 108 and determines whether or not to shift to the power saving mode. When shifting to the power saving mode, the processor power control unit 107 determines in which state (state) the processor is to be operated in the OS 102. Then, the processor power control unit 107 controls the hardware portion 101 through the ACPI 104 so that the processor operates in the determined state. In the hardware part 101, the processor is controlled by the processor power control means 106 so as to operate in the determined state.

尚、省電力動作に関連する技術として、特許文献１（特開２００５−１８６６２号公報）には、パワーマネージメントシステムが開示されている。特許文献１には、マルチタスクのシステムにおいて、全てのプログラムが休止状態であることを知る手段と、ＣＰＵ＿Ｉｄｌｅの発生割合を計測する手段と、マルチタスクシステムであっても、ＣＰＵ＿Ｉｄｌｅの発生頻度から各プログラムの処理終了を認識する手段と、プログラムが動作していないときは、周辺デバイスへの電源供給を停止し、または、ＣＰＵクロックを停止又は低下させる手段を有する点が記載されている。 As a technique related to the power saving operation, Japanese Patent Application Laid-Open No. 2005-18662 discloses a power management system. Patent Document 1 discloses that in a multitask system, a means for knowing that all programs are in a dormant state, a means for measuring the occurrence rate of CPU_Idle, and even in a multitask system, the frequency of occurrence of CPU_Idle It is described that there are means for recognizing the end of processing of a program and means for stopping power supply to a peripheral device or stopping or lowering a CPU clock when the program is not operating.

他の関連技術として、特許文献２（特開２０１０−２５０７９２号公報）には、節電電子装置が開示されている。この節電電子装置においては、ＡＣＰＩのＳ３状態などのメモリサスペンド状態にあるとき、サウスブリッジチップとＳＩＯチップの電源を強制的に切断し、電力を節減する点が開示されている。 As another related technique, Patent Document 2 (Japanese Unexamined Patent Application Publication No. 2010-250792) discloses a power saving electronic device. In this power-saving electronic device, it is disclosed that, when in a memory suspend state such as the ACPI S3 state, the south bridge chip and the SIO chip are forcibly turned off to save power.

更に他の関連技術として、特許文献３（特開２００８−１６５８０３号公報）には、ブレードサーバ管理システムが開示されている。基板管理制御器（ＢａｓｅｂｏａｒｄＭａｎａｇｅｍｅｎｔＣｏｎｔｒｏｌｌｅｒ：ＢＭＣ）がブレードサーバの動作パラメータを監視制御し、各ブレードのオン、オフ、電源管理の制御を提供する点が記載されている。 As another related technique, a blade server management system is disclosed in Patent Document 3 (Japanese Patent Laid-Open No. 2008-165803). It is described that a board management controller (BMC) monitors and controls the operation parameters of the blade server and provides on / off and power management control of each blade.

特開２００５−１８６６２号公報JP 2005-18662 A 特開２０１０−２５０７９２号公報JP 2010-250792 A 特開２００８−１６５８０３号公報JP 2008-165803 A

図１に示したように、ＡＣＰＩ規格を利用してプロセッサの省電力制御機能を実現する場合には、以下の課題がある。 As shown in FIG. 1, there are the following problems when the power saving control function of the processor is realized using the ACPI standard.

まず、ＯＳ１０２は、プロセッサ電力制御手段１０７を実現するために、ＡＣＰＩに規定される機能を有していなければならない。ＡＣＰＩ規格では、プロセッサの動作状態として、Ｃ０ステート（ＰｒｏｃｅｓｓｏｒＰｏｗｅｒＳｔａｔｅＣ０）、Ｃ１ステート（ＰｒｏｃｅｓｓｏｒＰｏｗｅｒＳｔａｔｅＣ１）、Ｃ２ステート（ＰｒｏｃｅｓｓｏｒＰｏｗｅｒＳｔａｔｅＣ２）、Ｃ３ステート（ＰｒｏｃｅｓｓｏｒＰｏｗｅｒＳｔａｔｅＣ３）、及びＰｘステート（ＰｒｏｃｅｓｓｏｒＰｅｒｆｏｒｍａｎｃｅＳｔａｔｅＰｘ）などが規定されている。従って、ＯＳ１０２は、これらＡＣＰＩ規格によって規定される動作状態でプロセッサを制御することができるような機能を有していなければならない。ＡＣＰＩ規格では、ＯＳ１０２に対し、ステートＣ０及びステートＣ１でプロセッサを制御することができるような機能をサポートしていることが義務付けられている。従って、殆どの場合、ＯＳ１０２は、ステートＣ０及びステートＣ１に関する機能をサポートしている。しかしながら、しかし、Ｃ２ステート、Ｃ３ステート、及びＰｘステートなどは、ＡＣＰＩ規格においてオプションとして規定されている。また、Ｃ２ステート、Ｃ４ステート、及びＰｘステートでプロセッサを動作させるためには、プロセッサがこれらのステートで動作するような機能をサポートしている必要がある。そのため、殆どの場合、ＯＳ１０２は、Ｃ２ステート、Ｃ３ステート、及びＰｘステートに関する機能をサポートしていない。 First, the OS 102 must have a function defined by ACPI in order to realize the processor power control unit 107. In the ACPI standard, the processor operating states include C0 state (Processor Power State C0), C1 state (Processor Power State C1), C2 state (Processor Power State C2), C3 state (Processor Power State C3), and Px state ( (Processor Performance State Px) is defined. Therefore, the OS 102 must have a function capable of controlling the processor in an operation state defined by these ACPI standards. In the ACPI standard, the OS 102 is required to support a function that can control the processor in the state C0 and the state C1. Therefore, in most cases, the OS 102 supports functions related to the state C0 and the state C1. However, the C2 state, the C3 state, the Px state, and the like are defined as options in the ACPI standard. Further, in order to operate the processor in the C2 state, the C4 state, and the Px state, it is necessary to support a function that allows the processor to operate in these states. Therefore, in most cases, the OS 102 does not support functions related to the C2 state, the C3 state, and the Px state.

すなわち、殆どの場合、ＯＳ１０２は、ステートＣ０及びステートＣ１によって、プロセッサの省電力動作を実現する。ステートＣ０では、プロセッサが、通常状態で動作する。ステートＣ１では、プロセッサにおいて命令の実行が停止される。プロセッサの動作状態がステートＣ１になるように制御されたとしても、プロセッサの命令実行が停止されるだけであり、プロセッサ自身の電源がオフ状態にされるわけではない。従って、省電力効果は、低い。 That is, in most cases, the OS 102 realizes the power saving operation of the processor by the state C0 and the state C1. In state C0, the processor operates in a normal state. In state C1, execution of the instruction is stopped in the processor. Even if the operation state of the processor is controlled to be in the state C1, the instruction execution of the processor is only stopped, and the power supply of the processor itself is not turned off. Therefore, the power saving effect is low.

また、ＡＣＰＩ規格を利用する場合、ＯＳ１０２又はＳＭＳ１０３は、プロセッサ状態監視手段１０８を備えてなければならない。すなわち、ＯＳ１０２又はＳＭＳ１０３が、プロセッサの状態を監視する機能を有していなければならない。コンピュータシステムにおいては、ＯＳ１０２又はＳＭ１０３が、プロセッサの状態を監視する機能を有していない場合もある。そのような場合、プロセッサの省電力制御機能を実現することができない。 Further, when the ACPI standard is used, the OS 102 or the SMS 103 must include a processor state monitoring unit 108. In other words, the OS 102 or the SMS 103 must have a function of monitoring the processor state. In the computer system, the OS 102 or SM 103 may not have a function of monitoring the state of the processor. In such a case, the power saving control function of the processor cannot be realized.

従って、本発明の課題は、ＯＳやＳＭＳの仕様に関わらず、プロセッサの省電力制御機能を実現することができる、コンピュータシステム、及び省電力制御方法を提供することにある。 Accordingly, an object of the present invention is to provide a computer system and a power saving control method capable of realizing a power saving control function of a processor regardless of the specifications of the OS and the SMS.

尚、引用文献１乃至３のいずれにおいても、ＯＳやＳＭＳの仕様に関わらずプロセッサの省電力制御機能を実現する点については、触れられていない。 In any of the cited documents 1 to 3, the point of realizing the power saving control function of the processor is not mentioned regardless of the specifications of the OS and SMS.

本発明に係るコンピュータシステムは、複数のプロセッサと、前記複数のプロセッサに対応して設けられ、対応する前記各プロセッサに電源電圧を供給する、複数の電源制御回路と、複数の処理を前記複数のプロセッサに分散させて処理させるＯＳ（ＯｐｅｒａｔｉｎｇＳｙｓｔｅｍ）を記憶する、メモリと、前記複数の電源制御回路の動作を制御する、ＢＭＣ（ＢａｓｅＭａｎａｇｅｍｅｎｔＣｏｎｔｒｏｌｌｅｒ）とを具備する。前記ＢＭＣは、前記各プロセッサにおける消費電力に関連する情報を電力情報として取得する、監視部と、前記電力情報に基づいて、前記複数のプロセッサ全体において、処理性能が維持され、消費電力が低減されるように、前記各プロセッサを動作させるか否かを決定し、決定結果を示す最適化情報を生成する最適化部と、前記最適化情報に基づいて、前記各プロセッサを前記ＯＳの配下から切り離す旨、又は、前記各プロセッサを前記ＯＳの配下に組み込む旨を示す割り込み要求を生成し、前記割り込み要求を前記ＯＳに通知する、プラグアンドプレイ部とを備える。前記ＯＳは、前記割り込み要求に従って、前記各プロセッサを、配下に組み込み、又は、配下から切り離す。前記プラグアンドプレイ部は、前記各プロセッサが組み込まれた後、又は前記各プロセッサが切り離された後に、前記各プロセッサに対する電源電圧の供給が開始又は停止されるように、前記複数の電源制御回路の動作を制御する。 A computer system according to the present invention includes a plurality of processors, a plurality of power supply control circuits that are provided corresponding to the plurality of processors, and supply a power supply voltage to the corresponding processors, and a plurality of processes. A memory for storing an OS (Operating System) to be distributed to the processor and a memory, and a BMC (Base Management Controller) for controlling operations of the plurality of power supply control circuits are provided. The BMC acquires information related to power consumption in each processor as power information, and based on the power information, the processing performance is maintained and power consumption is reduced in the plurality of processors as a whole. As described above, it is determined whether or not each processor is to be operated, and an optimization unit that generates optimization information indicating the determination result, and each processor is separated from the OS under control based on the optimization information Or a plug-and-play unit that generates an interrupt request indicating that the respective processors are to be incorporated under the OS and notifies the OS of the interrupt request. In accordance with the interrupt request, the OS incorporates or separates the processors from the subordinates. The plug-and-play unit includes the plurality of power supply control circuits so that supply of power supply voltage to each processor is started or stopped after each processor is incorporated or after each processor is disconnected. Control the behavior.

本発明に係る省電力制御方法は、複数のプロセッサと、前記複数のプロセッサに対応して設けられ、対応する前記各プロセッサに電源電圧を供給する、複数の電源制御回路と、複数の処理を前記複数のプロセッサに分散させて処理させるＯＳ（ＯｐｅｒａｔｉｎｇＳｙｓｔｅｍ）を記憶する、メモリと、前記複数の電源制御回路の動作を制御する、ＢＭＣ（ＢａｓｅＭａｎａｇｅｍｅｎｔＣｏｎｔｒｏｌｌｅｒ）とを具備するコンピュータシステムにおける省電力制御方法である。この省電力制御方法は、前記ＢＭＣが、前記各プロセッサにおける消費電力に関連する情報を電力情報として取得するステップと、前記ＢＭＣが、前記電力情報に基づいて、前記複数のプロセッサ全体において、処理性能が維持され、消費電力が低減されるように、前記各プロセッサを動作させるか否かを決定し、決定結果を示す最適化情報を生成するステップと、前記ＢＭＣが、前記最適化情報に基づいて、前記各プロセッサを前記ＯＳの配下から切り離す旨、又は、前記各プロセッサを前記ＯＳの配下に組み込む旨を示す割り込み要求を生成し、前記割り込み要求を前記ＯＳに通知するステップと、前記ＯＳが、前記割り込み要求に従って、前記各プロセッサを、配下に組み込み、又は、配下から切り離すステップと、前記ＢＭＣが、前記各プロセッサが組み込まれた後、又は前記各プロセッサが切り離された後に、前記各プロセッサに対する電源電圧の供給が開始又は停止されるように、前記複数の電源制御回路の動作を制御するステップとを具備する。 The power saving control method according to the present invention includes a plurality of processors, a plurality of power supply control circuits that are provided corresponding to the plurality of processors and supply a power supply voltage to the corresponding processors, and a plurality of processes. A power saving control method in a computer system including a memory that stores an OS (Operating System) to be distributed to a plurality of processors, and a BMC (Base Management Controller) that controls operations of the plurality of power supply control circuits. It is. In the power saving control method, the BMC obtains information related to power consumption in each processor as power information, and the BMC performs processing performance in the whole of the plurality of processors based on the power information. In order to maintain power and reduce power consumption, determining whether to operate each of the processors, generating optimization information indicating the determination result, and the BMC based on the optimization information Generating an interrupt request indicating that each of the processors is disconnected from the OS, or incorporating each of the processors under the OS, and notifying the OS of the interrupt request; and In accordance with the interrupt request, each of the processors is incorporated into or subordinated to the subordinate, and the BMC Controlling operation of the plurality of power supply control circuits so that supply of power supply voltage to each processor is started or stopped after each processor is incorporated or after each processor is disconnected. To do.

本発明の課題は、ＯＳやＳＭＳの仕様に関わらず、プロセッサの省電力制御機能を実現することができる、コンピュータシステム、及び省電力制御方法が提供される。 An object of the present invention is to provide a computer system and a power saving control method capable of realizing a power saving control function of a processor regardless of the specifications of the OS and the SMS.

コンピュータシステムにおける省電力動作を概念的に示す図である。It is a figure which shows notionally the power saving operation | movement in a computer system. 実施形態に係るコンピュータシステムの機能構成を概略的に示す概念図である。It is a conceptual diagram which shows roughly the function structure of the computer system which concerns on embodiment. 実施形態に係るコンピュータシステムを示すブロック図である。It is a block diagram which shows the computer system which concerns on embodiment. ＢＭＣの機能構成を示す概略図である。It is the schematic which shows the function structure of BMC. 性能テーブルの一例を示す概念図である。It is a conceptual diagram which shows an example of a performance table. コンピュータシステムの動作方法を示すフローチャートである。It is a flowchart which shows the operating method of a computer system.

以下に、図面を参照しつつ、本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

まず、本実施形態に係るコンピュータシステム１について、概略的に説明する。 First, the computer system 1 according to the present embodiment will be schematically described.

図２は、本実施形態に係るコンピュータシステム１の機能構成を概略的に示す概念図である。尚、本実施形態に係るコンピュータシステム１は、複数のプロセッサを備えるマルチプロセッサコンピュータシステムであるものとする。 FIG. 2 is a conceptual diagram schematically showing a functional configuration of the computer system 1 according to the present embodiment. Note that the computer system 1 according to the present embodiment is a multiprocessor computer system including a plurality of processors.

図２に示されるように、コンピュータシステム１では、ハードウェア部分２上において、ＯＳ３が動作する。ＯＳ３は、複数のプロセッサにより実行される。また、ＯＳ３上において、ＳＭＳ４（システムマネジメントソフトウェア）が動作する。 As shown in FIG. 2, in the computer system 1, the OS 3 operates on the hardware part 2. The OS 3 is executed by a plurality of processors. Moreover, SMS4 (system management software) operates on OS3.

ハードウェア部分２は、ハードウェア及びファームウェアによって構成される部分であり、監視部７、最適化部６、及びプラグアンドプレイ部５を備えている。監視部７は、複数のプロセッサそれぞれにおける消費電力に関する情報（電力情報）を取得（監視）する機能を有している。最適化部６は、電力情報に基づいて、コンピュータシステム１の全体における電力パフォーマンスの最適解を解き、電源をオン又はオフに変更するプロセッサを特定する機能を有している。プラグアンドプレイ部５は、最適化部６において得られた結果に基づいて、特定したプロセッサの電源をオン又はオフにする機能を有している。 The hardware part 2 is a part configured by hardware and firmware, and includes a monitoring unit 7, an optimization unit 6, and a plug and play unit 5. The monitoring unit 7 has a function of acquiring (monitoring) information (power information) related to power consumption in each of the plurality of processors. The optimization unit 6 has a function of solving the optimal solution of the power performance in the entire computer system 1 based on the power information and specifying the processor that changes the power supply to ON or OFF. The plug and play unit 5 has a function of turning on or off the power supply of the identified processor based on the result obtained in the optimization unit 6.

一方、ＯＳ３は、プラグアンドプレイ部８を備えている。プラグアンドプレイ部８は、特定のプロセッサをＯＳ３の配下に組み込む機能（オンラインにする機能）、及び、特定のプロセッサをＯＳ３の配下から切り離す機能（オフラインにする機能）を有している。これらの機能は、ＡＣＰＩにより規定されるプラグアンドプレイ（ＰｌｕｇａｎｄＰｌａｙ）機能である。 On the other hand, the OS 3 includes a plug and play unit 8. The plug and play unit 8 has a function of incorporating a specific processor under the control of the OS 3 (a function of bringing online), and a function of disconnecting the specific processor from the control of the OS 3 (a function of setting offline). These functions are plug and play functions defined by ACPI.

本実施形態に係るコンピュータシステム１では、ハードウェア部分２において、監視部７が、複数のプロセッサの各々状態を監視し、電力情報を取得する。そして、最適化部６が、電力情報に基づいて、電力パフォーマンスの最適解を解き、電源をオン又はオフに変更するべきプロセッサを特定する。プラグアンドプレイ部５は、最適化部６において特定されたプロセッサをオフライン又はオンラインにする旨を示す割り込み要求を生成し、ＯＳ３に通知する。ＯＳ３は、割り込み要求を受け付けると、プラグアンドプレイ部８により、特定されたプロセッサをオフライン又はオンラインにする。その後、ハードウェア部分２において、プラグアンドプレイ部５が、特定されたプロセッサの電源をオン又はオフに変更する。 In the computer system 1 according to the present embodiment, in the hardware part 2, the monitoring unit 7 monitors the state of each of the plurality of processors and acquires power information. Then, the optimization unit 6 solves the optimal solution of the power performance based on the power information, and specifies the processor that should be turned on or off. The plug-and-play unit 5 generates an interrupt request indicating that the processor specified by the optimization unit 6 is offline or online, and notifies the OS 3 of the interrupt request. When the OS 3 accepts the interrupt request, the plug-and-play unit 8 brings the identified processor offline or online. Thereafter, in the hardware part 2, the plug and play unit 5 changes the power supply of the identified processor to ON or OFF.

上述のような動作方法により、複数のプロセッサが、最適化部６において最適化された状態で動作し、消費電力が抑制される。本実施形態によれば、ＯＳ３は、ＡＣＰＩにおいて規定されるプラグアンドプレイ機能さえサポートしていればよく、ＡＣＰＩに規定される電力制御機能（ステートＣ０、Ｃ１、Ｃ２、Ｃ３、Ｐｘ）などをサポートしている必要はない。すなわち、ＯＳ３やＳＭＳ４の仕様にさほど依存することなく、プロセッサに対する省電力制御を実現することができる。また、動作する必要がないプロセッサの電源はオフにされるため、ＡＣＰＩに規定されるステートＣ１とは異なり、複数のプロセッサにおいて消費される電力量を大きく減らすことができる。 With the operation method as described above, a plurality of processors operate in a state optimized in the optimization unit 6, and power consumption is suppressed. According to the present embodiment, the OS 3 only needs to support the plug and play function defined in ACPI, and supports the power control function (states C0, C1, C2, C3, Px) defined in ACPI. You don't have to. That is, power saving control for the processor can be realized without much depending on the specifications of the OS 3 and the SMS 4. In addition, since the power of the processor that does not need to operate is turned off, unlike the state C1 defined in ACPI, the amount of power consumed in a plurality of processors can be greatly reduced.

続いて、本実施形態に係るコンピュータシステム１について、詳細に説明する。 Next, the computer system 1 according to the present embodiment will be described in detail.

図３は、本実施形態に係るコンピュータシステム１を示すブロック図である。図３に示されるように、コンピュータシステム１は、複数のプロセッサ９−１〜９−３、複数の電源制御回路１０−１〜１０−３、ホストブリッジ１２、メモリ１３、ＩＯブリッジ１４、複数のＩＯデバイス１５、及びＢＭＣ（管理コントローラ；ＢａｓｅＭａｎａｇｅｍｅｎｔＣｏｎｔｒｏｌｌｅｒ）１１を備えている。 FIG. 3 is a block diagram showing the computer system 1 according to the present embodiment. As shown in FIG. 3, the computer system 1 includes a plurality of processors 9-1 to 9-3, a plurality of power supply control circuits 10-1 to 10-3, a host bridge 12, a memory 13, an IO bridge 14, a plurality of An IO device 15 and a BMC (Base Management Controller) 11 are provided.

ホストブリッジ１２は、複数のプロセッサ９−１〜９−３、メモリ１３、及びＩＯブリッジ１４に接続されている。ＩＯブリッジ１４の配下には、複数のＩＯデバイス１５が接続されている。ホストブリッジ１２は、複数のプロセッサ９−１〜９−３、メモリ１３、及び複数のＩＯデバイス間におけるデータの転送を制御する機能を有している。ＩＯブリッジ１４は、ホストブリッジ１２と複数のＩＯデバイス１５との間におけるデータの転送を制御する。複数のＩＯデバイス１５は、ネットワークデバイス、ＤＩＳＫデバイス等であり、コンピュータシステム１を周辺装置と接続するために用いられる。 The host bridge 12 is connected to a plurality of processors 9-1 to 9-3, a memory 13, and an IO bridge 14. A plurality of IO devices 15 are connected under the IO bridge 14. The host bridge 12 has a function of controlling data transfer between the plurality of processors 9-1 to 9-3, the memory 13, and the plurality of IO devices. The IO bridge 14 controls data transfer between the host bridge 12 and the plurality of IO devices 15. The plurality of IO devices 15 are network devices, DISK devices, and the like, and are used to connect the computer system 1 to peripheral devices.

メモリ１３には、ＯＳ及びＳＭＳが格納されている。既述のように、ＯＳは、複数のプロセッサ９−１〜９−３によって実行される。ＯＳは、複数の処理を複数のプロセッサ９−１〜９−３に分散させ、実行する。ＳＭＳは、ＯＳ上で動作する。また、既述のように、ＯＳは、ＡＣＰＩに規定されるプラグアンドプレイ機能をサポートしている。 The memory 13 stores an OS and SMS. As described above, the OS is executed by the plurality of processors 9-1 to 9-3. The OS distributes and executes a plurality of processes among a plurality of processors 9-1 to 9-3. SMS runs on the OS. As described above, the OS supports the plug and play function defined in ACPI.

複数のプロセッサ９−１〜９−３の各々には、温度を計測し、温度データを生成する温度モニタが設けられている。 Each of the plurality of processors 9-1 to 9-3 is provided with a temperature monitor that measures temperature and generates temperature data.

複数の電源制御回路１０−１〜１０−３は、複数のプロセッサ９−１〜９−３に対応して設けられている。複数の電源制御回路１０の各々は、対応するプロセッサの電源として機能する。各電源制御回路１０には、電流モニタが設けられている。電流モニタは、対応するプロセッサ９における消費電流を計測し、電流データを生成する。 The plurality of power supply control circuits 10-1 to 10-3 are provided corresponding to the plurality of processors 9-1 to 9-3. Each of the plurality of power supply control circuits 10 functions as a power supply for the corresponding processor. Each power supply control circuit 10 is provided with a current monitor. The current monitor measures current consumption in the corresponding processor 9 and generates current data.

ＢＭＣ１１は、コンピュータシステム１に含まれる主要なハードウェア部品（複数のプロセッサ９−１〜９−３、ホストブリッジ１２、ＩＯブリッジ１４等）を管理し、制御するために設けられている。ＢＭＣ１１は、管理バス１６を介して、プロセッサ９−１〜９−３、ホストブリッジ１２、ＩＯブリッジ１４、および複数の電源制御回路１０−１〜１０−３に接続されている。 The BMC 11 is provided for managing and controlling main hardware components (a plurality of processors 9-1 to 9-3, a host bridge 12, an IO bridge 14, and the like) included in the computer system 1. The BMC 11 is connected to the processors 9-1 to 9-3, the host bridge 12, the IO bridge 14, and the plurality of power supply control circuits 10-1 to 10-3 via the management bus 16.

図４は、本発明に関連するＢＭＣ１１の機能構成を示す概略図である。図４に示されるように、ＢＭＣ１１は、監視部７、最適化部６、及びプラグアンドプレイ部５を有している。 FIG. 4 is a schematic diagram showing a functional configuration of the BMC 11 related to the present invention. As illustrated in FIG. 4, the BMC 11 includes a monitoring unit 7, an optimization unit 6, and a plug and play unit 5.

監視部７は、各プロセッサ９の状態を監視する部分である。具体的には、監視部７は、各プロセッサにおける消費電流及び温度を監視する。すなわち、監視部７は、管理バス１６を介して、各プロセッサ９に設けられた温度モニタから、温度データを取得する。また、監視部７は、管理バス１６を介して、各電源制御回路１０に設けられた電流モニタから、電流データを取得する。監視部７は、温度データ及び電流データを、電力情報として、最適化部６に通知する。 The monitoring unit 7 is a part that monitors the state of each processor 9. Specifically, the monitoring unit 7 monitors current consumption and temperature in each processor. That is, the monitoring unit 7 acquires temperature data from a temperature monitor provided in each processor 9 via the management bus 16. Further, the monitoring unit 7 acquires current data from a current monitor provided in each power supply control circuit 10 via the management bus 16. The monitoring unit 7 notifies the optimization unit 6 of the temperature data and current data as power information.

最適化部６は、電力情報に基づいて、コンピュータシステム１における電力パフォーマンスの最適解を解き、電源をオン又はオフに変更するべきプロセッサを、特定プロセッサとして特定する。特定プロセッサの特定手法については、特に限定されるものではないが、例えば次のような手法を採用することができる。最適化部６は、予め設定された性能テーブルを保持している。図５は、性能テーブルの一例を示す概念図である。図５に示されるように、性能テーブルは、各プロセッサ１０について、消費電流、温度、及び性能の対応関係を示している。最適化部６は、性能テーブルを参照し、電力情報に基づいて、現在複数のプロセッサ９−１〜９−３が有している性能を認識する。そして、最適化部６は、認識した現在の性能が維持できる条件のうちで、消費電流が最小となるような条件を特定する。更に、最適化部６は、特定した条件において、電源をオン又はオフに変更するべきプロセッサが存在する場合には、そのプロセッサを特定プロセッサとして特定する。 The optimization unit 6 solves the optimal solution of the power performance in the computer system 1 based on the power information, and specifies the processor whose power is to be turned on or off as the specific processor. The method for specifying the specific processor is not particularly limited. For example, the following method can be employed. The optimization unit 6 holds a preset performance table. FIG. 5 is a conceptual diagram illustrating an example of a performance table. As shown in FIG. 5, the performance table shows the correspondence between current consumption, temperature, and performance for each processor 10. The optimization unit 6 refers to the performance table and recognizes the performance of the plurality of processors 9-1 to 9-3 currently based on the power information. Then, the optimization unit 6 specifies a condition that minimizes the current consumption among the conditions under which the recognized current performance can be maintained. Further, when there is a processor whose power is to be turned on or off under the specified condition, the optimization unit 6 specifies the processor as the specific processor.

プラグアンドプレイ部５は、ＡＣＰＩに規定されるプラグアンドプレイ機能を有している。すなわち、プラグアンドプレイ部５は、特定プロセッサをオンライン（ＯＳの配下に組み込む）又はオフライン（ＯＳの配下から切り離す）旨を示す割り込み要求を生成し、ＯＳに通知する機能を有している。また、プラグアンドプレイ部５は、ＯＳによって特定プロセッサがオフライン又はオンラインに変更された後に、特定プロセッサに対する電源がオフ又はオンにされるように、特定プロセッサに対応する電源制御回路１０の動作を制御する。 The plug and play unit 5 has a plug and play function defined by ACPI. That is, the plug-and-play unit 5 has a function of generating an interrupt request indicating that a specific processor is online (incorporated under the OS) or offline (disconnected from the OS) and notifying the OS. The plug and play unit 5 controls the operation of the power control circuit 10 corresponding to the specific processor so that the power to the specific processor is turned off or on after the specific processor is changed to offline or online by the OS. To do.

続いて、本実施形態に係るコンピュータシステム１の動作方法について説明する。図６は、コンピュータシステム１の動作方法を示すフローチャートである。 Subsequently, an operation method of the computer system 1 according to the present embodiment will be described. FIG. 6 is a flowchart showing an operation method of the computer system 1.

ステップＳ１：プロセッサ状態の監視
ＢＭＣ１１では、監視部７が、定期的に、全てのプロセッサの消費電流及び温度を監視する。すなわち、監視部７は、管理バス１６を介して、各電源制御回路１０−１から、電流データを取得する。また、監視部７は、管理バス１６を介して、各プロセッサ９から、温度データを取得する。監視部７は、電流データ及び温度データを、電力情報として、最適化部６に通知する。 Step S1: Monitor Processor Status In the BMC 11, the monitoring unit 7 periodically monitors the current consumption and temperature of all processors. That is, the monitoring unit 7 acquires current data from each power supply control circuit 10-1 via the management bus 16. The monitoring unit 7 acquires temperature data from each processor 9 via the management bus 16. The monitoring unit 7 notifies the optimization unit 6 of current data and temperature data as power information.

ステップＳ２：電力パフォーマンス最適解の算出
次いで、ＢＭＣ１１において、最適化部６が、電力情報に基づいて、コンピュータシステム１における電力パフォーマンスを分析し、コンピュータシステムの性能が維持されたまま電力パフォーマンスが最良となるような条件（消費電流が最小となるような条件）を算出する。 Step S2: Calculation of Optimal Power Performance Solution Next, in the BMC 11, the optimization unit 6 analyzes the power performance in the computer system 1 based on the power information, and determines that the power performance is the best while maintaining the performance of the computer system. The following conditions (conditions that minimize current consumption) are calculated.

ステップＳ３：プロセッサの電源をＯＮ又はＯＦＦに変更？
次いで、最適化部６により、電源をオン又はオフにするべきプロセッサが存在するか否かが判定され、存在する場合には、当該プロセッサが特定プロセッサとして特定される。例えば、全てのプロセッサが平均的に動作している場合、１／３のプロセッサの電源をオフに変更し、残り２／３のプロセッサに処理を集中させることにより、コンピュータシステム１全体における処理性能を維持したまま、消費電力を抑制できることがある。このような場合には、最適化部６により、１／３のプロセッサが、電源をオフにするべき特定プロセッサとして特定される。最適化部６は、特定プロセッサを示す情報を、最適化情報として、プラグアンドプレイ部５に通知する。 Step S3: Change the processor power to ON or OFF?
Next, the optimization unit 6 determines whether or not there is a processor whose power is to be turned on or off. If there is, the processor is identified as a specific processor. For example, when all the processors are operating on average, the processing performance of the entire computer system 1 is improved by turning off the power of 1/3 processors and concentrating the processing on the remaining 2/3 processors. In some cases, the power consumption can be suppressed while maintaining. In such a case, the optimization unit 6 identifies 1/3 of the processors as specific processors that should be powered off. The optimization unit 6 notifies the plug-and-play unit 5 of information indicating the specific processor as optimization information.

ステップＳ４；ＯＳにオンラインｏｒオフライン指示
次いで、ＢＭＣ１１において、プラグアンドプレイ部５が、特定プロセッサがオフライン又はオンラインにされるように、割り込み要求を生成し、ＯＳに通知する。割り込み要求は、ＡＣＰＩに規定されているＳＣＩ（ＳｙｓｔｅｍＣｏｎｔｒｏｌＩｎｔｅｒｒｕｐｔ）に従って、通知される。 Step S4: Online or offline instruction to the OS Next, in the BMC 11, the plug and play unit 5 generates an interrupt request and notifies the OS so that the specific processor is offline or online. The interrupt request is notified in accordance with SCI (System Control Interrupt) defined in ACPI.

ステップＳ５；ＯＳがプロセッサをオフライン又はオンラインに変更
ＯＳは、ＳＣＩによる割り込み要求を受け付けると、プラグアンドプレイ部８により、特定プロセッサをオフライン又はオンラインに変更する。その後、ＯＳは、処理が完了した旨をＢＭＣ１１に通知する。 Step S5: The OS changes the processor to offline or online When the OS receives an interrupt request by SCI, the OS changes the specific processor to offline or online by the plug and play unit 8. Thereafter, the OS notifies the BMC 11 that the processing has been completed.

ステップＳ６；特定プロセッサの電源をオン又はオフ
ＢＭＣ１１では、ＯＳから処理が完了した旨の通知を受け取ると、プラグアンドプレイ部５により、特定プロセッサの電源を、オン又はオフに変更する。具体的には、プラグアンドプレイ部５は、管理バス１６を介して、特定プロセッサに対応する電源制御回路１０に対して、指示を送る。 Step S6: Turning On or Off the Power of the Specific Processor When the BMC 11 receives a notification that the processing is completed from the OS, the plug and play unit 5 changes the power of the specific processor to on or off. Specifically, the plug and play unit 5 sends an instruction to the power supply control circuit 10 corresponding to the specific processor via the management bus 16.

以上説明したように、本実施形態によれば、最適化部６により、コンピュータシステム１全体における処理性能が維持されたまま消費電力が低減されるように、特定プロセッサが特定される。例えば、あるプロセッサの電源をオフに変更することにより、性能を維持したまま消費電力を抑制できる場合には、最適化部６によって、そのプロセッサが電源をオフにするべきプロセッサであると特定される。そして、ＯＳにより特定プロセッサがオフラインにされ、ＢＭＣ１１により特定プロセッサの電源がオフ状態に変更される。逆に、電源がオフ状態であるプロセッサをオン状態にすることにより、性能を維持したまま省電力化が図れる場合には、その特定プロセッサの電源がオンにされ、ＯＳの配下に組み込まれる。すなわち、特定プロセッサの電源をオン又はオフにすることにより、省電力化を図ることができる。ＡＣＰＩでサポートが必須になっているステートＣ０及びステートＣ１によって省電力制御を実現する場合よりも、より大きな省電力効果を得ることができる。 As described above, according to the present embodiment, the optimization unit 6 identifies the specific processor so that the power consumption is reduced while the processing performance of the entire computer system 1 is maintained. For example, when power consumption can be suppressed while maintaining performance by changing the power supply of a certain processor to OFF, the optimization unit 6 identifies the processor as a processor whose power should be turned off. . Then, the specific processor is taken offline by the OS, and the power of the specific processor is changed to the off state by the BMC 11. On the other hand, when power saving can be achieved while maintaining the performance by turning on the processor whose power is off, the power of the specific processor is turned on and incorporated under the OS. That is, power saving can be achieved by turning on or off the power of the specific processor. A greater power saving effect can be obtained than in the case where power saving control is realized by the state C0 and the state C1 in which support is essential in ACPI.

また、本実施形態では、ＯＳが、プロセッサに対してＡＣＰＩで規定されているプラグアンドプレイ機能をサポートしてさえいれば、ＯＳ又はＳＭＳがプロセッサの省電力制御に関する機能をサポートしているか否かにかかわらず、プロセッサを省電力で動作するように制御することが可能である。 Further, in this embodiment, as long as the OS supports the plug and play function defined by ACPI for the processor, whether or not the OS or SMS supports the function related to the power saving control of the processor. Regardless of this, it is possible to control the processor to operate with power saving.

本発明は、マルチプロセッサシステムであり、且つ、ハードウェア部品を管理・制御するＢＭＣが搭載されたコンピュータシステムにおいて適用することができ、ＡＣＰＩにより規定されているプラグアンドプレイ機能をプロセッサに対してサポートしているＯＳが動作するコンピュータシステムに適用できる。 The present invention is a multiprocessor system and can be applied to a computer system equipped with a BMC for managing and controlling hardware components, and supports a plug-and-play function defined by ACPI for a processor. The present invention can be applied to a computer system that runs a running OS.

１コンピュータシステム
２サーバ
３ＯＳ
４ＳＭＳ
５プラグアンドプレイ部
６最適化部
７監視部
８プラグアンドプレイ部
９（９−１〜９−３）プロセッサ
１０電源制御回路
１１ＢＭＣ
１２ホストブリッジ
１３メモリ
１４Ｉ／Ｏブリッジ
１５Ｉ／Ｏデバイス
１６管理バス
１７ＡＣＰＩ
１８ＡＰＩ
１０１サーバ
１０２ＯＳ
１０３ＳＭＳ
１０４ＡＣＰＩ
１０５ＡＰＩ
１０６プロセッサ電力制御手段
１０７プロセッサ電力制御手段
１０８プロセッサ状態監視手段 1 Computer system 2 Server 3 OS
4 SMS
DESCRIPTION OF SYMBOLS 5 Plug and play part 6 Optimization part 7 Monitoring part 8 Plug and play part 9 (9-1 to 9-3) Processor 10 Power supply control circuit 11 BMC
12 Host Bridge 13 Memory 14 I / O Bridge 15 I / O Device 16 Management Bus 17 ACPI
18 API
101 server 102 OS
103 SMS
104 ACPI
105 API
106 processor power control means 107 processor power control means 108 processor state monitoring means

Claims

Multiple processors,
A plurality of power supply control circuits provided corresponding to the plurality of processors and supplying a power supply voltage to the corresponding processors;
A memory for storing an OS (Operating System) for distributing a plurality of processes to the plurality of processors;
BMC (Base Management Controller) for controlling operations of the plurality of power supply control circuits;
Comprising
The BMC is
A monitoring unit for acquiring information related to power consumption in each of the processors as power information;
Based on the power information, the condition that the processing performance is maintained and the power consumption is reduced is identified in the plurality of processors as a whole, and the processor whose power is to be turned on or off is identified based on the identification result. And an optimization unit that generates optimization information indicating the specific processor;
Based on the optimization information, an interrupt request is generated indicating that the specific processor is to be disconnected from the OS, or that the specific processor is to be incorporated under the OS, and the interrupt request is notified to the OS. With a plug and play section,
In accordance with the interrupt request, the OS incorporates or separates the specific processor from the subordinate,
The plug and play unit is configured to start or stop the supply of power supply voltage to the specific processor after the specific processor is incorporated or after the specific processor is disconnected. A computer system that controls operations.

A computer system according to claim 1, comprising:
Each processor is provided with a temperature monitor that measures temperature in each processor and generates temperature data.
Each power supply control circuit is provided with a current monitor that measures current consumption in each corresponding processor and generates current consumption data.
The monitoring unit acquires information including the temperature data and the current consumption data as the power information ,
The optimization unit refers to a preset performance table indicating a correspondence relationship between current consumption, temperature, and performance for each of the processors, and the plurality of processors are based on the temperature data and the current consumption data. There is a processor that recognizes the performance it has, identifies the conditions that minimize power consumption among the conditions that can maintain the recognized current performance, and changes the power on or off under the specified conditions If so, the computer system identifies the processor as the particular processor .

A plurality of processors, a plurality of power supply control circuits that are provided corresponding to the plurality of processors and supply a power supply voltage to the corresponding processors, and an OS that distributes a plurality of processes to the plurality of processors. A power saving control method in a computer system comprising: a memory for storing (Operating System); and a BMC (Base Management Controller) for controlling operations of the plurality of power supply control circuits,
The BMC acquiring information related to power consumption in each of the processors as power information;
Based on the power information, the BMC should identify a condition in which processing performance is maintained and power consumption is reduced in the plurality of processors as a whole, and the power supply should be turned on or off based on the identification result. Identifying a processor as a specific processor and generating optimization information indicating the specific processor;
Based on the optimization information, the BMC generates an interrupt request indicating that the specific processor is disconnected from the OS, or the specific processor is included in the OS, and the interrupt request is transmitted to the OS. Notifying the OS,
The OS incorporates or disconnects the specific processor from the subordinate according to the interrupt request;
The BMC controls the operations of the plurality of power supply control circuits so that the supply of power supply voltage to the specific processor is started or stopped after the specific processor is incorporated or the specific processor is disconnected. And steps to
A power saving control method comprising:

A power saving control method for a computer system according to claim 3,
Furthermore,
Each processor measuring temperature in each processor and generating temperature data;
Each power supply control circuit measures current consumption in each corresponding processor and generates current consumption data;
Comprising
The step of acquiring as the power information includes the step of acquiring information including the temperature data and the consumption current data as the power information ,
The step of generating the optimization information refers to a preset performance table showing a correspondence relationship between current consumption, temperature, and performance for each of the processors, and based on the temperature data and the current consumption data, Recognize the performance of multiple processors, identify conditions that minimize power consumption among conditions that can maintain the recognized current performance, and turn the power on or off under the specified conditions A power saving control method comprising the step of specifying the processor as the specific processor when there is a processor to be processed.