JP5467579B2 - 半導体複合装置の製造方法 - Google Patents
半導体複合装置の製造方法 Download PDFInfo
- Publication number
- JP5467579B2 JP5467579B2 JP2010126203A JP2010126203A JP5467579B2 JP 5467579 B2 JP5467579 B2 JP 5467579B2 JP 2010126203 A JP2010126203 A JP 2010126203A JP 2010126203 A JP2010126203 A JP 2010126203A JP 5467579 B2 JP5467579 B2 JP 5467579B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- layer
- semiconductor thin
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Led Devices (AREA)
Description
第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、金属層を設けた第2の基板に接合してなる半導体複合装置の製造方法において、
前記半導体薄膜の接合領域は、GaAsを含む層から成り、
前記金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
前記金属層の表面に1−10nmの金属酸化物層を設ける工程と、
前記金属酸化物層と前記金属酸化物層の表面に形成された水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と、
を含むことを特徴とする。
第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、第2の基板上に接合してなる半導体複合装置の製造方法において、
前記半導体薄膜の第2の基板側表面に第1の金属層を設ける工程と、
前記第2の基板の前記半導体薄膜側に第2の金属層を設ける工程と、
前記第1及び第2の金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
前記第1及び第2の金属層の表面にそれぞれ1−10nmの金属酸化物層を設ける工程と、
前記金属酸化物層と前記金属酸化物層の表面に形成された水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と、
を含むことを特徴とする。
第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、第2の基板上に接合してなる半導体複合装置の製造方法において、
前記半導体薄膜の第2の基板側表面に第1の金属層を設ける工程と、
前記第1の金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
前記第2の基板は、Si基板であり、
前記第1の金属層の表面に1−10nmの金属酸化物層を設ける工程と、
前記金属酸化物層と前記金属酸化物層の表面に形成された水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と、
を含むことを特徴とする。
第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、第2の基板上に接合してなる半導体複合装置の製造方法において、
前記半導体薄膜と前記第2の基板のうちの少なくとも一方に金属層を形成する工程と、
前記半導体薄膜の接合領域は、GaAsを含む層から成り、
前記金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
前記第2の基板は、Si基板であり、
前記金属層の表面に1−10nmの金属酸化物層を形成する工程と、
前記金属酸化物層の表面に水の層を形成する工程と、
前記金属酸化物層と前記金属酸化物層の表面に形成された前記水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と
を含むことを特徴とする。
図1は、本発明の実施の形態1における第1の基板及び半導体薄膜を示す模式図である。図1において、第1の基板101は、例えばSi基板であり、この第1の基板101の上には金属層102を設ける。この金属層102は、単層の金属層もしくはいくつかの金属を積層した金属層である。金属酸化物層103は、金属層102の元素を含む金属酸化物層および第2の材料からなる半導体薄膜104の元素を含む金属酸化物層である。半導体薄膜104は、例えば、III−V族元素から構成される化合物半導体薄膜であり、半導体エピタキシャル層の単層または積層である。金属酸化物層103は、金属層側に金属元素を含む金属酸化物層を、また、半導体薄膜側に半導体薄膜を構成する元素を含む金属酸化物層を有している。
図5は、実施の形態2における第1の基板及び半導体薄膜を示す模式図である。基板101は、例えばSi基板であり、このSi基板101の上に金属層102を形成し、更に、金属層102の表面には、金属層102の金属酸化物層103を形成する。半導体薄膜104のコンタクト層下に設けた金属層501の下面には、金属酸化物層502を形成する。実施の形態1との相違点は、半導体薄膜104側にも金属/金属酸化物層を設けた点である。
図7は、実施の形態3における第1の基板及び半導体薄膜を示す模式図である。実施の形態3が、実施の形態1と異なる点は、半導体薄膜104側に金属層501/金属酸化物層502を設けたことである。図7において、異種基板101は、例えばSi基板である。図8は、図7に示す形態のものに対して、シンター(例えば500℃/10分)を実施した後のボンディング界面付近の状態を模式的に示す。金属層の金属元素が金属酸化物層内を拡散し、基板との間で金属化合物710が形成されている。
Claims (4)
- 第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、金属層を設けた第2の基板に接合してなる半導体複合装置の製造方法において、
前記半導体薄膜の接合領域は、GaAsを含む層から成り、
前記金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
前記金属層の表面に1−10nmの金属酸化物層を設ける工程と、
前記金属酸化物層と前記金属酸化物層の表面に形成された水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と、
を含むことを特徴とする半導体複合装置の製造方法。 - 第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、第2の基板上に接合してなる半導体複合装置の製造方法において、
前記半導体薄膜の第2の基板側表面に第1の金属層を設ける工程と、
前記第2の基板の前記半導体薄膜側に第2の金属層を設ける工程と、
前記第1及び第2の金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
前記第1及び第2の金属層の表面にそれぞれ1−10nmの金属酸化物層を設ける工程と、
前記金属酸化物層と前記金属酸化物層の表面に形成された水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と、
を含むことを特徴とする半導体複合装置の製造方法。 - 第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、第2の基板上に接合してなる半導体複合装置の製造方法において、
前記半導体薄膜の第2の基板側表面に第1の金属層を設ける工程と、
前記第1の金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
前記第2の基板は、Si基板であり、
前記第1の金属層の表面に1−10nmの金属酸化物層を設ける工程と、
前記金属酸化物層と前記金属酸化物層の表面に形成された水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と、
を含むことを特徴とする半導体複合装置の製造方法。 - 第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、第2の基板上に接合してなる半導体複合装置の製造方法において、
前記半導体薄膜と前記第2の基板のうちの少なくとも一方に金属層を形成する工程と、
前記半導体薄膜の接合領域は、GaAsを含む層から成り、
前記金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
前記第2の基板は、Si基板であり、
前記金属層の表面に1−10nmの金属酸化物層を形成する工程と、
前記金属酸化物層の表面に水の層を形成する工程と、
前記金属酸化物層と前記金属酸化物層の表面に形成された前記水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と
を含むことを特徴とする半導体複合装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010126203A JP5467579B2 (ja) | 2010-06-01 | 2010-06-01 | 半導体複合装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010126203A JP5467579B2 (ja) | 2010-06-01 | 2010-06-01 | 半導体複合装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004266834A Division JP2006082260A (ja) | 2004-09-14 | 2004-09-14 | 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したledヘッド及びこのledヘッドを用いた画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010212732A JP2010212732A (ja) | 2010-09-24 |
JP5467579B2 true JP5467579B2 (ja) | 2014-04-09 |
Family
ID=42972516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010126203A Expired - Fee Related JP5467579B2 (ja) | 2010-06-01 | 2010-06-01 | 半導体複合装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5467579B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61182217A (ja) | 1985-02-08 | 1986-08-14 | Toshiba Corp | ウエハ接着方法 |
US5473192A (en) | 1993-05-04 | 1995-12-05 | Motorola, Inc. | Unitary silicon die module |
JPH0957892A (ja) | 1995-08-24 | 1997-03-04 | Mitsui Toatsu Chem Inc | 透明導電性積層体 |
JP2002111052A (ja) | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体発光素子及びその製造方法 |
JP2004179641A (ja) * | 2002-11-11 | 2004-06-24 | Oki Data Corp | 半導体装置、光プリントヘッド、及び画像形成装置 |
JP2006082260A (ja) * | 2004-09-14 | 2006-03-30 | Oki Data Corp | 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したledヘッド及びこのledヘッドを用いた画像形成装置 |
-
2010
- 2010-06-01 JP JP2010126203A patent/JP5467579B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010212732A (ja) | 2010-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4906256B2 (ja) | 半導体複合装置の製造方法 | |
JP5599916B2 (ja) | 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置 | |
JP5415191B2 (ja) | 半導体複合装置、光プリントヘッド、及び画像形成装置 | |
JP4636501B2 (ja) | 半導体装置、プリントヘッド及び画像形成装置 | |
JP5132725B2 (ja) | 半導体装置の製造方法 | |
JP4326889B2 (ja) | 半導体装置、ledプリントヘッド、画像形成装置、及び半導体装置の製造方法 | |
US7811841B2 (en) | Semiconductor composite device, method for manufacturing the semiconductor composite device, LED head that employs the semiconductor composite device, and image forming apparatus that employs the LED head | |
EP2272677A2 (en) | Semiconductor device, optical print head and image forming apparatus | |
JP2019029473A (ja) | 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置 | |
JP4326884B2 (ja) | 半導体装置、ledヘッド、及び画像形成装置 | |
JP4663357B2 (ja) | 半導体装置 | |
JP2004179646A (ja) | 半導体複合装置、光プリントヘッド、及び画像形成装置 | |
JP4731949B2 (ja) | 半導体装置、ledヘッド、及びこれを用いた画像形成装置 | |
JP5467579B2 (ja) | 半導体複合装置の製造方法 | |
JP2013211355A (ja) | 3端子発光素子、3端子発光素子アレイ、プリントヘッドおよび画像形成装置 | |
JP2017084992A (ja) | 半導体複合装置、光プリントヘッド及び画像形成装置 | |
JP4662798B2 (ja) | 半導体複合装置、プリントヘッド、及び画像形成装置 | |
JP4916120B2 (ja) | 半導体複合装置、半導体複合装置の製造方法、ledヘッド、及び画像形成装置 | |
JP2010034100A (ja) | 半導体装置、プリントヘッド及び画像形成装置 | |
JP5008264B2 (ja) | 半導体装置、ledヘッド及びそれを用いた画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130426 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130517 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20131010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5467579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |