JP5462897B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5462897B2 JP5462897B2 JP2012011680A JP2012011680A JP5462897B2 JP 5462897 B2 JP5462897 B2 JP 5462897B2 JP 2012011680 A JP2012011680 A JP 2012011680A JP 2012011680 A JP2012011680 A JP 2012011680A JP 5462897 B2 JP5462897 B2 JP 5462897B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- amorphous
- amorphous film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
従来から、半導体装置に係る技術分野においては、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する所謂チャージトラップ型の不揮発性メモリデバイス(フラッシュメモリ)が知られている。 Conventionally, in the technical field related to semiconductor devices, a so-called charge trap type having a laminated structure in which a tunnel oxide film, a charge trap film, a blocking oxide film, and a gate electrode are formed in this order from the lower side on a silicon substrate. Non-volatile memory devices (flash memories) are known.
このようなチャージトラップ型の不揮発性メモリデバイスとしては、SONOS構造(ポリシリコン膜、SiO2(アモルファス)膜、SiN膜、SiO2膜、シリコン基板の積層構造)、SANOS構造(ポリシリコン膜、Al2O3(結晶質)膜、SiN膜、SiO2膜、シリコン基板の積層構造)、TANOS構造(TaN膜、Al2O3(結晶質)膜、TaN膜、SiO2膜、シリコン基板の積層構造)、MANOS構造(金属膜、Al2O3(結晶質)膜、TaN膜、SiO2膜、シリコン基板の積層構造)等の構造を有するものが知られている。 Such charge trap type nonvolatile memory devices include SONOS structure (polysilicon film, SiO 2 (amorphous) film, SiN film, SiO 2 film, laminated structure of silicon substrate), SANOS structure (polysilicon film, Al 2 O 3 (crystalline) film, SiN film, SiO 2 film, laminated structure of silicon substrate), TANOS structure (TaN film, Al 2 O 3 (crystalline) film, TaN film, SiO 2 film, laminated structure of silicon substrate) Structures), MANOS structures (metal films, Al 2 O 3 (crystalline) films, TaN films, SiO 2 films, laminated structures of silicon substrates) and the like are known.
上記のように、従来のチャージトラップ型の不揮発性メモリデバイスでは、ブロッキング酸化膜として、SiO2(アモルファス)膜、Al2O3(結晶質)膜、又は、高誘電率膜(HfO2膜(結晶質)等)が使用されている(例えば、特許文献1、特許文献2、特許文献3参照。)。
As described above, in the conventional charge trap type nonvolatile memory device, as a blocking oxide film, an SiO 2 (amorphous) film, an Al 2 O 3 (crystalline) film, or a high dielectric constant film (HfO 2 film ( (See, for example,
上記のように、ブロッキング酸化膜として、SiO2(アモルファス)膜を使用した場合、シリコン基板側から電荷トラップ膜にホールを注入してデータの消去を行う際に、ゲート電極側から電子による書き込みが起こり、消去側のウィンドウ特性が悪化するという課題があった。 As described above, when a SiO 2 (amorphous) film is used as the blocking oxide film, when data is erased by injecting holes into the charge trapping film from the silicon substrate side, writing by electrons from the gate electrode side is performed. As a result, there is a problem that the window characteristics on the erase side deteriorate.
一方、ブロッキング酸化膜として、Al2O3(結晶質)膜、又は高誘電率膜(HfO2膜(結晶質)等)を使用した場合、結晶化することによって膜中にホールトラップが形成されるため、消去側のウィンドウ特性は改善される。しかしながら、結晶化することによって膜中にリークパスが形成されるため、電荷トラップ膜からの電子のリークが発生し、リテンション特性が悪化するという課題があった。 On the other hand, when an Al 2 O 3 (crystalline) film or a high dielectric constant film (HfO 2 film (crystalline)) is used as the blocking oxide film, hole traps are formed in the film by crystallization. Therefore, the window characteristic on the erase side is improved. However, since a leakage path is formed in the film by crystallization, electron leakage from the charge trapping film occurs, and there is a problem that the retention characteristic is deteriorated.
本発明は、上記従来の事情に対処してなされたもので、ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置の製造方法を提供しようとするものである。 The present invention has been made in view of the above-described conventional circumstances, and an object of the present invention is to provide a method of manufacturing a semiconductor device capable of simultaneously improving the window characteristics and the retention characteristics.
本発明の半導体装置の製造方法の一態様は、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング酸化膜、ゲート電極が、下側からこの順で形成された積層構造を有する半導体装置を製造する方法であって、前記ブロッキング酸化膜を形成する工程が、前記チャージトラップ膜上に第1アモルファス膜を形成する第1アモルファス膜形成工程と、前記第1アモルファス膜上に当該第1アモルファス膜より結晶化され難い第2アモルファス膜を形成する第2アモルファス膜形成工程と、前記第1アモルファス膜が結晶化され、かつ、前記第2アモルファス膜が結晶化されない温度に加熱して、前記第1アモルファス膜を結晶化する加熱工程とを具備し、前記第1アモルファス膜形成工程と、前記第2アモルファス膜形成工程と、前記加熱工程とを同一の処理容器内で連続的に行うことを特徴とする。 One aspect of the method for manufacturing the semiconductor device of the present invention, on a silicon substrate, a tunnel oxide film, a charge trap film, blocking oxide film, a gate electrode, a semiconductor device having a laminated structure formed in this order from the bottom side In the manufacturing method, the step of forming the blocking oxide film includes a first amorphous film forming step of forming a first amorphous film on the charge trap film, and the first amorphous film on the first amorphous film. A second amorphous film forming step of forming a second amorphous film that is less likely to be crystallized; and heating to a temperature at which the first amorphous film is crystallized and the second amorphous film is not crystallized. A heating step for crystallizing the amorphous film, and the first amorphous film forming step and the second amorphous film forming step. Characterized by continuously carrying out the said heating step in the same process vessel.
本発明によれば、ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor device which can aim at the improvement of a window characteristic and the improvement of a retention characteristic simultaneously can be provided.
以下、本発明の詳細を、図面を参照して実施形態について説明する。図1は、本発明の一実施形態に係る半導体装置(チャージトラップ型の不揮発性メモリデバイス(フラッシュメモリ))の要部構成を拡大して模式的に示すものである。同図に示すように、本実施形態の半導体装置100は、シリコン基板110上に、トンネル酸化膜111、チャージトラップ膜112、ブロッキング酸化膜113、ゲート電極114が、下側からこの順で形成された積層構造を有する。
Hereinafter, details of the present invention will be described with reference to the drawings. FIG. 1 schematically shows an enlarged main part configuration of a semiconductor device (charge trap type nonvolatile memory device (flash memory)) according to an embodiment of the present invention. As shown in the figure, in the
上記トンネル酸化膜111は、シリコン酸化膜(SiO2膜)から構成されており、チャージトラップ膜112は、シリコン窒化膜(SiN膜)から構成されている。
The
また、ブロッキング酸化膜113は、2層構造となっており、チャージトラップ膜112側に形成された結晶質膜113aと、ゲート電極114側に形成されたアモルファス膜(非晶質膜)113bとから構成されている。この結晶質膜113aとしては、例えば、結晶化したアルミナ膜(Al2O3膜)、又は結晶化した高誘電率膜(High−k膜)、例えば、HfO2、ZrO2、Ta2O5、Y2O3、ランタノイド系酸化物等から構成することができる。また、アモルファス膜113bとしては、例えば、HTO(高温酸化)膜(SiO2膜)、アルミニウムシリケート膜、アモルファス−Al2O3膜、Al2O3−SiO2ラミネート膜等から構成することができる。
The blocking oxide film 113 has a two-layer structure, and is composed of a
また、ゲート電極114は、ポリシリコン膜、TaN膜、金属膜等から構成することができる。
The
図2、図3は、縦軸を容量(C(F/cm2))、横軸をゲート電圧Vg(V)として、アモルファス膜(アモルファス−Al2O3膜)及び結晶質膜(結晶質−Al2O3膜)のウィンドウ特性を調べた結果示すものである。なお、図2,3において、四角形のマークのプロットがイニシャル、円形のマークのプロットがプログラム(書き込み)、三角形
のプロットがイレース(消去)を示している。図3に示すように、結晶質膜をブロッキング酸化膜113として使用した場合、図2に示すアモルファス膜の場合(ΔV=3.4V)に比べ、消去(Erase)側のウィンドウ特性が改善され、ウィンドウ特性が、ΔV=8.2Vと良好になる。これは、結晶化により膜中にホールトラップが形成されるためである。
2 and 3, the vertical axis represents capacitance (C (F / cm 2 )) and the horizontal axis represents gate voltage Vg (V), and an amorphous film (amorphous-Al 2 O 3 film) and a crystalline film (crystalline) This shows the results of examining the window characteristics of the (-Al 2 O 3 film). In FIGS. 2 and 3, the square mark plot indicates initial, the circular mark plot indicates program (write), and the triangle plot indicates erase (erase). As shown in FIG. 3, when the crystalline film is used as the blocking oxide film 113, the window characteristic on the erase side is improved compared to the case of the amorphous film shown in FIG. 2 (ΔV = 3.4V), The window characteristic becomes good at ΔV = 8.2V. This is because hole traps are formed in the film by crystallization.
一方、図4は、縦軸をΔVFB(V)、横軸をリテンションタイム(s)として、アモルファス膜(アモルファス−Al2O3膜)(図中円形のマークのプロットで示す。)及び結晶質膜(結晶質−Al2O3膜)(図中三角形のマークのプロットで示す。)のリテンション特性を調べた結果示すものである。同図に示すように、アモルファス膜の場合良好なリテンション特性を示すが、結晶質膜の場合、チャージトラップ膜112からの電子の抜けが発生し、リテンション特性が悪化する。
On the other hand, in FIG. 4, the vertical axis is ΔVFB (V) and the horizontal axis is the retention time (s), and an amorphous film (amorphous-Al 2 O 3 film) (shown by a circular mark in the figure) and crystalline It shows the result of examining the retention characteristics of the film (crystalline-Al 2 O 3 film) (indicated by a triangular mark in the figure). As shown in the figure, the amorphous film shows good retention characteristics. However, in the case of a crystalline film, electrons escape from the
以上のとおり、ブロッキング酸化膜113としてアモルファス膜を用いると、リテンション特性は良好となるが、ウィンドウ特性が悪化する。一方、ブロッキング酸化膜113として結晶質膜を用いると、ウィンドウ特性は良好となるが、リテンション特性は悪化する。このため、本実施形態では、ウィンドウ特性が良好となる結晶質膜113aをチャージトラップ膜112側に設け、リテンション特性を高めることのできるアモルファス膜113bをゲート電極114側に形成した2層構造のブロッキング酸化膜113とすることにより、ウィンドウ特性と、リテンション特性の双方が良好な半導体装置を得られるようにした。
As described above, when an amorphous film is used as the blocking oxide film 113, the retention characteristic is improved, but the window characteristic is deteriorated. On the other hand, when a crystalline film is used as the blocking oxide film 113, the window characteristic is improved, but the retention characteristic is deteriorated. For this reason, in the present embodiment, a
なお、上記実施形態では、ブロッキング酸化膜113を、結晶質膜113aとアモルファス膜113bの2層構造としたが、ブロッキング酸化膜113を、チャージトラップ膜112側が結晶質で、ゲート電極114側に向かうに従って徐々にアモルファスとなる構造の膜を使用することもできる。
In the above embodiment, the blocking oxide film 113 has a two-layer structure of the
次に、上記構成の半導体装置の製造方法について説明する。図5は、本発明の半導体装置の製造方法の一実施形態に用いる半導体装置の製造装置(成膜装置)の縦断面概略構成を示す図であり、図6は、横断面概略構成(加熱手段は省略)を示す図である。 Next, a method for manufacturing the semiconductor device having the above configuration will be described. FIG. 5 is a diagram showing a schematic vertical cross-sectional configuration of a semiconductor device manufacturing apparatus (film forming apparatus) used in an embodiment of a semiconductor device manufacturing method of the present invention, and FIG. 6 is a cross-sectional schematic configuration (heating means). Is omitted).
図5に示すように、プラズマを形成することができるこの成膜装置2は、下端が開口された有天井の円筒体状の処理容器4を有している。この処理容器4の全体は、例えば石英により形成されており、この処理容器4内の天井には、石英製の天井板6が設けられて封止されている。また、この処理容器4の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド8がOリング等のシール部材10を介して連結されている。
As shown in FIG. 5, the
上記処理容器4の下端は、上記マニホールド8によって支持されており、このマニホールド8の下方より多数枚の被処理体としての半導体ウエハWを多段に載置した保持手段としての石英製のウエハボート12が昇降可能に挿脱自在になされている。本実施例の場合において、このウエハボート12の支柱12Aには、例えば50〜100枚程度の直径が300mmのウエハWを略等ピッチで多段に支持できるようになっている。
The lower end of the processing vessel 4 is supported by the
このウエハボート12は、石英製の保温筒14を介してテーブル16上に載置されており、このテーブル16は、マニホールド8の下端開口部を開閉する例えばステンレススチール製の蓋部18を貫通する回転軸20上に支持されている。そして、この回転軸20の貫通部には、例えば磁性流体シール22が介設され、この回転軸20を気密にシールしつつ回転可能に支持している。また、蓋部18の周辺部とマニホールド8の下端部には、例えばOリング等よりなるシール部材24が介設されており、処理容器4内のシール性を保持している。
The wafer boat 12 is placed on a table 16 via a quartz heat insulating cylinder 14, and the table 16 penetrates a
上記した回転軸20は、例えばボートエレベータ等の昇降機構(図示せず)に支持されたアーム26の先端に取り付けられており、ウエハボート12及び蓋部18等を一体的に昇降して処理容器4内へ挿脱できるようになっている。
The rotating shaft 20 is attached to the tip of an
マニホールド8には、処理容器4内の方へプラズマ化される支援ガスを供給する支援ガス供給手段28と、原料ガスを供給する原料ガス供給手段30と、パージガスとして不活性ガス、例えばN2ガスを供給するパージガス供給手段32とが設けられる。具体的には、上記支援ガス供給手段28は、上記マニホールド8の側壁を内側へ貫通して上方向へ屈曲されて延びる石英管よりなる支援ガス分散ノズル34を有している。この支援ガス分散ノズル34には、その長さ方向に沿って複数(多数)のガス噴射孔34Aが所定の間隔を隔てて形成されており、各ガス噴射孔34Aから水平方向に向けて略均一に支援ガスを噴射できるようになっている。
The
また同様に上記原料ガス供給手段30も、上記マニホールド8の側壁を内側へ貫通して上方向へ屈曲されて延びる石英管よりなる原料ガス分散ノズル36を有している。図6に示すように、上記原料ガス分散ノズル36は2本設けられている。各原料ガス分散ノズル36には、その長さ方向に沿って複数(多数)のガス噴射孔36Aが所定の間隔を隔てて形成されており、各ガス噴射孔36Aから水平方向に向けて略均一に原料ガスを噴射できるようになっている。同様に上記パージガス供給手段32は、上記マニホールド8の側壁を貫通して設けたガスノズル38を有している。上記各ノズル34、36、38には、それぞれのガス通路42、44、46が接続されている。
Similarly, the source gas supply means 30 also has a source
各ガス通路42、44、46には、それぞれ開閉弁42A、44A、46A及びマスフローコントローラのような流量制御器42B、44B、46Bが介設されており、支援ガス、原料ガス及び不活性ガスをそれぞれ流量制御しつつ供給できるようになっている。これらの各ガスの供給、供給停止、ガス流量の制御及び後述する高周波のオン・オフ制御等は例えばマイクロコンピュータ等よりなる制御手段48により行われる。そして、この制御手段48は、この成膜装置2の全体の動作も制御する。またこの制御手段48は、上記各種ガスの供給や供給停止の制御、高周波のオン・オフ制御及び装置全体の動作を制御するためのプログラムを記憶する例えばフロッピディスクやフラッシュメモリ等の記憶媒体49を有している。
The
上記処理容器4の側壁の一部には、その高さ方向に沿ってプラズマを発生させて支援ガスを活性化させる活性化手段50が形成されるとともに、この活性化手段50に対向する処理容器4の反対側には、この内部雰囲気を真空排気するために処理容器4の側壁を、例えば上下方向へ削りとることによって形成した細長い排気口52が設けられている。具体的には、上記活性化手段50は、上記処理容器4の側壁を上下方向に沿って所定の幅で削りとることによって上下に細長い開口54を形成し、この開口54をその外側より覆うようにして断面凹部状になされた上下に細長い例えば石英製のプラズマ区画壁56を容器外壁に気密に溶接接合することにより形成されている。これにより、この処理容器4の側壁の一部を凹部状に外側へ窪ませることにより一側が処理容器4内へ開口されて連通された活性化手段50が一体的に形成されることになる。すなわちプラズマ区画壁56の内部空間は、上記処理容器4内に一体的に連通された状態となっている。上記開口54は、ウエハボート12に保持されている全てのウエハWを高さ方向においてカバーできるように上下方向に十分に長く形成されている。
An activation means 50 is formed on a part of the side wall of the processing container 4 to generate plasma along the height direction thereof to activate the support gas, and the processing container facing the activation means 50 is formed. On the opposite side of 4, an
上記プラズマ区画壁56の両側壁の外側面には、その長さ方向(上下方向)に沿って互いに対向するようにして細長い一対のプラズマ電極58が設けられるとともに、このプラズマ電極58にはプラズマ発生用の高周波電源60が給電ライン62を介して接続されており、上記プラズマ電極58に例えば13.56MHzの高周波電圧を印加することによりプラズマを発生し得るようになっている。尚、この高周波電圧の周波数は13.56MHzに限定されず、他の周波数、例えば400kHz等を用いてもよい。上記処理容器4内を上方向に延びていく支援ガス分散ノズル34は途中で処理容器4の半径方向外方へ屈曲されて、上記プラズマ区画壁56内の一番奥(処理容器4の中心より一番離れた部分)に位置され、この一番奥の部分に沿って上方に向けて起立させて設けられている。従って、高周波電源60がオンされている時に上記支援ガス分散ノズル34のガス噴射孔34Aから噴射された支援ガスはここで活性化されて処理容器4の中心に向けて拡散しつつ流れるようになっている。
A pair of
上記プラズマ区画壁56の外側には、これを覆うようにして例えば石英よりなる絶縁保護カバー64が取り付けられている。また、この絶縁保護カバー64の内側部分には、図示しない冷媒通路が設けられており、冷却された窒素ガスを流すことにより上記プラズマ電極58を冷却し得るようになっている。上記プラズマ区画壁56の開口54の外側近傍、すなわち開口54の外側(処理容器4内)の両側には、上記2本の原料ガス分散ノズル36が起立させて設けられており、これに設けた各ガス噴射孔36Aより処理容器4の中心方向に向けて原料ガスを噴射し得るようになっている。
An insulating
一方、上記開口54に対向させて設けた排気口52には、これを覆うようにして石英よりなる断面コ字状に成形された排気口カバー部材66が溶接により取り付けられている。この排気口カバー部材66は、上記処理容器4の側壁に沿って上方に延びており、処理容器4の上方のガス出口68より図示しない真空ポンプ等を介設した真空排気系により真空引きされる。そして、この処理容器4の外周を囲むようにしてこの処理容器4及びこの内部のウエハWを加熱する筒体状の加熱手段70が設けられている。
On the other hand, an exhaust
次に、以上のように構成された成膜装置を用いて行なわれるALD成膜を用いた本実施形態の半導体装置の製造方法について説明する。この場合、まず、常温の多数枚、例えば50〜100枚の300mmサイズのウエハWが載置された状態のウエハボート12を予め所定の温度になされた処理容器4内にその下方より上昇させてロードし、蓋部18でマニホールド8の下端開口部を閉じることにより容器内を密閉する。
Next, a method for manufacturing the semiconductor device of the present embodiment using ALD film formation performed using the film formation apparatus configured as described above will be described. In this case, first, the wafer boat 12 on which a large number of normal temperature wafers, for example, 50 to 100 wafers 300 mm in size are placed, is raised from below in the processing container 4 that has been previously set to a predetermined temperature. The container is sealed by closing the lower end opening of the
次に、処理容器4内を真空引きして所定のプロセス圧力に維持すると共に、加熱手段70への供給電力を増大させることにより、ウエハ温度を上昇させてプロセス温度を維持し、各種の処理ガスを原料ガス供給手段30及び支援ガス供給手段28からそれぞれ交互に間欠的に供給して回転しているウエハボート12に支持されているウエハWの表面に順次薄膜を形成する。また、この際、高周波電源(RF電源)60をオンしてプラズマを立てるようにする。 Next, the inside of the processing container 4 is evacuated and maintained at a predetermined process pressure, and the power supplied to the heating means 70 is increased to increase the wafer temperature and maintain the process temperature. Are alternately and intermittently supplied from the source gas supply means 30 and the support gas supply means 28, and a thin film is sequentially formed on the surface of the wafer W supported by the rotating wafer boat 12. At this time, the high frequency power source (RF power source) 60 is turned on to generate plasma.
本実施形態では、図1に示したように、シリコン基板110上に、トンネル酸化膜111、チャージトラップ膜112を順次形成した後、次にブロッキング酸化膜113を形成する。この際に、原料ガスとして例えばTMAガスと支援ガスである酸素ガスとを間欠的に交互に供給するとともに、これをプラズマにより活性化させる。
In this embodiment, as shown in FIG. 1, a
そして、図7に示すように、まず、200〜600℃程度の温度で、アモルファス−Al2O3膜を形成し、この後、処理容器4内の温度を一旦750〜1000℃に上昇させてアニーリング(加熱処理)を行い、アモルファス−Al2O3膜の結晶化を行う。これによって、結晶質膜113aを形成する。
Then, as shown in FIG. 7, first, an amorphous-Al 2 O 3 film is formed at a temperature of about 200 to 600 ° C., and then the temperature in the processing container 4 is once increased to 750 to 1000 ° C. Annealing (heat treatment) is performed to crystallize the amorphous-Al 2 O 3 film. Thereby, the
次に、再度温度を200〜600℃程度の温度に降温して、アモルファス膜、例えば、アモルファス−Al2O3膜を形成する。これによって、結晶質膜113aとアモルファス膜113bの2層の膜からなるブロッキング酸化膜113を形成することができる。このように、本実施形態では、同一の処理容器4内で多数のウエハWに同時に結晶質膜113aとアモルファス膜113bの2層の膜からなるブロッキング酸化膜113を形成することができる。
Next, the temperature is lowered again to a temperature of about 200 to 600 ° C. to form an amorphous film, for example, an amorphous-Al 2 O 3 film. As a result, the blocking oxide film 113 composed of two layers of the
なお、結晶質膜113aは、結晶質−Al2O3膜の他、例えば、結晶質−HfO2膜、結晶質−ZrO2膜、結晶質−Ta2O5膜、結晶質−Y2O3膜、結晶質−ランタノイド系酸化物膜、等としてもよい。また、なお、アモルファス膜113bとしては、アモルファス−Al2O3膜に限らず、例えば、アモルファス−SiO2膜、アモルファス−アルミニウムシリケート膜、アモルファス−Al2O3−SiO2ラミネート膜のいずれか等としてもよい。
Incidentally, the
上記実施形態では、アモルファス膜を結晶化して結晶質膜113aを形成した後、アモルファス膜113bを形成したが、例えばアモルファス−Al2O3膜を形成した後、Al2O3膜より結晶化し難い膜、例えば、SiO2膜、アルミニウムシリケート膜、Al2O3−SiO2ラミネート膜等を形成し、この後、アモルファス−Al2O3膜が結晶化され、SiO2膜、アルミニウムシリケート膜、Al2O3−SiO2ラミネート膜等が結晶化しない温度でアニーリングすることにより、結晶質膜113aとアモルファス膜113bの2層の膜からなるブロッキング酸化膜113を形成してもよい。
In the above embodiment, after the amorphous film is crystallized to form a
さらに、Al2O3−SiO2ラミネート膜を、その割合を変えながら積層させ、Al2O3の割合を次第に少なくしてSiO2の割合を次第に多くしたラミネート膜を形成し、この後熱処理を行うことによって、結晶化し易いAl2O3の割合の多い部分のみを結晶化し、SiO2の割合の多い部分をアモルファス状態のままとすることにより、結晶質膜113aとアモルファス膜113bからなるブロッキング酸化膜113を形成してもよい。
Further, the Al 2 O 3 —SiO 2 laminate film is laminated while changing the ratio thereof, and a laminate film is formed in which the ratio of Al 2 O 3 is gradually decreased and the ratio of SiO 2 is gradually increased. By performing the crystallization, only the portion having a high proportion of Al 2 O 3 which is easily crystallized is crystallized, and the portion having a high proportion of SiO 2 is left in an amorphous state, whereby blocking oxidation comprising the
さらにまた、アルミニウムシリケート膜を、アルミニウムとシリコンの割合を変えながら形成し、アルミニウムの割合を次第に少なくしてシリコンの割合を次第に多くしたアルミニウムシリケート膜を形成し、この後熱処理を行うことによって、アルミニウムを多く含む結晶化し易い部分のみを結晶化し、シリコンを多く含む結晶化し難い部分をアモルファス状態のままとすることにより、結晶質膜113aとアモルファス膜113bからなるブロッキング酸化膜113を形成してもよい。
Furthermore, an aluminum silicate film is formed while changing the ratio of aluminum and silicon, an aluminum silicate film is formed by gradually decreasing the ratio of aluminum and increasing the ratio of silicon, and then performing a heat treatment to thereby form aluminum silicate film. The blocking oxide film 113 composed of the
次に、他の実施形態に係る半導体装置(チャージトラップ型の不揮発性メモリデバイス(フラッシュメモリ))について、図8を参照して説明する。図8は本実施形態に係る半導体装置の要部構成を拡大して模式的に示すものである。同図に示すように、本実施形態の半導体装置200は、シリコン基板210上に、トンネル酸化膜211、チャージトラップ膜212、ブロッキング酸化膜213、ゲート電極214が、下側からこの順で形成された積層構造を有する。
Next, a semiconductor device (charge trap type nonvolatile memory device (flash memory)) according to another embodiment will be described with reference to FIG. FIG. 8 schematically shows an enlarged configuration of a main part of the semiconductor device according to the present embodiment. As shown in the figure, in the
上記トンネル酸化膜211は、シリコン酸化膜(SiO2膜)から構成されている。また、チャージトラップ膜212は、結晶質膜から形成されており、ブロッキング酸化膜213は、アモルファス膜(非晶質膜)から構成されている。チャージトラップ膜212を構成する結晶質膜としては、例えば、結晶化したアルミナ膜(Al2O3膜)、又は結晶化した高誘電率膜(High−k膜)、例えば、HfO2、ZrO2、Ta2O5、Y2O3、ランタノイド系酸化物等を用いることができる。また、ブロッキング酸化膜213を構成するアモルファス膜としては、例えば、HTO(高温酸化)膜(SiO2膜)、アルミニウムシリケート膜、アモルファス−Al2O3膜、Al2O3−SiO2ラミネート膜等を用いることができる。
The
また、ゲート電極114は、ポリシリコン膜、TaN膜、金属膜等から構成することができる。
The
本実施形態の半導体装置200のように、チャージトラップ膜212を、結晶質膜から構成し、ブロッキング酸化膜213を、アモルファス膜(非晶質膜)から構成することもできる。また、このような積層構造は、図5,6に示した装置を用いて、前述した実施形態の場合と同様にして製造することができる。
As in the
以上説明したように、本実施形態によれば、ウィンドウ特性の向上とリテンション特性の向上とを同時に図ることのできる半導体装置の製造方法を提供することができる。 As described above, according to the present embodiment, it is possible to provide a method of manufacturing a semiconductor device that can simultaneously improve the window characteristics and the retention characteristics.
100……半導体装置、110……シリコン基板、111……トンネル酸化膜、112……チャージトラップ膜、113……ブロッキング酸化膜、113a……結晶質膜、113b……アモルファス膜、114……ゲート電極。
DESCRIPTION OF
Claims (6)
前記ブロッキング酸化膜を形成する工程が、
前記チャージトラップ膜上に第1アモルファス膜を形成する第1アモルファス膜形成工程と、
前記第1アモルファス膜上に当該第1アモルファス膜より結晶化され難い第2アモルファス膜を形成する第2アモルファス膜形成工程と、
前記第1アモルファス膜が結晶化され、かつ、前記第2アモルファス膜が結晶化されない温度に加熱して、前記第1アモルファス膜を結晶化する加熱工程と
を具備し、
前記第1アモルファス膜形成工程と、前記第2アモルファス膜形成工程と、前記加熱工程とを同一の処理容器内で連続的に行うことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a stacked structure in which a tunnel oxide film, a charge trap film, a blocking oxide film, and a gate electrode are formed in this order from the lower side on a silicon substrate,
Forming the blocking oxide film comprises:
A first amorphous film forming step of forming a first amorphous film on the charge trap film;
Forming a second amorphous film on the first amorphous film, the second amorphous film being less crystallized than the first amorphous film;
Heating to a temperature at which the first amorphous film is crystallized and the second amorphous film is not crystallized to crystallize the first amorphous film, and
A method of manufacturing a semiconductor device, wherein the first amorphous film forming step, the second amorphous film forming step, and the heating step are continuously performed in the same processing container.
前記第1アモルファス膜形成工程と、前記第2アモルファス膜形成工程と、前記加熱工程を、複数の前記シリコン基板を、円筒状の前記処理容器内に間隔を設けて上下方向に積層して収容して処理するバッチ式の処理装置によって行うことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 1 ,
The first amorphous film forming step, the second amorphous film forming step, and the heating step are accommodated by stacking a plurality of the silicon substrates in a vertical direction in the cylindrical processing container. A method for manufacturing a semiconductor device, characterized in that the method is performed by a batch type processing apparatus.
前記バッチ式の処理装置は、前記処理容器内に処理ガスを供給する機構と、前記処理ガスをプラズマ化する機構と、前記シリコン基板を加熱する機構と、前記処理容器内を真空排気する機構とを具備することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 2 ,
The batch processing apparatus includes a mechanism for supplying a processing gas into the processing container, a mechanism for converting the processing gas into plasma, a mechanism for heating the silicon substrate, and a mechanism for evacuating the processing container. A method for manufacturing a semiconductor device, comprising:
前記チャージトラップ膜がSiNから構成されていることを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device according to any one of claims 1 to 3 ,
A method of manufacturing a semiconductor device, wherein the charge trap film is made of SiN.
前記第1アモルファス膜が、Al2O3、HfO2、ZrO2、Ta2O5、Y2O3、ランタノイド系酸化物のいずれかから構成されていることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to any one of claims 1 to 4 ,
The method for manufacturing a semiconductor device, wherein the first amorphous film is made of any one of Al 2 O 3 , HfO 2 , ZrO 2 , Ta 2 O 5 , Y 2 O 3 , and a lanthanoid oxide. .
前記第2アモルファス膜が、SiO2膜、アルミニウムシリケート膜、Al2O3膜、Al2O3−SiO2ラミネート膜のいずれかから構成されていることを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device according to any one of claims 1 to 5 ,
The method of manufacturing a semiconductor device, wherein the second amorphous film is composed of any one of a SiO 2 film, an aluminum silicate film, an Al 2 O 3 film, and an Al 2 O 3 —SiO 2 laminate film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012011680A JP5462897B2 (en) | 2012-01-24 | 2012-01-24 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012011680A JP5462897B2 (en) | 2012-01-24 | 2012-01-24 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008318606A Division JP4917085B2 (en) | 2008-12-15 | 2008-12-15 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012119706A JP2012119706A (en) | 2012-06-21 |
JP5462897B2 true JP5462897B2 (en) | 2014-04-02 |
Family
ID=46502135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012011680A Active JP5462897B2 (en) | 2012-01-24 | 2012-01-24 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5462897B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6909191B2 (en) * | 2018-09-27 | 2021-07-28 | 信越化学工業株式会社 | Laminates, semiconductor devices and methods for manufacturing laminates |
CN112071851B (en) * | 2020-08-10 | 2023-09-05 | 长江存储科技有限责任公司 | Stacked structure and manufacturing method thereof, 3D NAND memory and manufacturing method thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4617574B2 (en) * | 2001-01-16 | 2011-01-26 | ソニー株式会社 | Nonvolatile semiconductor memory device and manufacturing method thereof |
JP2003092291A (en) * | 2001-09-19 | 2003-03-28 | Hitachi Kokusai Electric Inc | Substrate processing equipment |
WO2007043491A1 (en) * | 2005-10-03 | 2007-04-19 | Nec Corporation | Semiconductor storage device and method for manufacturing same |
KR20080010623A (en) * | 2006-07-27 | 2008-01-31 | 삼성전자주식회사 | Nonvolatile Semiconductor Memory Device and Manufacturing Method Thereof |
JP5221065B2 (en) * | 2007-06-22 | 2013-06-26 | 株式会社東芝 | Nonvolatile semiconductor memory device |
JP5208537B2 (en) * | 2008-02-19 | 2013-06-12 | 株式会社東芝 | Nonvolatile memory element |
-
2012
- 2012-01-24 JP JP2012011680A patent/JP5462897B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012119706A (en) | 2012-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4917085B2 (en) | Semiconductor device | |
KR101504910B1 (en) | Film-forming apparatus | |
JP4929811B2 (en) | Plasma processing equipment | |
US20180076021A1 (en) | Substrate processing apparatus | |
TWI552225B (en) | Sicn film formation method and apparatus | |
JP5661262B2 (en) | Film forming method and film forming apparatus | |
JP5258229B2 (en) | Film forming method and film forming apparatus | |
TWI555059B (en) | A substrate processing apparatus, a manufacturing method of a semiconductor device, and a recording medium | |
KR102182995B1 (en) | Film forming apparatus and film forming method | |
JP2009260151A (en) | Method of forming metal doped layer, film forming apparatus, and storage medium | |
JP6147480B2 (en) | Semiconductor device manufacturing method, substrate processing apparatus, and program | |
JP6747220B2 (en) | Substrate processing apparatus and substrate processing method | |
WO2009123331A1 (en) | Mos semiconductor memory device and a method for manufacturing the same | |
US9422624B2 (en) | Heat treatment method | |
JP5462897B2 (en) | Manufacturing method of semiconductor device | |
JP2019175911A (en) | Semiconductor device manufacturing method, substrate processing apparatus, and program | |
TW201351502A (en) | Stabilization method of film forming apparatus and film forming apparatus | |
US9552981B2 (en) | Method and apparatus for forming metal oxide film | |
WO2009123335A1 (en) | Method for manufacturing a mos semiconductor memory device, and plasma cvd device | |
JP6946248B2 (en) | Semiconductor device manufacturing methods, substrate processing devices and programs | |
WO2008156215A1 (en) | Mos semiconductor memory device | |
JP5457287B2 (en) | Substrate processing apparatus, substrate processing method, and semiconductor device manufacturing method | |
KR101533846B1 (en) | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method | |
JP2009088236A (en) | Method for forming film, apparatus for forming film, and storage medium | |
JP2009267391A (en) | Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5462897 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |