JP5461963B2 - Deskew circuit and error measuring device - Google Patents
Deskew circuit and error measuring device Download PDFInfo
- Publication number
- JP5461963B2 JP5461963B2 JP2009258269A JP2009258269A JP5461963B2 JP 5461963 B2 JP5461963 B2 JP 5461963B2 JP 2009258269 A JP2009258269 A JP 2009258269A JP 2009258269 A JP2009258269 A JP 2009258269A JP 5461963 B2 JP5461963 B2 JP 5461963B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- lane
- circuit
- test signal
- skew
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明は、スキューを検出して補正するデスキュー回路及びデスキュー回路を備えるエラー測定装置に関する。 The present invention relates to a deskew circuit that detects and corrects a skew, and an error measurement device including the deskew circuit.
送信系又は受信系でスキューを発生するような高速データ伝送路において、スキューの検出及び補正を行う通信システムが提案されている(例えば、特許文献1参照。)。このような高速データ伝送路においてデータを送受信する場合には、スキューの検出及び補正を行うことができるようなパターンをフレーム内に保持しておき、そのパターンを用いてスキューの検出及び補正を行う。 There has been proposed a communication system that detects and corrects skew in a high-speed data transmission path that generates skew in a transmission system or reception system (see, for example, Patent Document 1). When transmitting and receiving data through such a high-speed data transmission path, a pattern that can detect and correct skew is held in the frame, and skew is detected and corrected using the pattern. .
送信系又は受信系でスキューを発生するような高速データ伝送路に用いられる装置やデバイスの開発を行う際には、まず、PRBS(Pseudo Random Binary Sequence)信号のようなスキューの検出及び補正を行う機能をもたない連続信号を用いて伝送路の品質評価を行う。 When developing a device or device used in a high-speed data transmission line that generates skew in a transmission system or a reception system, first, detection and correction of a skew such as a PRBS (Pseudo Random Binary Sequence) signal is performed. The quality of the transmission line is evaluated using continuous signals that have no function.
このとき、スキューの検出及び補正を行わなければ、スキュー発生やDEMUXの順序不一致が原因で、連続信号のパターン同期が取れなくなる。 At this time, if the skew is not detected and corrected, the pattern synchronization of the continuous signals cannot be obtained due to the occurrence of skew or the order mismatch of DEMUX.
連続信号にスキューの検出及び補正が行えるようなパターンを挿入しても、連続信号の性質が劣化したり、汎用的なBERT(Bit Error Rate Tester)システムと接続できなくなったりすることがある。 Even if a pattern capable of detecting and correcting the skew is inserted into the continuous signal, the characteristics of the continuous signal may be deteriorated or it may be impossible to connect to a general-purpose BERT (Bit Error Rate Tester) system.
そこで、前記課題を解決するために、本発明は、スキューを検出して補正する機能をもたない連続信号を用いて、送信系又は受信系でスキューを発生するような高速データ伝送路の評価を可能にするデスキュー回路及びエラー測定装置の提供を目的とする。 Therefore, in order to solve the above problems, the present invention evaluates a high-speed data transmission path that generates skew in a transmission system or reception system using a continuous signal that does not have a function of detecting and correcting skew. It is an object of the present invention to provide a deskew circuit and an error measurement device that enable the above.
上記目的を達成するために、本願発明のデスキュー回路は、
スキューを検出して補正する機能を持たない連続信号を用いて、送信系又は受信系でスキューを発生するような高速データ伝送路の評価を可能にするために、
予め定められた特定符号列の一定ビット後にレーン番号が付されたテスト信号を、複数のレーン番号について生成して出力するテスト信号発生回路(31)と、
連続信号が各レーンに入力されるとともに前記テスト信号発生回路から前記テスト信号が入力され、前記テスト信号に付されているレーン番号の前記連続信号を前記テスト信号に置換し、各レーンから前記連続信号又は前記テスト信号を出力するセレクタ回路(32)と、
前記特定符号列を検出して前記特定符号列の一定ビット後に付されている前記レーン番号及び前記レーン番号の検出時点を出力するテスト信号検出回路(35)と、
前記テスト信号検出回路からの前記検出時点を予め定められた時点と比較することで前記レーン番号のレーンにおけるスキューを検出して補正するスキュー補正回路(36)と、
を備え、
前記予め定められた時点は、前記テスト信号検出回路の出力する他のレーン番号の検出時点であるか、又は、各レーンに生じる最大の時間差以上で繰り返す絶対的な基準時点である。
In order to achieve the above object, the deskew circuit of the present invention provides:
In order to enable evaluation of a high-speed data transmission path that generates skew in a transmission system or reception system using a continuous signal that does not have a function of detecting and correcting skew,
A test signal generation circuit (31) for generating and outputting a test signal with a lane number attached after a certain bit of a predetermined specific code string for a plurality of lane numbers ;
A continuous signal is input to each lane and the test signal is input from the test signal generation circuit, the continuous signal of the lane number attached to the test signal is replaced with the test signal, and the continuous signal is input from each lane. A selector circuit (32) for outputting a signal or the test signal;
A test signal detection circuit (35) for detecting the specific code string and outputting the lane number and the detection time of the lane number that are attached after a certain bit of the specific code string;
A skew correction circuit (36) for detecting and correcting skew in the lane of the lane number by comparing the detection time point from the test signal detection circuit with a predetermined time point;
Equipped with a,
The predetermined time point is a detection time point of another lane number output from the test signal detection circuit, or an absolute reference time point that repeats at a time difference greater than or equal to the maximum time difference generated in each lane .
テスト信号の検出時点を比較することで、どのレーン番号から出力された信号に、どの程度のスキューが生じているかを検出することができる。これにより、各レーンのスキューを補正することができる。したがって、本願発明のデスキュー回路は、スキューを検出して補正する機能をもたない連続信号を用いて、送信系又は受信系でスキューを発生するような高速データ伝送路の評価を可能にすることができる。 By comparing the test signal detection time points, it is possible to detect how much skew is generated in the signal output from which lane number. Thereby, the skew of each lane can be corrected. Therefore, the deskew circuit of the present invention enables evaluation of a high-speed data transmission path that generates skew in a transmission system or reception system using a continuous signal that does not have a function of detecting and correcting skew. Can do.
本願発明のデスキュー回路では、前記テスト信号発生回路は、前記テスト信号を複数のレーン番号について生成して出力し、前記予め定められた時点は、前記テスト信号検出回路の出力する他のレーン番号の検出時点である構成とすることができる。
各レーンの検出時点を互いに比較することで、各レーンのスキューを検出することができる。これにより、各レーンのスキューを補正することができる。
In the deskew circuit according to the present invention, the test signal generation circuit generates and outputs the test signal for a plurality of lane numbers, and the predetermined time point corresponds to another lane number output by the test signal detection circuit. It can be set as the structure which is a detection time.
The skew of each lane can be detected by comparing the detection points of each lane with each other. Thereby, the skew of each lane can be corrected.
本願発明のデスキュー回路では、前記予め定められた時点は、各レーンに生じる最大の時間差以上で繰り返す絶対的な基準時点である構成とすることができる。
各レーンの検出時点を絶対的な基準時点と比較することで、各レーンのスキューを検出することができる。これにより、各レーンのスキューを補正することができる。
In the deskew circuit according to the present invention, the predetermined time point may be an absolute reference time point that repeats at a time difference greater than or equal to a maximum time generated in each lane.
The skew of each lane can be detected by comparing the detection time of each lane with the absolute reference time. Thereby, the skew of each lane can be corrected.
本願発明のデスキュー回路では、前記テスト信号は、予め定められたフレーム長を有し、同一レーン内での前記フレームの順番を示すシーケンス番号が前記レーン番号の一定ビット後に付されており、前記テスト信号検出回路は、前記レーン番号の一定ビット後に付されている前記シーケンス番号をさらに出力し、前記スキュー補正回路は、前記予め定められた時点によって定まる基準番号と前記テスト信号検出回路の出力するシーケンス番号との差を算出し、前記予め定められた時点と前記テスト信号検出回路の出力するレーン番号の検出時点との時間差を、前記基準番号と前記シーケンス番号との差のフレーム長に相当する時間だけ短縮する構成とすることができる。
テスト信号にシーケンス番号を付すことで、複数のフレームにわたってテスト信号を送信し、スキューを検出することができる。これにより、共通のカウンタを用いて各レーンのスキューを検出することができる。
In the deskew circuit of the present invention, the test signal has a predetermined frame length, and a sequence number indicating the order of the frames in the same lane is attached after a certain bit of the lane number, and the test signal The signal detection circuit further outputs the sequence number given after a certain bit of the lane number, and the skew correction circuit outputs a reference number determined by the predetermined time point and a sequence output by the test signal detection circuit The time difference between the reference number and the sequence number is calculated as the time difference between the predetermined time point and the detection time point of the lane number output from the test signal detection circuit. It can be set as the structure shortened only.
By attaching a sequence number to the test signal, the test signal can be transmitted over a plurality of frames to detect the skew. Thereby, the skew of each lane can be detected using a common counter.
本願発明のエラー測定装置は、本発明に係るデスキュー回路(100)と、複数列の前記連続信号を発生して前記デスキュー回路の各レーンに出力する信号発生部と、前記デスキュー回路からの出力信号に含まれる誤りを検出する誤り検出回路(23)と、スキューの補正中である旨を出力するディスプレイと、を備える。 An error measurement apparatus according to the present invention includes a deskew circuit (100) according to the present invention, a signal generation unit that generates a plurality of columns of the continuous signals and outputs the signals to each lane of the deskew circuit, and an output signal from the deskew circuit And an error detection circuit (23) for detecting an error included in the display, and a display for outputting that skew is being corrected .
本発明に係るデスキュー回路を備えることで、各レーンのスキューを補正することができる。したがって、本願発明のエラー測定装置は、スキューを検出して補正する機能をもたない連続信号を用いて、送信系又は受信系でスキューを発生するような高速データ伝送路の評価を可能にすることができる。 By providing the deskew circuit according to the present invention, the skew of each lane can be corrected. Therefore, the error measurement device of the present invention enables evaluation of a high-speed data transmission line that generates skew in a transmission system or reception system using a continuous signal that does not have a function of detecting and correcting skew. be able to.
本願発明のエラー測定装置では、前記スキュー補正回路は、各レーンのスキューの補正が完了すると、切り替え停止を指示するロック信号を前記セレクタ回路に出力し、前記セレクタ回路は、前記ロック信号が入力されると、前記テスト信号への置換を停止し、各レーンから前記連続信号を出力する構成とすることができる。
各レーンのスキューの補正が終了した後に、各レーンから連続信号を出力し続けることができる。これにより、スキューを発生するような高速データ伝送路の評価を、スキューを検出して補正する機能をもたない連続信号を用いて行うことが可能となる。
In the error measurement device of the present invention, when the skew correction circuit completes the correction of the skew of each lane, the skew correction circuit outputs a lock signal instructing to stop switching to the selector circuit, and the selector circuit receives the lock signal. Then, the replacement with the test signal is stopped, and the continuous signal can be output from each lane.
After the correction of the skew of each lane is completed, a continuous signal can be continuously output from each lane. This makes it possible to evaluate a high-speed data transmission path that generates skew using a continuous signal that does not have a function of detecting and correcting skew.
本願発明のエラー測定装置では、前記誤り検出回路は、検出する誤り率が一定値を超えたときに動作指示信号を前記セレクタ回路に出力し、前記セレクタ回路は、前記動作指示信号が入力されると、入力される連続信号のうちの少なくとも1つのレーンの前記連続信号を前記テスト信号に置換する構成とすることができる。
いずれかのレーンにスキューが生じていると、誤り検出回路の検出する誤り率が高くなる。そこで、そのような誤り率を一定値に設定しておくことで、各レーンにスキューが生じていない状態を維持することができる。これにより、スキューを検出して補正する機能をもたない連続信号による伝送路の品質評価を適切に行うことができる。
In the error measurement device of the present invention, the error detection circuit outputs an operation instruction signal to the selector circuit when an error rate to be detected exceeds a certain value, and the operation signal is input to the selector circuit. The continuous signal of at least one lane among the input continuous signals can be replaced with the test signal.
If any lane has a skew, the error rate detected by the error detection circuit increases. Therefore, by setting such an error rate to a constant value, it is possible to maintain a state in which no skew occurs in each lane. As a result, it is possible to appropriately evaluate the quality of the transmission path using a continuous signal that does not have a function of detecting and correcting skew.
本願発明のエラー測定装置では、前記セレクタ回路における連続信号から前記テスト信号への置換を、自動又は手動に切り替える切り替えスイッチ(34)をさらに、備え、前記切り替えスイッチが自動のとき、前記セレクタ回路は、前記動作指示信号が入力されると、入力される連続信号のうちの少なくとも1つのレーンの連続信号を前記テスト信号に置換し、前記切り替えスイッチが手動のとき、前記セレクタ回路は、前記動作指示信号が入力されても、各レーンから連続信号を出力する構成とすることができる。
被測定対象となる高速データ伝送路によっては、いずれかのレーンにスキューが生じていると誤り検出回路の検出する誤り率が一定値を超える場合もあるし、いずれのレーンにスキューが生じていなくても誤り率が一定値を超える場合もある。そこで、被測定対象が前者の場合には切り替えスイッチを自動にし、被測定対象が後者の場合には切り替えスイッチを手動にする。これにより、スキューを検出して補正する機能をもたない連続信号による伝送路の品質評価を適切に行うことができる。
The error measuring device according to the present invention further includes a changeover switch (34) for switching the continuous signal from the continuous signal in the selector circuit to the test signal to automatic or manual, and when the changeover switch is automatic, the selector circuit includes: When the operation instruction signal is input, the continuous signal of at least one lane of the input continuous signals is replaced with the test signal, and when the changeover switch is manual, the selector circuit Even if a signal is input, it can be configured to output a continuous signal from each lane.
Depending on the high-speed data transmission line to be measured, if any lane has skew, the error rate detected by the error detection circuit may exceed a certain value, or no lane has skew. However, the error rate may exceed a certain value. Therefore, when the object to be measured is the former, the changeover switch is set to automatic, and when the object to be measured is the latter, the changeover switch is set to manual. As a result, it is possible to appropriately evaluate the quality of the transmission path using a continuous signal that does not have a function of detecting and correcting skew.
なお、上記各発明は、可能な限り組み合わせることができる。 The above inventions can be combined as much as possible.
本発明によれば、スキューを検出して補正する機能をもたない連続信号による伝送路の品質評価を可能にするデスキュー回路及びエラー測定装置を提供することができる。 According to the present invention, it is possible to provide a deskew circuit and an error measurement device that enable quality evaluation of a transmission path using a continuous signal that does not have a function of detecting and correcting skew.
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。 Embodiments of the present invention will be described with reference to the accompanying drawings. The embodiments described below are examples of the present invention, and the present invention is not limited to the following embodiments. In the present specification and drawings, the same reference numerals denote the same components.
(実施形態1)
本実施形態では、本発明に係るデスキュー回路とこれを備えるエラー測定装置について説明する。図1に、本実施形態に係るエラー測定装置の一例を示す。本実施形態に係るエラー測定装置101は、デスキュー回路100と、信号発生部11と、誤り検出部14と、を備える。さらに、デスキュー回路100は、テスト信号挿入部12と、スキュー補正部13と、を備える。
(Embodiment 1)
In the present embodiment, a deskew circuit according to the present invention and an error measuring apparatus including the same will be described. FIG. 1 shows an example of an error measurement device according to the present embodiment. The
エラー測定装置101は、被測定対象91で生じるスキューを検出して補正する。この間、エラー測定装置101は、ディスプレイにスキューの補正中である旨を出力する。そして、スキューの補正が完了すると、エラー測定装置101は、スキューを検出して補正する機能をもたない連続信号を用いて被測定対象91の評価を行う。
The
図1に示す信号発生部11は、複数列の連続信号を発生してデスキュー回路100の各レーンに出力する。例えば、連続信号発生回路21と、シリアルパラレル変換回路22と、を備える。図2は、連続信号の一例であり、(a)は連続信号発生回路21からの連続信号を示し、(b)はシリアルパラレル変換回路22からのパラレル信号を示す。連続信号発生回路21は、512bitの連続信号を発生する。そして、シリアルパラレル変換回路22は、512bitの連続信号を128bitごとに分離し、10列のパラレル信号に変換する。
The
ここで、連続信号は、PRBS信号などのスキューを検出して補正する機能をもたない信号である。連続信号は、PRBS信号に限らず、ユーザ定義の信号であってもよい。また、本実施形態では、信号発生部11が、レーン番号#0、レーン番号#1、・・・レーン番号#9の10列の連続信号を発生する場合について説明するが、これに限られない。
Here, the continuous signal is a signal that does not have a function of detecting and correcting a skew such as a PRBS signal. The continuous signal is not limited to the PRBS signal, but may be a user-defined signal. Further, in the present embodiment, a case where the
図1に示すテスト信号挿入部12は、入力された連続信号に代えてテスト信号を被測定対象91に出力する。テスト信号は、信号発生部11からの連続信号のフレーム長FLと同じ予め定められたフレーム長FLを有する。例えば、連続信号が128bitであれば、テスト信号も128bitとなる。被測定対象91は、入力された連続信号を伝送し、デスキュー回路100の各レーンに出力する。
The test
図3は、デスキュー回路100の入出力信号の一例であり、(a)はテスト信号挿入部12の各レーンに入力される信号を示し、(b)はテスト信号挿入部12のレーン番号#0から出力される信号を示し、(c)はテスト信号挿入部12のレーン番号#1から出力される信号を示し、(d)はテスト信号挿入部12のレーン番号#9から出力される信号を示す。
3A and 3B are examples of input / output signals of the
デスキュー回路100には、図3(a)に示すように、フレームの順番を示すシーケンス番号の順に、連続信号P1、連続信号P2、連続信号P3、連続信号P4及び連続信号P5が順に入力される。ここで、各レーンの連続信号P1は、被測定対象91でシリアル信号に変換されることを考慮して、それぞれ異なる符号列とする。その他の連続信号についても同様である。
As shown in FIG. 3A, the
デスキュー回路のレーン番号#0から出力される信号は、図3(b)に示すように、シーケンス番号2のフレームがテスト信号T2になっている。デスキュー回路のレーン番号#1から出力される信号は、図3(c)に示すように、シーケンス番号2のフレームがテスト信号T2になっている。デスキュー回路100のレーン番号#9から出力される信号は、図3(d)に示すように、シーケンス番号4のフレームがテスト信号T4になっている。
In the signal output from the
スキュー補正部13は、各レーンの連続信号に発生するスキューを検出して補正する。例えばレーン番号#0、レーン番号#1及びレーン番号#9のレーンから出力されたテスト信号を用いてスキューを検出する。この検出結果に基づいて、レーン番号#0、レーン番号#1及びレーン番号#9のレーンにおけるスキューを補正する。
The
スキュー補正部13は、各レーンのスキューの補正が完了すると、切り替え停止を指示するロック信号をテスト信号挿入部12に出力する。この場合、テスト信号挿入部12は、ロック信号が入力されると、テスト信号への置換を停止し、各レーンから連続信号を出力する。各レーンのスキューの補正が完了しているので、スキュー補正部13は、スキューが補正されている連続信号を誤り検出部14に出力することができる。
When the correction of the skew of each lane is completed, the
誤り検出部14は、デスキュー回路100からの出力信号に含まれる誤りを検出する。例えば、誤り検出部14は、スキュー補正部13の出力する信号が連続信号発生回路21の発生する連続信号と一致するか否かを判定する。このとき、誤り検出部14は、スキューが補正されている連続信号を取得することができる。これにより、スキューを検出して補正する機能をもたない連続信号による被測定対象91の品質評価を行うことができる。
The
誤り検出部14は、検出する誤り率が一定値を超えたときに動作指示信号をテスト信号挿入部12に出力する。動作指示信号が入力されると、デスキュー回路100は、スキューの検出及び補正を開始する。ここで、一定値は、スキューが発生した場合に生じる誤り率である。スキューの検出及び補正の開始を行う場合、テスト信号挿入部12は、入力される連続信号のうちの少なくとも1つのレーンの連続信号をテスト信号に置換する。これにより、スキュー補正部13における補正値でスキューを補正しきれなくなったときに、スキューの検出及び補正を再度行うことができる。
The
次に、デスキュー回路100の詳細について説明する。
図4に、テスト信号挿入部12及び信号発生部11の一例を示す。テスト信号挿入部12は、テスト信号発生回路31と、セレクタ回路32と、タイミングジェネレータ33と、切り替えスイッチ34と、を備える。
Next, details of the
FIG. 4 shows an example of the test
テスト信号発生回路31は、テスト信号を生成する。各レーンのテスト信号は、シーケンス番号が同一であってもよいし、異なってもよい。例えば、テスト信号発生回路31は、シーケンス番号2のテスト信号をレーン番号#0及びレーン番号#1について生成し、シーケンス番号4のテスト信号をレーン番号#9について生成する。このように、テスト信号発生回路31は、テスト信号を複数のレーン番号について生成してもよい。また、テスト信号のシーケンス番号がそれぞれ異なってもよい。
The test
セレクタ回路32は、連続信号が各レーンに入力されるとともにテスト信号発生回路31からテスト信号が入力され、テスト信号に付されているレーン番号の連続信号をテスト信号に置換し、各レーンから連続信号又はテスト信号を出力する。例えば、レーン番号#0及びレーン番号#1からシーケンス番号2の連続信号を出力する際、セレクタ回路32は、レーン番号#0及びレーン番号#1の連続信号をテスト信号に置換する。このとき、セレクタ回路32は、タイミングジェネレータ33の出力信号のタイミングに従い、シーケンス番号2の連続信号をテスト信号に置換する。
In the
図5に、テスト信号の一例を示す。テスト信号は、予め定められた特定符号列、第1のビット列、レーン番号、第2のビット列、シーケンス番号を順に含む。予め定められた特定符号列は、テスト信号であることを識別可能な符号列である。レーン番号は、特定符号列の第1のビット列後に付されている。第1のビット列は任意に設定することができ、例えば、レーン番号を特定符号列の直後に付してもよい。シーケンス番号は、同一レーン内でのフレームの順番を示し、レーン番号の第2のビット列後に付されている。第2のビット列は任意に設定することができ、例えば、シーケンス番号をレーン番号の直後に付してもよい。 FIG. 5 shows an example of the test signal. The test signal includes a predetermined specific code string, a first bit string, a lane number, a second bit string, and a sequence number in order. The predetermined specific code string is a code string that can be identified as a test signal. The lane number is given after the first bit string of the specific code string. The first bit string can be arbitrarily set. For example, the lane number may be added immediately after the specific code string. The sequence number indicates the order of frames in the same lane, and is attached after the second bit string of the lane number. The second bit string can be arbitrarily set. For example, the sequence number may be added immediately after the lane number.
切り替えスイッチ34は、セレクタ回路32における連続信号からテスト信号への置換を、自動又は手動に切り替える。切り替えスイッチ34が自動のとき、セレクタ回路32は、動作指示信号が入力されると、入力される連続信号のうちの少なくとも1つのレーンの連続信号をテスト信号に置換し、テスト信号を送出する。一方、切り替えスイッチ34が手動のとき、セレクタ回路32は、動作指示信号が入力されても、各レーンから連続信号を出力し続ける。これにより、誤り検出回路23で検出する誤り率が任意に設定した一定値による試験と、誤り検出回路23で検出する誤り率に関わらない試験を行うことができる。
The
図6に、スキュー補正部13及び誤り検出部14の一例を示す。スキュー補正部13は、テスト信号検出回路35と、スキュー補正回路36と、を備える。テスト信号検出回路35は、特定符号列を検出して特定符号列の一定ビット後に付されているレーン番号及びレーン番号の検出時点を出力する。テスト信号にシーケンス番号が付されている場合には、テスト信号検出回路35は、レーン番号及びレーン番号の検出時点とともに、シーケンス番号も出力する。
FIG. 6 shows an example of the
例えば、レーン番号#0のテスト信号を検出した場合、レーン番号#0の検出時点でフラグF0を出力するとともに、レーン番号#0及びシーケンス番号2を出力する。レーン番号#1のテスト信号を検出した場合、レーン番号#1の検出時点でフラグF1を出力するとともに、レーン番号#1及びシーケンス番号2を出力する。レーン番号#9のテスト信号を検出した場合、レーン番号#9の検出時点でフラグF9を出力するとともに、レーン番号#9及びシーケンス番号4を出力する。
For example, when a test signal of
スキュー補正回路36は、テスト信号検出回路35からの検出時点を予め定められた時点と比較することでレーン番号のレーンにおけるスキューを検出して補正する。図7は、スキュー補正回路の動作の一例であり、(a)は絶対的な基準時点を示し、(b)はレーン番号#0の検出時点を示し、(c)はレーン番号#1の検出時点を示し、(d)はレーン番号#9の検出時点を示す。
The
予め定められた時点は、例えば、テスト信号検出回路35の出力する他のレーン番号の検出時点である。この場合、フラグF0の出力時点とフラグF1の出力時点とを比較して、フラグF0とフラグF1の時間差S1Rを検出する。これにより、レーン番号#0とレーン番号#1との間のスキューを補正することができる。同様に、補正されたレーン番号#1と補正前のレーン番号#2を比較し、補正されたレーン番号#2と補正前のレーン番号#3を比較し、・・・補正されたレーン番号#8と補正前のレーン番号#9を比較し、それぞれ補正を行っていく。これにより、各レーンのスキューを補正することができる。
The predetermined time is, for example, the time when another lane number output from the test
レーン番号#0とレーン番号#1とのスキューの補正では、共通のシーケンス番号2であったが、テスト信号のシーケンス番号は異なってもよい。例えば、フラグF0の出力時点とフラグF9の出力時点とを比較してもよい。この場合、スキュー補正回路36は、予め定められたフラグF0の時点によって定まる基準番号2とテスト信号検出回路35の出力するシーケンス番号4との差を算出する。そして、予め定められたフラグF0の時点とテスト信号検出回路35の出力するレーン番号#9のフラグF9の検出時点との時間差S9Rを、基準番号2とシーケンス番号4との差のフレーム長(2FL)に相当する時間だけ短縮する。これにより、レーン番号#0とレーン番号#9との間のスキューを補正することができる。
In the skew correction between the
レーン番号#0とレーン番号#1とのスキューの補正では、予め定められた時点が相対的な時点であったが、予め定められた時点は絶対的な時点であってもよい。例えば、予め定められた時点は、各レーンに生じる最大の時間差以上の絶対的な基準時点である。この場合、絶対的な基準時点でフラグFA2、フラグFA3、フラグFA4を出力する。絶対的な基準時点は、フレームのシーケンス番号ごとに規定する。例えば、フラグFA2、フラグFA3及びフラグFA4は間隔LAで繰返し、フラグFA2はテスト信号のシーケンス番号2に対応し、フラグFA3はテスト信号のシーケンス番号3に対応し、フラグFA4はテスト信号のシーケンス番号4に対応する。フラグF0とフラグFA2との時間差S0Aを検出することで、レーン番号#0のスキューを補正する。フラグF1とフラグFA2との時間差S1Aを検出することで、レーン番号#1のスキューを補正する。フラグF9とフラグFA4との時間差S9Aを検出することで、レーン番号#1のスキューを補正する。これにより、レーン番号#0とレーン番号#9との間のスキューを補正することができる。
In the correction of the skew between the
なお、図1では、被測定対象91がパラレル信号をシリアル信号に変換して伝送する例を示したが、これに限定されない。被測定対象91がパラレル信号のまま伝送する場合であってもスキューは生じるため、本実施形態に係るエラー測定装置101を用いることができる。
Although FIG. 1 illustrates an example in which the
図8に、被測定対象がパラレル信号を伝送する場合の構成例を示す。被測定対象92は、テスト信号挿入部12から出力されたパラレル信号を、パラレル信号のまま伝送する。本実施形態に係るエラー測定装置101は、レーン番号が付されたテスト信号を各レーンから出力する。このため、スキュー補正部13に入力されたテスト信号のレーン番号と被測定対象92の出力ポートとを照合することで、被測定対象92の入力ポートと出力ポートの対応関係を容易に把握することができる。したがって、被測定対象92の入力ポート及び出力ポートの数が多い場合であっても、被測定対象92と容易に接続することができる。
FIG. 8 shows a configuration example when the object to be measured transmits a parallel signal. The
(実施形態2)
図9に、本実施形態に係るエラー測定装置の一例を示す。本実施形態に係るエラー測定装置102は、図1に示すエラー測定装置101と、信号発生部11及び誤り検出部14において異なる。具体的には、図1に示す信号発生部11は、連続信号発生回路21及びシリアルパラレル変換回路22を用いて複数列の連続信号を発生していたが、本実施形態に係る信号発生部11は、連続信号発生回路21−0、連続信号発生回路21−1、・・・連続信号発生回路21−9を備える。また、誤り検出部14は、誤り検出回路23−0、誤り検出回路23−1、・・・誤り検出回路23−9を備える。
(Embodiment 2)
FIG. 9 shows an example of an error measurement device according to this embodiment. The
連続信号発生回路21−0、連続信号発生回路21−1、・・・連続信号発生回路21−9は、それぞれ、レーンごとに別個の連続信号発生回路を用いて、受信側のクロック・データ・リカバリができるような連続信号を発生する。誤り検出回路23−0は、対応する連続信号発生回路21−0の発生する連続信号と一致するか否かを判定する。誤り検出回路23−1、・・・誤り検出回路23−9も同様である。 The continuous signal generation circuit 21-0, the continuous signal generation circuit 21-1,..., The continuous signal generation circuit 21-9, use a separate continuous signal generation circuit for each lane, respectively, A continuous signal that can be recovered is generated. The error detection circuit 23-0 determines whether or not it matches the continuous signal generated by the corresponding continuous signal generation circuit 21-0. The same applies to the error detection circuit 23-1, ..., the error detection circuit 23-9.
このとき、スキュー補正部13がスキューを補正するため、誤り検出回路23−0には連続信号発生回路21−0の発生した連続信号が入力され、誤り検出回路23−1には連続信号発生回路21−1の発生した連続信号が入力され、・・・誤り検出回路23−9には連続信号発生回路21−9の発生した連続信号が入力される。これにより、誤り検出回路23−0、誤り検出回路23−1、・・・誤り検出回路23−9は、それぞれ、対応する連続信号発生回路の発生する連続信号と一致するか否かを判定することができる。
At this time, since the
図10に、信号発生部11の別形態を示す。図9では10レーンの連続信号に対し、10台の連続信号発生回路及び誤り検出回路を用いたが、図10に示すように、20台の連続信号発生回路及び誤り検出回路を用いてもよい。この場合、連続信号発生回路21−0は、連続信号発生回路21−0−1と、連続信号発生回路21−0−2と、Mux25−0と、を備える。Mux25−0は、連続信号発生回路21−0−1からの連続信号と、連続信号発生回路21−0−2からの連続信号を多重化して出力する。これにより、連続信号発生回路21−0は、低速な連続信号発生回路21−0−1及び連続信号発生回路21−0−2を用いて高速な連続信号を発生させることができる。
FIG. 10 shows another form of the
誤り検出回路23−0は、誤り検出回路23−0−1と、誤り検出回路23−0−2と、DeMux26−0を備える。DeMux26−0は、スキュー補正部13からレーン番号#0に出力された信号を分離し、誤り検出回路23−0−1と誤り検出回路23−0−2に出力する。これにより、誤り検出回路23−0は、低速な誤り検出回路23−0−1と誤り検出回路23−0−2を用いて高速な連続信号の誤り検出を行うことができる。
The error detection circuit 23-0 includes an error detection circuit 23-0-1, an error detection circuit 23-0-2, and DeMux 26-0. The DeMux 26-0 separates the signal output from the
図11に、被測定対象がパラレル信号を伝送する場合の構成例を示す。被測定対象92は、テスト信号挿入部12から出力されたパラレル信号を、パラレル信号のまま伝送する。本実施形態に係るエラー測定装置102は、レーン番号が付されたテスト信号を各レーンから出力する。このため、スキュー補正部13に入力されたテスト信号のレーン番号と被測定対象92の出力ポートとを照合することで、被測定対象92の入力ポートと出力ポートの対応関係を容易に把握することができる。したがって、被測定対象92の入力ポート及び出力ポートの数が多い場合であっても、被測定対象92と容易に接続することができる。
FIG. 11 shows a configuration example when the object to be measured transmits a parallel signal. The
本発明はスキューを発生するような高速データ伝送路の試験に用いることができるため、情報通信産業に適用することができる。 Since the present invention can be used for testing a high-speed data transmission path that generates skew, it can be applied to the information and communication industry.
11:信号発生部
12:テスト信号挿入部
13:スキュー補正部
14:誤り検出部
21、21−0、21−1、21−9、21−0−1、21−0−2、21−9−1、21−9−2、:連続信号発生回路
22:シリアルパラレル変換回路
23、23−0、23−1、23−9、23−0−1、23−0−2、23−9−1、23−9−2:誤り検出回路
24:パラレルシリアル変換回路
25−0、25−9:Mux
26−0、26−9:DeMux
31:テスト信号発生回路
32:セレクタ回路
33:タイミングジェネレータ
34:切り替えスイッチ
35:テスト信号検出回路
36:スキュー補正回路
81:多重化部
82:EO変換部
83:OE変換部
84:分離部
91、92:被測定対象
100:デスキュー回路
101、102:エラー測定装置
11: Signal generation unit 12: Test signal insertion unit 13: Skew correction unit 14:
26-0, 26-9: DeMux
31: Test signal generation circuit 32: Selector circuit 33: Timing generator 34: Changeover switch 35: Test signal detection circuit 36: Skew correction circuit 81: Multiplexing unit 82: EO conversion unit 83: OE conversion unit 84:
Claims (6)
予め定められた特定符号列の一定ビット後にレーン番号が付されたテスト信号を、複数のレーン番号について生成して出力するテスト信号発生回路(31)と、
連続信号が各レーンに入力されるとともに前記テスト信号発生回路から前記テスト信号が入力され、前記テスト信号に付されているレーン番号の前記連続信号を前記テスト信号に置換し、各レーンから前記連続信号又は前記テスト信号を出力するセレクタ回路(32)と、
前記特定符号列を検出して前記特定符号列の一定ビット後に付されている前記レーン番号及び前記レーン番号の検出時点を出力するテスト信号検出回路(35)と、
前記テスト信号検出回路からの前記検出時点を予め定められた時点と比較することで前記レーン番号のレーンにおけるスキューを検出して補正するスキュー補正回路(36)と、
を備え、
前記予め定められた時点は、前記テスト信号検出回路の出力する他のレーン番号の検出時点であるか、又は、各レーンに生じる最大の時間差以上で繰り返す絶対的な基準時点であるデスキュー回路。 In order to enable evaluation of a high-speed data transmission path that generates skew in a transmission system or reception system using a continuous signal that does not have a function of detecting and correcting skew,
A test signal generation circuit (31) for generating and outputting a test signal with a lane number attached after a certain bit of a predetermined specific code string for a plurality of lane numbers ;
A continuous signal is input to each lane and the test signal is input from the test signal generation circuit, the continuous signal of the lane number attached to the test signal is replaced with the test signal, and the continuous signal is input from each lane. A selector circuit (32) for outputting a signal or the test signal;
A test signal detection circuit (35) for detecting the specific code string and outputting the lane number and the detection time of the lane number that are attached after a certain bit of the specific code string;
A skew correction circuit (36) for detecting and correcting skew in the lane of the lane number by comparing the detection time point from the test signal detection circuit with a predetermined time point;
Equipped with a,
The deskew circuit is a deskew circuit that is a detection time of another lane number output from the test signal detection circuit or an absolute reference time point that repeats at a time difference greater than or equal to a maximum time difference generated in each lane .
前記テスト信号検出回路は、前記レーン番号の一定ビット後に付されている前記シーケンス番号をさらに出力し、
前記スキュー補正回路は、前記予め定められた時点によって定まる基準番号と前記テスト信号検出回路の出力するシーケンス番号との差を算出し、前記予め定められた時点と前記テスト信号検出回路の出力するレーン番号の検出時点との時間差を、前記基準番号と前記シーケンス番号との差のフレーム長に相当する時間だけ短縮することを特徴とする請求項1に記載のデスキュー回路。 The test signal has a predetermined frame length, and a sequence number indicating the order of the frames in the same lane is attached after a certain bit of the lane number,
The test signal detection circuit further outputs the sequence number attached after a certain bit of the lane number,
The skew correction circuit calculates a difference between a reference number determined by the predetermined time point and a sequence number output from the test signal detection circuit, and outputs a lane output from the predetermined time point and the test signal detection circuit. deskew circuit of claim 1, the time difference between the detection time of the numbers, characterized by shortened by the reference number and the sequence number and time corresponding to the frame length difference.
複数列の前記連続信号を発生して前記デスキュー回路の各レーンに出力する信号発生部と、
前記デスキュー回路からの出力信号に含まれる誤りを検出する誤り検出回路(23)と、
スキューの補正中である旨を出力するディスプレイと、
を備えるエラー測定装置。 A deskew circuit (100) according to claim 1 or 2 ,
A signal generator that generates the continuous signals of a plurality of columns and outputs the continuous signals to each lane of the deskew circuit;
An error detection circuit (23) for detecting an error included in the output signal from the deskew circuit;
A display that outputs that skew is being corrected;
An error measuring device comprising:
前記セレクタ回路は、前記ロック信号が入力されると、前記テスト信号への置換を停止し、各レーンから前記連続信号を出力する請求項3に記載のエラー測定装置。 When the skew correction circuit completes the correction of the skew of each lane, the skew correction circuit outputs a lock signal instructing to stop switching to the selector circuit,
The error measuring device according to claim 3 , wherein when the lock signal is input, the selector circuit stops replacement with the test signal and outputs the continuous signal from each lane.
前記セレクタ回路は、前記動作指示信号が入力されると、入力される連続信号のうちの少なくとも1つのレーンの前記連続信号を前記テスト信号に置換する請求項4に記載のエラー測定装置。 The error detection circuit outputs an operation instruction signal to the selector circuit when an error rate to be detected exceeds a certain value.
5. The error measurement device according to claim 4 , wherein when the operation instruction signal is input, the selector circuit replaces the continuous signal of at least one lane among the input continuous signals with the test signal.
前記切り替えスイッチが自動のとき、前記セレクタ回路は、前記動作指示信号が入力されると、入力される連続信号のうちの少なくとも1つのレーンの連続信号を前記テスト信号に置換し、
前記切り替えスイッチが手動のとき、前記セレクタ回路は、前記動作指示信号が入力されても、各レーンから連続信号を出力する請求項5に記載のエラー測定装置。 A changeover switch (34) for switching the replacement from the continuous signal to the test signal in the selector circuit between automatic and manual;
When the changeover switch is automatic, when the operation instruction signal is input, the selector circuit replaces the continuous signal of at least one lane of the input continuous signals with the test signal,
The error measuring device according to claim 5 , wherein when the changeover switch is manual, the selector circuit outputs a continuous signal from each lane even when the operation instruction signal is input.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009258269A JP5461963B2 (en) | 2009-11-11 | 2009-11-11 | Deskew circuit and error measuring device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009258269A JP5461963B2 (en) | 2009-11-11 | 2009-11-11 | Deskew circuit and error measuring device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011103595A JP2011103595A (en) | 2011-05-26 |
JP5461963B2 true JP5461963B2 (en) | 2014-04-02 |
Family
ID=44193740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009258269A Expired - Fee Related JP5461963B2 (en) | 2009-11-11 | 2009-11-11 | Deskew circuit and error measuring device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5461963B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5301643B2 (en) * | 2011-12-20 | 2013-09-25 | アンリツ株式会社 | Abnormal lane detection circuit and method, deskew circuit and method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW419924B (en) * | 1998-02-16 | 2001-01-21 | Nippon Telegraph & Telephone | Channel-to-channel skew compensation |
JP2001119376A (en) * | 1999-10-21 | 2001-04-27 | Nec Corp | Line error monitoring system |
JP3891841B2 (en) * | 2002-01-07 | 2007-03-14 | 富士通株式会社 | Transmission system |
JP2003318741A (en) * | 2002-04-25 | 2003-11-07 | Canon Inc | Communication system |
JP4062078B2 (en) * | 2002-12-10 | 2008-03-19 | 株式会社日立製作所 | Skew adjustment device |
JP2004320105A (en) * | 2003-04-11 | 2004-11-11 | Yokogawa Electric Corp | Control apparatus |
-
2009
- 2009-11-11 JP JP2009258269A patent/JP5461963B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011103595A (en) | 2011-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102091302B1 (en) | Timestamp correction in a multi-lane communication link with skew | |
JP4696167B2 (en) | Transmission system, repeater and receiver | |
US10567123B2 (en) | Methods, systems and computer readable media for evaluating link or component quality using synthetic forward error correction (FEC) | |
TW201128203A (en) | Communication system, data transmitter, data receiver, and method of testing the same | |
JP5850047B2 (en) | Data receiving apparatus, marker information extracting method, and marker position detecting method | |
US20100142525A1 (en) | Virtual lane identification method and apparatus for applying virtual lane scheme to optical transport network | |
JP2011211532A (en) | Apparatus and system for data transmission | |
US20170099101A1 (en) | Methods, systems, and computer readable media for providing traffic generation or forwarding device that compensates for skew between electrical lanes in a manner that allows coherent detection of transmitted data | |
JP5461963B2 (en) | Deskew circuit and error measuring device | |
JP5415381B2 (en) | Network test system and network test method | |
JP5252361B2 (en) | Transmission system | |
US20150207721A1 (en) | Method and system for generating multi-protocol fault management packet by using fpga | |
JP4965719B2 (en) | Transmission system, repeater and receiver | |
KR100872861B1 (en) | Bit error rate test method in the PRS pattern | |
US20190305843A1 (en) | Mfas-aligned pseudorandom binary sequence (prbs) patterns for optical transport network (otn) testing | |
JP2004153592A (en) | Device and method for pattern synchronization pull-in | |
JP5252360B2 (en) | Transmission system, repeater and receiver | |
JP2011077602A (en) | Image transfer device, and image forming device | |
JP5248573B2 (en) | OOR test pattern insertion circuit and OOR test pattern insertion method | |
JP5318724B2 (en) | Error rate measuring apparatus and error rate measuring method | |
JP5215971B2 (en) | Signal generation detection apparatus and signal generation detection method | |
JP2011508540A (en) | Channel skew identification and notification | |
JP2018152820A (en) | Deskew circuit and deskew method | |
JP2010161630A (en) | Error addition apparatus | |
JP2004222073A (en) | System of detecting the number of remaining errors, reception device, and transmission device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5461963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |