JP5458531B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5458531B2 JP5458531B2 JP2008226704A JP2008226704A JP5458531B2 JP 5458531 B2 JP5458531 B2 JP 5458531B2 JP 2008226704 A JP2008226704 A JP 2008226704A JP 2008226704 A JP2008226704 A JP 2008226704A JP 5458531 B2 JP5458531 B2 JP 5458531B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- diameter
- semiconductor wafer
- stage
- movable part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 238000000034 method Methods 0.000 claims description 29
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000001035 drying Methods 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 177
- 230000006837 decompression Effects 0.000 description 19
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 16
- 239000010410 layer Substances 0.000 description 11
- 238000001179 sorption measurement Methods 0.000 description 6
- 238000005336 cracking Methods 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
- Dicing (AREA)
Description
この発明は、電力変換装置などに使用されるパワー半導体装置の製造方法に関し、特にデバイス厚が薄い薄型半導体デバイスを製造する際に用いる半導体装置の製造方法に関する。 This invention relates to the production how the power semiconductor device for use in such a power conversion device, particularly relates to the production how the semiconductor device to be used when the device thickness to produce a thinner thin semiconductor device.
近年、IGBT(Insulated Gate Bipolar Transistor、絶縁ゲート型バイポーラトランジスタ)では、高性能化および低コスト化が重要な課題となっている。このため、フィールドストップ(FS)層を用いた薄型のIGBT構造が用いられるようになっている。その理由は、スイッチング損失の低減と高速スイッチング特性の改善が可能であり、かつ低コスト化が可能であるからである。FS型IGBTでは、n型FZ(Floating Zone)ウェハなどの低価格のウェハを用いて製造される。 In recent years, in an IGBT (Insulated Gate Bipolar Transistor, insulated gate bipolar transistor), high performance and low cost have become important issues. For this reason, a thin IGBT structure using a field stop (FS) layer is used. The reason is that switching loss can be reduced, high-speed switching characteristics can be improved, and cost can be reduced. The FS type IGBT is manufactured using a low-cost wafer such as an n-type FZ (Floating Zone) wafer.
図21は、FZ結晶基板を用いたFS型IGBTの断面図である。FS型IGBTでは、n+バッファ層をフィールドストップ層102として用いている。このようにすることで、キャリアの低注入、高輸送効率という基本動作を用いながら、従来のノンパンチスルー構造よりもベース層を薄くすることでさらなるオン電圧、ターンオフ損失特性が改善されたものとなっている。
FIG. 21 is a cross-sectional view of an FS type IGBT using an FZ crystal substrate. In the FS type IGBT, an n + buffer layer is used as the
図21に示すようにn型FZウェハの表面構造は、例えば、n-ドリフト層103の表面層の一部に、pベース領域104が設けられている。また、pベース領域104の表面層の一部に、n+エミッタ領域105が設けられている。そして、n+エミッタ領域105を貫通し、n-ドリフト層103に達するトレンチ110が設けられている。トレンチ110の内部には、ゲート酸化膜106を介してゲート電極107が設けられている。また、ゲート酸化膜106およびゲート電極107の上には絶縁膜120が設けられており、絶縁膜120によってゲート電極107とエミッタ電極108とが離れている。エミッタ電極108は、pベース領域104と、n+エミッタ領域105と、に接するように設けられている。
As shown in FIG. 21, in the surface structure of the n-type FZ wafer, for example,
図21に示すようなFS型IGBTを製造する場合、上述したようなn型FZウェハの表面構造をウェハのおもて面側に形成し、n型FZウェハの裏面を削って薄化した後、裏面からボロンイオンを照射する。そして、ウェハのおもて面を冷却しながら裏面にレーザ光を照射してアニールする。これによって、ボロン原子を活性化させることで、p+コレクタ層101を形成する。その後、p+コレクタ層101の表面にコレクタ電極109を形成する。
When manufacturing the FS type IGBT as shown in FIG. 21, the surface structure of the n-type FZ wafer as described above is formed on the front surface side of the wafer, and the back surface of the n-type FZ wafer is shaved and thinned. Irradiate boron ions from the back. Then, annealing is performed by irradiating the back surface with laser light while cooling the front surface of the wafer. Thus, the p + collector layer 101 is formed by activating boron atoms. Thereafter, a
ここで、図21に示すようなFS型IGBTの特性を向上させるためには、耐圧に応じてn-ドリフト層103を薄くすればよい。具体的には、例えば、耐圧が1200VのIGBTを作製する場合、n-ドリフト層103の厚さを、120μm程度にすることで、十分に所望の性能を得ることができる。また、耐圧が600VのIGBTを形成する場合、n-ドリフト層103の厚さを、60μm程度にすればよい。 Here, in order to improve the characteristics of the FS type IGBT as shown in FIG. 21, the n − drift layer 103 may be thinned in accordance with the breakdown voltage. Specifically, for example, when manufacturing an IGBT having a withstand voltage of 1200 V, desired performance can be sufficiently obtained by setting the thickness of the n − drift layer 103 to about 120 μm. Further, when forming an IGBT having a withstand voltage of 600 V, the thickness of the n − drift layer 103 may be about 60 μm.
しかしながら、ウェハの厚さを薄くすると、ウェハの端部が欠けやすくなり、チッピングが生じやすくなる。また、ウェハ全体の機械的な強度が低下するため、割れや欠け、撓みが発生しやすくなるという問題がある。 However, when the thickness of the wafer is reduced, the end portion of the wafer is likely to be chipped and chipping is likely to occur. Further, since the mechanical strength of the entire wafer is lowered, there is a problem that cracks, chips, and deflection are likely to occur.
このような問題を解決するため、ウェハの裏面にリブ構造を設けたウェハ(以下、リブウェハとする)が提案されている。リブウェハは、例えば、ウェハの外周端部を残して、ウェハの裏面側の中央部のみを研磨することで作製される。リブウェハを用いることで、反りが大幅に緩和されて、その後のダイシング工程や搬送工程においてウェハを取り扱う際に、ウェハを保持する強度が大幅に向上し、ウェハの割れや欠けを軽減することができる。 In order to solve such a problem, a wafer having a rib structure on the back surface of the wafer (hereinafter referred to as a rib wafer) has been proposed. The rib wafer is manufactured, for example, by polishing only the central portion on the back surface side of the wafer, leaving the outer peripheral edge of the wafer. By using a rib wafer, the warpage is greatly relieved, and when the wafer is handled in the subsequent dicing process and transfer process, the strength for holding the wafer is greatly improved, and cracking and chipping of the wafer can be reduced. .
図22は、従来のダイシング工程の問題点について示す断面図である。図22に示すように、外周端部にリブ152が形成されたリブウェハ150は、ウェハ150の中央部151とリブ152との間に段差があるため、ダイシング工程においてリブウェハ150の裏面側にダイシングテープ153を貼付する際、段差の周辺においてリブウェハ150とダイシングテープ153との間に隙間(図中A)が生じてしまう。リブウェハ150とダイシングテープ153の間に隙間があると、その隙間に対応する箇所に形成されたチップをダイシングテープ153を介して、リブウェハ150を設置するステージ160に固定することができない。このため、ダイシングを行う際やその後の洗浄を行う際にダイシングテープ153の貼り付いていない部分に形成されたチップが飛び散ってしまうなどの不具合が生じる。
FIG. 22 is a cross-sectional view showing problems in the conventional dicing process. As shown in FIG. 22, the
また、例えば、リブウェハ150の裏面側に隙間がないようにダイシングテープ153を貼付することができても、リブによる段差によってリブウェハ150の中央部151とステージ160の間に隙間が生じるため、例えばダイシングブレード161によってリブウェハ150の中央部151を切断する際に、ウェハ150が撓み、ウェハ150が破損してしまう。
Further, for example, even if the dicing
そのため、ウェハの裏面側の中央部(リブの形成されていない凹部)の深さに相当する高さの凸部を有するダイシングテープを、ウェハの裏面側に貼付する方法が提案されている(例えば、下記特許文献1参照。)。また、ダイシングの前に、リブの内径よりも径の小さいステージ上にリブウェハを載せ、リブを切断して除去する方法が提案されている(例えば、下記特許文献2参照。)。これらの技術によれば、ウェハ裏面に段差がないので、ウェハとステージの間に隙間が生じないため、ダイシングの際のウェハの撓みや破損を軽減することができる。また、ウェハとダイボンド用の粘着フィルムとの空間を減圧させながらウェハの裏面にフィルムを貼着する装置が提案されている(例えば、下記特許文献3参照。)。
For this reason, a method has been proposed in which a dicing tape having a convex portion having a height corresponding to the depth of the central portion (concave portion where no rib is formed) on the back side of the wafer is attached to the back side of the wafer (for example, ,
しかしながら、前記特許文献1の技術では、凸部を有するダイシングテープをウェハの裏面側に気泡が入らないように貼付するために、特殊な装置を導入する必要がある。また、ウェハに作製するデバイスの種類(例えば耐圧の違い)やウェハの径によってリブの深さや径が異なるため、リブの形状に合わせて、異なる形状の凸部を有するダイシングテープを用意する必要がある。これらの原因によって、半導体デバイスの製造コストが上昇するという問題点がある。また、前記特許文献2の技術では、新たにリブを切断する装置を導入し、その装置でリブを切断する工程を追加する必要があるため、半導体デバイスの製造コストが上昇するという問題点がある。
However, in the technique of
また、ダイシングステージの中央部に凸部を設けることも考えられる。しかし、リブの径や深さが変わると、それに合わせてステージを取り替える必要があるため、手間とコストが上昇するという問題点がある。 It is also conceivable to provide a convex portion at the center of the dicing stage. However, if the diameter and depth of the ribs change, it is necessary to replace the stage according to the change, and there is a problem that labor and cost increase.
また、ダイシング工程の際に、ウェハの、デバイスの表面構造が形成されたおもて面側に保護テープを貼付し、ウェハの裏面側からダイシングを行う方法が考えられる。しかしながら、ウェハの裏面側にはダイシングライン等の目印がないため、ウェハのおもて面側に形成されたスクライブラインを、ウェハの裏面側から検出する必要がある。そのため、例えば赤外線カメラなどの装置が必要となる。または、ウェハの裏面側のダイシングを行う領域に目印を付けるマーキング装置が必要となる。従って、新たな設備投資が必要となり、生産コストが上昇するという問題点がある。さらに、ウェハの裏面側から切断する際に、ウェハのおもて面側に形成されたデバイスの表面構造がステージに押しつけられるため、デバイスの表面構造が欠けてしまうという問題点がある。 In addition, in the dicing step, a method is conceivable in which a protective tape is applied to the front surface side of the wafer on which the device surface structure is formed, and dicing is performed from the back surface side of the wafer. However, since there is no mark such as a dicing line on the back side of the wafer, it is necessary to detect the scribe line formed on the front side of the wafer from the back side of the wafer. Therefore, for example, an apparatus such as an infrared camera is required. Alternatively, a marking device that marks the area where dicing is performed on the back side of the wafer is required. Therefore, there is a problem that new capital investment is required and the production cost increases. Furthermore, when the wafer is cut from the back side, the surface structure of the device formed on the front side of the wafer is pressed against the stage, so that the surface structure of the device is lost.
この発明は、上述した従来技術による問題点を解消するため、生産コストを抑えつつ、ウェハの割れや欠け、反りを低減することのできる半導体装置の製造方法を提供することを目的とする。 The present invention, in order to solve the problems in the conventional technology described above while suppressing the production cost, and to provide a manufacturing how a semiconductor device capable of reducing cracking and chipping of the wafer, the warpage.
上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置の製造方法は、裏面の中央部に外周端部よりも薄い凹部が形成された半導体ウェハの裏面側の全面にダイシングテープを貼り付けるテープ貼り付け工程と、基礎部の内側に昇降可能な大径可動部が設けられ、かつ前記大径可動部の内側に昇降可能な小径可動部が設けられたステージの前記小径可動部のみ、または前記小径可動部および前記大径可動部の両方を上昇させて、前記ステージの中央部に凸部を形成するステージ設定工程と、前記半導体ウェハの前記凹部内に前記ステージの凸部が入り、前記半導体ウェハの前記外周端部と前記凹部が前記凸部に合致するように、前記ステージの上に前記半導体ウェハを設置するウェハ設置工程と、前記ステージ上に設置された前記半導体ウェハのおもて面側から、前記半導体ウェハの前記凹部に対応する部分に、前記半導体ウェハの中央部の厚さよりも深く、かつ前記半導体ウェハの外周端部よりも浅く切れ込みを入れることによって、前記外周端部を残したまま前記半導体ウェハをチップ状に切断する加工工程と、前記加工工程の後に前記半導体ウェハの洗浄および乾燥を行う洗浄乾燥工程と、前記加工工程により前記チップ状に切断された前記半導体ウェハを前記ダイシングテープから剥離してピックアップするピックアップ工程と、の各工程をこの順に行うことを特徴とする。 To solve the above problems and achieve an object, a method of manufacturing a semiconductor device according to this invention, dicing on the back side of the surface of the semiconductor wafer in which the thin recesses are formed than the outer peripheral edge portion to the central portion of the back surface The tape attaching process for attaching the tape, and the small diameter movable part of the stage provided with a large diameter movable part that can be raised and lowered inside the base part and a small diameter movable part that can be raised and lowered inside the large diameter movable part. A stage setting step in which only a part or both the small-diameter movable part and the large-diameter movable part are raised to form a convex part in the central part of the stage, and the convex part of the stage in the concave part of the semiconductor wafer And a wafer installation step of installing the semiconductor wafer on the stage so that the outer peripheral end portion and the concave portion of the semiconductor wafer coincide with the convex portion, and the semiconductor wafer is installed on the stage. Further, from the front surface side of the semiconductor wafer, a portion corresponding to the concave portion of the semiconductor wafer is cut deeper than the thickness of the central portion of the semiconductor wafer and shallower than the outer peripheral end portion of the semiconductor wafer. Thus, the processing step of cutting the semiconductor wafer into chips while leaving the outer peripheral edge, the cleaning and drying step of cleaning and drying the semiconductor wafer after the processing step, and the chip shape by the processing step A pick-up step of separating and picking up the semiconductor wafer that has been cut into pieces from the dicing tape is performed in this order .
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記ステージ設定工程では、前記凸部の径および高さが前記凹部の径および深さとそれぞれ同じになるように、前記小径可動部のみ、または前記小径可動部および前記大径可動部の両方を上昇させることを特徴とする。 A method of manufacturing a semiconductor device according to this invention is the invention described above, in the stage setting step, such that the diameter and height of the convex portion is a in their respective same diameter and depth of the recess Only the small-diameter movable part, or both the small-diameter movable part and the large-diameter movable part are raised.
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記加工工程では、前記凸部で前記半導体ウェハを真空吸着しながら前記半導体ウェハをダイシングすることを特徴とする
In the semiconductor device manufacturing method according to the present invention, in the above-described invention, in the processing step, the semiconductor wafer is diced while the semiconductor wafer is vacuum-sucked by the convex portion.
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記小径可動部の上面には前記半導体ウェハを吸着する第1の吸着部が設けられており、前記大径可動部の上面には前記半導体ウェハを吸着する第2の吸着部が設けられており、前記ステージ設定工程によって前記凸部の上面に位置された前記第1の吸着部および前記第2の吸着部のいずれか一方または両方によって前記半導体ウェハを吸着することを特徴とする。In the method for manufacturing a semiconductor device according to the present invention, in the above-described invention, a first suction part that sucks the semiconductor wafer is provided on the upper surface of the small-diameter movable part, and the upper surface of the large-diameter movable part. Is provided with a second suction part for sucking the semiconductor wafer, and one of the first suction part and the second suction part located on the upper surface of the convex part by the stage setting step Alternatively, the semiconductor wafer is adsorbed by both.
上述した発明によれば、リブウェハの裏面側の凹部の径および深さに合わせてステージの凸部の径および高さを調整することができるので、同一のステージで、裏面側の凹部の径および深さの異なるリブウェハを加工することができる。また、ステージを、凸部のない状態にすれば、リブのない平坦なウェハを加工することができる。例えば、ステージにリブウェハを設置し、ウェハのおもて面側から、リブを切り落とさずに残したまま、ウェハの全面をダイシングすることができる。 According to the invention described above, it is possible to adjust the size and height of the convex portion of the stage in accordance with the diameter and depth of the back side of the recess of the Ribuweha, at the same stage, the back-side recessed portions in the radial and Rib wafers with different depths can be processed. Further, if the stage is made to have no convex portion, a flat wafer without ribs can be processed. For example, a rib wafer can be installed on the stage, and the entire surface of the wafer can be diced from the front side of the wafer, leaving the ribs without being cut off.
また、上述した発明によれば、ウェハの裏面側の形状が異なっていても、ステージの基礎部から小径可動部を突出させることにより、または小径可動部と大径可動部の両方を突出させることにより、同一のステージに異なる形状のウェハを設置することができる。 Further, according to the invention described above, even with different rear surface side of the shape of the wafer by projecting the small-diameter movable portion from the base portion of the stage or be protruded both small diameter movable portion and the large diameter moving part, Thus, wafers having different shapes can be placed on the same stage.
本発明にかかる半導体装置の製造方法によれば、生産コストを抑えつつ、ウェハの割れや欠け、反りを低減することができるという効果を奏する。 According to the manufacturing how the semiconductor device according to the present invention, while suppressing the production cost, an effect that it is possible to reduce cracking and chipping of the wafer, the warpage.
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。 With reference to the accompanying drawings, illustrating a preferred embodiment of the manufacturing how the semiconductor device according to the present invention in detail. Note that, in the following description of the embodiments and all the attached drawings, the same reference numerals are given to the same components, and duplicate descriptions are omitted.
(実施の形態1)
図1〜図3は、実施の形態1にかかる半導体装置の製造装置の要部を示す斜視図である。これらの図に示すように、実施の形態1にかかる半導体装置の製造装置は、ダイシングを行う際などにウェハを設置するステージである。ここでは、一例として、リブ構造の第1ウェハ(例えば6インチウェハ)と、リブ構造の第2ウェハ(例えば8インチウェハ)と、裏面側にリブの形成されていない平坦な第3ウェハと、に適用する場合について説明する。第1ウェハにおいて、裏面側の凹部(リブの形成されていない中央部)の直径はamm(例えば130〜148mm)であり、リブと中央部との段差の高さはcμm(例えば0〜700μm)である。第2ウェハにおいて、裏面側の凹部の直径はbmm(例えば180〜198mm:a<b)であり、リブと中央部との段差の高さはcμmである。
(Embodiment 1)
1 to 3 are perspective views showing main parts of the semiconductor device manufacturing apparatus according to the first embodiment. As shown in these drawings, the semiconductor device manufacturing apparatus according to the first embodiment is a stage on which a wafer is placed when dicing is performed. Here, as an example, a rib-structured first wafer (for example, a 6-inch wafer), a rib-structured second wafer (for example, an 8-inch wafer), and a flat third wafer having no ribs formed on the back surface side, The case where it applies to is demonstrated. In the first wafer, the diameter of the concave portion on the back side (the center portion where the rib is not formed) is amm (for example, 130 to 148 mm), and the height of the step between the rib and the center portion is c μm (for example, 0 to 700 μm). It is. In the second wafer, the diameter of the concave portion on the back surface side is b mm (for example, 180 to 198 mm: a <b), and the height of the step between the rib and the central portion is c μm.
ステージ1は、略リング状の基礎部2、略リング状の大径可動部3、および略円柱状の小径可動部4を備えている。大径可動部3は、基礎部2の内側に昇降可能に嵌め込まれている。小径可動部4は、大径可動部3の内側に昇降可能に嵌め込まれている。ステージ1上に前記第3ウェハが載る場合には、大径可動部3および小径可動部4は下降状態となる(図1の状態)。大径可動部3が下降状態にあるときには、大径可動部3の上端面は、基礎部2の上端面と面一になる。小径可動部4が下降状態にあるときには、小径可動部4の上端面は、基礎部2の上端面と面一になる。ステージ1上に前記第1ウェハが載る場合には、大径可動部3は下降状態にあり、小径可動部4が上昇状態となる(図2の状態)。ステージ1上に前記第2ウェハが載る場合には、大径可動部3および小径可動部4は上昇状態となり、大径可動部3の上端面および小径可動部4の上端面が面一となる(図3の状態)。
The
大径可動部3および小径可動部4は、図示省略する駆動手段によって昇降させられる。また、大径可動部3および小径可動部4は、図示省略する真空ポンプによる真空引きによって、ウェハを真空吸着するようになっている。駆動手段および真空ポンプについては、後述する。
The large-diameter
図4および図5は、それぞれ基礎部を示す斜視図および平面図である。これらの図に示すように、基礎部2は、開口部を有する円盤部11と、この円盤部11の外周端において円盤部11から起立する外周壁部12を備えている。円盤部11および外周壁部12は、例えばステンレスでできている。
4 and 5 are a perspective view and a plan view, respectively, showing the base portion. As shown in these drawings, the
図6および図7は、それぞれ大径可動部を示す斜視図および平面図である。これらの図に示すように、大径可動部3は、略リング状の第2の台座部21と、この台座部により支持されるリング状の第2の吸着部22を備えている。第2の台座部21は、例えばステンレスでできている。第2の吸着部22は、例えば通気性を有するポーラス構造のセラミック板でできている。第2の吸着部22と第2の台座部21との間には、図には現れていない第2の減圧室が設けられている。第2の台座部21の内周面には、この第2の減圧室に通ずる貫通孔23が設けられている。また、第2の台座部21の内周面には、小径可動部4と連結するための連結溝24が設けられている。この連結溝24に、後述する小径可動部4の連結片(図8参照)が挿入される。連結溝24は、略L字状に成形されている。そのL字状の溝において、縦溝部(縦に伸びる溝部分)25が自由位置であり、横溝部(横に伸びる溝部分)26が固定位置である。大径可動部3の外径は、基礎部2の外周壁部12の内径と同じか、基礎部2に対して大径可動部3が昇降可能な程度に基礎部2の外周壁部12の内径よりも小さい値であり、かつ例えば前記第2ウェハの裏面側の凹部の直径bからクリアランス量Δrを減算した値(b−Δr)である。
6 and 7 are a perspective view and a plan view showing the large-diameter movable part, respectively. As shown in these drawings, the large-diameter
図8および図9は、それぞれ小径可動部を示す斜視図および平面図である。これらの図に示すように、小径可動部4は、略円柱状の第1の台座部31と、この台座部により支持される円形の第1の吸着部32を備えている。第1の台座部31は、例えばステンレスでできている。第1の吸着部32は、例えば通気性を有するポーラス構造のセラミック板でできている。第1の吸着部32と第1の台座部31との間には、図には現れていない第1の減圧室が設けられている。第1の台座部31の外周面には、この第1の減圧室に通ずる貫通孔33が設けられている。また、第1の台座部31には、その外周面から側方へ突出する前記連結片34が設けられている。この連結片34が前記自由位置にあるときには、小径可動部4は、大径可動部3に対して自由に昇降することができる。一方、連結片34が前記固定位置にあるときには、小径可動部4と大径可動部3が一体化して一緒に昇降することになる。これら連結溝24および連結片34は、一体化手段を構成する。小径可動部4の直径は、大径可動部3の内径と同じか、大径可動部3に対して小径可動部4が昇降可能な程度に大径可動部3の内径よりも小さい値であり、かつ例えば前記第1ウェハの裏面側の凹部の直径aからクリアランス量Δrを減算した値(a−Δr)である。
8 and 9 are a perspective view and a plan view, respectively, showing the small-diameter movable part. As shown in these drawings, the small-diameter
ここで、クリアランス量Δrは、0〜10mmであるのが好ましい。その理由は、小径可動部4の上昇、または小径可動部4と大径可動部3の上昇によりできるステージの凸部の直径が、ステージに設置されるウェハの裏面側の凹部の直径よりも大きいと、ウェハを設置することができないからである。また、ステージの凸部の直径が、ウェハの凹部の直径よりも10mm以上小さくなると、ウェハにおいて吸着力によってステージに固定されない領域が増えてウェハの強度が低下してしまうため、ダイシングの際にウェハが割れる可能性があるからである。クリアランス量Δrは、できる限り小さい方が好ましい。
Here, the clearance amount Δr is preferably 0 to 10 mm. The reason is that the diameter of the convex part of the stage formed by the rise of the small diameter
また、小径可動部4の上昇、または小径可動部4と大径可動部3の上昇によりできるステージの凸部の高さは、リブウェハの段差の高さcに誤差Δhを加味した値(c±Δh)である。ここで、誤差Δhは、40μm以内であるのが好ましい。その理由は、次の通りである。ウェハの中央部およびリブは、ステージに吸着される。その際、誤差Δhがあると、ウェハの中央部とリブとの間に、ウェハの表面と垂直な方向に力がかかる。誤差Δhが40μmよりも大きいと、ウェハの表面と垂直な方向にかかる力によって、ウェハが割れる可能性があるからである。
Further, the height of the convex portion of the stage formed by raising the small-diameter
図10〜図13は、実施の形態1にかかる半導体装置の製造装置の全体を示す断面図である。図10には、ステージ1上に前記第3ウェハを載せる場合の状態(図1の状態)、図11には、ステージ1上に前記第1ウェハを載せる場合の状態(図2の状態)、図13には、ステージ1上に前記第2ウェハを載せる場合の状態(図3の状態)がそれぞれ示されている。図12には、図10に示す状態から図13に示す状態へ移行する途中の状態が示されている。また、図14および図15は、それぞれ、連結片が前記自由位置にあるときおよび連結片が前記固定位置にあるときの状態を示す部分断面図である。図14および図15においては、大径可動部3の連結溝24が露出する程度に、大径可動部3の上部が切り欠かれている。
10 to 13 are cross-sectional views illustrating the entire semiconductor device manufacturing apparatus according to the first embodiment. FIG. 10 shows a state when the third wafer is placed on the stage 1 (the state shown in FIG. 1), and FIG. 11 shows a state when the first wafer is placed on the stage 1 (the state shown in FIG. 2). FIG. 13 shows a state where the second wafer is placed on the stage 1 (the state shown in FIG. 3). FIG. 12 shows a state during the transition from the state shown in FIG. 10 to the state shown in FIG. 14 and 15 are partial cross-sectional views showing a state when the connecting piece is in the free position and when the connecting piece is in the fixed position, respectively. In FIG. 14 and FIG. 15, the upper part of the large diameter
図10〜図13に示すように、前記駆動手段5は、例えばラックギア41とピニオンギア42からなる歯車機構、ピニオンギア42を回転させるためのモータ43、モータ43の駆動を制御する昇降駆動制御部44、およびピニオンギア42の回転によって昇降するラックギア41の動きを伝えるアーム45を備えている。アーム45は、歯車機構から小径可動部4の真下まで伸びており、基礎部2の円盤部11の開口部を通って小径可動部4の第1の台座部31に接続されている。第1の台座部31と第1の吸着部32の間の空間は、前記第1の減圧室35である。第1の台座部31の底面には、第1の減圧室35に通ずる、前記貫通孔33とは別の貫通孔36が設けられている。この貫通孔36に通気管37を介して前記真空ポンプ38が接続される。後述するように小径可動部4は回転可能な構成であるため、通気管37は、例えばフレキシブルな管でできている。真空ポンプ38で真空引きすることによって、第1の減圧室35が均一な負圧状態となり、第1の吸着部32の面内方向の吸着力が一様になる。また、第2の台座部21と第2の吸着部22の間の空間は、前記第2の減圧室27である。
As shown in FIGS. 10 to 13, the driving means 5 includes, for example, a gear mechanism including a
図10および図11に示す状態では、小径可動部4の連結片34が前記自由位置にあり、第2の減圧室27に通ずる貫通孔23は、小径可動部4の第1の台座部31によって塞がれる。従って、ステージ1上に前記第3ウェハまたは前記第1ウェハを載せる場合には、第1の減圧室35と第2の減圧室27の間の通気が遮断されるので、大径可動部3の第2の吸着部22には吸着力が発生しない。前記第3ウェハを載せる場合には、小径可動部4は、下降した状態にある。前記第1ウェハを載せる場合には、図11に矢印で示すように、モータ43の回転によりアーム45が上昇し、それに伴って小径可動部4のみが上昇する。このときの小径可動部4の上昇量は、モータ43の回転量を制御することによって、前記第1ウェハの裏面側の凹部の深さに応じて調整される。
In the state shown in FIGS. 10 and 11, the connecting
ステージ1上に前記第2ウェハを載せる場合には、図12に矢印で示すように、小径可動部4をθ度(例えば45度程度)回転させて、小径可動部4の連結片34を前記自由位置(図14参照)から前記固定位置(図15参照)へ移動させる。小径可動部4の回転に関しては、アーム45の、小径可動部4の第1の台座部31に固定されている縦棒部が、アーム45の横に伸びる横棒部に対して回転自在に支持される構成となっていてもよい。この場合、縦棒部ごと小径可動部4を回転させる。あるいは、アーム45の縦棒部は、小径可動部4の第1の台座部31に接触しているだけであり、小径可動部4が縦棒部に対して回転自在に支持される構成となっていてもよい。図12には、小径可動部4を回転させた後の状態が示されている。この状態で、図13に矢印で示すように、モータ43の回転によりアーム45が上昇し、それに伴って小径可動部4と大径可動部3が一緒に上昇する。このときの小径可動部4の上昇量は、モータ43の回転量を制御することによって、前記第2ウェハの裏面側の凹部の深さに応じて調整される。連結片34が前記固定位置にあるときには、第1の減圧室35に通ずる貫通孔33が、第2の減圧室27に通ずる貫通孔23に繋がるので、第2の減圧室27が第1の減圧室35に接続される。従って、ステージ1上に前記第2ウェハを載せる場合、真空ポンプ38で真空引きすることによって、小径可動部4の第1の吸着部32に加えて、大径可動部3の第2の吸着部22にも吸着力が発生する。その際、第1の減圧室35および第2の減圧室27が均一な負圧状態となるので、第1の吸着部32の面内方向および第2の吸着部22の面内方向の吸着の圧力が一様になる。
When the second wafer is placed on the
実施の形態1によれば、ステージ1の基礎部2から小径可動部4のみを突出させることにより、または小径可動部4と大径可動部3の両方を突出させることにより、同一のステージ1に、裏面側の凹部の直径や高さが異なるリブウェハや平坦なウェハを設置することができる。従って、高さや径の異なる凸部を有する種々のステージを用意する必要がないので、生産コストが低くなる。また、同一の製造ラインで種々の寸法のリブウェハや平坦なウェハを作製することができるので、生産コストが低くなる。さらに、ステージ1の凸部の径および高さがリブウェハの裏面側の凹部の径および深さにほぼ一致することによって、加工中にウェハが割れたり、欠けたり、反ったりするのを低減することができる。
According to the first embodiment, by making only the small diameter
(実施の形態2)
次に、半導体装置の製造方法について説明する。図16は、実施の形態2にかかる半導体装置の製造方法について示すフローチャートである。実施の形態2においては、上述した実施の形態1において説明した半導体装置の製造装置をダイシング装置の備えるステージとして用いている。
(Embodiment 2)
Next, a method for manufacturing a semiconductor device will be described. FIG. 16 is a flowchart illustrating the method for manufacturing the semiconductor device according to the second embodiment. In the second embodiment, the semiconductor device manufacturing apparatus described in the first embodiment is used as a stage included in the dicing apparatus.
図16のフローチャートに示すように、実施の形態2においては、まず、ウェハとダイシングフレームを貼付装置にセットする(ステップS1)。ステップS1においては、ウェハは、通常の平坦なウェハでもよいし、裏面側の外周端部にリブの形成されたリブウェハでもよい。また、いずれのウェハにおいても、おもて面に素子構造が形成されていてもよい。 As shown in the flowchart of FIG. 16, in the second embodiment, first, a wafer and a dicing frame are set in a sticking apparatus (step S1). In step S1, the wafer may be a normal flat wafer or a rib wafer in which ribs are formed on the outer peripheral end on the back surface side. In any wafer, an element structure may be formed on the front surface.
ついで、貼付装置によって、ウェハの裏面側に粘着テープ(ダイシングテープ)を貼り付ける(ステップS2)。ステップS2においては、ウェハの裏面側と、ダイシングテープとの間に気泡が入らず、またウェハとダイシングテープとの間に隙間が生じないように、ウェハの裏面側にダイシングテープを貼り付ける。なお、ダイシングテープとしては、紫外線(UV)を照射することで粘着力が低下するものを用いてもよい。ついで、ダイシングテープのウェハが貼付されていない側の面に、ダイシングフレームを貼付する。 Next, an adhesive tape (dicing tape) is attached to the back side of the wafer by the attaching device (step S2). In step S2, a dicing tape is affixed to the back surface side of the wafer so that no air bubbles enter between the back surface side of the wafer and the dicing tape, and no gap is formed between the wafer and the dicing tape. In addition, as a dicing tape, you may use the thing from which adhesive force falls by irradiating an ultraviolet-ray (UV). Next, a dicing frame is attached to the surface of the dicing tape on which the wafer is not attached.
ついで、ウェハを貼付装置から取り出し、ダイサー(ダイシング装置)の挿入口にセットする(ステップS3)。ステップS3においては、例えばダイシングフレームが貼付されたウェハを、ウェハカセットに設置した後に、そのウェハカセットをダイサーの挿入口にセットする。 Next, the wafer is taken out from the sticking device and set in an insertion port of a dicer (dicing device) (step S3). In step S3, for example, after a wafer with a dicing frame attached thereto is placed in the wafer cassette, the wafer cassette is set in the insertion port of the dicer.
ついで、ダイサーの備える搬送アームによって、ウェハをステージにセットする(ステップS4)。ステップS4においては、あらかじめ、実施の形態1において説明したように、ウェハの裏面側の凹部の直径や高さに合わせて、大径可動部や小径可動部を昇降させておく。 Next, the wafer is set on the stage by the transfer arm provided in the dicer (step S4). In step S4, as described in the first embodiment, the large-diameter movable portion and the small-diameter movable portion are moved up and down in advance according to the diameter and height of the concave portion on the back surface side of the wafer.
ついで、ステージの上に設置されたウェハを切断する(ステップS5)。ステップS5においては、真空ポンプによってウェハを真空吸着しながら、ダイサーの備えるダイシングブレード等を用いて、ウェハのおもて面側から切断する。なお、ステップS5においては、裏面側の外周端部にリブの形成されたウェハをダイシングする場合、リブを切り落とさずに、リブを残したままダイシングする。すなわち、ダイシングブレードの切れ込みを、ウェハの中央部の厚さよりも深く、かつウェハの外周端部よりも浅く入れる。このようにして、リブが残ったままのウェハを個片化(チップ化)する。 Next, the wafer placed on the stage is cut (step S5). In step S5, the wafer is cut from the front surface side of the wafer using a dicing blade or the like provided in the dicer while vacuum-adsorbing the wafer with a vacuum pump. In step S5, when dicing a wafer having a rib formed on the outer peripheral end on the back surface side, the wafer is diced with the rib remaining without cutting the rib. That is, the notch of the dicing blade is made deeper than the thickness of the central portion of the wafer and shallower than the outer peripheral end portion of the wafer. In this way, the wafer with the ribs remaining is separated (chiped).
ついで、ウェハをステージと同形状のスピンナーステージにセットし、洗浄および乾燥を行う(ステップS6)。さらに、ウェハをダイサーから取り出し、ピックアップ装置へセットする(ステップS7)。そして、ピックアップ装置によって、個片化されたチップをピックアップする(ステップS8)。ステップS8においては、ダイシングテープからチップを剥離する。なお、ステップS2において、紫外線(UV)を照射することで粘着力が低下するテープを用いた場合、ステップS8においては、UV照射機によって適切な光量のUVを照射した後に、ピックアップを行う。 Next, the wafer is set on a spinner stage having the same shape as the stage, and cleaning and drying are performed (step S6). Further, the wafer is taken out from the dicer and set in the pickup device (step S7). Then, the separated chip is picked up by the pickup device (step S8). In step S8, the chip is peeled from the dicing tape. In step S2, when a tape whose adhesive strength is reduced by irradiating ultraviolet rays (UV) is used, in step S8, pick-up is performed after irradiating an appropriate amount of UV with a UV irradiator.
次に、図16のステップS2において、リブウェハの裏面側にダイシングテープを貼り付ける処理について説明する。図17は、リブウェハの裏面側にダイシングテープを貼り付ける処理について示す断面図である。図17に示すように、裏面側の外周端部に、中央部51よりも厚いリブ52の形成されたウェハ50を用意する。なお、例えばウェハ50の裏面側の凹部の直径は、ammまたはbmmであり、凹部の高さはcmmである。
Next, a process of attaching a dicing tape to the back side of the rib wafer in step S2 of FIG. 16 will be described. FIG. 17 is a cross-sectional view illustrating a process of attaching a dicing tape to the back side of the rib wafer. As shown in FIG. 17, a
そして、例えば図示しない貼付装置の備える真空チャンバー内で、ウェハ50の裏面側にダイシングテープ53を貼付する。このようにすることで、ウェハ50の裏面側とダイシングテープ53との間に気泡を入れずに、またウェハ50の中央部51とリブ52との間の角部に隙間を生じさせずに、ウェハ50にダイシングテープ53を貼付することができる。このとき、ダイシングテープを適温に加熱してから、ウェハの裏面側に貼付してもよい。
Then, for example, a dicing
ここで、ダイシングテープ53は、特に指定しないが、ウェハ50の裏面側とダイシングテープ53との密着性の向上のためには、弾力性や伸縮性を有したものが好ましい。また、後のピックアップ工程においてチップを剥離しやすくするためには、紫外線(UV)を照射することで粘着力が低下するものが好ましい。さらに、ダイシングテープ53のウェハ50を貼付していない側の面にダイシングフレーム54を貼付する。このようにして、ダイシングフレーム54に貼付されたウェハ50が作製される。
Here, the dicing
次に、図16のステップS4における、ウェハをステージにセットする処理について説明する。図18〜図20は、ウェハをステージにセットする処理について示す断面図である。まず、ウェハの裏面側にリブが形成されているか否かを判断し、リブが形成されている場合、裏面側の凹部の直径を判断する。そして、凹部の直径より0〜10mm直径の小さい凸部ができるように、大径可動部や小径可動部を昇降させる。 Next, the process of setting the wafer on the stage in step S4 in FIG. 16 will be described. 18 to 20 are cross-sectional views showing the process of setting the wafer on the stage. First, it is determined whether or not a rib is formed on the back side of the wafer. If the rib is formed, the diameter of the recess on the back side is determined. And a large diameter movable part and a small diameter movable part are raised / lowered so that a convex part whose diameter is 0-10 mm smaller than the diameter of a recessed part is made.
例えば、凹部の直径がammのリブウェハ60をステージ1にセットする場合、図18に示すように、小径可動部4のみを上昇させる。また、凹部の直径がbmmのリブウェハ61をステージ1にセットする場合、図19に示すように、大径可動部3と小径可動部4を上昇させる。また、リブのない平坦なウェハ62をステージ1にセットする場合、図20に示すように、大径可動部3と小径可動部4をともに下降させる。
For example, when the
ここで、図18および図19に示すように、リブウェハ60,61の場合、ダイシングフレーム54にダイシングテープ53を用いて貼付されたウェハの凹部を、ステージ1の凸部に合致するように、設置する。また、図20に示すように、平坦なウェハ62の場合、少なくとも大径可動部3の外周よりも内側に平坦なウェハ62の素子構造の形成された領域が重なるように設置する。
Here, as shown in FIGS. 18 and 19, in the case of the
実施の形態2によれば、裏面側の凹部の直径や高さが異なるリブウェハ60,61を、ウェハの割れや欠けを抑え、かつ平坦なウェハ62と同様の工程数で処理することができる。従って、製造コストを抑えることができる。
According to the second embodiment, the
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、第1の吸着部32および第2の吸着部22は、真空吸着用の孔が設けられた構造であってもよい。また、基礎部2と小径可動部4の間に径の異なる2個以上の大径可動部を設け、リブの内径が3種類以上の場合に対応できるようにしてもよい。さらに、駆動手段5は、小径可動部4を昇降させることができれば、いかなる構成であってもよい。
As described above, the present invention is not limited to the above-described embodiment, and various modifications can be made. For example, the
以上のように、本発明にかかる半導体装置の製造方法は、デバイス厚の薄い半導体装置を製造するのに有用であり、特に、電力変換装置などに使用されるパワー半導体装置を製造するのに適している。 As described above, manufacturing how the semiconductor device according to the present invention is useful for producing thin semiconductor device of the device thickness, in particular, for producing a power semiconductor device for use in such a power converter Is suitable.
1 ステージ
2 基礎部
3 大径可動部
4 小径可動部
5 駆動手段
22 第2の吸着部
24 連結溝
27 第2の減圧室
32 第1の吸着部
34 連結片
35 第1の減圧室
38 真空ポンプ
53 粘着テープ
60,61,62 半導体ウェハ
DESCRIPTION OF
Claims (4)
基礎部の内側に昇降可能な大径可動部が設けられ、かつ前記大径可動部の内側に昇降可能な小径可動部が設けられたステージの前記小径可動部のみ、または前記小径可動部および前記大径可動部の両方を上昇させて、前記ステージの中央部に凸部を形成するステージ設定工程と、
前記半導体ウェハの前記凹部内に前記ステージの凸部が入り、前記半導体ウェハの前記外周端部と前記凹部が前記凸部に合致するように、前記ステージの上に前記半導体ウェハを設置するウェハ設置工程と、
前記ステージ上に設置された前記半導体ウェハのおもて面側から、前記半導体ウェハの前記凹部に対応する部分に、前記半導体ウェハの中央部の厚さよりも深く、かつ前記半導体ウェハの外周端部よりも浅く切れ込みを入れることによって、前記外周端部を残したまま前記半導体ウェハをチップ状に切断する加工工程と、
前記加工工程の後に前記半導体ウェハの洗浄および乾燥を行う洗浄乾燥工程と、
前記加工工程により前記チップ状に切断された前記半導体ウェハを前記ダイシングテープから剥離してピックアップするピックアップ工程と、
の各工程をこの順に行うことを特徴とする半導体装置の製造方法。 A tape attaching step of attaching a dicing tape to the entire back surface side of the semiconductor wafer in which a concave portion thinner than the outer peripheral end portion is formed in the central portion of the back surface;
Only the small-diameter movable part of the stage provided with a large-diameter movable part that can be raised and lowered inside the base part and provided with a small-diameter movable part that can be raised and lowered inside the large-diameter movable part, or the small-diameter movable part and the A stage setting step for raising both of the large-diameter movable parts and forming a convex part at the center of the stage;
Wafer placement for placing the semiconductor wafer on the stage so that the convex portion of the stage enters the concave portion of the semiconductor wafer, and the outer peripheral end portion and the concave portion of the semiconductor wafer match the convex portion. Process,
From the front surface side of the semiconductor wafer placed on the stage, to a portion corresponding to the concave portion of the semiconductor wafer, deeper than the thickness of the central portion of the semiconductor wafer and the outer peripheral edge of the semiconductor wafer A process step of cutting the semiconductor wafer into chips while leaving the outer peripheral edge by making a shallower notch,
A cleaning and drying step for cleaning and drying the semiconductor wafer after the processing step;
A pick-up step of separating and picking up the semiconductor wafer cut into the chip shape by the processing step from the dicing tape;
A method of manufacturing a semiconductor device , wherein the steps are performed in this order .
前記大径可動部の上面には前記半導体ウェハを吸着する第2の吸着部が設けられており、
前記ステージ設定工程によって前記凸部の上面に位置された前記第1の吸着部および前記第2の吸着部のいずれか一方または両方によって前記半導体ウェハを吸着することを特徴とする請求項1〜3のいずれか一つに記載の半導体装置の製造方法。 A first suction part for sucking the semiconductor wafer is provided on the upper surface of the small-diameter movable part;
A second suction part for sucking the semiconductor wafer is provided on the upper surface of the large-diameter movable part;
4. The semiconductor wafer is sucked by one or both of the first suction part and the second suction part located on the upper surface of the convex part by the stage setting step. A method for manufacturing a semiconductor device according to any one of the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008226704A JP5458531B2 (en) | 2008-09-04 | 2008-09-04 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008226704A JP5458531B2 (en) | 2008-09-04 | 2008-09-04 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010062345A JP2010062345A (en) | 2010-03-18 |
JP5458531B2 true JP5458531B2 (en) | 2014-04-02 |
Family
ID=42188829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008226704A Active JP5458531B2 (en) | 2008-09-04 | 2008-09-04 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5458531B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5167089B2 (en) * | 2008-11-20 | 2013-03-21 | リンテック株式会社 | Support apparatus, support method, dicing apparatus, and dicing method |
JP2012004290A (en) * | 2010-06-16 | 2012-01-05 | Lintec Corp | Sheet peeling device and sheet peeling method |
JP5635363B2 (en) * | 2010-10-19 | 2014-12-03 | 日東電工株式会社 | Protective tape peeling method and protective tape peeling apparatus |
JP5810517B2 (en) | 2010-12-02 | 2015-11-11 | 富士電機株式会社 | Adsorption device and adsorption method |
JP5888935B2 (en) * | 2011-10-28 | 2016-03-22 | 株式会社ディスコ | Holding table |
JP6631347B2 (en) * | 2016-03-18 | 2020-01-15 | トヨタ自動車株式会社 | Method for manufacturing semiconductor device |
JP6797043B2 (en) * | 2017-02-08 | 2020-12-09 | 株式会社ディスコ | Chuck table of processing equipment |
JP2021015940A (en) * | 2019-07-16 | 2021-02-12 | 株式会社ディスコ | Chuck table of processing apparatus |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0663943B2 (en) * | 1986-09-29 | 1994-08-22 | 株式会社島津製作所 | Sample table |
JP2001196448A (en) * | 1999-10-27 | 2001-07-19 | Hitachi Chem Co Ltd | Fixing implement for semiconductor wafer or semiconductor element and method for processing semiconductor wafer or semiconductor element |
JP4185704B2 (en) * | 2002-05-15 | 2008-11-26 | 株式会社ルネサステクノロジ | Manufacturing method of semiconductor device |
JP4791772B2 (en) * | 2005-07-14 | 2011-10-12 | 株式会社ディスコ | Wafer processing method |
JP4836640B2 (en) * | 2006-04-14 | 2011-12-14 | 株式会社日本マイクロニクス | Prober |
JP4803751B2 (en) * | 2007-08-09 | 2011-10-26 | 株式会社タカトリ | Wafer protective tape peeling device |
JP5181728B2 (en) * | 2008-02-29 | 2013-04-10 | 富士電機株式会社 | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
JP5146056B2 (en) * | 2008-03-31 | 2013-02-20 | 富士電機株式会社 | Semiconductor device manufacturing method and semiconductor device support device |
JP5068705B2 (en) * | 2008-07-03 | 2012-11-07 | 株式会社ディスコ | Chuck table of processing equipment |
-
2008
- 2008-09-04 JP JP2008226704A patent/JP5458531B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010062345A (en) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5181728B2 (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
JP5458531B2 (en) | Manufacturing method of semiconductor device | |
JP5266869B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
CN113795907B (en) | Substrate bonding device and substrate bonding method | |
JP2012191051A (en) | Method of manufacturing semiconductor, and device of manufacturing semiconductor | |
JP2000353710A (en) | Manufacture of pellet pickup device and semiconductor device | |
US10586727B2 (en) | Suction stage, lamination device, and method for manufacturing laminated substrate | |
JP2013065757A (en) | Pickup method of semiconductor chip and pickup device of semiconductor chip | |
JP5343525B2 (en) | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method | |
JP5422907B2 (en) | Manufacturing method of semiconductor device | |
CN103050428B (en) | The manufacturing method of semiconductor device and the manufacture system of semiconductor device | |
JP4839294B2 (en) | Semiconductor wafer holding device | |
JP2007067334A (en) | Manufacturing method of semiconductor device and manufacturing device used for executing the same | |
JP5555060B2 (en) | Protective tape peeling method | |
TW201935549A (en) | Wafer processing method which does not change the control system of the laser processing device to smoothly divide a wafer configured with bumps | |
JP2013191781A (en) | Semiconductor manufacturing apparatus and control method of the same | |
JP6017388B2 (en) | Manufacturing method of semiconductor device | |
WO2022176076A1 (en) | Pick-up device and pick-up method for semiconductor die | |
JP4924316B2 (en) | Semiconductor manufacturing apparatus and semiconductor manufacturing method | |
JP5167089B2 (en) | Support apparatus, support method, dicing apparatus, and dicing method | |
JP4869622B2 (en) | Bonded wafer manufacturing method and peeling jig used therefor | |
JP2006352031A (en) | Plate member dividing apparatus and dividing method | |
JP2010087359A (en) | Pickup apparatus | |
JP5034488B2 (en) | Manufacturing method of semiconductor device | |
CN115206879A (en) | Chip separation supported by backside trenches and adhesive in backside trenches |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131230 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5458531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |