JP5453841B2 - Electro-optic device - Google Patents
Electro-optic device Download PDFInfo
- Publication number
- JP5453841B2 JP5453841B2 JP2009043557A JP2009043557A JP5453841B2 JP 5453841 B2 JP5453841 B2 JP 5453841B2 JP 2009043557 A JP2009043557 A JP 2009043557A JP 2009043557 A JP2009043557 A JP 2009043557A JP 5453841 B2 JP5453841 B2 JP 5453841B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- peripheral pixel
- mark
- peripheral
- pixel electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
本発明は、例えば、表示領域の周りに設けられ、且つ画像表示に直接的に寄与しないダミー画素電極又はその周辺に配置された周辺画素電極を備えた液晶装置等の電気光学装置の技術分野に関する。 The present invention relates to a technical field of an electro-optical device such as a liquid crystal device provided with a dummy pixel electrode that is provided around a display region and does not directly contribute to image display or a peripheral pixel electrode arranged in the periphery thereof. .
この種の電気光学装置の一例である液晶装置では、実質的に画像を表示する表示領域の周辺に、ダミー画素電極等が形成される。ダミー画素電極等は、例えば、表示領域を構成する複数の画素部の夫々に設けられた画素電極と同種の材料であるITO等の透明材料を用いて構成されている。このようなダミー画素電極等は、表示領域及びその周辺領域との間に生じ得る段差を低減するために設けられている。ダミー画素電極等によれば、配向膜をラビング処理する際に、表示領域とその周辺領域との間の段差を一因として配向膜に生じるラビングむらを低減することができる。 In a liquid crystal device which is an example of this type of electro-optical device, dummy pixel electrodes and the like are formed substantially around the display area for displaying an image. The dummy pixel electrode or the like is configured using, for example, a transparent material such as ITO, which is the same type of material as the pixel electrode provided in each of the plurality of pixel portions constituting the display area. Such a dummy pixel electrode or the like is provided in order to reduce a level difference that may occur between the display region and its peripheral region. According to the dummy pixel electrode or the like, when the alignment film is rubbed, the rubbing unevenness generated in the alignment film can be reduced due to a step between the display region and the peripheral region.
また、このような液晶装置では、画素部に不良が発生しているか否かを解析する不良解析時において、複数の画素電極がマトリクス状に配列された表示領域をFIB(Focus Ion Beam)法によって削り、観察面を露出させた後、画素部の良否を解析する。解析対象となる画素部の位置、言い換えれば、解析対象となる画素部が、表示領域にマトリクス状に配列された複数の画素電極のうちどの位置に配置された画素電極に対応する画素部であるか否かを示す表示領域中におけるアドレスは、通常、複数配列されたダミー画素電極の端に配置されたダミー画素電極から順にダミー画素電極をカウントすることによって特定されている。 Further, in such a liquid crystal device, a display area in which a plurality of pixel electrodes are arranged in a matrix is formed by a FIB (Focus Ion Beam) method at the time of failure analysis for analyzing whether or not a failure has occurred in a pixel portion. After shaving and exposing the observation surface, the quality of the pixel portion is analyzed. The position of the pixel portion to be analyzed, in other words, the pixel portion to be analyzed is a pixel portion corresponding to a pixel electrode arranged at any position among a plurality of pixel electrodes arranged in a matrix in the display area. The address in the display area indicating whether or not is normally specified by counting the dummy pixel electrodes sequentially from the dummy pixel electrodes arranged at the ends of the plurality of dummy pixel electrodes arranged.
一方、一次元的又は2次元的に配列された複数の半導体素子のうち任意の半導体素子のアドレスを特定可能な指標を備えた半導体装置が提案されている(例えば、特許文献1参照。)。 On the other hand, a semiconductor device having an index that can specify an address of an arbitrary semiconductor element among a plurality of semiconductor elements arranged one-dimensionally or two-dimensionally has been proposed (for example, see Patent Document 1).
しかしながら、解析対象である画素部のアドレスを特定することを目的として、複数配列されたダミー画素電極等を端からカウントしたり、等間隔でダミー画素電極等に目印を付けつつカウントしたりした場合、解析に手間がかかるうえ、カウントミスが発生し易いという問題点がある。 However, for the purpose of specifying the address of the pixel part to be analyzed, when counting a plurality of dummy pixel electrodes etc. from the end or counting while marking the dummy pixel electrodes etc. at regular intervals However, there are problems in that it takes time for analysis and count errors are likely to occur.
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、手間を極力かけずに解析対象である画素部のアドレスを正確に特定可能な液晶装置等の電気光学装置を提供することを課題とする。 Therefore, the present invention has been made in view of the above problems and the like, and provides an electro-optical device such as a liquid crystal device that can accurately specify the address of a pixel portion to be analyzed without much effort, for example. This is the issue.
本発明に係る電気光学装置は上記課題を解決するために、基板上の表示領域に、マトリクス状に配列された複数の画素電極と、前記表示領域の外側に、ダミー画素領域と、前記ダミー画素領域の外側に、複数の周辺画素電極と、前記複数の周辺画素電極のアドレスを特定するために所定のアドレス特定用ピッチで設けられ、互いに平面形状が異なる複数のマーク部とを備え、前記複数の周辺画素電極は、第1周辺画素電極と、前記第1周辺画素電極と第1方向において隣り合う第2周辺画素電極と、前記第1周辺画素電極と前記第1方向と交差する第2方向において隣り合う第3周辺画素電極とを有し、前記第1及び第2周辺画素電極は、それぞれ前記ダミー画素領域に隣接して設けられ、前記第3周辺画素電極は、前記第1周辺画素電極の前記ダミー画素領域側とは反対側に設けられており、前記複数のマーク部のうち少なくとも一のマーク部は、前記第1及び第2周辺画素電極の各々の端部と重なるように島状に形成され、前記第1方向に延在する第1サブマークと、前記第1及び第3周辺画素電極の各々の端部と重なるように島状に形成され、前記第2方向に延在する第2サブマークとを有する。
また、前記一のマーク部は、前記第3周辺画素電極の一部が開口された第3サブマークを有する。
In order to solve the above problems, an electro-optical device according to the present invention has a plurality of pixel electrodes arranged in a matrix in a display area on a substrate, a dummy pixel area outside the display area, and the dummy pixel. A plurality of peripheral pixel electrodes and a plurality of mark portions provided at a predetermined address specifying pitch for specifying addresses of the plurality of peripheral pixel electrodes outside the region; The peripheral pixel electrode includes a first peripheral pixel electrode, a second peripheral pixel electrode adjacent to the first peripheral pixel electrode in the first direction, and a second direction intersecting the first peripheral pixel electrode and the first direction. 3, the first and second peripheral pixel electrodes are provided adjacent to the dummy pixel region, and the third peripheral pixel electrode is the first peripheral pixel electrode. of It is provided on the opposite side to the dummy pixel region side, and at least one mark portion of the plurality of mark portions is formed in an island shape so as to overlap each end portion of the first and second peripheral pixel electrodes. Formed in an island shape so as to overlap the first sub-mark extending in the first direction and the respective end portions of the first and third peripheral pixel electrodes, and extending in the second direction. 2 sub-marks.
The one mark portion has a third sub-mark in which a part of the third peripheral pixel electrode is opened.
本発明に係る電気光学装置によれば、複数の画素電極は、例えば、ITO等の透明導電材料から構成されており、基板上の表示領域の一部を占める表示領域、即ち、当該電気光学装置の動作時において実質的に画像を表示する領域において、該表示領域内の行方向及び該行方向に交差する列方向の夫々に沿って、前記行方向及び前記列方向の夫々に対応した行方向ピッチ及び列方向ピッチでマトリクス状に配列されている。より具体的には、例えば、表示領域には、相互に交差する複数の走査線及び複数のデータ線が形成されており、複数の画素電極の夫々は、走査線及びデータ線の交差に対応して配列されている。行方向ピッチとは、複数の画素電極のうち行方向に沿って隣り合う2つの画素電極を相互に隔てる間隔の幅をいう。列方向ピッチとは、行方向ピッチと同様に、複数の画素電極のうち列方向に沿って隣り合う2つの画素電極を相互に隔てる間隔の幅をいう。 According to the electro-optical device according to the present invention, the plurality of pixel electrodes are made of a transparent conductive material such as ITO, for example, and the display region occupies a part of the display region on the substrate, that is, the electro-optical device. In a region where an image is substantially displayed during the operation, a row direction corresponding to each of the row direction and the column direction along the row direction in the display region and the column direction intersecting the row direction, respectively. They are arranged in a matrix with a pitch and a pitch in the column direction. More specifically, for example, a plurality of scanning lines and a plurality of data lines intersecting each other are formed in the display area, and each of the plurality of pixel electrodes corresponds to the intersection of the scanning lines and the data lines. Are arranged. The row direction pitch is a width of an interval separating two pixel electrodes adjacent to each other in the row direction among the plurality of pixel electrodes. As in the row direction pitch, the column direction pitch means a width of an interval separating two pixel electrodes adjacent to each other along the column direction among the plurality of pixel electrodes.
複数の第1周辺画素電極部は、前記表示領域の外側で前記行方向及び前記列方向の一方に沿って延びる第1非表示領域において、前記行方向ピッチ及び前記列方向ピッチのうち前記一方に対応する第1ピッチで前記一方に沿って配列されている。第1非表示領域は、当該電気光学装置の動作時において、画像表示に寄与しない領域である。第1非表示領域は、例えば、液晶装置では、配向膜のラビングむらを低減するために設けられた領域である。複数の第1周辺画素電極は、例えば、表示領域に形成された画素電極と同種の材料を用いて構成されている。 A plurality of first peripheral pixel electrode portions are arranged on the one of the row direction pitch and the column direction pitch in a first non-display region extending along one of the row direction and the column direction outside the display region. They are arranged along the one side with a corresponding first pitch. The first non-display area is an area that does not contribute to image display during the operation of the electro-optical device. For example, in the liquid crystal device, the first non-display area is an area provided in order to reduce uneven rubbing of the alignment film. The plurality of first peripheral pixel electrodes are configured using, for example, the same type of material as the pixel electrodes formed in the display region.
第1マーク部及び第2マーク部は、前記複数の第1周辺画素電極部のうち前記一方に沿って第1アドレス特定用ピッチだけ相互に隔てられた一の第1周辺画素電極部及び他の第1周辺画素電極部の夫々に形成されており、前記一方に沿って前記一の第1周辺画素電極部及び前記他の第1周辺画素電極部の夫々のアドレスを特定可能なように各々が相互に異なる識別指標を有する。 The first mark portion and the second mark portion may include one first peripheral pixel electrode portion separated from each other by a first address specifying pitch along the one of the plurality of first peripheral pixel electrode portions, and another Each of the first peripheral pixel electrode portions is formed on each of the first peripheral pixel electrode portions so that the addresses of the first peripheral pixel electrode portion and the other first peripheral pixel electrode portions can be specified along the one side. Different identification indices.
第1アドレス特定用ピッチは、一の第1周辺画素電極及び他の第1周辺画素電極の夫々のアドレスを特定可能なように、実践的に設定可能なピッチである。識別指標は、マーク部の形状等のように光学的に相互にマーク部を区別可能な指標である。 The first address specifying pitch is a pitch that can be set practically so that the addresses of one first peripheral pixel electrode and another first peripheral pixel electrode can be specified. The identification index is an index that can optically distinguish the mark portions from each other, such as the shape of the mark portions.
したがって、本発明に係る電気光学装置によれば、当該電気光学装置に不具合が発生しているか否かを解析する解析時において、一の周辺画素電極部及び他の周辺画素電極の夫々のアドレスに基づいて、一方に沿った画素電極のアドレスを特定可能である。より具体的には、アドレスが特定された画素電極を有している画素部について、マトリクス状に配列された画素部のうち一方に沿って端から何番目に配置された画素部であるかというアドレスを、極力手間をかけることなく、迅速、且つ正確に特定できる。 Therefore, according to the electro-optical device according to the present invention, at the time of analysis for analyzing whether or not a failure occurs in the electro-optical device, the addresses of the one peripheral pixel electrode unit and the other peripheral pixel electrodes are respectively set. Based on this, it is possible to specify the address of the pixel electrode along one side. More specifically, the pixel part having the pixel electrode whose address is specified is the pixel part arranged from the end along one of the pixel parts arranged in a matrix. The address can be specified quickly and accurately with minimal effort.
本発明に係る電気光学装置の一の態様では、前記一の第1周辺画素電極部は、複数の第1サブ周辺画素電極から構成されており、前記他の第1周辺画素電極部は、複数の第2サブ周辺画素電極から構成されており、前記第1マーク部は、前記複数の第1サブ周辺画素電極の夫々に形成された複数のサブマークの夫々の態様の組み合わせによって相互に識別可能な複数の識別機能を有しており、前記第2マーク部は、前記複数の第2サブ周辺画素電極の夫々に形成された複数のサブマークの夫々の態様の組み合わせによって相互に識別可能な複数の識別機能を有していてもよい。 In one aspect of the electro-optical device according to the present invention, the one first peripheral pixel electrode portion includes a plurality of first sub-peripheral pixel electrodes, and the other first peripheral pixel electrode portions include a plurality of the first peripheral pixel electrode portions. Second sub-peripheral pixel electrodes, and the first mark portion can be distinguished from each other by a combination of modes of the plurality of sub-marks formed on each of the plurality of first sub-peripheral pixel electrodes. The plurality of second mark portions can be distinguished from each other by a combination of modes of the plurality of sub-marks formed on each of the plurality of second sub-peripheral pixel electrodes. May have an identification function.
この態様によれば、識別機能の表示態様の自由度を拡げることができるため、表示領域に形成された画素電極の配列状態を規定する行数及び列数の一方が増大した場合、より具体的には、表示領域が大型化したり、当該一方に沿った画素電極のピッチが微細化されたりした場合でも、第1マーク部及び第2マーク部を相互に識別する可能である。 According to this aspect, since the degree of freedom of the display mode of the identification function can be expanded, more specifically when one of the number of rows and the number of columns that define the arrangement state of the pixel electrodes formed in the display area increases. Even when the display area is enlarged or the pitch of the pixel electrodes along one of them is reduced, the first mark portion and the second mark portion can be distinguished from each other.
本発明に係る電気光学装置の他の態様では、前記表示領域の外側で前記行方向及び前記列方向のうち他方の方向に沿って配置された第2非表示領域において、前記他方の方向に沿って第2ピッチで配列された複数の第2周辺画素電極部と、前記複数の第2周辺画素電極部のうち前記他方の方向に沿って第2アドレス特定用ピッチだけ相互に隔てられた一の第2周辺画素電極部及び他の第2周辺画素電極部の夫々に形成されており、前記他方の方向に沿って前記一の第2周辺画素電極部及び前記他の第2周辺画素電極部の夫々のアドレスが特定可能なように相互に平面形状が異なる第3マーク部及び第4マーク部とを備えていてもよい。 In another aspect of the electro-optical device according to the aspect of the invention, in the second non-display area arranged along the other direction of the row direction and the column direction outside the display area, the second direction is along the other direction. And a plurality of second peripheral pixel electrode portions arranged at a second pitch, and one of the plurality of second peripheral pixel electrode portions spaced apart from each other by a second address specifying pitch along the other direction. Formed in each of the second peripheral pixel electrode portion and the other second peripheral pixel electrode portion, and the one second peripheral pixel electrode portion and the other second peripheral pixel electrode portion along the other direction. You may provide the 3rd mark part and 4th mark part from which a planar shape mutually differs so that each address can be specified.
この態様によれば、一方に沿って画素電極のアドレスを特定できることと同様に、他方に沿って画素電極のアドレスを特定可能である。したがって、この態様によれば、2次元的に見て、画素電極のアドレスを特定できる。 According to this aspect, the address of the pixel electrode can be specified along the other as well as the address of the pixel electrode can be specified along the other. Therefore, according to this aspect, the address of the pixel electrode can be specified in two dimensions.
この態様では、前記一の第2周辺画素電極部は、複数の第3サブ周辺画素電極から構成されており、前記他の第2周辺画素電極部は、複数の第4サブ周辺画素電極から構成されており、前記第3マーク部は、前記複数の第3サブ周辺画素電極の夫々に形成された複数のサブマークの夫々の態様の組み合わせによって相互に識別可能な複数の識別機能を有しており、前記第4マーク部は、前記複数の第4サブ周辺画素電極の夫々に形成された複数のサブマークの夫々の態様の組み合わせによって相互に識別可能な複数の識別機能を有していてもよい。 In this aspect, the one second peripheral pixel electrode portion is composed of a plurality of third sub-peripheral pixel electrodes, and the other second peripheral pixel electrode portion is composed of a plurality of fourth sub-peripheral pixel electrodes. The third mark portion has a plurality of identification functions that can be distinguished from each other by a combination of modes of the plurality of sub-marks formed on each of the plurality of third sub-peripheral pixel electrodes. The fourth mark portion may have a plurality of identification functions that can be distinguished from each other by a combination of modes of the plurality of sub-marks formed on each of the plurality of fourth sub-peripheral pixel electrodes. Good.
この態様によれば、他方に沿って識別機能の表示態様の自由度を拡げることができるため、表示領域に形成された画素電極の配列状態を規定する行数及び列数の他方が増大した場合、より具体的には、表示領域が大型化したり、当該他方に沿った画素電極のピッチが微細化されたりした場合でも、第3マーク部及び第4マーク部を相互に識別可能である。 According to this aspect, since the degree of freedom of the display mode of the identification function can be expanded along the other, the other of the number of rows and the number of columns that define the arrangement state of the pixel electrodes formed in the display area increases. More specifically, the third mark portion and the fourth mark portion can be distinguished from each other even when the display area is enlarged or the pitch of the pixel electrodes along the other is reduced.
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。 Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
以下、図面を参照しながら、本発明に係る電気光学装置の一実施形態である液晶装置1を説明する。
Hereinafter, a
<1:液晶装置>
<1−1:液晶装置の全体構成>
先ず、図1及び図2を参照しながら、本実施形態に係る液晶装置1の全体構成を説明する。図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置1の概略的な平面図であり、図2は、図1のII−II´断面図である。ここでは、駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例に挙げている。
<1: Liquid crystal device>
<1-1: Overall Configuration of Liquid Crystal Device>
First, the overall configuration of the
図1及び図2において、液晶装置1では、本発明の「基板」の一例であるTFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画素領域10Aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
1 and 2, in the
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
The sealing
シール材52が配置されたシール領域の内側に並行して、画素領域10Aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
A light-shielding frame light-shielding
画素領域10Aの周辺に位置する周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。走査線駆動回路104は、この一辺に隣接する2辺のいずれかに沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。尚、走査線駆動回路104を、データ線駆動回路101及び外部回路接続端子102が設けられたTFTアレイ基板10の一辺に隣接する2辺に沿って設けるようにしてもよい。この場合、TFTアレイ基板10の残る一辺に沿って設けられた複数の配線によって、二つの走査線駆動回路104は互いに接続されるようにする。
In the peripheral region located around the
尚、データ線駆動回路101及び走査線駆動回路104は、液晶装置1の動作時において、不図示の電源回路から供給される電源VDD、及びVSS、並びに共通電位LCCOMによって駆動される。
The data line driving
対向基板20の4つのコーナー部には、両基板間の上下導通端子として機能する上下導通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
Vertical
図2において、TFTアレイ基板10上には、画素電極9aが、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後に形成されており、その上に配向膜が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23、更には最上層部分に配向膜が形成されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。
In FIG. 2, a
尚、図1及び図2には図示しないが、TFTアレイ基板10上には、データ線駆動回路101や走査線駆動回路104等に加えて、後述するように画像信号をサンプリングしてデータ線に供給するサンプリング回路が設けられている。
Although not shown in FIGS. 1 and 2, on the
次に、図3を参照しながら、液晶装置1の画素領域10Aの構成を説明する。図3は、本実施形態に係る液晶装置1の画素領域10Aの構成を概念的に示した平面図である。
Next, the configuration of the
図3に示すように、画素領域10Aの平面形状は、TFTアレイ基板10上において、図中X方向(行方向)及びY方向(列方向)の夫々に沿って延びる縁で規定された矩形状である。画素領域10Aは、表示領域10Aa、ダミー画素領域10Ab、及び非表示領域10Acから構成されている。
As shown in FIG. 3, the planar shape of the
表示領域10Aaは、画素領域10AのうちTFTアレイ基板10の中央寄りの部分を占めており、液晶装置1の動作時に実質的に画像を表示する領域である。より具体的には、表示領域10Aaは、図中X方向である行方向と、Y方向である列方向との夫々に沿ってマトリクス状に配列された画素電極を各々が有する複数の画素部が設けられた領域であり、液晶装置1の動作時には、画像信号に応じて各画素部の輝度が設定されることによって、画像を表示する。
The
ダミー画素領域10Abは、表示領域10Aaを囲む額縁状の領域である。ダミー画素領域10Abは、ダミーとしてのダミー画素電極が形成された領域である。 The dummy pixel area 10Ab is a frame-shaped area surrounding the display area 10Aa. The dummy pixel region 10Ab is a region where a dummy pixel electrode as a dummy is formed.
非表示領域10Acは、ダミー画素領域10Abを囲む額縁状の領域である。非表示領域10Acは、列方向に延びる第1非表示領域10Ac−1と、行方向に延びる第2非表示領域10Ac−2とから構成されている。本実施形態では、本発明の「行方向及び列方向のうち一方の方向」の一例は、列方向である。 The non-display area 10Ac is a frame-shaped area surrounding the dummy pixel area 10Ab. The non-display area 10Ac includes a first non-display area 10Ac-1 extending in the column direction and a second non-display area 10Ac-2 extending in the row direction. In the present embodiment, an example of “one direction of the row direction and the column direction” of the present invention is the column direction.
非表示領域10Acは、液晶装置1の表示に寄与しない複数の周辺画素電極が形成された領域である。このような周辺画素電極は、表示領域10Aaに形成された複数の画素電極と同種の材料を用いて当該画素電極と同様のパターンに形成されている。したがって、液晶装置1では、表示領域10Aa及びダミー画素領域10Abと、非表示領域10Acとの間の段差が低減されており、表示領域10Aaから非表示領域10Acに渡って画素電極及び周辺画素電極上に形成された配向膜をラビング処理する際に発生し得るラビングむらが、非表示領域10Acを設けない場合に比べて低減されている。
The non-display area 10Ac is an area where a plurality of peripheral pixel electrodes that do not contribute to the display of the
次に、図4及び図5を参照しながら、図3中の領域R1及びR2の夫々における詳細な構成を説明する。図4は、図3に示した領域R1を部分的に拡大して示した平面図である。図5は、図3に示した領域R2を部分的に拡大して示した平面図である。 Next, a detailed configuration of each of the regions R1 and R2 in FIG. 3 will be described with reference to FIGS. FIG. 4 is a plan view showing a region R1 shown in FIG. 3 partially enlarged. FIG. 5 is a plan view showing a partially enlarged region R2 shown in FIG.
図4に示すように、液晶装置1は、複数の画素電極9a、複数のダミー画素電極9b、複数の周辺画素電極9c1、並びに、第1マーク部MA10及び第2マーク部MA50を備えている。
As shown in FIG. 4, the
複数の画素電極9aは、TFTアレイ基板10上の画素領域10Aの一部を占める表示領域10Aaにおいて、表示領域10Aa内の行方向及び列方向の夫々に沿って、行方向及び列方向の夫々に対応した行方向ピッチPx及び列方向ピッチPyでマトリクス状に配列されている。画素電極9aは、ITO等の透明導電材料から構成された透明電極である。列方向ピッチPyは、本発明の「第1ピッチ」の一例である。行方向ピッチPxは、本発明の「第2ピッチ」の一例である。
The plurality of
複数のダミー画素電極9bは、画素電極9aと同様の構成を有している。ダミー画素電極9bは、ダミー画素領域10Abに設けられた複数のダミー画素部の夫々に対応してダミー画素領域10Abに配列されている。
The plurality of
複数の周辺画素電極9c1は、非表示領域10Acのうち列方向に沿って延びる第1非表示領域10Ac−1に形成されている。複数の周辺画素電極9c1のうち列方向に沿って50行ピッチ毎に配置された6つの周辺画素電極9c1を一群とする複数の周辺画素電極群は、第1周辺画素電極部A1及びA2の夫々を構成している。本実施形態では、説明の便宜上図中に2つの第1周辺画素電極部A1及びA2のみを示しているが、液晶装置1では、本発明の「第1アドレス特定用ピッチ」の一例である50行ピッチ毎に6つの周辺画素電極の一群とする第1周辺画素電極部が複数設けられている。本実施形態では、第1周辺画素電極部A1が、本発明の「一の第1周辺画素電極部」の一例であり、第1周辺画素電極部A2が、本発明の「他の第1周辺画素電極部」の一例である。第1周辺画素電極部A1を構成する6つの周辺画素電極9c1が、本発明の「第1サブ周辺画素電極」の一例であり、第1周辺画素電極部A2を構成する6つの周辺画素電極9c1が、本発明の「第2サブ周辺画素電極」の一例である。
The plurality of peripheral pixel electrodes 9c1 are formed in the first non-display area 10Ac-1 extending along the column direction in the non-display area 10Ac. Among the plurality of peripheral pixel electrodes 9c1, a plurality of peripheral pixel electrode groups each including six peripheral pixel electrodes 9c1 arranged at a pitch of 50 rows along the column direction are the first peripheral pixel electrode portions A1 and A2. Is configured. In the present embodiment, only two first peripheral pixel electrode portions A1 and A2 are shown in the drawing for convenience of explanation, but the
第1周辺画素電極部A1及びA2の夫々は、列方向に沿って50行ピッチだけ相互に隔てられている。第1周辺画素電極部A1及びA2の夫々は、複数の周辺画素電極9c1を含んで構成されていればよい。 Each of the first peripheral pixel electrode portions A1 and A2 is separated from each other by a pitch of 50 rows along the column direction. Each of the first peripheral pixel electrode portions A1 and A2 only needs to include a plurality of peripheral pixel electrodes 9c1.
第1マーク部MA10は、第1周辺画素電極部A1を構成する周辺画素電極9c1のうち10行目及び11行目の夫々に形成された周辺画素電極9c1に渡って形成されている。尚、本実施形態では、第1マーク部MA10が、一つのサブマークMA10−1から構成されているため、第1マーク部MA10及びサブマークMA10−1が相互に同一な部分から構成されているが、第1マーク部MA10は、複数のサブマークから構成されていてもよい。 The first mark portion MA10 is formed across the peripheral pixel electrode 9c1 formed in each of the 10th and 11th rows of the peripheral pixel electrode 9c1 constituting the first peripheral pixel electrode portion A1. In the present embodiment, since the first mark part MA10 is composed of one submark MA10-1, the first mark part MA10 and the submark MA10-1 are composed of the same part. However, the first mark portion MA10 may be composed of a plurality of submarks.
第2マーク部MA50は、第1周辺画素電極部A2を構成する周辺画素電極9c1のうち50行目及び51行目の夫々に形成された周辺画素電極9c1に渡って形成されている。第2マーク部MA50は、サブマークMA50−1及びMA50−2から構成されている。 The second mark portion MA50 is formed across the peripheral pixel electrode 9c1 formed in each of the 50th and 51st rows of the peripheral pixel electrode 9c1 constituting the first peripheral pixel electrode portion A2. The second mark part MA50 includes sub marks MA50-1 and MA50-2.
第1マーク部MA10及び第2マーク部MA50は、列方向に沿って第1周辺画素電極部A1及びA2の夫々のアドレスを特定可能なように各々が相互に平面形状が異なる識別指標を有している。ここで、「アドレス」とは、第1周辺画素電極部A1及びA2の夫々が配置された行番号をいう。より具体的には、例えば、第1周辺画素電極部A1のアドレスは、10行目及び11行目であり、第1周辺画素電極部A2のアドレスは、50行目及び51行目である。 The first mark part MA10 and the second mark part MA50 have identification indexes having different planar shapes from each other so that the addresses of the first peripheral pixel electrode parts A1 and A2 can be specified along the column direction. ing. Here, “address” refers to the row number in which each of the first peripheral pixel electrode portions A1 and A2 is arranged. More specifically, for example, the addresses of the first peripheral pixel electrode portion A1 are the 10th and 11th rows, and the addresses of the first peripheral pixel electrode portion A2 are the 50th and 51st rows.
第1マーク部MA10及び第2マーク部MA50は、列方向に沿って50行ピッチだけ相互に隔てられた第1周辺画素電極部A1及びA2のアドレスを特定可能なように各々が相互に異なる識別指標を有している。言い換えれば、サブマークMA10−1と、サブマークMA50−1及びMA50−2とは、形状、又は色、或いはこれらの組み合わせからなる各種態様によって、光学的に相互に第1マーク部MA10及び第2マーク部MA50を識別可能なように構成された識別指標である。また、第1マーク部MA10及び第2マーク部MA50は、周辺画素電極9c1と同一材料、又は周辺画素電極9c1の一部を隣合う周辺画素電極9c1へ向かって延在させることにより形成してもよい。 The first mark part MA10 and the second mark part MA50 are distinguished from each other so that the addresses of the first peripheral pixel electrode parts A1 and A2 separated from each other by 50 row pitches along the column direction can be specified. Has indicators. In other words, the sub-mark MA10-1 and the sub-marks MA50-1 and MA50-2 are optically connected to each other in the first mark portion MA10 and the second mark according to various forms of shapes, colors, or combinations thereof. It is an identification index configured to be able to identify the mark part MA50. Further, the first mark portion MA10 and the second mark portion MA50 may be formed by extending the same material as the peripheral pixel electrode 9c1 or a part of the peripheral pixel electrode 9c1 toward the adjacent peripheral pixel electrode 9c1. Good.
したがって、液晶装置1によれば、液晶装置1に不具合が発生しているか否かを解析する解析時において、周辺画素電極部A1及び周辺画素電極部A2の夫々のアドレスに基づいて、列方向に沿った画素電極9aのアドレスを特定可能である。より具体的には、解析時において第1マーク部MA10を参照することによって、例えば、第1周辺画素電極部A1と同一行に配置された画素電極9aの列方向に沿ったアドレスは、第1マーク部MA10を手掛かりとして即座に、且つ正確に10行目或いは11行目であると特定できる。また、第1周辺画素電極部A2と同一行に配置された画素電極9aの列方向に沿ったアドレスは、第2マーク部MA50を手掛かりとして即座に、且つ正確に50行目或いは51行目であると特定できる。加えて、10行目から50行目に配置された画素電極9aのアドレスは、マーク部が設けられていない状態で、解析していく画素電極9aの個数をカウントしていくことによって画素電極9aのアドレスを特定する場合に比べて、第1マーク部MA10及び第2マーク部MA50を手掛かりとして正確に特定可能になる。即ち、液晶装置1によれば、アドレスが特定された画素電極9aを有している画素部について、マトリクス状に配列された画素部のうち列方向に沿って端から何番目に配置された画素部であるかというアドレスを、極力手間をかけることなく、迅速、且つ正確に特定できる。
Therefore, according to the
加えて、液晶装置1によれば、列方向に沿って一定の行ピッチ(本実施形態では、例えば、50行ピッチ)で設けられたマーク部の配置数が表示領域10Aの大型化、或いは画素部の行ピッチの微細化によって増大した場合であっても、各マーク部を構成するサブマークの表示態様の組み合わせ、即ちバリエーションを増やすことによって、複数のマーク部の夫々のアドレスを特定可能なように、これら複数のマーク部相互を識別することが可能になる。
In addition, according to the
図5に示すように、液晶装置1は、表示領域10Aaの外側で、本発明の「行方向及び列方向のうち他方の方向」の一例である行方向に沿って延びる第2非表示領域10Ac−2において、行方向ピッチPxで行方向に沿って配列された複数の第2周辺画素電極部B1及びB2と、行方向に沿って、本発明の「第2アドレス特定用ピッチ」の一例である50列ピッチだけ相互に隔てられた第2周辺画素電極部B1及びB2の夫々に形成された第3マーク部MB10及び第4マーク部MB50とを備えている。
As shown in FIG. 5, the
液晶装置1では、画素部の行方向に沿ったアドレスを特定することを目的として、上述した列方向に沿って配置された第1マーク部MA10及び第2マーク部MA50と同様に、行方向に沿って第3マーク部MB10及び第4マーク部MB50が配置されている。
In the
複数の周辺画素電極9c2は、非表示領域10Acのうち行方向に沿って延びる第2非表示領域10Ac−2にも形成されている。複数の周辺画素電極9c1のうち行方向に沿って50列ピッチ毎に配置された6つの周辺画素電極9c2を一群とする複数の周辺画素電極群は、第2周辺画素電極部B1及びB2の夫々を構成している。本実施形態では、説明の便宜上図中に2つの第2周辺画素電極部B1及びB2のみを示しているが、液晶装置1では、本発明の「第2アドレス特定用ピッチ」の一例である50列ピッチ毎に6つの周辺画素電極の一群とする第2周辺画素電極部が複数設けられている。本実施形態では、第2周辺画素電極部B1が、本発明の「一の第2周辺画素電極部」の一例であり、第2周辺画素電極部B2が、本発明の「他の第2周辺画素電極部」の一例である。第2周辺画素電極部B1を構成する6つの周辺画素電極9c2が、本発明の「第3サブ周辺画素電極」の一例であり、第2周辺画素電極部B2を構成する6つの周辺画素電極9c2が、本発明の「第4サブ周辺画素電極」の一例である。
The plurality of peripheral pixel electrodes 9c2 are also formed in the second non-display area 10Ac-2 extending along the row direction in the non-display area 10Ac. Among the plurality of peripheral pixel electrodes 9c1, a plurality of peripheral pixel electrode groups each including six peripheral pixel electrodes 9c2 arranged at a pitch of 50 columns along the row direction are respectively included in the second peripheral pixel electrode portions B1 and B2. Is configured. In the present embodiment, only two second peripheral pixel electrode portions B1 and B2 are shown in the drawing for convenience of explanation, but the
第2周辺画素電極部B1及びB2の夫々は、行方向に沿って50列ピッチだけ相互に隔てて設けられている。第2周辺画素電極部B1及びB2の夫々は、複数の周辺画素電極9c1を含んで構成されていればよい。 Each of the second peripheral pixel electrode portions B1 and B2 is provided to be separated from each other by a pitch of 50 columns along the row direction. Each of the second peripheral pixel electrode portions B1 and B2 only needs to include a plurality of peripheral pixel electrodes 9c1.
第3マーク部MB10は、第2周辺画素電極部B1を構成する周辺画素電極9c2のうち10列目及び11列目の夫々に形成された周辺画素電極9c2に渡って形成されている。尚、本実施形態では、第2マーク部MB10が、一つのサブマークMB10−1から構成されているため、第3マーク部MB10及びサブマークMB10−1が相互に同一な部分から構成されているが、第3マーク部MB10は、複数のサブマークから構成されていてもよい。 The third mark part MB10 is formed across the peripheral pixel electrodes 9c2 formed in the tenth and eleventh columns of the peripheral pixel electrodes 9c2 constituting the second peripheral pixel electrode part B1. In the present embodiment, since the second mark part MB10 is composed of one submark MB10-1, the third mark part MB10 and the submark MB10-1 are composed of the same part. However, the third mark part MB10 may be composed of a plurality of submarks.
第4マーク部MB50は、第2周辺画素電極部B2を構成する周辺画素電極9c2のうち50列目及び51列目の夫々に形成された周辺画素電極9c2に渡って形成されている。第4マーク部MB50は、サブマークMB50−1及びMB50−2から構成されている。 The fourth mark part MB50 is formed across the peripheral pixel electrode 9c2 formed in each of the 50th and 51st columns of the peripheral pixel electrode 9c2 constituting the second peripheral pixel electrode part B2. The fourth mark part MB50 includes sub marks MB50-1 and MB50-2.
第3マーク部MB10及び第4マーク部MB50は、行方向に沿って第2周辺画素電極部B1及びB2の夫々のアドレスを特定可能なように各々が相互に異なる識別指標を有している。ここで、「アドレス」とは、第2周辺画素電極部B1及びB2の夫々が配置された列番号をいう。より具体的には、例えば、第2周辺画素電極部B1のアドレスは、10列目及び11列目であり、第2周辺画素電極部B50のアドレスは、50列目及び51列目である。 The third mark part MB10 and the fourth mark part MB50 have different identification indices so that the addresses of the second peripheral pixel electrode parts B1 and B2 can be specified along the row direction. Here, the “address” refers to a column number in which each of the second peripheral pixel electrode portions B1 and B2 is arranged. More specifically, for example, the addresses of the second peripheral pixel electrode portion B1 are the 10th and 11th columns, and the addresses of the second peripheral pixel electrode portion B50 are the 50th and 51st columns.
第3マーク部MB10及び第4マーク部MB50は、行方向に沿って50列ピッチだけ相互に隔てられた第2周辺画素電極部B1及びB50のアドレスを特定可能なように各々が相互に平面形状が異なる識別指標を有している。言い換えれば、サブマークMB10−1と、サブマークMB50−1及びMB50−2とは、形状、又は色、或いはこれらの組み合わせからなる各種態様によって、光学的に相互に第3マーク部MB10及び第4マーク部MB50を識別可能なように構成された識別指標である。また、第3マーク部MB10及び第4マーク部MB50は、周辺画素電極9c1と同一膜、すなわち、同一の透明導電膜を同時にパターニングして形成したものであればよい。つまり、周辺画素電極9c2の一部を隣り合う周辺画素電極9c2へ向かって延在させることにより形成してもよい。 The third mark part MB10 and the fourth mark part MB50 are each planar in shape so that the addresses of the second peripheral pixel electrode parts B1 and B50 separated from each other by 50 column pitches along the row direction can be specified. Have different identification indices. In other words, the sub-mark MB10-1 and the sub-marks MB50-1 and MB50-2 are optically reciprocally connected to the third mark part MB10 and the fourth mark according to various forms of shapes, colors, or combinations thereof. It is an identification index configured to be able to identify the mark part MB50. The third mark part MB10 and the fourth mark part MB50 may be formed by simultaneously patterning the same film as the peripheral pixel electrode 9c1, that is, the same transparent conductive film. That is, a part of the peripheral pixel electrode 9c2 may be formed by extending toward the adjacent peripheral pixel electrode 9c2.
したがって、液晶装置1によれば、液晶装置1に不具合が発生しているか否かを解析する解析時において、周辺画素電極部B1及び周辺画素電極部B2の夫々のアドレスに基づいて、行方向に沿った画素電極9aのアドレスを特定可能である。より具体的には、解析時において第3マーク部MB10を参照することによって、例えば、第2周辺画素電極部B1と同一行に配置された画素電極9aの行方向に沿ったアドレスは、第3マーク部MB10を手掛かりとして即座に、且つ正確に10列目或いは11列目であると特定できる。また、第2周辺画素電極部B2と同一行に配置された画素電極9aの行方向に沿ったアドレスは、第4マーク部MB50を手掛かりとして即座に、且つ正確に50列目或いは51列目であると特定できる。加えて、10列目から50列目に配置された画素電極9aのアドレスは、解析していく画素電極9aの個数をカウントしていくことによって画素電極9aのアドレスをマーク部が設けられていない状態で特定する場合に比べて、第3マーク部MB10及び第4マーク部MB50を手掛かりとして正確に特定可能になる。即ち、液晶装置1によれば、アドレスが特定された画素電極9aを有している画素部について、マトリクス状に配列された画素部のうち行方向に沿って端から何番目に配置された画素部であるかというアドレスを、極力手間をかけることなく、迅速、且つ正確に特定できる。
Therefore, according to the
加えて、液晶装置1によれば、行方向に沿って一定の行ピッチ(本実施形態では、例えば、50列ピッチ)で設けられたマーク部の配置数が表示領域10Aの大型化、或いは画素部の行ピッチの微細化によって増大した場合であっても、各マーク部を構成するサブマークの表示態様の組み合わせ、即ちバリエーションを増やすことによって、複数のマーク部の夫々のアドレスを特定可能なように、これら複数のマーク部相互を識別することが可能になる。
In addition, according to the
よって、本実施形態に係る液晶装置1によれば、図4及び図5を参照しながら説明したように、表示領域10Aaに形成された画素部の2次元的なアドレス、言い換えれば、行方向及び列方向の夫々に沿ったアドレスの両方を、各マーク部を参照することによって正確に特定可能である。
Therefore, according to the
(変形例)
次に、図6を参照しながら、液晶装置1の変形例を説明する。図6は、変形例に係る液晶装置の画素領域10Aのうち、図5に示した領域R1に対応する領域の構成を示した平面図である。以下では、上述の液晶装置1と共通する部分に共通の参照符号を付し、詳細な説明を省略する。
(Modification)
Next, a modification of the
本例に係る液晶装置では、第1マーク部MA100及び第2マーク部MA150の夫々を構成するサブマークの表示態様が相互に異なる。より具体的には、第1マーク部MA100は、矩形状のサブマークMA100−1、MA100−2、及びMA100−3と、黒丸等の円形状又は周辺画素電極の一部が開口された開口部からなるサブマークMA100−4との組み合わせによって構成されている。第2マーク部MA150は、矩形状のサブマークMA150−1、MA150−2、及びMA150−3と、黒丸等の円形状又は周辺画素電極の一部が開口された開口部からなるサブマークMA150−4及びMA150−5との組み合わせによって構成されている。このように、サブマークが延びる向き、平面形状、位置及び色等の光学的に読み取れる指標を組み合わせによって構成されたマーク部によれば、マーク部の配置数が増大した場合でも、各マーク部を相互に識別可能である。本例では、表示領域10Aaを構成する複数の画素部のうち97行目から152行目の範囲を例に挙げているが、液晶装置がこれ以上の行数の画素部から構成されている場合であっても、例えば50行ピッチで画素部のアドレスを特定可能である。 In the liquid crystal device according to this example, the display forms of the sub-marks constituting each of the first mark part MA100 and the second mark part MA150 are different from each other. More specifically, the first mark portion MA100 includes rectangular submarks MA100-1, MA100-2, and MA100-3, and an opening in which a circular shape such as a black circle or a part of a peripheral pixel electrode is opened. It is comprised by the combination with submark MA100-4 which consists of. The second mark part MA150 includes rectangular submarks MA150-1, MA150-2, and MA150-3, and a circular mark such as a black circle or a submark MA150- formed of an opening part of a peripheral pixel electrode. 4 and MA150-5. As described above, according to the mark portion configured by combining the optically readable indices such as the direction in which the sub mark extends, the planar shape, the position, and the color, even when the number of mark portions is increased, They can be distinguished from each other. In this example, the range from the 97th line to the 152th line among a plurality of pixel parts constituting the display area 10Aa is taken as an example, but the liquid crystal device is configured by a pixel part having a larger number of lines. Even so, for example, the address of the pixel portion can be specified at a pitch of 50 rows.
尚、本例では、列方向に沿って画素部のアドレスを特定する場合を例に挙げたが、上述の液晶装置1と同様に、行方向に沿った画素部のアドレスも、各マーク部を構成するサブマークが延びる向き、平面形状、位置及び色等の光学的に読み取れる指標を組み合わせた表示態様を増やすことによって特定可能になる。
In this example, the case where the address of the pixel portion is specified along the column direction is taken as an example. However, as with the
9a・・・画素電極、9b・・・ダミー画素電極、9c1,9c2・・・周辺画素電極、MA10,MA100・・・第1マーク部、MA50,MA150・・・第2マーク部、MB10・・・第3マーク部、MB50・・・第4マーク部 9a ... pixel electrode, 9b ... dummy pixel electrode, 9c1, 9c2 ... peripheral pixel electrode, MA10, MA100 ... first mark part, MA50, MA150 ... second mark part, MB10 ...・ 3rd mark part, MB50 ... 4th mark part
Claims (2)
前記表示領域の外側に、ダミー画素領域と、
前記ダミー画素領域の外側に、複数の周辺画素電極と、前記複数の周辺画素電極のアドレスを特定するために所定のアドレス特定用ピッチで設けられ、互いに平面形状が異なる複数のマーク部とを備え、
前記複数の周辺画素電極は、第1周辺画素電極と、前記第1周辺画素電極と第1方向において隣り合う第2周辺画素電極と、前記第1周辺画素電極と前記第1方向と交差する第2方向において隣り合う第3周辺画素電極とを有し、
前記第1及び第2周辺画素電極は、それぞれ前記ダミー画素領域に隣接して設けられ、前記第3周辺画素電極は、前記第1周辺画素電極の前記ダミー画素領域側とは反対側に設けられており、
前記複数のマーク部のうち少なくとも一のマーク部は、前記第1及び第2周辺画素電極の各々の端部と重なるように島状に形成され、前記第1方向に延在する第1サブマークと、前記第1及び第3周辺画素電極の各々の端部と重なるように島状に形成され、前記第2方向に延在する第2サブマークとを有することを特徴とする電気光学装置。 A plurality of pixel electrodes arranged in a matrix in a display area on the substrate;
Outside the display area, a dummy pixel area,
Provided outside the dummy pixel region are a plurality of peripheral pixel electrodes and a plurality of mark portions provided at a predetermined address specifying pitch for specifying addresses of the plurality of peripheral pixel electrodes and having different planar shapes. ,
The plurality of peripheral pixel electrodes include a first peripheral pixel electrode, a second peripheral pixel electrode adjacent to the first peripheral pixel electrode in the first direction, and a first crossing with the first peripheral pixel electrode and the first direction. A third peripheral pixel electrode adjacent in two directions,
The first and second peripheral pixel electrodes are provided adjacent to the dummy pixel region, respectively, and the third peripheral pixel electrode is provided on the opposite side of the first peripheral pixel electrode from the dummy pixel region side. And
At least one mark portion of the plurality of mark portions is formed in an island shape so as to overlap each end portion of the first and second peripheral pixel electrodes, and extends in the first direction. And an electro-optical device, wherein the second sub-mark is formed in an island shape so as to overlap each end portion of the first and third peripheral pixel electrodes and extends in the second direction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009043557A JP5453841B2 (en) | 2009-02-26 | 2009-02-26 | Electro-optic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009043557A JP5453841B2 (en) | 2009-02-26 | 2009-02-26 | Electro-optic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010197780A JP2010197780A (en) | 2010-09-09 |
JP5453841B2 true JP5453841B2 (en) | 2014-03-26 |
Family
ID=42822552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009043557A Expired - Fee Related JP5453841B2 (en) | 2009-02-26 | 2009-02-26 | Electro-optic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5453841B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01206314A (en) * | 1988-02-15 | 1989-08-18 | Seiko Epson Corp | LCD panel structure |
JP3252299B2 (en) * | 1993-02-02 | 2002-02-04 | 富士通株式会社 | Thin film transistor matrix and method of manufacturing the same |
JP4036081B2 (en) * | 2002-11-12 | 2008-01-23 | セイコーエプソン株式会社 | Electro-optical panel and manufacturing method thereof |
-
2009
- 2009-02-26 JP JP2009043557A patent/JP5453841B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010197780A (en) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20250035992A1 (en) | Liquid crystal display panel | |
JP6542986B2 (en) | VA type COA liquid crystal display panel | |
US6801275B2 (en) | TFT-LCD device comprising test pixels, black matrix elements, common voltage line formed within a particular dummy region | |
CN102073171B (en) | Liquid crystal display | |
US9151992B2 (en) | Color filter substrate and liquid crystal display device including the same | |
CN110391253B (en) | Wiring board and display device | |
CN103698934B (en) | display panel | |
JPWO2008111214A1 (en) | Display panel, multilayer display element and manufacturing method thereof | |
JP2017015787A (en) | Liquid crystal display | |
CN101813850A (en) | Colored film substrate, manufacturing method thereof and liquid crystal box | |
JP6335442B2 (en) | Liquid crystal display | |
US20160109751A1 (en) | Color Filter, Liquid Crystal Display Apparatus, and Method of Manufacturing Color Filter | |
JP2011048170A (en) | Liquid crystal display device | |
KR20080059928A (en) | LCD and its repair method | |
KR101189145B1 (en) | Liquid crystal display device and fabricating the same | |
JP6577624B2 (en) | Liquid crystal display | |
JP5453841B2 (en) | Electro-optic device | |
JP6513172B2 (en) | Liquid crystal display | |
JP5292594B2 (en) | LCD panel | |
JP2010139568A (en) | Liquid crystal display device and method of manufacturing the same | |
JP2005128424A (en) | Display apparatus | |
KR101889334B1 (en) | Liquid crystal display panel | |
JP6726025B2 (en) | Substrate for display device and display device | |
JP5536443B2 (en) | Liquid crystal display panel and manufacturing method thereof | |
JP2007192910A (en) | Color filter substrate, liquid crystal display panel and manufacturing method of color filter substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |