[go: up one dir, main page]

JP5436101B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5436101B2
JP5436101B2 JP2009200230A JP2009200230A JP5436101B2 JP 5436101 B2 JP5436101 B2 JP 5436101B2 JP 2009200230 A JP2009200230 A JP 2009200230A JP 2009200230 A JP2009200230 A JP 2009200230A JP 5436101 B2 JP5436101 B2 JP 5436101B2
Authority
JP
Japan
Prior art keywords
film
semiconductor film
glass substrate
electrode layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009200230A
Other languages
English (en)
Other versions
JP2010087487A (ja
JP2010087487A5 (ja
Inventor
英人 大沼
直樹 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009200230A priority Critical patent/JP5436101B2/ja
Publication of JP2010087487A publication Critical patent/JP2010087487A/ja
Publication of JP2010087487A5 publication Critical patent/JP2010087487A5/ja
Application granted granted Critical
Publication of JP5436101B2 publication Critical patent/JP5436101B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

開示する発明は、半導体装置の作製方法に関する。
近年、液晶表示装置やエレクトロルミネッセンス表示装置（「ＥＬ表示装置」とも呼ぶ）をはじめとする薄型表示装置の普及が進んでおり、これと相まって、その主要技術の一つである薄膜トランジスタ技術の研究開発が盛んに行われるようになっている。薄膜トランジスタの性能を向上させ、また、その生産性を高めることで、優れた表示性能を有する薄型表示装置を安価に提供することができることが可能となる。これによって、薄型表示装置市場における優位性を保つことができる。
薄膜トランジスタの性能向上を図るための方法の一例としては、半導体膜の結晶性を向上させる方法がある。例えば、特許文献１では、シリコンにニッケル元素を添加して結晶化を促進することで、薄膜トランジスタの特性を向上する技術が開示されている。
また、特許文献２では、多段階の加熱処理によって、半導体膜の結晶化を促進させる技術が開示されている。
特開平０６−２４４１０３号公報 特開昭６３−０４２１１２号公報
しかしながら、例えば、特許文献１等に記載された技術を用いると、ニッケル等の半導体の結晶化を助長する金属元素（触媒元素とも言う）が薄膜トランジスタの電気的特性に悪影響を与える場合がある。さらに、触媒元素を用いることによって工程数が増加するため、生産コストが増加することになる。
また、特許文献２に記載される多段階の加熱処理を行うと、結晶粒の大きさにばらつきが生じ、均質な半導体膜を得ることが難しいという問題がある。
例えば、電気炉を用いた加熱処理によって半導体膜を結晶化させる場合を考えてみる。一般に、電気炉で加熱を行う場合、急速な加熱による基板へのダメージを考慮して、徐々に温度を上げる段階的加熱処理が行われる。この場合、最終的な熱処理温度に到達するまでの過渡的な温度（例えば、５００℃以上）において、半導体膜の一部に、局所的に結晶核が発生して結晶成長が始まってしまう。その結果、半導体膜の全面に均一な大きさの結晶粒を形成することができなくなる。このように、段階的に昇温させて結晶化を行うと、部分的に核発生して結晶粒径がばらつくことになる。
また、ランプ光を用いたＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置で半導体膜を結晶化させる場合を考えてみる。一般に、ランプ光を用いたＲＴＡ装置での加熱は、ランプ光を半導体膜に吸収させて半導体膜自体を加熱することにより行われる。
しかしながら、薄膜トランジスタに用いられる半導体膜の厚さはせいぜい数百ｎｍ程度と薄く、ランプ光の吸収が十分ではないため、急速な加熱を実現することが困難である。つまり、ランプ光を用いたＲＴＡ装置で半導体膜を結晶化させる場合であっても、半導体膜は徐々に加熱されることになり、電気炉を用いる場合と同様に結晶粒径がばらついてしまう。
このように、上述のような方法には、結晶粒の大きさにばらつきが生じ、均質な半導体膜を得ることが難しいという問題がある。また、工程の数や工程に掛かる時間が増加することになるため、生産性の点から好ましいとは言い難い。
上述のような問題点に鑑み、開示する発明の一態様では、結晶粒の大きさばらつきを低減し、均質な半導体膜を提供することを目的の一とする。又は、均質な半導体膜を提供すると共に、低コスト化を図ることを目的の一とする。
開示する発明の一態様では、非晶質半導体膜を形成したガラス基板を、結晶化に必要な温度以上の処理雰囲気内に導入することにより、処理雰囲気からの熱伝導による急速加熱を行って、非晶質半導体膜を結晶化させる。
具体的には、あらかじめ処理雰囲気の温度を結晶化に必要な温度まで上昇させた後、半導体膜が形成された基板を上記処理雰囲気に投入する。これによって、処理雰囲気からの熱伝導により、半導体膜及び基板が結晶化に必要な温度にまで急速に上昇することになる。
なお、開示する発明の一態様において、急速な加熱による基板へのダメージを考慮する場合には、ガラス基板の歪み点が結晶化に必要な温度よりも高い基板を用いることが好ましい。
また、開示する発明の一態様において、生産コストの低減を考慮する場合には、結晶化のための触媒元素を意図的に含ませていない非晶質半導体膜を用いることが好ましい。
開示する発明の一態様である半導体装置の作製方法の一は、ガラス基板上に非晶質半導体膜を形成し、処理雰囲気の温度を、７２５℃以上とした後、ガラス基板を処理雰囲気内に導入することにより、非晶質半導体膜を結晶化させることを特徴としている。
開示する発明の一態様である半導体装置の作製方法の他の一は、ガラス基板上に非晶質半導体膜を形成し、処理雰囲気の温度を、７２５℃以上とした後、ガラス基板を処理雰囲気内に導入して所定時間保持することにより、非晶質半導体膜を結晶化し、ガラス基板を、処理雰囲気から取り出すことを特徴としている。
なお、上記の所定時間は、１分以上１０分以下とすることが好ましい。また、上記の保持は、ガラス基板の歪み点未満の温度で行われることが好ましい。
上記において、処理雰囲気の温度を、７２５℃以上且つガラス基板の歪み点未満とすると良い。また、上記において、処理雰囲気の温度を、７２５℃以上且つガラス基板の歪み点以上とすることもできる。
また、上記処理雰囲気には、少なくとも、水素、ヘリウム、水のいずれかが含まれることが好ましい。又は、水素、ヘリウム、水のいずれか二以上を含む混合雰囲気としても良い。
また、上記において、処理雰囲気の温度は、輻射熱によって保持されることが好ましい。
なお、ガラス基板の歪み点は、７３０℃以上であることが好ましく、また、ガラス基板には、Ｂ２Ｏ３よりＢａＯが多く含まれることが好ましい。
開示する発明の一態様では、所定温度に保った処理雰囲気内に、非晶質半導体膜を形成したガラス基板を導入している。これにより、段階的に温度を引き上げる場合などと比較して急速な加熱が実現されるため、結晶核が半導体膜全面に均一に発生することになり、結晶粒の大きさばらつきを低減することができる。また、触媒元素を（意図的に）用いることなく、結晶性半導体膜を作製することができるため、工程の数の増加を抑制し、半導体装置の生産性を向上することができる。また、段階的に加熱する場合などと比較して、工程に係る時間を短縮することができるため、半導体装置の生産性を向上することができる。
半導体装置の作製方法の一例を示す図である。 半導体装置の作製に用いる熱処理装置の一例を示す図である。 半導体装置の作製に用いる熱処理装置の一例を示す図である。 半導体装置の作製方法の一例を示す図である。 半導体装置の作製方法の一例を示す図である。 半導体装置の一例を示す図である。 半導体装置の作製方法の一例を示す図である。 半導体装置の作製方法の一例を示す図である。 半導体装置の作製方法の一例を示す図である。 半導体装置の一例を示す図である。 半導体装置の一例を示す図である。 半導体装置を用いた電子機器を示す図である。 結晶化処理後のシリコン膜の光学顕微鏡像である。 結晶化処理後のシリコン膜にセコエッチを行った後のＳＥＭ像である。 結晶化処理後のシリコン膜のラマンスペクトルである。
実施の形態について、図面を用いて以下に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、その趣旨から逸脱することなく形態及び詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体装置に用いる半導体基板の作製方法の一例について、図１乃至図３を参照して説明する。
はじめに、ガラス基板１００を用意する（図１（Ａ）参照）。使用することができるガラス基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、ガラス基板１００としては、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板１００には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素（Ｂ２Ｏ３）を多く含ませると一般にガラスの耐熱性が向上するが、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、上記のガラス基板１００に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
次に、上記ガラス基板１００の表面に絶縁膜１０２を形成する（図１（Ｂ）参照）。該絶縁膜１０２を設けることにより、ガラス基板１００に不純物（アルカリ金属やアルカリ土類金属など）が含まれる場合であっても、当該不純物が半導体膜へ拡散することを防止できる。絶縁膜１０２は単層構造としても良いし積層構造としても良い。絶縁膜１０２を構成する材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを挙げることができる。又は、上記絶縁材料（酸化シリコンなど）にフッ素や塩素などのハロゲン元素を添加した材料を用いても良い。ハロゲン元素によって不純物が固定されるため、不純物が半導体膜へ拡散することを防止できる。
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は、１００原子％を超えない。
本実施の形態では、絶縁膜１０２として、窒化酸化シリコンを用いる。なお、ガラス基板１００からの不純物の影響が大きくない場合には、絶縁膜１０２を形成しない構成を採用しても良い。
次に、絶縁膜１０２上に半導体膜１０４を形成する（図１（Ｃ）参照）。半導体膜１０４としては、非晶質半導体膜を形成することが好ましいが、特に限定されない。
半導体膜１０４として非晶質シリコン膜を形成する場合には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの珪素化合物の気体を用いて、プラズマＣＶＤ法により形成することができる。また、上記珪素化合物の気体を、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガスで希釈して用いても良い。プラズマＣＶＤ法以外の方法としては、例えば、ターゲットに非晶質半導体を用いたスパッタリング法を用いることができる。スパッタリングの雰囲気は、水素雰囲気、または希ガス雰囲気が好ましいが、これに限られない。なお、非晶質半導体膜の厚さは、２ｎｍ以上２００ｎｍ以下とするのが好ましいが、これに限られない。
半導体膜１０４としては、微結晶半導体膜を形成しても良い。この場合、例えば、周波数が数十ＭＨｚ乃至数百ＭＨｚの高周波プラズマＣＶＤ法や、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ法を用いることができる。微結晶シリコン膜を形成する場合の原料ガスとしては、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などに代表される珪素化合物を水素で希釈したものを用いることができる。前述の珪素化合物や水素に、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を添加しても良い。
本実施の形態においては半導体膜１０４として、非晶質シリコン膜を５０ｎｍの厚さとなるように形成した。なお、開示する発明の一態様はこれに限定して解釈されるものではない。
次に、７２５℃以上、ガラス基板１００の歪み点未満の温度とした処理雰囲気１０６に、上記半導体膜１０４が形成されたガラス基板１００を導入する（図１（Ｄ）参照）。これにより、半導体膜１０４の結晶化が進行する。なお、本発明者らの研究により、ガラス基板１００の温度を７２５℃以上にすることで、極めて短時間（１０分以下程度）で結晶化が可能であることが確認されている。このため、上記雰囲気の温度は７２５℃以上にしておくことが好ましいと言える。
半導体膜１０４の結晶化は、処理温度の上昇による結晶核（自然核とも呼ぶ）の発生と、当該結晶核に基づく結晶成長とによって進行する。ここで、特に、処理雰囲気の温度を７２５℃以上とした場合には、結晶核が一様に発生して結晶化が進行することを確認している。これは、急速加熱によって、結晶核を全面に均一に発生させることが可能になること、及び、所定の温度以上で保持することで、他の結晶核が発生する前に、素早く結晶成長させることが可能であることに起因するものと考えられる。
一方で、例えば、ガラス基板１００を処理雰囲気（７２５℃未満の雰囲気）に投入した後に、徐々に温度を上げる（段階的に加熱する）ような場合には、過渡的な温度（５００℃以上程度の温度）において部分的に結晶核が発生して結晶成長がはじまってしまうため、半導体膜１０４の全面に均一な大きさの結晶粒を形成することができない。このように、急速加熱を行わずに、７２５℃にまで到達させた場合には、７２５℃未満の温度での結晶核発生及び結晶成長により、結晶粒径がばらつくことになる。
従って、本実施の形態では、あらかじめ所定温度（半導体膜に結晶核が均一に発生する温度）に設定された処理雰囲気内に、半導体膜１０４を導入して結晶化を行う。具体的には、７２５℃以上の処理雰囲気内に半導体膜１０４が形成されたガラス基板１００を導入し、半導体膜１０４の結晶化を行う。その結果、半導体膜１０４の結晶化において、均一に発生した結晶核に基づいて半導体膜１０４の結晶成長を行うことができるため、結晶粒のばらつきが低減された（結晶粒の大きさが一定である）均質な結晶質半導体膜を形成することが可能となる。
なお、処理雰囲気の温度を７３０℃以上とする場合には、形成される結晶性半導体膜の均質性が一層向上する。これは、高い温度条件になるほど、結晶核の発生確率が高まると共に、結晶成長の進行が速まり、比較的小さい結晶粒が半導体膜１０４の全面に均一に形成されるためである。よって、結晶性半導体膜の均質性を求めるのであれば、処理雰囲気の温度は７３０℃以上とすることが好ましいと言える。
また、このように、あらかじめ所定の温度に熱せられた処理雰囲気に非晶質半導体膜が形成されたガラス基板１００を導入して結晶化させることにより、処理時間を低減することができる。
具体的には、ガラス基板を処理雰囲気１０６に導入した後、３分以内の時間でガラス基板１００の温度は雰囲気の温度付近まで到達する。その後、上記雰囲気において、１分以上１０分以下、好ましくは、３分以上１０分以下程度保持することにより半導体膜の結晶化が完了する。これにより、均質な半導体膜を短時間に製造することができる。
上記の処理雰囲気１０６は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、炉（ファーネス）、ミリ波加熱装置などの熱処理装置を用いて実現することができる。熱処理装置の加熱方式としては抵抗加熱式、ランプ加熱式、ガス加熱式、電磁波加熱式などが挙げられる。
その後、上記処理雰囲気からガラス基板１００を取り出すことにより、ガラス基板１００上に結晶性半導体膜１０８が設けられた構造体（基板）が得られる（図１（Ｅ）参照）。ここで、取り出し後の雰囲気の温度は、常温とすることが好ましい。取り出し後の雰囲気を常温とすることで、特にエネルギーを費やすことなくガラス基板１００の冷却を行うことができる。なお、「常温」とは、２０℃±１５℃を言うものとする（ＪＩＳ Ｚ ８７０３参照）。
ここで、上記処理雰囲気１０６の実現に用いることができる熱処理装置の例について示す。
図２に示す熱処理装置は、処理室２０１と、ガラス基板１００を加熱する加熱手段２０２と、処理室２０１内においてガラス基板１００を支持する支持台２０３を有している。
処理室２０１は、半導体膜１０４（ガラス基板１００）に熱処理を施す場所であり、この雰囲気（処理雰囲気）の温度を７２５℃以上（又は、７２５℃以上且つガラスの歪み点より低く）することで、開示する発明の一態様が実現される。また、処理室２０１の内壁は、石英等を用いて形成することができる。なお、処理室２０１には、ガス供給源より窒素、酸素、希ガス等のガスが供給される。これにより、処理雰囲気の構成を変更することが可能であり、また、処理雰囲気の温度を調節することが可能である。なお、発明の特徴である急速加熱を実現するためには、熱伝導率の高いガスを用いて処理雰囲気を構成することが好ましい。このようなガスとしては、例えば、水素、ヘリウム、水（水蒸気）などを挙げることができる。なお、上記熱伝導率の高いガスを混合して用いても良い。これにより、各ガスの利点を生かしつつ、欠点を抑制することが可能である。
加熱手段２０２は、処理室２０１の雰囲気及び処理室２０１内に設けられたガラス基板１００を加熱できるものであればよい。加熱手段２０２による加熱は、高温のガスを用いる方式としてもよいし、ランプ光による方式としてもよいし、抵抗による方式としても良い。
図２では、複数のランプ光源２０６を用いて熱処理を行うランプ加熱方式の一例について示している。なお、ランプ光源２０６には反射板が付加されており、効率良く加熱を行うことができる。ランプ光源２０６としては、例えば、棒状のハロゲンランプを用いることができる。また、ランプ光源２０６は、光源制御部により制御される。
開示する発明の一態様においては、ガラス基板１００を処理室２０１に導入する前に、処理室２０１の温度を上げておく。例えば、ランプ光を支持台２０３に照射することで、輻射熱によって雰囲気を加熱しておく。これにより、半導体膜１０４（及びガラス基板１００）の急速加熱を可能とし、ばらつきの極めて小さい結晶性半導体膜を形成することができる。
なお、開示する発明の一態様では「処理雰囲気」を所定の温度とすることを特徴としているが、ここでいう「処理雰囲気」は、ガラス基板１００の温度に影響を与えるすべての要素を含める概念として捉えることもできる。この意味において、「処理雰囲気」をガラス基板１００の周辺に存在する「気体」のみに限定して解釈する必要は無い。例えば、上記熱処理装置において、ガラス基板１００と接触する支持台２０３を含める概念として捉えても良い。
図３に、抵抗加熱方式の熱処理装置を示す。該熱処理装置は、図２の熱処理装置におけるランプ光源２０６を、抵抗３０６に置き換えたものである。抵抗３０６に電荷を流すことで、ジュール熱が発生し、処理室２０１の雰囲気及びガラス基板１００を加熱することができる。
以上、本実施の形態においては、ランプ光による方式と、抵抗加熱による方式について説明しているが、開示する発明はこれに限定して解釈されない。少なくとも処理雰囲気を加熱し、処理雰囲気の温度を保持することができるものであれば、どのような熱処理装置を用いても良い。
本実施の形態では、所定温度に保った処理雰囲気内に、非晶質半導体膜を形成したガラス基板を導入することで、結晶性半導体膜を有する半導体基板を作製している。これにより、段階的に温度を引き上げる場合などと比較して急速な加熱が実現されるため、結晶核が半導体膜全面に均一に発生することになり、結晶粒の大きさばらつきを低減することができる。また、触媒元素を用いることなく、結晶性半導体膜を作製することができるため、工程数の増加を抑制することができる。また、段階的に加熱する場合などと比較して、工程に係る時間を短縮することができるため、半導体基板の生産性を向上することができる。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置に用いる半導体基板の作製方法の別の一例について説明する。なお、本実施の形態における半導体基板の作製方法は、実施の形態１に係る半導体基板の作製方法と多くの点で共通している。このため、本実施の形態においては、実施の形態１と異なる部分についてのみ説明することとし、その他の説明については省略する。
まず、実施の形態１などに示す方法に従って、ガラス基板上に半導体膜を形成する。ガラス基板や半導体膜の詳細については実施の形態１を参照することができる。
次に、ガラス基板の歪み点以上の温度とした処理雰囲気に、半導体膜が形成された上記のガラス基板を導入する。これにより、半導体膜の結晶化が進行する。ここで、ガラス基板の歪み点以上の温度とは、好ましくは、ガラス基板の歪み点＋５０℃以下の温度である。
本実施の形態ではガラス基板導入当初の処理雰囲気をガラス基板の歪み点以上の温度としているが、ガラス基板の導入と共に雰囲気の温度は低下することになるから、実際に歪み点を超えた温度となっているのはごく僅かな時間である。このように、一時的に歪み点を超えるような雰囲気に置くことで、半導体膜をより急速に加熱することができる。これにより、結晶粒の大きさばらつきをより一層低減することができる。
なお、ガラス基板の保持は、実施の形態１と同様にガラス基板の歪み点以下の温度で行う必要がある。保持する時間は実施の形態１と同様、１分以上１０分以下、好ましくは、３分以上１０分以下程度とすればよい。その他の条件についても、実施の形態１を参照すればよい。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、図４乃至６を参照して、上述の半導体基板を用いた半導体装置の作製方法について説明する。ここでは、半導体装置の一例として複数のトランジスタからなる半導体装置の作製方法について説明することとする。なお、以下において示すトランジスタを組み合わせて用いることで、様々な半導体装置を形成することができる。
図４（Ａ）は、実施の形態１（又は実施の形態２）により作製した半導体基板の断面図である。
結晶性半導体膜１０８には、ＴＦＴのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、又はリン、砒素などのｎ型不純物元素を添加しても良い。不純物元素を添加する領域、および添加する不純物元素の種類は、適宜変更することができる。例えば、ｎチャネル型ＴＦＴの形成領域にｐ型不純物元素を添加し、ｐチャネル型ＴＦＴの形成領域にｎ型不純物元素を添加する。上述の不純物元素を添加する際には、ドーズ量が１×１０１５／ｃｍ２以上１×１０１７／ｃｍ２以下程度となるように行えばよい。その後、結晶性半導体膜１０８を島状に分離して、半導体膜４０２、及び半導体膜４０４を形成する（図４（Ｂ）参照）。
次に、半導体膜４０２と半導体膜４０４を覆うように、ゲート絶縁膜４０６を形成する（図４（Ｃ）参照）。ここでは、プラズマＣＶＤ法を用いて、酸化珪素膜を単層で形成することとする。その他にも、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造又は積層構造で形成することによりゲート絶縁膜４０６としても良い。
プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁膜を半導体膜に接するように形成する。
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応であるため、ゲート絶縁膜４０６と半導体膜４０２及び半導体膜４０４との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また、半導体膜が結晶性を有するため、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させる場合であっても、結晶粒界における不均一な酸化を抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。このように、高密度プラズマ処理により形成された絶縁膜をトランジスタのゲート絶縁膜の一部または全部に用いることで、特性のばらつきを抑制することができる。
又は、半導体膜４０２と半導体膜４０４を熱酸化させることで、ゲート絶縁膜４０６を形成するようにしても良い。このように、熱酸化を用いる場合には、ある程度の耐熱性を有するガラス基板を用いることが必要である。
なお、水素を含むゲート絶縁膜４０６を形成し、その後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、ゲート絶縁膜４０６中に含まれる水素を半導体膜４０２及び半導体膜４０４中に拡散させるようにしても良い。この場合、ゲート絶縁膜４０６として、プラズマＣＶＤ法を用いた窒化シリコン又は窒化酸化シリコンを用いることができる。なお、プロセス温度は３５０℃以下とすると良い。このように、半導体膜４０２及び半導体膜４０４に水素を供給することで、半導体膜４０２中、半導体膜４０４中、ゲート絶縁膜４０６と半導体膜４０２の界面、及びゲート絶縁膜４０６と半導体膜４０４の界面における欠陥を効果的に低減することができる。
次に、ゲート絶縁膜４０６上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、半導体膜４０２の上方に電極４０８を、半導体膜４０４の上方に電極４１０を形成する（図４（Ｄ）参照）。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体に導電性を付与する不純物元素をドーピングした多結晶珪素など、半導体材料を用いて形成しても良い。
本実施の形態では電極４０８及び電極４１０を単層の導電膜で形成しているが、開示する発明の半導体装置は該構成に限定されない。電極４０８及び電極４１０は積層された複数の導電膜で形成されていても良い。２層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜などを用いればよい。３層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。
なお、電極４０８及び電極４１０を形成する際に用いるマスクは、酸化珪素や窒化酸化珪素等の材料を用いて形成してもよい。この場合、酸化珪素膜や窒化酸化珪素膜等をパターニングしてマスクを形成する工程が加わるが、レジスト材料と比較して、エッチング時におけるマスクの膜減りが少ないため、より正確な形状の電極４０８及び電極４１０を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的に電極４０８及び電極４１０を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパー形状を有するように導電膜をエッチングすることで、電極４０８及び電極４１０を形成することもできる。また、テーパー形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素、四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄、弗化窒素などのフッ素系ガス、又は酸素などを適宜用いることができる。
次に、電極４０８及び電極４１０をマスクとして、一導電型を付与する不純物元素を半導体膜４０２、半導体膜４０４に添加する（図５（Ａ）参照）。本実施の形態では、半導体膜４０２にｎ型を付与する不純物元素（例えばリンまたはヒ素）を、半導体膜４０４にｐ型を付与する不純物元素（例えばボロン）を添加する。なお、ｎ型を付与する不純物元素を半導体膜４０２に添加する際には、ｐ型の不純物元素が添加される半導体膜４０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体膜４０４に添加する際には、ｎ型の不純物元素が添加される半導体膜４０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。又は、半導体膜４０２及び半導体膜４０４に、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素の一方を添加した後、一方の半導体膜のみに、より高い濃度でｐ型を付与する不純物元素又はｎ型を付与する不純物元素の他方を添加するようにしても良い。上記不純物の添加により、半導体膜４０２に不純物領域４１２、半導体膜４０４に不純物領域４１４が形成される。
次に、電極４０８の側面にサイドウォール４１６を、電極４１０の側面にサイドウォール４１８を形成する（図５（Ｂ）参照）。サイドウォール４１６及びサイドウォール４１８は、例えば、ゲート絶縁膜４０６、電極４０８及び電極４１０を覆うように新たに絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、該絶縁膜を部分的にエッチングすることで形成することができる。なお、上記の異方性エッチングにより、ゲート絶縁膜４０６を部分的にエッチングしても良い。サイドウォール４１６及びサイドウォール４１８を形成するための絶縁膜としては、プラズマＣＶＤ法やスパッタリング法等を用いて、珪素、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、有機材料などを含む膜を、単層構造又は積層構造で形成すれば良い。本実施の形態では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。また、エッチングガスとしては、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール４１６及びサイドウォール４１８を形成する工程は、これらに限定されるものではない。
次に、ゲート絶縁膜４０６、電極４０８及び電極４１０、サイドウォール４１６及びサイドウォール４１８をマスクとして、半導体膜４０２、半導体膜４０４に一導電型を付与する不純物元素を添加する（図５（Ｃ）参照）。なお、半導体膜４０２、半導体膜４０４には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。ここで、ｎ型を付与する不純物元素を半導体膜４０２に添加する際には、ｐ型の不純物元素が添加される半導体膜４０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体膜４０４に添加する際には、ｎ型の不純物元素が添加される半導体膜４０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。
上記不純物元素の添加により、半導体膜４０２に、一対の高濃度不純物領域４２０と、一対の低濃度不純物領域４２２と、チャネル形成領域４２４とが形成される。また、上記不純物元素の添加により、半導体膜４０４に、一対の高濃度不純物領域４２６と、一対の低濃度不純物領域４２８と、チャネル形成領域４３０とが形成される。高濃度不純物領域４２０、高濃度不純物領域４２６はソース又はドレインとして機能し、低濃度不純物領域４２２、低濃度不純物領域４２８はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。
なお、半導体膜４０２上に形成されたサイドウォール４１６と、半導体膜４０４上に形成されたサイドウォール４１８は、キャリアが移動する方向（いわゆるチャネル長に平行な方向）の長さが同じになるように形成しても良いが、異なるように形成しても良い。ｐチャネル型トランジスタとなる半導体膜４０４上のサイドウォール４１８は、ｎチャネル型トランジスタとなる半導体膜４０２上のサイドウォール４１６よりも大きく形成すると良い。なぜならば、ｐチャネル型トランジスタにおいてソース及びドレインを形成するために注入されるボロンは拡散しやすく、短チャネル効果を誘起しやすいためである。ｐチャネル型トランジスタにおいて、サイドウォール４１８の長さをより大きくすることで、ソース及びドレインに高濃度のボロンを添加することが可能となり、ソース及びドレインを低抵抗化することができる。
ソース及びドレインをさらに低抵抗化するために、半導体膜４０２及び半導体膜４０４の一部をシリサイド化したシリサイド層を形成しても良い。シリサイド化は、半導体膜に金属を接触させ、加熱処理（例えば、ＧＲＴＡ法、ＬＲＴＡ法等）により、半導体膜中の珪素と金属とを反応させて行う。シリサイド層としては、コバルトシリサイド又はニッケルシリサイドを用いれば良い。半導体膜４０２や半導体膜４０４が薄い場合には、半導体膜４０２、半導体膜４０４の底部までシリサイド反応を進めても良い。シリサイド化に用いることができる金属材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等が挙げられる。また、レーザー光の照射などによってもシリサイド層を形成することができる。
上述の工程により、ｎチャネル型トランジスタ４３２及びｐチャネル型トランジスタ４３４が形成される。なお、図５（Ｃ）に示す段階では、ソース電極又はドレイン電極として機能する導電膜は形成されていないが、これらのソース電極又はドレイン電極として機能する導電膜を含めてトランジスタと呼ぶこともある。
次に、ｎチャネル型トランジスタ４３２、ｐチャネル型トランジスタ４３４を覆うように絶縁膜４３６を形成する（図５（Ｄ）参照）。絶縁膜４３６は必ずしも設ける必要はないが、絶縁膜４３６を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｎチャネル型トランジスタ４３２、ｐチャネル型トランジスタ４３４に侵入することを防止できる。具体的には、絶縁膜４３６を、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成するのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の窒化酸化珪素膜を、絶縁膜４３６として用いる。この場合、上述の水素化の工程は、該窒化酸化珪素膜形成後に行っても良い。なお、本実施の形態においては、絶縁膜４３６を単層構造としているが、積層構造としても良いことはいうまでもない。例えば、２層構造とする場合には、酸化窒化珪素膜と窒化酸化珪素膜との積層構造とすることができる。
次に、ｎチャネル型トランジスタ４３２、ｐチャネル型トランジスタ４３４を覆うように、絶縁膜４３６上に絶縁膜４３８を形成する。絶縁膜４３８は、ポリイミド、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、芳香族炭化水素から選ばれる一を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜４３８を形成しても良い。
絶縁膜４３８の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
次に、半導体膜４０２と半導体膜４０４の一部が露出するように絶縁膜４３６及び絶縁膜４３８にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体膜４０２に接する導電膜４４０及び導電膜４４２と、半導体膜４０４に接する導電膜４４４及び導電膜４４６を形成する（図６（Ａ）参照）。導電膜４４０乃至導電膜４４６は、トランジスタのソース電極又はドレイン電極として機能する。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。
導電膜４４０乃至導電膜４４６は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的には、導電膜４４０乃至導電膜４４６として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電膜４４０乃至導電膜４４６は、単層構造としても良いし、積層構造としても良い。
アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものを挙げることができる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、導電膜４４０乃至導電膜４４６を形成する材料として適している。特に、アルミニウムシリコンは、パターニングの際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度のＣｕを混入させた材料を用いても良い。
導電膜４４０乃至導電膜４４６を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより一層防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体膜４０２と半導体膜４０４上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、導電膜４４０及び導電膜４４２と半導体膜４０２とのコンタクト、導電膜４４４及び導電膜４４６と半導体膜４０４とのコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜４４０乃至導電膜４４６を、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造又はそれ以上の積層構造とすることもできる。
また、導電膜４４０乃至導電膜４４６として、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ６を水素還元して形成したタングステンを、導電膜４４０乃至導電膜４４６として用いても良い。
なお、導電膜４４０及び導電膜４４２はｎチャネル型トランジスタ４３２の高濃度不純物領域４２０に接続されている。導電膜４４４及び導電膜４４６はｐチャネル型トランジスタ４３４の高濃度不純物領域４２６に接続されている。
図６（Ｂ）に、図６（Ａ）に示したｎチャネル型トランジスタ４３２及びｐチャネル型トランジスタ４３４の平面図を示す。ここで、図６（Ｂ）のＡ−Ｂにおける断面が図６（Ａ）に対応している。ただし、図６（Ｂ）においては、簡単のため、導電膜４４０乃至導電膜４４６、絶縁膜４３６、絶縁膜４３８等を省略している。
なお、本実施の形態においては、ｎチャネル型トランジスタ４３２とｐチャネル型トランジスタ４３４が、それぞれゲート電極として機能する電極を１つずつ有する場合（電極４０８、電極４１０を有する場合）を例示しているが、発明は該構成に限定されない。作製されるトランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。
本実施の形態では、結晶性半導体膜を用いてトランジスタを形成している。これにより、非晶質半導体膜などを用いる場合と比較して、トランジスタのスイッチング速度が向上する。さらに、本実施の形態では、均質かつ良好な結晶性半導体膜を用いているため、トランジスタ間の特性ばらつきを十分に抑制することができる。これにより、優れた特性の半導体装置を提供することができる。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、半導体装置の製造方法の一例について、図７乃至１０を参照して説明する。なお、本実施の形態においては、液晶表示装置を例に挙げて説明するが、半導体装置は液晶表示装置に限られるものではない。また、本実施の形態においてはトップゲート型の薄膜トランジスタを用いて液晶表示装置を作製する場合について説明するが、開示する発明はこれに限られるものではない。
はじめに、実施の形態１に示した方法を用いてガラス基板上に結晶性半導体膜を形成する。具体的には、ガラス基板７００上に絶縁膜７０２を介して結晶性半導体膜７０４を形成する（図７（Ａ）参照）。
ガラス基板７００、絶縁膜７０２、結晶性半導体膜７０４の詳細については、実施の形態１を参照すればよいから、ここでは省略する。
次に、結晶性半導体膜７０４を所望の形状にパターニングして、島状の半導体膜７０６、半導体膜７０８、半導体膜７１０を形成する。
なお、パターニングの際のエッチング加工としては、プラズマエッチング（ドライエッチング）、ウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、ＢＣｌ３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
結晶性半導体膜７０４をパターニングした後には、しきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのｐ型不純物元素を添加しても良い。例えば、ｐ型不純物元素として、ホウ素を５×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下の濃度で添加することができる。もちろん、結晶性半導体膜７０４のパターニングの前に、上記不純物元素を添加しても良い。
次に、島状の半導体膜を覆うようにゲート絶縁膜７１２を形成する（図７（Ｂ）参照）。ゲート絶縁膜７１２はＣＶＤ法またはスパッタリング法などを用い、厚さを１０ｎｍ以上１５０ｎｍ以下程度として珪素を含む絶縁膜で形成する。具体的には、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素に代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよい。なお、ゲート絶縁膜７１２は単層構造であっても良いし、積層構造としても良い。さらに、島状の半導体膜とゲート絶縁膜との間に、膜厚１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下、より好ましくは２ｎｍ以上５ｎｍ以下の薄い酸化珪素膜を形成してもよい。なお、低い温度でリーク電流の少ないゲート絶縁膜を形成するために、アルゴンなどの希ガス元素を反応ガスに含ませても良い。
次に、ゲート絶縁膜７１２上にゲート電極層等に用いる第１の導電膜と第２の導電膜とを積層して形成する。第１の導電膜の膜厚は２０ｎｍ以上１００ｎｍ以下程度、第２の導電膜の膜厚は１００ｎｍ以上４００ｎｍ以下程度とすれば良い。また、第１の導電膜及び第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜及び第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料、化合物材料などを用いて形成すればよい。また、第１の導電膜及び第２の導電膜として、リン等の不純物元素をドーピングした半導体膜や、ＡｇＰｄＣｕ合金などを用いてもよい。なお、本実施の形態においては２層構造を用いて説明しているが、開示する発明はこれに限定されない。３層以上の積層構造としても良いし、単層構造であっても良い。
次に、フォトリソグラフィ法を用いてレジスト材料からなるマスク７１６ａ、マスク７１６ｂ、マスク７１６ｃ、マスク７１６ｄ、及びマスク７１６ｅを形成する。そして、前記のマスクを用いて第１の導電膜及び第２の導電膜を所望の形状に加工し、第１のゲート電極層７１８ａ、第１のゲート電極層７１８ｂ、第１のゲート電極層７１８ｃ、第１のゲート電極層７１８ｄ、第１の導電層７１８ｅ、導電層７２０ａ、導電層７２０ｂ、導電層７２０ｃ、導電層７２０ｄ、及び導電層７２０ｅを形成する（図７（Ｃ）参照）。
ここで、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状となるようにエッチングを行うことができる。また、マスクの形状によって、テーパーの角度等を制御することもできる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＣＣｌ４などに代表される塩素系ガス、ＣＦ４、ＳＦ６、ＮＦ３などに代表されるフッ素系ガス、又はＯ２などを適宜用いることができる。本実施の形態では、ＣＦ４、Ｃｌ２、Ｏ２からなるエッチング用ガスを用いて第２の導電膜のエッチングを行い、連続してＣＦ４、Ｃｌ２からなるエッチング用ガスを用いて第１の導電膜をエッチングする。
次に、マスク７１６ａ、マスク７１６ｂ、マスク７１６ｃ、マスク７１６ｄ、及びマスク７１６ｅを用いて、導電層７２０ａ、導電層７２０ｂ、導電層７２０ｃ、導電層７２０ｄ、及び導電層７２０ｅを所望の形状に加工する。このとき、上記導電層を形成する第２の導電膜と、第１のゲート電極層及び第１の導電層を形成する第１の導電膜との選択比が高いエッチング条件でエッチングする。このエッチングによって、第２のゲート電極層７２２ａ、第２のゲート電極層７２２ｂ、第２のゲート電極層７２２ｃ、第２のゲート電極層７２２ｄ、及び第２の導電層７２２ｅを形成する。本実施の形態では、第２のゲート電極層及び第２の導電層もテーパー形状を有しているが、そのテーパー角は、第１のゲート電極層７１８ａ、第１のゲート電極層７１８ｂ、第１のゲート電極層７１８ｃ、第１のゲート電極層７１８ｄ、及び第１の導電層７１８ｅの有するテーパー角より大きい。なお、テーパー角とは対象物の底面と側面とが作る角度を言うものとする。よって、テーパー角が９０度の場合、導電層は底面に対して垂直な側面を有することになる。テーパー角を９０度未満とすることにより、積層される膜の被覆性が向上するため、欠陥を低減することが可能となる。なお、本実施の形態では、第２のゲート電極層及び第２の導電層を形成するためのエッチング用ガスとしてＣｌ２、ＳＦ６、Ｏ２を用いる。
以上の工程によって、周辺駆動回路領域７８０に、ゲート電極層７２４ａ、ゲート電極層７２４ｂ、画素領域７９０に、ゲート電極層７２４ｃ、ゲート電極層７２４ｄ、及び導電層７２４ｅを形成することができる（図７（Ｄ）参照）。なお、マスク７１６ａ、マスク７１６ｂ、マスク７１６ｃ、マスク７１６ｄ、及びマスク７１６ｅは、上記工程の後に除去する。
次に、ゲート電極層７２４ａ、ゲート電極層７２４ｂ、ゲート電極層７２４ｃ、ゲート電極層７２４ｄをマスクとして、ｎ型を付与する不純物元素を添加し、第１のｎ型不純物領域７２６ａ、第１のｎ型不純物領域７２６ｂ、第１のｎ型不純物領域７２８ａ、第１のｎ型不純物領域７２８ｂ、第１のｎ型不純物領域７３０ａ、第１のｎ型不純物領域７３０ｂ、第１のｎ型不純物領域７３０ｃを形成する（図８（Ａ）参照）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う。また、第１のｎ型不純物領域には、ｎ型を付与する不純物元素であるリン（Ｐ）がａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下程度の濃度で含まれるようにする。
次に、半導体膜７０６、半導体膜７１０の一部を覆うマスク７３２ａ、マスク７３２ｂ、マスク７３２ｃを形成する。そして、マスク７３２ａ、マスク７３２ｂ、マスク７３２ｃ、及びゲート電極層７２４ｂをマスクとしてｎ型を付与する不純物元素を添加する。これにより、第２のｎ型不純物領域７３４ａ、第２のｎ型不純物領域７３４ｂ、第３のｎ型不純物領域７３６ａ、第３のｎ型不純物領域７３６ｂ、第２のｎ型不純物領域７４０ａ、第２のｎ型不純物領域７４０ｂ、第２のｎ型不純物領域７４０ｃ、第３のｎ型不純物領域７４２ａ、第３のｎ型不純物領域７４２ｂ、第３のｎ型不純物領域７４２ｃ、第３のｎ型不純物領域７４２ｄが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う。ここでは、第２のｎ型不純物領域にｎ型を付与する不純物元素であるリン（Ｐ）が５×１０１９／ｃｍ３以上５×１０２０／ｃｍ３以下程度の濃度で含まれるようにする。第３のｎ型不純物領域７３６ａ、第３のｎ型不純物領域７３６ｂには、第３のｎ型不純物領域７４２ａ、第３のｎ型不純物領域７４２ｂ、第３のｎ型不純物領域７４２ｃ、第３のｎ型不純物領域７４２ｄと同程度、又は少し高めの濃度でｎ型を付与する不純物元素が添加される。また、上記ドーピングにより、チャネル形成領域７３８、チャネル形成領域７４４ａ及びチャネル形成領域７４４ｂが形成される（図８（Ｂ）参照）。
第２のｎ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第３のｎ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域７３６ａ、第３のｎ型不純物領域７３６ｂは、第１のゲート電極層７１８ｂと重なる領域に形成されている。これにより、ソース又はドレイン近傍の電界を緩和して、ホットキャリアによるオン電流の劣化を防止することができる。一方、第３のｎ型不純物領域７４２ａ、第３のｎ型不純物領域７４２ｂ、第３のｎ型不純物領域７４２ｃ、第３のｎ型不純物領域７４２ｄはゲート電極層７２４ｃ、ゲート電極層７２４ｄと重なっておらず、オフ電流を低減する効果がある。
次に、マスク７３２ａ、マスク７３２ｂ、マスク７３２ｃを除去し、半導体膜７０８、半導体膜７１０を覆うマスク７４６ａ、マスク７４６ｂを形成する。そして、マスク７４６ａ、マスク７４６ｂ、ゲート電極層７２４ａをマスクとしてｐ型を付与する不純物元素を添加する。これにより、第１のｐ型不純物領域７４８ａ、第１のｐ型不純物領域７４８ｂ、第２のｐ型不純物領域７５０ａ、第２のｐ型不純物領域７５０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてジボラン（Ｂ２Ｈ６）を用いてドーピングを行う。ここでは、第１のｐ型不純物領域、及び第２のｐ型不純物領域に、ｐ型を付与する不純物元素であるホウ素（Ｂ）が１×１０２０／ｃｍ３以上５×１０２１／ｃｍ３以下程度の濃度で含まれるようにする。上記ドーピングにより、チャネル形成領域７５２が形成される（図８（Ｃ）参照）。
第１のｐ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第２のｐ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。
その後、マスク７４６ａ、マスク７４６ｂを除去する。マスクを除去した後に、ゲート電極層の側面を覆うように絶縁膜を形成してもよい。該絶縁膜は、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて形成することができる。また、不純物元素を活性化するために、加熱処理、強光の照射、レーザー光の照射等を行ってもよい。
次いで、ゲート電極層、及びゲート絶縁膜を覆う層間絶縁膜を形成する。本実施の形態では、絶縁膜７５４と絶縁膜７５６の積層構造とする（図９（Ａ）参照）。絶縁膜７５４としては、窒化酸化珪素膜を１００ｎｍの厚さで形成し、絶縁膜７５６としては、酸化窒化珪素膜を９００ｎｍの厚さで形成する。本実施の形態においては、２層の積層構造としたが、単層構造でも良く、３層以上の積層構造としても良い。本実施の形態では、絶縁膜７５４及び絶縁膜７５６を、プラズマＣＶＤ法を用いて連続的に形成する。なお、絶縁膜７５４及び絶縁膜７５６は上記材料に限定されるものではない。
絶縁膜７５４、絶縁膜７５６は他に、酸化珪素や窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素その他の無機絶縁性材料を含む物質から選ばれた材料を用いて形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂をいう。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。有機基は、フルオロ基を含んでいてもよい。また、ポリイミド、アクリルポリマー、ポリアミド、ポリイミドアミド、ベンゾシクロブテン系材料、ポリシラザン等の有機絶縁性材料を用いることもできる。
次いで、レジスト材料からなるマスクを用いて絶縁膜７５４、絶縁膜７５６、及びゲート絶縁膜７１２に半導体膜及びゲート電極層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料によって、一回で行っても良いし複数回で行っても良い。本実施の形態では、酸化窒化珪素膜である絶縁膜７５６と、窒化酸化珪素膜である絶縁膜７５４及びゲート絶縁膜７１２との選択比が取れる条件で、第１のエッチングを行い、絶縁膜７５６を除去する。次に、第２のエッチングによって、絶縁膜７５４及びゲート絶縁膜７１２を除去し、ソース又はドレインに達する開口部を形成する。
その後、開口部を覆うように導電膜を形成し、該導電膜をエッチングする。これにより、各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層７５８ａ、ソース電極層又はドレイン電極層７５８ｂ、ソース電極層又はドレイン電極層７６０ａ、ソース電極層又はドレイン電極層７６０ｂ、ソース電極層又はドレイン電極層７６２ａ、ソース電極層又はドレイン電極層７６２ｂを形成する。ソース電極層又はドレイン電極層には、アルミニウム、タンタル、チタン、モリブデン、タングステン、ネオジム、クロム、ニッケル、白金、金、銀、銅、マグネシウム、スカンジウム、コバルト、亜鉛、ニオブ、シリコン、リン、ホウ素、ヒ素、ガリウム、インジウム、錫から選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、アルミニウムネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、これらの化合物を組み合わせた物質などが用いられる。その他にも、シリサイド（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いることもできる。
以上の工程で周辺駆動回路領域７８０にｐチャネル型薄膜トランジスタ７６４、及びｎチャネル型薄膜トランジスタ７６６を、画素領域７９０にｎチャネル型薄膜トランジスタ７６８、容量配線７７０が形成される（図９（Ｂ）参照）。
次に第２の層間絶縁膜として絶縁膜７７２を形成する。絶縁膜７７２は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。ポリイミド、アクリルポリマー、ポリアミド、ポリイミドアミド、ベンゾシクロブテン系材料等の有機絶縁性材料を用いることもできる。
本実施の形態では、平坦化のために設ける層間絶縁層としては、耐熱性および絶縁性が高く、且つ、平坦化率の高いものが要求されるため、スピンコート法に代表される塗布法を用いて形成することが好ましい。
次に、画素領域７９０の絶縁膜７７２にコンタクトホールを形成し、画素電極層７７４を形成する（図９（Ｃ）参照）。画素電極層７７４は、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに酸化亜鉛を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、酸化インジウムに酸化珪素を混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、又はタングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、チタン、白金、アルミニウム、銅、銀等の金属又はその合金、その金属窒化物などを用いて形成することができる。
また、画素電極層７７４としては導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。導電性組成物は、薄膜におけるシート抵抗が１０４Ω／ｓｑ．以下であることが好ましい。また、光透過性を有する画素電極層として薄膜を形成する場合には、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
次に、画素電極層７７４及び絶縁膜７７２を覆うように、配向膜と呼ばれる絶縁膜１００２を形成する（図１０（Ｂ）参照）。絶縁膜１００２は、スクリーン印刷法やオフセット印刷法を用いて形成することができる。なお、図１０は、半導体装置の平面図及び断面図を示しており、図１０（Ａ）は半導体装置の平面図、図１０（Ｂ）は図１０（Ａ）のＧ−Ｈにおける断面図である。半導体装置には、外部端子接続領域７７６、封止領域７７８、周辺駆動回路領域７８０、画素領域７９０が設けられている。
絶縁膜１００２を形成した後、ラビング処理を行う。対向基板１０００側の配向膜として機能する絶縁膜１００６についても、絶縁膜１００２と同様にして形成することができる。
その後、対向基板１０００と、ガラス基板７００とを、シール材１０１４及びスペーサ１０１６を介して貼り合わせ、その空隙に液晶層１００４を設ける。なお、対向基板１０００には、配向膜として機能する絶縁膜１００６、対向電極として機能する導電層１００８、カラーフィルターとして機能する着色層１０１０、偏光子１０１２（偏光板ともいう）等が設けられている。なお、ガラス基板７００にも偏光子１０１８（偏光板）を設けるが、本発明はこれに限られない。例えば、反射型の液晶表示装置においては、偏光子は、一方に設ければ良い。
続いて、画素領域と電気的に接続されている端子電極層１０２０に、異方性導電体層１０２２を介して、ＦＰＣ１０２４を接続する。ＦＰＣ１０２４は、外部からの信号を伝達する役割を担う。上記の工程により、液晶表示装置を作製することができる。
本実施の形態では、結晶性半導体膜を用いて周辺駆動回路領域のトランジスタ及び画素領域のトランジスタを作製している。このように、結晶性半導体膜を用いることで、周辺駆動回路に要求される特性を満たすことが可能となるため、周辺駆動回路をガラス基板上に一体形成することができる。これにより、部品点数を減らし、製造コストの低減及び信頼性の向上を実現できる。また、非晶質半導体などを用いて画素領域のトランジスタを作製する場合と比較して、トランジスタのスイッチング速度が向上するため、液晶表示装置の応答速度が向上する。また、画素領域のトランジスタを小型化することが可能となるため、開口率を向上させることができる。さらに、本実施の形態では、均質かつ良好な結晶性半導体膜を用いているため、トランジスタ間の特性ばらつきを十分に抑制することができる。すなわち、画素領域のトランジスタ間の特性ばらつきを抑えることができるため、画質の良い液晶表示装置を提供することができる。
なお、本実施の形態においては、周辺駆動回路をガラス基板上に作り込んでいるが、開示する発明はこれに限定して解釈されない。画素領域のトランジスタのみを結晶性半導体膜を用いて形成する場合であっても、極めて優れた液晶表示装置を作製することができる。
また、本実施の形態においては液晶表示装置を作製する方法について説明したが、開示する発明はこれに限定して解釈されない。本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、半導体装置の一例として、発光素子を有する半導体装置（エレクトロルミネッセンス表示装置）について説明する。薄膜トランジスタの作製方法の詳細については、実施の形態４などを参照することができるため、ここでは省略する。
なお、発光素子を有する半導体装置には、下面放射、上面放射、両面放射のいずれかの方式が用いられる。本実施の形態では、下面放射方式を用いた半導体装置について、図１１を用いて説明するが、開示する発明はこれに限られるものではない。
図１１に示す半導体装置は、下方（図中の矢印の方向）に光を放射する。ここで、図１１（Ａ）は半導体装置の平面図であり、図１１（Ｂ）は、図１１（Ａ）のＩ−Ｊにおける断面図である。図１１において半導体装置は、外部端子接続領域１１３０、封止領域１１３２、駆動回路領域１１３４、画素領域１１３６を有している。なお、開示する発明の一態様に係る微結晶半導体を用いた薄膜トランジスタは画素領域１１３６に用いられている。微結晶半導体を用いた薄膜トランジスタを駆動回路領域１１３４に用いることも可能であるが、開示する発明の一態様では、多結晶半導体を用いた薄膜トランジスタを駆動回路領域１１３４に用いることとする。この場合、レーザー光のエネルギー密度を適宜変更することにより、多結晶半導体と微結晶半導体とを作り分けることができる。もちろん、発明は駆動回路を一体に形成することに限られるものではない。シリコン基板やＳＯＩ基板を用いた駆動回路を別途用意して、用いても良い。
図１１に示す半導体装置は、素子基板１１００、絶縁膜１１０２、薄膜トランジスタ１１５０、薄膜トランジスタ１１５２、薄膜トランジスタ１１５４、薄膜トランジスタ１１５６、発光素子１１６０、絶縁層１１６８、充填材１１７０、シール材１１７２、配線層１１７４、端子電極層１１７６、異方性導電層１１７８、ＦＰＣ１１８０、封止基板１１９０によって構成されている。なお、発光素子１１６０は、第１の電極層１１６２と発光層１１６４と第２の電極層１１６６とを含む。
第１の電極層１１６２としては、発光層１１６４より放射する光を透過できるように、光透過性を有する導電性材料を用いる。一方、第２の電極層１１６６としては、発光層１１６４より放射する光を反射することができる導電性材料を用いる。
例えば、第１の電極層１１６２としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物等を用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）等を用いても良い。
また、第１の電極層１１６２としては、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。
第２の電極層１１６６としては、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。第２の電極層１１６６には、可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、アルミニウム膜を用いることとする。
なお、上面放射、両面放射の各方式を用いる場合には、適宜電極層の設計を変更してやれば良い。具体的には、上面放射の場合には、反射性を有する材料を用いて第１の電極層１１６２を形成し、光透過性を有する材料を用いて第２の電極層１１６６を形成する。両面放射の場合には、光透過性を有する材料を用いて第１の電極層１１６２及び第２の電極層１１６６を形成すれば良い。なお、下面放射、上面放射においては、光透過性を有する材料を用いて一方の電極層を形成し、光透過性を有する材料と光反射性を有する材料の積層構造にて、他方の電極層を形成する構成としても良い。電極層に用いることができる材料は下面放射の場合と同様であるため、ここでは省略する。
なお、光透過性を有さない金属膜のような材料であっても、膜厚を薄く（５ｎｍ以上３０ｎｍ以下程度）することにより、光を透過する状態にすることができる。これにより、上述の光反射性材料を用いて、光を透過する電極層を作製することも可能である。
封止基板１１９０にカラーフィルター（着色層）を形成する構成としてもよい。カラーフィルター（着色層）は、蒸着法や液滴吐出法によって形成することができる。また、色変換層を用いる構成であっても良い。
開示する発明の一態様では、半導体層の表面に完全溶融となるエネルギー密度のレーザー光を照射することにより、微結晶半導体層の特性を均一にしている。また、高出力のパルス発振レーザー光を用いることができるため、生産性を向上させることが可能である。また、平坦性に難のある多結晶領域を除去して薄膜トランジスタを形成することにより、一層の特性向上を図ることができる。
開示する発明の如き薄膜トランジスタを、エレクトロルミネッセンス表示装置における電流制御用のトランジスタとすることにより、トランジスタ特性のばらつきに起因する発光素子毎の輝度むらを低減することができる。すなわち、優れた性能を有するエレクトロルミネッセンス表示装置を生産性良く作製することができる。
なお、本実施の形態ではエレクトロルミネッセンス表示装置を用いて説明したが、開示する発明はこれに限られるものではない。本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、半導体装置、特に表示装置を用いた電子機器について、図１２を参照して説明する。
開示する発明の一態様に係る半導体装置を用いて作製される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
図１２（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体１２０１、支持台１２０２、表示部１２０３、スピーカー部１２０４、ビデオ入力端子１２０５等を含む。表示部１２０３には、本発明の半導体装置が用いられている。本発明により、表示性能が高いテレビ受像器又はパーソナルコンピュータのモニタを提供することができる。
図１２（Ｂ）はデジタルカメラである。本体１２１１の正面部分には受像部１２１３が設けられており、本体１２１１の上面部分にはシャッターボタン１２１６が設けられている。また、本体１２１１の背面部分には、表示部１２１２、操作キー１２１４、及び外部接続ポート１２１５が設けられている。表示部１２１２には、本発明の半導体装置が用いられている。開示する発明により、表示性能が高いデジタルカメラを提供することができる。
図１２（Ｃ）はノート型パーソナルコンピュータである。本体１２２１には、キーボード１２２４、外部接続ポート１２２５、ポインティングデバイス１２２６が設けられている。また、本体１２２１には、表示部１２２３を有する筐体１２２２が取り付けられている。表示部１２２３には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明により、表示性能が高いノート型パーソナルコンピュータを提供することができる。
図１２（Ｄ）はモバイルコンピュータであり、本体１２３１、表示部１２３２、スイッチ１２３３、操作キー１２３４、赤外線ポート１２３５等を含む。表示部１２３２にはアクティブマトリクス表示装置が設けられている。表示部１２３２には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明により、表示性能が高いモバイルコンピュータを提供することができる。
図１２（Ｅ）は画像再生装置である。本体１２４１には、表示部１２４４、記録媒体読み込み部１２４５及び操作キー１２４６が設けられている。また、本体１２４１には、スピーカー部１２４７及び表示部１２４３それぞれを有する筐体１２４２が取り付けられている。表示部１２４３及び表示部１２４４それぞれには、開示する発明の一態様に係る半導体装置が用いられている。開示する発明により、表示性能が高い画像再生装置を提供することができる。
図１２（Ｆ）は電子書籍である。本体１２５１には操作キー１２５３が設けられている。また、本体１２５１には複数の表示部１２５２が取り付けられている。表示部１２５２には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明により、表示性能が高い電子書籍を提供することができる。
図１２（Ｇ）はビデオカメラであり、表示部１２６２、外部接続ポート１２６４、リモコン受信部１２６５、受像部１２６６、操作キー１２６９等を含む。表示部１２６２には開示する発明の一態様に係る半導体装置が用いられている。開示する発明により、表示性能が高いビデオカメラを提供することができる。
図１２（Ｈ）は携帯電話であり、表示部１２７３、音声入力部１２７４、音声出力部１２７５、操作キー１２７６、外部接続ポート１２７７等を含む。また、赤外線通信機能、テレビ受信機能等を備える構成であっても良い。表示部１２７３には開示する発明の一態様に係る半導体装置が用いられている。開示する発明により、表示性能が高い携帯電話を提供することができる。
以上の様に、開示する発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて用いることができる。
本実施例では、処理雰囲気の温度の違いによる半導体膜の結晶化状態を測定した結果について説明する。
まず、ガラス基板を複数準備し、それぞれのガラス基板上に窒化酸化珪素膜を５０ｎｍの厚さで形成し、窒化酸化珪素膜上に酸化窒化珪素膜を１００ｎｍの厚さで形成し、その後、酸化窒化珪素膜上に５０ｎｍの厚さの非晶質シリコン膜を形成した。次に、非晶質シリコン膜が設けられた複数のガラス基板を、各温度条件に設定した処理雰囲気内にそれぞれ導入して結晶化させた後、当該半導体膜の表面を光学顕微鏡で観察し、一部については結晶粒の様子を観察した。また、各試料について、ラマンスペクトルを測定した。なお、比較として、熱処理を行わない試料を用意して同様の観察を行った。
なお、本実施例では、上記の温度条件として６５０℃、６７５℃、７００℃、７２５℃、７５０℃の５種類の条件を設定した。また、本実施例では、結晶化の初期段階における半導体膜の結晶化状態を観察するため、熱処理時間（処理雰囲気内にガラス基板を導入後取り出すまでの時間）を６分とした。
図１３（Ａ）〜（Ｆ）に、各温度条件における結晶化処理後のシリコン膜の光学顕微鏡像（透過）を示す。結晶シリコンは非晶質シリコンより光の透過率が高いから、これを利用して結晶化率を確認することができる。光学顕微鏡像において、明るい部分は結晶化された領域であり、暗い部分は結晶化されていない領域である。
図１３（Ａ）は、熱処理を行わない試料の光学顕微鏡像である。全面が暗く、シリコン膜は非晶質であることが分かる。
図１３（Ｂ）は、６５０℃で熱処理を行った後のシリコン膜の光学顕微鏡像である。全面が暗く、シリコン膜がほとんど結晶化されていない。図１３（Ｃ）は６７５℃で熱処理を行った後のシリコン膜の光学顕微鏡像であるが、こちらについても同様に、シリコン膜はほとんど結晶化されていない。
図１３（Ｄ）は、７００℃で熱処理を行った後のシリコン膜の光学顕微鏡像である。大部分は暗いが、一部に明るい点が存在する。つまり、７００℃の温度条件では、僅かにシリコン膜に結晶核が発生し、結晶化が進行しているということができる。
図１３（Ｅ）は、７２５℃で結晶化処理を行った後のシリコン膜の光学顕微鏡像である。図１３（Ｃ）などとは反対に、全面が明るくなっている。つまり、７２５℃の温度条件では、シリコン膜の結晶化が十分に進行しているといえる。図１３（Ｆ）は、７５０℃で結晶化処理を行った後のシリコン膜の光学顕微鏡像であるが、こちらについても同様に、シリコン膜が十分に結晶化されている。
図１４に、７００℃、７２５℃、７５０℃の各条件の試料にセコエッチを行った後のＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像を示す。なお、セコエッチとは、結晶性半導体膜表面の結晶粒界を顕在化させるために行うエッチングである。
図１４（Ａ）は、７００℃で熱処理を行った試料のＳＥＭ像である。局所的に結晶成長が始まっており、シリコン膜全面に均一な結晶化が生じていない。
図１４（Ｂ）は、７２５℃で熱処理を行った試料のＳＥＭ像である。結晶粒の大きさが揃っており、良好な結晶性シリコン膜が得られていることが分かる。図１４（Ｃ）は、７５０℃で熱処理を行った試料のＳＥＭ像であるが、こちらについても、図１４（Ｂ）と同様に、良好な結晶性シリコン膜が得られている。
図１５に、各試料のラマンスペクトル測定の結果を示す。図中、横軸はラマンスペクトル（ｃｍ−１）であり、縦軸は強度（任意単位）である。７２５℃及び７５０℃の温度条件で熱処理を行った試料については、５２０ｃｍ−１付近にピークがみられており、良好な結晶性シリコン膜が得られていることが分かる。
開示する発明の一態様のように、あらかじめ所定の温度（結晶化に必要な温度）以上の温度とした処理雰囲気内に非晶質シリコン膜を導入して熱処理を行うことによって、結晶化の初期段階においてシリコン膜の全面に多数の核発生を生じさせ結晶化を進行させることができる。その結果、結晶粒のばらつきを低減した均質な結晶性半導体膜を作製することができる。
本実施例は、他の実施の形態と適宜組み合わせて用いることができる。
１００ ガラス基板
１０２ 絶縁膜
１０４ 半導体膜
１０６ 処理雰囲気
１０８ 結晶性半導体膜
２０１ 処理室
２０２ 加熱手段
２０３ 支持台
２０６ ランプ光源
３０６ 抵抗
４０２ 半導体膜
４０４ 半導体膜
４０６ ゲート絶縁膜
４０８ 電極
４１０ 電極
４１２ 不純物領域
４１４ 不純物領域
４１６ サイドウォール
４１８ サイドウォール
４２０ 高濃度不純物領域
４２２ 低濃度不純物領域
４２４ チャネル形成領域
４２６ 高濃度不純物領域
４２８ 低濃度不純物領域
４３０ チャネル形成領域
４３２ ｎチャネル型トランジスタ
４３４ ｐチャネル型トランジスタ
４３６ 絶縁膜
４３８ 絶縁膜
４４０ 導電膜
４４２ 導電膜
４４４ 導電膜
４４６ 導電膜
７００ ガラス基板
７０２ 絶縁膜
７０４ 結晶性半導体膜
７０６ 半導体膜
７０８ 半導体膜
７１０ 半導体膜
７１２ ゲート絶縁膜
７１６ａ マスク
７１６ｂ マスク
７１６ｃ マスク
７１６ｄ マスク
７１６ｅ マスク
７１８ａ ゲート電極層
７１８ｂ ゲート電極層
７１８ｃ ゲート電極層
７１８ｄ ゲート電極層
７１８ｅ 導電層
７２０ａ 導電層
７２０ｂ 導電層
７２０ｃ 導電層
７２０ｄ 導電層
７２０ｅ 導電層
７２２ａ ゲート電極層
７２２ｂ ゲート電極層
７２２ｃ ゲート電極層
７２２ｄ ゲート電極層
７２２ｅ 導電層
７２４ａ ゲート電極層
７２４ｂ ゲート電極層
７２４ｃ ゲート電極層
７２４ｄ ゲート電極層
７２４ｅ 導電層
７２６ａ ｎ型不純物領域
７２６ｂ ｎ型不純物領域
７２８ａ ｎ型不純物領域
７２８ｂ ｎ型不純物領域
７３０ａ ｎ型不純物領域
７３０ｂ ｎ型不純物領域
７３０ｃ ｎ型不純物領域
７３２ａ マスク
７３２ｂ マスク
７３２ｃ マスク
７３４ａ ｎ型不純物領域
７３４ｂ ｎ型不純物領域
７３６ａ ｎ型不純物領域
７３６ｂ ｎ型不純物領域
７３８ チャネル形成領域
７４０ａ ｎ型不純物領域
７４０ｂ ｎ型不純物領域
７４０ｃ ｎ型不純物領域
７４２ａ ｎ型不純物領域
７４２ｂ ｎ型不純物領域
７４２ｃ ｎ型不純物領域
７４２ｄ ｎ型不純物領域
７４４ａ チャネル形成領域
７４４ｂ チャネル形成領域
７４６ａ マスク
７４６ｂ マスク
７４８ａ ｐ型不純物領域
７４８ｂ ｐ型不純物領域
７５０ａ ｐ型不純物領域
７５０ｂ ｐ型不純物領域
７５２ チャネル形成領域
７５４ 絶縁膜
７５６ 絶縁膜
７５８ａ ドレイン電極層
７５８ｂ ドレイン電極層
７６０ａ ドレイン電極層
７６０ｂ ドレイン電極層
７６２ａ ドレイン電極層
７６２ｂ ドレイン電極層
７６４ ｐチャネル型薄膜トランジスタ
７６６ ｎチャネル型薄膜トランジスタ
７６８ ｎチャネル型薄膜トランジスタ
７７０ 容量配線
７７２ 絶縁膜
７７４ 画素電極層
７７６ 外部端子接続領域
７７８ 封止領域
７８０ 周辺駆動回路領域
７９０ 画素領域
１０００ 対向基板
１００２ 絶縁膜
１００４ 液晶層
１００６ 絶縁膜
１００８ 導電層
１０１０ 着色層
１０１２ 偏光子
１０１４ シール材
１０１６ スペーサ
１０１８ 偏光子
１０２０ 端子電極層
１０２２ 異方性導電体層
１０２４ ＦＰＣ
１１００ 素子基板
１１０２ 絶縁膜
１１３０ 外部端子接続領域
１１３２ 封止領域
１１３４ 駆動回路領域
１１３６ 画素領域
１１５０ 薄膜トランジスタ
１１５２ 薄膜トランジスタ
１１５４ 薄膜トランジスタ
１１５６ 薄膜トランジスタ
１１６０ 発光素子
１１６２ 電極層
１１６４ 発光層
１１６６ 電極層
１１６８ 絶縁層
１１７０ 充填材
１１７２ シール材
１１７４ 配線層
１１７６ 端子電極層
１１７８ 異方性導電層
１１８０ ＦＰＣ
１１９０ 封止基板
１２０１ 筺体
１２０２ 支持台
１２０３ 表示部
１２０４ スピーカー部
１２０５ ビデオ入力端子
１２１１ 本体
１２１２ 表示部
１２１３ 受像部
１２１４ 操作キー
１２１５ 外部接続ポート
１２１６ シャッターボタン
１２２１ 本体
１２２２ 筐体
１２２３ 表示部
１２２４ キーボード
１２２５ 外部接続ポート
１２２６ ポインティングデバイス
１２３１ 本体
１２３２ 表示部
１２３３ スイッチ
１２３４ 操作キー
１２３５ 赤外線ポート
１２４１ 本体
１２４２ 筐体
１２４３ 表示部
１２４４ 表示部
１２４５ 記録媒体読み込み部
１２４６ 操作キー
１２４７ スピーカー部
１２５１ 本体
１２５２ 表示部
１２５３ 操作キー
１２６２ 表示部
１２６４ 外部接続ポート
１２６５ リモコン受信部
１２６６ 受像部
１２６９ 操作キー
１２７３ 表示部
１２７４ 音声入力部
１２７５ 音声出力部
１２７６ 操作キー
１２７７ 外部接続ポート

Claims (7)

  1. ガラス基板上に非晶質シリコン膜を形成し、
    処理雰囲気の温度を、７２５℃以上とした後、
    前記ガラス基板を、前記処理雰囲気内にあり、７２５℃以上である支持台上に導入して所定時間保持することにより、前記非晶質シリコン膜を結晶化し、
    前記ガラス基板を、前記処理雰囲気から取り出すことを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記所定時間は、１分以上１０分以下であることを特徴とする半導体装置の作製方法。
  3. 請求項１又は２において、
    前記処理雰囲気の温度を、７２５℃以上且つ前記ガラス基板の歪み点未満とし、
    前記保持は、前記ガラス基板の歪み点未満の温度で行われることを特徴とする半導体装置の作製方法。
  4. 請求項１乃至３のいずれか一において、
    前記処理雰囲気には、少なくとも、水素、ヘリウム、水のいずれかが含まれることを特徴とする半導体装置の作製方法。
  5. 請求項１乃至４のいずれか一において、
    前記処理雰囲気の温度は、輻射熱によって保持されることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至５のいずれか一において、
    前記ガラス基板の歪み点は、７３０℃以上であることを特徴とする半導体装置の作製方法。
  7. 請求項１乃至６のいずれか一において、
    前記ガラス基板には、Ｂ２Ｏ３よりＢａＯが多く含まれることを特徴とする半導体装置の作製方法。
JP2009200230A 2008-09-05 2009-08-31 半導体装置の作製方法 Expired - Fee Related JP5436101B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009200230A JP5436101B2 (ja) 2008-09-05 2009-08-31 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008228134 2008-09-05
JP2008228134 2008-09-05
JP2009200230A JP5436101B2 (ja) 2008-09-05 2009-08-31 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2010087487A JP2010087487A (ja) 2010-04-15
JP2010087487A5 JP2010087487A5 (ja) 2012-09-06
JP5436101B2 true JP5436101B2 (ja) 2014-03-05

Family

ID=41799649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009200230A Expired - Fee Related JP5436101B2 (ja) 2008-09-05 2009-08-31 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US8293626B2 (ja)
JP (1) JP5436101B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2479790B (en) 2010-04-23 2012-03-07 Alertme Com Ltd Method of identifying the operation of a power consuming device from an aggregate power series
WO2012029661A1 (ja) * 2010-09-01 2012-03-08 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
KR20120109856A (ko) * 2011-03-28 2012-10-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61187341A (ja) * 1985-02-15 1986-08-21 Sony Corp 半導体基板の熱処理装置
JPS6342112A (ja) 1986-08-07 1988-02-23 Sharp Corp 多結晶シリコン薄膜の形成方法
JPH01146324A (ja) * 1987-12-02 1989-06-08 Fujitsu Ltd 熱処理装置
EP1119053B1 (en) * 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
US6997985B1 (en) * 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JPH06244103A (ja) 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
CA2283334A1 (en) * 1997-03-04 1998-09-11 Astropower, Inc. Columnar-grained polycrystalline solar cell substrate and improved method of manufacture
JP4115589B2 (ja) * 1997-10-17 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6427622B2 (en) * 1998-08-28 2002-08-06 Mv Systems, Inc. Hot wire chemical vapor deposition method and apparatus using graphite hot rods
JP2002043299A (ja) * 2000-07-19 2002-02-08 Tokyo Electron Ltd 被処理体の熱処理方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) * 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6759284B2 (en) * 2002-09-06 2004-07-06 Industrial Technology Research Institute Method for polysilicon crystallization by simultaneous laser and rapid thermal annealing
KR100685396B1 (ko) * 2004-07-22 2007-02-22 삼성에스디아이 주식회사 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치
CN101243018B (zh) * 2005-08-17 2013-01-23 康宁股份有限公司 高应变点玻璃
US8007913B2 (en) * 2006-02-10 2011-08-30 Corning Incorporated Laminated glass articles and methods of making thereof
JP2008130596A (ja) * 2006-11-16 2008-06-05 Ihi Corp ガラス基板の熱処理方法及び装置

Also Published As

Publication number Publication date
JP2010087487A (ja) 2010-04-15
US20100062586A1 (en) 2010-03-11
US8293626B2 (en) 2012-10-23

Similar Documents

Publication Publication Date Title
CN107275350B (zh) 阵列基板及其制作方法和显示装置
CN101369540B (zh) 半导体装置的制造方法
JP5395382B2 (ja) トランジスタの作製方法
CN101350331B (zh) 显示装置的制造方法
US7538011B2 (en) Method of manufacturing a semiconductor device
JP5072157B2 (ja) 半導体装置の作製方法
JP4376979B2 (ja) 半導体装置の作製方法
TW200908341A (en) Display device and manufacturing method thereof
US20050122351A1 (en) Liquid droplet ejection system and control program of ejection condition of compositions
TW200926417A (en) Display device and manufacturing method of the same
TW200947525A (en) Method for manufacturing semiconductor device
TW200910454A (en) Method for manufacturing semiconductor device
JP2009081425A (ja) 表示装置及び表示装置の作製方法
KR20020092255A (ko) 반도체막, 반도체장치 및 이들의 제조방법
TW200945514A (en) Semiconductor device and method of manufacturing semiconductor device
JP5288597B2 (ja) 半導体装置の作製方法
JP5508535B2 (ja) 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
JP2010016356A (ja) 半導体基板の作製方法
JP5436101B2 (ja) 半導体装置の作製方法
JP6142300B2 (ja) 薄膜トランジスタの製造方法
JP2003023161A (ja) 半導体装置及びその作製方法
JP2007095913A (ja) 配線構造体の形成方法、配線構造体、半導体装置の形成方法、及び表示装置
KR20080052769A (ko) 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
US7589698B2 (en) Display device, semiconductor device, and electronic device
JP4216003B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131210

R150 Certificate of patent or registration of utility model

Ref document number: 5436101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees