JP5428479B2 - 固体撮像装置の製造方法、固体撮像装置、および電子機器 - Google Patents

Description

本発明は固体撮像装置の製造方法、固体撮像装置、および電子機器に関し、特には深い光電変換部を有する固体撮像装置の製造方法と、この製造方法によって得られる固体撮像装置、およびこの固体撮像装置を有する電子機器に関する。

ＣＭＯＳイメージセンサーを中心とした固体撮像装置に対しては、多画素化およびチップの小面積化への要求とともに、高感度化等の高画質化への要求が高まっている。このような要求に応えるため、固体撮像装置においては画素の微細化が進められており、画素サイズ１．５μｍ四方以下の寸法のものが開発・製品化されている。

しかしながら画素の微細化が進んだ固体撮像装置においては、各画素に配置されるフォトダイオードへの入射光が減少する。これにより、特に画素寸法が１．２μｍ四方以下の微細画素においては長波長側の感度低下が著しく、波長の長い赤色受光画素での感度不足が大きな課題として認識されている。

長波長側の感度向上のためには、フォトダイオード形成時のイオン注入エネルギーを多段階に設定することで光電変換部となる不純物領域を深い位置に形成する方法が考えられるが、注入不純物の横方向の広がりによるバルク内混色が増加するため深さに限界がある。

そこで、フォトダイオードの形成領域となる半導体基板の表面をエッチングして凹部を形成し、この凹部内に光電変換部となるｎ型半導体を必要膜厚で成長させる構成が提案されている。また、成長させるｎ型半導体として、シリコンよりも吸収係数が大きな材料を用いることによりｎ型半導体の必要膜厚が薄膜化するため、基板の表面に対してｎ型半導体を凸状にしなくても良いとしている（下記特許文献１参照）。

特願平９−２１３９２３号公報（特に図２、および段落００２０〜００３５参照）。

しかしながら、上述したような半導体基板の凹部内にｎ型半導体を成長させて光電変換部とする構成では、次のような問題がある。

すなわち、シリコンからなる半導体基板の凹部内に、ｎ型半導体としてシリコンを成長させる場合には、必要膜厚で形成されるｎ型半導体の表面が半導体基板の表面から突き出た凸状となる。これではフォトダイオード形成後、その上部に配線層やレンズ系を含めた光学系等を形成する際の下地の平坦性が悪く、形成プロセスが困難であるだけではなく、光学系の設計も困難となる。

また、シリコンからなる半導体基板の凹部内に、ｎ型半導体としてシリコンよりも光吸収係数の十分大きな材料を成長させる場合には、ＧａＡｓ、ＧａＰ、ＩｎＧａＡｓＰ等の化合物半導体がｎ型半導体を構成する材料候補となる。ところが一般的には、シリコン単結晶の微細な凹部に化合物半導体を異種成長させると界面準位や欠陥などが生成する。ダイオードにおいては光電変換部におけるこれらの界面準位や欠陥は、画素欠陥を発生させ画質を低下させる要因となる。

そこで本発明は、表面平坦性を損なうこと無く深い光電変換部を形成することが可能な固体撮像装置の製造方法を提供すること、さらにはこの製造方法によって高画質でありながらも画素の微細化が達成可能な固体撮像装置を提供することを目的とする。

このような目的を達成するための本発明の固体撮像装置の製造方法は、次の手順を行う。先ず半導体基板における表面に凹部を形成し、凹部の底面からの不純物導入により当該凹部の下方に第１導電型の不純物領域を形成する。次いで凹部内に少なくとも不純物領域に接する部分が第１導電型の半導体層を形成することにより、不純物領域と半導体層とからなる光電変換部を形成する。

このような方法では、半導体基板に形成した凹部の底部からの不純物拡散によって第１導電型の不純物領域が形成されるため、半導体基板におけるより深い位置に当該不純物領域を形成することができる。これにより、この不純物領域とこの上部に形成された半導体層とによって、半導体基板の表面平坦性を保ちながらも、半導体基板の表面からより深い位置にまで達する光電変換部を得ることができる。

また本発明の固体撮像装置は、半導体基板の凹部底面から下方に設けられ、凹部の底面からの不純物導入により形成された第１導電型の不純物領域と、凹部内に少なくとも不純物領域に接する部分が第１導電型である半導体層とを備え、不純物領域と半導体層とで光電変換部を構成している。また本発明の電子機器は、このような固体撮像装置を有するものである。

以上説明したように本発明によれば、表面平坦性が保たれた半導体基板上に配線層や光学系等を容易かつ高精度に形成することが可能となり、半導体基板の表面からより深い位置にまで達する光電変換部によって長波長側の光を高感度に受光することが可能になる。したがって、微細化された画素において高画質な撮像が可能となる。

第１実施形態の手順を説明する断面工程図（その１）である。 第１実施形態の手順を説明する断面工程図（その２）である。 第１実施形態の手順を説明する断面工程図（その３）である。 第１実施形態の手順を説明する断面工程図（その４）である。 第１実施形態の手順を説明する断面工程図（その５）である。 第１実施形態の手順を説明する断面工程図（その６）である。 第２実施形態の手順を説明する断面工程図（その１）である。 第２実施形態の手順を説明する断面工程図（その２）である。 第２実施形態の手順を説明する断面工程図（その３）である。 第２実施形態の手順を説明する断面工程図（その４）である。 第２実施形態の手順を説明する断面工程図（その５）である。 第３実施形態の装置例を示す構成図である。

以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。
１．第１実施形態（赤色の受光領域のみに凹部を設ける例）
２．第２実施形態（各色の受光領域に異なる深さの凹部を設ける例）
３．第３実施形態（固体撮像装置を用いた電子機器の構成例）
尚、第１実施形態および第２実施形態においては、ＣＭＯＳイメージセンサー等の固体撮像装置の製造方法を説明し、次いで得られた固体撮像装置の構成を説明する。また、ｎ型を第１導電型としｐ型を第２導電型として説明を行うが、導電型は逆であっても良い。

＜１．第１実施形態＞
図１〜図６は、本発明の第１実施形態を説明する工程図であり、以下これらの図に基づいて第１実施形態の固体撮像装置の製造方法を説明する。尚、図面においては赤色の受光画素Ｒと、緑色または青色の受光画素Ｇ，Ｂとの２画素分の断面図を示している。

先ず図１（１）に示すように、単結晶シリコンからなる半導体基板１上に、酸化シリコン膜３を介して窒化シリコン膜５(膜厚１５０ｎｍ程度）を成膜する。次にこれらの積層膜をパターニングし、これをマスクに用いたイオン注入により半導体基板１の表面側に不純物を導入し、各画素部Ｇ，Ｂ，Ｒを分離する拡散分離層７を形成する。この際、例えばホウ素イオン（Ｂ⁺）を注入エネルギー１０ｋｅＶで、注入ドーズ量１Ｅ１３個／ｃｍ²程度で導入する。

その後、半導体基板１上の全面に酸化シリコン膜を成膜し、マスクとして用いた窒化シリコン膜５をストッパとして酸化シリコン膜をＣＭＰ（chemical mechanical polishing）研磨することにより、酸化シリコンからなる素子分離９を拡散分離層７上に形成する。

次に図１（２）に示すように、ＣＭＰのストッパとして用いた窒化シリコン膜５とその下層の酸化シリコン膜７を剥離除去する。これにより、半導体基板１の表面を露出させる。尚、酸化シリコン膜７の剥離除去により、酸化シリコンからなる素子分離９も僅かに膜減りするが、半導体基板１上にそのまま残される。

次いで、図１（３）に示すように、半導体基板１の露出表面に、以降に行うイオン注入に際しての保護膜（いわゆるインプラスルー膜）として、酸化シリコン膜１１を１０ｎｍ程度の膜厚で成膜する。

次に、図１（４）に示すように、半導体基板１における画素部の所定深さ位置に、高エネルギーのイオン注入によってオーバーフロー防止のための第２導電型の不純物領域としてｐ型不純物領域１３を形成する。この際、画素部以外の部分をレジストパターン（図示省略）で覆った状態で、ホウ素イオン（Ｂ⁺）を、注入エネルギー２０００ｋｅＶの高エネルギーで、注入ドーズ量１Ｅ１１個／ｃｍ²程度導入する。

その後、図２（１）に示すように、各画素部においてフォトダイオードの光電変換部を形成する領域（すなわち受光領域１ａ）をレジストパターン１５で覆い、この受光領域１ａの周囲に第２導電型ウエル領域としてｐウエル領域１６を形成する。ｐウエル領域１６は、多段階の注入エネルギーでのイオン注入を行うことにより、半導体基板１の表面からｐ型不純物領域１３に達する深さにわたるプロファイルで形成する。例えばホウ素イオン（Ｂ⁺）を、注入エネルギー１５００ｋｅＶで２Ｅ１２個／ｃｍ²、注入エネルギー７００ｋｅＶで２Ｅ１２個／ｃｍ²、注入エネルギー２００ｋｅＶで３Ｅ１２個／ｃｍ²の３段階のイオン注入で導入する。尚、イオン注入の後にはレジストパターン１５を除去する。

次に、図２（２）に示すように、赤色の画素Ｒを覆い、緑色の画素Ｇおよび青色の画素Ｂにおける受光領域１ａ上に開口部１７ａを有するレジストパターン１７を形成する。次いでこのレジストパターン１７上からのイオン注入により、緑色の画素Ｇおよび青色の画素Ｂにおける受光領域１ａに第１導電型の不純物領域としてｎ型不純物領域１９を形成する。

このｎ型不純物領域１９は、多段階の注入エネルギーでのイオン注入を行うことにより、半導体基板１の表面から所定の深さまでの間で所望のプロファイルで形成する。例えば、リンイオン（Ｐ⁺）を、注入エネルギー１２００ｋｅＶで１Ｅ１１個／ｃｍ²、注入エネルギー６００ｋｅＶで３Ｅ１１個／ｃｍ²、３００ｋｅＶで４Ｅ１１個／ｃｍ²の３段階のイオン注入で導入する。このｎ型不純物領域１９は、ｐ型不純物領域１３との間に間隔を設けて形成されることが好ましい。

また引き続き、レジストパターン１７をマスクに用いたイオン注入により、ｎ型不純物領域１９の表面層に、表面ｐ型領域２０を形成する。この際、例えばフッ化ホウ素イオン（ＢＦ²⁺）を、注入エネルギー５０ｋｅＶ、注入ドーズ量２Ｅ１２個／ｃｍ²程度導入する。尚、イオン注入後にはレジストパターン１７を除去する。

以上により、緑色の画素Ｇおよび青色の画素Ｂにおける受光領域１ａに、ｎ型不純物領域１９を光電変換部としたフォトダイオードＰＤが形成される。このフォトダイオードＰＤは、ｎ型不純物領域１９のみによって光電変換部が構成されたものとなる。

一方、赤色の画素Ｒの受光領域１ａには、次のようにしてフォトダイオードを形成するところが特徴的である。

先ず、図３（１）に示すように、緑色の画素Ｇおよび青色の画素Ｂを覆い、赤色の画素Ｒにおける受光領域１ａ上に開口部２１ａを有するレジストパターン２１を形成する。次いでこのレジストパターン２１をマスクにして、酸化シリコン膜１１および半導体基板１の表面をエッチングし、赤色の画素Ｒにおける受光領域１ａ表面に、凹部２３を形成する。このエッチングは、ＲＩＥ（reactive ion etching)等のドライエッチングを行う。また凹部２３の深さは、５００ｎｍ〜１μｍ程度であることとする。

次いで図３（２）に示すように、凹部２３の内壁に露出した半導体基板１を覆う状態で、以降に行うイオン注入に際しての保護膜（インプラスルー膜）となる酸化シリコン膜２５を成膜する。

その後、レジストパターン２１上からのイオン注入により、赤色の画素Ｒにおける受光領域１ａのみに、第１導電型の不純物領域としてｎ型不純物領域１９ｒを選択的に形成する。ｎ型不純物領域１９ｒは、多段階の注入エネルギーでのイオン注入を行うことにより、凹部２３の底面から所定の深さまでの間で所望のプロファイルで形成する。このような多段階のイオン注入は、緑色の画素Ｇおよび青色の画素Ｂのｎ型不純物領域１９の形成と同様に行うことができる。例えば、リンイオン（Ｐ⁺）を、注入エネルギー１２００ｋｅＶで１Ｅ１１個／ｃｍ²、注入エネルギー６００ｋｅＶで３Ｅ１１個／ｃｍ²、３００ｋｅＶで４Ｅ１１個／ｃｍ²の３段階のイオン注入で導入する。このｎ型不純物領域１９ｒは、ｐ型不純物領域１３との間に間隔を設けて形成されることが好ましい。尚、イオン注入後にはレジストパターン２１を除去する。

次に、図４（１）に示すように、各画素における受光領域１ａに隣接する領域に開口部２７ａを有するレジストパターン２７を、半導体基板１上に形成する。次いで、このレジストパターン２７をマスクに用いたイオン注入により、半導体基板１の表面層に第１導電型チャネル領域としてｎ型チャネル領域２９を形成する。この際、例えば砒素イオン（Ａｓ⁺）を、注入エネルギ１５０ｋｅＶ、注入ドーズ量５Ｅ１１個／ｃｍ²程度導入する。

ここでは、緑色の画素Ｇおよび青色の画素Ｂにおいては、ｎ型不純物領域１９に接続されるようにｎ型チャネル領域２９を形成する。一方、赤色画素Ｒにおいては、凹部２３の側壁にまで達するようにｎ型チャネル領域２９を形成する。また赤色画素Ｒにおいては、凹部２３下のｎ型不純物領域１９ｒにｎ型チャネル領域２９が接続されても良い。

引き続き、レジストパターン２７をマスクに用いたイオン注入により、ｎ型チャネル領域２９の表面層に、表面ｐ型領域３１を形成する。この際、例えばフッ化ホウ素イオン（ＢＦ²⁺）を、注入エネルギー５０ｋｅＶ、注入ドーズ量２Ｅ１２個／ｃｍ²程度導入する。

ここでは、緑色の画素Ｇおよび青色の画素Ｂにおいては、ｎ型不純物領域１９上を覆う表面ｐ型領域２０に接続されるように、表面ｐ型領域３１を形成する。一方、赤色画素Ｒにおいては、凹部２３の側壁にまで達するように表面ｐ型領域３１を形成する。尚、イオン注入後にはレジストパターン２７を除去する。

以上により、緑色の画素Ｇおよび青色の画素Ｂにおいては、半導体基板１の表面側に形成されたフォトダイオードＰＤのｎ型不純物領域１９に接してｎチャンネル領域２９および表面ｐ型領域３１が形成される。一方、赤色の画素Ｒにおいては、半導体基板１の表面に形成された凹部２３の側壁に達するようにｎチャンネル領域２９および表面ｐ型領域３１が形成された状態となる。

次に、図４（２）に示すように、赤色の画素Ｒにおける受光領域１ａ上に開口部３３ａを有するレジストパターン３３を形成する。このレジストパターン３３は、凹部２３の上部外周における半導体基板１の表面上を完全に覆うことが重要である。このため、開口部３３ａの開口形状は、凹部２３の開口形状よりも小さくて良い。

次いで、このレジストパターン３３をマスクにして、凹部２３の底部の酸化シリコン膜２５をエッチング除去し、凹部２３の底部にｎ型不純物領域１９ｒとなっている半導体基板１の表面を露出させる。このエッチングは、例えばＲＩＥ（reactive ion etching)等の異方性エッチングを適用することで、凹部２３の底部のみを露出させる。尚、エッチング後にはレジストパターン３３を除去する。

次に図５（１）に示すように、酸化シリコン膜１１,２５をマスクとして、半導体基板１の露出面、すなわち赤色の画素Ｒにおける受光領域１ａに形成した凹部２３の底面に露出しているｎ型不純物領域１９ｒ上に接して、ｎ型半導体層３５を形成する。ここでは、凹部２３内を完全に埋め込むこと無く、凹部２３の上部に２００ｎｍ〜３００ｎｍ程度の深さの凹部を残すように、ｎ型半導体層３５を成長させる。

ここで形成するｎ型半導体層３５は、ポリシリコンを含む結晶性のシリコン、結晶性のシリコン−ゲルマニウム等であることとする。特に半導体基板１が単結晶シリコンからなる場合には、同一の原子種であるシリコンをｎ型半導体層３５として形成することが好ましく、これにより欠陥の無いｎ型半導体層３５の形成が可能である。シリコン−ゲルマニウムからなるｎ型半導体層３５を形成する場合であれば、ゲルマニウムの組成比を２０％以下に抑えることが好ましい。これにより、波長６００ｎｍ付近の吸収係数はシリコンとほとんど変わらないまま、シリコンと比較して成長温度を低くでき、既に形成された不純物領域における不純物の拡散を抑えることができる。

以上のようなｎ型半導体層３５の形成においては、半導体基板１上への結晶成長の際の雰囲気ガスにｎ型ドーパントを導入することにより、予めｎ型不純物を含有するｎ型半導体層３５をｎ型不純物領域１９ｒに接するように形成する。

また、ｎ型半導体層３５は、ｎ型の不純物を含有しない半導体層を結晶性長させて形成した後に、イオン注入等によって半導体層にｎ型不純物を導入しても良い。この際のイオン注入条件は、例えば砒素イオン（Ａｓ⁺）を注入エネルギー１８０ｋｅＶで、注入ドーズ量４Ｅ１２個／ｃｍ²程度とし、ｎ型不純物領域１９ｒに接するようにｎ型半導体層３５を形成する。尚、このようなイオン注入を行う場合には、必要に応じてレジストパターンをマスクに用いることとする。

次に、図５（２）に示すように、赤色の画素Ｒにおける受光領域１ａ上に開口部３７ａを有するレジストパターン３７を形成する。このレジストパターン３７は、凹部２３の内壁を覆う酸化シリコン膜２５を露出させることが重要である。

次いで、このレジストパターン３７をマスクにして、凹部２３の側壁の酸化シリコン膜２５をエッチング除去し、凹部２３の側壁のｎチャンネル領域２９および表面ｐ型領域３１となっている半導体基板１部分を露出させる。このエッチングは、ウェットエッチング等の等方性エッチングで行うこととする。尚、凹部２３の上部外周の酸化シリコン１１がレジストパターン３７から露出している場合には、凹部２３側壁の酸化シリコン２５が除去され凹部２３の上部外周の酸化シリコン１１が残された状態でエッチングを停止させる。エッチング後にはレジストパターン３７を除去する。

その後、図６（１）に示すように、酸化シリコン膜１１をマスクとして、ｎ型半導体層３５の上部に、さらにｎ型半導体層３９ｎを形成してｎチャンネル領域２９と接続させる。引き続き、表面ｐ型領域３９ｐとなるｐ型半導体層を形成して表面ｐ型領域３１と接続させる。この際、凹部２３内が埋め込まれ、半導体基板１の表面と同程度の高さとなるようにｎ型半導体層３９ｎと表面ｐ型領域３９ｐとをこの順に成長させて形成する。

ここで形成するｎ型半導体層３９ｎおよび表面ｐ型領域３９ｐも、先に形成したｎ型半導体層３５と同様に、単結晶または多結晶の結晶性シリコン、結晶性シリコン−ゲルマニウム等からなり、特に半導体基板１と同一の原子種であるシリコンであることが好ましい。

さらに、ｎ型半導体層３９ｎおよび表面ｐ型領域３９ｐの形成は、結晶成長の際の雰囲気ガスに不純物を導入することにより、予め各導電型として形成しても良い。また、不純物を含有しない半導体層を形成した後に、半導体層にｐ型不純物やｎ型不純物を導入しても良い。

次に、図６（２）に示すように、表面ｐ型領域３９ｐ上を覆う状態で、酸化シリコン膜４１を膜厚１０ｎｍ程度で成膜する。尚、酸化シリコン膜４１は、図示したように表面ｐ型領域３９ｐ上のみを覆う状態で成膜されても良く、基板１上の全面に成膜されても良い。

以上により、赤色の画素Ｒにおける受光領域１ａに、凹部２３の底部下に設けたｎ型不純物領域１９ｒと、凹部２３内を埋め込むｎ型半導体層３５，３９ｎとを光電変換部としたフォトダイオードＰＤｒが形成される。またｎ型半導体層３９ｎ上の表面ｐ型領域３９ｐは、正孔蓄積層となる。

その後は図６（３）に示すように、各画素におけるｎ型チャネル領域２９と表面ｐ型領域３１との積層部上に、読み出し用のゲート電極４３およびその他の必要なゲート電極および配線を形成する。またここでの図示は省略したが、さらにレンズ系を含めた光学系光学系を形成し、さらに各画素Ｒ，Ｇ，Ｂのそれぞれの受光部１ａ上に、各目的とする波長の光を透過するカラーフィルターをそれぞれ形成して固体撮像装置５０を完成させる。

以上のようにして得られた固体撮像装置５０は、赤色の画素Ｒと、緑色の画素Ｇおよび青色の画素Ｂを有したものとなる。このうち赤色の画素Ｒには、半導体基板１の表面に設けられた凹部２３下のｎ型不純物領域１９ｒと、ｎ型不純物領域１９ｒに接続された状態で凹部２３内に設けられたｎ型半導体層３５，３９ｎの積層体とを光電変換部としたフォトダイオードＰＤｒが設けられる。

このような赤色の画素Ｒにおける光電変換部の形成では、半導体基板１に形成した凹部２３の底部からの不純物拡散（イオン注入）によって、半導体基板１におけるより深い位置にｎ型不純物領域１９ｒを形成することができる。この際、半導体基板１の表面からのより高エネルギーでのイオン注入によって同程度の深さのｎ型不純物領域を形成する場合と比較して、注入不純物の横方向への広がりを抑えることができる。

例えば、半導体基板１の表面からのイオン注入によって同程度の深さのｎ型不純物領域１９ｒを形成する場合、リンイオン（ｐ⁺）の注入エネルギーを２０００ｋｅＶ〜３５００ｋｅＶもの高エネルギーとする必要がある。このため、不純物が横方向に広がり易い。これに対して、本第１実施形態においては凹部２３の底部からの不純物拡散であるために、リンイオン（Ｐ⁺）の注入エネルギー１２００ｋｅＶ以下で良く、実効注入深さが浅いため、不純物の横方向への広がりを抑えることができるのである。

そして、以上のように横方向への広がりが抑えられた深いｎ型不純物領域１９ｒとこの上部に形成されたｎ型半導体層３５，３９ｎとによって、半導体基板１のより深い位置から表面までの深さの光電変換部を得ることができる。

また、ｎ型半導体層３５，３９ｎの積層体を半導体基板１の表面と同程度の高さとすることで、半導体基板１の表面平坦性を保つことができる。

これにより、表面平坦性が保たれた半導体基板１上に配線層や光学系等を容易かつ高精度に形成することが可能となり、半導体基板１のより深い位置から表面までの深さの光電変換部によって、赤色の受光においての長波長側の光を高感度に受光することが可能になる。この結果、微細化された画素において高画質な撮像が可能となる。

尚、上述した第１実施形態においては、凹部２３およびｎ型不純物領域１９を形成し、受光領域１ａ脇にｎ型チャネル領域２９および表面ｐ型領域３１を形成した後に、ｎ型半導体層３５，３９ｎおよび表面ｐ型領域３９ｐを形成する構成とした。しかしながら、本発明は、凹部２３を形成してこの底部にｎ型不純物領域１９を形成した後に、凹部２３内にｎ型半導体層３５，３９ｎを形成する手順であれば、同様の効果を得ることが可能である。したがって、ｎ型チャネル領域２９および表面ｐ型領域３１などの形成手順が特に限定されることはない。

＜２．第２実施形態＞
図７〜図１１は、本発明の第２実施形態を説明する工程図であり、以下これらの図に基づいて第２実施形態の固体撮像装置の製造方法を説明する。ここで説明する製造方法は、第１実施形態の方法を適用して各色の画素に凹部の深さが異なる複数の光電変換部が設けられた構成の固体撮像装置を形成する方法である。尚、図面においては赤色の受光画素Ｒ、緑色の受光画素Ｇ、および青色の受光画素Ｂとの３画素分の断面図を示している。

先ず図７（１）に示すように、単結晶シリコンからなる半導体基板１の表面側に拡散分離層７、素子分離９、インプラスルー膜となる酸化シリコン膜１１、ｐ型不純物領域１３、およびｐウエル領域１６を形成する。ここまでの工程は、第１実施形態において図１（１）〜図２（１）を用いて説明したと同様に行う。

次に、図７（２）に示すように、緑色の画素Ｇおよび青色の画素Ｂを覆い、赤色の画素Ｒにおける受光領域１ａ上に開口部２１ａを有するレジストパターン２１を形成する。次いでこのレジストパターン２１をマスクにして、酸化シリコン膜１１および半導体基板１の表面をエッチングし、赤色の画素Ｒにおける受光領域１ａ表面に、凹部２３ｒを形成する。このエッチングは、ＲＩＥ（reactive ion etching)等のドライエッチングを行う。また凹部２３ｒの深さは、５００ｎｍ〜１μｍ程度であることとする。

次に、凹部２３ｒの内壁を覆う状態で酸化シリコン膜２５を成膜した後、凹部２３ｒの底部からのみイオン注入を行うことにより第１導電型の不純物領域としてｎ型不純物領域１９ｒを選択的に形成する。図３（２）を用いて説明したと同様に行って良い。尚、工程終了後にはレジストパターン２１を除去する。

その後、図８（１）に示す工程では、緑色の画素Ｇに対して、凹部２３ｇの形成、酸化シリコン膜２５の成膜、および凹部２３ｇ底部への選択的なｎ型不純物領域１９ｇの形成を行う。これらの工程は、前述した赤色の画素Ｒに対する工程と同様に行うことができるが、凹部２３ｇの深さは、赤色の画素Ｒの凹部２３ｒよりも浅く設定されているところが重要である。

また同様に、図８（２）に示す工程では、青色の画素Ｂに対して、凹部２３ｂの形成、酸化シリコン膜２５の成膜、および凹部２３ｂ底部への選択的なｎ型不純物領域１９ｂの形成を行う。これらの工程は、前述した赤色の画素Ｒに対する工程と同様に行うことができるが、凹部２３ｂの深さは、赤色の画素Ｒの凹部２３ｒおよび緑色の画素Ｇの凹部２３ｇよりも浅く設定されているところが重要である。

以上により、各色の画素Ｒ，Ｇ，Ｂにおける半導体基板１の表面に、受光目的とする光が長波長であるほど大きい深さとなるように、凹部２３ｒ、２３ｇ、２３ｂを形成する。尚、以上説明した赤色の画素Ｒ、緑色の画素Ｇ、および青色の画素Ｂに対する各工程は、どの画素からから順に行っても良い。

その後、図９（１）に示すように、各画素Ｒ，Ｇ，Ｂにおける受光領域１ａに隣接する領域に開口部２７ａを有するレジストパターン２７を半導体基板１上に形成する。次いで、これをマスクに用いたイオン注入により、半導体基板１の表面に第１導電型チャネル領域としてｎ型チャネル領域２９を形成し、さらに表面ｐ型領域３１を形成する。

この工程は、第１実施形態において図４（４）を用いて説明したと同様に行われ、各画素Ｒ，Ｇ，Ｂにおいては、凹部２３の側壁にまで達するようにｎ型チャネル領域２９および表面ｐ型領域３１を形成する。尚、イオン注入後にはレジストパターン２７を除去する。

次に、図９（２）に示すように、赤色の画素Ｒに形成した凹部２３ｒの底部にｎ型不純物領域１９ｒとなっている半導体基板１の表面を露出させ、ｎ型不純物領域１９ｒ上に接してｎ型半導体層３５を形成する。次いで、凹部２３ｒの側壁のｎチャンネル領域２９および表面ｐ型領域３１となっている半導体基板１部分を露出させ、ｎ型半導体層３５の上部に、さらにｎ型半導体層３９ｎを形成してｎチャンネル領域２９と接続させる。引き続き、表面ｐ型領域３９ｐとなるｐ型半導体層を形成して表面ｐ型領域３１と接続させる。この際、凹部２３内が埋め込まれ、半導体基板１の表面と同程度の高さとなるようにｎ型半導体層３９ｎと表面ｐ型領域３９ｐとをこの順に成長させて形成する。その後、表面ｐ型領域３９ｐ上を酸化シリコン膜４１で覆う。

以上により、赤色の画素Ｒにおける受光領域１ａに、凹部２３の底部下に設けたｎ型不純物領域１９ｒと、凹部２３ｒ内を埋め込むｎ型半導体層３５，３９ｎとを光電変換部としたフォトダイオードＰＤｒを形成する。またｎ型半導体層３９ｎ上の表面ｐ型領域３９ｐは、正孔蓄積層となる。以上は、第１実施形態において図４（２）〜図６（２）を用いて説明したと同様に行われる。

次いで、図１０（１）に示すように、緑色の画素Ｇに対しても同様の工程を行うことにより、凹部２３ｇの底部下に設けたｎ型不純物領域１９ｇと、凹部２３ｇ内を埋め込むｎ型半導体層３５，３９ｎとを光電変換部としたフォトダイオードＰＤｇを形成する。またｎ型半導体層３９ｎ上に、半導体基板１の表面と同程度の高さとなるように正孔蓄積層となる表面ｐ型領域（ｐ型半導体層）３９ｐを形成する。

さらに図１０（２）に示すように、青色の画素Ｂに対しても同様の工程を行うことにより、凹部２３ｂの底部下に設けたｎ型不純物領域１９ｂと、凹部２３ｂ内を埋め込むｎ型半導体層３５，３９ｎとを光電変換部としたフォトダイオードＰＤｂを形成する。またｎ型半導体層３９ｎ上に、半導体基板１の表面と同程度の高さとなるように正孔蓄積層となる表面ｐ型領域（ｐ型半導体層）３９ｐを形成する。

その後は図１１に示すように、各画素Ｒ，Ｇ，Ｂにおけるｎ型チャネル領域２９と表面ｐ型領域３１との積層部上に、読み出し用のゲート電極４３およびその他の必要なゲート電極および配線を形成する。またここでの図示は省略したが、さらにレンズ系を含めた光学系光学系を形成し、さらに各画素Ｒ，Ｇ，Ｂのそれぞれの受光部１ａ上に、各目的とする波長の光を透過するカラーフィルターをそれぞれ形成して固体撮像装置５１を完成させる。

以上のようにして得られた固体撮像装置５１の各色の画素Ｒ，Ｇ，Ｂには、半導体基板１の表面に設けられた凹部２３ｒ，２３ｇ，２３ｂ下のｎ型不純物領域１９ｒ，１９ｇ，１９ｂと、これに接続された状態で凹部２３内に設けられたｎ型半導体層３５，３９ｎの積層体とを光電変換部としたフォトダイオードＰＤｒ，ＰＤｇ，ＰＤｂ，が設けられる。

このような各画素Ｒ，Ｇ，Ｂにおける光電変換部の形成では、半導体基板１に形成した凹部２３ｒ，２３ｇ，２３ｂの底部からの不純物拡散（イオン注入）によって、半導体基板１のより深い位置にｎ型不純物領域１９ｒ，１９ｇ，１９ｂを形成することができる。この際、各画素Ｒ，Ｇ，Ｂの凹部２３ｒ，２３ｇ，２３ｂの深さは、長波長光の受光用として用いられる光電変換部ほど大きくなるように設定されている。このため、赤色の画素Ｒにおいては最も深い位置に形成されたｎ型不純物領域１９ｒとｎ型半導体層３５，３９ｎとで光電変換部を構成することが可能である。

また、ｎ型半導体層３５，３９ｎの積層体を半導体基板１の表面と同程度の高さとすることで、半導体基板１の表面平坦性を保つことができる。

これにより、第１実施形態と同様に、表面平坦性が保たれた半導体基板１上に配線層や光学系等を容易かつ高成度に形成することが可能となる。また、半導体基板１のより深い位置から表面までの深さの光電変換部によって、赤色の受光においての長波長側の光を高感度に受光することが可能になる。この結果、微細化された画素において高画質な撮像が可能となる。

尚、本第２実施形態においては、各画素Ｒ，Ｇ，Ｂともに半導体基板１に凹部２３ｒ，２３ｇ，２３ｂを設ける構成とした。しかしながら、最も短波長の光の受光を目的とする青色の画素Ｂには、凹部を設けずにｎ型不純物領域のみで光電変換部を構成しても良い。

また上述した第２実施形態においても、凹部を形成してこの底部にｎ型不純物領域を形成した後に、凹部内にｎ型半導体層を形成する手順であれば、同様の効果を得ることが可能である。したがって、ｎ型チャネル領域２９および表面ｐ型領域３１などの形成手順が特に限定されることはない。

＜３．第３実施形態＞
図１２には、本発明の第３実施形態として、上述した固体撮像装置を設けた電子機器の構成図を示す。

図１２に示す電子機器２００は、撮像部２０１に固体撮像装置２１０を備えている。この撮像部２０１の集光側には像を結像させる集光光学部２０２が備えられ、また、撮像部２０１には、それを駆動する駆動回路、固体撮像装置２１０で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部２０３が接続されている。また上記信号処理部２０３によって処理された画像信号は画像記憶部（図示せず）によって記憶させることができる。このような電子機器２００において、上記固体撮像装置２１０には、前記実施の形態で説明した固体撮像装置５０（５１）を用いることができる。

本発明の電子機器２００では、本願発明の固体撮像装置５０（５１）を用いることから、画質に優れた画像が得られるという利点がある。

また、上記電子機器２００は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。ここでいう電子機器２００は、撮像機能を有する機器全般であり、例えばデジタルカメラ、パーソナルコンピュータ、ビデオカメラ、テレビ、さらには携帯電話に代表される携帯端末機器等である。また「撮像」は、通常のカメラ撮影時における像の撮りこみだけではなく、広義の意味として、指紋検出なども含むものである。

１…半導体基板、１９…ｎ型不純物領域（第１導電型の不純物領域）、１９ｒ，１９ｇ，１９ｂ…ｎ型不純物領域（第１導電型の不純物領域）、２３，２３ｒ，２３ｇ，２３ｂ…凹部、３５…ｎ型半導体層（第１導電型の半導体層）、３９ｎ…ｎ型半導体層（第１導電型の半導体層）、３９ｐ…表面ｐ型領域（第２導電型の領域）、５０，５１…固体撮像装置、２００…電子機器

Claims (15)

1. 半導体基板における表面に凹部を形成する第１工程と、
   前記凹部の底面からの不純物導入により当該凹部の下方に選択的に第１導電型の不純物領域を形成する第２工程と、
   前記凹部内に少なくとも前記不純物領域に接する部分が第１導電型の半導体層を形成する第３工程とを行い、
   前記不純物領域と前記半導体層とからなる光電変換部を形成する
   固体撮像装置の製造方法。
2. 前記第３工程では、少なくとも前記不純物領域に接する部分に第１導電型の不純物を含有させる状態で前記半導体層を形成する
   請求項１記載の固体撮像装置の製造方法。
3. 前記第３工程では、前記凹部内に不純物を含有しない半導体層を形成した後に、当該半導体層における少なくとも前記不純物領域に接する部分に第１導電型の不純物を導入する
   請求項１記載の固体撮像装置の製造方法。
4. 前記第３工程では、前記半導体基板の表面高さにまで前記半導体層を形成する
   請求項１〜３の何れかに記載の固体撮像装置の製造方法。
5. 前記半導体層の表面層を第２導電型として形成する
   請求項１〜４の何れかに記載の固体撮像装置の製造方法。
6. 前記第３工程では、単結晶シリコンからなる前記半導体基板の凹部内に、前記半導体層として結晶性シリコンまたは結晶性シリコン−ゲルマニウムを形成する
   請求項１〜５の何れかに記載の固体撮像装置の製造方法。
7. 表面に凹部を有する半導体基板と、
   前記凹部の底面から下方における前記半導体基板に設けられ、前記凹部の底面からの不純物導入により形成された第１導電型の不純物領域と、
   前記凹部内に少なくとも前記不純物領域に接する部分が第１導電型である半導体層とを備え、
   前記不純物領域と前記半導体層とで光電変換部が構成された
   固体撮像装置。
8. 前記半導体層の表面と前記半導体基板との表面とが同一高さである
   請求項７に記載の固体撮像装置。
9. 前記半導体層は、表面層が第２導電型である
   請求項７または８に記載の固体撮像装置。
10. 前記半導体基板は単結晶シリコンからなり、
    前記半導体層は、結晶性シリコンまたは結晶性シリコン−ゲルマニウムからなる
    請求項７〜９の何れかに記載の固体撮像装置。
11. 前記光電変換部と共に、前記半導体基板の表面側に第１導電型の不純物領域のみからなる光電変換部が設けられた
    請求項７〜１０の何れかに記載の固体撮像装置。
12. 前記不純物領域と前記半導体層とで構成された光電変換部は、前記不純物領域のみからなる光電変換部よりも長波長光の受光用として設けられた
    請求項１１に記載の固体撮像装置。
13. 前記凹部の深さが異なる複数の光電変換部が設けられた、
    請求項７〜１０の何れかに記載の固体撮像装置。
14. 前記光電変換部のうち長波長光の受光用ほど前記凹部の深さが大きい
    請求項１３に記載の固体撮像装置。
15. 表面に凹部を有する半導体基板と、
    前記凹部の底面から下方における前記半導体基板に設けられ、前記凹部の底面からの不純物導入により形成された第１導電型の不純物領域と、
    前記凹部内に少なくとも前記不純物領域に接する部分が第１導電型である半導体層とを備え、
    前記不純物領域と前記半導体層とで光電変換部が構成された固体撮像装置を有する
    電子機器。

Images