JP5420523B2 - 光パケットスイッチ装置 - Google Patents

Description

本発明は、光パケット信号に付与された方路情報に従って光スイッチを切り替えることにより、光パケット単位でのパケット交換を可能とする光パケットスイッチ装置に関する。

波長分割多重（ＷＤＭ：Wavelength Division Multiplexing）を用いた光伝送システムにおいて、波長選択スイッチ（ＷＳＳ：wavelength selective switch）等を用いることで、波長単位のパス切替を行う技術が実用化されている。その次の技術として、切替を行う単位を例えばＩＰパケット（１０ＧＥｔｈｅｒ（10 Gigabit Ethernet（登録商標））信号等）一つ一つという細かい単位とし、各々を光パケットという形式に変換して、超高速の光パケットスイッチ装置で方路切り替えを行う光パケット交換方式が検討されている。光パケット交換方式は、伝送路の帯域利用効率を飛躍的に高める可能性があり、将来の技術として有望視されている。従来、光パケット交換方式において用いられる光パケットスイッチ装置として、例えば特許文献１、２に開示されたものが知られている。

特開２００４−３５４６１２号公報 特開２００８−３０６５５５号公報

光パケットスイッチ装置においては、受信した光パケット信号の最初のビットが通過するときに光スイッチをオン状態とし、最後のビットが通過するときに光スイッチをオフ状態することができれば、光パケット間の間隔（以下、ガードタイムとも称する）を短くすることができ、伝送路の帯域利用効率を高めることができる。

しかしながら、受信した光パケット信号と、光パケットスイッチ装置の制御回路の動作クロックとは非同期であるため、実際には上記のようなスイッチ制御を行うことは難しく、実際の光パケット信号の通過時間よりも長く光スイッチをオン状態にしている。光スイッチのオン状態を継続する時間（以下、適宜「光スイッチオン時間」と呼ぶ）が長くなると、その分ガードタイムを長く取らなければならなくなるので、伝送路の帯域利用効率が低下する。

本発明はこうした状況に鑑みてなされたものであり、その目的は、伝送路の帯域利用効率を向上できる光パケットスイッチ装置を提供することにある。

上記課題を解決するために、本発明のある態様の光パケットスイッチ装置は、受信した光パケット信号を分岐する分岐部と、分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて光スイッチ部を制御する光スイッチ制御部とを備える。光スイッチ制御部は、他方の光パケット信号を電気のデータ信号に変換すると共に、該データ信号からクロック信号を抽出する光電変換部と、データ信号をパラレルデータ信号にシリアル／パラレル変換すると共に、クロック信号を分周して分周クロック信号を生成するシリアル／パラレル変換部と、パラレルデータ信号に含まれるフレーム同期パターンの並びを検出する並び検出部と、検出されたフレーム同期パターンの並び情報に基づいて、パラレルデータ信号の並び換えを行う並び換え部と、並び換えられたパラレルデータ信号に含まれるフレーム同期パターンに基づいてフレーム同期を確立するフレーム同期部と、フレーム同期が確立された後、パラレルデータ信号に含まれる方路情報を検出する方路検出部と、検出された方路情報に基づいて、光スイッチ部を制御するための光スイッチ制御信号を生成する生成部と、フレーム同期パターンの並び情報に基づいて、光スイッチ部に光スイッチ制御信号を出力するタイミングを調整する調整部とを備える。

この態様によると、受信した光パケット信号と分周クロック信号との位相関係に応じて、好適なタイミングで光スイッチ部に光スイッチ制御信号を出力することができる。その結果、光スイッチオン時間を短くでき、ガードタイムを短くできるので、伝送路の帯域利用効率を向上できる。

本発明の別の態様もまた、光パケットスイッチ装置である。この装置は、受信した光パケット信号を分岐する分岐部と、分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて光スイッチ部を制御する光スイッチ制御部とを備える。光スイッチ制御部は、他方の光パケット信号を電気のデータ信号に変換すると共に、該データ信号からクロック信号を抽出する光電変換部と、データ信号をパラレルデータ信号にシリアル／パラレル変換すると共に、クロック信号を分周して分周クロック信号を生成するシリアル／パラレル変換部と、ローカルクロック信号を発振するローカル発振器と、分周クロック信号に同期したパラレルデータ信号をローカルクロック信号に乗せ換えるクロック乗換部と、パラレルデータ信号に含まれる方路情報を検出する方路検出部と、検出された方路情報に基づいて、光スイッチ部を制御するための光スイッチ制御信号を生成する生成部と、分周クロック信号とローカルクロック信号の位相差を検出する位相差検出部と、位相差検出部からの位相差情報に基づいて、光スイッチ制御信号の出力タイミングを調整する調整部とを備える。

この態様によると、受信した光パケット信号から抽出された分周クロック信号とローカルクロック信号との位相関係に応じて、好適なタイミングで光スイッチ部に光スイッチ制御信号を出力することができる。その結果、光スイッチオン時間を短くでき、ガードタイムを短くできるので、伝送路の帯域利用効率を向上できる。

なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システム、プログラム、プログラムを格納した記録媒体などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、伝送路の効率を向上できる光パケットスイッチ装置を提供できる。

比較例に係る光パケットスイッチ装置を説明するための図である。 光パケット信号の構成を示す図である。 図３（ａ）〜（ｃ）は、光パケットスイッチ装置の動作のタイムチャートを示す図である。 図４（ａ）〜（ｄ）は、フレーム同期確立における遅延時間のばらつきを説明するための図である。 図５（ａ）〜（ｅ）は、クロック乗換部の伝搬遅延時間のばらつきを説明するための図である。 比較例に係る光パケットスイッチ装置の課題を説明するための図である。 本発明の第１の実施形態に係る光パケットスイッチ装置を説明するための図である。 第１の実施形態におけるタイミング調整部の構成を説明するための図である。 図９（ａ）〜（ｆ）は、第１の実施形態に係る光パケットスイッチ装置の動作を説明するためのタイムチャートである。 本発明の第２の実施形態に係る光パケットスイッチ装置を説明するための図である。 第２の実施形態における位相差検出部およびタイミング調整部の構成を説明するための図である。 図１２（ａ）〜（ｇ）は、第２の実施形態に係る光パケットスイッチ装置の動作を説明するためのタイムチャートである。 位相差検出部の変形例を示す図である。 分周クロック信号とローカルクロック信号間の位相差と、排他的論理和信号のデューティ比の関係を示す図である。 位相差検出部の別の変形例を示す図である。 位相差検出部のさらに別の変形例を示す図である。 本発明の第３の実施形態に係る光パケットスイッチ装置を説明するための図である。

以下、図面を参照しつつ、本発明の実施形態に係る光パケットスイッチ装置について説明する。本実施形態に係る光パケットスイッチ装置は、光パケット単位での方路切り替えを可能とする装置である。光パケット単位での方路切り替えを行うことにより、伝送路の帯域利用効率を向上することができる。まず、本実施形態に係る光パケットスイッチ装置について説明する前に、本発明者が従来検討してきた光パケットスイッチ装置を比較例として説明する。

図１は、比較例に係る光パケットスイッチ装置１００を説明するための図である。図１に示すように、比較例に係る光パケットスイッチ装置１００は、光カプラ１０３と、光スイッチ部１０２と、光スイッチ制御部１０４とを備える。伝送路を経由して光パケットスイッチ装置１００に入力された光パケット信号１０１は、光カプラ１０３で２つに分岐される。分岐された一方の光パケット信号１０１ａは、光スイッチ制御部１０４に入力され、他方の光パケット信号１０１ｂは、光遅延線１２４を介して光スイッチ部１０２に入力される。

図２は、光パケット信号の構成を示す。光パケット信号は、図２に示すように、ユーザ領域であるデータ領域と、データ領域の前に設けられたヘッダと、データ領域の後に設けられた誤り検出用のＦＣＳ（Frame check sequence）とから構成される。ヘッダは、光パケット信号を受信する光受信器の安定化に使用されるプリアンブルと、フレーム同期を取るためのフレーム同期パターンと、光パケット信号の方路（宛先）情報とを有する。プリアンブルとフレーム同期パターンは固定値である。光パケット信号は、例えば１０ＧＥｔｈｅｒ等の光パケット信号であってよい。

光パケット交換方式においては、図２に示すように、隣接する光パケット間にガードタイムと呼ばれる無信号区間が設けられる。ガードタイムが短いほど伝送路の帯域利用効率が高まるので、光パケット交換方式においては、このガードタイムをどこまで短くすることが出来るかが性能指標として非常に重要である。

光スイッチ制御部１０４は、光パケット信号１０１ａから方路情報を抽出し、該方路情報に応じて光スイッチ部１０２に対して制御信号を出力する。図１に示すように、光スイッチ制御部１０４は、光電変換部１０６と、シリアル／パラレル変換部１０８と、並び検出部１０７と、並び換え部１０９と、フレーム同期部１１０と、クロック乗換部１１２と、方路検出部１１４と、制御信号生成部１１６と、ローカル発振器１１８とを備える。

光電変換部１０６は、受信した光パケット信号１０１ａに対し、光電変換、増幅、クロック抽出、識別再生などの所定の処理を施した後、データ信号ＤＴとクロック信号ＣＬＫ１をシリアル／パラレル変換部１０８に出力する。

シリアル／パラレル変換部１０８は、データ信号ＤＴをシリアル／パラレル変換してパラレルデータ信号ＤＴＳを出力すると共に、クロック信号ＣＬＫ１を分周して分周クロック信号ＣＬＫ２を出力する。１０Ｇｂｐｓ等の高速の光信号と同じ信号速度のままでヘッダ解析処理をするのは電気回路の負荷が大きい。従って、シリアル／パラレル変換を行って信号速度を落としてからヘッダ解析処理を行うことが、消費電力、ＬＳＩ規模等の観点から好ましい。

本比較例では、シリアル／パラレル変換部１０８は、１：８のシリアル／パラレル変換を行う。例えば、シリアル／パラレル変換部１０８に１０Ｇｂｐｓのシリアルデータ信号ＤＴと、１０ＧＨｚのクロック１が入力される場合には、１．２５Ｇｂｐｓ×８本のパラレルデータ信号ＤＴＳと、１．２５ＧＨｚの分周クロック信号ＣＬＫ２とがシリアル／パラレル変換部１０８から出力される。

シリアル／パラレル変換部１０８から出力されたパラレルデータ信号ＤＴＳと分周クロック信号ＣＬＫ２は、並び換え部１０９に入力される。また、パラレルデータ信号ＤＴＳと分周クロック信号ＣＬＫ２は、並び検出部１０７にも入力される。詳細については後述するが、シリアル／パラレル変換部１０８においてシリアル／パラレル変換が行われる際のシリアルデータＤＴと分周クロック信号ＣＬＫ２との位相関係に応じて、パラレルデータ信号ＤＴＳに含まれるフレーム同期パターンが同一位相に並ぶケースと、フレーム同期パターンが２クロックに跨って並ぶケースが発生する。並び検出部１０７は、パラレルデータ信号ＤＴＳに含まれるフレーム同期パターンがどのような並びであるかを検出する。そして、並び換え部１０９は、並び検出部１０７からの並び情報に基づいて、フレーム同期パターンが同一位相に並ぶようパラレルデータ信号ＤＴＳを並び換える。

並び換え部１０９によって並び換えられたパラレルデータ信号ＤＴＳと分周クロック信号ＣＬＫ２は、フレーム同期部１１０に入力される。フレーム同期部１１０は、所定のフレーム同期パターンを検出することで、光パケット信号のフレーム同期を確立する。

フレーム同期が確立されたパラレルデータ信号ＤＴＳと分周クロック信号ＣＬＫ２は、クロック乗換部１１２に入力される。クロック乗換部１１２は、分周クロック信号ＣＬＫ２に同期したパラレルデータ信号ＤＴＳを、ローカル発振器１１８の出力するローカルクロック信号ＣＬＫ３に乗せ換える。クロック乗換部１１２は、例えばＦＩＦＯ（First-In First-Out）回路等を用いて構成できる。

クロック乗換部１１２から出力されたパラレルデータ信号ＤＴＳとローカルクロック信号ＣＬＫ３は、方路検出部１１４に入力される。方路検出部１１４は受信したパラレルデータ信号ＤＴＳから方路情報を検出する。

制御信号生成部１１６は、方路検出部１１４により検出された方路情報に従って、光スイッチ部１０２内の光スイッチの開閉を制御するための光スイッチ制御信号を生成する。

一方、分岐された他方の光パケット信号１０１ｂは、光遅延線１２４を通った後、光スイッチ部１０２に入力される。光カプラ１０３で分岐された光パケット信号１０１ｂを光スイッチ部１０２に直接入力した場合、光スイッチ制御部１０４から出力される光スイッチ制御信号は、光パケット信号１０１ｂが光スイッチ部１０２に到着するタイミングに間に合わず、光パケット信号１０１ｂは光スイッチ部１０２を通過できない。そこで、光カプラ１０３と光スイッチ部１０２との間に光遅延線１２４を設けることにより、光パケット信号１０１ｂに対する光スイッチ制御信号の遅延を解消する。光遅延線１２４は、光ファイバ長を調整することにより遅延時間を調整できる。

光スイッチ部１０２は、入力された光パケット信号１０１ｂを２つに分岐する光カプラ１２０と、分岐された光パケット信号を受ける第１光スイッチ１２２ａおよび第２光スイッチ１２２ｂを備える、１×２の光スイッチ部である。第１光スイッチ１２２ａおよび第２光スイッチ１２２ｂは、例えば半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier）を用いたものや、ＬＮ強度変調器を用いたものを利用できる。第１光スイッチ１２２ａおよび第２光スイッチ１２２ｂは、制御信号生成部１１６からの光スイッチ制御信号によりオン／オフを制御される。例えば、光パケット信号１０１ｂを方路１に出力する場合、第１光スイッチ１２２ａがオン状態（開状態）とされ、第２光スイッチ１２２ｂがオフ状態（閉状態）にされる。これにより、光パケット信号１０１ｂは、第１光スイッチ１２２ａのみ通過し、方路１に出力される。

図３（ａ）〜（ｃ）は、光パケットスイッチ装置の動作のタイムチャートを示す。図３（ａ）は光スイッチ部１０２に入力される光パケット信号のタイムチャートを示し、図３（ｂ）は制御信号生成部１１６から出力される光スイッチ制御信号のタイムチャートを示し、図３（ｃ）は光スイッチ部１０２から出力される光パケット信号のタイムチャートを示す。図３（ａ）に示すように、光スイッチ部１０２にまず方路１への方路情報を有する光パケットＡが入力され、次に所定のガードタイムをおいて方路２への方路情報を有する光パケットＢが入力される場合を考える。第１光スイッチ１２２ａおよび第２光スイッチ１２２ｂは通常時にはオフ状態とされているが、光パケットＡが光スイッチ部１０２に到着するタイミングに合わせて、第１光スイッチ１２２ａをオン状態とする制御信号が出力される。また、光パケットＢが第２光スイッチ１２２ｂを通過するタイミングに合わせて、第２光スイッチ１２２ｂをオン状態とする制御信号が出力される。これにより、図３（ｃ）に示すように光パケットＡは方路１に向けて出力され、光パケットＢは方路２に向けて出力される。ここで、図３（ｂ）に示すように、光スイッチ部１０２の各光スイッチは、実際の光パケット信号の通過時間よりも長くオン状態とされる。これは、後述するように、受信した光パケット信号と光スイッチ制御部１０４内部の動作クロック信号との位相関係によって、光スイッチ制御信号が出力されるタイミングにばらつきが生じるためである。ここでは、光スイッチオン時間から実際の光パケット信号の通過時間を引いた、余分に光スイッチをオン状態にしておく時間を「タイミングマージンＴｍ」と呼ぶ。

光スイッチのオン/オフの遷移時間は、光パケット信号から抽出されたクロック信号ＣＬＫ１に比べて遅い。また、１つの光パケット信号は１００ビット〜数１０万ビットで構成されるため、光スイッチのオン状態を継続する時間も同じだけ長くなる。これらの理由により、光スイッチ制御信号の動作周波数は、クロック信号ＣＬＫ１よりも低速になる。従って、クロック信号ＣＬＫ１よりも低速な分周クロック信号ＣＬＫ２の速度で光スイッチ部１０２を制御することが回路規模および消費電力低減の観点から好ましい。

ここで、光パケット信号を光電変換したデータ信号ＤＴは、クロック信号ＣＬＫ１の速度で変化点（立ち上がりエッジ又は立ち下がりエッジ）を持つのに対し、光スイッチ制御信号は分周クロック信号ＣＬＫ２相当の低速クロックに同期して動作することから、変化点も分周クロック信号ＣＬＫ２相当に少なくなる。光スイッチの切替は、受信した光パケットの最初のビットが通過するときに光スイッチをオン状態とし、最後のビットが通過するときに光スイッチをオフ状態とすることができれば、最もそのスイッチのリソースを有効活用できることになるが、変化点の数が減って光スイッチの動作として設定できる時間の分解能が粗くなっているため、実際の光パケットの存在時間よりも長く光スイッチをオンさせ続ける必要が発生し、その分ガードタイムを長く取らなければならない。

図４（ａ）〜（ｄ）は、フレーム同期確立における遅延時間のばらつきを説明するための図である。ここでは、シリアルデータ信号ＤＴ（例えば１０Ｇｂｐｓ）を８つのパラレルデータ信号ＤＴＳ（例えば１．２５Ｇｂｐｓ×８並列）にシリアル／パラレル変換する場合を例として説明する。

図４（ａ）は、光パケット信号を光電変換したシリアルデータ信号ＤＴを示す。また、図４（ｂ）は、シリアルデータ信号ＤＴから抽出されたクロック信号ＣＬＫ１を示す。図４（ｂ）に示すように、クロック信号ＣＬＫ１は、シリアルデータ信号ＤＴが存在する時間は安定的に抽出されるが、シリアルデータ信号ＤＴが無い時間は周波数・位相共に自走（フリーラン）状態となっている。低速の分周クロック信号ＣＬＫ２は、シリアル／パラレル変換部１０８おいてクロック信号ＣＬＫ１を分周して生成されるため、シリアルデータ信号ＤＴが存在する時間はクロック信号ＣＬＫ１に同期しているが、シリアルデータ信号ＤＴが無い時間は分周クロック信号ＣＬＫ２も周波数・位相が不安定な自走状態となる。分周クロック信号ＣＬＫ２が自走状態のときに、次の光パケット信号が到着した場合、そのシリアルデータ信号ＤＴから抽出したクロック信号ＣＬＫ１に分周クロック信号ＣＬＫ２が同期することになるが、自走していた分周クロック信号ＣＬＫ２の位相と、到着した光パケット信号の位相関係は不定であるため、シリアルデータ信号ＤＴをシリアル／パラレル変換した際に、パラレルデータ信号ＤＴＳに含まれるフレーム同期パターンがどのような並びになるかは不確定である。このため、図４（ｃ）に示すようにフレーム同期パターンが同一位相に並ぶケース１と、図４（ｄ）に示すように２クロックに跨るケース２が発生する。フレーム同期部１１０では、全てのフレーム同期パターンが検出されたときにフレーム同期パルスが出力されるので、フレーム同期が確立されるタイミングが１クロック分ばらつくことになる。このようなフレーム同期が確立されるタイミングのばらつきは、光スイッチ制御信号の出力タイミングのばらつきの要因となる。

図５（ａ）〜（ｅ）は、クロック乗換部１１２の伝搬遅延時間のばらつきを説明するための図である。光パケットスイッチ装置には多数の光パケット生成局から光パケット信号が届くため、光パケット信号同士のクロックは非同期となる。さらに、同じ光パケット生成局から発せられた光パケット信号であったとしても、光パケットスイッチ装置に届くまでに経たルートが異なれば、光ファイバ伝送遅延時間も異なり、位相差が発生する。従って、全ての光パケット信号は非同期と考える必要がある。光パケット信号は相互に非同期であり、且つ、パケットの無い期間は分周クロック信号ＣＬＫ２は自走状態となるのため、光スイッチ部１０２の開閉を制御するためにはパケット信号の有無に依存せず安定したローカルクロック信号ＣＬＫ３に乗せ換えを行う必要がある。このクロック乗せ換えを行うために、ＦＩＦＯ回路等のクロック乗せ換え回路が用いられる。

図５（ａ）は、ＦＩＦＯ回路への入力データを示し、図５（ｂ）は、ＦＩＦＯ回路の書込クロックとなる分周クロック信号ＣＬＫ２を示し、図５（ｃ）は、分周クロック信号ＣＬＫ２に同期してＦＩＦＯ回路に書き込まれたＦＩＦＯ内データを示す。ＦＩＦＯ回路においては、ローカルクロック信号ＣＬＫ３を読出クロックとしてＦＩＦＯ内データを読み出す。ここで、分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３とは非同期であるため、ＦＩＦＯ回路の読出データの出力タイミングは、分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相関係に応じてばらつきが発生する。図５（ｄ）は、分周クロック信号ＣＬＫ２に対してローカルクロック信号ＣＬＫ３がある位相関係にある場合のＦＩＦＯ回路の読出データを示す（ケース１）。また、図５（ｅ）は、分周クロック信号ＣＬＫ２に対してローカルクロック信号ＣＬＫ３が別の位相関係にある場合のＦＩＦＯ回路の読出データを示す（ケース２）。

ＦＩＦＯ回路にデータが入力されてから、ＦＩＦＯ回路からデータが読み出されるまでの時間がＦＩＦＯ回路の伝搬遅延時間となる。図５（ｄ）および（ｅ）から、分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相関係に応じて、ＦＩＦＯ回路の伝搬遅延時間にばらつきが発生していることが分かる。このばらつきの幅は、最大で分周クロック信号ＣＬＫ２の１クロック分になる。このようなクロック乗換部１１２における伝搬遅延時間のばらつきは、光スイッチ制御信号の出力タイミングのばらつきの要因となる。

図６は、比較例に係る光パケットスイッチ装置の課題を説明するための図である。上述したように、光スイッチ制御信号が生成されるタイミングは、フレーム同期確立に起因して１クロック分ばらつき、クロック乗せ換えに起因して１クロック分ばらつく可能性がある。このばらつきを許容するために、比較例に係る光パケットスイッチ装置１００では、実際の光パケット信号の存在時間よりも余分に光スイッチオン時間を確保する必要がある。しかしながら、光スイッチオン時間が長くなると、光パケット信号間のガードタイムも長くなるので、伝送路の帯域利用効率が低下する。

本発明者は、以上のような課題に着目し、鋭意検討を重ねた結果、本発明を想到するに至った。以下、本発明の実施形態に係る光パケットスイッチ装置について説明する。

（第１の実施形態）
図７は、本発明の第１の実施形態に係る光パケットスイッチ装置１０を説明するための図である。図７に示すように、光パケットスイッチ装置１０は、光カプラ１３と、光スイッチ部１２と、光スイッチ制御部１４とを備える。伝送路を経由して光パケットスイッチ装置１０に入力された光パケット信号１１は、光カプラ１３で２つに分岐される。光パケット信号は、例えば１０ＧＥｔｈｅｒ等の光パケット信号であってよい。

分岐された一方の光パケット信号１１ａは、光スイッチ制御部１４に入力され、他方の光パケット信号１１ｂは、光遅延線３４を介して光スイッチ部１２に入力される。光スイッチ制御部１４は、光パケット信号１１ａから方路情報を抽出し、該方路情報に応じて光スイッチ部１２を制御する。光スイッチ部１２は、光スイッチ制御部１４からの光スイッチ制御信号に基づいて光パケット信号１１ｂの方路を切り替えて出力する。

図７に示すように、光スイッチ制御部１４は、光電変換部１６と、シリアル／パラレル変換部１８と、並び検出部１７と、並び換え部１９と、フレーム同期部２０と、クロック乗換部２２と、方路検出部２４と、制御信号生成部２６と、ローカル発振器２８と、クロック逓倍部２５と、タイミング調整部２７とを備える。

光電変換部１６は、受信した光パケット信号１１ａを光電変換した後、増幅、クロック抽出、識別再生などの所定の処理を施して、データ信号ＤＴとクロック信号ＣＬＫ１をシリアル／パラレル変換部１８に出力する。

シリアル／パラレル変換部１８は、データ信号ＤＴをシリアル／パラレル変換して、パラレルデータ信号ＤＴＳを出力すると共に、クロック信号ＣＬＫ１を分周して分周クロック信号ＣＬＫ２を出力する。本実施形態では、シリアル／パラレル変換部１８は、１：８のシリアル／パラレル変換を行う。例えば、シリアル／パラレル変換部１８に１０Ｇｂｐｓのデータ信号ＤＴと、１０ＧＨｚのクロック信号ＣＬＫ１が入力される場合、１．２５Ｇｂｐｓ×８本のパラレルデータ信号ＤＴＳと、１．２５ＧＨｚの分周クロック信号ＣＬＫ２とがシリアル／パラレル変換部１８から出力される。

シリアル／パラレル変換部１８から出力されたパラレルデータ信号ＤＴＳと分周クロック信号ＣＬＫ２は、並び換え部１９に入力される。また、パラレルデータ信号ＤＴＳと分周クロック信号ＣＬＫ２は、並び検出部１７にも入力される。並び検出部１７は、パラレルデータ信号に含まれるフレーム同期パターンがどのような並びであるかを検出する。並び検出部１７は、検出したフレーム同期パターンの並び情報を並び換え部１９に出力する。並び換え部１９は、該並び情報に基づいて、フレーム同期パターンが同一位相に並ぶようパラレルデータ信号を並び換える。また、本実施形態においては、並び検出部１７からのフレーム同期パターンの並び情報は、タイミング調整部２７にも出力される。

並び換え部１９によって並び換えられたパラレルデータ信号ＤＴＳと分周クロック信号ＣＬＫ２は、フレーム同期部２０に入力される。フレーム同期部２０は、所定のフレーム同期パターンを検出することで、光パケット信号のフレーム同期を確立する。

フレーム同期が取られたパラレルデータ信号ＤＴＳと分周クロック信号ＣＬＫ２は、クロック乗換部２２に入力される。クロック乗換部２２は、分周クロック信号ＣＬＫ２に同期したパラレルデータ信号ＤＴＳを、ローカル発振器２８の出力するローカルクロック信号ＣＬＫ３への乗せ換える。ローカルクロック信号ＣＬＫ３は、分周クロック信号ＣＬＫ２と同じ周波数のクロック信号である。

クロック乗換部２２から出力されたパラレルデータ信号ＤＴＳとローカルクロック信号ＣＬＫ３は、方路検出部２４に入力される。方路検出部２４は受信したパラレルデータ信号ＤＴＳから方路情報を検出する。

制御信号生成部２６は、方路検出部２４により検出された方路情報に従って、光スイッチ部１２内の光スイッチの開閉を制御するための光スイッチ制御信号を生成する。生成された光スイッチ制御信号は、タイミング調整部２７に入力される。

タイミング調整部２７は、並び換え部１９からのフレーム同期パターンの並び情報に基づいて、制御信号生成部２６からの光スイッチ制御信号を光スイッチ部１２に出力するタイミングを調整する。この際、タイミング調整部２７は、クロック逓倍部２５によりローカルクロック信号ＣＬＫが逓倍された逓倍クロック信号ＣＬＫ４を用いて、光スイッチ制御信号の出力タイミングを調整する。クロック逓倍部２５は、ＰＬＬ回路などを用いて構成できる。

一方、分岐された他方の光パケット信号１１ｂは、光遅延線３４を通った後、光スイッチ部１２に入力される。光スイッチ部１２は、入力された光パケット信号１１ｂを２つに分岐する光カプラ３０と、分岐された光パケット信号を受ける第１光スイッチ３２ａおよび第２光スイッチ３２ｂとを備える、１×２の光スイッチである。第１光スイッチ３２ａおよび第２光スイッチ３２ｂは、制御信号生成部２６からの光スイッチ制御信号によりオン／オフを制御される。

図８は、第１の実施形態におけるタイミング調整部の構成を説明するための図である。図８に示すように、タイミング調整部２７は、セレクタ３６と、第１〜第３フリップフロップ３８ａ〜３８ｃとを備える。

制御信号生成部２６で生成された光スイッチ制御信号は、直接セレクタ３６に入力される。ここでは、この光スイッチ制御信号を「タイミング１」の光スイッチ制御信号と呼ぶ。

第１フリップフロップ３８ａには、制御信号生成部２６からの光スイッチ制御信号とクロック逓倍部２５によりローカルクロック信号ＣＬＫ３が４逓倍された逓倍クロック信号ＣＬＫ４とが入力される。例えば、ローカルクロック信号ＣＬＫ３が１．２５ＧＨｚの場合、逓倍クロック信号ＣＬＫ４は５ＧＨｚとなる。第１フリップフロップ３８ａに入力された光スイッチ制御信号は、タイミング１の光スイッチ制御信号と比べて逓倍クロック信号ＣＬＫ４の１クロック分遅延され、セレクタ３６に出力される。ここでは、この光スイッチ制御信号を「タイミング２」の光スイッチ制御信号と呼ぶ。

第２フリップフロップ３８ｂには、第１フリップフロップ３８ａからの光スイッチ制御信号と逓倍クロック信号ＣＬＫ４とが入力される。第２フリップフロップ３８ｂに入力された光スイッチ制御信号は、逓倍クロック信号ＣＬＫ４の１クロック分遅延され、セレクタ３６に出力される。つまり、第２フリップフロップ３８ｂからの光スイッチ制御信号は、タイミング１の光スイッチ制御信号と比べて、逓倍クロック信号ＣＬＫ４の２クロック分遅延している。ここでは、この光スイッチ制御信号を「タイミング３」の光スイッチ制御信号と呼ぶ。

第３フリップフロップ３８ｃには、第２フリップフロップ３８ｂからの光スイッチ制御信号と逓倍クロック信号ＣＬＫ４とが入力される。第３フリップフロップ３８ｃに入力された光スイッチ制御信号は、逓倍クロック信号ＣＬＫ４の１クロック分遅延され、セレクタ３６に入力される。つまり、第３フリップフロップ３８ｃからの光スイッチ制御信号は、タイミング１の光スイッチ制御信号と比べて、逓倍クロック信号ＣＬＫ４の３クロック分遅延している。ここでは、この光スイッチ制御信号を「タイミング４」の光スイッチ制御信号と呼ぶ。

また、セレクタ３６には、並び検出部１７からフレーム同期パターンの並び情報が入力される。セレクタ３６は、入力された並び情報からシリアルデータ信号ＤＴと分周クロック信号ＣＬＫ２との位相関係を判定する。そして、該判定結果に基づいてタイミング１〜４のスイッチ制御信号の中から一つを選択し、光スイッチ部１２に出力する。

図９（ａ）〜（ｆ）は、第１の実施形態に係る光パケットスイッチ装置１０の動作を説明するためのタイムチャートである。図９（ａ）は、シリアルデータ信号ＤＴから抽出されたクロック信号ＣＬＫ１を示し、図９（ｂ）は、クロック信号ＣＬＫ１を分周した分周クロック信号ＣＬＫ２を示す。なお、図９（ａ）〜（ｆ）では、分周クロック信号ＣＬＫ２は、クロック信号ＣＬＫ１を８分周したものとして説明する。例えば、クロック信号ＣＬＫ１を１０ＧＨｚとした場合、分周クロック信号ＣＬＫ２は１．２５ＧＨｚとなる。

図９（ｃ）は、分周クロック信号ＣＬＫ２の立ち上がりエッジとシリアルデータ信号ＤＴにおけるフレーム同期パターンＢ１の位相が合ったことにより、フレーム同期パターンＢ１〜Ｂ８が同一位相に並ぶようシリアル／パラレル変換されたケースを示す。このケースを「ケース１」と呼ぶ。なお、シリアルデータ信号ＤＴおよびパラレルデータＤＴＳは、フレーム同期パターンのみ図示している。

図９（ｄ）は、分周クロック信号ＣＬＫ２の立ち上がりエッジとシリアルデータ信号ＤＴにおけるフレーム同期パターンＢ３の位相が合ったことにより、フレーム同期パターンＢ３〜Ｂ８が同一位相に並び、フレーム同期パターンＢ１およびＢ２が分周クロック信号ＣＬＫ２の１クロック分ずれた位相に並ぶようシリアル／パラレル変換されたケースを示す。このケースを「ケース２」と呼ぶ。

図９（ｅ）は、分周クロック信号ＣＬＫ２の立ち上がりエッジとシリアルデータ信号ＤＴにおけるフレーム同期パターンＢ５の位相が合ったことにより、フレーム同期パターンＢ５〜Ｂ８が同一位相に並び、フレーム同期パターンＢ１〜Ｂ４が分周クロック信号ＣＬＫ２の１クロック分ずれた位相に並ぶようシリアル／パラレル変換されたケースを示す。このケースを「ケース３」と呼ぶ。

図９（ｆ）は、分周クロック信号ＣＬＫ２の立ち上がりエッジとシリアルデータ信号ＤＴにおけるフレーム同期パターンＢ７の位相が合ったことにより、フレーム同期パターンＢ７〜Ｂ８が同一位相に並び、フレーム同期パターンＢ１〜Ｂ６が分周クロック信号ＣＬＫ２の１クロック分ずれた位相に並んだケースを示す。このケースを「ケース４」と呼ぶ。

ケース１〜４のようなフレーム同期パターンの並び方の違いは、シリアルデータ信号ＤＴの位相と、分周クロック信号ＣＬＫ２の位相関係が不定であることにより生じる。フレーム同期部２０では、フレーム同期パターンＢ１〜Ｂ８が全て検出されたときにフレーム同期パルスが出力されるので、図９（ｃ）〜（ｆ）に示すように、フレーム同期パターンＢ１〜Ｂ８が同一位相に並ぶケース１と、フレーム同期パターンＢ１〜Ｂ８が分周クロック信号ＣＬＫ２の２クロックに跨るケース２〜４とでは、フレーム同期パルスのタイミングが分周クロック信号ＣＬＫ２の１クロック分ずれる。

そこで、本実施形態では、光スイッチ部１２への出力タイミングを異ならせた４つ光スイッチ制御信号を用意しておく。またこれと並行して、並び検出部１７からのフレーム同期パターンの並び情報に基づいて、シリアルデータ信号ＤＴと分周クロック信号ＣＬＫ２との位相関係がケース１〜４のどのケースに該当するか判定する。そして、この判定結果に応じてタイミング１〜４のスイッチ制御信号の中から一つを選択し、光スイッチ部１２に出力する。

本実施形態では、フレーム同期パターンがケース２のような並びの場合に、セレクタ３６は、「タイミング１」の光スイッチ制御信号を選択する。ここで、制御信号生成部２６は、フレーム同期パルスと光スイッチ制御信号との位相差が「０」となるように、光スイッチ制御信号を出力する。言い換えると、フレーム同期パターンの立ち下がりエッジと、光スイッチ制御信号の出力タイミングとの位相差が「０」となるように光スイッチ制御信号を出力する。このケース２の光スイッチ制御信号の出力タイミングを基準として、他のケースの光スイッチ制御信号の出力タイミングを調整する。

フレーム同期パターンが「ケース３」のように並んでいる場合、セレクタ３６は、「タイミング２」の光スイッチ制御信号を選択し、光スイッチ部１２に出力する。この場合、図９（ｅ）に示すように、セレクタ３６からはフレーム同期パルスの立ち下がりエッジから逓倍クロック信号ＣＬＫ４の１クロック分遅延したスイッチ制御信号が出力される。

フレーム同期パターンが「ケース４」のように並んでいる場合、セレクタ３６は、「タイミング３」の光スイッチ制御信号を選択し、光スイッチ部１２に出力する。この場合、図９（ｆ）に示すように、セレクタ３６からはフレーム同期パルスの立ち下がりエッジから逓倍クロック信号ＣＬＫ４の２クロック分遅延したスイッチ制御信号が出力される。

フレーム同期パターンが「ケース１」のように並んでいる場合、セレクタ３６は、「タイミング４」の光スイッチ制御信号を選択し、光スイッチ部１２に出力する。この場合、図９（ｃ）に示すように、セレクタ３６からはフレーム同期パルスの立ち下がりエッジから逓倍クロック信号ＣＬＫ４の３クロック分遅延した光スイッチ制御信号が出力される。

本実施形態に係る光パケットスイッチ装置１０によれば、図９（ｃ）〜（ｆ）に示すように、光パケット信号が光スイッチ部１２に入力するタイミングに合わせて、光スイッチをオン状態にすることができる。これにより、光スイッチオン時間を上述の比較例と比べて短くできる。

なお、シリアルデータ信号ＤＴと分周クロック信号ＣＬＫ２の位相関係によっては、フレーム同期パターンの並びがケース１〜４に正確には当てはまらない場合もある。この場合、セレクタ３６は、例えば最も並び方の近いケースを判定し、該ケースに対応する光スイッチ制御信号を選択する。

以上説明したように、本実施形態に係る光パケットスイッチ装置１０では、タイミング調整部２７に出力タイミングを異ならせた４つの光スイッチ制御信号を用意しておき、並び検出部１７からのフレーム同期パターンの並び情報に基づいて最適なタイミングの光スイッチ制御信号を選択し、光スイッチ部１２に出力するよう構成した。これにより、光スイッチオン時間を短くでき、ガードタイムを短くできるので、伝送路の帯域利用効率を向上できる。

また、本実施形態では、ローカルクロック信号ＣＬＫ３を逓倍した逓倍クロック信号ＣＬＫ４を用いて、光スイッチ制御信号の出力タイミングを調整する構成とした。これにより、ローカルクロック信号ＣＬＫ３の変化点に同期して光スイッチ制御信号を出力する場合と比較して、光スイッチの開閉タイミングの分解能を高めることができるので、余分な光スイッチオン時間を削減できる。

（第２の実施形態）
図１０は、本発明の第２の実施形態に係る光パケットスイッチ装置１０を説明するための図である。本実施形態に係る光パケットスイッチ装置１０において、図７に示す第１の実施形態に係る光パケットスイッチ装置１０と同一または対応する構成要素については、同一の符号を付すと共に、詳細な説明を適宜省略する。

図１０に示すように、本実施形態に係る光パケットスイッチ装置１０は、クロック乗換部２２に入力される分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相差を検出する位相差検出部２９を備える。クロック乗換部２２において、分周クロック信号ＣＬＫ２は書込クロックであり、ローカルクロック信号ＣＬＫ３は読出クロックである。位相差検出部２９は、ローカルクロック信号ＣＬＫ３をクロック逓倍部２５にて逓倍した逓倍クロック信号ＣＬＫ４を用いて、分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相差を検出する。そして、位相差検出部２９にて検出された位相差情報は、タイミング調整部２７に送られる。

タイミング調整部２７は、位相差検出部２９により検出された位相差情報に基づいて、制御信号生成部２６からの光スイッチ制御信号を光スイッチ部１２に出力するタイミングを調整する。この際、タイミング調整部２７は、逓倍クロック信号ＣＬＫ４を用いて光スイッチ制御信号の出力タイミングを調整する。

図１１は、第２の実施形態における位相差検出部２９およびタイミング調整部２７の構成を説明するための図である。

図１１に示すように、位相差検出部２９は、第１微分エッジ検出部４２と、第２微分エッジ検出部４４と、位相差判定部４０とを備える。

第１微分エッジ検出部４２は、入力された分周クロック信号ＣＬＫ２を微分することにより、分周クロック信号ＣＬＫ２の立ち上がりエッジを検出する。第１微分エッジ検出部４２は、フリップフロップ４２ａおよび４２ｂと、論理積（ＡＮＤ）部４２ｃとを備える。フリップフロップ４２ａには、分周クロック信号ＣＬＫ２と、逓倍クロック信号ＣＬＫ４とが入力される。フリップフロップ４２ｂには、フリップフロップ４２ａの出力と、逓倍クロック信号ＣＬＫ４とが入力される。論理積部４２ｃには、フリップフロップ４２ａの出力と、フリップフロップ４２ｂの反転出力とが入力される。論理積部４２ｃの出力は、位相差判定部４０に入力される。

第２微分エッジ検出部４４は、入力されたローカルクロック信号ＣＬＫ３を微分することにより、ローカルクロック信号ＣＬＫ３の立ち上がりエッジを検出する。第２微分エッジ検出部４４は、フリップフロップ４４ａおよび４４ｂと、論理積部４４ｃとを備える。フリップフロップ４４ａには、ローカルクロック信号ＣＬＫ３と、逓倍クロック信号ＣＬＫ４とが入力される。フリップフロップ４４ｂには、フリップフロップ４４ａの出力と、逓倍クロック信号ＣＬＫ４とが入力される。論理積部４４ｃには、フリップフロップ４４ａの出力と、フリップフロップ４４ｂの反転出力とが入力される。論理積部４４ｃの出力は、位相差判定部４０に入力される。

なお、本実施形態では、第１微分エッジ検出部４２および第２微分エッジ検出部４４は、クロック信号の立ち上がりエッジを検出する構成としたが、立ち下がりエッジを検出する構成としてもよい。

位相差判定部４０は、第１微分エッジ検出部４２からの出力パルスと、第２微分エッジ検出部４４からの出力パルスとの間の位相差を、逓倍クロック信号ＣＬＫ４を用いて判定する。位相差判定部４０で検出された位相差情報は、タイミング調整部２７のセレクタ３６に出力される。

タイミング調整部２７は、セレクタ３６と、第１〜第３フリップフロップ３８ａ〜３８ｃとを備える。本実施形態において、制御信号生成部２６で生成された光スイッチ制御信号は、直接セレクタ３６に入力される。ここでは、この光スイッチ制御信号を「タイミング１」の光スイッチ制御信号と呼ぶ。

第１フリップフロップ３８ａには、制御信号生成部２６からの光スイッチ制御信号と逓倍クロック信号ＣＬＫ４とが入力される。第１フリップフロップ３８ａに入力された光スイッチ制御信号は、タイミング１の光スイッチ制御信号と比べて逓倍クロック信号ＣＬＫ４の１クロック分遅延され、セレクタ３６に出力される。ここでは、この光スイッチ制御信号を「タイミング２」の光スイッチ制御信号と呼ぶ。

第２フリップフロップ３８ｂには、第１フリップフロップ３８ａからの光スイッチ制御信号と逓倍クロック信号ＣＬＫ４とが入力される。第２フリップフロップ３８ｂからの光スイッチ制御信号は、タイミング１の光スイッチ制御信号と比べて、逓倍クロック信号ＣＬＫ４の２クロック分遅延している。ここでは、この光スイッチ制御信号を「タイミング３」の光スイッチ制御信号と呼ぶ。

第３フリップフロップ３８ｃには、第２フリップフロップ３８ｂからの光スイッチ制御信号と逓倍クロック信号ＣＬＫ４とが入力される。第３フリップフロップ３８ｃからの光スイッチ制御信号は、タイミング１の光スイッチ制御信号と比べて、逓倍クロック信号ＣＬＫ４の３クロック分遅延している。ここでは、この光スイッチ制御信号を「タイミング４」の光スイッチ制御信号と呼ぶ。

セレクタ３６は、位相差判定部４０からの位相差情報に基づいて、タイミング１〜４の光スイッチ制御信号の中から最適な出力タイミングの光スイッチ制御信号を選択し、光スイッチ部１２に出力する。

図１２（ａ）〜（ｇ）は、第２の実施形態に係る光パケットスイッチ装置１０の動作を説明するためのタイムチャートである。図１２（ａ）は、逓倍クロック信号を示し、図１２（ｂ）は、ローカルクロック信号ＣＬＫ３を示し、図１２（ｃ）は、第２微分エッジ検出部４４の出力を示す。なお、図１２（ａ）〜（ｇ）では、逓倍クロック信号ＣＬＫ４は、ローカルクロック信号ＣＬＫ３を４逓倍したものとして説明する。例えば、ローカルクロック信号ＣＬＫ３を１．２５ＧＨｚとした場合、逓倍クロック信号ＣＬＫ４は５ＧＨｚとなる。

図１２（ｃ）に示すように、第２微分エッジ検出部４４は、ローカルクロック信号ＣＬＫ３の立ち上がりエッジに同期したパルスを出力する。本実施形態において、位相差判定部４０は、この第２微分エッジ検出部４４の出力パルスの位相を基準位相として、第１微分エッジ検出部４２の出力パルスの位相が基準位相から逓倍クロック信号ＣＬＫ４の何クロック分前に位置するか判定することで、分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３との位相差を判定する。

図１２（ｄ）は、分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相差が０°のケース１を示す。このケース１において、第１微分エッジ検出部４２の出力パルスと第２微分エッジ検出部４４の出力パルスは同位相である。ケース１の場合、クロック乗換部２２における伝搬遅延時間は最短となる。

図１２（ｅ）は、分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相差が２７０°のケース２を示す。このケース２において、第１微分エッジ検出部４２の出力パルスは、基準位相よりも逓倍クロック信号ＣＬＫ４の３ＣＬＫ前に存在するので、分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相差は２７０°となる。ケース２の場合、クロック乗換部２２における伝搬遅延時間は、ケース１よりも逓倍クロック信号ＣＬＫ４の３クロック分長くなる。

図１２（ｆ）は、分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相差が１８０°のケース３を示す。このケース３において、第１微分エッジ検出部４２の出力パルスは、基準位相よりも逓倍クロック信号ＣＬＫ４の２ＣＬＫ前に存在するので、分周クロック信号ＣＬＫ２の位相は、ローカルクロック信号ＣＬＫ３の位相よりも１８０°遅延している。ケース３の場合、クロック乗換部２２における伝搬遅延時間は、ケース１よりも逓倍クロック信号ＣＬＫ４の２クロック分長くなる。

図１２（ｇ）は、分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相差が２７０°のケース４を示す。このケース４において、第１微分エッジ検出部４２の出力パルスは、基準位相よりも逓倍クロック信号ＣＬＫ４の１ＣＬＫ前に存在するので、分周クロック信号ＣＬＫ２の位相は、ローカルクロック信号ＣＬＫ３の位相よりも９０°遅延している。ケース４の場合、クロック乗換部２２における伝搬遅延時間は、ケース１よりも逓倍クロック信号ＣＬＫ４の１クロック分長くなる。

位相差判定部４０は、分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相差がケース１〜４のいずれに該当するか判定し、該判定結果を位相差情報としてセレクタ３６に出力する。分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相関係は不定であるので、ケース１〜４に正確に一致しない場合もある。この場合、位相差判定部４０は、例えば最も位相差の近いケースを判定し、判定結果をセレクタ３６に出力する。

位相差判定部４０から分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相差が０°（ケース１）という情報が入力された場合、セレクタ３６は、タイミング１の光スイッチ制御信号を選択し、光スイッチ部１２に出力する。

位相差判定部４０から分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相差が９０°（ケース４）という情報が入力された場合、セレクタ３６は、タイミング２の光スイッチ制御信号を選択し、光スイッチ部１２に出力する。

位相差判定部４０から分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相差が１８０°（ケース３）という情報が入力された場合、セレクタ３６は、タイミング３の光スイッチ制御信号を選択し、光スイッチ部１２に出力する。

位相差判定部４０から分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相差が２７０°（ケース２）という情報が入力された場合、セレクタ３６は、タイミング４の光スイッチ制御信号を選択し、光スイッチ部１２に出力する。

このように、タイミング１〜４の光スイッチ制御信号を用意しておき、位相差検出部２９からの位相差情報に基づいて、最適なタイミングの光スイッチ制御信号を選択することで、光パケット信号が光スイッチ部１２に入力するタイミングに合わせて、光スイッチをオン状態にすることができる。これにより、光スイッチオン時間を上述の比較例と比べて短くできる。

また、本実施形態においても、ローカルクロック信号ＣＬＫ３を逓倍した逓倍クロック信号ＣＬＫ４を用いて、光スイッチ制御信号の出力タイミングを調整する構成とした。これにより、ローカルクロック信号ＣＬＫ３の変化点に同期して光スイッチ制御信号を出力する場合と比較して、光スイッチの開閉タイミングの分解能を高めることができるので、余分な光スイッチオン時間を削減できる。

図１３は、位相差検出部の変形例を示す。図１３に示すように、本変形例に係る位相差検出部２９は、第１排他的論理和部（Ｘ−ＯＲ）４６と、第２排他的論理和部５２と、第１ローパスフィルタ（ＬＰＦ）４８と、第２ローパスフィルタ５４と、第１コンパレータ５０と、第２コンパレータ５６と、９０°位相遅延部（ＤＬ）５８と、位相差判定部４０とを備える。

第１排他的論理和部４６には、分周クロック信号ＣＬＫ２と、ローカルクロック信号ＣＬＫ３とが入力される。第１排他的論理和部４６は、分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の排他的論理和信号（以下、「第１排他的論理和信号Ｘ−ＯＲ１」と呼ぶ）を第１ローパスフィルタ４８に出力する。また、第２排他的論理和部５２には、分周クロック信号ＣＬＫ２と、９０°位相遅延部により位相が９０°遅延したローカルクロック信号ＣＬＫ３（以下、「遅延ローカルクロック信号ＣＬＫ３−ＤＬＹ」と呼ぶ）が入力される。第２排他的論理和部５２は、分周クロック信号ＣＬＫ２と、遅延ローカルクロック信号ＣＬＫ３−ＤＬＹの排他的論理和信号（以下、「第２排他的論理和信号Ｘ−ＯＲ２」と呼ぶ）を第２ローパスフィルタ５４に出力する。

なお、第２排他的論理和部５２には、ローカルクロック信号ＣＬＫ３と、９０°位相遅延部により位相が９０°遅延した分周クロック信号ＣＬＫ２が入力されてもよい。

図１４は、分周クロック信号とローカルクロック信号間の位相差（以下、「クロック間位相差」と呼ぶ）と、排他的論理和信号のデューティ（Ｄｕｔｙ）比の関係を示す図である。図１４において、実線は、クロック間位相差と、第１排他的論理和信号Ｘ−ＯＲのデューティ比との関係を示す。また、一点鎖線は、クロック間位相差と、第２排他的論理和信号Ｘ−ＯＲ２のデューティ比との関係を示す。

図１４に示すように、クロック間位相差に応じて、第１排他的論理和信号Ｘ−ＯＲと第２排他的論理和信号Ｘ−ＯＲ２は共にデューティ比が変化するが、その変化の仕方は異なる。第１排他的論理和信号Ｘ−ＯＲと第２排他的論理和信号Ｘ−ＯＲ２のデューティ比を参照することで、クロック間位相差が、１：０〜９０°の範囲、２：９０〜１８０°の範囲、３：１８０〜２７０°の範囲、４：２７０〜３６０°の範囲、のいずれに属するか判定することができる。

より詳細に説明すると、第１排他的論理和信号Ｘ−ＯＲ１のデューティ比が０．５未満、且つ第２排他的論理和信号Ｘ−ＯＲ２のデューティ比が０．５以上のとき、クロック間位相差は、０〜９０°の範囲に属すると判定できる。また、第１排他的論理和信号Ｘ−ＯＲ１のデューティ比が０．５以上、且つ第２排他的論理和信号Ｘ−ＯＲ２のデューティ比が０．５以上のとき、クロック間位相差は、９０〜１８０°の範囲に属すると判定できる。また、第１排他的論理和信号Ｘ−ＯＲ１のデューティ比が０．５以上、且つ第２排他的論理和信号Ｘ−ＯＲ２のデューティ比が０．５未満のとき、クロック間位相差は、１８０〜２７０°の範囲に属すると判定できる。また、第１排他的論理和信号Ｘ−ＯＲ１のデューティ比が０．５未満、且つ第２排他的論理和信号Ｘ−ＯＲ２のデューティ比が０．５未満のとき、クロック間位相差は、２７０〜３６０°の範囲に属すると判定できる。

図１３に戻るが、上述のような判定を行うために、本変形例に係る位相差検出部２９では、第１排他的論理和信号Ｘ−ＯＲ１を第１ローパスフィルタ４８に入力し、第１排他的論理和信号Ｘ−ＯＲ１の平均電圧を求める。そして、該平均電圧を第１コンパレータ５０に入力し、所定の基準電圧Ｖｒｅｆと比較する。基準電圧Ｖｒｅｆは、デューティ比を０．５とした排他的論理和信号の平均電圧に設定する。また、第２排他的論理和信号Ｘ−ＯＲ２を第２ローパスフィルタ５４に入力し、第２排他的論理和信号Ｘ−ＯＲ２の平均電圧を求める。そして、該平均電圧を第２コンパレータ５６に入力し、基準電圧Ｖｒｅｆと比較する。第１コンパレータ５０と第２コンパレータ５６の出力信号は、位相差判定部４０に入力される。

位相差判定部４０は、第１コンパレータ５０と第２コンパレータ５６からの入力信号を参照することで、クロック間位相差が上記４つの範囲のいずれに属するか判定する。位相差判定部４０により判定された位相差情報は、図１１で説明したタイミング調整部２７のセレクタ３６に送られる。タイミング調整部２７は、例えば、クロック間位相差が０〜９０°の範囲に属する場合、タイミング１の光スイッチ制御信号を選択する。また、クロック間位相差が９０〜１８０°の範囲に属する場合、タイミング２の光スイッチ制御信号を選択する。また、クロック間位相差が１８０〜２７０°の範囲に属する場合、タイミング３の光スイッチ制御信号を選択する。また、クロック間位相差が２７０〜３６０°の範囲に属する場合、タイミング４の光スイッチ制御信号を選択する。

図１５は、位相差検出部の別の変形例を示す。図１５に示すように、本変形例に係る位相差検出部２９は、図１３に示す位相差検出部における第１排他的論理和部４６、第２排他的論理和部５２を、それぞれ第１論理積部６０、第２論理積部６２に置き換えたものである。また、本変形例においては、基準電圧Ｖｒｅｆは、デューティ比を０．２５とした論理積信号の平均電圧に設定する。本変形例に係る位相差検出部２９によっても、図１３に示す位相差検出部と類似の方法により、クロック間位相差が属する範囲を検出できる。

図１６は、位相差検出部のさらに別の変形例を示す。図１６に示すように、本変形例に係る位相差検出部２９は、図１３に示す位相差検出部における第１排他的論理和部４６、第２排他的論理和部５２を、それぞれ第１論理和部６４、第２論理和部６６に置き換えたものである。また、本変形例においては、基準電圧Ｖｒｅｆは、デューティ比を０．７５とした論理和信号の平均電圧に設定する。本変形例に係る位相差検出部２９によっても、図１３に示す位相差検出部と類似の方法により、クロック間位相差が属する範囲を検出できる。

（第３の実施形態）
図１７は、本発明の第３の実施形態に係る光パケットスイッチ装置１０を説明するための図である。本実施形態に係る光パケットスイッチ装置１０において、図７に示す第１の実施形態に係る光パケットスイッチ装置と同一または対応する構成要素については、同一の符号を付すと共に、詳細な説明を適宜省略する。

本実施形態に係る光パケットスイッチ装置１０は、図７に示す第１の実施形態と図１０に示す第２の実施形態を組み合わせた構成となっている。本実施形態に係る光パケットスイッチ装置１０は、２つのタイミング調整部（第１タイミング調整部６８および第２タイミング調整部７０）を備える。

図１７に示すように、並び検出部１７からのフレーム同期パターンの並び情報は、第１タイミング調整部６８に入力される。また、位相差検出部２９からの位相差情報は、第２タイミング調整部７０に入力される。また、第１タイミング調整部６８、第２タイミング調整部７０には、クロック逓倍部２５から逓倍クロック信号ＣＬＫ４が入力される。

本実施形態において、制御信号生成部２６で生成された光スイッチ制御信号は、まず第１タイミング調整部６８に入力される。第１タイミング調整部６８は、フレーム同期パターンの並び情報に基づいて、光スイッチ制御信号の出力タイミングを調整する。調整方法は、第１の実施形態に係る光パケットスイッチ装置と同様である。第１タイミング調整部６８により調整された光スイッチ制御信号は、次に第２タイミング調整部７０に出力される。第２タイミング調整部７０は、分周クロック信号ＣＬＫ２とローカルクロック信号ＣＬＫ３の位相差情報に基づいて、光スイッチ制御信号の出力タイミングをさらに調整する。調整方法は、第２の実施形態に係る光パケットスイッチ装置と同様である。第２タイミング調整部７０にて調整された光スイッチ制御信号は、光スイッチ部１２に出力される。

本実施形態に係る光パケットスイッチ装置１０によれば、並び検出部１７からの並び情報に加えて、位相差検出部２９からの位相差情報を用いて光スイッチ制御信号の出力タイミングを調整することで、上述した第１および第２の実施形態よりも最適なタイミングで光スイッチ制御信号を光スイッチ部１２に出力できる。これにより、光スイッチオン時間をより短くできるので、伝送路の帯域利用効率をさらに向上できる。

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せによりいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

例えば、上述したシリアル／パラレル変換の変換比や、逓倍クロック信号の逓倍比などは一例であり、特に限定されない。逓倍比を高めることができれば、それだけ光スイッチ開閉タイミングの分解能を高めることができる。

１０ 光パケットスイッチ装置、 １２ 光スイッチ部、 １３ 光カプラ、 １４ 光スイッチ制御部、 １７ 並び検出部、 １９ 並び換え部、 ２０ フレーム同期部、 ２２ クロック乗換部、 ２５ クロック逓倍部、 ２６ 制御信号生成部、 ２７ タイミング調整部、 ２８ ローカル発振器、 ２９ 位相差検出部、 ３４ 光遅延線、 ３６ セレクタ、 ４０ 位相差判定部、 ４２ 第１微分エッジ検出部、 ４４ 第２微分エッジ検出部、 ４６ 第１排他的論理和部、 ４８ 第１ローパスフィルタ４８、 ５０ 第１コンパレータ、 ５２ 第２排他的論理和部、 ５６ 第２コンパレータ、 ６０ 第１論理積部、 ６２ 第２論理積部、 ６４ 第１論理和部、 ６６ 第２論理和部、 ６８ 第１タイミング調整部、 ７０ 第２タイミング調整部。

Claims (15)

1. 受信した光パケット信号を分岐する分岐部と、
   分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、
   分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて前記光スイッチ部を制御する光スイッチ制御部と、
   を備える光パケットスイッチ装置であって、
   前記光スイッチ制御部は、
   前記他方の光パケット信号を電気のデータ信号に変換すると共に、該データ信号からクロック信号を抽出する光電変換部と、
   前記データ信号をパラレルデータ信号にシリアル／パラレル変換すると共に、前記クロック信号を分周して分周クロック信号を生成するシリアル／パラレル変換部と、
   前記パラレルデータ信号に含まれるフレーム同期パターンの並びを検出する並び検出部と、
   検出されたフレーム同期パターンの並び情報に基づいて、前記パラレルデータ信号の並び換えを行う並び換え部と、
   並び換えられたパラレルデータ信号に含まれるフレーム同期パターンに基づいてフレーム同期を確立するフレーム同期部と、
   フレーム同期が確立された後、前記パラレルデータ信号に含まれる方路情報を検出する方路検出部と、
   検出された方路情報に基づいて、前記光スイッチ部を制御するための光スイッチ制御信号を生成する生成部と、
   前記フレーム同期パターンの並び情報に基づいて、前記光スイッチ部に前記光スイッチ制御信号を出力するタイミングを調整する調整部と、
   を備えることを特徴とする光パケットスイッチ装置。
2. 前記調整部は、出力タイミングを異ならせた複数の光スイッチ制御信号を生成し、前記フレーム同期パターンの並び情報に基づいて該複数の光スイッチ制御信号の中から一つを選択することを特徴とする請求項１に記載の光パケットスイッチ装置。
3. 前記光スイッチ制御部は、ローカル発振器からのローカルクロック信号を逓倍した逓倍クロック信号を用いて、前記複数の光スイッチ制御信号を生成することを特徴とする請求項２に記載の光パケットスイッチ装置。
4. 前記光スイッチ制御部は、
   ローカルクロック信号を発振するローカル発振器と、
   前記分周クロック信号に同期した前記パラレルデータ信号を前記ローカルクロック信号に乗せ換えるクロック乗換部と、
   前記分周クロック信号と前記ローカルクロック信号の位相差を検出する位相差検出部と、
   前記位相差検出部からの位相差情報に基づいて、光スイッチ制御信号の出力タイミングをさらに調整する第２の調整部と、
   をさらに備えることを特徴とする請求項１から３のいずれかに記載の光パケットスイッチ装置。
5. 前記位相差検出部は、
   前記分周クロック信号の立ち上がりエッジ又は立ち下がりエッジを微分エッジ検出する第１エッジ検出部と、
   前記ローカルクロック信号の立ち上がりエッジ又は立ち下がりエッジを微分エッジ検出する第２エッジ検出部と、
   前記第１エッジ検出部からの出力パルスと、前記第２エッジ検出部からの出力パルスとの間の位相差を判定する位相差判定部と、
   を備えることを特徴とする請求項４に記載の光パケットスイッチ装置。
6. 前記位相差検出部は、
   前記分周クロック信号と前記ローカルクロック信号の排他的論理和を演算する第１排他的論理和部と、
   前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を９０°遅らせたクロック信号と、他方のクロック信号との排他的論理を演算する第２排他的論理和部と、
   前記第１排他的論理和部および前記第２排他的論理和部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
   を備えることを特徴とする請求項４に記載の光パケットスイッチ装置。
7. 前記位相差検出部は、
   前記分周クロック信号と前記ローカルクロック信号の論理積を演算する第１論理積部と、
   前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を９０°遅らせたクロック信号と、他方のクロック信号との論理積を演算する第２論理積部と、
   前記第１論理積部および前記第２論理積部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
   を備えることを特徴とする請求項４に記載の光パケットスイッチ装置。
8. 前記位相差検出部は、
   前記分周クロック信号と前記ローカルクロック信号の論理和を演算する第１論理和部と、
   前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を９０°遅らせたクロック信号と、他方のクロック信号との論理和を演算する第２論理和部と、
   前記第１論理和部および前記第２論理和部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
   を備えることを特徴とする請求項４に記載の光パケットスイッチ装置。
9. 受信した光パケット信号を分岐する分岐部と、
   分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、
   分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて前記光スイッチ部を制御する光スイッチ制御部と、
   を備える光パケットスイッチ装置であって、
   前記光スイッチ制御部は、
   前記他方の光パケット信号を電気のデータ信号に変換すると共に、該データ信号からクロック信号を抽出する光電変換部と、
   前記データ信号をパラレルデータ信号にシリアル／パラレル変換すると共に、前記クロック信号を分周して分周クロック信号を生成するシリアル／パラレル変換部と、
   ローカルクロック信号を発振するローカル発振器と、
   前記分周クロック信号に同期した前記パラレルデータ信号を前記ローカルクロック信号に乗せ換えるクロック乗換部と、
   前記パラレルデータ信号に含まれる方路情報を検出する方路検出部と、
   検出された方路情報に基づいて、前記光スイッチ部を制御するための光スイッチ制御信号を生成する生成部と、
   前記分周クロック信号と前記ローカルクロック信号の位相差を検出する位相差検出部と、
   前記位相差検出部からの位相差情報に基づいて、光スイッチ制御信号の出力タイミングを調整する調整部と、
   を備えることを特徴とする光パケットスイッチ装置。
10. 前記調整部は、出力タイミングを異ならせた複数の光スイッチ制御信号を生成し、前記位相差情報に基づいて該複数の光スイッチ制御信号の中から一つを選択することを特徴とする請求項９に記載の光パケットスイッチ装置。
11. 前記光スイッチ制御部は、前記ローカルクロック信号を逓倍するクロック逓倍部をさらに備え、
    前記調整部は、前記クロック逓倍部からの逓倍クロック信号を用いて、前記複数の光スイッチ制御信号を生成することを特徴とする請求項１０に記載の光パケットスイッチ装置。
12. 前記位相差検出部は、
    前記分周クロック信号の立ち上がりエッジ又は立ち下がりエッジを微分エッジ検出する第１エッジ検出部と、
    前記ローカルクロック信号の立ち上がりエッジ又は立ち下がりエッジを微分エッジ検出する第２エッジ検出部と、
    前記第１エッジ検出部からの出力パルスと、前記第２エッジ検出部からの出力パルスとの間の位相差を判定する位相差判定部と、
    を備えることを特徴とする請求項９から１１のいずれかに記載の光パケットスイッチ装置。
13. 前記位相差検出部は、
    前記分周クロック信号と前記ローカルクロック信号の排他的論理和を演算する第１排他的論理和部と、
    前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を９０°遅らせたクロック信号と、他方のクロック信号との排他的論理を演算する第２排他的論理和部と、
    前記第１排他的論理和部および前記第２排他的論理和部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
    を備えることを特徴とする請求項９から１１のいずれかに記載の光パケットスイッチ装置。
14. 前記位相差検出部は、
    前記分周クロック信号と前記ローカルクロック信号の論理積を演算する第１論理積部と、
    前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を９０°遅らせたクロック信号と、他方のクロック信号との論理積を演算する第２論理積部と、
    前記第１論理積部および前記第２論理積部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
    を備えることを特徴とする請求項９から１１のいずれかに記載の光パケットスイッチ装置。
15. 前記位相差検出部は、
    前記分周クロック信号と前記ローカルクロック信号の論理和を演算する第１論理和部と、
    前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を９０°遅らせたクロック信号と、他方のクロック信号との論理和を演算する第２論理和部と、
    前記第１論理和部および前記第２論理和部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
    を備えることを特徴とする請求項９から１１のいずれかに記載の光パケットスイッチ装置。

Images