JP5413549B2 - 薄膜トランジスタパネルおよびその製造方法 - Google Patents
薄膜トランジスタパネルおよびその製造方法 Download PDFInfo
- Publication number
- JP5413549B2 JP5413549B2 JP2006319909A JP2006319909A JP5413549B2 JP 5413549 B2 JP5413549 B2 JP 5413549B2 JP 2006319909 A JP2006319909 A JP 2006319909A JP 2006319909 A JP2006319909 A JP 2006319909A JP 5413549 B2 JP5413549 B2 JP 5413549B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- insulating film
- semiconductor thin
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 141
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010408 film Substances 0.000 claims description 188
- 239000004065 semiconductor Substances 0.000 claims description 90
- 239000000758 substrate Substances 0.000 claims description 36
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 35
- 239000011787 zinc oxide Substances 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 description 18
- 239000011521 glass Substances 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 8
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
この発明は薄膜トランジスタパネルおよびその製造方法に関する。
従来の薄膜トランジスタパネル（例えば、特許文献１参照）は、絶縁基板を備えている。絶縁基板の上面にはゲート電極が設けられている。ゲート電極を含む絶縁基板の上面にはゲート絶縁膜が設けられている。ゲート電極上におけるゲート絶縁膜の上面には真性酸化亜鉛（ＺｎＯ）からなる半導体薄膜が設けられている。半導体薄膜の上面全体には保護膜が設けられている。それらの上面全体には上層絶縁膜が設けられている。
半導体薄膜の両側における上層絶縁膜および保護膜には２つのコンタクトホールが設けられている。各コンタクトホールを介して露出された半導体薄膜の上面およびその周囲における上層絶縁膜の上面にはｎ型酸化亜鉛からなるオーミックコンタクト層が設けられている。各オーミックコンタクト層の上面にはソース電極およびドレイン電極が設けられている。
上記従来の薄膜トランジスタパネルでは、製造するとき、半導体薄膜の上面全体に保護膜を形成し、半導体薄膜の両側における保護膜にその間の間隔および当該間隔に直交する方向の寸法によりチャネル長およびチャネル幅を決定する２つのコンタクトホールを形成しているので、エッチングされやすい真性酸化亜鉛からなる半導体薄膜にサイドエッチングが生じても、保護膜に形成された２つのコンタクトホールによって決定されるチャネル長およびチャネル幅に寸法変化が生じることはなく、加工精度を良くすることができる。
しかしながら、上記従来の薄膜トランジスタパネルでは、保護膜下の半導体薄膜にサイドエッチングが生じると、保護膜の周辺部がひさし状となり、保護膜を上層絶縁膜で覆うと、保護膜の周辺部のひさし下つまり半導体薄膜の周囲に空洞が生じ、上層絶縁膜の堆積不足でカバレッジの悪い部分から薬液が空洞の部分に染み込み、真性酸化亜鉛からなる半導体薄膜が溶けることがあることがあるということが分かった。
そこで、この発明は、ゲート電極に対応する部分における半導体薄膜の周囲に空洞が生じないようにすることができる薄膜トランジスタパネルおよびその製造方法を提供することを目的とする。
請求項１に記載の発明に係る薄膜トランジスタパネルは、絶縁基板と、前記絶縁基板上に相対向して設けられたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極上に設けられた２つのオーミックコンタクト層と、前記ソース電極、前記ドレイン電極および前記２つのオーミックコンタクト層を含む前記絶縁基板上に設けられた半導体薄膜と、前記半導体薄膜上に設けられたゲート絶縁膜と、前記２つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上に設けられたゲート電極と、前記ゲート電極を含む前記ゲート絶縁膜上に設けられたオーバーコート膜と、前記オーバーコート膜上に前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜に設けられたコンタクトホールを介して前記ソース電極に接続されて設けられた画素電極とを有し、前記半導体薄膜が、前記コンタクトホールが形成された部分以外の全域に形成されていることを特徴とするものである。
請求項２に記載の発明に係る薄膜トランジスタパネルは、請求項１に記載の発明において、前記半導体薄膜下において前記ソース電極、前記ドレイン電極および前記２つのオーミックコンタクト層を含む前記絶縁基板上に、前記ゲート電極に対応する部分に開口部を有し、且つ、前記半導体薄膜のコンタクトホールに対応する部分にコンタクトホールを有する下層絶縁膜が設けられ、前記画素電極は前記オーバーコート膜、前記ゲート絶縁膜、前記半導体薄膜および前記下層絶縁膜に設けられたコンタクトホールを介して前記ソース電極に接続されていることを特徴とするものである。
請求項３に記載の発明に係る薄膜トランジスタパネルは、請求項２に記載の発明において、前記ゲート絶縁膜、前記オーバーコート膜および前記下層絶縁膜は同一の材料によって形成されていることを特徴とするものである。
請求項４に記載の発明に係る薄膜トランジスタパネルは、請求項１または２に記載の発明において、前記半導体薄膜は酸化亜鉛からなることを特徴とするものである。
請求項５に記載の発明に係る薄膜トランジスタパネルは、請求項１または２に記載の発明において、前記オーミックコンタクト層はＩＴＯからなることを特徴とするものである。
請求項６に記載の発明に係る薄膜トランジスタパネルの製造方法は、絶縁基板上にソース電極およびドレイン電極を相対向して形成する工程と、前記ソース電極および前記ドレイン電極上に２つのオーミックコンタクト層を形成する工程と、前記ソース電極、前記ドレイン電極および前記２つのオーミックコンタクト層を含む前記絶縁基板上に半導体薄膜を形成する工程と、前記半導体薄膜をパターン化せずに、前記半導体薄膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜をパターン化せずに、前記２つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極を含む前記ゲート絶縁膜上にオーバーコート膜を形成する工程と、前記ソース電極に対応する部分における前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜にコンタクトホールを形成する工程と、前記オーバーコート膜上に画素電極を前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜のコンタクトホールを介して前記ソース電極に接続させて形成する工程と、を有することを特徴とするものである。
請求項７に記載の発明に係る薄膜トランジスタパネルの製造方法は、絶縁基板上にソース電極およびドレイン電極を相対向して形成する工程と、前記ソース電極および前記ドレイン電極上に２つのオーミックコンタクト層を形成する工程と、前記ソース電極、前記ドレイン電極および前記２つのオーミックコンタクト層を含む前記絶縁基板上に、前記２つのオーミックコンタクト層の相対向する部分に対応する部分に開口部を有し、且つ、前記ソース電極に対応する部分にコンタクトホールを有する下層絶縁膜を形成する工程と、前記下層絶縁膜の開口部内およびコンタクトホール内を含む前記下層絶縁膜上に半導体薄膜を形成する工程と、前記半導体薄膜をパターン化せずに、前記半導体薄膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜をパターン化せずに、前記２つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極を含む前記ゲート絶縁膜上にオーバーコート膜を形成する工程と、前記ソース電極に対応する部分における前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜にコンタクトホールを形成する工程と、前記オーバーコート膜上に画素電極を前記オーバーコート膜、前記ゲート絶縁膜、前記半導体薄膜および前記下層絶縁膜のコンタクトホールを介して前記ソース電極に接続させて形成する工程と、を有することを特徴とするものである。
請求項８に記載の発明に係る薄膜トランジスタパネルの製造方法は、請求項７に記載の発明において、前記下層絶縁膜、前記ゲート絶縁膜および前記オーバーコート膜は同一の材料によって形成することを特徴とするものである。
請求項９に記載の発明に係る薄膜トランジスタパネルの製造方法は、請求項６または７に記載の発明において、前記半導体薄膜は酸化亜鉛によって形成することを特徴とするものである。
請求項１０に記載の発明に係る薄膜トランジスタパネルの製造方法は、請求項６または７に記載の発明において、前記オーミックコンタクト層はＩＴＯによって形成することを特徴とするものである。
請求項２に記載の発明に係る薄膜トランジスタパネルは、請求項１に記載の発明において、前記半導体薄膜下において前記ソース電極、前記ドレイン電極および前記２つのオーミックコンタクト層を含む前記絶縁基板上に、前記ゲート電極に対応する部分に開口部を有し、且つ、前記半導体薄膜のコンタクトホールに対応する部分にコンタクトホールを有する下層絶縁膜が設けられ、前記画素電極は前記オーバーコート膜、前記ゲート絶縁膜、前記半導体薄膜および前記下層絶縁膜に設けられたコンタクトホールを介して前記ソース電極に接続されていることを特徴とするものである。
請求項３に記載の発明に係る薄膜トランジスタパネルは、請求項２に記載の発明において、前記ゲート絶縁膜、前記オーバーコート膜および前記下層絶縁膜は同一の材料によって形成されていることを特徴とするものである。
請求項４に記載の発明に係る薄膜トランジスタパネルは、請求項１または２に記載の発明において、前記半導体薄膜は酸化亜鉛からなることを特徴とするものである。
請求項５に記載の発明に係る薄膜トランジスタパネルは、請求項１または２に記載の発明において、前記オーミックコンタクト層はＩＴＯからなることを特徴とするものである。
請求項６に記載の発明に係る薄膜トランジスタパネルの製造方法は、絶縁基板上にソース電極およびドレイン電極を相対向して形成する工程と、前記ソース電極および前記ドレイン電極上に２つのオーミックコンタクト層を形成する工程と、前記ソース電極、前記ドレイン電極および前記２つのオーミックコンタクト層を含む前記絶縁基板上に半導体薄膜を形成する工程と、前記半導体薄膜をパターン化せずに、前記半導体薄膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜をパターン化せずに、前記２つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極を含む前記ゲート絶縁膜上にオーバーコート膜を形成する工程と、前記ソース電極に対応する部分における前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜にコンタクトホールを形成する工程と、前記オーバーコート膜上に画素電極を前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜のコンタクトホールを介して前記ソース電極に接続させて形成する工程と、を有することを特徴とするものである。
請求項７に記載の発明に係る薄膜トランジスタパネルの製造方法は、絶縁基板上にソース電極およびドレイン電極を相対向して形成する工程と、前記ソース電極および前記ドレイン電極上に２つのオーミックコンタクト層を形成する工程と、前記ソース電極、前記ドレイン電極および前記２つのオーミックコンタクト層を含む前記絶縁基板上に、前記２つのオーミックコンタクト層の相対向する部分に対応する部分に開口部を有し、且つ、前記ソース電極に対応する部分にコンタクトホールを有する下層絶縁膜を形成する工程と、前記下層絶縁膜の開口部内およびコンタクトホール内を含む前記下層絶縁膜上に半導体薄膜を形成する工程と、前記半導体薄膜をパターン化せずに、前記半導体薄膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜をパターン化せずに、前記２つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極を含む前記ゲート絶縁膜上にオーバーコート膜を形成する工程と、前記ソース電極に対応する部分における前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜にコンタクトホールを形成する工程と、前記オーバーコート膜上に画素電極を前記オーバーコート膜、前記ゲート絶縁膜、前記半導体薄膜および前記下層絶縁膜のコンタクトホールを介して前記ソース電極に接続させて形成する工程と、を有することを特徴とするものである。
請求項８に記載の発明に係る薄膜トランジスタパネルの製造方法は、請求項７に記載の発明において、前記下層絶縁膜、前記ゲート絶縁膜および前記オーバーコート膜は同一の材料によって形成することを特徴とするものである。
請求項９に記載の発明に係る薄膜トランジスタパネルの製造方法は、請求項６または７に記載の発明において、前記半導体薄膜は酸化亜鉛によって形成することを特徴とするものである。
請求項１０に記載の発明に係る薄膜トランジスタパネルの製造方法は、請求項６または７に記載の発明において、前記オーミックコンタクト層はＩＴＯによって形成することを特徴とするものである。
この発明によれば、ソース電極、ドレイン電極および２つのオーミックコンタクト層を含む絶縁基板上に半導体薄膜を設け、半導体薄膜上にゲート絶縁膜を設け、２つのオーミックコンタクト層の相対向する部分上におけるゲート絶縁膜上にゲート電極を設けているので、ゲート電極下の全域およびその周囲に半導体薄膜が設けられ、したがってゲート電極に対応する部分における半導体薄膜の周囲に空洞が生じないようにすることができる。
（第１実施形態）
図１はこの発明の第１実施形態としての薄膜トランジスタパネルの断面図を示す。この薄膜トランジスタパネルはガラス基板（絶縁基板）１を備えている。ガラス基板１の上面の相対向する所定の２箇所にはアルミニウム、クロム、ＩＴＯ等からなるソース電極２およびドレイン電極３が設けられている。ソース電極２およびドレイン電極３の相対向する側の各上面およびその各近傍のガラス基板１の上面にはＩＴＯからなるオーミックコンタクト層４、５が設けられている。
図１はこの発明の第１実施形態としての薄膜トランジスタパネルの断面図を示す。この薄膜トランジスタパネルはガラス基板（絶縁基板）１を備えている。ガラス基板１の上面の相対向する所定の２箇所にはアルミニウム、クロム、ＩＴＯ等からなるソース電極２およびドレイン電極３が設けられている。ソース電極２およびドレイン電極３の相対向する側の各上面およびその各近傍のガラス基板１の上面にはＩＴＯからなるオーミックコンタクト層４、５が設けられている。
ソース電極２、ドレイン電極３およびオーミックコンタクト層４、５を含むガラス基板１の上面には真性酸化亜鉛からなる半導体薄膜６が設けられている。ここで、酸化亜鉛とは、ＺｎＯのみならず、ＺｎＯの他、Ｍｇ、Ｃｄ等を含むＺｎＯ系全体を意味するものである。半導体薄膜６の上面には窒化シリコン等からなるゲート絶縁膜７が設けられている。
２つのオーミックコンタクト層４、５の相対向する部分上におけるゲート絶縁膜７の上面の所定の箇所にはアルミニウム、クロム、ＩＴＯ等からなるゲート電極８が設けられている。ここで、ソース電極２、ドレイン電極３、オーミックコンタクト層４、５、ゲート電極８下の半導体薄膜６、ゲート絶縁膜７およびゲート電極８により、薄膜トランジスタ９が構成されている。
ここで、上記構成の薄膜トランジスタ９では、ゲート電極８下の全域およびその周囲に半導体薄膜６が設けられているが、ゲート電極８に電圧が印加されると、ゲート電界がかかる領域がゲート電極８下の全域（点線で囲まれた領域）となり、この部分における半導体薄膜６のみにキャリアが効果的に誘起されるので、薄膜トランジスタして動作することが可能である。
ゲート電極８を含むゲート絶縁膜７の上面には窒化シリコン等からなるオーバーコート膜１０が設けられている。オーバーコート膜１０の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる画素電極１１が設けられている。画素電極１１は、オーバーコート膜１０およびゲート絶縁膜７に設けられたコンタクトホール１２および半導体薄膜６に設けられたコンタクトホール１３を介してソース電極２に接続されている。
次に、この薄膜トランジスタパネルの製造方法の一例について説明する。まず、図２に示すように、ガラス基板１の上面の相対向する所定の２箇所に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極２およびドレイン電極３を形成する。
次に、ソース電極２およびドレイン電極３の相対向する側の各上面およびその各近傍のガラス基板１の上面に、スパッタ法により成膜されたＩＴＯ膜をフォトリソグラフィ法によりパターニングすることにより、オーミックコンタクト層４、５を形成する。
次に、ソース電極２、ドレイン電極３およびオーミックコンタクト層４、５を含むガラス基板１の上面に、プラズマＣＶＤ法により、真性酸化亜鉛からなる半導体薄膜６および窒化シリコンからなるゲート絶縁膜７を連続して成膜する。
次に、ゲート絶縁膜７の上面の所定の箇所に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極８を形成する。次に、ゲート電極８を含むゲート絶縁膜７の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１０を成膜する。
次に、図３に示すように、オーバーコート膜１０の上面に、フォトリソグラフィ法により、レジスト膜２１を形成する。この場合、ソース電極２の所定の箇所に対応する部分、すなわち、図１に示すコンタクトホール１２、１３形成領域に対応する部分におけるレジスト膜２１には開口部２２が形成されている。
次に、レジスト膜２１をマスクとしてオーバーコート膜１０およびゲート絶縁膜７を連続してエッチングすると、図４に示すように、レジスト膜２１の開口部２２に対応する部分におけるオーバーコート膜１０およびゲート絶縁膜７にコンタクトホール１２が形成される。
この場合、コンタクトホール１２を介して半導体薄膜６の表面が露出される。そこで、窒化シリコンからなるオーバーコート膜１０およびゲート絶縁膜７のエッチング方法としては、オーバーコート膜１０およびゲート絶縁膜７のエッチング速度は速いが、真性酸化亜鉛からなる半導体薄膜６をなるべく侵さないようにするために、六フッ化イオウ（ＳＦ6）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。
次に、レジスト膜２１をレジスト剥離液を用いて剥離する。この場合、オーバーコート膜１０およびゲート絶縁膜７のコンタクトホール１２を介して露出された半導体薄膜６の表面がレジスト剥離液に曝されるが、この曝された部分はゲート電極８に対応する部分（実質的なデバイスエリア）以外であるので、別に支障はない。
次に、図５に示すように、オーバーコート膜１０をマスクとして半導体薄膜６をエッチングすると、オーバーコート膜１０およびゲート絶縁膜７のコンタクトホール１２に対応する部分における半導体薄膜６にコンタクトホール１３が形成される。このとき、オーバーコート膜１０およびゲート絶縁膜７のコンタクトホール１２の周囲における半導体薄膜６にサイドエッチングが生じても、このサイドエッチングが生じた部分はゲート電極８に対応する部分（実質的なデバイスエリア）以外であるので、別に支障はない。
ここで、真性酸化亜鉛からなる半導体薄膜６のエッチング液としては、サイドエッチングを少なくするため、アルカリ水溶液を用いてもよい。例えば、水酸化ナトリウム（ＮａＯＨ）３０ｗｔ％未満水溶液、好ましくは２〜１０ｗｔ％水溶液を用いる。エッチング液の温度は、５〜４０℃、好ましくは室温（２２〜２３℃）とする。
次に、図１に示すように、オーバーコート膜１０の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯ等の透明導電材料からなる画素電極形成用膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１１をオーバーコート膜１０、ゲート絶縁膜７および半導体薄膜６のコンタクトホール１２、１３を介してソース電極２に接続させて形成する。かくして、図１に示す薄膜トランジスタパネルが得られる。
このようにして得られた薄膜トランジスタパネルでは、ゲート電極８下の全域およびその周囲に半導体薄膜６を形成しているので、ゲート電極８下の全域に形成された半導体薄膜６の周囲に空洞が形成されることがなく、ゲート絶縁膜７の堆積不足でカバレッジが悪くなることはなく、薄膜トランジスタ９の信頼性を損なわないようにすることができる。また、ゲート電極８下の全域に形成された半導体薄膜６の周囲に空洞がないため、ゲート電極８下がゲート電界がかかる位置であっても、当該部分で絶縁破壊が生じないようにすることができる。
ところで、上記構成の薄膜トランジスタパネルでは、ソース電極２、ドレイン電極３およびオーミックコンタクト層４、５を含むガラス基板１の上面に半導体薄膜６を形成しているので、ドレイン電極３に接続されたドレイン配線（図示せず）の上面にも半導体薄膜６が形成されている。この結果、ガラス基板１上に形成されたドレイン配線と他の配線との積層状態によっては、半導体薄膜６に起因する予想もしない経路でのリークパスが形成されるおそれがある。そこで、次に、このような不都合を解消することができるこの発明の第２実施形態について説明する。
（第２実施形態）
図６はこの発明の第２実施形態としての薄膜トランジスタパネルの断面図を示す。この薄膜トランジスタパネルにおいて、図１に示す薄膜トランジスタパネルと異なる点は、半導体薄膜６下においてソース電極２、ドレイン電極３および２つのオーミックコンタクト層４、５を含むガラス基板１の上面に窒化シリコン等からなる下層絶縁膜１４を設けた点である。
図６はこの発明の第２実施形態としての薄膜トランジスタパネルの断面図を示す。この薄膜トランジスタパネルにおいて、図１に示す薄膜トランジスタパネルと異なる点は、半導体薄膜６下においてソース電極２、ドレイン電極３および２つのオーミックコンタクト層４、５を含むガラス基板１の上面に窒化シリコン等からなる下層絶縁膜１４を設けた点である。
この場合、下層絶縁膜１４において、ゲート電極８に対応する部分には開口部１５が設けられ、半導体薄膜６のコンタクトホール１３に対応する部分にはコンタクトホール１６が設けられている。開口部１５は、２つのオーミックコンタクト層４、５の相対向する部分間の間隔よりも大きくなっている。コンタクトホール１６は半導体薄膜６のコンタクトホール１３よりも小さくなっている。
次に、この薄膜トランジスタパネルの製造方法の一例について説明する。まず、図７に示すように、ガラス基板１の上面の相対向する所定の２箇所に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極２およびドレイン電極３を形成する。
次に、ソース電極２およびドレイン電極３の相対向する側の各上面およびその各近傍のガラス基板１の上面に、スパッタ法により成膜されたＩＴＯ膜をフォトリソグラフィ法によりパターニングすることにより、オーミックコンタクト層４、５を形成する。
次に、ソース電極２、ドレイン電極３およびオーミックコンタクト層４、５を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなる下層絶縁膜１４を成膜する。次に、フォトリソグラフィ法により、２つのオーミックコンタクト層４、５の相対向する部分に対応する部分における下層絶縁膜１４に開口部１５を形成し、且つ、ソース電極２の所定の箇所に対応する部分における下層絶縁膜１４にコンタクトホール１６を形成する。
次に、下層絶縁膜１４の開口部１５内およびコンタクトホール１６内を含む下層絶縁膜１６の上面に、プラズマＣＶＤ法により、真性酸化亜鉛からなる半導体薄膜６および窒化シリコンからなるゲート絶縁膜７を連続して成膜する。
次に、ゲート絶縁膜７の上面の所定の箇所に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極８を形成する。次に、ゲート電極８を含むゲート絶縁膜７の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１０を成膜する。
次に、図８に示すように、オーバーコート膜１０の上面に、フォトリソグラフィ法により、レジスト膜２１を形成する。この場合も、ソース電極２の所定の箇所に対応する部分、すなわち、図６に示すコンタクトホール１２、１３形成領域に対応する部分におけるレジスト膜２１には開口部２２が形成されている。
次に、レジスト膜２１をマスクとしてオーバーコート膜１０およびゲート絶縁膜７を連続してエッチングすると、図９に示すように、レジスト膜２１の開口部２２に対応する部分におけるオーバーコート膜１０およびゲート絶縁膜７にコンタクトホール１２が形成される。
この場合も、コンタクトホール１２を介して半導体薄膜６の表面が露出される。そこで、窒化シリコンからなるオーバーコート膜１０およびゲート絶縁膜７のエッチング方法としては、オーバーコート膜１０およびゲート絶縁膜７のエッチング速度は速いが、真性酸化亜鉛からなる半導体薄膜６をなるべく侵さないようにするために、六フッ化イオウ（ＳＦ6）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。
次に、レジスト膜２１をレジスト剥離液を用いて剥離する。この場合も、コンタクトホール１２を介して露出された半導体薄膜６の表面がレジスト剥離液に曝されるが、この曝された部分はゲート電極８に対応する部分（実質的なデバイスエリア）以外であるので、別に支障はない。
次に、図１０に示すように、オーバーコート膜１０をマスクとして半導体薄膜６をエッチングすると、オーバーコート膜１０およびゲート絶縁膜７のコンタクトホール１２に対応する部分における半導体薄膜６にコンタクトホール１３が形成される。このとき、コンタクトホール１２の周囲における半導体薄膜６にサイドエッチングが生じても、このサイドエッチングが生じた部分はゲート電極８に対応する部分（実質的なデバイスエリア）以外であるので、別に支障はない。
次に、図６に示すように、オーバーコート膜１０の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯ等の透明導電材料からなる画素電極形成用膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１１をコンタクトホール１２、１３、１６を介してソース電極２に接続させて形成する。かくして、図６に示す薄膜トランジスタパネルが得られる。
このようにして得られた薄膜トランジスタパネルでは、半導体薄膜６下においてソース電極２、ドレイン電極３および２つのオーミックコンタクト層４、５を含むガラス基板１の上面に下層絶縁膜１４を形成しているので、ドレイン電極３に接続されたドレイン配線（図示せず）と半導体薄膜６との間に下層絶縁膜１４が介在され、したがって半導体薄膜６に起因する予想もしない経路でのリークパスが形成されないようにすることができる。
ところで、下層絶縁膜１４は、ゲート絶縁膜７に求められるような厳しい特性要求はなく、単に、半導体薄膜６とドレイン配線（図示せず）との間を絶縁することができればよく、その材料は特に限定されない、ただし、下層絶縁膜１４にコンタクトホール１６を形成するためのエッチング工程は、オーバーコート膜１０およびゲート絶縁膜７にコンタクトホール１２を形成するためのエッチング工程と共通性がある方が好ましく、したがって下層絶縁膜１４の材料はオーバーコート膜１０およびゲート絶縁膜７と同一の材料が好ましく、具体的には窒化シリコン、酸窒化シリコン、酸化シリコン等が好ましい。
１ ガラス基板
２ ソース電極
３ ドレイン電極
４、５ オーミックコンタクト層
６ 半導体薄膜
７ ゲート絶縁膜
８ ゲート電極
９ 薄膜トランジスタ
１０ オーバーコート膜
１１ 画素電極
１２、１３ コンタクトホール
１４ 下層絶縁膜
１５ 開口部
１６ コンタクトホール
２ ソース電極
３ ドレイン電極
４、５ オーミックコンタクト層
６ 半導体薄膜
７ ゲート絶縁膜
８ ゲート電極
９ 薄膜トランジスタ
１０ オーバーコート膜
１１ 画素電極
１２、１３ コンタクトホール
１４ 下層絶縁膜
１５ 開口部
１６ コンタクトホール
Claims (10)
- 絶縁基板と、前記絶縁基板上に相対向して設けられたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極上に設けられた２つのオーミックコンタクト層と、前記ソース電極、前記ドレイン電極および前記２つのオーミックコンタクト層を含む前記絶縁基板上に設けられた半導体薄膜と、前記半導体薄膜上に設けられたゲート絶縁膜と、前記２つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上に設けられたゲート電極と、前記ゲート電極を含む前記ゲート絶縁膜上に設けられたオーバーコート膜と、前記オーバーコート膜上に前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜に設けられたコンタクトホールを介して前記ソース電極に接続されて設けられた画素電極とを有し、前記半導体薄膜が、前記コンタクトホールが形成された部分以外の全域に形成されていることを特徴とする薄膜トランジスタパネル。
- 請求項１に記載の発明において、前記半導体薄膜下において前記ソース電極、前記ドレイン電極および前記２つのオーミックコンタクト層を含む前記絶縁基板上に、前記ゲート電極に対応する部分に開口部を有し、且つ、前記半導体薄膜のコンタクトホールに対応する部分にコンタクトホールを有する下層絶縁膜が設けられ、前記画素電極は前記オーバーコート膜、前記ゲート絶縁膜、前記半導体薄膜および前記下層絶縁膜に設けられたコンタクトホールを介して前記ソース電極に接続されていることを特徴とする薄膜トランジスタパネル。
- 請求項２に記載の発明において、前記ゲート絶縁膜、前記オーバーコート膜および前記下層絶縁膜は同一の材料によって形成されていることを特徴とする薄膜トランジスタパネル。
- 請求項１または２に記載の発明において、前記半導体薄膜は酸化亜鉛からなることを特徴とする薄膜トランジスタパネル。
- 請求項１または２に記載の発明において、前記オーミックコンタクト層はＩＴＯからなることを特徴とする薄膜トランジスタパネル。
- 絶縁基板上にソース電極およびドレイン電極を相対向して形成する工程と、
前記ソース電極および前記ドレイン電極上に２つのオーミックコンタクト層を形成する工程と、
前記ソース電極、前記ドレイン電極および前記２つのオーミックコンタクト層を含む前記絶縁基板上に半導体薄膜を形成する工程と、
前記半導体薄膜をパターン化せずに、前記半導体薄膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜をパターン化せずに、前記２つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極を含む前記ゲート絶縁膜上にオーバーコート膜を形成する工程と、
前記ソース電極に対応する部分における前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜にコンタクトホールを形成する工程と、
前記オーバーコート膜上に画素電極を前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜のコンタクトホールを介して前記ソース電極に接続させて形成する工程と、
を有することを特徴とする薄膜トランジスタパネルの製造方法。 - 絶縁基板上にソース電極およびドレイン電極を相対向して形成する工程と、
前記ソース電極および前記ドレイン電極上に２つのオーミックコンタクト層を形成する工程と、
前記ソース電極、前記ドレイン電極および前記２つのオーミックコンタクト層を含む前記絶縁基板上に、前記２つのオーミックコンタクト層の相対向する部分に対応する部分に開口部を有し、且つ、前記ソース電極に対応する部分にコンタクトホールを有する下層絶縁膜を形成する工程と、
前記下層絶縁膜の開口部内およびコンタクトホール内を含む前記下層絶縁膜上に半導体薄膜を形成する工程と、
前記半導体薄膜をパターン化せずに、前記半導体薄膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜をパターン化せずに、前記２つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極を含む前記ゲート絶縁膜上にオーバーコート膜を形成する工程と、
前記ソース電極に対応する部分における前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜にコンタクトホールを形成する工程と、
前記オーバーコート膜上に画素電極を前記オーバーコート膜、前記ゲート絶縁膜、前記半導体薄膜および前記下層絶縁膜のコンタクトホールを介して前記ソース電極に接続させて形成する工程と、
を有することを特徴とする薄膜トランジスタパネルの製造方法。 - 請求項７に記載の発明において、前記下層絶縁膜、前記ゲート絶縁膜および前記オーバーコート膜は同一の材料によって形成することを特徴とする薄膜トランジスタパネルの製造方法。
- 請求項６または７に記載の発明において、前記半導体薄膜は酸化亜鉛によって形成することを特徴とする薄膜トランジスタパネルの製造方法。
- 請求項６または７に記載の発明において、前記オーミックコンタクト層はＩＴＯによって形成することを特徴とする薄膜トランジスタパネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006319909A JP5413549B2 (ja) | 2006-11-28 | 2006-11-28 | 薄膜トランジスタパネルおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006319909A JP5413549B2 (ja) | 2006-11-28 | 2006-11-28 | 薄膜トランジスタパネルおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008135520A JP2008135520A (ja) | 2008-06-12 |
| JP5413549B2 true JP5413549B2 (ja) | 2014-02-12 |
Family
ID=39560171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006319909A Expired - Fee Related JP5413549B2 (ja) | 2006-11-28 | 2006-11-28 | 薄膜トランジスタパネルおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5413549B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| TWI476921B (zh) | 2008-07-31 | 2015-03-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| JP5480554B2 (ja) * | 2008-08-08 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5533050B2 (ja) * | 2009-04-23 | 2014-06-25 | セイコーエプソン株式会社 | 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器 |
| KR102088281B1 (ko) * | 2010-01-22 | 2020-03-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US8436403B2 (en) * | 2010-02-05 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistor provided with sidewall and electronic appliance |
| WO2011096275A1 (en) * | 2010-02-05 | 2011-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2011158704A1 (en) * | 2010-06-18 | 2011-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR102492593B1 (ko) | 2011-06-08 | 2023-01-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법 |
| WO2013042696A1 (en) * | 2011-09-23 | 2013-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6345544B2 (ja) * | 2013-09-05 | 2018-06-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2805888B2 (ja) * | 1989-09-14 | 1998-09-30 | セイコーエプソン株式会社 | 薄膜トランジスタ |
| JPH03297172A (ja) * | 1990-04-17 | 1991-12-27 | Nec Corp | 薄膜トランジスタ及びその製造方法 |
| JP4360519B2 (ja) * | 2002-07-18 | 2009-11-11 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| KR100730127B1 (ko) * | 2005-01-29 | 2007-06-19 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 구비한 평판 표시장치 |
| KR101133764B1 (ko) * | 2005-03-14 | 2012-04-09 | 삼성전자주식회사 | 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2006269469A (ja) * | 2005-03-22 | 2006-10-05 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP5369367B2 (ja) * | 2006-03-28 | 2013-12-18 | 凸版印刷株式会社 | 薄膜トランジスタおよびその製造方法 |
-
2006
- 2006-11-28 JP JP2006319909A patent/JP5413549B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008135520A (ja) | 2008-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5413549B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| EP1889298B1 (en) | Manufacturing method for hin film transistor having channel comprising zinc oxide | |
| JP5333160B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US7385224B2 (en) | Thin film transistor having an etching protection film and manufacturing method thereof | |
| JP5309547B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| WO2019114834A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| US10396209B2 (en) | Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them | |
| JP5332091B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20140083136A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP4569295B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4458048B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP5228298B2 (ja) | 半導体薄膜の加工方法及び半導体装置の製造方法 | |
| JP2006269469A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP5228295B2 (ja) | 半導体装置の製造方法 | |
| KR20160084923A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN115332273B (zh) | 阵列基板、阵列基板的制作方法及显示面板 | |
| KR20030023331A (ko) | 유기 ｅｌ 소자 제조방법 | |
| KR101255937B1 (ko) | 표시장치용 비아홀 형성 방법 및 비아홀을 갖는 표시장치 | |
| US20240047538A1 (en) | Thin film transistor and manufacturing method thereof | |
| US11798959B2 (en) | Manufacturing method of array substrate | |
| CN110473826B (zh) | 半导体结构的制造方法 | |
| KR101799068B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20020017740A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR20070046389A (ko) | 반도체 소자의 배선 및 그 형성방법 | |
| KR20070119238A (ko) | 반도체 소자의 금속배선 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080515 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131029 |
|
| LAPS | Cancellation because of no payment of annual fees |