[go: up one dir, main page]

JP5407474B2 - 半導体素子基板の製造方法 - Google Patents

半導体素子基板の製造方法 Download PDF

Info

Publication number
JP5407474B2
JP5407474B2 JP2009075139A JP2009075139A JP5407474B2 JP 5407474 B2 JP5407474 B2 JP 5407474B2 JP 2009075139 A JP2009075139 A JP 2009075139A JP 2009075139 A JP2009075139 A JP 2009075139A JP 5407474 B2 JP5407474 B2 JP 5407474B2
Authority
JP
Japan
Prior art keywords
semiconductor element
metal plate
connection terminal
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009075139A
Other languages
English (en)
Other versions
JP2010232216A (ja
Inventor
順子 戸田
進 馬庭
健人 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009075139A priority Critical patent/JP5407474B2/ja
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to KR1020117023494A priority patent/KR101640625B1/ko
Priority to PCT/JP2010/001609 priority patent/WO2010109788A1/ja
Priority to CN201080012985XA priority patent/CN102362345B/zh
Priority to SG2011069358A priority patent/SG174557A1/en
Priority to TW99108277A priority patent/TWI421910B/zh
Publication of JP2010232216A publication Critical patent/JP2010232216A/ja
Priority to US13/242,099 priority patent/US8319322B2/en
Priority to US13/665,350 priority patent/US8535979B2/en
Application granted granted Critical
Publication of JP5407474B2 publication Critical patent/JP5407474B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体素子の実装に好適な半導体パッケージ基板の技術に関係しており、特に、半導体素子基板の製造方法に関する。
ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に代表されるリードフレームを用いた半導体パッケージでは、プリント配線基板との接続のためのアウターリードは、半導体パッケージの側面に配置されている。リードフレームは、金属板の両面に所望のフォトレジストパターンを形成し、両面からエッチングすることにより、半導体素子搭載部と半導体素子電極との接続部であるインナーリード、アウターリード及びこれらを固定している外枠部を得ることができる。
また、リードフレームは、エッチング工法以外に、プレスによる打ち抜き加工によっても得ることができる。半導体パッケージの組立工程としては、半導体素子搭載部に半導体素子をダイボンディングしたのち、金ワイヤー等を用いて半導体素子の電極とインナーリードを電気的に接続する。その後、インナーリード部を含む半導体素子の近傍が樹脂封止され、外枠部が断裁され、必要に応じてアウターリードに曲げ加工が施される。
このように、側面に設置されたアウターリードは、微細化の加工能力からみて、３０ｍｍ角程度のパッケージサイズで２００から３００ピンが限界とされている。
近年、半導体素子の電極数が増加するにつれて、アウターリードを側面に有するリードフレームタイプの半導体パッケージでは、端子数が対応しきれなくなり、一部、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒａｙ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒａｙ）タイプ等プリント配線基板との外部接続端子がパッケージ基板底面でアレイ状に配置された半導体パッケージへ置き換わってきている。これらに用いられている基板は、両面が銅貼りであるガラスエポキシ基板にドリルで穴を開け、穴内をめっきで導通をとり、一方の面は半導体素子の電極と接続するための端子を、他方の面ではアレイ状に並べた外部接続端子を形成するのが一般的である。
しかしながら、これらの基板の製造は、工程が複雑になり、コスト高になるとともに、基板内の配線接続にめっきが使用されているため、リードフレームタイプのパッケージに比べ、信頼性が劣るという問題がある。
このため、リードフレームを両面からエッチングするという工程を利用して、リードフレームを用いたＢＧＡタイプの半導体パッケージ構造が開示されている（例えば、特許文献１参照）。
これは、表裏のフォトレジストのパターンを変えて、同時にエッチングするか、又は、片側をエッチングした後、エッチング面表層に電着ポリイミド樹脂層を形成した後、又は、プリモールド樹脂を塗布した後、他方の面からエッチングを加えることにより、一方の面には半導体素子電極の接続端子を形成し、他方の面にはアレイ状に外部接続端子を形成するものである。
図１１及び図１２に従来の半導体素子基板を示す。図１１及び図１２に示すように、ＢＧＡタイプのリードフレームでは、外部接続端子１１１の数が増加すると、半導体素子電極の接続端子１１９側の配線１１０長が長くなる。この配線１１０は、金属板をハーフエッチングして作製するもので、その幅も厚さも小さく、エッチング以降の工程で折れや曲がりが発生して収率は非常に悪くなるという問題があった。
特許文献１では、まず、外部接続端子１１１の側のみハーフエッチングを行い、エッチング面に電着ポリイミド層を形成した後、半導体素子電極接続端子１１９の側をエッチングで形成することを開示している。これにより、微細な配線１１０は、薄膜ではあるがポリイミド樹脂層１１６で担持され、リードフレーム作製時の配線の折れや曲がりは回避される。
しかしながら、本構造の半導体素子基板に半導体素子を搭載し、ワイヤーボンディングにより半導体素子電極と接続端子１１９を接続する際、接続端子１１９の下部は中空になっているため、ワイヤー接続の力がかからず、接続不良が発生し、組み立て収率を著しく落とすという問題があった。
特許文献１では、電着ポリイミド層に代わりプリモールド樹脂を充填することにより、ボンディング不良の問題をある程度回避させることができると推定される。しかし、凹部に充填されたプリモールド樹脂が硬化する際に、樹脂が収縮し、樹脂と外枠部の密着力が樹脂の収縮力に負けてしまうことにより、剥離がおきてしまうという問題が発生した。
特許第３６４２９１１号公報
本発明の目的は、半導体素子の電極数の増加に対応し、信頼性が高く、作製及び半導体パッケージ組み立てを安定に行うことができる半導体素子基板の製造方法を提供することにある。
請求項１の発明に係る半導体素子基板の製造方法は、金属板の厚さ方向の一方に位置する第１の面に、半導体素子搭載部と、半導体素子電極が接続される接続端子と、該接続端子から前記第１の面に沿って延在する配線と、前記半導体素子搭載部、前記接続端子および前記配線の周囲を囲むように延在する外枠部の四隅が前記外枠部の周囲を囲むように延在する金属片につながるように前記金属板を前記厚さ方向に貫通するスリットとを形成するための第１のフォトレジストパターンを形成する工程と、前記金属板の厚さ方向の他方に位置する第２の面に、前記接続端子に接続される外部接続端子と、前記スリットとを形成するための第２のフォトレジストパターンを形成する工程と、前記第２の面をエッチングして、前記外部接続端子を形成すると共に、前記第２の面に開口し、かつ、その底面の一部が前記配線の部分に対向する複数の凹部を形成する工程と、前記複数の凹部を保護した状態で前記第２の面をエッチングして前記スリットを形成する工程と、前記スリットと、前記複数の凹部を除く前記第２の面の部分とに樹脂が入り込まないように前記複数の凹部に樹脂を注入し加熱硬化させて前記第２の面と面一となる樹脂層を形成する工程と、前記第１の面をエッチングして、前記半導体素子搭載部と、前記接続端子と、前記配線とを形成する工程と、を具備することを特徴とする。
本発明によれば、プリント配線基板と接続するための外部接続端子を半導体素子基板の裏面全面にアレイ状に配置することが可能であり、半導体素子の多端子化に対応できる。また、本発明によれば、リードフレームをベースにした基板であり、めっき配線を使用しないため、熱応力に対する信頼性を確保することができる。さらに、本発明によれば、本基板作製時において、配線の折れや曲がり等の不良が発生せず、半導体パッケージ組み立て工程であるワイヤーボンディング時において、スリットが設けられていることによって、プリモールド樹脂が凹部に充填された後、硬化する際に発生するプリモールド樹脂の応力が緩和されることにより、プリモールド樹脂が金属板から剥離してしまうことを防ぐことが可能となる。
したがって、本発明によれば、半導体素子の電極数の増加に対応し、信頼性が高く、作製及び半導体パッケージ組み立てを安定に行うことができる。
本発明の実施の形態１に係る半導体素子基板の製造方法の工程を説明するための概略断面である。 本発明の実施の形態１に係る半導体素子基板の製造方法の他の工程を説明するための概略断面である。 本発明の実施の形態１に係る半導体素子基板の製造方法の他の工程を説明するための概略断面である。 本発明の実施の形態１に係る半導体素子基板の製造方法の他の工程を説明するための概略断面である。 本発明の実施の形態１に係る半導体素子基板の製造方法の他の工程を説明するための概略断面である。 本発明の実施の形態１に係る半導体素子基板の製造方法の他の工程を説明するための概略断面である。 本発明の実施の形態１に係る半導体素子基板の一部を示す一部切欠平面図である。 本発明の実施の形態１に係る半導体素子基板の他の部を示す一部切欠平面図である。 本発明の実施の形態２に係る半導体装置の製造方法の工程を説明するための略断面図である。 本発明の実施の形態２に係る半導体装置の製造方法の他の工程を説明するための略断面図である。 従来の半導体素子基板の製造方法の工程を説明するための略断面図である。 従来の半導体素子基板の製造方法の他の工程を説明するための略断面図である。
次に、本発明の実施の形態について、図面を参照して詳細に説明する。
（実施の形態１）
図１〜図６は、本発明の実施の形態１に係る半導体素子基板の製造方法の工程を説明するための概略断面である。
図１及び図２に示すように、リードフレームに用いられる金属板１の上下面に、フォトレジストの第１のフォトレジストパターン２ａ及び第２のフォトレジストパターン２ｂが形成される。図２に示すように、金属板１の上面の第１のフォトレジストパターン２ａは、半導体素子搭載部８、半導体素子電極との接続端子９、配線１０、外枠部５及び当該外枠部５に少なくとも当該外枠部５の四隅と金属片１７がつながるように金属板１の第２の面に貫通するスリット４を形成するためのものである（図６参照）。
金属板１の上面の第２のフォトレジストパターン２ｂは、金属板１の第２の面に外部接続端子１１、外枠部５及び当該外枠部５に少なくとも当該外枠部５の四隅と金属片１７がつながるように金属板１の上面に貫通するスリット４を形成するためのものである（図６参照）。
金属板１としては、リードフレームとしてのエッチング加工性、機械的強度、熱伝導性、膨張係数等を有していればいずれの材料を用いて良いが、４２合金に代表される鉄−ニッケル系合金や、機械的強度を向上させるために各種金属元素を添加した銅系合金等が良く用いられる。
次に、塩化第二鉄液等の金属板１を溶解するエッチング液を用いて金属板１は下面からエッチングが行なわれ、凹部３が形成される（図３参照）。凹部３の深さは、金属板１の残存部が最終的に配線になるため、第２回目の上面側からのエッチング時に微細の配線が形成できるように約１０μｍから５０μｍまでの厚さが残されることが好ましい。
次に、凹部３が貫通しないように、カバーフィルムで覆ったあと、エッチングが再度行われることによって、外枠部５にスリット４が形成される（図３参照）。この外枠部５にスリット４が形成されることにより、外枠部５に少なくとも当該外枠部５の四隅と当該外枠部５の金属片１７とを連結する連結片１８が形成される。
次に、エッチング加工された金属板１の上下面を逆にして、金属板１の上面に液状のプリモールド樹脂からなる樹脂層６がスリット４に入らないように注入される（図４参照）。
外枠部５の周囲にスリット４が設けられることによって、凹部３に充填されたプリモールド樹脂からなる樹脂層６が硬化した際に発生する応力が緩和され、樹脂層６が金属板１から剥離することを防ぐことが可能となる。
さらに、金属板１の反対の面をエッチングして、半導体搭載部８、半導体素子電極の接続端子９、配線１０が形成されて半導体素子基板７が作製された（図５及び図６参照）。
図７は、本発明の実施の形態１に係る半導体素子基板の一部を示す一部切欠平面図である。図８は、本発明の実施の形態１に係る半導体素子基板の他の部を示す一部切欠平面図である。図７及び図８に示すように、外部接続端子１１をアレイ状に配置することができ、半導体素子の多ピン化に対応が可能となった。また、スリット４が形成されることにより、外枠部５の少なくとも四隅が連結片１８により金属片１７とつながっている状態になっている。
（実施の形態２）
次に、本発明の実施の形態２について、図面を参照して説明する。図９は、本発明の実施の形態２に係る半導体装置の製造方法の工程を説明するための略断面図である。図１０は、本発明の実施の形態２に係る半導体装置の製造方法の他の工程を説明するための略断面図である。本発明の実施の形態２においては、本発明の実施の形態１と同じ構成要素には同じ参照符号が付されて、その説明が省略される。
図９に示すように、半導体素子基板７の半導体素子搭載部８の上にダイアタッチ材１４により半導体素子１２が搭載され、半導体素子１２は金線１３で半導体素子電極の接続端子９と接続される。必要に応じて、半導体素子電極の接続端子９には、ニッケル−金めっき、錫めっき、銀めっき又はニッケル−パラジウム−金めっきが施される。ワイヤーボンディングを行う際、本リードフレーム型の半導体素子基板７がヒートブロックの上に載せられ、加熱しながら接合が行うが、半導体素子電極の接続端子９の下部に樹脂層６が面一で存在し、中空構造をとらないため、接合不良を起こさず組み立てることができる。
最後に、図１０に示すように、半導体素子基板７の側がトランスファーモルード又はポッティングにより封止され、ダイヤモンドブレード等で外枠部５を分離させて、小片化される。ＢＧＡタイプであれば、はんだボールを外部接続端子１１に搭載して、半導体素子基板７を用いた半導体装置（半導体パッケージ）が得られる。
（実施例１）
次に、本発明の実施例１について、図面を参照して詳細に説明する。本発明の実施例１は、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒａｙ）タイプの半導体素子基板を製造する例についてのものである。
製造したＬＧＡのパッケージは、サイズが１０ｍｍ角であり、パッケージの下面には１６８ピンのアレイ状の外部接続端子１１を持つものである。
まず、図１に示すように、幅が１５０ｍｍであり厚みが２００μｍの長尺帯状の銅合金製の金属板１（古河電工製、ＥＦＴＥＣ６４Ｔ）が用意された。次に、図２に示すように、この金属板１の両面に、ロールコーターでフォトレジスト（東京応化（株）製、ＯＦＰＲ４０００）が５μｍの厚さになるようにコーティングされた後、９０℃でプレベークが行われた。
次に、所望のパターンを有するフオトマスクを介して両面からパターン露光が行われ、その後１％炭酸ナトリウム水溶液で現像処理が行われた後に水洗及びポストベークを行い、図２に示すようにフォトレジストパターン２ａ、２ｂが得られた。
金属板１の上面（第１の面）の第１のフォトレジストパターン２ａは、半導体素子搭載部８、半導体素子電極との接続端子９、配線１０、外枠部５及び当該外枠部５の周囲に少なくとも当該外枠部５の四隅と金属片１７がつながるように金属いた１の第２の面に貫通するスリット４を形成するためのものである（図６参照）。
金属板１の下面（第２の面）の第２のフォトレジストパターン２ｂは、金属板１の第２の面に外部接続端子１１、外枠部５及び当該外枠部５の周囲に少なくとも当該外枠部５の四隅と金属片１７がつながるように金属板１の上面に貫通するスリット４を形成するためのものである（図６参照）。
次に、金属板１の第１の面側をバックシートで覆って保護した後（図示せず）、塩化第二鉄溶液を用いて金属板の第２の面より第１回目のエッチング処理が行われ、第２の面側のフォトレジストパターン２ｂから露出した金属板１の部位を厚さを３０μｍまで薄くして凹部３が形成された（図３参照））。塩化第二鉄溶液の比重は液温５０℃で１．３８、とした。
次に、凹部３が貫通しないように、カバーフィルムで保護した後（図示せず）、塩化第二鉄溶液を用いて、再びエッチング処理が行われ、第一の面まで貫通しているスリット４が形成された（図３参照）。塩化第二鉄溶液の比重は液温５０℃で１．３８とした。
次に、第２面をエッチングした金属板１を、３０°Ｃ、５０ｇ／Ｌの過硫酸アンモニウム水溶液に５分間浸漬して、第１回目のエッチングで形成されたエッチング面の表面が粗化された（図示せず）。さらに、金属板１が所定の水酸化ナトリウム水溶液系剥離液に浸漬され、第２面のフォトレジストが剥離された（図示せず）。
次に、第１回目のエッチングで形成された金属板１の第の面に、スリット４の部分に入り込まないように、液状の熱硬化性の樹脂（信越化学工業製ＳＭＣ−３７６ＫＦ１）が注入され、１８０°Ｃで３時間だけ本硬化が行われ、樹脂層６が形成された（図４参照）。熱硬化樹脂である樹脂層６の埋め込み性は良好で、ボイド等の不良は観察されなかった。外部接続端子１１、外枠部５のエッチングされなかった面上には、ほとんど熱硬化樹脂である樹脂層６が残存しなかったが、その表面洗浄を兼ねて、６０℃の過マンガン酸カリウムのアルカリ水溶液（４０ｇ／Ｌ過マンガン酸カリウム＋２０ｇ／Ｌ水酸化ナトリウム）に３分ほど浸漬処理が行われた。
次に、金属板１の第１の面側のバックシートを除去後、塩化第二鉄溶液により金属板１の第１の面側より第２回目のエッチング処理が施されフォトレジストパターン２ａから露出した金属板１の部位が溶解除去され、半導体素子搭載部８、半導体素子電極接続端子９、配線１０が形成された（図５参照)。外部接続端子１１は半導体素子電極接続端子９から延在している。なお図示していないが、金属板１の第２の面側に不要なエッチングが行われないように、第２回目のエッチング処理時には金属板１の第２の面側にバックシート等が貼り付けられるのが好ましい。
次に、金属板１の第１の面のフォトレジストパターン２ａの剥離が行われ、所望のリードフレーム型ＬＧＡ基板である半導体素子基板７が得られた（図６参照）。
次に、フォトレジストパターン２ａ、２ｂの剥離後、露出した金属板１の面に対し、電解ニッケル−金めっきが施された。ニッケルの厚さは５μｍであり、金の厚さは０．１μｍであった（図示せず）。
次に、リードフレーム型ＬＧＡ基板である半導体素子基板７にダイアタッチ材１４を用いて半導体素子１２が搭載され、１５０°Ｃで１時間だけダイアタッチ材を１４が硬化された。さらに、３０μｍ径の金線を用いて、半導体素子１２の電極と半導体素子電極の接続端子９がワイヤーボンディング接続された（図９参照）。ワイヤーボンディングの加熱温度は２００°Ｃで行われ、半導体素子電極の接続端子９の側のワイヤーのプル強度を測定したところ、９ｇ以上あり、良好な接続が得られた。
その後、図１０に示すように、半導体素子１２、半導体素子電極の接続端子９を含むエリアがトランスファーモールド１５により封止され、小片に断裁して半導体素子基板７を用いた半導体装置（半導体パッケージ）が得られた。
本発明は、製造時の不良及び半導体パッケージ組立時の不良を低減し、熱応力に対する信頼性を高めたリードフレーム型基板を得ることが可能となり、特にリードフレームタイプの半導体パッケージでは対応できない多ピンパッケージ基板に適用される。
１ 金属板
２ａ、２ｂ フォトレジストパターン
３ 凹部
４ スリット
５ 外枠部
６ 樹脂層
７ 半導体素子基板
８ 半導体素子搭載部
９ 半導体素子電極接続端子
１０ 配線
１１ 外部接続端子
１２ 半導体素子
１３ 金線
１４ ダイアタッチ材
１５ トランスファーモールド樹脂
１６ 電着ポリイミド層
１７ 金属片

Claims (1)

  1. 金属板の厚さ方向の一方に位置する第１の面に、半導体素子搭載部と、半導体素子電極が接続される接続端子と、該接続端子から前記第１の面に沿って延在する配線と、前記半導体素子搭載部、前記接続端子および前記配線の周囲を囲むように延在する外枠部の四隅が前記外枠部の周囲を囲むように延在する金属片につながるように前記金属板を前記厚さ方向に貫通するスリットとを形成するための第１のフォトレジストパターンを形成する工程と、
    前記金属板の厚さ方向の他方に位置する第２の面に、前記接続端子に接続される外部接続端子と、前記スリットとを形成するための第２のフォトレジストパターンを形成する工程と、
    前記第２の面をエッチングして、前記外部接続端子を形成すると共に、前記第２の面に開口し、かつ、その底面の一部が前記配線の部分に対向する複数の凹部を形成する工程と、
    前記複数の凹部を保護した状態で前記第２の面をエッチングして前記スリットを形成する工程と、
    前記スリットと、前記複数の凹部を除く前記第２の面の部分とに樹脂が入り込まないように前記複数の凹部に樹脂を注入し加熱硬化させて前記第２の面と面一となる樹脂層を形成する工程と、
    前記第１の面をエッチングして、前記半導体素子搭載部と、前記接続端子と、前記配線とを形成する工程と、
    を具備することを特徴とする半導体素子基板の製造方法。
JP2009075139A 2009-03-25 2009-03-25 半導体素子基板の製造方法 Expired - Fee Related JP5407474B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2009075139A JP5407474B2 (ja) 2009-03-25 2009-03-25 半導体素子基板の製造方法
PCT/JP2010/001609 WO2010109788A1 (ja) 2009-03-25 2010-03-08 半導体素子基板、その製造方法及び半導体装置
CN201080012985XA CN102362345B (zh) 2009-03-25 2010-03-08 半导体元件基板及其制造方法、半导体器件
SG2011069358A SG174557A1 (en) 2009-03-25 2010-03-08 Substrate for semiconductor element, method for manufacturing substrate for semiconductor element, and semiconductor device
KR1020117023494A KR101640625B1 (ko) 2009-03-25 2010-03-08 반도체 소자 기판, 그 제조 방법 및 반도체 장치
TW99108277A TWI421910B (zh) 2009-03-25 2010-03-22 半導體元件基板、其製造方法及半導體裝置
US13/242,099 US8319322B2 (en) 2009-03-25 2011-09-23 Substrate for semiconductor element, method for manufacturing substrate for semiconductor element, and semiconductor device
US13/665,350 US8535979B2 (en) 2009-03-25 2012-10-31 Method for manufacturing substrate for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009075139A JP5407474B2 (ja) 2009-03-25 2009-03-25 半導体素子基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010232216A JP2010232216A (ja) 2010-10-14
JP5407474B2 true JP5407474B2 (ja) 2014-02-05

Family

ID=42780487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009075139A Expired - Fee Related JP5407474B2 (ja) 2009-03-25 2009-03-25 半導体素子基板の製造方法

Country Status (7)

Country Link
US (2) US8319322B2 (ja)
JP (1) JP5407474B2 (ja)
KR (1) KR101640625B1 (ja)
CN (1) CN102362345B (ja)
SG (1) SG174557A1 (ja)
TW (1) TWI421910B (ja)
WO (1) WO2010109788A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478509B1 (ko) 2013-06-27 2015-01-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 원 레이어 기판 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8404524B2 (en) * 2010-09-16 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with paddle molding and method of manufacture thereof
CN102324413B (zh) * 2011-09-13 2013-03-06 江苏长电科技股份有限公司 有基岛预填塑封料先刻后镀引线框结构及其生产方法
CN103413766B (zh) * 2013-08-06 2016-08-10 江阴芯智联电子科技有限公司 先蚀后封芯片正装三维系统级金属线路板结构及工艺方法
CN103400771B (zh) * 2013-08-06 2016-06-29 江阴芯智联电子科技有限公司 先蚀后封芯片倒装三维系统级金属线路板结构及工艺方法
CN103456645B (zh) * 2013-08-06 2016-06-01 江阴芯智联电子科技有限公司 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
CN104766832B (zh) * 2014-01-03 2020-07-14 海成帝爱斯株式会社 制造半导体封装基板的方法及用其制造的半导体封装基板
KR102111730B1 (ko) * 2014-01-03 2020-05-15 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR102130757B1 (ko) * 2014-01-03 2020-07-08 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR101686349B1 (ko) * 2015-10-19 2016-12-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법
JP6537144B2 (ja) * 2016-03-16 2019-07-03 大口マテリアル株式会社 多列型リードフレーム及びその製造方法
US9595455B1 (en) * 2016-06-09 2017-03-14 Nxp B.V. Integrated circuit module with filled contact gaps
CN106409696A (zh) * 2016-10-24 2017-02-15 上海凯虹科技电子有限公司 封装方法及封装体
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
JP7113461B2 (ja) * 2020-08-28 2022-08-05 株式会社バンダイ 金属シートの製造方法及び金属シート

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273250A (ja) * 1994-03-31 1995-10-20 Hitachi Ltd 半導体装置
JPH09307043A (ja) * 1996-05-10 1997-11-28 Dainippon Printing Co Ltd リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
JP3612155B2 (ja) * 1996-11-20 2005-01-19 株式会社日立製作所 半導体装置および半導体装置用のリードフレーム
JP3642911B2 (ja) * 1997-02-05 2005-04-27 大日本印刷株式会社 リードフレーム部材とその製造方法
JP4547086B2 (ja) * 2000-12-25 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20040080025A1 (en) * 2002-09-17 2004-04-29 Shinko Electric Industries Co., Ltd. Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
TWI241000B (en) * 2003-01-21 2005-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabricating method thereof
KR101298225B1 (ko) * 2005-06-30 2013-08-27 페어차일드 세미컨덕터 코포레이션 반도체 다이 패키지 및 그의 제조 방법
US8063470B1 (en) * 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478509B1 (ko) 2013-06-27 2015-01-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 원 레이어 기판 제조 방법

Also Published As

Publication number Publication date
SG174557A1 (en) 2011-10-28
TWI421910B (zh) 2014-01-01
JP2010232216A (ja) 2010-10-14
WO2010109788A1 (ja) 2010-09-30
KR101640625B1 (ko) 2016-07-18
TW201044441A (en) 2010-12-16
US8319322B2 (en) 2012-11-27
KR20110130458A (ko) 2011-12-05
CN102362345A (zh) 2012-02-22
US8535979B2 (en) 2013-09-17
US20120018867A1 (en) 2012-01-26
CN102362345B (zh) 2013-12-25
US20130112652A1 (en) 2013-05-09

Similar Documents

Publication Publication Date Title
JP5407474B2 (ja) 半導体素子基板の製造方法
JP5532570B2 (ja) リードフレーム型基板とその製造方法ならびに半導体装置
JP5493323B2 (ja) リードフレーム型基板の製造方法
JP5549066B2 (ja) リードフレーム型基板とその製造方法、及び半導体装置
JP6681165B2 (ja) 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
JP7634506B2 (ja) 半導体装置用基板、および半導体装置
JP6806436B2 (ja) 半導体装置用基板とその製造方法、および半導体装置
JP7412376B2 (ja) 半導体装置用基板
JP7339231B2 (ja) 半導体装置用基板、半導体装置
JP2023060010A (ja) 半導体装置用基板及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

R150 Certificate of patent or registration of utility model

Ref document number: 5407474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees