JP5397065B2

JP5397065B2 - Operational amplifier evaluation circuit and evaluation method

Info

Publication number: JP5397065B2
Application number: JP2009173283A
Authority: JP
Inventors: 健二瀬戸; 周平河内
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2009-07-24
Filing date: 2009-07-24
Publication date: 2014-01-22
Anticipated expiration: 2029-07-24
Also published as: JP2011027535A

Description

本発明は、演算増幅器の特性評価に用いられる演算増幅器評価回路及び評価方法に関する。 The present invention relates to an operational amplifier evaluation circuit and an evaluation method used for characteristic evaluation of an operational amplifier.

演算増幅器は、アナログ信号を直接用いた演算処理回路を形成する際に広く用いられている。そのような演算処理回路では、外部からの雑音信号による影響を受けるだけでなく、構成する回路の特性の影響を受け、演算結果に影響が出ることがある。
演算増幅器の性能を定める特性評価項目には、入力オフセット電圧、入力オフセット電流をはじめ様々な特性評価項目が規定される。これらの特性評価項目の中で、演算増幅器を比較回路に用いたり、増幅回路として用いたりする場合に、演算処理結果において偏差として影響を与えるオフセット特性がある。入力オフセット電圧は、対称に形成される入力段の差動対回路のバランスが崩れることにより生じる。 An operational amplifier is widely used when forming an arithmetic processing circuit using an analog signal directly. Such an arithmetic processing circuit is not only influenced by an external noise signal but also affected by the characteristics of the circuit to be configured, which may affect the calculation result.
Various characteristic evaluation items including an input offset voltage and an input offset current are defined as characteristic evaluation items that determine the performance of the operational amplifier. Among these characteristic evaluation items, there is an offset characteristic that affects a calculation process result as a deviation when an operational amplifier is used as a comparison circuit or an amplifier circuit. The input offset voltage is generated when the balance of the differential pair circuit of the input stage formed symmetrically is lost.

対称に形成される差動対回路のバランスを崩す要因には、差動対回路を形成するトランジスタ単体の特性のバラツキがある。このトランジスタ単体の特性のバラツキは、トランジスタを形成する際の誤差などにより生じる。また、差動対回路のバランスは、トランジスタの温度によっても影響される。そのため、常温下の試験だけでは温度特性を評価できないことから、温度サイクルを設定して測定される温度特性試験の１項目として評価される（例えば、特許文献１参照）。 A factor that causes the balance of the differential pair circuit formed symmetrically is a variation in characteristics of a single transistor forming the differential pair circuit. This variation in characteristics of a single transistor occurs due to an error in forming the transistor. The balance of the differential pair circuit is also affected by the temperature of the transistor. Therefore, since the temperature characteristic cannot be evaluated only by a test at room temperature, it is evaluated as one item of a temperature characteristic test measured by setting a temperature cycle (see, for example, Patent Document 1).

特開昭６０−２３３５７１号公報JP 60-233571 A

ところで、特許文献１などによる従来方式による評価回路では、差動対回路と電力増幅回路などを組み合わせた演算増幅器の特性を評価することができる。単独の演算増幅器に対しての恒温層を使った温度特性試験の代わりに、評価環境で検出されるオフセット電圧の温度ドリフト特性を評価するための構成が示される。演算増幅器を形成する半導体素子の温度は、演算増幅器の負荷電流を制御して発生させた自己発熱を利用して上昇させている。
しかしながら、示された構成では、差動対回路を形成するトランジスタ単体のバラツキによって生じるオフセット電圧であるランダムオフセットと、差動対回路と組み合わされる他の回路により生じるオフセット電圧であるシステマティクオフセットとを分離して評価することができない（図６参照）。そのため、差動対回路を形成するトランジスタ単体のバラツキの影響を正しく評価することができないという問題がある。 By the way, in the conventional evaluation circuit according to Patent Document 1 or the like, it is possible to evaluate the characteristics of an operational amplifier combining a differential pair circuit and a power amplifier circuit. Instead of a temperature characteristic test using a thermostatic layer for a single operational amplifier, a configuration for evaluating the temperature drift characteristic of the offset voltage detected in the evaluation environment is shown. The temperature of the semiconductor element forming the operational amplifier is increased by utilizing self-heating generated by controlling the load current of the operational amplifier.
However, in the configuration shown, a random offset, which is an offset voltage caused by variations in the transistors forming the differential pair circuit, and a systematic offset, which is an offset voltage caused by another circuit combined with the differential pair circuit, are included. It cannot be evaluated separately (see FIG. 6). For this reason, there is a problem that the influence of the variation of a single transistor forming the differential pair circuit cannot be correctly evaluated.

本発明は、上記問題を解決すべくなされたもので、その目的は、演算増幅器を形成するトランジスタの特性のバラツキによるオフセットであるランダムオフセットを評価する演算増幅器評価回路及び評価方法を提供することにある。 The present invention has been made to solve the above problems, and an object of the present invention is to provide an operational amplifier evaluation circuit and an evaluation method for evaluating a random offset, which is an offset due to variations in characteristics of transistors forming the operational amplifier. is there.

上記問題を解決するために、本発明は、共通に接続される端子に定電流源が接続され、第１及び第２入力端子に入力される信号の電位差を検出する差動対回路部と、前記差動対回路部の出力端子に負荷としてそれぞれ接続され、前記差動対回路部に平衡化された電流をそれぞれ供給するカレントミラー回路部と、前記差動対回路部の一方の出力電圧に基づいて出力を行う出力部と、前記出力部の出力電圧を前記第１入力端子に帰還して負帰還路を形成する帰還回路部と、を備え、バッファー回路を形成する演算増幅器と、
前記差動対回路部の出力電圧が一致するように前記差動対回路部の第２入力端子への入力電圧を設定してシステムオフセットを除去しランダムオフセット評価時の基準電圧とする動作点設定部と、前記入力電圧と前記出力部の出力電圧との電位差に基づいて前記演算増幅器の特性差を検出する検出部と、を備えることを特徴とする演算増幅器評価回路である。 In order to solve the above problems, the present invention provides a differential pair circuit unit in which a constant current source is connected to a commonly connected terminal and detects a potential difference between signals input to the first and second input terminals, which is connected to the output terminal of the differential pair circuit as a load, and the differential pair circuit, respectively for supplying a current mirror circuit portion equilibrated current unit, one of the output electric of the differential pair circuit unit comprising an output unit for performing an output based on the pressure, and a feedback circuit portion for forming a negative feedback path feeds back the output voltage of the output unit to the first input terminal to form a buffer circuit operational amplifier When,
Setting the input voltage to the second input terminal of the differential pair circuit section so that the output voltages of the differential pair circuit section match to remove the system offset and set the operating point as a reference voltage for random offset evaluation An operational amplifier evaluation circuit comprising: a detection unit configured to detect a characteristic difference of the operational amplifier based on a potential difference between the input voltage and the output voltage of the output unit.

また、本発明は、上記に記載の発明において、前記演算増幅器は、増幅する極性を反転させて前記第１及び第２入力端子の働きを入れ替える極性切り替え回路を備え、前記帰還路は、前記出力端子と前記第１及び第２入力端子とを選択的に接続する選択回路を備えることを特徴とする。 In addition, the present invention provides the operational amplifier according to the above-described invention, wherein the operational amplifier includes a polarity switching circuit that inverts the polarity to be amplified and switches the functions of the first and second input terminals, and the feedback path includes the output A selection circuit for selectively connecting a terminal and the first and second input terminals is provided.

また、本発明は、上記に記載の発明において、前記検出部は、前記入力電圧と前記出力部の出力電圧との電位差に応じて設定される増幅率を選択する増幅部を備えることを特徴とする。 In the invention described above, the detection unit may include an amplification unit that selects an amplification factor set according to a potential difference between the input voltage and the output voltage of the output unit. To do.

また、本発明は、上記に記載の発明において、前記演算増幅器は、前記第１及び第２入力端子を反転入力端子及び非反転入力端子とする第１の状態と、前記第１及び第２入力端子を非反転入力端子及び反転入力端子とする第２の状態とを切り換え、前記検出部は、前記第１の状態及び第２の状態において検出した検出電圧を出力することを特徴とする。 In the invention described above, the operational amplifier includes a first state in which the first and second input terminals are an inverting input terminal and a non-inverting input terminal, and the first and second inputs. Switching between a second state where the terminal is a non-inverting input terminal and an inverting input terminal is performed, and the detection unit outputs a detection voltage detected in the first state and the second state.

また、本発明は、上記に記載の発明において、前記動作点設定部は、前記差動対回路部の出力電圧の電位が等しくなるように、前記入力電圧を設定することを特徴とする。 Further, the present invention is characterized in that, in the invention described above, the operating point setting unit sets the input voltage so that the potentials of the output voltages of the differential pair circuit unit are equal.

また、本発明は、共通に接続される端子に定電流源が接続され、第１及び第２入力端子に入力される信号の電位差を検出する差動対回路部と、前記差動対回路部の出力端子に負荷としてそれぞれ接続され、前記差動対回路部に平衡された電流をそれぞれ供給するカレントミラー回路部と、前記差動対回路部の一方の出力電圧に基づいて出力を行う出力部と、前記出力部の出力電圧を前記第１入力端子に帰還して負帰還路を形成する帰還回路部と、を備える演算増幅器によってバッファー回路を形成する工程と、前記差動対回路部の出力電圧が一致するように前記差動対回路部の第２入力端子への入力電圧を設定してシステムオフセットを除去しランダムオフセット評価時の基準電圧とする動作点設定工程と、前記入力電圧と前記出力部の出力電圧との電位差に基づいて前記演算増幅器の特性差を検出する検出工程と、前記第１及び第２入力端子を反転入力端子及び非反転入力端子として検出される第１検出電圧を出力する状態と、前記第１及び第２入力端子を非反転入力端子及び反転入力端子として検出される第２検出電圧を出力する状態とを切り換え、該第１検出電圧と第２検出電圧の差に基づいてオフセット電圧を算出する工程と、を備えることを特徴とする演算増幅器評価方法である。
The present invention also provides a differential pair circuit unit that detects a potential difference between signals that are input to the first and second input terminals by connecting a constant current source to a commonly connected terminal, and the differential pair circuit unit. are respectively connected to the output terminal as a load, performs output based on the current that is balanced in the differential pair circuit and a current mirror circuit for supplying each one of the output voltage of the differential pair circuit unit an output unit, a step of forming a buffer circuit by the operational amplifier with a feedback circuit portion, the forming a negative feedback path feeds back the output voltage of the output unit to the first input terminal, said differential pair An operating point setting step of setting the input voltage to the second input terminal of the differential pair circuit unit so that the output voltages of the circuit unit match to remove the system offset and use as a reference voltage at the time of random offset evaluation ; Input voltage and output of the output section A detection step of detecting the characteristic difference of the operational amplifier based on a potential difference between the pressure, the state of outputting a first detection voltage detected the first and second input terminals as an inverting input terminal and non-inverting input terminal When switching between a state for outputting a second detection voltage detected the first and second input terminals as a non-inverting input terminal and inverting input terminal, based on the difference between the first detection voltage and second detection voltage And calculating an offset voltage. An operational amplifier evaluation method comprising:

この本発明によれば、演算増幅器評価回路では、演算増幅器が、バッファー回路を形成する。
演算増幅器は、差動対回路部が共通に接続される端子に定電流源が接続され、第１及び第２入力端子に入力される信号の電位差を検出する。カレントミラー回路部は、差動対回路部の出力端子に負荷としてそれぞれ接続され、差動対回路部に平衡化された電流をそれぞれ供給する。出力部は、差動対回路部の一方の出力端子電圧に基づいて出力を行う。帰還回路部は、出力部の出力端子電圧を第１入力端子に帰還して負帰還路を形成する。動作点設定部は、差動対回路の出力電圧が一致するように差動対回路の第２入力端子への入力電圧を設定する。検出部は、入力電圧と前記出力部の出力電圧との電位差に基づいて前記演算増幅器の特性差を検出する。
これにより、演算増幅器の差動対回路部における動作点をシステムオフセットが、無くなるように入力電圧を設定することにより、差動対回路部におけるランダムオフセットを検出することが可能になる。 According to the present invention, in the operational amplifier evaluation circuit, the operational amplifier forms a buffer circuit.
In the operational amplifier, a constant current source is connected to a terminal to which a differential pair circuit unit is connected in common, and a potential difference between signals input to the first and second input terminals is detected. The current mirror circuit unit is connected as a load to the output terminal of the differential pair circuit unit, and supplies a balanced current to the differential pair circuit unit. The output unit performs output based on one output terminal voltage of the differential pair circuit unit. The feedback circuit unit feeds back the output terminal voltage of the output unit to the first input terminal to form a negative feedback path. The operating point setting unit sets the input voltage to the second input terminal of the differential pair circuit so that the output voltages of the differential pair circuit match. The detection unit detects a characteristic difference of the operational amplifier based on a potential difference between an input voltage and an output voltage of the output unit.
Thus, it is possible to detect a random offset in the differential pair circuit unit by setting the input voltage so that the system offset is eliminated from the operating point in the differential pair circuit unit of the operational amplifier.

本実施形態による演算増幅器評価回路を示す概略ブロック図である。It is a schematic block diagram which shows the operational amplifier evaluation circuit by this embodiment. 同実施形態における演算増幅器評価回路の構成を示すブロック図である。It is a block diagram which shows the structure of the operational amplifier evaluation circuit in the same embodiment. 同実施形態における増幅器の構成を示すブロック図である。It is a block diagram which shows the structure of the amplifier in the embodiment. 同実施形態における演算増幅器評価回路１０を用いて評価結果を示す。An evaluation result is shown using the operational amplifier evaluation circuit 10 in the same embodiment. 同実施形態におけるランダムオフセットのバラツキを評価する構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure which evaluates the variation of the random offset in the same embodiment. 従来の実施形態における増幅器の構成を示すブロック図である。It is a block diagram which shows the structure of the amplifier in conventional embodiment.

（第１実施形態）
以下、本発明の一実施形態による演算増幅器評価回路について説明する。
図１は、本実施形態による演算増幅器評価回路を示す概略ブロック図である。
この図に示される演算増幅器評価回路１０は、評価対象である演算増幅器１、並びに、演算増幅器１から出力される信号を増幅する増幅器２、及び、演算増幅器１の動作点を設定する動作点設定部３が示される。
演算増幅器評価回路１０における演算増幅器１は、出力信号を反転入力端子に帰還させたボルテージフォロアー（バッファー）回路として形成された演算増幅回路１００を用いて演算増幅器１の評価を行う。
増幅器２は、演算増幅器１の非反転入力端子の電圧（Ｖｉｎ）と反転入力端子（出力端子）の電圧（Ｖｏｕｔ）との電位差を検出し、設定された増幅率（ｇａｉｎ）で増幅する。
動作点設定部３は、演算増幅器１の内部信号を検出し、検出した内部信号の電位（Ｖｄ１とＶｄ２）が等しくなるように演算増幅器１の非反転入力への入力電圧（Ｖｉｎ）を制御する。 (First embodiment)
Hereinafter, an operational amplifier evaluation circuit according to an embodiment of the present invention will be described.
FIG. 1 is a schematic block diagram showing the operational amplifier evaluation circuit according to the present embodiment.
An operational amplifier evaluation circuit 10 shown in this figure includes an operational amplifier 1 to be evaluated, an amplifier 2 for amplifying a signal output from the operational amplifier 1, and an operating point setting for setting an operating point of the operational amplifier 1. Part 3 is shown.
The operational amplifier 1 in the operational amplifier evaluation circuit 10 evaluates the operational amplifier 1 using an operational amplifier circuit 100 formed as a voltage follower (buffer) circuit in which the output signal is fed back to the inverting input terminal.
The amplifier 2 detects a potential difference between the voltage (Vin) at the non-inverting input terminal of the operational amplifier 1 and the voltage (Vout) at the inverting input terminal (output terminal), and amplifies the voltage with a set gain (gain).
The operating point setting unit 3 detects the internal signal of the operational amplifier 1 and controls the input voltage (Vin) to the non-inverting input of the operational amplifier 1 so that the detected internal signal potentials (Vd1 and Vd2) are equal. .

図を参照し、演算増幅器１の構成例を示し、演算増幅器評価回路について説明する。
図２は、演算増幅器評価回路の構成を示すブロック図である。図１と同じ構成には同じ符号を付す。
この図に示される演算増幅器評価回路１０には、演算増幅器１、増幅器２及び動作点設定部３が示される。
演算増幅器評価回路１０における演算増幅器１は、演算増幅回路１の出力を反転入力に帰還する帰還回路１００Ｉにより演算増幅回路１００を形成する。
演算増幅器１は、差動対回路部１００Ｄ、カレントミラー回路部１００Ｃ、出力部１００Ｐ及び定電流源Ｉ１５の基本回路に加え、信号の切り替えを行うスイッチ部１００Ｓを備える。 A configuration example of the operational amplifier 1 will be described with reference to the drawings, and the operational amplifier evaluation circuit will be described.
FIG. 2 is a block diagram showing the configuration of the operational amplifier evaluation circuit. The same components as those in FIG.
The operational amplifier evaluation circuit 10 shown in this figure shows an operational amplifier 1, an amplifier 2, and an operating point setting unit 3.
The operational amplifier 1 in the operational amplifier evaluation circuit 10 forms the operational amplifier circuit 100 by a feedback circuit 100I that feeds back the output of the operational amplifier circuit 1 to the inverting input.
The operational amplifier 1 includes a switch unit 100S for switching signals in addition to the basic circuit of the differential pair circuit unit 100D, the current mirror circuit unit 100C, the output unit 100P, and the constant current source I15.

差動対回路部１００Ｄは、２つの入力端子（第１入力端子（Ｐ１）及び第２入力端子（Ｐ２））に入力される信号の電位差を検出する。
差動対回路部１００Ｄは、設計上等しい特性を示す２つのｎチャネル型電界効果トランジスタ（ＭＮ１０１とＭＮ１０２）から形成される。
差動対回路部１００ＤにおけるＭＮ１０１とＭＮ１０２は、それぞれのソースが共通に接続され、差動対回路部１００Ｄのテール電流を設定する定電流源Ｉ１５が接続される。 The differential pair circuit unit 100D detects a potential difference between signals input to two input terminals (a first input terminal (P1) and a second input terminal (P2)).
The differential pair circuit unit 100D is formed of two n-channel field effect transistors (MN101 and MN102) that exhibit the same design characteristics.
The sources of MN101 and MN102 in the differential pair circuit unit 100D are connected in common, and a constant current source I15 that sets the tail current of the differential pair circuit unit 100D is connected.

カレントミラー回路部１００Ｃは、差動対回路部１００Ｄのドレイン（出力端子）に能動ＭＯＳ負荷としてそれぞれ接続され、差動対回路部１００Ｄに平衡化された電流をそれぞれ供給する。カレントミラー回路部１００Ｃを形成するｐチャネル型電界効果トランジスタ（ＦＥＴ）ＭＰ１０３とＭＰ１０４は、ドレインが差動対回路部１００Ｄ及び端子Ｔａ１とＴａ２にそれぞれ接続され、ソースが電源ＶＤＤに接続され、ゲートは、互いに接続される。また、ＦＥＴＭＰ１０３とＭＰ１０４のドレインは、ゲートにスイッチＳ１ｃ又はＳ２ｃを介して接続される。
ＦＥＴＭＰ１０３とＭＰ１０４のゲートにドレインのいずれか一方から、スイッチＳ１ｃ又はＳ２ｃの切り替えにより電圧が印加される。
出力部１００Ｐは、差動対回路部１００Ｄの一方のドレイン（出力端子）電圧に基づいて出力を行う。出力部１００Ｐは、ＦＥＴＭＮ１０６と定電流源Ｉ１６を備える。ＦＥＴＭＮ１０６は、ソースが電源ＶＤＤに接続され、ドレインが定電流源Ｉ１６に接続され、ゲートがスイッチＳ１ｄ及びＳ２ｄを介して差動対回路部１００Ｄのドレインにそれぞれ接続される。
帰還回路部１００Ｉは、出力部１００Ｐの出力端子電圧を第１入力端子に帰還して負帰還路を形成し、演算増幅器１をボルテージフォロアー（バッファー）回路として機能させる。 The current mirror circuit unit 100C is connected as an active MOS load to the drain (output terminal) of the differential pair circuit unit 100D, and supplies a balanced current to the differential pair circuit unit 100D. In the p-channel field effect transistors (FETs) MP103 and MP104 forming the current mirror circuit unit 100C, the drain is connected to the differential pair circuit unit 100D and the terminals Ta1 and Ta2, respectively, the source is connected to the power supply VDD, and the gate is Are connected to each other. The drains of the FETs MP103 and MP104 are connected to the gates via the switch S1c or S2c.
A voltage is applied to the gates of the FETs MP103 and MP104 from either the drain by switching the switch S1c or S2c.
The output unit 100P performs output based on one drain (output terminal) voltage of the differential pair circuit unit 100D. The output unit 100P includes an FET MN106 and a constant current source I16. The FET MN106 has a source connected to the power supply VDD, a drain connected to the constant current source I16, and a gate connected to the drain of the differential pair circuit unit 100D via the switches S1d and S2d.
The feedback circuit unit 100I feeds back the output terminal voltage of the output unit 100P to the first input terminal to form a negative feedback path, and causes the operational amplifier 1 to function as a voltage follower (buffer) circuit.

また、スイッチ部１００Ｓは、設定により演算増幅器１における差動対の極性を反転することができる。その設定に応じて、以下の内部回路を切り換える。 The switch unit 100S can reverse the polarity of the differential pair in the operational amplifier 1 by setting. The following internal circuits are switched according to the setting.

１）差動対回路部１００Ｄにおける入力信号の切り替え（スイッチＳ１ａとＳ２ａ及びＳ１ｂとＳ２ｂ）。演算増幅回路１００の入力端子において、反転入力端子と非反転入力端子とが入れ替わる。この入力信号の切り替えにより、帰還回路部１００Ｉの接続も切り替わる。
２）カレントミラー回路部１００Ｃにおける基準電流を検出するＦＥＴの切り替え（スイッチＳ１ｃとＳ２ｃ）。
３）出力部１００Ｐへの入力の切り替え（スイッチＳ１ｄとＳ２ｄ）。出力部１００Ｐに入力する端子電圧は、上記カレントミラー回路部１００Ｃが電流の基準とする極と反対の極とする。 1) Input signal switching in the differential pair circuit unit 100D (switches S1a and S2a and S1b and S2b). At the input terminal of the operational amplifier circuit 100, the inverting input terminal and the non-inverting input terminal are switched. By switching the input signal, the connection of the feedback circuit unit 100I is also switched.
2) Switching of the FET for detecting the reference current in the current mirror circuit unit 100C (switches S1c and S2c).
3) Switching input to the output unit 100P (switches S1d and S2d). The terminal voltage input to the output unit 100P is set to a polarity opposite to the polarity that the current mirror circuit unit 100C uses as a current reference.

この図に示されるスイッチ部１００Ｓにおける各スイッチは、ＦＥＴのシンボルで示し、対となるスイッチのいずれか一方を導通させる。すなわち、スイッチＳ１ａ、Ｓ１ｂ、Ｓ１ｃ及びＳ１ｄを導通させ、スイッチＳ２ａ、Ｓ２ｂ、Ｓ２ｃ及びＳ２ｄを遮断すると、差動対回路のＦＥＴＭＮ１０１とＭＮ１０２のゲートは、それぞれ、演算増幅器１における非反転入力端子と反転入力端子になる。また、スイッチＳ１ａ、Ｓ１ｂ、Ｓ１ｃ及びＳ１ｄを遮断し、スイッチＳ２ａ、Ｓ２ｂ、Ｓ２ｃ及びＳ２ｄを導通させると、差動対回路のＦＥＴＭＮ１０１とＭＮ１０２のゲートは、それぞれ、演算増幅器１における反転入力端子と非反転入力端子になる。 Each switch in the switch unit 100S shown in this figure is indicated by a symbol of FET, and conducts one of the paired switches. That is, when the switches S1a, S1b, S1c and S1d are turned on and the switches S2a, S2b, S2c and S2d are cut off, the gates of the FETs MN101 and MN102 of the differential pair circuit are respectively connected to the non-inverting input terminal in the operational amplifier 1. Inverted input pin. When the switches S1a, S1b, S1c and S1d are cut off and the switches S2a, S2b, S2c and S2d are turned on, the gates of the FETs MN101 and MN102 of the differential pair circuit are respectively connected to the inverting input terminal of the operational amplifier 1. Non-inverting input pin.

動作点設定部３は、差動対回路部１００Ｄのドレイン（出力）電圧（Ｖｄ１とＶｄ２）が一致するように差動対回路部１００Ｄへの入力電圧を設定する。
増幅器２は、入力電圧（Ｖｉｎ）と出力部１００Ｐの出力電圧（Ｖｏｕｔ）との電位差に基づいて演算増幅器１の特性差を検出する。 The operating point setting unit 3 sets the input voltage to the differential pair circuit unit 100D so that the drain (output) voltages (Vd1 and Vd2) of the differential pair circuit unit 100D match.
The amplifier 2 detects the characteristic difference of the operational amplifier 1 based on the potential difference between the input voltage (Vin) and the output voltage (Vout) of the output unit 100P.

続いて、増幅器２の構成例を示す。
図３は、本実施形態における増幅器の構成を示すブロック図である。
この図に示される増幅器２は、２段のアンプを選択的に切り替えて必要な増幅率を設定できる。 Next, a configuration example of the amplifier 2 will be shown.
FIG. 3 is a block diagram showing the configuration of the amplifier in the present embodiment.
The amplifier 2 shown in this figure can set a necessary amplification factor by selectively switching two-stage amplifiers.

増幅器２は、アンプ２１、２２、２３及びスイッチ２４を備える。
アンプ２１と２２は、入力される信号Ｖｉｎを基準電位とみなして、その信号Ｖｉｎの電圧Ｖｒｅｆに対する反転増幅器の構成を有している。アンプ２１は、入力される信号ＶｉｎとＶｏｕｔに基づいて抵抗比で定められるゲインにより、アンプ２１によって増幅し信号Ｖａ１を出力する。またアンプ２２は、入力される信号Ｖｉｎとアンプ２１によって増幅された信号Ｖａ１に基づいて、抵抗比で定められるゲインにより、アンプ２２によって増幅し信号Ｖａ２を出力する。 The amplifier 2 includes amplifiers 21, 22, 23 and a switch 24.
The amplifiers 21 and 22 have an inverting amplifier configuration with respect to the voltage Vref of the signal Vin by regarding the input signal Vin as a reference potential. The amplifier 21 is amplified by the amplifier 21 with a gain determined by a resistance ratio based on the input signals Vin and Vout, and outputs a signal Va1. The amplifier 22 amplifies by the amplifier 22 based on the input signal Vin and the signal Va1 amplified by the amplifier 21, and outputs a signal Va2.

スイッチ２４は、信号Ｖａ１とＶａ２を切り替えていずれかを出力する。入力される信号Ｖｏｕｔの電圧が定めた閾値より低く、増幅率を高く設定して検出する必要があるときには信号Ｖａ２を選択し、入力される信号Ｖｏｕｔの電圧が定めた閾値より高く、増幅率を低く設定して検出する必要があるときには信号Ｖａ１を選択する。
アンプ２３は、スイッチ２４で選択された信号をバッファリングして測定器４にアンプ出力電圧（Ｖａｍｐｏｕｔ）を出力する。
このような構成をとることにより、増幅器２に設定できるゲインの変動範囲を広く設定することができる。定める閾値の設定は、増幅器２の出力電圧（Ｖａｍｐｏｕｔ）が、測定器４の測定レンジを超える場合には、ゲインを低く設定する。
そして、例えばオフセット電圧が数十μＶ（マイクロボルト）から数十ｍＶ（ミリボルト）までの範囲で発生するオフセット電圧を評価することが可能となる。 The switch 24 switches the signals Va1 and Va2 and outputs one of them. When the voltage of the input signal Vout is lower than the predetermined threshold value and the amplification factor needs to be set to be high, the signal Va2 is selected, and the voltage of the input signal Vout is higher than the predetermined threshold value, The signal Va1 is selected when it is necessary to detect a low setting.
The amplifier 23 buffers the signal selected by the switch 24 and outputs an amplifier output voltage (Vampout) to the measuring instrument 4.
By adopting such a configuration, the gain fluctuation range that can be set in the amplifier 2 can be set wide. The threshold value to be set is set to a low gain when the output voltage (Vampout) of the amplifier 2 exceeds the measurement range of the measuring instrument 4.
For example, it is possible to evaluate an offset voltage generated in a range of several tens of μV (microvolt) to several tens of mV (millivolt).

続いて、図２に示した構成により、ランダムオフセットを評価した結果を示す。
図４は、本実施形態による演算増幅器評価回路１０を用いた評価結果を示す。
図４（ａ）のグラフは、縦軸が各端子（Ｔａ１、Ｔａ２、Ｔａ６）の端子電圧の変化を示し、横軸が入力電圧Ｖｉｎを示し、示される範囲で入力電圧Ｖｉｎを変動させる。
示される波形Ｖａｍｐｏｕｔ（（１）ｏｎ）とＶａｍｐｏｕｔ（（２）ｏｎ）は、それぞれ、スイッチ部Ｓ１ａ〜Ｓ１ｄとＳ２ａ〜Ｓ２ｄをそれぞれ導通させた場合の、増幅器２の出力端子Ｔａ６の電圧を示す。
また、波形Ｖｄ１、Ｖｄ２は、端子Ｔａ１とＴａ２の端子電圧を示す。
このグラフが示すように、演算増幅器１の回路構成による影響を受けることから波形Ｖｄ１とＶｄ２は、異なる変化を示し、１点で交差する。すなわち、波形Ｖｄ１とＶｄ２の交差点（Ｖｄ１＝Ｖｄ２）の入力電圧では、回路構成による影響は生じていないことが示される。言い換えれば、システムオフセットが「０Ｖ（ボルト）」となる点になる（Ｓｙｓ＿ｏｆｆｓｅｔ＝０）。そこで、このときの入力電圧Ｖｉｎを、ランダムオフセット評価時の基準電圧Ｖｒｅｆとする。 Subsequently, the result of evaluating the random offset by the configuration shown in FIG. 2 is shown.
FIG. 4 shows an evaluation result using the operational amplifier evaluation circuit 10 according to the present embodiment.
In the graph of FIG. 4A, the vertical axis indicates the change in the terminal voltage of each terminal (Ta1, Ta2, Ta6), the horizontal axis indicates the input voltage Vin, and the input voltage Vin is varied within the range shown.
The waveforms Vampout ((1) on) and Vampout ((2) on) shown indicate the voltage at the output terminal Ta6 of the amplifier 2 when the switch sections S1a to S1d and S2a to S2d are respectively conducted.
Waveforms Vd1 and Vd2 indicate terminal voltages at terminals Ta1 and Ta2.
As shown in this graph, the waveforms Vd1 and Vd2 show different changes because they are affected by the circuit configuration of the operational amplifier 1, and intersect at one point. That is, the input voltage at the intersection (Vd1 = Vd2) between the waveforms Vd1 and Vd2 shows that the circuit configuration has no influence. In other words, the system offset becomes “0 V (volt)” (Sys_offset = 0). Therefore, the input voltage Vin at this time is set as a reference voltage Vref at the time of random offset evaluation.

図４（ｂ）のグラフは、縦軸がオフセット電圧の絶対値を示し、横軸が入力電圧Ｖｉｎを示し、図４（ａ）のグラフと同じ範囲で入力電圧Ｖｉｎを変動させる。
示される波形Ｖｏｆｆｓｅｔは、図（ａ）に示した各波形が示す電圧に基づいて式（１）による演算を行い導いたものである。 In the graph of FIG. 4B, the vertical axis indicates the absolute value of the offset voltage, the horizontal axis indicates the input voltage Vin, and the input voltage Vin is varied within the same range as the graph of FIG.
The waveform Voffset shown is derived by performing the calculation according to the equation (1) based on the voltage indicated by each waveform shown in FIG.

式（１）において、Ｖａｍｐｏｕｔ（（１）ｏｎ）とＶａｍｐｏｕｔ（（２）ｏｎ）は、スイッチ部Ｓ１ａ〜Ｓ１ｄとＳ２ａ〜Ｓ２ｄをそれぞれ導通させた場合における増幅器２の出力電圧を示し、ｇａｉｎは、増幅器２に設定した増幅率を示す。 In Expression (1), Vampout ((1) on) and Vampout ((2) on) indicate output voltages of the amplifier 2 when the switch units S1a to S1d and S2a to S2d are respectively conducted, and gain is The amplification factor set for the amplifier 2 is shown.

図４（ａ）で設定したランダムオフセット評価時の基準電圧Ｖｒｅｆとした入力電圧をＶｉｎに印加した場合において、図４（ｂ）の波形が示す値（ＲＮＤ＿ｏｆｆｓｅｔ）が、導かれたランダムオフセットの値となる。
なお、この測定では、式（１）にも示したように極性を切り換えて差を導いていることから、増幅器２によって生じるオフセットを相殺することができ、単一の極性だけで測定した場合より検出精度を高めることができる。 When the input voltage set as the reference voltage Vref at the time of the random offset evaluation set in FIG. 4A is applied to Vin, the value (RND_offset) indicated by the waveform in FIG. 4B is the derived random offset value. It becomes.
In this measurement, since the difference is derived by switching the polarity as shown in the equation (1), the offset caused by the amplifier 2 can be canceled out, compared with the case where the measurement is performed with only one polarity. Detection accuracy can be increased.

（第２実施形態）
図を参照し、第１実施形態に示した演算増幅器評価回路１０の応用例を示す。
図５は、ランダムオフセットのバラツキを評価する構成を示す概略ブロック図である。
この図に示される半導体評価装置５１は、オペアンプセル群１００Ｇ、増幅器２、Ｘデコーダ５２、Ｙデコーダ５３を備える。図１、図２に示した構成と同じ構成には同じ符号を付す。
オペアンプセル群１００Ｇは、図１、図２に示した演算増幅回路１００をオペアンプセル１００ａとして構成し、同一の半導体チップ上にそのオペアンプセルを複数配列して、それぞれのオペアンプセル１００ａの特性を評価できるように形成されている。 (Second Embodiment)
An application example of the operational amplifier evaluation circuit 10 shown in the first embodiment will be described with reference to the drawings.
FIG. 5 is a schematic block diagram showing a configuration for evaluating variation in random offset.
The semiconductor evaluation apparatus 51 shown in this figure includes an operational amplifier cell group 100G, an amplifier 2, an X decoder 52, and a Y decoder 53. The same components as those shown in FIGS. 1 and 2 are denoted by the same reference numerals.
In the operational amplifier cell group 100G, the operational amplifier circuit 100 shown in FIGS. 1 and 2 is configured as an operational amplifier cell 100a, and a plurality of the operational amplifier cells are arranged on the same semiconductor chip, and the characteristics of each operational amplifier cell 100a are evaluated. It is formed to be able to.

Ｘデコーダ（X_Decoder）５２は、オペアンプセル群１００Ｇの中から選択するオペアンプセル１００ａを特定し、選択するオペアンプセル１００ａに対して列方向の制御線を経由して、選択制御を行う制御信号を出力する。
Ｙデコーダ（Y_Decoder）５３は、オペアンプセル群１００Ｇの中から選択するオペアンプセル１００ａを特定し、選択するオペアンプセル１００ａに対して行方向の制御線を経由して、選択制御を行う制御信号を出力する。
Ｘデコーダ５２とＹデコーダ５３が出力した制御信号によって選択されたオペアンプセル１００ａは、活性化され、入力信号Ｖｉｎに応じた出力電圧Ｖｏｕｔを出力する。
増幅器２は、オペアンプセル１００ａが出力した出力電圧Ｖｏｕｔに応じて増幅を行い出力する。そして、増幅器２の出力電圧Ｖａｍｐｏｕｔから、オフセット電圧が導かれる。 The X decoder (X_Decoder) 52 specifies an operational amplifier cell 100a to be selected from the operational amplifier cell group 100G, and outputs a control signal for performing selection control to the selected operational amplifier cell 100a via a column-direction control line. To do.
The Y decoder (Y_Decoder) 53 specifies an operational amplifier cell 100a to be selected from the operational amplifier cell group 100G, and outputs a control signal for performing selection control to the selected operational amplifier cell 100a via a row-direction control line. To do.
The operational amplifier cell 100a selected by the control signals output from the X decoder 52 and the Y decoder 53 is activated and outputs an output voltage Vout corresponding to the input signal Vin.
The amplifier 2 amplifies and outputs in accordance with the output voltage Vout output from the operational amplifier cell 100a. Then, an offset voltage is derived from the output voltage Vampout of the amplifier 2.

なお、本発明の実施形態では、演算増幅器１は、バッファー回路を形成する。また、演算増幅器１は、差動対回路部１００Ｄが、共通に接続される端子に定電流源が接続され、第１及び第２入力端子に入力される信号の電位差を検出する。カレントミラー回路部１００Ｃが、差動対回路部の出力端子に負荷としてそれぞれ接続され、差動対回路部１００Ｄに平衡化された電流をそれぞれ供給する。出力部１００Ｐが、差動対回路部１００Ｄの一方の出力端子電圧に基づいて出力を行う。
演算増幅器１は、帰還回路部１００Ｉにより、出力部１００Ｐの出力端子電圧を第１入力端子に帰還して負帰還路を形成する。動作点設定部３は、差動対回路部１００Ｄの出力電圧が一致するように差動対回路部１００Ｄの第２入力端子への入力電圧を設定する。増幅器２は、入力電圧と出力部１００Ｐの出力電圧との電位差に基づいて演算増幅器１の特性差を検出する。
これにより、演算増幅器１の差動対回路部１００Ｄにおける動作点を、システムオフセットが無くなるように入力電圧を設定することにより、差動対回路部１００Ｄにおけるランダムオフセットを検出することが可能になる。 In the embodiment of the present invention, the operational amplifier 1 forms a buffer circuit. In the operational amplifier 1, the differential pair circuit unit 100 </ b> D has a constant current source connected to a terminal connected in common, and detects a potential difference between signals input to the first and second input terminals. The current mirror circuit unit 100C is connected as a load to the output terminal of the differential pair circuit unit, and supplies a balanced current to the differential pair circuit unit 100D. The output unit 100P performs output based on one output terminal voltage of the differential pair circuit unit 100D.
The operational amplifier 1 uses the feedback circuit unit 100I to feed back the output terminal voltage of the output unit 100P to the first input terminal to form a negative feedback path. The operating point setting unit 3 sets the input voltage to the second input terminal of the differential pair circuit unit 100D so that the output voltages of the differential pair circuit unit 100D match. The amplifier 2 detects the characteristic difference of the operational amplifier 1 based on the potential difference between the input voltage and the output voltage of the output unit 100P.
Accordingly, by setting the input voltage so that the system offset is eliminated at the operating point in the differential pair circuit unit 100D of the operational amplifier 1, the random offset in the differential pair circuit unit 100D can be detected.

また、本発明の実施形態では、演算増幅器１は、スイッチ部１００Ｓにより、増幅する極性を反転させて第１及び第２入力端子の働きを入れ替える。
これにより、測定結果に含まれる増幅器２のオフセット電圧を、極性を反転させてそれぞれ測定した結果を減算することにより、相殺することができる。 Further, in the embodiment of the present invention, the operational amplifier 1 uses the switch unit 100S to reverse the polarity to be amplified and exchange the functions of the first and second input terminals.
Accordingly, the offset voltage of the amplifier 2 included in the measurement result can be canceled by subtracting the measurement results obtained by inverting the polarity.

また、本発明の実施形態では、増幅器２は、入力電圧と増幅部の出力電圧との電位差に応じて設定される増幅率を選択する。
これにより、測定結果の電圧に応じて、必要な増幅率で増幅して検出することが可能となる。また、微小なオフセット電位を増幅して測定することが可能となり、増幅せずに出力する場合より測定結果の精度を高めることができる。 In the embodiment of the present invention, the amplifier 2 selects an amplification factor that is set according to the potential difference between the input voltage and the output voltage of the amplification unit.
Thereby, it becomes possible to amplify and detect at a necessary amplification factor according to the voltage of the measurement result. Further, it becomes possible to amplify and measure a minute offset potential, and the accuracy of the measurement result can be improved as compared with the case of outputting without amplifying.

また、本発明の実施形態では、演算増幅器１は、第１及び第２の端子を反転入力端子及び非反転入力端子とする第１の状態と、第１及び第２の端子を非反転入力端子及び反転入力端子とする第２の状態とを切り換え、増幅器２は、第１の状態及び第２の状態において検出した検出電圧を出力する。
これにより、増幅器２のオフセット電圧を相殺し、ランダムオフセットのみを検出することが可能となる。 In the embodiment of the present invention, the operational amplifier 1 includes the first state in which the first and second terminals are the inverting input terminal and the non-inverting input terminal, and the first and second terminals are the non-inverting input terminal. And the 2nd state used as an inverting input terminal is switched, and the amplifier 2 outputs the detection voltage detected in the 1st state and the 2nd state.
As a result, the offset voltage of the amplifier 2 is canceled and only the random offset can be detected.

また、本発明の実施形態では、動作点設定部３は、差動対回路部１００Ｄの出力電圧の電位が等しくなるように、前記入力電圧を設定する。
これにより、システムオフセット電圧の影響を無くし、ランダムオフセットの影響のみを測定できる。 In the embodiment of the present invention, the operating point setting unit 3 sets the input voltage so that the potential of the output voltage of the differential pair circuit unit 100D becomes equal.
Thereby, the influence of the system offset voltage is eliminated, and only the influence of the random offset can be measured.

なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。本発明の演算増幅器評価回路１０における、演算増幅回路１００（演算増幅器１）には、あらゆる種類の演算増幅器の構成を使用することができ、増幅器の段数、構成数や接続形態についても特に限定されるものではない。 The present invention is not limited to the above embodiments, and can be modified without departing from the spirit of the present invention. In the operational amplifier evaluation circuit 10 of the present invention, the operational amplifier circuit 100 (the operational amplifier 1) can use any kind of operational amplifier configuration, and the number of amplifier stages, the number of configurations, and the connection form are also particularly limited. It is not something.

１０演算増幅器評価回路
１演算増幅器
２増幅器（検出部）
３動作点設定部
１００演算増幅回路
１００Ｃカレントミラー回路部
１００Ｄ差動対回路部
１００Ｉ帰還回路
１００Ｐ出力部
１００Ｓスイッチ部
Ｉ１５、Ｉ１６定電流源
Ｓ１ａ、Ｓ１ｂ、Ｓ１ｃ、Ｓ１ｄ、Ｓ２ａ、Ｓ２ｂ、Ｓ２ｃ、Ｓ２ｄスイッチ 10 operational amplifier evaluation circuit 1 operational amplifier 2 amplifier (detection unit)
3 Operation point setting unit 100 Operational amplifier circuit 100C Current mirror circuit unit 100D Differential pair circuit unit 100I Feedback circuit 100P Output unit 100S Switch unit I15, I16 Constant current source S1a, S1b, S1c, S1d, S2a, S2b, S2c, S2d switch

Claims

A differential pair circuit unit for detecting a potential difference between signals input to the first and second input terminals, with a constant current source connected to the commonly connected terminals;
A current mirror circuit unit connected as a load to the output terminals of the differential pair circuit unit and supplying a balanced current to the differential pair circuit unit;
An output unit for performing an output based on one of the output voltage of the differential pair circuit,
A feedback circuit portion for forming a negative feedback path feeds back the output voltage of the output unit to the first input terminal,
An operational amplifier that forms a buffer circuit, and
Setting the input voltage to the second input terminal of the differential pair circuit section so that the output voltages of the differential pair circuit section match to remove the system offset and set the operating point as a reference voltage for random offset evaluation And
A detection unit for detecting a characteristic difference of the operational amplifier based on a potential difference between the input voltage and the output voltage of the output unit;
An operational amplifier evaluation circuit comprising:

The operational amplifier is
A polarity switching circuit for inverting the polarity to be amplified and switching the functions of the first and second input terminals;
The feedback circuit section is
The operational amplifier evaluation circuit according to claim 1, further comprising: a selection circuit that selectively connects the output terminal and the first and second input terminals.

The detector is
The operational amplifier evaluation circuit according to claim 1, further comprising: an amplification unit that selects an amplification factor set according to a potential difference between the input voltage and the output voltage of the output unit.

The operational amplifier is
A first state in which the first and second input terminals are an inverting input terminal and a non-inverting input terminal;
Switching between the first state and the second state in which the second input terminal is a non-inverting input terminal and an inverting input terminal;
The detector is
The operational amplifier evaluation circuit according to any one of claims 1 to 3 , wherein the detection voltage detected in the first state and the second state is output.

The operating point setting unit
The operational amplifier evaluation circuit according to any one of claims 1 to 4, wherein the input voltage is set so that potentials of output voltages of the differential pair circuit unit are equal.

Common to a constant current source to a terminal to be connected are connected, and the differential pair circuit for detecting a potential difference between the first and second signal input to the input terminal,
A current mirror circuit unit connected as a load to the output terminals of the differential pair circuit unit and supplying a balanced current to the differential pair circuit unit;
An output unit for performing an output based on one of the output voltage of the differential pair circuit,
A feedback circuit portion for forming a negative feedback path feeds back the output voltage of the output unit to the first input terminal,
Forming a buffer circuit with an operational amplifier comprising:
Setting the input voltage to the second input terminal of the differential pair circuit section so that the output voltages of the differential pair circuit section match to remove the system offset and set the operating point as a reference voltage for random offset evaluation Process,
Detecting a characteristic difference of the operational amplifier based on a potential difference between the input voltage and the output voltage of the output unit;
Wherein the first and the state of outputting a first detection voltage to be detected as the second input terminal inverting input terminal and non-inverting input terminal, said first and second input terminals non-inverting input terminal and the inverting input terminal Switching the state of outputting the second detection voltage detected as, and calculating the offset voltage based on the difference between the first detection voltage and the second detection voltage;
An operational amplifier evaluation method comprising: