JP5364108B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5364108B2 JP5364108B2 JP2010546603A JP2010546603A JP5364108B2 JP 5364108 B2 JP5364108 B2 JP 5364108B2 JP 2010546603 A JP2010546603 A JP 2010546603A JP 2010546603 A JP2010546603 A JP 2010546603A JP 5364108 B2 JP5364108 B2 JP 5364108B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- misfet
- conductivity type
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 103
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 238000009792 diffusion process Methods 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 239000010408 film Substances 0.000 claims description 167
- 239000010409 thin film Substances 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 28
- 229910021332 silicide Inorganic materials 0.000 claims description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 28
- 238000002955 isolation Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000002829 reductive effect Effects 0.000 abstract description 29
- 239000010410 layer Substances 0.000 description 162
- 238000000034 method Methods 0.000 description 43
- 238000010586 diagram Methods 0.000 description 32
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 29
- 238000005468 ion implantation Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 17
- 230000003071 parasitic effect Effects 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 238000003860 storage Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 238000012546 transfer Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910021334 nickel silicide Inorganic materials 0.000 description 5
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- -1 rare earth silicate Chemical class 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052761 rare earth metal Inorganic materials 0.000 description 4
- 229910001404 rare earth metal oxide Inorganic materials 0.000 description 4
- 229910052727 yttrium Inorganic materials 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- 229910052774 Proactinium Inorganic materials 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6733—Multi-gate TFTs
- H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
- H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体／絶縁膜／金属の積層構造を有するＭＩＳＦＥＴに関し、詳しくはＳＯＩ（ＳＯＩ：Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を有する基板にＭＩＳＦＥＴを形成した半導体装置及びその製造方法、並びに該半導体装置を用いた半導体記憶装置に関する。
近年、ＬＳＩの高集積化、高性能化に伴い、ＭＩＳＦＥＴ（ＭＩＳＦＥＴ：Ｍｅｔａｌ／Ｉｎｓｕｌａｔｏｒ／Ｓｅｍｉｃｏｎｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒの略）の微細化が進み、ゲート長がスケーリングされることで、しきい電圧Ｖｔｈが低下する短チャネル効果の問題が顕著となっている。この短チャネル効果は、ＭＩＳＦＥＴのソースおよびドレイン部分の空乏層の広がりが、チャネル長の微細化に伴い、チャネル部分にまで影響を与えることに起因する。これを抑制するためには、チャネル部分の不純物濃度を高くし、ソースおよびドレイン部分の空乏層の広がりを抑制することが一つの方法であるが、チャネル部分の不純物濃度を高くすると、不純物散乱の増大に伴うキャリアの移動度により、駆動電流の劣化が問題となる。また、不純物濃度を高くすると、基板とソース、ドレイン間の寄生容量が増大し、ＭＩＳＦＥＴの高速動作を阻害する。
また、従来、これらＭＩＳＦＥＴのしきい電圧Ｖｔｈは、チャネル領域の不純物濃度によって制御されている。チャネルの不純物濃度制御は、１００ｎｍノード程度のデザインルールのＬＳＩまでは、イオン注入技術と短時間熱処理技術とを駆使して比較的良好に行われている。
しかし、１００ｎｍノードもしくはそれ以降のデザインルールのＭＩＳＦＥＴにおいては、チャネルの不純物量によりしきい電圧Ｖｔｈを制御する手法では、チャネル長が短くなるにつれて、１個当たりのＭＩＳＦＥＴのしきい電圧Ｖｔｈに寄与する不純物の絶対数が少なくなるため、統計的なゆらぎによるのしきい電圧Ｖｔｈのバラツキが無視できなくなっている（非特許文献１を参照）。そこで、チャネル部の不純物濃度制御およびその他の方法によって、ゲート電極の仕事関数によってもＭＩＳＦＥＴのしきい電圧Ｖｔｈを制御できるようにすることが、微細デバイス対応のプロセスとして切望されるようになっている。
このような問題を解決するため、近年、ＳＯＩ（ＳＯＩ：Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造が注目されている。この構造では絶縁膜（例えば、酸化シリコン膜）によって完全な素子間分離を行うため、ソフトエラーやラッチアップが抑制され、集積度の高いＬＳＩにおいても高い信頼性が得られるだけでなく、拡散層の接合容量が低減されるため、スイッチングにともなう充放電が少なくなり、高速、低消費電力化に対しても有利になる。
このＳＯＩ型ＭＩＳＦＥＴには大別して二つの動作モードがある。一つはゲート電極直下のボディ領域に誘起された空乏層がボディ領域の底面、すなわち埋め込み酸化膜との界面にまで到達する完全空乏型（Ｆｕｌｌ Ｄｅｐｌｅｔｉｏｎ）ＳＯＩ、もう一つは空乏層がボディ領域の底面まで到達せず、中性領域が残る部分空乏型（Ｐａｒｔｉａｌ Ｄｅｐｌｅｔｉｏｎ）ＳＯＩがある。
完全空乏型ＳＯＩ−ＭＩＳＦＥＴでは、ゲート直下の空乏層の厚さが埋め込み酸化膜によって制限されるため、空乏電荷量が部分空乏型ＳＯＩ−ＭＩＳＦＥＴよりも大幅に減少し、代わってドレイン電流に寄与する可動電荷が増える。その結果、急峻なサブスレッショルド特性（Ｓ特性）が得られるという利点がある。
すなわち、急峻なＳ特性が得られると、オフリーク電流を抑制しながらしきい値電圧Ｖｔｈを下げることができる。その結果、低い動作電圧でもでもドレイン電流が確保され、例えば１Ｖ以下で動作する（しきい値電圧Ｖｔｈも０．３Ｖ以下）ような、極めて消費電力の少ないＭＩＳＦＥＴの作製が可能となる。
また、通常基板に作製したＭＩＳＦＥＴの場合、上述した短チャネル効果の問題があるが、完全空乏型ＳＯＩ−ＭＩＳＦＥＴの場合は酸化膜で基板と素子が分離されており、空乏層が広がることがないため、完全空乏型ＳＯＩ−ＭＩＳＦＥＴでは、基板濃度を低くすることができる。従って、不純物散乱の増大に伴うキャリアの移動度の低下が抑制されるため、高駆動電流化を図ることができる。
また、通常基板に作製したＭＩＳＦＥＴの場合、上述した短チャネル効果の問題があるが、完全空乏型ＳＯＩ−ＭＩＳＦＥＴの場合は酸化膜で基板と素子が分離されており、空乏層が広がることがないため、完全空乏型ＳＯＩ−ＭＩＳＦＥＴでは、基板濃度を低くすることができる。従って、不純物散乱の増大に伴うキャリアの移動度の低下が抑制されるため、高駆動電流化を図ることができる。
さらに、不純物濃度でしきい電圧Ｖｔｈを制御する方法に較べて、１つのＭＩＳＦＥＴに対する不純物の個数の統計的なゆらぎによるしきい電圧Ｖｔｈばらつきを低減させることができる。
一方、ＳＯＩ−ＭＩＳＦＥＴに関する他の従来技術としてダブルゲートＭＩＳＦＥＴ構造が知られ、例えば、特許文献１に提案されている。上記ＳＯＩ−ＭＩＳＦＥＴはＳＯＩ層１０５内にソース拡散層、及びドレイン拡散層をダミーゲート電極と自己整合で形成した後、ダミーゲート電極の逆パターン溝の形成、上記溝から支持基板１への不純物のイオン注入による埋め込みゲートの形成を順次施し、しかる後、上記溝領域にＷなどの金属膜を選択的に埋め込み、上部ゲート電極とするものである。ＳＯＩ−ＭＩＳＦＥＴ性能向上の手段としてダブルゲート構造の実現も有力な手段であるが、現在公知の手法に基づくダブルゲートＭＩＳＦＥＴ構造では高濃度拡散層等をＳＯＩ層に悪影響を与えることなく支持基板内に埋め込み形成することが極めて難しく、未だに実用化に至っていない。
製造困難性を度外視し、ダブルゲートＭＩＳＦＥＴ構造の本質概念を考慮した場合、埋め込みゲートを上部ゲートと正確な位置合わせすることが前提であり、且つ個別素子ごとに配置することが必然的に求められる。埋め込みゲート電極の役割を複数のＭＩＳＦＥＴで共有するごとき概念は基本的に存在しない。超微細ＳＯＩ−ＭＩＳＦＥＴにおいては埋め込みゲートの位置合わせ誤差は致命的であり、寄生容量のばらつき、駆動電流のばらつきに直結する。従って寄生容量をダイナミック動作安定化のために有効利用するにしても容量ばらつきが本質的に抑制されない限り安定化への利用も実現不可能である。
更に、ダブルゲート構造ＳＯＩ−ＭＩＳＦＥＴの閾電圧はＳＯＩ層膜厚成分を除くと上部ゲート及び埋め込みゲートの各材料の仕事関数のみにより決定され、実質上所望ＭＩＳＦＥＴごとに閾電圧値を設定することは不可能である。埋め込みゲート電極と上部ゲート電極の接続もＭＩＳＦＥＴ活性領域外、即ち素子分離領域で実施することが前提であり、周辺素子レイアウトに配慮した整合性が必須である。
ここで、埋め込み絶縁膜が５０ｎｍ以下、望ましくは１０ｎｍ以下、薄い単結晶半導体薄膜が２０ｎｍ以下のＳＯＩ基板を用いて作製した上記完全空乏型ＳＯＩ−ＭＩＳＦＥＴでは、ＳＯＩ−ＭＩＳＦＥＴ直下のウエル拡散層にゲート電位を印加することで、薄い埋め込み絶縁膜を介したウエル電位の高電位印加によりＳＯＩ−ＭＩＳＦＥＴの導通状態は更に加速され、駆動電流の大幅な増大、即ち大電流化がもたらされる。ゲート電位が低電位に印加される場合、ウエル電位も追随して低下するため、より速く非道通状態に達することができる。即ち、上記動作モードにおいては同一漏洩電流の条件においてより駆動電流を増加する特性を実現でき、導通・非道通のスイッチングをより高速に実施することが可能となる。ウエル拡散層側面の絶縁分離化は寄生容量の低減、即ち印加信号の遅延時定数の低減に寄与する。また、埋め込み絶縁膜が薄ければ薄いほど上記駆動電流の増加効果向上に有効であり、理想的にはＳＯＩ−ＭＩＳＦＥＴのゲート絶縁膜と同等の膜厚条件が望ましい。
以上のように、薄い埋め込み絶縁膜をＳＯＩ−ＭＩＳＦＥＴに適用することで、ダブルゲート構造によるＳＯＩ−ＭＩＳＦＥＴの本質的な性能向上特性を活かすことが出来る。さらに、ＳＯＩ−ＭＩＳＦＥＴ直下のウエル拡散層は、ゲート電極下に自己整合的に形成されるため、従来ダブルゲートＭＩＳＦＥＴ構造で問題となる、埋め込みゲート電極の位置合わせ誤差から生じる駆動電流ばらつき、寄生容量ばらつきの問題を本質的に除去することが出来る。
上述のごとく、ＳＯＩ型ＭＩＳＦＥＴは、低消費電力・高速という優れた特徴を有している。
上述のごとく、ＳＯＩ型ＭＩＳＦＥＴは、低消費電力・高速という優れた特徴を有している。
Ｔ．Ｍｉｚｕｎｏ ｅｔ ａｌ、"Ｐｅｒｆｏｒｍａｎｃｅ Ｆｌｕｃｔｕａｔｉｏｎｓ ｏｆ ０．１０μｍＭＯＳＦＥＴｓ −Ｌｉｍｉｔａｔｉｏｎ ｏｆ ０．１０μ ＵＬＳＩｓ"、Ｓｙｍｐ． ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ １９９４
Ｔ． Ｙａｍａｄａ ｅｔ al. "Ａｎ Ｅｍｂｅｄｄｅｄ ＤＲＡＭ Ｔｅｃｈｎｏｌｏｇｙ ｏｎ ＳＯＩ／Ｂｕｌｋ Ｈｙｂｒｉｄ Ｓｕｂｓｔｒａｔｅ Ｆｏｒｍｅｄ ｗｉｔｈ ＳＥＧ Ｐｒｏｃｅｓｓ ｆｏｒ Ｈｉｇｈ−Ｅｎｄ ＳＯＣ Ａｐｐｌｉｃａｔｉｏｎ" Ｓｙｍｐ．ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ ２００２
しかしながら、前述のＳＯＩ型ＭＩＳＦＥＴには次のような問題がある。一般にＳＯＩ基板上に作製されたＭＩＳＦＥＴは、上述した通り、Ｐウエル/Ｎウエルは埋め込み酸化膜で支持基板からは電気的に分離されている。そのため、ＣＭＩＳＦＥＴ(Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＩＳＦＥＴの略)の出力部となるＮ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域を共通化させても、従来バルク基板上に形成されたＭＩＳＦＥＴで用いられるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）なる素子分離領域を形成する必要がなく、結果としてトランジスタの素子面積を縮小することが出来る（非特許文献２を参照）。
しかし、前述の埋め込み絶縁膜を薄膜化したＳＯＩ−ＭＩＳＦＥＴの場合、ＳＯＩ−ＭＩＳＦＥＴ直下のＢＯＸ下層のウエル拡散層に基板電位を印加することで低消費電力・高速動作を実現させるため、図４〜６に示した通り、従来バルク基板上のＭＩＳＦＥＴと同様にＳＴＩ領域を形成する必要があった。そのため、ＳＯＩ−ＭＩＳＦＥＴでありながら、トランジスタの素子面積を縮小することが出来ないという問題があった。
本発明は、上記従来の課題に鑑みてなされたものであり、その目的は、ＳＯＩ型ＭＩＳＦＥＴにおいて、ＢＯＸ下層の基板電位制御による低消費電力・高速動作と、トランジスタの素子面積の縮小とを実現できる半導体装置および製造方法を提供することにある。
本発明の代表的なものの一例では、単結晶半導体基板、単結晶半導体基板から薄い埋め込み絶縁膜で分離された薄い単結晶半導体薄膜（ＳＯＩ層）よりなるＳＯＩ基板を用いることを前提とする。本発明はゲート長が１００ｎｍ以下、更には５０ｎｍ以下の超微細完全空乏型ＳＯＩＭＩＳＦＥＴへの適用を前提とし、埋め込み絶縁膜は５０ｎｍ以下、望ましくは１０ｎｍ以下、薄い単結晶半導体薄膜は２０ｎｍ以下、望ましくは１０ｎｍ程度の膜厚のＳＯＩ基板を用いる。
本発明の主なものとして、半導体支持基板上に設けられた第１の半導体素子および第２の半導体素子を有し、第１の半導体素子は、半導体支持基板に設けられた第１の導電型を有する第１の半導体層と、第１の半導体層上に埋め込み絶縁体薄膜を介して設けられた単結晶半導体薄膜と、半導体層中に設けられた第１の導電型と逆導電型の第２の導電型を有する第１のソース領域および第１のドレイン領域と、第１のソース領域と第１のドレイン領域との間にそれぞれの領域と接するように設けられた第１のチャネル領域と、第１のチャネル領域上に設けられた第１のゲート絶縁膜を介して設けられた第１のゲート電極とを備え、第２の半導体素子は、半導体支持基板に設けられた第２の導電型を有する第２の半導体層と、第２の半導体層上に埋め込み絶縁体薄膜を介して設けられた単結晶半導体薄膜と、単結晶半導体薄膜中に設けられた第１の導電型を有する第２のソース領域および第２のドレイン領域と、第２のソース領域と第２のドレイン領域との間にそれぞれの領域と接するように設けられた第２のチャネル領域と、第２のチャネル領域上に設けられた第２のゲート絶縁膜を介して設けられた第２のゲート電極とを備え、埋め込み絶縁体薄膜と接して第１の半導体層に設けられた第１導電型を有する第１の不純物領域と、埋め込み絶縁体薄膜と接して第２の半導体層に設けられた第２導電型を有する第２の不純物領域とが、素子分離層により電気的に分離され、第１のソース領域と第２のドレイン領域、又は第１のドレイン領域と第２のソース領域は、互いに該領域の一端と接して前記単結晶半導体薄膜中に設けられ、かつ単結晶半導体薄膜上に設けられた導電体層により電気的に接続されている。
また、単結晶半導体薄膜を介して設けられた導電体層と電気的接続されたコンタクト層が、素子分離層の上方に、導電体層上の層間絶縁層を貫通して設けた貫通孔に設けられている。
更に、埋め込み絶縁体層の厚さは２０ｎｍ以下で、半導体層の厚さは２０ｎｍ以下で形成されている。
ここで、前記埋め込み絶縁体層と接して形成された前記第１導電型に形成された第１の不純物領域と、前記第２の半導体基板中の、前記埋め込み絶縁体層と接して形成された前記第２導電型に形成された第２の不純物領域と、前記第１の不純物領域と、前記第２の不純物領域は、素子分離層により電気的に分離されており、各々Ｎ導電型ＭＩＳＦＥＴとＰ導電型ＭＩＳＦＥＴは、各々基板電位を印加することで、素子を低消費電力・高速で動作させることが出来る。
更に、前記第１のソース・ドレイン領域と前記第２のソース・ドレイン領域は共通化され、珪化金属にて直接、電気的に接続されている。すなわち、結果として低消費電力・高速動作を有するＳＯＩ型ＭＩＳＦＥＴにおいて、トランジスタの素子面積の縮小を実現することが出来る。
本発明によれば、ＣＭＩＳＦＥＴの出力部となる上記Ｎ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域は共通化され、珪化金属にて直接、電気的に接続される。そのため、従来のような配線接続孔金属・配線にて接続させるよりも、配線抵抗を低減することが出来る。結果として低消費電力・高速動作を有するＳＯＩ型ＭＩＳＦＥＴにおいて、トランジスタの素子面積の縮小を実現することが出来る。
以下の実施例においては便宜上その必要があるときは、複数のセクションまたは実施例に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明の関係にある。
また、以下の実施例において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
また、以下の実施例において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施例において、その構成要素(要素ステップ等も含む)は特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に以下の実施例において、構成要素等の形状、位置関係に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
本実施例を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
以下、本発明の実施例を図面に基づいて詳細に説明する。各部の材質、導電型、及び製造条件等は本実施例の記載に限定されるものではなく、各々多くの変形が可能であることは言うまでもない。
＜実施例１＞
図１に、本発明の第一の実施例１の形態に係るＭＩＳＦＥＴの完成断面図である。また、その製造工程を、図７以降を用いて説明する。説明の都合上半導体基板、及び半導体膜の導電型を固定して説明するが導電型の組み合わせは任意でよく、本実施例記載の導電型に限定されない。面方位（１００）、Ｐ導電型、抵抗率１０ｏｈｍ・ｃｍ、直径２０ｃｍの単結晶Ｓｉよりなり、主表面が鏡面研磨された半導体基板１に１０ｎｍ厚のシリコン酸化膜４を形成して第一の半導体基板とした。上記第一の基板に公知の超薄膜ＳＯＩ基板の製造法に基づき水素のイオン注入を実施した。注入量は５ｘ１０１６／ｃｍ２とした。イオン注入の結果、単結晶Ｓｉ基板主表面からおよそ４０ｎｍの深さの半導体Ｓｉ薄膜３中に結晶欠陥層が形成された。
＜実施例１＞
図１に、本発明の第一の実施例１の形態に係るＭＩＳＦＥＴの完成断面図である。また、その製造工程を、図７以降を用いて説明する。説明の都合上半導体基板、及び半導体膜の導電型を固定して説明するが導電型の組み合わせは任意でよく、本実施例記載の導電型に限定されない。面方位（１００）、Ｐ導電型、抵抗率１０ｏｈｍ・ｃｍ、直径２０ｃｍの単結晶Ｓｉよりなり、主表面が鏡面研磨された半導体基板１に１０ｎｍ厚のシリコン酸化膜４を形成して第一の半導体基板とした。上記第一の基板に公知の超薄膜ＳＯＩ基板の製造法に基づき水素のイオン注入を実施した。注入量は５ｘ１０１６／ｃｍ２とした。イオン注入の結果、単結晶Ｓｉ基板主表面からおよそ４０ｎｍの深さの半導体Ｓｉ薄膜３中に結晶欠陥層が形成された。
この状態より表面にシリコン酸化膜を有しない第一の半導体基板と同一仕様の第二の半導体基板の各々に親水化処理を施した後、室温で主表面どうしを密着させた。次に密着させた二枚のＳｉ基板を５００℃に加熱したがこの熱処理により結晶欠陥層に微小空孔の形成とその増大化が生じ、結晶欠陥層部分で単結晶Ｓｉ基板が剥離され、支持基板１上に１０ｎｍ厚のシリコン酸化膜２、及びその上に約２０ｎｍ厚の単結晶Ｓｉ薄膜３が密着された。この状態より１１００℃の高温熱処理を施すことによりシリコン酸化膜４と支持基板１間の接着強度が格段に向上し、通常の単結晶基板並みの接着強度となった。この状態より単結晶Ｓｉ薄膜３の表面、即ち剥離面を砥粒を含まない表面研磨法により鏡面研磨し、単結晶Ｓｉ薄膜３下部に薄い埋め込みゲート絶縁膜４、が支持基板１上に順に構成されたＳＯＩ基板を製造した。上記したＳＯＩ基板は上記手法に基づき製造する必要はなく、同様な仕様の市販基板の購入に基づいても何ら問題はない。その際には、ＳＯＩ基板上にシリコン酸化膜を形成した後、シリコン酸化膜を除去することで、所望の単結晶Ｓｉ層になるまで、Ｓｉ層を薄層化して使用する（図８）。
上記ＳＯＩ基板上に、シリコン酸化膜３６およびシリコン窒化膜３７を形成した（図９）。ここで形成したシリコン窒化膜は、後の浅溝素子分離形成における化学的機械的研磨での研磨ストッパーとして用いられる。次に、レジストマスク３５を塗布した後に、所望領域のレジストマスクのみ除去した（図１０）。その後、所望領域のシリコン窒化膜３７およびとシリコン酸化膜３６、および単結晶Ｓｉ層３とを除去した（図１１）。尚、一対の相補型ＭＩＳＦＥＴを構成する素子間に関しては同一のウエル拡散層上に配置される如くパターニング後、レジストマスクを除去した。
図１１の状態より、公知の素子分離絶縁膜の形成法に基づいて露出Ｓｉ領域への薄い酸化膜の形成とパターニング領域を埋める程度の膜厚で厚いシリコン酸化膜３９の全面堆積を施した（図１２）。続いて、シリコン窒化膜の堆積と先のパターニングで選択残置した領域上、及び該領域から一定間隔までのシリコン窒化膜を選択的に除去することにより露出された厚いシリコン酸化膜を化学的機械的研磨により除去した。研磨の終点は先に堆積したシリコン窒化膜とパターン上に残置されているシリコン窒化膜３７である。続いてシリコン窒化膜３７等を熱燐酸により選択除去した（図１３）。
図１３において、ＳＯＩ型ＭＩＳＦＥＴ形成領域は、薄いシリコン酸化膜３６、酸化膜薄い単結晶Ｓｉ膜３および薄い埋め込み絶縁膜４を介したイオン注入により、支持基板１の所望領域に選択的にＮ導電型のウエル拡散層６を形成した。続いて、同様にＳＯＩ型ＭＩＳＦＥＴ形成領域は、薄いシリコン酸化膜３６、酸化膜薄い単結晶Ｓｉ膜３および薄い埋め込み絶縁膜４を介したイオン注入により、支持基板１の所望領域に選択的にＰ導電型のウエル拡散層７を形成した（図１４）。
続いて、Ｎ型およびＰ型ＳＯＩ型ＭＩＳＦＥＴ形成領域の閾電圧制御拡散層領域２５および２６を、薄いシリコン酸化膜３６、薄い単結晶Ｓｉ膜３および薄い埋め込み絶縁膜４とを介したイオン注入により形成した（図１５）。なお、閾電圧制御拡散層領域２５および２６は、電気的に外部と、例えば電源供給ラインと接続されている。
続いてシリコン酸化膜３６等をフッ酸洗浄等により選択除去して単結晶Ｓｉ薄膜３表面を露出させてから、例えば酸化膜１．８ｎｍの形成とその表面をＮＯガスにより窒化することにより０．２ｎｍの窒化膜を主表面に積層形成し、ゲート絶縁膜５とした。ゲート絶縁膜は、Ａｌ，Ｚｒ，Ｈｆ，Ｙ，Ｌａなどの希土類酸化物膜又は希土類シリケート膜、もしくは、Ａｌ酸化膜とＡｌ酸化膜上に形成されるＺｒ，Ｈｆ，Ｙ，Ｌａなどの希土類酸化物膜又は希土類シリケート膜の積層膜を用いても何ら問題ない。続いてゲート絶縁膜５上に例えば１００ｎｍ厚の多結晶Ｓｉ膜３８を化学気相堆積法により堆積した。次に、多結晶Ｓｉ膜２１上に主にシリコン窒化膜で構成されるゲート保護膜３８を全面に堆積してから従来公知のＭＩＳＦＥＴの製造方法によりそのパターニングによるゲート電極とゲート保護膜の形成を実施した（図１６）。
続いて図１６より、Ｎ導電型ＭＩＳＦＥＴ領域には、例えばＡｓイオンを、Ｐ導電型ＭＩＧＦＥＴ領域にはＢＦ２イオンを、各々１ｋｅＶ、及び６００ｅＶの加速エネルギーにより注入量４ｘ１０１５／ｃｍ２の条件でイオン注入を施し、極浅のＮ導電型高濃度ソース拡散層８、極浅のＮ導電型高濃度ドレイン拡散層９と極浅のＰ導電型高濃度ソース拡散層１０、極浅のＰ導電型高濃度ドレイン拡散層１１を単結晶Ｓｉ膜３の主表面領域に形成した（図１７）。
図１７において、例えば７０ｎｍ膜厚のシリコン酸化膜を全面に堆積してから異方性ドライエッチングを施してゲート電極側壁部に選択残置させてゲート側壁絶縁膜１２とした（図１８）。続いて図１８より、Ｎ導電型ＭＩＳＦＥＴ領域には、例えば、Ａｓイオンを、ＳＯＩ型およびバルク型のＰ導電型ＭＩＧＦＥＴ領域にはＢＦ２イオンを、各々例えば２５ｋｅＶ、及び１５ｅＶの加速エネルギーにより注入量４ｘ１０１５／ｃｍ２の条件でゲート電極およびゲート側壁絶縁膜１２を注入阻止マスクとするイオン注入を施し、上記、極浅の高濃度ソース拡散層およびドレイン拡散層領よりも更に深いＮ型のソース拡散層およびドレイン拡散層領域１３および１４と、Ｐ型のソース拡散層およびドレイン拡散層領域１５および１６とを夫々形成した（図１９）。ここで、この深いソース拡散層およびドレイン拡散層領域は、ＳＯＩ型ＭＩＳＦＥＴの領域には、ソース・ドレイン拡散層領域の容量低減を目的として形成された。これは、従来公知のバルク型ＭＩＳＦＥＴの接合容量を低減するための方法と同様の製造方法にて形成されたものである。すなわち、注入素子マスクとするイオン注入により先に注入した閾電圧調整用の注入イオンを補償すべき濃度及び加速エネルギーで反対導電型のイオンを注入し真性不純物領域に近づける不純物補償領域を形成することが、その目的である。上述の通り、本工程は、ソース・ドレイン拡散層領域の容量低減を目的として適用される工程である。寄生容量を低減する必要が無い半導体集積回路の場合、例えば、メモリセルの安定性が重要となる、スタティックメモリ (SRAM)回路に本構造を適用する場合などは、本工程を省略しても何ら問題は無い。
次に、図１９より、Ｎ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域を共通化する領域のＳＴＩ素子分離層２を単結晶Ｓｉ層３の膜厚分除去し、ＳＴＩ素子分離層２とは高さの異なる素子分離層２７を形成し、Ｎ導電型ＭＩＳＦＥＴ領域とＰ導電型ＭＩＳＦＥＴ領域の拡散層領域の側面のＳｉ層を露出させる（図２０）。
この状態より、選択エピタキシャル法を用いて露出された単結晶Ｓｉ領域上に例えば６０ｎｍ厚でＳｉ膜５２および５３を選択的に堆積した。（図２１）。本発明では、ゲート電極とウエルとのコンタクトの形成工程をソース・ドレイン拡散層上の積上げＳｉ膜の形成工程と同時に選択エピ成長により行っている。本工程により、コンタクトの形成工程を他と独立した工程として行う必要がなく、プロセスを簡略化することができる。
図２１の状態より、選択エピタキシャル法を用いて形成したＮ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域にイオン注入法を用いて、各々Ｎ導電型およびP導電型の不純物注入を行い低抵抗化を実現した後、シリコン窒化膜３７を熱燐酸にて選択的に除去し（図２２）、シリコンゲート多結晶Ｓｉ膜３８を露出させてからスパッタ法により３０ｎｍ厚のＮｉ(ニッケル)膜を全面に被着させ、露出されているゲート電極の全領域、及びＮ導電型およびＰ電動型の高濃度積上げ領域の少なくとも上部領域を４５０℃の熱処理により選択的に珪化させて、珪化ゲート電極、珪化金属ソース、ドレイン領域２０とした。上記珪化処理において、不純物未添加のシリコンゲート電極はゲート絶縁膜に接する領域まで全てニッケル珪化膜に変換され、低抵抗化された。ソース・ドレイン拡散層上の積上げＳｉ膜は全てが珪化されず、底面領域には低抵抗の多結晶Ｓｉ膜が残置され、薄い単結晶Ｓｉ内の極めて浅いＮ導電型のソース・ドレイン拡散層８、９および、浅いＰ導電型のソース・ドレイン拡散層１０、１１は保存された。上記珪化処理の後、絶縁膜上の未反応のＮｉ膜のみを塩酸と過酸化水素水の混合水溶液により選択的にエッチング液で除去した（図２３）。
この状態より、配線層間絶縁膜の堆積と平坦化研磨、及び配線層間絶縁膜３１を含む配線工程等を実施し、更に第二の配線工程を経て半導体装置を製造した(図２４)。
この状態より、配線層間絶縁膜の堆積と平坦化研磨、及び配線層間絶縁膜３１を含む配線工程等を実施し、更に第二の配線工程を経て半導体装置を製造した(図２４)。
本実施例に基づく半導体装置は、ゲート電極２０は金属珪化膜により構成された。これにより本実施例に基づく半導体装置においては完全空乏型ＳＯＩＩＧＦＥＴにも係らず、Ｎ導電型ＭＩＳＦＥＴとＰ導電型ＭＩＳＦＥＴの何れにおいてもその閾電圧値をほぼ０Ｖに設定することができた。また、チャネルを構成する単結晶Ｓｉ薄膜３が最終的に１０ｎｍと極薄に構成されたにも係らず、ソース、ドレイン領域が積上げ構造で構成され、更にその積上げ構造の大半が金属珪化膜２０で構成できたために半導体と金属珪化膜間の接触抵抗の増大や直列抵抗の増大の問題から解消することができた。更に、本実施例に基づく半導体装置においては、ＳＯＩ型ＭＩＳＦＥＴ領域のソースおよびドレイン拡散層領域の寄生容量低減のためのイオン注入工程と、バルク型ＭＩＳＦＥＴ領域のソースおよびドレイン拡散層領域低抵抗化のためのイオン注入工程とを共通工程・同一条件にて形成することにより、ＳＯＩ型ＭＩＳＦＥＴの大駆動電流化が実現できると同時にウエル拡散層６および７の底面寄生容量の低減も同時に実現可能である。これにより、容量低減のイオン注入を行わない場合のウエル構造に比べて、同一ウエル占有面積構成においても寄生容量を約1桁程度低減することができた。更に、本実施例に基づく半導体装置においては最下層配線であるゲート電極で直接ウエル拡散層と接続できるので、上部配線と無関係に接続領域を設定できる。これにより、半導体装置の大電流化、高駆動能力化が実現できた。
更に、従来ＳＴＩ構造を改良することにより、図２および図３に示す通り、低消費電力性・高速性に優れるＳＯＩ型ＭＩＳＦＥＴにおいて、Ｎ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域を共通化する一方、基板電位を印加するウエル拡散層は、ＳＴＩ層によって分離させることができた。従来技術では、図４〜６に示す通り、Ｎ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域、基板電位を印加するウエル拡散層は、ＳＴＩにより分離されていた。従って、本発明により、少なくとも半導体素子を作製する各々技術ノードにおける最小ピッチ、１ピッチ分の面積を低減することができる。更に、ＣＭＩＳＦＥＴの出力部となる上記Ｎ導電型ＭＩＳＦＥＴ領域とＰ導電型ＭＩＳＦＥＴ領域の拡散層領域は共通化され、珪化金属にて直接接続されている。そのため、従来のような配線接続孔金属・配線にて接続させるよりも、配線抵抗を低減することが出来る。このように、低消費電力・高速動作を有するＳＯＩ型ＭＩＳＦＥＴにおいて、トランジスタの素子面積の縮小を実現することが出来た。
本実施例に基づく半導体装置において、薄い埋め込み絶縁膜４としては漏洩電流が無視できる膜厚範囲内で可能な限り薄膜化されることが望ましく、１０ｎｍ以下更に好ましくはゲート絶縁膜５と同程度の２ｎｍ程度の膜厚であることが望ましい。
更に、従来ＳＴＩ構造を改良することにより、図２および図３に示す通り、低消費電力性・高速性に優れるＳＯＩ型ＭＩＳＦＥＴにおいて、Ｎ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域を共通化する一方、基板電位を印加するウエル拡散層は、ＳＴＩ層によって分離させることができた。従来技術では、図４〜６に示す通り、Ｎ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域、基板電位を印加するウエル拡散層は、ＳＴＩにより分離されていた。従って、本発明により、少なくとも半導体素子を作製する各々技術ノードにおける最小ピッチ、１ピッチ分の面積を低減することができる。更に、ＣＭＩＳＦＥＴの出力部となる上記Ｎ導電型ＭＩＳＦＥＴ領域とＰ導電型ＭＩＳＦＥＴ領域の拡散層領域は共通化され、珪化金属にて直接接続されている。そのため、従来のような配線接続孔金属・配線にて接続させるよりも、配線抵抗を低減することが出来る。このように、低消費電力・高速動作を有するＳＯＩ型ＭＩＳＦＥＴにおいて、トランジスタの素子面積の縮小を実現することが出来た。
本実施例に基づく半導体装置において、薄い埋め込み絶縁膜４としては漏洩電流が無視できる膜厚範囲内で可能な限り薄膜化されることが望ましく、１０ｎｍ以下更に好ましくはゲート絶縁膜５と同程度の２ｎｍ程度の膜厚であることが望ましい。
本実施例に基づく半導体装置において、ゲート電極材料はＮｉ珪化膜に限定されることなくＮｉ、Ｃｏ、Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｃｒ、Ａｌ、Ｐｔ、Ｐａ、Ｒｕ等の金属、金属珪化膜、又は金属窒化膜のうちその仕事関数が単結晶Ｓｉ薄膜の禁制帯のほぼ中央に位置する材料であればよい。
＜実施例２＞
図２５は本発明による第５の実施の形態実施例２を示した半導体装置の断面図である。本実施例においては基本的に前記実施例に準じて半導体装置を製造したが、図２５に示した通り、ソース・ドレイン上に積み上げられた拡散層領域２１の方が、ゲート電極２０よりも高く形成されていることを特徴とする。これは、第１の実施例１の図１６のゲート電極を形成する工程において、堆積するシリコンゲート多結晶Ｓｉ膜３８およびシリコン窒化膜３７の膜厚比を変えることにより実現される（図２６）。ここで、本発明に置いては、ゲート電極２０は、全領域を珪化させて、珪化ゲート電極にする必要がある。
＜実施例２＞
図２５は本発明による第５の実施の形態実施例２を示した半導体装置の断面図である。本実施例においては基本的に前記実施例に準じて半導体装置を製造したが、図２５に示した通り、ソース・ドレイン上に積み上げられた拡散層領域２１の方が、ゲート電極２０よりも高く形成されていることを特徴とする。これは、第１の実施例１の図１６のゲート電極を形成する工程において、堆積するシリコンゲート多結晶Ｓｉ膜３８およびシリコン窒化膜３７の膜厚比を変えることにより実現される（図２６）。ここで、本発明に置いては、ゲート電極２０は、全領域を珪化させて、珪化ゲート電極にする必要がある。
一方、ソース・ドレイン拡散層上の積上げＳｉ膜は全てが珪化せず、底面領域には低抵抗の多結晶Ｓｉ膜が残置され、薄い単結晶Ｓｉ内の極めて浅いＮ導電型のソース・ドレイン拡散層８、９および、浅いＰ導電型のソース・ドレイン拡散層１０、１１は保存する必要がある。これば、底面領域まで、全て珪化してしまうと、チャネル領域とソース・ドレイン拡散層との接触面積が減少し、抵抗が増大してしまうためである。
本発明によれば、ゲート電極２０は、ソース・ドレイン上に積み上げられた拡散層領域２１よりも、その高さが低く設定されているため、ゲート電極２０の全領域を珪化させても、ソース・ドレイン拡散層上の積上げＳｉ膜は全てが珪化されず、底面領域には低抵抗の多結晶Ｓｉ膜が残置される事となる。
このように、本実施例を適用することで、より良品歩留まりの良い半導体装置の製造方法を提供することが出来る。
このように、本実施例を適用することで、より良品歩留まりの良い半導体装置の製造方法を提供することが出来る。
更に、本実施例に基づく半導体装置は、ゲート電極２０は金属珪化膜により構成された。これにより本実施例に基づく半導体装置においては完全空乏型ＳＯＩＩＧＦＥＴにも係らず、Ｎ導電型ＭＩＳＦＥＴとＰ導電型ＭＩＳＦＥＴの何れにおいてもその閾電圧値をほぼ０Ｖに設定することができた。また、チャネルを構成する単結晶Ｓｉ薄膜３が最終的に１０ｎｍと極薄に構成されたにも係らず、ソース、ドレイン領域が積上げ構造で構成され、更にその積上げ構造の大半が金属珪化膜２０で構成できたために半導体と金属珪化膜間の接触抵抗の増大や直列抵抗の増大の問題から解消することができた。
更に、本実施例に基づく半導体装置においては、ＳＯＩ型ＭＩＳＦＥＴ領域のソースおよびドレイン拡散層領域の寄生容量低減のためのイオン注入工程と、バルク型ＭＩＳＦＥＴ領域のソースおよびドレイン拡散層領域低抵抗化のためのイオン注入工程とを共通工程・同一条件にて形成することにより、ＳＯＩ型ＭＩＳＦＥＴの大駆動電流化が実現できると同時にウエル拡散層６および７の底面寄生容量の低減も同時に実現可能である。これにより、容量低減のイオン注入を行わない場合のウエル構造に比べて、同一ウエル占有面積構成においても寄生容量を約1桁程度低減することができた。更に、本実施例に基づく半導体装置においては最下層配線であるゲート電極で直接ウエル拡散層と接続できるので、上部配線と無関係に接続領域を設定できる。これにより、半導体装置の大電流化、高駆動能力化が実現できた。
更に、従来ＳＴＩ構造を改良することにより、図２および図３に示す通り、低消費電力性・高速性に優れるＳＯＩ型ＭＩＳＦＥＴにおいて、Ｎ導電型ＭＩＳＦＥＴ領域とＰ導電型ＭＩＳＦＥＴ領域の拡散層領域を共通化する一方、基板電位を印加するウエル拡散層は、ＳＴＩ層によって分離させることができた。従来技術では、図４〜６に示す通り、Ｎ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域、基板電位を印加するウエル拡散層は、STIにより分離されていた。従って、本発明により、少なくとも半導体素子を作製する各々技術ノードにおける最小ピッチ、１ピッチ分の面積を低減することができる。更に、ＣＭＩＳＦＥＴの出力部となる上記Ｎ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域は共通化され、珪化金属にて直接接続されている。そのため、従来のような配線接続孔金属・配線にて接続させるよりも、配線抵抗を低減することが出来る。このように、低消費電力・高速動作を有するＳＯＩ型ＭＩＳＦＥＴにおいて、トランジスタの素子面積の縮小を実現することが出来た。
本実施例に基づく半導体装置において、薄い埋め込み絶縁膜４としては漏洩電流が無視できる膜厚範囲内で可能な限り薄膜化されることが望ましく、１０ｎｍ以下更に好ましくはゲート絶縁膜５と同程度の２ｎｍ程度の膜厚であることが望ましい。
本実施例に基づく半導体装置において、ゲート電極材料はＮｉ珪化膜に限定されることなくＮｉ、Ｃｏ、Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｃｒ、Ａｌ、Ｐｔ、Ｐａ、Ｒｕ等の金属、金属珪化膜、又は金属窒化膜のうちその仕事関数が単結晶Ｓｉ薄膜の禁制帯のほぼ中央に位置する材料であればよい。
＜実施例３＞
図２７は本発明による第３の実施の形態実施例３を示した半導体装置の断面図である。本実施例においては基本的に前記実施例に準じて半導体装置を製造したが、第３の実施例３では、Ｎ導電型ＭＩＳＦＥＴとＰ導電型ＭＩＳＦＥＴの閾電圧値を所望の値に設定するために、ＴｉＮ等の金属膜を適用していることを特徴とする。具体的には、酸化膜１．８ｎｍの形成とその表面をＮＯガスにより窒化することにより０．２ｎｍの窒化膜を主表面に積層形成後、５〜２０ｎｍ程度のＴｉＮ等の金属膜を形成した後に、多結晶Ｓｉ膜を堆積して、ゲート電極構造とする（図２８）。多結晶Ｓｉ膜は、従来のＭＩＳＦＥＴ形成方法と同様、イオン注入によって、Ｎ導電型ＭＩＳＦＥＴとＰ導電型ＭＩＳＦＥＴに各々、ＮおよびP導電型の不純物を注入しても良いし、ＮおよびP導電型の不純物がドーピングされた多結晶Ｓｉ膜を用いても良い。ゲート電極形成後は、実施例１と同様の工程を経ることで、半導体装置が製造される。
＜実施例３＞
図２７は本発明による第３の実施の形態実施例３を示した半導体装置の断面図である。本実施例においては基本的に前記実施例に準じて半導体装置を製造したが、第３の実施例３では、Ｎ導電型ＭＩＳＦＥＴとＰ導電型ＭＩＳＦＥＴの閾電圧値を所望の値に設定するために、ＴｉＮ等の金属膜を適用していることを特徴とする。具体的には、酸化膜１．８ｎｍの形成とその表面をＮＯガスにより窒化することにより０．２ｎｍの窒化膜を主表面に積層形成後、５〜２０ｎｍ程度のＴｉＮ等の金属膜を形成した後に、多結晶Ｓｉ膜を堆積して、ゲート電極構造とする（図２８）。多結晶Ｓｉ膜は、従来のＭＩＳＦＥＴ形成方法と同様、イオン注入によって、Ｎ導電型ＭＩＳＦＥＴとＰ導電型ＭＩＳＦＥＴに各々、ＮおよびP導電型の不純物を注入しても良いし、ＮおよびP導電型の不純物がドーピングされた多結晶Ｓｉ膜を用いても良い。ゲート電極形成後は、実施例１と同様の工程を経ることで、半導体装置が製造される。
ここで、実施例１との相違は、図２３の工程おいて、Ｎｉ(ニッケル)膜をニッケル珪化膜２０にする際の膜厚である。実施例１の場合、ゲート電極の多結晶Ｓｉ膜を全てニッケル珪化膜するのに対し、本実施例の場合は、ゲート電極の多結晶Ｓｉ膜は全てニッケル珪化膜にする必要はなく、その膜厚は２０ｎｍ程度で良い。
ゲート絶縁膜は、Ａｌ，Ｚｒ，Ｈｆ，Ｙ，Ｌａなどの希土類酸化物膜又は希土類シリケート膜、もしくは、Ａｌ酸化膜とＡｌ酸化膜上に形成されるＺｒ，Ｈｆ，Ｙ，Ｌａなどの希土類酸化物膜又は希土類シリケート膜の積層膜を用いても何ら問題ない。また、閾電圧値を所望の値にするために用いる金属膜は、ＴｉＮに限定されることなく、Ｔｉ、ＴａＮ等の金属、又は金属窒化膜のうちその仕事関数が単結晶Ｓｉ薄膜の禁制帯のほぼ中央に位置する材料であれば良い。
ゲート絶縁膜は、Ａｌ，Ｚｒ，Ｈｆ，Ｙ，Ｌａなどの希土類酸化物膜又は希土類シリケート膜、もしくは、Ａｌ酸化膜とＡｌ酸化膜上に形成されるＺｒ，Ｈｆ，Ｙ，Ｌａなどの希土類酸化物膜又は希土類シリケート膜の積層膜を用いても何ら問題ない。また、閾電圧値を所望の値にするために用いる金属膜は、ＴｉＮに限定されることなく、Ｔｉ、ＴａＮ等の金属、又は金属窒化膜のうちその仕事関数が単結晶Ｓｉ薄膜の禁制帯のほぼ中央に位置する材料であれば良い。
本実施例に基づく半導体装置は、ゲート電極２０はＴｉＮ等の金属窒化膜により構成された。これにより本実施例に基づく半導体装置においては完全空乏型ＳＯＩＩＧＦＥＴにも係らず、Ｎ導電型ＭＩＳＦＥＴとＰ導電型ＭＩＳＦＥＴの何れにおいてもその閾電圧値をほぼ０Ｖに設定することができた。また、チャネルを構成する単結晶Ｓｉ薄膜３が最終的に１０ｎｍと極薄に構成されたにも係らず、ソース、ドレイン領域が積上げ構造で構成され、更にその積上げ構造の大半が金属珪化膜２０で構成できたために半導体と金属珪化膜間の接触抵抗の増大や直列抵抗の増大の問題から解消することができた。
更に、本実施例に基づく半導体装置においては、ＳＯＩ型ＭＩＳＦＥＴ領域のソースおよびドレイン拡散層領域の寄生容量低減のためのイオン注入工程と、バルク型ＭＩＳＦＥＴ領域のソースおよびドレイン拡散層領域低抵抗化のためのイオン注入工程とを共通工程・同一条件にて形成することにより、ＳＯＩ型ＭＩＳＦＥＴの大駆動電流化が実現できると同時にウエル拡散層６および７の底面寄生容量の低減も同時に実現可能である。これにより、容量低減のイオン注入を行わない場合のウエル構造に比べて、同一ウエル占有面積構成においても寄生容量を約1桁程度低減することができた。更に、本実施例に基づく半導体装置においては最下層配線であるゲート電極で直接ウエル拡散層と接続できるので、上部配線と無関係に接続領域を設定できる。これにより、半導体装置の大電流化、高駆動能力化が実現できた。
更に、従来ＳＴＩ構造を改良することにより、図２および図３に示す通り、低消費電力性・高速性に優れるＳＯＩ型ＭＩＳＦＥＴにおいて、Ｎ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域を共通化する一方、基板電位を印加するウエル拡散層は、ＳＴＩ層によって分離させることができた。従来技術では、図４〜６に示す通り、Ｎ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域、基板電位を印加するウエル拡散層は、ＳＴＩにより分離されていた。従って、本発明により、少なくとも半導体素子を作製する各々技術ノードにおける最小ピッチ、１ピッチ分の面積を低減することができる。更に、ＣＭＩＳＦＥＴの出力部となる上記Ｎ導電型ＭＩＳＦＥＴ領域とＰ導電型ＭＩＳＦＥＴ領域の拡散層領域は共通化され、珪化金属にて直接接続されている。そのため、従来のような配線接続孔金属・配線にて接続させるよりも、配線抵抗を低減することが出来る。このように、低消費電力・高速動作を有するＳＯＩ型ＭＩＳＦＥＴにおいて、トランジスタの素子面積の縮小を実現することが出来た。
＜実施例４＞
図３３は、本発明による第５の実施の形態実施例４を示した半導体装置の断面図である。本実施例では、Ｎ導電型ＭＩＳＦＥＴ領域とＰ導電型ＭＩＳＦＥＴ領域の拡散層領域を共通化する領域に形成されるＳＴＩ素子分離層２とは高さの異なる素子分離層２７の構造が、前記実施例１とは異なることを特徴とする。その製造工程を、図２９以降を用いて説明する。
＜実施例４＞
図３３は、本発明による第５の実施の形態実施例４を示した半導体装置の断面図である。本実施例では、Ｎ導電型ＭＩＳＦＥＴ領域とＰ導電型ＭＩＳＦＥＴ領域の拡散層領域を共通化する領域に形成されるＳＴＩ素子分離層２とは高さの異なる素子分離層２７の構造が、前記実施例１とは異なることを特徴とする。その製造工程を、図２９以降を用いて説明する。
本実施例においては前記実施例１に準じ、図７−１９まで半導体装置を製造する。この状態より、選択エピタキシャル法を用いて露出された単結晶Ｓｉ領域上に例えば６０ｎｍ厚でＳｉ膜５２および５３を選択的に堆積した。（図３０）。本実施例では、ＳＴＩ素子分離層２をエッチングしてＮ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域の側面のＳｉ層を露出させずに、選択エピタキシャル法を用いて単結晶Ｓｉ層を成長させる。Ｎ導電型ＭＩＳＦＥＴ領域とＰ導電型ＭＩＳＦＥＴ領域の拡散層領域は、従来より知られているＥＬＯ (Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）によるＳｉ層の横方向への成長を利用して接続された。ＥＬＯによる単結晶Ｓｉ層の成長を利用することで、前記実施例１のようにＳＴＩ素子分離層２をエッチングする必要がなくなるため、前記実施例１よりも、更に工程を簡略化して半導体装置を作製することが出来る。がなく、プロセスを簡略化することができる。
図３０の状態より、選択エピタキシャル法を用いて形成したＮ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域にイオン注入法を用いて、各々Ｎ導電型およびＰ導電型の不純物注入を行い低抵抗化を実現した後、シリコン窒化膜３７を熱燐酸にて選択的に除去し（図３１）、シリコンゲート多結晶Ｓｉ膜３８を露出させてからスパッタ法により３０ｎｍ厚のＮｉ(ニッケル)膜を全面に被着させ、露出されているゲート電極の全領域、及びＮ導電型およびＰ電動型の高濃度積上げ領域の少なくとも上部領域を４５０℃の熱処理により選択的に珪化させて、珪化ゲート電極、珪化金属ソース、ドレイン領域２０とした。上記珪化処理において、不純物未添加のシリコンゲート電極はゲート絶縁膜に接する領域まで全てニッケル珪化膜に変換され、低抵抗化された。ソース・ドレイン拡散層上の積上げＳｉ膜は全てが珪化されず、底面領域には低抵抗の多結晶Ｓｉ膜が残置され、薄い単結晶Ｓｉ内の極めて浅いＮ導電型のソース・ドレイン拡散層８、９および、浅いＰ導電型のソース・ドレイン拡散層１０、１１は保存された。上記珪化処理の後、絶縁膜上の未反応のＮｉ膜のみを塩酸と過酸化水素水の混合水溶液により選択的にエッチング液で除去した（図３２）。
この状態より、配線層間絶縁膜の堆積と平坦化研磨、及び配線層間絶縁膜３１を含む配線工程等を実施し、更に第二の配線工程を経て半導体装置を製造した(図３３)。
本実施例に基づく半導体装置は、ゲート電極２０は金属珪化膜により構成された。これにより本実施例に基づく半導体装置においては完全空乏型ＳＯＩＩＧＦＥＴにも係らず、Ｎ導電型ＭＩＳＦＥＴとＰ導電型ＭＩＳＦＥＴの何れにおいてもその閾電圧値をほぼ０Ｖに設定することができた。また、チャネルを構成する単結晶Ｓｉ薄膜３が最終的に１０ｎｍと極薄に構成されたにも係らず、ソース、ドレイン領域が積上げ構造で構成され、更にその積上げ構造の大半が金属珪化膜２０で構成できたために半導体と金属珪化膜間の接触抵抗の増大や直列抵抗の増大の問題から解消することができた。
更に、本実施例に基づく半導体装置においては、ＳＯＩ型ＭＩＳＦＥＴ領域のソースおよびドレイン拡散層領域の寄生容量低減のためのイオン注入工程と、バルク型ＭＩＳＦＥＴ領域のソースおよびドレイン拡散層領域低抵抗化のためのイオン注入工程とを共通工程・同一条件にて形成することにより、ＳＯＩ型ＭＩＳＦＥＴの大駆動電流化が実現できると同時にウエル拡散層６および７の底面寄生容量の低減も同時に実現可能である。これにより、容量低減のイオン注入を行わない場合のウエル構造に比べて、同一ウエル占有面積構成においても寄生容量を約1桁程度低減することができた。更に、本実施例に基づく半導体装置においては最下層配線であるゲート電極で直接ウエル拡散層と接続できるので、上部配線と無関係に接続領域を設定できる。これにより、半導体装置の大電流化、高駆動能力化が実現できた。
更に、従来ＳＴＩ構造を改良することにより、図２および図３に示す通り、低消費電力性・高速性に優れるＳＯＩ型ＭＩＳＦＥＴにおいて、Ｎ導電型ＭＩＳＦＥＴ領域とＰ導電型ＭＩＳＦＥＴ領域の拡散層領域を共通化する一方、基板電位を印加するウエル拡散層は、ＳＴＩ層によって分離させることができた。従来技術では、図４〜６に示す通り、Ｎ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域、基板電位を印加するウエル拡散層は、ＳＴＩにより分離されていた。
従って、本発明により、少なくとも半導体素子を作製する各々技術ノードにおける最小ピッチ、１ピッチ分の面積を低減することができる。更に、ＣＭＩＳＦＥＴの出力部となる上記Ｎ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域は共通化され、珪化金属にて直接接続されている。そのため、従来のような配線接続孔金属・配線にて接続させるよりも、配線抵抗を低減することが出来る。このように、低消費電力・高速動作を有するＳＯＩ型ＭＩＳＦＥＴにおいて、トランジスタの素子面積の縮小を実現することが出来た。
本実施例に基づく半導体装置において、薄い埋め込み絶縁膜４としては漏洩電流が無視できる膜厚範囲内で可能な限り薄膜化されることが望ましく、１０ｎｍ以下更に好ましくはゲート絶縁膜５と同程度の２ｎｍ程度の膜厚であることが望ましい。
本実施例に基づく半導体装置において、ゲート電極材料はＮｉ珪化膜に限定されることなくＮｉ、Ｃｏ、Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｃｒ、Ａｌ、Ｐｔ、Ｐａ、Ｒｕ等の金属、金属珪化膜、又は金属窒化膜のうちその仕事関数が単結晶Ｓｉ薄膜の禁制帯のほぼ中央に位置する材料であればよい。
＜実施例５＞
図３４に本発明を用いたスタティックメモリ（ＳＲＡＭ）メモリセル回路を示す。本実施例では、1つのメモリセルが4つのトランジスタで構成されている。図３４において、６１および６２はビット線から記憶ノードにアクセスする機能と記憶ノードを“Ｈ”にチャージするための機能を兼ね備えた転送トランジスタ、６３および６４は“Ｌ”の記憶ノードを駆動するための駆動トランジスタ、６５および６６はデータを記憶するための記憶ノード、ＷＬはワード線、ＢＬおよびＢＬＢはビット線、Ｖｓｓは“Ｌ”の電源線である。本回路で、記憶ノード６５に“Ｈ”のデータを記憶ノード６６に“Ｌ”のデータを記憶している場合のデータ保持動作について説明する。データ保持動作中は、ワード線ＷＬ、ビット線ＢＬおよびＢＬＢはすべて“Ｈ”電位に駆動されている。転送トランジスタ６１はバックゲートが“Ｌ”となっているためフォワードバイアスが印加された状態となっており、Ｖｔｈが低下している。このため、転送トランジスタ６１を通してビット線ＢＬから記憶ノード６５にリーク電流が流れ記憶ノードの“Ｈ”電位が維持される。駆動トランジスタ６３のバックゲートはソース電極と等しい電位となっているため、Ｖｔｈは変化しておらずリーク電流も少ないため記憶ノード６５の“Ｈ”レベルが保たれる。駆動トランジスタ６４はバックゲート電位が“Ｈ”の電位となりフォワードバイアスが印加された状態となるためＶｔｈが低下し、記憶ノード６６の"Ｌ"レベルを強く保持できる。転送トランジスタ６２のバックゲートは“Ｈ”レベルとなるためリーク電流が少なく記憶ノード６６の“Ｌ”レベルに与える影響は少ない。このように本メモリセルは安定でありかつ不必要に流れるリーク電流が少ないメモリセルとなっている。
＜実施例５＞
図３４に本発明を用いたスタティックメモリ（ＳＲＡＭ）メモリセル回路を示す。本実施例では、1つのメモリセルが4つのトランジスタで構成されている。図３４において、６１および６２はビット線から記憶ノードにアクセスする機能と記憶ノードを“Ｈ”にチャージするための機能を兼ね備えた転送トランジスタ、６３および６４は“Ｌ”の記憶ノードを駆動するための駆動トランジスタ、６５および６６はデータを記憶するための記憶ノード、ＷＬはワード線、ＢＬおよびＢＬＢはビット線、Ｖｓｓは“Ｌ”の電源線である。本回路で、記憶ノード６５に“Ｈ”のデータを記憶ノード６６に“Ｌ”のデータを記憶している場合のデータ保持動作について説明する。データ保持動作中は、ワード線ＷＬ、ビット線ＢＬおよびＢＬＢはすべて“Ｈ”電位に駆動されている。転送トランジスタ６１はバックゲートが“Ｌ”となっているためフォワードバイアスが印加された状態となっており、Ｖｔｈが低下している。このため、転送トランジスタ６１を通してビット線ＢＬから記憶ノード６５にリーク電流が流れ記憶ノードの“Ｈ”電位が維持される。駆動トランジスタ６３のバックゲートはソース電極と等しい電位となっているため、Ｖｔｈは変化しておらずリーク電流も少ないため記憶ノード６５の“Ｈ”レベルが保たれる。駆動トランジスタ６４はバックゲート電位が“Ｈ”の電位となりフォワードバイアスが印加された状態となるためＶｔｈが低下し、記憶ノード６６の"Ｌ"レベルを強く保持できる。転送トランジスタ６２のバックゲートは“Ｈ”レベルとなるためリーク電流が少なく記憶ノード６６の“Ｌ”レベルに与える影響は少ない。このように本メモリセルは安定でありかつ不必要に流れるリーク電流が少ないメモリセルとなっている。
本メモリセルのレイアウトを図３５に示す。図３５において、７１はコンタクト、７２はゲート電極、７３は拡散層、６１および６２は転送トランジスタ、６３および６４は駆動トランジスタであり、点線が1つのメモリセルを表している。
また図３６にゲート電極とコンタクトおよびウエル層を表したメモリセルレイアウトを示す。６７がウエル層である。転送トランジスタ６１と駆動トランジスタ６３、転送トランジスタ６２と駆動トランジスタ６４のウエルがそれぞれ一体化されて形成され、記憶ノードと接続されている。また、本メモリセルでは、転送トランジスタ６２と駆動トランジスタ６４のウエルが一体化されて形成されている。
図３７に、本メモリセルのＮ導電型ＭＩＳＦＥＴ領域とP導電型ＭＩＳＦＥＴ領域の拡散層領域のレイアウト図を示す。Ｎ導電型ＭＩＳＦＥＴ領域６９とP導電型ＭＩＳＦＥＴ領域の拡散層領域６８は、本発明を用いて、素子分離領域（ＳＴＩ）で分離されることなく共通化されている。これにより、メモリセル面積の増加が抑えられている。またウエル層が拡散層の下から横方向に、逆のデータを保持するための駆動トランジスタのゲート電極の下まで延びている。このように、本実施例のメモリセルは使用されるトランジスタ数が４つと少ないため６つのトランジスタを使用するＳＲＡＭメモリセルと比較して３分の２以下の面積とすることができ、面積効率に優れる。
＜実施例６＞
図３８および図３９に、本発明を用いたＳＲＡＭメモリセル回路、および、そのレイアウト図を示す。図３８において、ＢＬおよびＢＬＢはビット線、WLはワード線、Ｖｄｄは電源線、Ｖｓｓは接地電位線、８１および８２はメモリセルにアクセスするための転送トランジスタ、８３および８４はメモリセルのデータを保持するために記憶ノードを駆動する駆動トランジスタ、８５および８６はメモリセルデータを保持するために電荷を供給する負荷トランジスタ、８７および８８はデータを記憶するための記憶ノードを示している。本発明によるＳＲＡＭメモリセルのレイアウトが、図４０に示す従来ＳＲＡＭメモリセルのレイアウトと異なるのは、例えば拡散層領域８４および８５が、図３９に示す通り、本発明を用いて、素子分離領域（ＳＴＩ）で分離されることなく共通化されている（図３９中７５の領域）。この領域は、珪化金属にて直接接続されている。そのため、従来のような配線接続孔金属・配線にて接続させるよりも、メモリセルの配線抵抗を低減することが出来る。その結果、メモリセルの書き込み時間も高速化等、各性能を向上させることが可能となる。
＜実施例６＞
図３８および図３９に、本発明を用いたＳＲＡＭメモリセル回路、および、そのレイアウト図を示す。図３８において、ＢＬおよびＢＬＢはビット線、WLはワード線、Ｖｄｄは電源線、Ｖｓｓは接地電位線、８１および８２はメモリセルにアクセスするための転送トランジスタ、８３および８４はメモリセルのデータを保持するために記憶ノードを駆動する駆動トランジスタ、８５および８６はメモリセルデータを保持するために電荷を供給する負荷トランジスタ、８７および８８はデータを記憶するための記憶ノードを示している。本発明によるＳＲＡＭメモリセルのレイアウトが、図４０に示す従来ＳＲＡＭメモリセルのレイアウトと異なるのは、例えば拡散層領域８４および８５が、図３９に示す通り、本発明を用いて、素子分離領域（ＳＴＩ）で分離されることなく共通化されている（図３９中７５の領域）。この領域は、珪化金属にて直接接続されている。そのため、従来のような配線接続孔金属・配線にて接続させるよりも、メモリセルの配線抵抗を低減することが出来る。その結果、メモリセルの書き込み時間も高速化等、各性能を向上させることが可能となる。
１…半導体基板、
２…素子間分離絶縁膜、
３…単結晶半導体薄膜、
４…埋め込み酸化膜、
５…ゲート絶縁膜、
６…Ｎ型ウエル拡散層、
７…Ｎ型ウエル拡散層、
８…Ｎ型高濃度極薄ソース拡散層、
９…Ｎ型高濃度極薄ドレイン拡散層、
１０…Ｐ型高濃度極薄ソース拡散層、
１１…Ｐ型高濃度極薄ドレイン拡散層、
１２…ゲート側壁絶縁膜、
１３…Ｎ型高濃度極薄ソース拡散層、
１４…Ｎ型高濃度極薄ドレイン拡散層、
１５…Ｐ型高濃度極薄ソース拡散層、
１６…Ｐ型高濃度極薄ドレイン拡散層、
２０…金属珪化膜物ゲート電極、
２１…ソース,ドレイン積上げ半導体、
２５,２６…閾電圧制御拡散層、
３０…配線接続孔金属、
３１…配線層館絶縁膜、
３５…レジストマスク、
３６…シリコン酸化膜、
３７…シリコン窒化膜、
３８…多結晶シリコン膜、
３９…厚いシリコン酸化膜、
４０…ゲート配線接続孔、
４２…拡散層配線接続孔、
５２,５３…積み上げＳｉ層、
６１…転送トランジスタ、
６３,６４…駆動トランジスタ、
８５,８６…負荷トランジスタ、
６５,６６,８７,８８…メモリセル内のデータ記憶ノード、
７２…ゲート電極、
１００…Ｎ型ＭＩＳＦＥＴ領域、
２００…Ｐ型ＭＩＳＦＥＴ領域、
ＷＬ…ワード線、
ＢＬ,ＢＬＢ…ビット線、
Ｖｄｄ…電源線、
Ｖｓｓ…接地電位線。
２…素子間分離絶縁膜、
３…単結晶半導体薄膜、
４…埋め込み酸化膜、
５…ゲート絶縁膜、
６…Ｎ型ウエル拡散層、
７…Ｎ型ウエル拡散層、
８…Ｎ型高濃度極薄ソース拡散層、
９…Ｎ型高濃度極薄ドレイン拡散層、
１０…Ｐ型高濃度極薄ソース拡散層、
１１…Ｐ型高濃度極薄ドレイン拡散層、
１２…ゲート側壁絶縁膜、
１３…Ｎ型高濃度極薄ソース拡散層、
１４…Ｎ型高濃度極薄ドレイン拡散層、
１５…Ｐ型高濃度極薄ソース拡散層、
１６…Ｐ型高濃度極薄ドレイン拡散層、
２０…金属珪化膜物ゲート電極、
２１…ソース,ドレイン積上げ半導体、
２５,２６…閾電圧制御拡散層、
３０…配線接続孔金属、
３１…配線層館絶縁膜、
３５…レジストマスク、
３６…シリコン酸化膜、
３７…シリコン窒化膜、
３８…多結晶シリコン膜、
３９…厚いシリコン酸化膜、
４０…ゲート配線接続孔、
４２…拡散層配線接続孔、
５２,５３…積み上げＳｉ層、
６１…転送トランジスタ、
６３,６４…駆動トランジスタ、
８５,８６…負荷トランジスタ、
６５,６６,８７,８８…メモリセル内のデータ記憶ノード、
７２…ゲート電極、
１００…Ｎ型ＭＩＳＦＥＴ領域、
２００…Ｐ型ＭＩＳＦＥＴ領域、
ＷＬ…ワード線、
ＢＬ,ＢＬＢ…ビット線、
Ｖｄｄ…電源線、
Ｖｓｓ…接地電位線。
Claims (2)
- 半導体支持基板と、該半導体支持基板上に形成された埋め込み絶縁体薄膜と、該埋め込み絶縁体薄膜上に形成された単結晶半導体薄膜とから構成されたＳＯＩ基板を準備する工程と、
第１の素子形成予定領域と第２の素子形成予定領域とを分離する溝を前記ＳＯＩ基板上に選択的に形成する工程と、
前記溝中にシリコン酸化膜を埋め込むことにより素子分離層を形成する工程と、
前記半導体支持基板中の前記第１の素子形成予定領域に第１の導電型を有する第１のウエル拡散層と、前記第２の素子形成予定領域に前記第１の導電型と逆の導電型の第２の導電型を有する第２のウエル拡散層を形成する工程と、
前記第１および前記第２の素子形成予定領域の所定の位置に第１および第２のゲート電極を形成する工程と、
前記第１および第２のゲート電極を不純物導入のマスクとして、前記第１および第２のゲート電極周辺の前記単結晶半導体薄膜に前記第２および第１の導電型を有する不純物を導入し、それぞれ第１のソース層／ドレイン層と、第２のソース層／ドレイン層を形成する工程と、
前記第１のソース層および前記第２のドレイン層又は前記第２のソース層および前記第１のドレイン層を電気的に接続する導電層を形成する工程と、
前記素子分離層の上端部を前記単結晶半導体薄膜の表面より前記半導体支持基板側に凹むようにエッチングし、前記第１のソース層／ドレイン層と前記第２のソース層／ドレイン層の一端面を露出させる工程と、
前記第１のソース層／ドレイン層および前記第２のソース層／ドレイン層の表面、前記素子分離層の表面、露出した前記第１のソース層／ドレイン層および前記第２のソース層／ドレイン層の一端面のそれぞれを覆うように、選択エピタキシャル成長を行う工程と、
前記選択エピタキシャル成長した領域表面に金属を堆積し、その後、熱処理を施すことによりシリサイド層を形成し、前記第１のソース層および前記第２のドレイン層又は前記第２のソース層および前記第１のドレイン層を電気的に接続する導電層を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記第１および第２のゲート電極の下面よりも高くなるまで、前記選択エピタキシャル成長を行うことを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010546603A JP5364108B2 (ja) | 2009-01-19 | 2010-01-18 | 半導体装置の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009008850 | 2009-01-19 | ||
| JP2009008850 | 2009-01-19 | ||
| JP2010546603A JP5364108B2 (ja) | 2009-01-19 | 2010-01-18 | 半導体装置の製造方法 |
| PCT/JP2010/000236 WO2010082504A1 (ja) | 2009-01-19 | 2010-01-18 | 半導体装置およびその製造方法、並びに半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2010082504A1 JPWO2010082504A1 (ja) | 2012-07-05 |
| JP5364108B2 true JP5364108B2 (ja) | 2013-12-11 |
Family
ID=42339757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010546603A Active JP5364108B2 (ja) | 2009-01-19 | 2010-01-18 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8643117B2 (ja) |
| JP (1) | JP5364108B2 (ja) |
| KR (1) | KR101287733B1 (ja) |
| WO (1) | WO2010082504A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8552500B2 (en) | 2011-05-24 | 2013-10-08 | International Business Machines Corporation | Structure for CMOS ETSOI with multiple threshold voltages and active well bias capability |
| JP5690683B2 (ja) | 2011-07-22 | 2015-03-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2013182991A (ja) * | 2012-03-01 | 2013-09-12 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
| FR2999802A1 (fr) | 2012-12-14 | 2014-06-20 | St Microelectronics Sa | Cellule cmos realisee dans une technologie fd soi |
| US9263349B2 (en) * | 2013-11-08 | 2016-02-16 | Globalfoundries Inc. | Printing minimum width semiconductor features at non-minimum pitch and resulting device |
| US9349719B2 (en) * | 2014-09-11 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device |
| JP6983905B2 (ja) * | 2017-11-14 | 2021-12-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR102495516B1 (ko) * | 2018-05-08 | 2023-02-02 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| FR3137209A1 (fr) * | 2022-06-22 | 2023-12-29 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif microélectronique à deux transistors à effet de champ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078141A (ja) * | 2001-09-05 | 2003-03-14 | Sharp Corp | 半導体装置及びその製造方法と携帯電子機器 |
| WO2007004535A1 (ja) * | 2005-07-05 | 2007-01-11 | Renesas Technology Corp. | 半導体装置およびその製造方法 |
| JP2008288269A (ja) * | 2007-05-15 | 2008-11-27 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5693975A (en) * | 1995-10-05 | 1997-12-02 | Integrated Device Technology, Inc. | Compact P-channel/N-channel transistor structure |
| JP2000208770A (ja) | 1999-01-08 | 2000-07-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7706172B2 (en) * | 2004-04-01 | 2010-04-27 | Arm Limited | Layout of a SRAM memory cell |
-
2010
- 2010-01-18 WO PCT/JP2010/000236 patent/WO2010082504A1/ja active Application Filing
- 2010-01-18 US US13/145,108 patent/US8643117B2/en active Active
- 2010-01-18 JP JP2010546603A patent/JP5364108B2/ja active Active
- 2010-01-18 KR KR1020117016715A patent/KR101287733B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078141A (ja) * | 2001-09-05 | 2003-03-14 | Sharp Corp | 半導体装置及びその製造方法と携帯電子機器 |
| WO2007004535A1 (ja) * | 2005-07-05 | 2007-01-11 | Renesas Technology Corp. | 半導体装置およびその製造方法 |
| JP2008288269A (ja) * | 2007-05-15 | 2008-11-27 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120018807A1 (en) | 2012-01-26 |
| WO2010082504A1 (ja) | 2010-07-22 |
| KR101287733B1 (ko) | 2013-07-19 |
| US8643117B2 (en) | 2014-02-04 |
| JPWO2010082504A1 (ja) | 2012-07-05 |
| KR20110105826A (ko) | 2011-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11695014B2 (en) | Semiconductor device and method for controlling semiconductor device | |
| JP5364108B2 (ja) | 半導体装置の製造方法 | |
| JP2012169639A (ja) | 半導体装置の製造方法 | |
| CN101160667B (zh) | 改进单元稳定性和性能的混合块soi 6t-sram单元 | |
| US8188528B2 (en) | Structure and method to form EDRAM on SOI substrate | |
| JP4087107B2 (ja) | 半導体素子の薄膜トランジスタ製造方法 | |
| JP2006012878A (ja) | 半導体記憶装置 | |
| TW200843111A (en) | Floating body memory cell having gates favoring different conductivity type regions | |
| JP5081394B2 (ja) | 半導体装置の製造方法 | |
| JP2005251776A (ja) | 半導体装置とその製造方法 | |
| CN109524355B (zh) | 一种半导体器件的结构和形成方法 | |
| TW201246276A (en) | Fully depleted SOI device with buried doped layer | |
| US11894039B2 (en) | Fft-dram | |
| JP6467472B2 (ja) | 半導体装置 | |
| JP5745006B2 (ja) | 半導体装置および半導体装置の制御方法 | |
| JP6203915B2 (ja) | 半導体装置 | |
| JP2015164214A (ja) | 半導体装置および半導体装置の制御方法 | |
| JP2009141296A (ja) | 半導体装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130906 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5364108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |