JP5359940B2 - Multilayer circuit board manufacturing method - Google Patents
Multilayer circuit board manufacturing method Download PDFInfo
- Publication number
- JP5359940B2 JP5359940B2 JP2010053782A JP2010053782A JP5359940B2 JP 5359940 B2 JP5359940 B2 JP 5359940B2 JP 2010053782 A JP2010053782 A JP 2010053782A JP 2010053782 A JP2010053782 A JP 2010053782A JP 5359940 B2 JP5359940 B2 JP 5359940B2
- Authority
- JP
- Japan
- Prior art keywords
- base material
- circuit board
- multilayer circuit
- resin film
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、熱可塑性樹脂からなる樹脂フィルムの積層体を加熱加圧して、該樹脂フィルムを相互に貼り合わせて製造する多層回路基板の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer circuit board, in which a laminate of resin films made of a thermoplastic resin is heated and pressed to bond the resin films together.
片面に金属箔からなる導体パターンが形成された樹脂フィルムを複数枚積層し、該積層体を加熱加圧して樹脂フィルム同士を相互に接着する多層回路基板の製造方法が、例えば、特開2003−86948号公報(特許文献1)に開示されている。また、上記多層回路基板の製造方法において加熱加圧する際のプレス工法が、例えば、特開2003−273511号公報(特許文献2)に開示されている。 A method of manufacturing a multilayer circuit board in which a plurality of resin films each having a conductor pattern made of a metal foil is laminated on one side, and the laminate is heated and pressed to bond the resin films to each other is disclosed in, for example, No. 86948 (Patent Document 1). Moreover, the press construction method at the time of heat-pressing in the manufacturing method of the said multilayer circuit board is disclosed by Unexamined-Japanese-Patent No. 2003-273511 (patent document 2), for example.
図10は、上記特許文献1と同様の従来の代表的な多層回路基板の製造方法を説明する図で、図10(a)〜(f)は、多層回路基板90の製造工程別の断面図である。 FIGS. 10A and 10B are diagrams for explaining a conventional representative method for manufacturing a multilayer circuit board similar to Patent Document 1, and FIGS. 10A to 10F are cross-sectional views for each manufacturing process of the multilayer circuit board 90. FIGS. It is.
図10(a)〜(f)に示す多層回路基板90の製造方法では、最初に、図10(a)に示すように、加熱プレスによって、熱可塑性樹脂からなる基材1の樹脂フィルム20の片面に、金属(銅)箔2を貼り合わせる。次に、図10(b)に示すように、エッチングによって、銅箔2を所定の導体パターンPに加工する。次に、図10(c)に示すように、樹脂フィルム20の所定の位置に、レーザ加工で導体パターンPを底とする底付貫通穴Hを開ける。次に、図10(d)に示すように、底付貫通穴Hに導電ペースト4を充填する。これによって、片面に導体パターンPが形成され、底付貫通穴Hに導電ペースト4が充填された、熱可塑性樹脂からなる基材1の樹脂フィルム20が準備できる。 In the manufacturing method of the multilayer circuit board 90 shown in FIGS. 10A to 10F, first, as shown in FIG. 10A, the resin film 20 of the base material 1 made of a thermoplastic resin is formed by a hot press. A metal (copper) foil 2 is bonded to one side. Next, as shown in FIG. 10B, the copper foil 2 is processed into a predetermined conductor pattern P by etching. Next, as shown in FIG. 10C, a bottomed through hole H having the conductor pattern P as a bottom is formed by laser processing at a predetermined position of the resin film 20. Next, as shown in FIG. 10 (d), the bottomed through hole H is filled with the conductive paste 4. Thereby, the resin film 20 of the base material 1 made of a thermoplastic resin, in which the conductor pattern P is formed on one side and the conductive paste 4 is filled in the bottomed through hole H, can be prepared.
次に、図10(e)に示すように、上記と同様にして準備した樹脂フィルム20a〜20fを、図のように途中で反転させて積層する。最後に、上記積層体を熱プレス板により、基材1の融点直下の温度で加熱加圧して、樹脂フィルム20a〜20fの形状を保持したまま、隣接する樹脂フィルム20a〜20f同士を相互に貼り合わせる。これにより、図10(f)に示すように、熱可塑性樹脂からなる基材1の隣接する樹脂フィルム20a〜20f同士が相互に貼り合わされ一体化すると共に、底付貫通穴H内に充填された導電ペースト4が焼結して接続導体4aとなり、各層の導体パターンP同士が電気的に接続される。 Next, as shown in FIG. 10E, the resin films 20a to 20f prepared in the same manner as described above are inverted and laminated in the middle as shown in the figure. Finally, the laminated body is heated and pressed by a hot press plate at a temperature just below the melting point of the substrate 1, and the adjacent resin films 20a to 20f are bonded to each other while maintaining the shape of the resin films 20a to 20f. Match. Thereby, as shown in FIG.10 (f), while adjacent resin films 20a-20f of the base material 1 which consists of thermoplastic resins are mutually bonded and integrated, it filled in the through-hole H with a bottom. The conductive paste 4 is sintered to become the connection conductor 4a, and the conductor patterns P of the respective layers are electrically connected.
以上の工程によって、図10(f)に示す多層回路基板90が製造される。 Through the above steps, the multilayer circuit board 90 shown in FIG.
上記多層回路基板90の製造方法によれば、加熱加圧により、積層した複数枚の樹脂フィルム20a〜20fが一括して接着され、また同時に導電ペースト4が焼結して接続導体4aとなり配線回路が形成されるため、各層を一層ずつ形成して多層化する多層回路基板の製造方法に較べて、多層化工程が短くて済む。このため、図10(f)に示す多層回路基板90を、安価に製造することができる。 According to the manufacturing method of the multilayer circuit board 90, a plurality of laminated resin films 20a to 20f are bonded together by heating and pressing, and at the same time, the conductive paste 4 is sintered to form the connection conductor 4a. Therefore, the multilayering process can be shortened as compared with a method for manufacturing a multilayer circuit board in which each layer is formed one layer at a time. For this reason, the multilayer circuit board 90 shown in FIG. 10F can be manufactured at low cost.
また、特許文献2に開示されたプレス工法では、例えば図10(e)に示す樹脂フィルム20a〜20fの積層体を加熱加圧する際に、熱プレス板と導体パターンPが形成された樹脂フィルム20a〜20fの積層体の間に、緩衝効果を有するプレス用部材(緩衝材)を介在させる。これによって、導体パターンPの存在による積層体の厚さ分布をキャンセルして、全体に均一な圧力を印加することができる。このため、各樹脂フィルム20a〜20fに形成されている導体パターンPの相互の位置ズレ等を抑制することができ、製品歩留まりを高めることができる。 Further, in the press method disclosed in Patent Document 2, for example, when a laminated body of resin films 20a to 20f shown in FIG. 10 (e) is heated and pressurized, a resin film 20a on which a hot press plate and a conductor pattern P are formed. A pressing member (buffer material) having a buffering effect is interposed between the laminated bodies of ˜20f. Thereby, the thickness distribution of the laminated body due to the presence of the conductor pattern P can be canceled and a uniform pressure can be applied to the whole. For this reason, the mutual shift | offset | difference etc. of the conductor pattern P currently formed in each resin film 20a-20f can be suppressed, and a product yield can be improved.
図10の多層回路基板90の製造方法において使用している樹脂フィルム20a〜20fの基材1は、耐熱性の高い熱可塑性樹脂であり、樹脂フィルム20a〜20fの多層化熱プレスは、基材1が軟化する300℃以上の高温で実施する。このため、導体パターンPの位置ズレ等を抑制するための特許文献2に開示された緩衝材については、より高温の耐熱性が必要で、非常に高価であるためコストの増大要因となっている。 The base material 1 of the resin films 20a to 20f used in the manufacturing method of the multilayer circuit board 90 of FIG. 10 is a thermoplastic resin having high heat resistance, and the multilayer heat press of the resin films 20a to 20f is a base material. It is carried out at a high temperature of 300 ° C. or higher where 1 softens. For this reason, the buffer material disclosed in Patent Document 2 for suppressing the displacement of the conductor pattern P and the like requires heat resistance at a higher temperature and is very expensive, which causes an increase in cost. .
また、近年、上記樹脂フィルムの積層数の増大に伴って導体パターンPの存在による積層体の厚さ分布も増大する傾向にあり、緩衝材だけでは厚さ分布をカバーして全体に均一な圧力を印加することができなくなってきている。例えば、12μmの銅箔を用いて導体パターンPを形成した樹脂フィルムを25枚積層して多層回路基板を製造する場合においては、積層体の各位置において、最大で12×25=300μmの厚さ分布が生じる。このため、積層体の加圧面内において各層の導体パターンPが重なる割合の大きく異なる領域が存在すると、緩衝材だけではプレス圧力を均一にかけることができず、導体パターンPの変形や相互の位置ズレが起きたり、導体パターンPの周りで基材1の回り込み不足による空隙が発生したりする。 In recent years, the thickness distribution of the laminate due to the presence of the conductor pattern P tends to increase as the number of laminated resin films increases, and the cushioning material alone covers the thickness distribution and has a uniform pressure throughout. Cannot be applied. For example, in the case of manufacturing a multilayer circuit board by laminating 25 resin films formed with a conductor pattern P using a 12 μm copper foil, a maximum thickness of 12 × 25 = 300 μm at each position of the laminate. Distribution occurs. For this reason, if there is a region in which the conductor pattern P of each layer overlaps greatly in the pressing surface of the laminate, it is not possible to apply the press pressure uniformly with the cushioning material alone. Misalignment occurs, or a gap due to insufficient wraparound of the base material 1 occurs around the conductor pattern P.
そこで本発明は、熱可塑性樹脂からなる樹脂フィルムの積層体を加熱加圧して、該樹脂フィルムを相互に貼り合わせて製造する多層回路基板の製造方法であって、耐熱性を劣化させることなく、導体パターンの変形や位置ズレおよび導体パターンの周りでの空隙発生が起き難い多層回路基板の製造方法を提供することを目的としている。 Therefore, the present invention is a method for producing a multilayer circuit board in which a laminate of a resin film made of a thermoplastic resin is heated and pressed to bond the resin films to each other, without deteriorating heat resistance. It is an object of the present invention to provide a method for manufacturing a multilayer circuit board in which deformation or misalignment of a conductor pattern and generation of a gap around the conductor pattern hardly occur.
請求項1に記載の発明は、熱可塑性樹脂からなる樹脂フィルムの積層体を加熱加圧して、該樹脂フィルムを相互に貼り合わせて製造する多層回路基板の製造方法であって、前記樹脂フィルムが、結晶性の第1基材からなり、表面に金属箔からなる導体パターンが形成された第1樹脂フィルムと、結晶化転移に伴い弾性率に極小が現れる非結晶の第2基材からなり、表面に金属箔からなる導体パターンが形成されていない第2樹脂フィルムとからなり、前記第1樹脂フィルムの前記導体パターンが形成された面に対向して、前記第2樹脂フィルムを積層配置し、加熱加圧により、前記第1樹脂フィルムと前記第2樹脂フィルムを相互に貼り合わせることを特徴としている。 Invention of Claim 1 is a manufacturing method of the multilayer circuit board manufactured by heat-pressing the laminated body of the resin film which consists of a thermoplastic resin, and bonding this resin film mutually, Comprising: The said resin film A first resin film comprising a crystalline first base material, on which a conductor pattern made of a metal foil is formed, and a non-crystalline second base material having a minimum in elastic modulus with crystallization transition, It is composed of a second resin film in which a conductive pattern made of metal foil is not formed on the surface, facing the surface on which the conductive pattern of the first resin film is formed, and laminating and arranging the second resin film, The first resin film and the second resin film are bonded to each other by heat and pressure.
上記多層回路基板の製造方法は、2種類の樹脂フィルムを使用するものである。すなわち、導体パターンが形成された結晶性の第1基材からなる第1樹脂フィルムと、導体パターンが形成されていない非結晶の第2基材からなる第2樹脂フィルムである。上記製造方法においては、第1樹脂フィルムの導体パターンが形成された面に対向して第2樹脂フィルムを積層配置し、加熱加圧により第1樹脂フィルムと第2樹脂フィルムを相互に貼り合わせる。 The multilayer circuit board manufacturing method uses two types of resin films. That is, a first resin film made of a crystalline first base material on which a conductor pattern is formed, and a second resin film made of an amorphous second base material on which no conductor pattern is formed. In the said manufacturing method, the 2nd resin film is laminated | stacked and arrange | positioned facing the surface in which the conductor pattern of the 1st resin film was formed, and the 1st resin film and the 2nd resin film are bonded together by heating and pressurization.
第1樹脂フィルムと第2樹脂フィルムの上記積層体を加熱加圧するに際して、結晶性の第1基材からなる第1樹脂フィルムは、第1基材の弾性率が温度の上昇と共に漸減し、第1基材の融点に至るまで徐々に柔らかくなる。一方、非結晶の第2基材からなる第2樹脂フィルムは、第2基材の融点に至る温度上昇の途中で結晶化転移を伴い、第2基材の弾性率に極小が現れる。すなわち、第2樹脂フィルムは、加熱加圧する際の温度上昇の過程で第2基材の結晶化転移が開始すると、急激に弾性率が低下して軟化する。弾性率の極小点を過ぎて結晶化転移が終了し、結晶性を有した状態に変化した後では、第2基材は、結晶性の第1基材と同様に温度上昇に伴って弾性率が漸減し、融点に至るまで徐々に柔らかくなる。 When the laminated body of the first resin film and the second resin film is heated and pressurized, the first resin film made of the crystalline first base material has an elastic modulus of the first base material that gradually decreases as the temperature rises. It gradually softens until reaching the melting point of one substrate. On the other hand, the second resin film made of the amorphous second base material is accompanied by a crystallization transition in the middle of the temperature rise to the melting point of the second base material, and a minimum appears in the elastic modulus of the second base material. That is, when the crystallization transition of the second base material starts in the process of temperature rise during heating and pressurization, the second resin film suddenly decreases in elasticity and softens. After the minimum transition point of the elastic modulus is passed and the crystallization transition is completed and the state is changed to a state having crystallinity, the second base material has an elastic modulus as the temperature rises in the same manner as the crystalline base material. Gradually decreases until it reaches the melting point.
上記多層回路基板の製造方法は、加熱加圧する際の昇温過程における上記第1基材と第2基材の弾性率変化の違いを利用するものである。すなわち、融点に至るまで徐々に柔らかくなる結晶性の第1基材の表面に導体パターンを配置し、これを第1樹脂フィルムとして、加熱加圧時の昇温過程で導体パターンの変形や位置ズレが起き難い状態にしておく。一方、融点に至る昇温途中で結晶化転移に伴う弾性率の極小が現れる非結晶の第2基材の表面には導体パターンを形成せず、これを第2樹脂フィルムとして、第1樹脂フィルムの導体パターンが形成された面に対向して積層配置する。該第1樹脂フィルムと第2樹脂フィルムの積層体を加熱加圧すると、第1樹脂フィルムがあまり軟化せず、導体パターンの変形や位置ズレが起き難い昇温途中の早い段階で、第2樹脂フィルムの第2基材を結晶化転移させることができる。この時、第2樹脂フィルムの第2基材は、弾性率が急激に減少して、流動化し易い状態になる。これによって、第1樹脂フィルムに形成されている導体パターンは初期の形状や位置を維持したまま、軟化して流動化した第2樹脂フィルムの第2基材が、第1樹脂フィルムの導体パターンの周りにおける段差を埋める。 The manufacturing method of the multilayer circuit board utilizes a difference in elastic modulus change between the first base material and the second base material in a temperature rising process when heating and pressurizing. That is, a conductor pattern is disposed on the surface of a crystalline first base material that gradually softens until reaching the melting point, and this is used as the first resin film to deform or misalign the conductor pattern during the heating process during heating and pressurization. Make it hard to get up. On the other hand, a conductive pattern is not formed on the surface of the non-crystalline second base material in which the minimum elastic modulus appears due to the crystallization transition during the temperature rising to the melting point, and this is used as the second resin film and the first resin film. The conductive pattern is laminated so as to face the surface on which the conductive pattern is formed. When the laminated body of the first resin film and the second resin film is heated and pressed, the first resin film is not softened so much, and the second resin is formed at an early stage during the temperature rise in which the conductor pattern is not easily deformed or displaced. The second substrate of the film can be crystallized and transitioned. At this time, the second base material of the second resin film is in a state where the elastic modulus is rapidly decreased and fluidized easily. As a result, the second base material of the second resin film softened and fluidized while maintaining the initial shape and position of the conductor pattern formed on the first resin film is the conductor pattern of the first resin film. Fill the steps around.
上記第2樹脂フィルムの第2基材の結晶化転移が終了した後、引き続き第1樹脂フィルムの第1基材の融点と第2樹脂フィルムの第2基材の融点のいずれか低いほうの融点直下まで昇温して、該第1樹脂フィルムと第2樹脂フィルムを相互に貼り合わせて多層回路基板を製造する。上記製造方法によって製造された多層回路基板において、初期の第2基材からなる絶縁基材の各部は、不可逆的に結晶状態が変化しており、結晶性を有している。このため、全体として結晶性の絶縁基材からなる該多層回路基板は、高い耐熱性を有している。すなわち、上記多層回路基板の製造方法は、第2基材の結晶化転移に伴う弾性率の極小を利用するものであり、低融点で軟化する基材(樹脂フィルム)を採用するものではない。このため、製造される多層回路基板においては、高い耐熱性を確保することができる。 After the crystallization transition of the second substrate of the second resin film is completed, the lower melting point of the melting point of the first substrate of the first resin film and the melting point of the second substrate of the second resin film is continued. The temperature is raised to just below, and the first resin film and the second resin film are bonded together to manufacture a multilayer circuit board. In the multilayer circuit board manufactured by the above manufacturing method, each part of the insulating base material made of the initial second base material has an irreversible change in crystal state and has crystallinity. For this reason, the multilayer circuit board which consists of a crystalline insulating base material as a whole has high heat resistance. That is, the method for manufacturing a multilayer circuit board utilizes the minimum elastic modulus associated with the crystallization transition of the second base material, and does not employ a base material (resin film) that softens at a low melting point. For this reason, high heat resistance can be ensured in the manufactured multilayer circuit board.
以上のようにして、上記多層回路基板の製造方法は、熱可塑性樹脂からなる樹脂フィルムの積層体を加熱加圧して、該樹脂フィルムを相互に貼り合わせて製造する多層回路基板の製造方法であって、耐熱性を劣化させることなく、導体パターンの変形や位置ズレおよび導体パターンの周りでの空隙発生が起き難い多層回路基板の製造方法とすることができる。 As described above, the method for manufacturing a multilayer circuit board is a method for manufacturing a multilayer circuit board in which a laminate of resin films made of a thermoplastic resin is heated and pressed and the resin films are bonded to each other. Thus, it is possible to provide a method for manufacturing a multilayer circuit board in which the deformation or misalignment of the conductor pattern and the generation of voids around the conductor pattern do not easily occur without degrading the heat resistance.
上記多層回路基板の製造方法における前記第1基材と前記第2基材は、例えば請求項2に記載のように、いずれも、ポリエーテルエーテルケトン樹脂(PEEK)と該ポリエーテルエーテルケトン樹脂と完全相溶系をなすポリエーテルイミド樹脂(PEI)の混合材からなる構成とすることができる。 As for the said 1st base material and the said 2nd base material in the manufacturing method of the said multilayer circuit board, as all described in Claim 2, all are polyether ether ketone resin (PEEK), this polyether ether ketone resin, It can be set as the structure which consists of a mixed material of polyetherimide resin (PEI) which makes a completely compatible system.
ポリエーテルエーテルケトン樹脂とポリエーテルイミド樹脂(PEI)の混合材からなる第1基材と第2基材は、電気的特性や耐薬品性等の基本特性に優れると共に、ポリエーテルエーテルケトン樹脂とポリエーテルイミド樹脂の含有濃度を変えるだけで、第1基材と第2基材の融点を、結晶性と独立して適宜所望の値に設定することができる。 The first base material and the second base material made of a mixture of polyether ether ketone resin and polyether imide resin (PEI) are excellent in basic characteristics such as electrical characteristics and chemical resistance, and polyether ether ketone resin and By simply changing the content concentration of the polyetherimide resin, the melting points of the first base material and the second base material can be appropriately set to desired values independently of the crystallinity.
例えば請求項3に記載のように、前記第2基材おけるポリエーテルイミド樹脂の含有濃度が、前記第1基材おけるポリエーテルイミド樹脂の含有濃度より大きい構成とする。この場合には、第2基材の融点が、第1基材の融点に較べて低くなる。 For example, the content concentration of the polyetherimide resin in the second base material is set to be larger than the content concentration of the polyetherimide resin in the first base material. In this case, the melting point of the second substrate is lower than the melting point of the first substrate.
例えば請求項4に記載のように、前記第2基材におけるポリエーテルイミド樹脂の含有濃度が、70重量%より大きく、前記第1基材におけるポリエーテルイミド樹脂の含有濃度が、70重量%より小さいように設定する。この場合には、貼り合わせ温度域を310℃前後(±10℃程度)に設定することができ、該貼り合わせ温度域で第1樹脂フィルムと第2樹脂フィルムの貼り合わせおよび導体パターン間の接続導体の焼結を、一括して行うことができる。 For example, as described in claim 4, the content concentration of the polyetherimide resin in the second base material is larger than 70% by weight, and the content concentration of the polyetherimide resin in the first base material is more than 70% by weight. Set it to be small. In this case, the bonding temperature range can be set to around 310 ° C. (about ± 10 ° C.), and the bonding between the first resin film and the second resin film and the connection between the conductor patterns in the bonding temperature range. The conductors can be sintered together.
また、上記多層回路基板の製造方法においては、例えば請求項5に記載のように、前記第1基材と前記第2基材を、同一組成の基材とすることもできる。これによれば、第1基材と第2基材の熱膨張率等の物性が加熱加圧後において等しくなるため、均一な絶縁基材を有する多層回路基板を製造することができる。 In the method of manufacturing a multilayer circuit board, for example, as described in claim 5, the first base material and the second base material can be base materials having the same composition. According to this, since the physical properties such as the coefficient of thermal expansion of the first base material and the second base material are equal after heating and pressing, a multilayer circuit board having a uniform insulating base material can be manufactured.
上記多層回路基板の製造方法において、第1樹脂フィルムに形成されている前記導体パターンは、第2樹脂フィルムと対向して貼り合わされるため、製造される多層回路基板の内層の導体パターンとなる。 In the method for manufacturing a multilayer circuit board, the conductor pattern formed on the first resin film is bonded to the second resin film so as to be an inner conductor pattern of the multilayer circuit board to be manufactured.
一方、該多層回路基板の両側表面に形成する導体パターンは、積層体の最外層を第1樹脂フィルムとして加熱加圧による貼り合わせ前に形成しておいてもよい。しかしながら、請求項6に記載のように、前記樹脂フィルムの積層体の最外層として、パターン化されていない金属箔が配置されてなる構成とすることがより好ましい。これによれば、該積層体を、熱プレス板によって、より均一に加熱加圧することができる。その後、均一にプレスされて製造された多層回路基板の両側表面にある金属箔を、所定の導体パターンにエッチング加工する。 On the other hand, the conductor pattern formed on both side surfaces of the multilayer circuit board may be formed before bonding by heating and pressing with the outermost layer of the laminate as the first resin film. However, as described in claim 6, it is more preferable that an unpatterned metal foil is arranged as the outermost layer of the laminate of the resin films. According to this, the laminate can be heated and pressed more uniformly by the hot press plate. Thereafter, the metal foils on both side surfaces of the multilayer circuit board manufactured by being uniformly pressed are etched into a predetermined conductor pattern.
以上説明したように、上記多層回路基板の製造方法は、熱可塑性樹脂からなる樹脂フィルムの積層体を加熱加圧して、該樹脂フィルムを相互に貼り合わせて製造する多層回路基板の製造方法であって、耐熱性を劣化させることなく、導体パターンの変形や位置ズレおよび導体パターンの周りでの空隙発生が起き難い多層回路基板の製造方法となっている。 As described above, the method for producing a multilayer circuit board is a method for producing a multilayer circuit board in which a laminate of resin films made of a thermoplastic resin is heated and pressed and the resin films are bonded to each other. Thus, it is a method for manufacturing a multilayer circuit board in which the deformation and misalignment of the conductor pattern and the generation of voids around the conductor pattern do not easily occur without deteriorating the heat resistance.
従って、上記多層回路基板の製造方法においては、加熱加圧の際に高価な緩衝材を用いることなく、請求項7に記載のように、前記積層体の最外層に配置された金属箔に対して、熱プレス板を直接接触させて、加熱加圧することが好ましい。 Therefore, in the manufacturing method of the multilayer circuit board, without using an expensive cushioning material at the time of heating and pressurization, as described in claim 7, for the metal foil disposed in the outermost layer of the laminate. Thus, it is preferable to heat and press the hot press plate directly.
上記多層回路基板の製造方法においては、例えば請求項8に記載のように、前記第1樹脂フィルムが、前記第1基材の両側表面に前記導体パターンが形成されてなる、両面導体パターンフィルムである構成とすることができる。この場合には、請求項9に記載のように、前記第2樹脂フィルムにおいて、前記第1樹脂フィルムの前記導体パターンと対向する位置に、導電材料が埋め込まれた貫通穴が形成されてなる構成とすることが好ましい。これによれば、第2樹脂フィルムを、第1樹脂フィルムに形成されている導体パターンの周りの段差埋め込みに用いるだけでなく、隣り合った層にある導体パターン間を接続する回路要素の接続導体の保持層として利用することができる。 In the manufacturing method of the multilayer circuit board, for example, as described in claim 8, the first resin film is a double-sided conductor pattern film in which the conductor pattern is formed on both side surfaces of the first base material. There can be a certain configuration. In this case, as described in claim 9, in the second resin film, a through hole in which a conductive material is embedded is formed at a position facing the conductor pattern of the first resin film. It is preferable that According to this, not only the second resin film is used for embedding a step around the conductor pattern formed on the first resin film, but also the connection conductor of the circuit element that connects between the conductor patterns in adjacent layers. It can be used as a retaining layer.
一方、上記多層回路基板の製造方法においては、請求項10に記載のように、前記第1樹脂フィルムが、前記第1基材の片側表面に前記導体パターンが形成されてなる、片面導体パターンフィルムである構成とすることもできる。この場合には、請求項11に記載のように、前記第2樹脂フィルムにおいて、前記第1樹脂フィルムの前記導体パターンと対向する位置に、該導体パターンより小さな幅で、貫通穴が形成されてなることが好ましい。該貫通穴を適宜形成することにより、結晶化転移に伴う第2樹脂フィルムの第2基材の流動化時において、第1樹脂フィルムに形成されている導体パターンの周りの段差埋め込みに必要な第2基材の移動量を小さくして、導体パターンの変形や位置ズレをより小さくすることができる。 On the other hand, in the method for producing a multilayer circuit board, as described in claim 10, the first resin film is a single-sided conductor pattern film in which the conductor pattern is formed on one side surface of the first base material. It can also be set as the structure which is. In this case, as described in claim 11, in the second resin film, a through hole is formed at a position facing the conductor pattern of the first resin film with a width smaller than the conductor pattern. It is preferable to become. By appropriately forming the through hole, the second step necessary for embedding the step around the conductor pattern formed in the first resin film at the time of fluidizing the second substrate of the second resin film accompanying the crystallization transition. (2) The amount of movement of the base material can be reduced, so that the deformation and positional deviation of the conductor pattern can be further reduced.
上記多層回路基板の製造方法においては、例えば請求項12に記載のように、前記第1基材と前記第2基材が、同一厚さの基材である構成とすることができる。これによれば、第1基材と第2基材を異なる厚さとする場合に較べて、第1基材と第2基材の製造コストを低減することができる。 In the method of manufacturing a multilayer circuit board, for example, as described in claim 12, the first base material and the second base material can be configured to be base materials having the same thickness. According to this, the manufacturing cost of a 1st base material and a 2nd base material can be reduced compared with the case where a 1st base material and a 2nd base material are made into different thickness.
また、上記多層回路基板の製造方法においては、請求項13に記載のように、前記第1樹脂フィルムの第1基材に、ガラス繊維織布が埋め込まれてなり、当該第1樹脂フィルムが、前記ガラス繊維織布を準備した非晶質の第2基材の間に挟み込んで加熱加圧することにより貼り合わせ、加熱加圧後の徐冷によって、非晶質であった該第2基材を結晶性の前記第1基材に変換することによって形成されてなる構成とすることも可能である。この場合にも、上記第1基材が第2基材を用いて形成されるため、第1基材と第2基材の製造コストを低減することができる。 Further, in the method of manufacturing the multilayer circuit board, as claimed in claim 13, the first substrate of the first resin film, Ri name is embedded glass fiber woven fabric, is the first resin film The glass fiber woven fabric was sandwiched between the prepared amorphous second substrates and bonded together by heating and pressing, and the second substrate that was amorphous by slow cooling after heating and pressing. It is also possible to adopt a configuration formed by converting the first base material into crystalline . Also in this case, since the first base material is formed using the second base material, the manufacturing cost of the first base material and the second base material can be reduced.
本発明は、熱可塑性樹脂からなる樹脂フィルムの積層体を加熱加圧して、該樹脂フィルムを相互に貼り合わせて製造する、多層回路基板の製造方法に関する。以下、本発明を実施するための形態を、図に基づいて説明する。 The present invention relates to a method for manufacturing a multilayer circuit board, in which a laminate of resin films made of a thermoplastic resin is heated and pressed to bond the resin films together. Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
図1は、本発明に係る多層回路基板の製造方法の一例を示す図で、図1(a)は、多層回路基板100の製造途中における樹脂フィルム10a,10b,30a〜30cの積層配置を示す模式的な断面図であり、図1(b)は、製造された多層回路基板100の模式的な断面図である。尚、図1に示す多層回路基板100の各部について、図10に示した多層回路基板90と同様の部分については、同じ符号を付した。図2は、図1(a)の第1基材10と第2基材30の具体例であるPEEK/PEI=30/70(結晶性)とPEEK/PEI=30/70(非結晶)について、昇温過程における動的弾性率の変化の様子を測定した図である。 FIG. 1 is a diagram showing an example of a method for manufacturing a multilayer circuit board according to the present invention, and FIG. 1 (a) shows a laminated arrangement of resin films 10 a, 10 b, 30 a to 30 c during the manufacturing of the multilayer circuit board 100. FIG. 1B is a schematic cross-sectional view, and FIG. 1B is a schematic cross-sectional view of the manufactured multilayer circuit board 100. In addition, the same code | symbol is attached | subjected about each part of the multilayer circuit board 100 shown in FIG. 1 about the part similar to the multilayer circuit board 90 shown in FIG. FIG. 2 shows PEEK / PEI = 30/70 (crystalline) and PEEK / PEI = 30/70 (non-crystalline), which are specific examples of the first base material 10 and the second base material 30 in FIG. It is the figure which measured the mode of the change of the dynamic elastic modulus in the temperature rising process.
図1に示す多層回路基板100は、熱可塑性樹脂からなる第1樹脂フィルム10a,10bと第2樹脂フィルム30a〜30cの積層体を加熱加圧して、該第1樹脂フィルム10a,10bと第2樹脂フィルム30a〜30cを相互に貼り合わせて製造する。 A multilayer circuit board 100 shown in FIG. 1 heats and pressurizes a laminate of first resin films 10a and 10b and second resin films 30a to 30c made of a thermoplastic resin, so that the first resin films 10a and 10b and second resin films 10a and 10b are second. The resin films 30a to 30c are manufactured by bonding each other.
図1(a)に示すように、第1樹脂フィルム10a,10bは、結晶性の第1基材10からなり、表面に金属箔からなる導体パターンPが形成されている。尚、図1(a)に示す第1樹脂フィルム10a,10bは、第1基材10の両側表面に導体パターンPが形成された、両面導体パターンフィルムである。また、第1樹脂フィルム10a,10bの第1基材10における所定位置には、それぞれ、導電材料4bが埋め込まれた貫通穴が形成されており、該導電材料4bが焼結することによって両側表面に形成された導体パターンPが電気接続されるようになっている。 As shown to Fig.1 (a), the 1st resin films 10a and 10b consist of the crystalline 1st base material 10, and the conductor pattern P which consists of metal foil is formed in the surface. Note that the first resin films 10 a and 10 b shown in FIG. 1A are double-sided conductor pattern films in which conductor patterns P are formed on both side surfaces of the first base material 10. In addition, through holes in which the conductive material 4b is embedded are formed at predetermined positions on the first base material 10 of the first resin films 10a and 10b, respectively, and both surfaces are formed by sintering the conductive material 4b. The conductor pattern P formed on is electrically connected.
図1(a)に示す第2樹脂フィルム30a〜30cは、図2に示すように結晶化転移に伴い弾性率に極小が現れる、非結晶の第2基材30からなる。第1樹脂フィルム10a,10bと異なり、第2樹脂フィルム30a〜30cの表面には、金属箔からなる導体パターンPが形成されていない。尚、図1(a)に示す第2樹脂フィルム30a〜30cにおいても、第1樹脂フィルム10a,10bの導体パターンPと対向する所定の位置に、導電材料4bが埋め込まれた貫通穴が形成されている。 The 2nd resin films 30a-30c shown to Fig.1 (a) consist of the amorphous 2nd base material 30 from which the minimum appears in an elasticity modulus with a crystallization transition as shown in FIG. Unlike the 1st resin films 10a and 10b, the conductor pattern P which consists of metal foil is not formed in the surface of 2nd resin film 30a-30c. In addition, also in the 2nd resin films 30a-30c shown to Fig.1 (a), the through-hole by which the electrically-conductive material 4b was embedded in the predetermined position facing the conductor pattern P of 1st resin film 10a, 10b is formed. ing.
上記第1樹脂フィルム10a,10bの第1基材10と第2樹脂フィルム30a〜30cの第2基材30の具体例としては、いずれも、電気的特性や耐薬品性等の基本特性に優れる特徴を有した、ポリエーテルエーテルケトン樹脂(PEEK)と該ポリエーテルエーテルケトン樹脂と完全相溶系をなすポリエーテルイミド樹脂(PEI)の混合材からなる構成とする。また、上記第1基材10と第2基材30は、同一組成で、結晶化度だけが異なる構成としてもよい。図2に示す第1基材10のPEEK/PEI=30/70(結晶性)と第2基材30のPEEK/PEI=30/70(非結晶)は、PEEK/PEIの重量%が30/70の同一組成で、結晶化度だけが異なっている。すなわち、第1基材10のPEEK/PEI=30/70(結晶性)は、組織の3割程度が結晶化しており、第2基材30のPEEK/PEI=30/70(非結晶)は、組織全体が非結晶である。第1基材10と第2基材30の結晶化度の違いによって、同一組成ではあっても、図2に示すように、結晶性の第1基材10は温度上昇に伴って弾性率が漸減するのに対して、非結晶の第2基材30は結晶化転移に伴い弾性率に極小が現れる。 As specific examples of the first base material 10 of the first resin films 10a and 10b and the second base material 30 of the second resin films 30a to 30c, all are excellent in basic characteristics such as electrical characteristics and chemical resistance. It has a structure composed of a mixture of polyether ether ketone resin (PEEK) having characteristics and polyether imide resin (PEI) which is completely compatible with the polyether ether ketone resin. Moreover, the said 1st base material 10 and the 2nd base material 30 are good also as a structure from which the same composition differs only in a crystallinity degree. The PEEK / PEI = 30/70 (crystalline) of the first base material 10 and the PEEK / PEI = 30/70 (non-crystalline) of the second base material 30 shown in FIG. 2 are 30% by weight of PEEK / PEI. With the same composition of 70, only the crystallinity is different. That is, PEEK / PEI = 30/70 (crystallinity) of the first base material 10 is crystallized in about 30% of the structure, and PEEK / PEI = 30/70 (non-crystal) of the second base material 30 is The whole structure is amorphous. Due to the difference in crystallinity between the first base material 10 and the second base material 30, even if they have the same composition, as shown in FIG. 2, the crystalline first base material 10 has an elastic modulus as the temperature rises. In contrast to the gradual decrease, the non-crystalline second base material 30 shows a minimum in elastic modulus with the crystallization transition.
上記第1基材10からなり導体パターンPが形成されている第1樹脂フィルム10a,10bと第2基材30からなる第2樹脂フィルム30a〜30cについて、図1(a)に示すように、第1樹脂フィルム10a,10bの導体パターンPが形成された面に対向するように、第2樹脂フィルム30a〜30cを積層配置する。尚、図1(a)においては、第1樹脂フィルム10a,10bと第2樹脂フィルム30a〜30cの積層体の最外層として、パターン化されていない金属箔2が配置されている。 As shown in FIG. 1 (a), the first resin films 10a and 10b made of the first base material 10 and the conductive patterns P are formed and the second resin films 30a to 30c made of the second base material 30. The second resin films 30a to 30c are laminated and disposed so as to face the surface on which the conductor pattern P of the first resin films 10a and 10b is formed. In FIG. 1A, a non-patterned metal foil 2 is disposed as the outermost layer of the laminate of the first resin films 10a and 10b and the second resin films 30a to 30c.
次に、図1(a)に示す積層体を熱プレス板で加熱加圧して、第1樹脂フィルム10a,10bと第2樹脂フィルム30a〜30cを一括して相互に貼り合わせる。また、この加熱加圧によって、図1(a)に示す導電材料4bが焼結して接続導体4cに変わり、異なる層にある導体パターンP間が電気接続される。この加熱加圧の際には、高価な緩衝材を用いることなく、図1(a)に示す積層体の最外層として配置されたパターン化されていない金属箔2に対して、熱プレス板を直接接触させて加熱加圧する。尚、積層体の最外層に第1樹脂フィルムのパターン化された金属箔2(導体パターンP)が配置される場合には、該金属箔2に対して熱プレス板を直接接触させて加熱加圧してもよい。 Next, the laminated body shown in FIG. 1A is heated and pressed with a hot press plate, and the first resin films 10a and 10b and the second resin films 30a to 30c are bonded together. Further, by this heating and pressing, the conductive material 4b shown in FIG. 1A is sintered and changed to the connection conductor 4c, and the conductor patterns P in different layers are electrically connected. At the time of this heating and pressurization, without using an expensive buffer material, a hot press plate is applied to the unpatterned metal foil 2 arranged as the outermost layer of the laminate shown in FIG. Heat and press directly. When the patterned metal foil 2 (conductor pattern P) of the first resin film is disposed on the outermost layer of the laminate, a hot press plate is brought into direct contact with the metal foil 2 and heated. You may press.
上記積層体の加熱加圧によって、図1(b)に示す多層回路基板100が製造される。尚、図1(b)の多層回路基板100の最外層となっている金属箔2を、所定形状の導体パターンPにエッチング加工することによって、多層回路基板100が完成する。 The multilayer circuit board 100 shown in FIG. 1B is manufactured by heating and pressing the laminated body. The multilayer circuit board 100 is completed by etching the metal foil 2 which is the outermost layer of the multilayer circuit board 100 in FIG. 1B into a conductor pattern P having a predetermined shape.
上記多層回路基板100の製造方法の特徴は、2種類の樹脂フィルムを使用する点にある。すなわち、導体パターンPが形成された結晶性の第1基材10からなる第1樹脂フィルム10a,10bと、導体パターンPが形成されていない非結晶の第2基材30からなる第2樹脂フィルム30a〜30cである。また、上記製造方法においては、第1樹脂フィルム10a,10bの導体パターンPが形成された面に対向して第2樹脂フィルム30a〜30cを積層配置し、加熱加圧により第1樹脂フィルム10a,10bと第2樹脂フィルム30a〜30cを相互に貼り合わせる。 The manufacturing method of the multilayer circuit board 100 is that two types of resin films are used. That is, the first resin films 10a and 10b composed of the crystalline first base material 10 on which the conductor pattern P is formed, and the second resin film composed of the amorphous second base material 30 on which the conductor pattern P is not formed. 30a-30c. Moreover, in the said manufacturing method, 2nd resin film 30a-30c is laminated and arrange | positioned facing the surface in which the conductor pattern P of 1st resin film 10a, 10b was formed, and the 1st resin film 10a, 10b and the 2nd resin films 30a-30c are bonded together.
図1(a)に示す第1樹脂フィルム10a,10bと第2樹脂フィルム30a〜30cの積層体を加熱加圧するに際して、結晶性の第1基材10からなる第1樹脂フィルム10a,10bは、図2に示すように、第1基材10の弾性率が温度の上昇と共に漸減し、第1基材10の融点に至るまで徐々に柔らかくなる。一方、非結晶の第2基材30からなる第2樹脂フィルム30a〜30cは、図2に示すように、第2基材30の融点に至る温度上昇の途中で結晶化転移を伴い、第2基材30の弾性率に極小が現れる。すなわち、第2樹脂フィルム30a〜30cは、加熱加圧する際の温度上昇の過程で第2基材30の結晶化転移が開始すると、急激に弾性率が低下して軟化する。弾性率の極小点を過ぎて結晶化転移が終了し、結晶性を有した状態に変化した後では、第2基材30は、結晶性の第1基材10と同様に温度上昇に伴って弾性率が漸減し、融点に至るまで徐々に柔らかくなる。 When the laminated body of the first resin films 10a and 10b and the second resin films 30a to 30c shown in FIG. 1A is heated and pressurized, the first resin films 10a and 10b made of the crystalline first base material 10 are: As shown in FIG. 2, the elastic modulus of the first base material 10 gradually decreases as the temperature increases, and gradually becomes soft until the melting point of the first base material 10 is reached. On the other hand, as shown in FIG. 2, the second resin films 30a to 30c made of the non-crystalline second base material 30 have a crystallization transition in the middle of the temperature rise to the melting point of the second base material 30, and the second A minimum appears in the elastic modulus of the substrate 30. That is, when the crystallization transition of the second base material 30 starts in the process of increasing the temperature when the second resin films 30a to 30c are heated and pressurized, the elastic modulus rapidly decreases and softens. After the minimum transition point of the elastic modulus is passed and the crystallization transition is completed and the state is changed to a state having crystallinity, the second base material 30 is accompanied by a temperature rise in the same manner as the crystalline first base material 10. The elastic modulus gradually decreases and gradually becomes soft until reaching the melting point.
図1に示す多層回路基板100の製造方法は、加熱加圧する際の昇温過程における上記第1基材10と第2基材30の弾性率変化の違いを利用するものである。すなわち、融点に至るまで徐々に柔らかくなる結晶性の第1基材10の表面に導体パターンPを配置し、これを第1樹脂フィルム10a,10bとして、加熱加圧時の昇温過程で導体パターンPの変形や位置ズレが起き難い状態にしておく。一方、融点に至る昇温途中で結晶化転移に伴う弾性率の極小が現れる非結晶の第2基材30の表面には導体パターンPを形成せず、これを第2樹脂フィルム30a〜30cとして、第1樹脂フィルム10a,10bの導体パターンPが形成された面に対向して積層配置する。該第1樹脂フィルム10a,10bと第2樹脂フィルム30a〜30cの積層体を加熱加圧すると、図2に示すように、第1樹脂フィルム10a,10bがあまり軟化せず、導体パターンPの変形や位置ズレが起き難い昇温途中の早い段階で、第2樹脂フィルム30a〜30cの第2基材30を結晶化転移させることができる。この時、第2樹脂フィルム30a〜30cの第2基材30は、弾性率が急激に減少して、流動化し易い状態になる。これによって、第1樹脂フィルム10a,10bに形成されている導体パターンPは初期の形状や位置を維持したまま、軟化して流動化した第2樹脂フィルム30a〜30cの第2基材30が、第1樹脂フィルム10a,10bの導体パターンPの周りにおける段差を埋める。 The manufacturing method of the multilayer circuit board 100 shown in FIG. 1 utilizes the difference in elastic modulus change between the first base material 10 and the second base material 30 in the temperature rising process when heating and pressurizing. That is, the conductor pattern P is disposed on the surface of the crystalline first base material 10 that gradually becomes soft until reaching the melting point, and the conductor pattern P is used as the first resin films 10a and 10b in the temperature rising process during heating and pressurization. It is set in a state where it is difficult for P deformation and displacement. On the other hand, the conductive pattern P is not formed on the surface of the non-crystalline second base material 30 in which the minimum of the elastic modulus appears due to the crystallization transition in the middle of the temperature rising to the melting point, and this is used as the second resin films 30a to 30c. The first resin films 10a and 10b are laminated to face the surface on which the conductor pattern P is formed. When the laminated body of the first resin films 10a and 10b and the second resin films 30a to 30c is heated and pressurized, the first resin films 10a and 10b are not softened so much as shown in FIG. The second base material 30 of the second resin films 30a to 30c can be crystallized and transitioned at an early stage in the middle of the temperature rise where the positional deviation is difficult to occur. At this time, the elastic modulus of the second base material 30 of the second resin films 30a to 30c is abruptly decreased, and the second resin film 30a to 30c is easily fluidized. Thereby, the second base film 30 of the second resin films 30a to 30c softened and fluidized while maintaining the initial shape and position of the conductor pattern P formed on the first resin films 10a and 10b, Steps around the conductor pattern P of the first resin films 10a and 10b are filled.
上記第2樹脂フィルム30a〜30cの第2基材30の結晶化転移が終了した後、引き続き第1樹脂フィルム10a,10bの第1基材10の融点と第2樹脂フィルム30a〜30cの第2基材30の融点のいずれか低いほうの融点直下まで昇温して、該第1樹脂フィルム10a,10bと第2樹脂フィルム30a〜30cを相互に貼り合わせて多層回路基板100を製造する。上記製造方法によって製造された図1(b)に示す多層回路基板100において、初期の第2基材30からなる基材の各部11a〜11cは、不可逆的に結晶状態が変化しており、結晶性を有している。このため、全体として結晶性の基材10,11a〜11cからなる図1(b)の多層回路基板100は、高い耐熱性を有している。すなわち、上記多層回路基板100の製造方法は、第2基材30の結晶化転移に伴う弾性率の極小を利用するものであり、低融点で軟化する基材(樹脂フィルム)を採用するものではない。このため、製造される多層回路基板100においては、高い耐熱性を確保することができる。 After the crystallization transition of the second substrate 30 of the second resin films 30a to 30c is completed, the melting point of the first substrate 10 of the first resin films 10a and 10b and the second of the second resin films 30a to 30c are continued. The multilayer circuit board 100 is manufactured by raising the temperature to just below the melting point of the base material 30 and bonding the first resin films 10a and 10b and the second resin films 30a to 30c to each other. In the multilayer circuit board 100 shown in FIG. 1B manufactured by the above manufacturing method, each of the parts 11a to 11c of the base material composed of the initial second base material 30 is irreversibly changed in crystal state. It has sex. For this reason, the multilayer circuit board 100 of FIG.1 (b) which consists of the crystalline base materials 10 and 11a-11c as a whole has high heat resistance. That is, the method of manufacturing the multilayer circuit board 100 uses the minimum elastic modulus accompanying the crystallization transition of the second base material 30 and does not employ a base material (resin film) that softens at a low melting point. Absent. For this reason, in the manufactured multilayer circuit board 100, high heat resistance is securable.
以上のようにして、図1に示す多層回路基板100の製造方法は、熱可塑性樹脂からなる樹脂フィルム10a,10b,30a〜30cの積層体を加熱加圧して、該樹脂フィルム10a,10b,30a〜30cを相互に貼り合わせて製造する多層回路基板の製造方法であって、耐熱性を劣化させることなく、導体パターンPの変形や位置ズレおよび導体パターンPの周りでの空隙発生が起き難い多層回路基板の製造方法となっている。 As described above, the method for manufacturing the multilayer circuit board 100 shown in FIG. 1 heats and presses the laminate of the resin films 10a, 10b, 30a to 30c made of the thermoplastic resin, and the resin films 10a, 10b, 30a. A method for manufacturing a multilayer circuit board in which ˜30c are bonded to each other, in which deformation and misalignment of the conductor pattern P and generation of voids around the conductor pattern P are unlikely to occur without deteriorating heat resistance. This is a circuit board manufacturing method.
図1の多層回路基板100の製造方法において、第1基材10と第2基材30は、結晶化度だけが異なる同一組成の基材であった。第1基材10と第2基材30は、これに限らず、結晶化度が異なれば、同一組成でなくてもよい。 In the method of manufacturing the multilayer circuit board 100 of FIG. 1, the first base material 10 and the second base material 30 are base materials having the same composition that differ only in crystallinity. The first base material 10 and the second base material 30 are not limited to this, and may not have the same composition as long as the crystallinity is different.
図3は、図2のPEEK/PEI=30/70(結晶性)とPEEK/PEI=30/70(非結晶)に追加して、異なる組成のPEEK/PEI=20/80(非結晶)とPEEK/PEI=40/60(非結晶)の昇温過程における動的弾性率の変化の様子を比較して示した図である。 FIG. 3 shows that PEEK / PEI = 30/70 (crystalline) and PEEK / PEI = 30/70 (noncrystalline) in FIG. It is the figure which compared and showed the mode of the change of the dynamic elastic modulus in the temperature rising process of PEEK / PEI = 40/60 (non-crystal).
PEEKとPEIの混合材からなる第1基材10と第2基材30は、電気的特性や耐薬品性等の基本特性に優れると共に、PEEKとPEIの含有濃度を変えるだけで、第1基材10と第2基材30の融点を、結晶性と独立して適宜所望の値に設定することができる。 The first base material 10 and the second base material 30 made of a mixture of PEEK and PEI are excellent in basic characteristics such as electrical characteristics and chemical resistance, and the first base 10 can be obtained by changing the concentration of PEEK and PEI. The melting points of the material 10 and the second base material 30 can be appropriately set to desired values independently of the crystallinity.
図1の第2樹脂フィルム30a〜30cを構成する第2基材30として、例えば、図3に示す融点の異なったPEEK/PEI=20/80(非結晶)やPEEK/PEI=40/60(非結晶)を採用することが可能で、これらの選択により第1樹脂フィルム10a,10bとの貼り合わせ温度を適宜設定することができる。 As the 2nd base material 30 which comprises the 2nd resin films 30a-30c of FIG. 1, PEEK / PEI = 20/80 (non-crystal) and PEEK / PEI = 40/60 (different from melting | fusing point shown in FIG. Amorphous) can be employed, and the bonding temperature with the first resin films 10a and 10b can be appropriately set by selecting these.
例えば、非結晶の第2基材30におけるPEIの含有濃度が、70重量%より大きく、結晶性の第1基材10におけるPEIの含有濃度が、70重量%より小さいように設定する。この場合には、貼り合わせ温度域を310℃前後(±10℃程度)に設定することができ、該貼り合わせ温度域で第1樹脂フィルム10a,10bと第2樹脂フィルム30a〜30cの貼り合わせおよび導体パターンP間の接続導体4bの焼結を、一括して行うことができる。 For example, the PEI content concentration in the amorphous second substrate 30 is set to be greater than 70% by weight, and the PEI content concentration in the crystalline first substrate 10 is set to be less than 70% by weight. In this case, the bonding temperature range can be set to around 310 ° C. (about ± 10 ° C.), and the first resin films 10a and 10b and the second resin films 30a to 30c are bonded in the bonding temperature range. In addition, the connection conductors 4b between the conductor patterns P can be sintered together.
一方、第1基材10と第2基材30を結晶化度だけが異なる同一組成の基材とした場合には、第1基材10と第2基材30の熱膨張率等の物性が加熱加圧後において等しくなるため、均一な絶縁基材を有する多層回路基板100を製造することができる。 On the other hand, when the first base material 10 and the second base material 30 are base materials having the same composition that differ only in the degree of crystallinity, the physical properties such as the coefficient of thermal expansion of the first base material 10 and the second base material 30 Since it becomes equal after heating and pressing, the multilayer circuit board 100 having a uniform insulating substrate can be manufactured.
図1に示した多層回路基板100の製造方法は、第1樹脂フィルム10a,10bとして第1基材10の両側表面に導体パターンPが形成された両面導体パターンフィルムを採用し、第2基材30に導電材料4bが埋め込まれた第2樹脂フィルム30a〜30cを採用した構成となっていた。この構成によれば、第2樹脂フィルム30a〜30cを、第1樹脂フィルム10a,10bに形成されている導体パターンPの周りの段差埋め込みに用いるだけでなく、隣り合った層にある導体パターンP間を接続する回路要素の接続導体の保持層として利用することができる。 The manufacturing method of the multilayer circuit board 100 shown in FIG. 1 employs a double-sided conductor pattern film in which a conductor pattern P is formed on both side surfaces of the first base material 10 as the first resin films 10a and 10b. The second resin films 30a to 30c in which the conductive material 4b is embedded in 30 are employed. According to this configuration, the second resin films 30a to 30c are not only used for embedding a step around the conductor pattern P formed in the first resin films 10a and 10b, but also the conductor pattern P in an adjacent layer. It can be used as a holding layer for connection conductors of circuit elements that connect each other.
また、図1に示す多層回路基板100の製造方法において、第1樹脂フィルム10a,10bに形成されている導体パターンPは、第2樹脂フィルム30a〜30cと対向して貼り合わされるため、製造される多層回路基板100の内層の導体パターンPとなる。図1の多層回路基板100の製造方法においては、樹脂フィルム10a,10b,30a〜30cの積層体の最外層として、パターン化されていない金属箔2が配置された構成としていた。これによれば、該積層体を、熱プレス板によって、より均一に加熱加圧することができる。その後、均一にプレスされて製造された多層回路基板100の両側表面にある金属箔2を、所定の導体パターンPにエッチング加工していた。しかしながら、この製造方法に限らず、積層体の最外層を導体パターンのある第1樹脂フィルムとして、多層回路基板の両側表面に形成する導体パターンを、加熱加圧による貼り合わせ前に予め形成しておくようにしてもよい。 Moreover, in the manufacturing method of the multilayer circuit board 100 shown in FIG. 1, since the conductor pattern P formed in the first resin films 10a and 10b is bonded to face the second resin films 30a to 30c, it is manufactured. The conductive pattern P is the inner layer of the multilayer circuit board 100. In the manufacturing method of the multilayer circuit board 100 of FIG. 1, it was set as the structure by which the unpatterned metal foil 2 was arrange | positioned as the outermost layer of the laminated body of resin film 10a, 10b, 30a-30c. According to this, the laminate can be heated and pressed more uniformly by the hot press plate. After that, the metal foil 2 on both surfaces of the multilayer circuit board 100 manufactured by being uniformly pressed was etched into a predetermined conductor pattern P. However, not limited to this manufacturing method, the outermost layer of the laminate is formed as a first resin film having a conductor pattern, and a conductor pattern to be formed on both surfaces of the multilayer circuit board is formed in advance before bonding by heating and pressing. You may make it leave.
次に、図1の多層回路基板100の製造に用いた、第2樹脂フィルム30a〜30cと第1樹脂フィルム10a,10bの好ましい製造方法について説明する。 Next, a preferable method for manufacturing the second resin films 30a to 30c and the first resin films 10a and 10b used for manufacturing the multilayer circuit board 100 of FIG. 1 will be described.
図4は、第2樹脂フィルムの製造方法の一例を示す図で、図4(a)〜(c)は、図1(a)にある第2樹脂フィルム30aを例とした、製造工程別の断面図である。 FIG. 4 is a diagram illustrating an example of a method for manufacturing the second resin film, and FIGS. 4A to 4C are diagrams illustrating the second resin film 30a in FIG. It is sectional drawing.
最初に、図4(a)に示す非結晶の第2基材30を準備する。次に、図4(b)に示すように、レーザ加工によって、第2基材30に貫通穴Hを形成する。最後に、図4(c)に示すように、貫通穴Hに導電材料4bを充填する。尚、第2基材30の貫通穴Hに充填する導電材料4bは、図10に示した導電ペースト4と異なり、室温より高い所定の温度で融解する導電材料であることが好ましい。例えば、金属フィラーとパラフィン等の低融点固体分散剤(室温では固体状態で低い温度で融解する)との混合物からなる導電材料4bを用い、加熱しながら第2基材30の貫通穴Hに充填する。充填した後で第2基材30を冷却すれば、導電材料4bが固化するため、第2樹脂フィルム30aの取り扱いが容易になる。 First, an amorphous second base material 30 shown in FIG. 4A is prepared. Next, as shown in FIG.4 (b), the through-hole H is formed in the 2nd base material 30 by laser processing. Finally, as shown in FIG. 4C, the through hole H is filled with a conductive material 4b. Note that, unlike the conductive paste 4 shown in FIG. 10, the conductive material 4b filled in the through hole H of the second base material 30 is preferably a conductive material that melts at a predetermined temperature higher than room temperature. For example, the conductive material 4b made of a mixture of a metal filler and a low melting point solid dispersant such as paraffin (melted at a low temperature in a solid state at room temperature) is used to fill the through hole H of the second base material 30 while heating. To do. If the 2nd base material 30 is cooled after filling, since the electrically-conductive material 4b will solidify, handling of the 2nd resin film 30a will become easy.
以上で、非結晶の第2樹脂フィルム30aが製造できる。 Thus, the amorphous second resin film 30a can be manufactured.
図5は、第1樹脂フィルムの製造方法の一例を示す図で、図5(a)〜(e)は、図1(a)にある第1樹脂フィルム10bを例とした、製造工程別の断面図である。 FIG. 5 is a diagram illustrating an example of a manufacturing method of the first resin film, and FIGS. 5A to 5E show the first resin film 10b in FIG. It is sectional drawing.
最初に、図5(a)〜(c)に示すように、図4(a)と同様の非結晶の第2基材30を準備し、図4(b)および図4(c)と同様にして、第2基材30に貫通穴Hを形成し、貫通穴Hに導電材料4bを充填する。次に、図5(d)に示すように、図5(c)の第2基材30の両側に金属箔2を配置して積層し、熱プレス板により加熱加圧して、これらを貼り合わせる。この加熱加圧後、徐冷することによって、非結晶であった第2基材30が、結晶性の第1基材10に変わる。最後に、図5(e)に示すように、金属箔2をエッチング加工して、導体パターンPを形成する。 First, as shown in FIGS. 5A to 5C, an amorphous second base material 30 similar to that shown in FIG. 4A is prepared, and the same as FIGS. 4B and 4C. Then, the through hole H is formed in the second base material 30, and the conductive material 4b is filled in the through hole H. Next, as shown in FIG.5 (d), the metal foil 2 is arrange | positioned and laminated | stacked on both sides of the 2nd base material 30 of FIG.5 (c), it heat-presses with a hot press board, and these are bonded together. . After the heating and pressurization, the second base material 30 that has been amorphous is changed to the crystalline first base material 10 by slowly cooling. Finally, as shown in FIG. 5E, the metal foil 2 is etched to form a conductor pattern P.
以上で、結晶性の第1樹脂フィルム10bが製造できる。 Thus, the crystalline first resin film 10b can be manufactured.
図5に示した第1樹脂フィルム10bの製造方法と図4に示した第2樹脂フィルム30aの製造方法からわかるように、図1の多層回路基板100の製造方法において用いられている第1樹脂フィルム10a,10bの第1基材10と第2樹脂フィルム30a〜30cの第2基材30は、同じ第2基材30から製造されており、同一厚さの基材である。これによれば、第1基材10と第2基材30を異なる厚さとする場合に較べて、出発材料として同じ第2基材30を用いることができるため、第1基材10と第2基材30の製造コストを低減することができる。 As can be seen from the manufacturing method of the first resin film 10b shown in FIG. 5 and the manufacturing method of the second resin film 30a shown in FIG. 4, the first resin used in the manufacturing method of the multilayer circuit board 100 of FIG. The first base material 10 of the films 10a and 10b and the second base material 30 of the second resin films 30a to 30c are manufactured from the same second base material 30, and are base materials having the same thickness. According to this, since the same 2nd base material 30 can be used as a starting material compared with the case where the 1st base material 10 and the 2nd base material 30 are made into different thickness, the 1st base material 10 and the 2nd The manufacturing cost of the base material 30 can be reduced.
図6は、別の多層回路基板の製造例を示す図で、図6(a)は、多層回路基板101の製造途中における樹脂フィルム12a,12b,30a〜30cの積層配置を示す模式的な断面図であり、図6(b)は、製造された多層回路基板101の模式的な断面図である。尚、図6に示す多層回路基板101の各部について、図1に示した多層回路基板100と同様の部分については、同じ符号を付した。図7は、製造された多層回路基板101の断面を電子顕微鏡により観察した、SEM写真である。また、図8(a)〜(f)は、図6(a)にある第1樹脂フィルム12bを例とした、第1樹脂フィルムの製造工程別の断面図である。 FIG. 6 is a view showing another example of manufacturing a multilayer circuit board, and FIG. 6A is a schematic cross-sectional view showing a laminated arrangement of the resin films 12a, 12b, 30a to 30c in the process of manufacturing the multilayer circuit board 101. FIG. 6B is a schematic cross-sectional view of the manufactured multilayer circuit board 101. In addition, about the same part as the multilayer circuit board 100 shown in FIG. 1, about the part of the multilayer circuit board 101 shown in FIG. 6, the same code | symbol was attached | subjected. FIG. 7 is an SEM photograph in which a cross section of the manufactured multilayer circuit board 101 is observed with an electron microscope. FIGS. 8A to 8F are cross-sectional views of the first resin film according to the manufacturing process, taking the first resin film 12b in FIG. 6A as an example.
図6に示す多層回路基板101の製造方法は、図1に示した多層回路基板100の製造方法と比較して、第1樹脂フィルム12a,12bを用いる点だけが異なっている。図6に示す第1樹脂フィルム12a,12bは、図1の第1樹脂フィルム10a,10bと同様に、熱可塑性樹脂からなる結晶性の第1基材12からなり、表面に金属箔からなる導体パターンPが形成されている。また、該第1基材12には、ガラス繊維織布Gが埋め込まれている。図6に示す多層回路基板101は、該第1樹脂フィルム12a,12bと図1と同様の非結晶の第2樹脂フィルム30a〜30cからなる積層体を加熱加圧して、該第1樹脂フィルム12a,12bと第2樹脂フィルム30a〜30cを相互に貼り合わせて製造する。従って、図6に示す多層回路基板101についても、図1に示した多層回路基板100と同様にして、高耐熱で、導体パターンPの変形や位置ズレおよび導体パターンPの周りでの空隙発生を抑制して製造できることは言うまでもない。 The manufacturing method of the multilayer circuit board 101 shown in FIG. 6 differs from the manufacturing method of the multilayer circuit board 100 shown in FIG. 1 only in that the first resin films 12a and 12b are used. The first resin films 12a and 12b shown in FIG. 6 are made of a crystalline first base material 12 made of a thermoplastic resin, like the first resin films 10a and 10b of FIG. A pattern P is formed. Further, a glass fiber woven fabric G is embedded in the first base material 12. A multilayer circuit board 101 shown in FIG. 6 heats and pressurizes a laminate composed of the first resin films 12a and 12b and the amorphous second resin films 30a to 30c similar to FIG. , 12b and the second resin films 30a to 30c are bonded together. Therefore, the multilayer circuit board 101 shown in FIG. 6 is also highly heat resistant, deforms and misaligns the conductor pattern P, and generates voids around the conductor pattern P in the same manner as the multilayer circuit board 100 shown in FIG. Needless to say, it can be manufactured with restraint.
図7に示すように、導体パターンPの変形や位置ズレがなく、製造途中において非結晶の第2基材30が流動化し、導体パターンPの周りに結晶化した基材11bが入り込んで、空隙の発生が防止されている。 As shown in FIG. 7, there is no deformation or misalignment of the conductor pattern P, the non-crystalline second base material 30 is fluidized in the course of manufacturing, and the crystallized base material 11 b enters around the conductor pattern P, resulting in voids. Is prevented.
図6に示すガラス繊維織布Gが埋め込まれた第1樹脂フィルム12bの製造についても、最初に、図8(a)に示すように、非結晶の第2基材30を準備して、ガラス繊維織布Gを該第2基材30の間に挟み込んで積層する。次に、該積層体を熱プレス板により加熱加圧して貼り合わせる。この加熱加圧後、徐冷することによって、図8(b)に示すように、非結晶であった第2基材30が、結晶性でガラス繊維織布Gが埋め込まれた第1基材12に変わる。以後の工程は、図8(c)に示すように、第1基材12に貫通穴Hを形成し、図8(d)に示すように、貫通穴Hに導電材料4bを充填する。次に、図8(e)に示すように、第1基材12の両側に金属箔2を貼り合わせ、最後に、図8(f)に示すように、金属箔2をエッチング加工して、導体パターンPを形成する。 As for the production of the first resin film 12b in which the glass fiber woven fabric G shown in FIG. 6 is embedded, first, as shown in FIG. The fiber woven fabric G is sandwiched and laminated between the second base materials 30. Next, the laminate is bonded by heating and pressing with a hot press plate. After this heating and pressurization, by slowly cooling, the first base material in which the second base material 30 that is amorphous is crystalline and the glass fiber woven fabric G is embedded as shown in FIG. Change to 12. In the subsequent steps, as shown in FIG. 8C, a through hole H is formed in the first substrate 12, and as shown in FIG. 8D, the through hole H is filled with a conductive material 4b. Next, as shown in FIG. 8 (e), the metal foil 2 is bonded to both sides of the first substrate 12, and finally the metal foil 2 is etched as shown in FIG. 8 (f). A conductor pattern P is formed.
以上で、結晶性でガラス繊維織布Gが埋め込まれた第1樹脂フィルム12bが製造できる。 With the above, the first resin film 12b that is crystalline and in which the glass fiber woven fabric G is embedded can be manufactured.
以上の図8に示した第1樹脂フィルム12bの製造方法についても、第1基材12が同じ第2基材30を用いて形成されており、第1基材12の製造コストを低減することができる。従って、図6に示す多層回路基板101の製造においても、第1基材12と第2基材30の製造コストを低減することができる。 In the manufacturing method of the first resin film 12b shown in FIG. 8 described above, the first base material 12 is formed using the same second base material 30, and the manufacturing cost of the first base material 12 is reduced. Can do. Therefore, also in the manufacture of the multilayer circuit board 101 shown in FIG. 6, the manufacturing cost of the first base material 12 and the second base material 30 can be reduced.
図9は、本発明に係る製造方法の別の例を示す図で、図9(a)は、多層回路基板110の製造途中における樹脂フィルム20a〜20f,31a〜31dの積層配置を示す模式的な断面図であり、図9(b)は、製造された多層回路基板110の模式的な断面図である。尚、図9に示す多層回路基板110の各部について、図10に示した多層回路基板90と同様の部分については、同じ符号を付した。 FIG. 9 is a diagram illustrating another example of the manufacturing method according to the present invention, and FIG. 9A is a schematic diagram illustrating a laminated arrangement of the resin films 20a to 20f and 31a to 31d during the manufacturing of the multilayer circuit board 110. FIG. 9B is a schematic cross-sectional view of the manufactured multilayer circuit board 110. In addition, about each part of the multilayer circuit board 110 shown in FIG. 9, the same code | symbol was attached | subjected about the part similar to the multilayer circuit board 90 shown in FIG.
図9に示す多層回路基板110の製造方法においては、図10の多層回路基板90の製造に用いた樹脂フィルム20a〜20fが、第1樹脂フィルムとして用いられている。該第1樹脂フィルム20a〜20fは、熱可塑性樹脂からなる結晶性の第1基材1の片側表面に導体パターンPが形成されてなる、片面導体パターンフィルムである。該第1樹脂フィルム20a〜20fと共に、熱可塑性樹脂からなる非結晶の第2樹脂フィルム31a〜31dを用いる。第2樹脂フィルム31a〜31dの第2基材31の表面に導体パターンPは形成されていないが、図9(a)の積層配置に示すように、第1樹脂フィルム20a〜20fの導体パターンP1と対向する位置に、該導体パターンP1より小さな幅で、貫通穴H1が形成されている。 In the method of manufacturing the multilayer circuit board 110 shown in FIG. 9, the resin films 20a to 20f used for manufacturing the multilayer circuit board 90 of FIG. 10 are used as the first resin film. The first resin films 20a to 20f are single-sided conductor pattern films in which a conductor pattern P is formed on one side surface of a crystalline first base material 1 made of a thermoplastic resin. Amorphous second resin films 31a to 31d made of a thermoplastic resin are used together with the first resin films 20a to 20f. Although the conductor pattern P is not formed on the surface of the second base material 31 of the second resin films 31a to 31d, the conductor pattern P1 of the first resin films 20a to 20f is shown in the stacked arrangement of FIG. A through hole H1 having a smaller width than the conductor pattern P1 is formed at a position opposite to.
上記第1樹脂フィルム20a〜20fと第2樹脂フィルム31a〜31dを図9(a)に示すように積層し、該積層体を加熱加圧して、第1樹脂フィルム20a〜20fおよび第2樹脂フィルム31a〜31dを相互に貼り合わせる。これによって、第2樹脂フィルム31a〜31dの第2基材31が昇温途中の結晶化転移時に流動化して導体パターンPの周りを埋め込んで結晶化された基材13となり、図9(b)に示す多層回路基板110が製造される。図9に示す多層回路基板110についても、図1に示した多層回路基板100と同様にして、高耐熱で、導体パターンPの変形や位置ズレおよび導体パターンPの周りでの空隙発生を抑制して製造できることは言うまでもない。 The first resin films 20a to 20f and the second resin films 31a to 31d are laminated as shown in FIG. 9 (a), and the laminated body is heated and pressurized to form the first resin films 20a to 20f and the second resin film. 31a to 31d are bonded together. As a result, the second base material 31 of the second resin films 31a to 31d is fluidized at the time of crystallization transition in the middle of the temperature rise, and becomes the base material 13 that is embedded around the conductor pattern P to be crystallized, and FIG. The multilayer circuit board 110 shown in FIG. The multilayer circuit board 110 shown in FIG. 9 also has high heat resistance and suppresses the deformation and misalignment of the conductor pattern P and the generation of voids around the conductor pattern P in the same manner as the multilayer circuit board 100 shown in FIG. Needless to say, it can be manufactured.
特に、図9に示す多層回路基板110の製造方法では、第2樹脂フィルム31a〜31dに貫通穴H1を適宜形成することにより、結晶化転移に伴う第2樹脂フィルム31a〜31dの第2基材31の流動化時において、第1樹脂フィルム20a〜20fに形成されている導体パターンP1の周りの段差埋め込みに必要な第2基材31の移動量を小さくして、導体パターンP1の変形や位置ズレをよりし小さくすることができる。 In particular, in the method of manufacturing the multilayer circuit board 110 shown in FIG. 9, the second base material of the second resin films 31a to 31d accompanying the crystallization transition is formed by appropriately forming the through holes H1 in the second resin films 31a to 31d. At the time of fluidizing 31, the amount of movement of the second substrate 31 necessary for embedding the steps around the conductor pattern P1 formed on the first resin films 20a to 20f is reduced, and the deformation and position of the conductor pattern P1 are reduced. The deviation can be further reduced.
以上に示したように、上記した多層回路基板の製造方法は、いずれも、熱可塑性樹脂からなる樹脂フィルムの積層体を加熱加圧して、該樹脂フィルムを相互に貼り合わせて製造する多層回路基板の製造方法であって、耐熱性を劣化させることなく、導体パターンの変形や位置ズレおよび導体パターンの周りでの空隙発生が起き難い多層回路基板の製造方法となっている。 As described above, in any of the above-described multilayer circuit board manufacturing methods, a multilayer circuit board is manufactured by heating and pressing a laminate of resin films made of a thermoplastic resin and bonding the resin films to each other. This method is a method for manufacturing a multilayer circuit board in which the deformation and misalignment of the conductor pattern and the generation of voids around the conductor pattern do not easily occur without deteriorating the heat resistance.
100,101,110 多層回路基板
10a,10b,12a,12b,20a〜20f 第1樹脂フィルム
10,12 第1基材
P,P1 導体パターン
30a〜30c,31a〜31d 第2樹脂フィルム
30,31 第2基材
H,H1 貫通穴
4b 導電材料
2 金属箔
100, 101, 110 Multilayer circuit board 10a, 10b, 12a, 12b, 20a-20f 1st resin film 10, 12 1st base material P, P1 Conductive pattern 30a-30c, 31a-31d 2nd resin film 30, 31 1st 2 Substrate H, H1 Through hole 4b Conductive material 2 Metal foil
Claims (13)
前記樹脂フィルムが、
結晶性の第1基材からなり、表面に金属箔からなる導体パターンが形成された第1樹脂フィルムと、
結晶化転移に伴い弾性率に極小が現れる非結晶の第2基材からなり、表面に金属箔からなる導体パターンが形成されていない第2樹脂フィルムとからなり、
前記第1樹脂フィルムの前記導体パターンが形成された面に対向して、前記第2樹脂フィルムを積層配置し、
加熱加圧により、前記第1樹脂フィルムと前記第2樹脂フィルムを相互に貼り合わせることを特徴とする多層回路基板の製造方法。 A method for producing a multilayer circuit board, in which a laminate of a resin film made of a thermoplastic resin is heated and pressurized and the resin films are bonded together,
The resin film is
A first resin film made of a crystalline first base material and having a conductive pattern made of a metal foil on the surface;
It consists of a non-crystalline second base material in which a minimum in elastic modulus appears along with the crystallization transition, and a second resin film in which a conductor pattern made of a metal foil is not formed on the surface,
The second resin film is laminated and disposed so as to face the surface on which the conductive pattern of the first resin film is formed,
A method for producing a multilayer circuit board, wherein the first resin film and the second resin film are bonded to each other by heat and pressure.
前記第1基材におけるポリエーテルイミド樹脂の含有濃度が、70重量%より小さいことを特徴とする請求項3に記載の多層回路基板の製造方法。 The content of the polyetherimide resin in the second substrate is greater than 70% by weight,
The method for producing a multilayer circuit board according to claim 3, wherein the content of the polyetherimide resin in the first base material is less than 70% by weight.
前記第1基材の両側表面に前記導体パターンが形成されてなる、両面導体パターンフィルムであることを特徴とする請求項1乃至7のいずれか一項に記載の多層回路基板の製造方法。 The first resin film is
The method for manufacturing a multilayer circuit board according to any one of claims 1 to 7, wherein the conductive pattern film is a double-sided conductor pattern film in which the conductor pattern is formed on both side surfaces of the first base material.
前記第1樹脂フィルムの前記導体パターンと対向する位置に、導電材料が埋め込まれた貫通穴が形成されてなることを特徴とする請求項8に記載の多層回路基板の製造方法。 In the second resin film,
The method for manufacturing a multilayer circuit board according to claim 8, wherein a through hole in which a conductive material is embedded is formed at a position of the first resin film facing the conductor pattern.
前記第1基材の片側表面に前記導体パターンが形成されてなる、片面導体パターンフィルムであることを特徴とする請求項1乃至7のいずれか一項に記載の多層回路基板の製造方法。 The first resin film is
The method for producing a multilayer circuit board according to any one of claims 1 to 7, which is a single-sided conductor pattern film in which the conductor pattern is formed on one side surface of the first base material.
前記第1樹脂フィルムの前記導体パターンと対向する位置に、該導体パターンより小さな幅で、貫通穴が形成されてなることを特徴とする請求項10に記載の多層回路基板の製造方法。 In the second resin film,
The method for manufacturing a multilayer circuit board according to claim 10, wherein a through hole is formed at a position facing the conductor pattern of the first resin film with a width smaller than the conductor pattern.
当該第1樹脂フィルムが、前記ガラス繊維織布を準備した非晶質の第2基材の間に挟み込んで加熱加圧することにより貼り合わせ、加熱加圧後の徐冷によって、非晶質であった該第2基材を結晶性の前記第1基材に変換することによって形成されてなることを特徴とする請求項1に記載の多層回路基板の製造方法。 The first substrate of the first resin film, Ri name is embedded glass fiber woven fabric,
The first resin film is sandwiched between the amorphous second substrates prepared with the glass fiber woven fabric and bonded together by heating and pressing, and the first resin film is amorphous by gradual cooling after heating and pressing. 2. The method of manufacturing a multilayer circuit board according to claim 1 , wherein the second base material is formed by converting the second base material into the crystalline first base material .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010053782A JP5359940B2 (en) | 2010-03-10 | 2010-03-10 | Multilayer circuit board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010053782A JP5359940B2 (en) | 2010-03-10 | 2010-03-10 | Multilayer circuit board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011187843A JP2011187843A (en) | 2011-09-22 |
JP5359940B2 true JP5359940B2 (en) | 2013-12-04 |
Family
ID=44793734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010053782A Expired - Fee Related JP5359940B2 (en) | 2010-03-10 | 2010-03-10 | Multilayer circuit board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5359940B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5533914B2 (en) | 2011-08-31 | 2014-06-25 | 株式会社デンソー | Multilayer board |
JP6696996B2 (en) * | 2015-11-10 | 2020-05-20 | 株式会社村田製作所 | Resin multilayer substrate and manufacturing method thereof |
CN115243476A (en) * | 2021-04-22 | 2022-10-25 | 深南电路股份有限公司 | A kind of printed circuit board and preparation method thereof |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202439A (en) * | 1993-12-27 | 1995-08-04 | Furukawa Electric Co Ltd:The | High frequency multilayer circuit board |
JP3355142B2 (en) * | 1998-01-21 | 2002-12-09 | 三菱樹脂株式会社 | Film for heat-resistant laminate, base plate for printed wiring board using the same, and method of manufacturing substrate |
JP3407716B2 (en) * | 2000-06-08 | 2003-05-19 | 株式会社村田製作所 | Composite laminated electronic components |
JP2004241405A (en) * | 2003-02-03 | 2004-08-26 | Denso Corp | Structure for mounting electronic component heat insulating element on printed wiring board |
JP2005175279A (en) * | 2003-12-12 | 2005-06-30 | Nippon Mektron Ltd | Multilayer circuit board and its manufacturing method |
JP4774215B2 (en) * | 2005-01-24 | 2011-09-14 | 三菱樹脂株式会社 | Multilayer printed circuit board |
JP2007036057A (en) * | 2005-07-28 | 2007-02-08 | Sanyo Electric Co Ltd | Laminated ceramic substrate |
JP2008270741A (en) * | 2007-03-27 | 2008-11-06 | Kyocera Corp | Wiring board |
JP2008244091A (en) * | 2007-03-27 | 2008-10-09 | Mitsubishi Plastics Ind Ltd | Interlayer connection bonding sheet for multilayer wiring circuit board |
-
2010
- 2010-03-10 JP JP2010053782A patent/JP5359940B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011187843A (en) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4029759B2 (en) | Multilayer circuit board and manufacturing method thereof | |
KR102059457B1 (en) | Thermoplastic liquid crystal polymer film, and laminate and circuit board using same | |
JP2006073763A (en) | Manufacturing method for multilayer board | |
TWI378755B (en) | ||
KR20030066359A (en) | Multilayer wiring board, semiconductor device mounting board using same, and method of manufacturing multilayer wiring board | |
US20220087011A1 (en) | Manufacturing method of printed board | |
WO2017038399A1 (en) | Multilayer substrate and method for manufacturing same | |
JP2008160042A (en) | Multilayer board | |
JP5359940B2 (en) | Multilayer circuit board manufacturing method | |
JP2008141007A (en) | Method for manufacturing multilayer substrate | |
JP4051989B2 (en) | Manufacturing method of multilayer wiring board | |
JP4899838B2 (en) | Multilayer circuit board manufacturing method | |
JP2017174997A (en) | Multilayer substrate and method of manufacturing multilayer substrate | |
JP4973202B2 (en) | Multilayer circuit board manufacturing method | |
JP2011187854A (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP4797742B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP5359939B2 (en) | Resin film, multilayer circuit board using the same, and manufacturing method thereof | |
JP5593625B2 (en) | Manufacturing method of multilayer wiring board | |
JP2007266165A (en) | Manufacturing method of multilayer wiring board | |
JP5585035B2 (en) | Circuit board manufacturing method | |
JP2005175279A (en) | Multilayer circuit board and its manufacturing method | |
JP2015018933A (en) | Method for manufacturing multilayer substrate | |
JP2010147419A (en) | Method of manufacturing multilayer circuit board | |
JP2005129727A (en) | Multilayer wiring board and its manufacturing method | |
JP2009099600A (en) | Passive element sheet, circuit wiring board mounted therewith, and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5359940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |