JP5355768B2 - Manufacturing method of semiconductor laminated structure - Google Patents
Manufacturing method of semiconductor laminated structure Download PDFInfo
- Publication number
- JP5355768B2 JP5355768B2 JP2012258430A JP2012258430A JP5355768B2 JP 5355768 B2 JP5355768 B2 JP 5355768B2 JP 2012258430 A JP2012258430 A JP 2012258430A JP 2012258430 A JP2012258430 A JP 2012258430A JP 5355768 B2 JP5355768 B2 JP 5355768B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor light
- gaas substrate
- light emitting
- emitting device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、半導体基板上に複数の半導体層を積層した構造を有する半導体積層構造の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor stacked structure having a structure in which a plurality of semiconductor layers are stacked on a semiconductor substrate.
従来から、成長基板として用いられるGaAs基板上に有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)によって複数の層を積層し、半導体発光素子を形成する方法が知られている。例えば、GaAs基板上には、第1のAl(Ga)InPクラッド層、活性層、第2のAl(Ga)InPクラッド層及び電流拡散層の順に複数の層が積層される。第1及び第2のクラッド層には、例えば、p型ドーパントとしてZn又はMgが、n型ドーパントとしてSi、Te又はSeが使用されている。活性層は、Al(Ga)InP若しくはGaInPのバルク層又はAl(Ga)InP若しくはGaInPを用いた量子井戸層で構成されている。また、活性層のAl組成は、クラッド層のAl組成に対して低く設定されている。電流拡散層は、GaP又はAlGaAsで構成されている。更に、GaAs基板の第1のクラッド層が形成された面とは逆側(すなわち、GaAs基板の裏面側)及び電流拡散層上には、Au−Znなどの適切な電極材料が蒸着されることにより電極が形成されている。 Conventionally, a method of forming a semiconductor light emitting device by laminating a plurality of layers on a GaAs substrate used as a growth substrate by metal organic chemical vapor deposition (MOCVD) is known. For example, a plurality of layers are stacked on a GaAs substrate in the order of a first Al (Ga) InP cladding layer, an active layer, a second Al (Ga) InP cladding layer, and a current diffusion layer. In the first and second cladding layers, for example, Zn or Mg is used as a p-type dopant, and Si, Te, or Se is used as an n-type dopant. The active layer is composed of a bulk layer of Al (Ga) InP or GaInP or a quantum well layer using Al (Ga) InP or GaInP. The Al composition of the active layer is set lower than the Al composition of the cladding layer. The current spreading layer is made of GaP or AlGaAs. Furthermore, an appropriate electrode material such as Au—Zn is deposited on the side opposite to the surface on which the first cladding layer of the GaAs substrate is formed (that is, on the back side of the GaAs substrate) and on the current diffusion layer. Thus, an electrode is formed.
上述したような半導体発光素子を高性能化するには、良質な化合物半導体エピタキシャル膜をGaAs基板上に成長させる必要がある。良質な化合物半導体エピタキシャル膜をGaAs基板上に成長させるためには、GaAs基板が結晶性の良いバルク結晶から切り出され、最適な研磨及び表面加工処理がGaAs基板表面に施されていることが重要となる。例えば、GaAs基板の転位密度が高い場合又はGaAs基板上に表面酸化膜などが存在した状態でエピタキシャル成長が行われると、結晶性の良好な膜成長が困難になることが知られている。また、このようなエピタキシャル成長によって良好なエピタキシャル膜質を得られた場合でも、半導体発光素子自体の寿命又は光出力などの素子性能に影響が生じることが知られている。 In order to improve the performance of the semiconductor light emitting device as described above, it is necessary to grow a high-quality compound semiconductor epitaxial film on the GaAs substrate. In order to grow a high-quality compound semiconductor epitaxial film on a GaAs substrate, it is important that the GaAs substrate is cut out from a bulk crystal having good crystallinity, and that the optimal polishing and surface processing are performed on the surface of the GaAs substrate. Become. For example, it is known that when the dislocation density of a GaAs substrate is high or epitaxial growth is performed in the state where a surface oxide film or the like is present on the GaAs substrate, it is difficult to grow a film with good crystallinity. In addition, even when a good epitaxial film quality is obtained by such epitaxial growth, it is known that the device performance such as the lifetime or light output of the semiconductor light emitting device itself is affected.
図1に半導体発光素子の電流密度−光出力特性(I−L特性)の一例を示す。図1の横軸は電流密度(A/cm2:アンペア/平方センチメートル)であり、縦軸は全光束(mlm:ミリルーメン)である。一般的な表示用途として利用されている場合の半導体発光素子の駆動電流密度は、約40A/cm2(20mA(ミリアンペア)駆動)である。図1から判るように、電流密度が40A/cm2においては、I−L特性が十分な正比例関係にある。このため、このような従来の用途においては、半導体発光素子の使用上の問題は発生していなかった。 FIG. 1 shows an example of current density-light output characteristics (IL characteristics) of a semiconductor light emitting device. The horizontal axis in FIG. 1 is current density (A / cm 2 : Ampere / square centimeter), and the vertical axis is total luminous flux (mlm: millilumen). The driving current density of the semiconductor light emitting device when used for general display applications is about 40 A / cm 2 (20 mA (milliampere) driving). As can be seen from FIG. 1, when the current density is 40 A / cm 2 , the IL characteristic has a sufficient direct proportional relationship. For this reason, in such a conventional use, the problem in the use of a semiconductor light emitting element has not occurred.
しかしながら、近年の半導体発光素子は、単なる表示用途に留まらず、車載用、信号灯、照明及び液晶バックライト等のさまざまな環境での利用に広がりを見せている。これに伴い、半導体発光素子には高輝度化及び高出力化などの性能向上が求められている。半導体発光素子の高輝度化及び高出力化には半導体発光素子への注入電流密度を増大させることが考えられる。しかしながら、図1に示すようなI−L特性を有する従来の半導体発光素子の全光束(すなわち、光出力)は、注入電流密度が120A/cm2以上の領域において低下している。すなわち、従来の半導体発光素子は、従来よりも高い電流密度における使用状態において十分に対応できていなかった。 However, recent semiconductor light emitting devices are not limited to display applications, but have been widely used in various environments such as in-vehicle use, signal lights, illumination, and liquid crystal backlights. Along with this, semiconductor light-emitting elements are required to have improved performance such as higher brightness and higher output. In order to increase the luminance and output of the semiconductor light emitting device, it is conceivable to increase the current density injected into the semiconductor light emitting device. However, the total luminous flux (that is, optical output) of the conventional semiconductor light emitting device having the IL characteristic as shown in FIG. 1 is lowered in the region where the injection current density is 120 A / cm 2 or more. In other words, the conventional semiconductor light emitting device has not been able to sufficiently cope with the use state at a higher current density than the conventional one.
上述する問題点を解決するために半導体発光素子の構造に様々な工夫が施されてきている。例えば、量子井戸を用いた活性層において、井戸数の最適化を図る方法がある。また、クラッド層などに量子障壁(Quantum Barrier)構造を付加することでキャリアのオーバーフローを抑制する方法がある。特許文献1及び2には、これらの方法が開示されている。 In order to solve the above-described problems, various ideas have been applied to the structure of the semiconductor light emitting device. For example, there is a method for optimizing the number of wells in an active layer using quantum wells. There is also a method of suppressing carrier overflow by adding a quantum barrier structure to a cladding layer or the like. Patent Documents 1 and 2 disclose these methods.
しかしながら、上述した方法では半導体発光素子のI−L特性の改善が不十分であった。具体的には、図2に示すような半導体発光素子ごとのI−L特性のばらつきが発生する問題が生じていた。図2は、構造及び成長ロットが同一の2つの半導体発光素子ごとのI−L特性を示している。図2から判るように、サンプルAのI−L特性は、電流密度が120A/cm2以上においても全光束(すなわち、光出力)の低下はない。一方、サンプルBのI−L特性は、電流密度が120A/cm2以上においても光出力の低下はほとんど見られないが、サンプルAと比較すると電流密度が120A/cm2以上における光出力はほぼ飽和している。このような半導体発光素子ごとのI−L特性のばらつきは、歩留まり及び信頼性の低下という問題につながっていた。 However, the above-described method has been insufficient in improving the IL characteristics of the semiconductor light emitting device. Specifically, there has been a problem that variation in IL characteristics occurs for each semiconductor light emitting element as shown in FIG. FIG. 2 shows IL characteristics for each of two semiconductor light emitting devices having the same structure and growth lot. As can be seen from FIG. 2, the IL characteristic of sample A does not decrease the total luminous flux (that is, the light output) even when the current density is 120 A / cm 2 or more. On the other hand, the IL characteristic of sample B shows almost no decrease in light output even when the current density is 120 A / cm 2 or more, but compared with sample A, the light output is almost the same when the current density is 120 A / cm 2 or more. Saturated. Such variations in the IL characteristics of each semiconductor light emitting element have led to problems of yield and reliability.
本発明は、以上の如き事情に鑑みてなされたものであり、半導体発光素子のI−L特性のばらつきを低減し、高輝度及び高出力で、歩留まり及び信頼性に優れた半導体発光素子を提供することを目的とする。 The present invention has been made in view of the circumstances as described above, and provides a semiconductor light emitting device that reduces variations in IL characteristics of a semiconductor light emitting device, has high luminance and high output, and has excellent yield and reliability. The purpose is to do.
上述した課題を解決するために、本発明の半導体積層構造の製造方法は、表面の二乗平均粗さが0.8ナノメートル以下のGaAs基板上に第1導電型クラッド層を形成する第1導電型クラッド層工程と、第1導電型クラッド層上に活性層を形成する活性層工程と、活性層上に第2導電型クラッド層を形成する第2導電型クラッド層工程と、を有することを特徴とする。 In order to solve the above-described problem, the method for manufacturing a semiconductor laminated structure according to the present invention includes a first conductive type clad layer formed on a GaAs substrate having a surface mean square roughness of 0.8 nanometer or less. A mold clad layer step, an active layer step of forming an active layer on the first conductivity type clad layer, and a second conductivity type clad layer step of forming a second conductivity type clad layer on the active layer. Features.
本発明の半導体発光素子によれば、半導体発光素子の成長基板である第1導電型半導体基板の二乗平均粗さが0.8ナノメートル以下であるため、半導体発光素子ごとのI−L特性のばらつきを低減し、歩留まり及び信頼性の向上をはかることができる。 According to the semiconductor light emitting device of the present invention, since the root mean square roughness of the first conductivity type semiconductor substrate that is the growth substrate of the semiconductor light emitting device is 0.8 nanometer or less, the IL characteristic of each semiconductor light emitting device is improved. Variations can be reduced, and yield and reliability can be improved.
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
先ず、図3を参照しつつ、本発明の実施例である半導体発光素子の構造について説明する。 First, the structure of a semiconductor light-emitting element that is an example of the present invention will be described with reference to FIG.
図3は、半導体発光素子10の断面図である。図3に示されているように、半導体発光素子10は、成長基板(半導体基板)であるn型GaAs基板11の表面(主面)上に、n型GaAsバッファ層12、n型クラッド層13、活性層14、p型クラッド層15及びp型電流拡散層16が順次積層されている。これらの各層は、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)により形成される。なお、成長条件は、例えば、成長温度が約摂氏700度、成長圧力が約10kPa(キロパスカル)である。有機金属(MO)ガス用の原料としては、例えば、トリメチルガリウム(TMGa)、トリメチルアルミニウム(TMAl)、トリメチルインジウム(TMI)が用いられる。V族ガスとしては、例えば、アルシン(AsH3)及びフォスフィン(PH3)が用いられる。不純物添加用の原料としては、例えば、n型不純物としてシラン(SiH4)が用いられ、p型不純物としてジメチルジンク(DMZn)が用いられる。更に、半導体発光素子10は、n型GaAs基板11のn型GaAsバッファ層12が形成された表面とは逆側の面(すなわち、裏面)の全面にn側電極17、p型電流拡散層16上の中央部分にp側電極18を有している。
FIG. 3 is a cross-sectional view of the semiconductor
n型GaAsバッファ層12は、シリコン等の不純物を添加しつつGaAsをn型GaAs基板11上に成長させた下地としての層である。また、n型GaAsバッファ層12の膜厚は、例えば、約0.2μm(マイクロメートル)である。
The n-type
n型クラッド層13は、n型GaAsバッファ層12上に、シリコンの濃度が約3.0×1017cm−3となるようにシリコンを添加しつつ、(AlxGa1−x)yIn1−yP(0≦x≦1、0<y≦1)を成長させることにより形成される。例えば、n型クラッド層13は、(Al0.7Ga0.3)0.5In0.5Pである。なお、n型クラッド層13の膜厚は、例えば、約1.0μmである。
The n-
活性層14は、例えば、n型クラッド層13上に(AlxGa1−x)yIn1−yP(0≦x≦1、0<y<1)のアンドープ層を成長させることによって形成される。ここで、x及びyの値は、活性層14のバンドギャップがn型クラッド層13及びp型クラッド層15のバンドギャップよりも小さくなるように設定される。例えば、活性層14は、井戸層が(Al0.15Ga0.85)0.5In0.5P又は(Al0.1Ga0.9)0.5In0.5Pであり、障壁層が(Al0.5Ga0.5)0.5In0.5Pである量子井戸を有する構造である。なお、活性層14は、単一構造(バルク構造)であっても良い。なお、活性層14の膜厚は、例えば約0.2〜0.5μmである。
The
また、活性層14は、本実施例の組成に限定されるものではなく、例えば、アルミニウムを含まないInGaP系からなる層(すなわち、x=0)であっても良い。例えば、InGaP系の活性層としては、In0.5Ga0.5Pがある。
The
p型クラッド層15は、活性層14上に、亜鉛(Zn)の濃度が約5.0×1017cm−3となるように亜鉛を添加しつつ、(AlxGa1−x)yIn1−yP(0≦x≦1、0<y≦1)を成長させることによって形成される。例えば、p型クラッド層15は、(Al0.7Ga0.3)0.5In0.5Pである。なお、p型クラッド層15の膜厚は、例えば約1.0μmである。
The p-
また、転位のない高出力な半導体発光素子を得るという観点からは、活性層やクラッド層には、GaAs基板にほぼ格子整合する材料を選択する、あるいは、格子不整合な材料を臨界膜厚以下の厚さに形成する(不整合組成の歪量子井戸構造など)、組成や膜厚を適宜選択することが好ましい。 Also, from the viewpoint of obtaining a high-power semiconductor light-emitting device without dislocation, a material that is substantially lattice-matched to the GaAs substrate is selected for the active layer and the cladding layer, or a material that is lattice-mismatched is less than the critical film thickness It is preferable to select the composition and film thickness as appropriate (such as a strained quantum well structure having a mismatched composition).
p型電流拡散層16は、p型クラッド層15上に、亜鉛を添加しつつGaInP又はGaPを成長させることによって形成される。n側電極17は、n型GaAs基板11の裏面にAu−Ge−Niを真空蒸着することによって形成されても良い。また、p側電極18は、p型電流拡散層16上にAuZn(金錫の合金)を真空蒸着することによって形成される。
The p-type
上述した半導体発光素子10の構成は1例にすぎず、その構成は半導体発光素子10の特性に応じて適宜変更することが可能である。例えば、上述したメチル系の材料をエチル系の材料に変更しても良い。また、不純物ガスとして用いられるシラン(SiH4)をセレン化水素(H2Se)に変更し、n型GaAsバッファ層及びn型クラッド層12にセレン(Se)を添加しても良い。また、p型クラッド層15とp型電流拡散層16との間にp型中間層を設けても良い。このp型中間層は、例えば、(Al0.5Ga0.5)0.5In0.5Pである。成長基板は、4度(4°)のオフ角のGaAs基板を用いたが、他のオフ角のものを用いても良い。また、GaAs基板上にエピタキシャル成長が可能であれば、MOCVD以外の成長方法(例えば、分子線エピタキシー法)を用いて、膜成長をおこなっても良い。また、上述したn型とp型とを入れ替えた構造であっても良い。
The configuration of the semiconductor
次に、図4乃至図6を参照しつつ、n型GaAs基板11の表面粗さの違いによって半導体発光素子10の全光束(すなわち、光出力)が変化することを説明するとともに、n型GaAs基板11の最適な表面粗さについて詳細に説明する。
Next, referring to FIGS. 4 to 6, it will be explained that the total luminous flux (that is, light output) of the semiconductor
従来から成長基板として用いられるGaAs基板の表面状態は半導体発光素子の特性に影響があることが知られていたが、GaAs基板の表面処理や研磨状態といったX線などで評価されるマクロレベル(例えば、二乗平均粗さ(Rms:Root Mean Square)が数ナノメール〜数十ナノメートル)の欠陥に注意が払われていた。この理由としては、半導体発光素子の使用レベルは駆動電流密度が40A/cm2以下であり、かかる使用レベルにおける半導体発光素子の電流密度−光出力特性(I−L特性)は良好であったためである。すなわち、半導体発光素子のI−L特性を良好にするためには、マクロレベルの欠陥が無いと評価されたGaAs基板を成長基板として使用すれば十分であると考えられていた。しかしながら、マクロレベルで表面状態が良好であると判断されたGaAs基板(例えば、微分干渉顕微鏡などで鏡面(ミラー)と評価されるもの)であっても、ナノレベル(Rms<1nm(ナノメートル))で評価するとその表面には凹凸が確認される。ナノレベルでの評価方法としては、走査型プローブ顕微鏡(Scanning Probe Microscope)による表面粗さの計測がある。以下において、ナノレベルで表面粗さが異なるGaAs基板を成長基板として使用した半導体発光素子ごとの光出力の測定結果に基づき、GaAs基板のナノレベルの表面粗さが光出力に与える影響を説明しつつ、GaAs基板のナノレベルの表面粗さの評価(管理)の有効性について説明する。 Conventionally, it has been known that the surface state of a GaAs substrate used as a growth substrate has an influence on the characteristics of a semiconductor light emitting device. However, the macro level (e.g., evaluated by X-rays such as surface treatment or polishing state of a GaAs substrate) Attention has been paid to defects with a root mean square (Rms) of several nanomails to several tens of nanometers. This is because the driving current density of the semiconductor light emitting element is 40 A / cm 2 or less, and the current density-light output characteristic (IL characteristic) of the semiconductor light emitting element at this usage level is good. is there. That is, in order to improve the IL characteristics of the semiconductor light emitting device, it was considered sufficient to use a GaAs substrate evaluated as having no macro level defect as a growth substrate. However, even a GaAs substrate (e.g., one that is evaluated as a mirror surface by a differential interference microscope or the like) that has been determined to have a good surface state at the macro level, is at the nano level (Rms <1 nm (nanometer)). ), Irregularities are confirmed on the surface. As an evaluation method at the nano level, there is measurement of surface roughness using a scanning probe microscope. In the following, based on the measurement results of the light output of each semiconductor light emitting device using a GaAs substrate with a different surface roughness at the nano level as the growth substrate, the effect of the nano level surface roughness of the GaAs substrate on the light output will be explained. The effectiveness of the evaluation (management) of the nano-level surface roughness of the GaAs substrate will be described.
上述した有効性を説明するための評価内容として、ナノレベルで表面粗さが異なる複数のn型GaAs基板11を準備し、各n型GaAs基板11を使用して半導体発光素子10を製造し、製造された半導体発光素子10のI−L特性の評価を行った。なお、研磨粉の粒径を変えてn型GaAs基板11に研磨を施すことにより、所定の表面粗さに調整されたn型GaAs基板11を準備することもできる。本実施例においては、n型GaAs基板11の表面における10μm×10μmの領域で、Rms=0.22、0.35、0.54、0.72、0.82、0.93nmの計6種類のn型GaAs基板11を使用した。また、半導体発光素子10のI−L特性の評価として、半導体発光素子10への注入電流密度を20、40、90、125、160、180、200A/cm2に設定した。なお、上記6種類の表面粗さのn型GaAs基板11を用いて半導体発光素子を製造し、各n型GaAs基板11について、それぞれ40個の半導体発光素子10をサンプルとしてI−L特性の評価を行った。
As evaluation contents for explaining the effectiveness described above, a plurality of n-
図4は、各表面粗さのn型GaAs基板11を使用した半導体発光素子10ごとに、電流密度と半導体発光素子10の全光束との関係を示したグラフである。図4の横軸は電流密度(A/cm2:アンペア/平方センチメートル)であり、縦軸は全光束(mlm:ミリルーメン)である。なお、図4は、サンプル数40個(n=40)についての全光束の平均値をプロットしたものである。
FIG. 4 is a graph showing the relationship between the current density and the total luminous flux of the semiconductor
図4に示されているように、半導体発光素子への従来の注入電流密度である40A/cm2まで(すなわち、20mA程度の電流注入まで)は、半導体発光素子10の全光束(すなわち、光出力)のばらつきはほとんどない。しかしながら、電流密度が増加すると、半導体発光素子10の光出力にばらつきが見られる。この光出力のばらつきは、電流密度の増加に従って大きくなっている。すなわち、電流密度が40A/cm2まではn型GaAs基板11の表面粗さに起因するようなI−L特性のばらつきは無いことがわかる。
As shown in FIG. 4, the total luminous flux of the semiconductor light emitting element 10 (that is, the light intensity) is up to 40 A / cm 2 (that is, current injection of about 20 mA), which is a conventional injection current density into the semiconductor light emitting element. There is almost no variation in output. However, as the current density increases, the light output of the semiconductor
また、n型GaAs基板11の表面粗さが小さいほど、100A/cm2以上の電流密度領域(以下、高電流密度領域という)において光出力の増加率が高くなっている。具体的には、表面粗さがRms=0.22nm、0.35nmのn型GaAs基板11を使用した半導体発光素子10の光出力は、150A/cm2以上の電流密度領域において電流密度の増加に伴って増加するか、又はほぼ一定値を保っている(すなわち、飽和している)。一方、表面粗さがRms=0.93nm、0.82nmのn型GaAs基板11を使用した半導体発光素子10の光出力は、150A/cm2以上の電流密度領域において電流密度の増加に伴って減少する。
In addition, the smaller the surface roughness of the n-
従って、高電流密度領域においては、n型GaAs基板11のナノレベルの表面粗さの違いが半導体発光素子10の全光束に影響していることがわかる。このことから、高電流密度領域における半導体発光素子10の使用においては、従来のような40A/cm2程度の電流密度による使用では影響しなかったn型GaAs基板11の転位や微小な結晶歪み(ナノレベルの表面状態)が、半導体発光素子10の高密度領域における光出力の特性劣化につながっていることがわかる。
Accordingly, it can be seen that the difference in nano-level surface roughness of the n-
図5は、各n型GaAs基板11を使用した半導体発光素子10ごとに、電流密度を変化させた場合における半導体発光素子10の全光束と、n型GaAs基板11の表面粗さと、の関係を示したグラフである。図5の横軸は二乗平均粗さ(Rms)であり、縦軸は全光束(mlm:ミリルーメン)である。なお、図5は、図4と同様に、サンプル数40個(n=40)についての全光束の平均値をプロットしたものである。
FIG. 5 shows the relationship between the total luminous flux of the semiconductor
図5に示されているように、電流密度が20及び40A/cm2の場合においては、n型GaAs基板11の表面粗さに関係なく、各半導体発光素子10の全光束はほぼ一定である。一方、電流密度が90A/cm2以上の場合においては、n型GaAs基板11の表面粗さに依存して全光束の値が変動することがわかる。具体的には、Rms>0.8nmの範囲では、各半導体発光素子10の全光束は減少している。一方、Rms<0.4nmの範囲では、各半導体発光素子10の全光束は増加している。これらに対して、n型GaAs基板11の表面粗さが0.4nm≦Rms≦0.8nmの範囲では、n型GaAs基板11の表面粗さに依存した全光束の変動は見られない。
As shown in FIG. 5, when the current density is 20 and 40 A / cm 2 , the total luminous flux of each semiconductor
従って、n型GaAs基板11の表面粗さを小さくすれば、高電流密度領域でも半導体発光素子10の全光束は増加することになり、I−L特性の改善を行うことができる。また、n型GaAs基板11の表面粗さを0.4nm≦Rms≦0.8nmの範囲にすることによって、n型GaAs基板11の表面粗さに依存しない一定の光出力を得ることができる。これにより、半導体発光素子10ごとの特性のばらつきを抑えることができるため、一定の品質の半導体発光素子を提供することが可能となる。
Therefore, if the surface roughness of the n-
図6は、各n型GaAs基板11を使用した半導体発光素子10ごとの光出力のばらつきと電流密度との関係を示すグラフである。図6の横軸は電流密度(A/cm2)であり、縦軸は表面粗さの異なるn型GaAs基板11を使用した半導体発光素子10ごとの全光束の標準偏差σである。なお、図6の従来例は、n型GaAs基板の表面粗さがナノレベルでばらついている半導体発光素子の全光束の標準偏差σを示している。なお、図6に示された各プロットは、図4と同様に、サンプル数40個(n=40)の平均値のプロットである。
FIG. 6 is a graph showing the relationship between the variation in light output for each semiconductor
図6に示されているように、従来例の標準偏差σは、電流密度が上昇するにつれて正比例的に増加している。すなわち、n型GaAs基板の表面粗さがナノレベルでばらついている半導体発光素子のI−L特性は、高電流密度領域においてばらついている。従って、表面粗さがナノレベルでばらついているn型GaAs基板を使用する場合には、高電流密度領域において良好なI−L特性を有する半導体発光素子を歩留まり良く製造することが困難であり、十分な信頼性を有する半導体発光素子を得ることができないことがわかる。 As shown in FIG. 6, the standard deviation σ of the conventional example increases in direct proportion as the current density increases. That is, the IL characteristic of the semiconductor light emitting device in which the surface roughness of the n-type GaAs substrate varies at the nano level varies in the high current density region. Therefore, when using an n-type GaAs substrate whose surface roughness varies at a nano level, it is difficult to manufacture a semiconductor light emitting device having good IL characteristics in a high current density region with a high yield. It can be seen that a semiconductor light emitting device having sufficient reliability cannot be obtained.
また、n型GaAs基板11の表面粗さがRms=0.82、0.93nmの場合(すなわち、Rms>0.8nm)には、従来例と比較すると各電流密度でのばらつきは小さくなっている。しかしながら、表面粗さがRms=0.82、0.93nmのn型GaAs基板11が使用された半導体発光素子10の標準偏差σは、電流密度が上昇するにつれて正比例的に増加している。従って、表面粗さがRms=0.82、0.93nmのn型GaAs基板11を使用する場合には、高電流密度領域において良好なI−L特性を有する半導体発光素子10を歩留まり良く製造することが困難であり、十分な信頼性を有する半導体発光素子10を得ることができないことがわかる。
Further, when the surface roughness of the n-
一方、n型GaAs基板11の表面粗さがRms=0.22、0.35、0.54、0.72nmの場合(すなわち、Rms≦0.8nm)には、電流密度の増加と伴に、そのばらつきも大きくなっている。しかしながら、Rms>0.8nmのn型GaAs基板11を使用した半導体発光素子10と比較すると、そのばらつきは大幅に減少している。特に、電流密度が100A/cm2以上において、標準偏差σはほぼ飽和している。すなわち、表面粗さがRms≦0.8nmのn型GaAs基板11を使用する場合には、高電流密度領域において良好なI−L特性を有する半導体発光素子10を歩留まり良く製造することができ、十分な信頼性を有する半導体発光素子10を得ることができる。
On the other hand, when the surface roughness of the n-
図4乃至図6を参照しつつ説明した内容から、n型GaAs基板11の表面粗さの範囲をナノレベルで設定することにより、高電流密度領域においてもI−L特性のばらつきが少ない半導体発光素子10を提供することができる。具体的には、図6によって示された半導体発光素子10の全光束のばらつきから、n型GaAs基板11の表面粗さがRms≦0.8に設定されることが必要である。これにより、同一の表面粗さのn型GaAs基板11を有する半導体発光素子10において、高電流密度領域における全光束のばらつきが低減される。更に、図5によって示されたn型GaAs基板11の表面粗さと全光束との関係から、n型GaAs基板11の表面粗さが0.4≦Rms≦0.8の範囲内に設定されることが好ましい。これにより、半導体発光素子10の全光束がn型GaAs基板11の表面粗さに依存して変化することが無くなり、高電流密度領域においても良好なI−L特性を有する半導体発光素子10を歩留まり良く製造することができる。
From the contents described with reference to FIGS. 4 to 6, by setting the surface roughness range of the n-
図7は、表面粗さがRms=0.22、0.35、0.54、0.72、0.82、0.93nmのn型GaAs基板11を使用した半導体発光素子10において、各n型GaAs基板11と各活性層14との関係を示したグラフである。図7の横軸はn型GaAs基板11の表面粗さRms(nm)であり、縦軸は活性層14の表面粗さRms(nm)である。
FIG. 7 is a diagram illustrating a semiconductor
図7に示されているように、n型GaAs基板11の表面粗さがRms=0.22、0.35、0.54、0.72nm(すなわち、Rms≦0.8)の場合おいては、活性層14の表面粗さはほぼ一定であり、その値も2.0nm以下と小さい。一方、n型GaAs基板11の表面粗さがRms=0.82、0.93nm(すなわち、Rms>0.8)の場合においては、活性層14の表面粗さは正比例的に増加し、その値も3.0nm以上と大きい。
As shown in FIG. 7, the surface roughness of the n-
従って、n型GaAs基板11の表面粗さがRms≦0.8では、活性層14の表面粗さを一定にすることができることで、活性層14の表面粗さに起因したI−L特性のばらつきを抑えることが可能になる。このことは、表面粗さがRms≦0.8のn型GaAs基板11を使用した半導体発光素子10の高電流密度領域における全光束のばらつき(標準偏差σ)が、表面粗さがRms>0.8のn型GaAs基板11を使用した半導体発光素子10の高電流密度領域における全光束のばらつきよりも小さいこと(すなわち、図6で示されている結果)に対応している。従って、n型GaAs基板11の表面粗さが活性層14の表面粗さに起因し、かかる活性層14の表面粗さが半導体発光素子10のI−L特性のばらつきに影響していることがわかる。
Therefore, when the surface roughness of the n-
以上、詳細に説明したように、GaAs基板のナノレベルの表面粗さと高電流密度領域における半導体発光素子の発光特性との関係を調べ、半導体発光素子の高輝度化、高出力化、並びに発光特性のばらつき低減のための基板表面粗さの条件を見出した。本発明の半導体発光素子によれば、半導体発光素子の成長基板であるn型GaAs基板の二乗平均粗さが0.8ナノメートル以下であるため、半導体発光素子のI−L特性のばらつきを低減し、歩留まり及び信頼性の向上をはかることができる。 As described above in detail, the relationship between the nano-level surface roughness of the GaAs substrate and the light emission characteristics of the semiconductor light emitting device in the high current density region is investigated, and the brightness, output and emission characteristics of the semiconductor light emitting device are increased. The condition of the substrate surface roughness for reducing the variation of the substrate was found. According to the semiconductor light emitting device of the present invention, the n-type GaAs substrate, which is the growth substrate of the semiconductor light emitting device, has a root mean square roughness of 0.8 nanometers or less, thereby reducing variations in IL characteristics of the semiconductor light emitting device. In addition, the yield and reliability can be improved.
以上に説明した第1の実施例の半導体発光素子10は、成長基板として用いたn型GaAs基板11を永久基板として有しているが、本発明の半導体発光素子は、n型GaAs基板が最終的に除去された構造であっても良い。
The semiconductor
以下に、図8を参照しつつ、n型GaAs基板を有さない半導体発光素子の製造方法について説明する。 Hereinafter, a method for manufacturing a semiconductor light emitting device that does not have an n-type GaAs substrate will be described with reference to FIG.
先ず、表面の二乗平均粗さが0.8ナノメートル以下のn型GaAs基板81が成長基板として準備される(図8(a))。なお、n型GaAs基板81の表面の二乗平均粗さが0.4ナノメートル以上0.8ナノメートル以下であることがより好ましい。
First, an n-
次に、MOCVDを用いてn型GaAs基板81上にn型クラッド層82、活性層83及びp型クラッド層84が形成される(図8(b))。これによって、n型GaAs基板81、n型クラッド層82、活性層83及びp型クラッド層84からなる半導体積層構造が形成される。なお、成長条件は、例えば、成長温度が約摂氏700度、成長圧力が約10kPa(キロパスカル)である。有機金属(MO)ガス用の原料としては、例えば、トリメチルガリウム(TMGa)、トリメチルアルミニウム(TMAl)、トリメチルインジウム(TMI)が用いられる。V族ガスとしては、例えば、アルシン(AsH3)及びフォスフィン(PH3)が用いられる。不純物添加用の原料としては、例えば、n型不純物としてシラン(SiH4)が用いられ、p型不純物としてジメチルジンク(DMZn)が用いられる。なお、第1の実施例のように、半導体積層構造には、n型GaAs基板81とn型クラッド層82との間にn型GaAsバッファ層が形成されても良く、p型クラッド層84上に電流拡散層が形成されても良い。
Next, an n-
次に、p型クラッド層84上にスパッタリングによってp型電極85が形成される(図8(c))。なお、p型クラッド層84上へ絶縁性反射層を部分的に形成し、p型電極85がp型クラッド層84上へ部分的に形成される構成としても良い。その後、p型電極85側に別途用意した支持体86が接合層87を介して貼り合わされる。(図8(d))。この際、例えば、支持体86は、ホウ素(B)がドープされ、且つシリコン(Si)からなる導電性支持基板と、当該導電性支持基板の両面に形成された各種金属層と、から構成されている。また、p型電極85と支持体86との貼り合わせは、p型電極85上と支持体86上との少なくともいずれか一方に形成されAuSnなどの共晶合金からなる接合層87を介して行われる。
Next, a p-
次に、アンモニア水と過酸化水素水との混合液を用いたウエットエッチングによって、n型GaAs基板81が除去される(図9(a))。n型GaAs基板を除去して表出したn型クラッド層82上にスパッタリングによってn型電極88が、形成される(図9(b))。このような製造工程によって形成された半導体発光素子を本発明の第2の実施例の半導体発光素子80とすることができる。
Next, the n-
つまり、表面の二乗平均粗さが0.8ナノメートル以下のGaAs基板を成長基板として用いて成長させた、第1導電型クラッド層、活性層、第2導電型クラッド層を含む半導体積層構造を有する半導体発光素子であれば、高電流密度領域においても良好な電気光学特性を得ることができる。そして、表面の二乗平均粗さが0.4ナノメートル以上0.8ナノメートル以下のGaAs基板を成長基板として用いて成長させた、第1導電型クラッド層、活性層、第2導電型クラッド層を含む半導体積層構造を有する半導体発光素子であれば、高電流密度領域においても良好でばらつきの少ない電気光学特性を得ることができる。 That is, a semiconductor multilayer structure including a first conductivity type cladding layer, an active layer, and a second conductivity type cladding layer, which is grown using a GaAs substrate having a surface mean square roughness of 0.8 nanometer or less as a growth substrate. If the semiconductor light-emitting element has, good electro-optical characteristics can be obtained even in a high current density region. A first conductivity type cladding layer, an active layer, and a second conductivity type cladding layer grown using a GaAs substrate having a surface mean square roughness of 0.4 nanometers or more and 0.8 nanometers or less as a growth substrate. If the semiconductor light-emitting element has a semiconductor laminated structure including, electro-optical characteristics with good and little variation can be obtained even in a high current density region.
10 半導体発光素子
11 n型GaAs基板
12 n型GaAsバッファ層
13 n型クラッド層
14 活性層
15 p型クラッド層
16 p型電流拡散層
17 n側電極
18 p型電極
DESCRIPTION OF
Claims (3)
前記第1導電型クラッド層上に活性層を形成する活性層工程と、
前記活性層上に第2導電型クラッド層を形成する第2導電型クラッド層工程と、を有することを特徴とする半導体積層構造の製造方法。 A first conductivity type cladding layer step of forming a first conductivity type cladding layer on a GaAs substrate having a surface mean square roughness of 0.4 nanometers or more and 0.8 nanometers or less;
An active layer step of forming an active layer on the first conductivity type cladding layer;
And a second conductivity type cladding layer step of forming a second conductivity type cladding layer on the active layer.
接合層を介して前記第2導電型電極を支持体に貼り合わせる貼り合わせ工程と、をさらに有することを特徴とする請求項1に記載の半導体積層構造の製造方法。 A second conductivity type electrode step of forming a second conductivity type electrode on the second conductivity type cladding layer;
The method for manufacturing a semiconductor multilayer structure according to claim 1, further comprising a bonding step of bonding the second conductivity type electrode to a support through a bonding layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012258430A JP5355768B2 (en) | 2012-11-27 | 2012-11-27 | Manufacturing method of semiconductor laminated structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012258430A JP5355768B2 (en) | 2012-11-27 | 2012-11-27 | Manufacturing method of semiconductor laminated structure |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008213801A Division JP5173673B2 (en) | 2008-08-22 | 2008-08-22 | Semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013062532A JP2013062532A (en) | 2013-04-04 |
JP5355768B2 true JP5355768B2 (en) | 2013-11-27 |
Family
ID=48186887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012258430A Expired - Fee Related JP5355768B2 (en) | 2012-11-27 | 2012-11-27 | Manufacturing method of semiconductor laminated structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5355768B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6368980B2 (en) * | 2013-08-20 | 2018-08-08 | 正幸 安部 | Semiconductor device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1060429A (en) * | 1996-08-12 | 1998-03-03 | Semiconductor Res Found | Compound-semiconductor wafer grinding liquid |
JP2001291851A (en) * | 1996-11-15 | 2001-10-19 | Canon Inc | Method for manufacturing semiconductor member |
JP4050444B2 (en) * | 2000-05-30 | 2008-02-20 | 信越半導体株式会社 | Light emitting device and manufacturing method thereof |
JP4074505B2 (en) * | 2002-10-25 | 2008-04-09 | ローム株式会社 | Manufacturing method of semiconductor light emitting device |
JP4311247B2 (en) * | 2004-03-19 | 2009-08-12 | 日立電線株式会社 | Polishing abrasive, polishing agent, and method for producing polishing liquid |
JP2007103463A (en) * | 2005-09-30 | 2007-04-19 | Sumitomo Electric Ind Ltd | Polishing slurry, surface treatment method for GaxIn1-xAsyP1-y crystal, and GaxIn1-xAsyP1-y crystal substrate |
JP2007258326A (en) * | 2006-03-22 | 2007-10-04 | Matsushita Electric Ind Co Ltd | Light emitting element |
-
2012
- 2012-11-27 JP JP2012258430A patent/JP5355768B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013062532A (en) | 2013-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6233265B1 (en) | AlGaInN LED and laser diode structures for pure blue or green emission | |
US20100133506A1 (en) | Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor | |
US20110212560A1 (en) | Method for fabricating nitride semiconductor light emitting device and method for fabricating epitaxial wafer | |
JP5145617B2 (en) | N-type nitride semiconductor laminate and semiconductor device using the same | |
JP5296290B2 (en) | Semiconductor light emitting device having light emitting layer with gradually changing composition | |
KR20110111468A (en) | Method of manufacturing nitride semiconductor light emitting device, epitaxial substrate and nitride semiconductor light emitting device | |
JPWO2003025263A1 (en) | Nitride semiconductor substrate, method of manufacturing the same, and semiconductor optical device using the same | |
JP5383880B1 (en) | Nitride semiconductor layer manufacturing method and semiconductor light emitting device manufacturing method | |
JP2012119515A (en) | Semiconductor light-emitting element | |
JP5401145B2 (en) | Method for producing group III nitride laminate | |
WO2009147974A1 (en) | Alxga(1-x)as substrate, epitaxial wafer for infrared led, infrared led, method for production of alxga(1-x)as substrate, method for production of epitaxial wafer for infrared led, and method for production of infrared led | |
JP3545197B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5999916B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4424680B2 (en) | Laminated structure of group III nitride semiconductor, manufacturing method thereof, semiconductor light emitting device, and manufacturing method thereof | |
US20150349199A1 (en) | Semiconductor light emitting device and wafer | |
JP2012515445A (en) | Optoelectronic semiconductor parts | |
JP5355768B2 (en) | Manufacturing method of semiconductor laminated structure | |
CN101410996B (en) | Method for manufacturing light emitting element, compound semiconductor wafer, and light emitting element | |
JP2007266401A (en) | Nitride semiconductor light-emitting device and manufacturing method therefor | |
JP2011258843A (en) | Nitride semiconductor light-emitting element and method of manufacturing the same | |
WO2011101929A1 (en) | Semiconductor light-emitting device and method for manufacturing the same | |
JP5173673B2 (en) | Semiconductor light emitting device | |
JP2017139247A (en) | Epitaxial wafer, semiconductor light emitting device, light emitting device, and epitaxial wafer manufacturing method | |
JP2008227103A (en) | GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT | |
JP5898656B2 (en) | Group III nitride semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5355768 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |